JP6679635B2 - Feedforward equalizer and method for improving high frequency characteristics of feedforward equalizer - Google Patents
Feedforward equalizer and method for improving high frequency characteristics of feedforward equalizer Download PDFInfo
- Publication number
- JP6679635B2 JP6679635B2 JP2018044204A JP2018044204A JP6679635B2 JP 6679635 B2 JP6679635 B2 JP 6679635B2 JP 2018044204 A JP2018044204 A JP 2018044204A JP 2018044204 A JP2018044204 A JP 2018044204A JP 6679635 B2 JP6679635 B2 JP 6679635B2
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- emitter follower
- tap
- differential circuit
- feedforward equalizer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000000034 method Methods 0.000 title claims description 21
- 230000005540 biological transmission Effects 0.000 claims description 54
- 230000003915 cell function Effects 0.000 claims description 2
- 230000006870 function Effects 0.000 claims description 2
- 238000010586 diagram Methods 0.000 description 7
- 238000005259 measurement Methods 0.000 description 7
- 230000000052 comparative effect Effects 0.000 description 4
- 238000004519 manufacturing process Methods 0.000 description 2
- 239000012085 test solution Substances 0.000 description 2
- 230000002238 attenuated effect Effects 0.000 description 1
- 238000004891 communication Methods 0.000 description 1
- 230000003111 delayed effect Effects 0.000 description 1
- 239000006185 dispersion Substances 0.000 description 1
- 239000000203 mixture Substances 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
Images
Landscapes
- Filters That Use Time-Delay Elements (AREA)
- Networks Using Active Elements (AREA)
- Dc Digital Transmission (AREA)
- Cable Transmission Systems, Equalization Of Radio And Reduction Of Echo (AREA)
Description
本発明は、入力信号の歪みを補償する高周波領域で使用可能なフィードフォワードイコライザ及びフィードフォワードイコライザの高周波特性改善方法に関する。 The present invention relates to a feedforward equalizer that can be used in a high frequency region for compensating for distortion of an input signal, and a method for improving high frequency characteristics of the feedforward equalizer.
従来、入力信号の歪みを補償するフィルタ回路として、例えば特許文献1に開示されるフィードフォワードイコライザが知られている。特許文献1のフィードフォワードイコライザは、n個の遅延器と、n個の重み付け回路とを有し、入力信号に対して各遅延器に所望の遅延を与え、さらに各重み付け回路で所望の重み値(フィルタ値)を与えた後、これらの信号を加算して出力することで入力信号の歪みを補償している。 Conventionally, as a filter circuit that compensates for distortion of an input signal, for example, a feedforward equalizer disclosed in Patent Document 1 is known. The feedforward equalizer of Patent Document 1 has n delay devices and n weighting circuits, gives each delay device a desired delay with respect to an input signal, and further, each weighting circuit has a desired weight value. After giving the (filter value), these signals are added and output to compensate the distortion of the input signal.
また、下記特許文献2には、差動増幅部の差動利得の周波数特性を補償する差動増幅回路が開示されている。
Further,
ところで、近年では、携帯端末やクラウドコンピューティングの普及により、データ通信量は増加の一途をたどり伝送速度も高速化が著しくなっている。また、高速データ伝送に関する国際規格は、電気インターフェース、光インターフェースとともに従来のNRZ伝送からPAM4伝送へと変化している。 By the way, in recent years, due to the spread of mobile terminals and cloud computing, the amount of data communication has been increasing and the transmission speed has been remarkably increased. In addition, the international standard for high-speed data transmission has changed from conventional NRZ transmission to PAM4 transmission along with electrical and optical interfaces.
そのため、この種のPAM伝送において、例えば56Gや64GbaudのPAM信号の伝送に対応したBERテストソリューションでは、28GHzや32GHzといった周波数帯の補償が求められている。しかも、補償が求められる周波数帯域は、年々高域にシストしてきており、今後112Gや128GbaudのPAM伝送向けに、56Gや64GHz帯の補償を求められる可能性がある。 Therefore, in this type of PAM transmission, for example, in a BER test solution corresponding to the transmission of 56G or 64Gbaud PAM signals, compensation of frequency bands such as 28 GHz and 32 GHz is required. In addition, the frequency band for which compensation is required has been shifting to higher frequencies year by year, and there is a possibility that compensation for the 56 G or 64 GHz band will be required for 112 G or 128 Gbaud PAM transmission in the future.
ところで、上述した特許文献1や特許文献2を含む従来の回路では、数GHzオーダーの周波数領域で使用していたため、28GHzや32GHzといった数十GHz帯でのゲインの落ち込みを気にする必要がなかった。
By the way, since the conventional circuits including the above-mentioned Patent Document 1 and
しかしながら、近年におけるPAM伝送の測定系では数十GHz帯の高周波の信号を補償することが求められるが、特許文献1や特許文献2を含む従来の回路では、高周波領域での補償が不足しており、PAM伝送の測定系で要求される数十GHz帯の高周波信号を補償することができなかった。その結果、例えば56Gや64GbaudのPAM伝送において、誤り率測定装置の受信側の誤り率測定器では、高速ボーレートのPAM信号を受信した際の伝送歪みに対する補償ができず、BER(誤り率)測定ができなかった。
However, in recent years, PAM transmission measurement systems are required to compensate for high-frequency signals in the tens of GHz band, but conventional circuits including Patent Document 1 and
そこで、本発明は上記問題点に鑑みてなされたものであって、高周波領域でのゲインの落ち込みを改善することができるフィードフォワードイコライザ及びこれを用いた高周波特性改善方法を提供することを目的としている。 Therefore, the present invention has been made in view of the above problems, and an object of the present invention is to provide a feedforward equalizer capable of improving a drop in gain in a high frequency region and a high frequency characteristic improving method using the same. There is.
上記目的を達成するため、本発明の請求項1に記載されたフィードフォワードイコライザは、エミッタフォロワ回路12と差動回路13との組み合わせにより1単位のセル11を構成し、遅延量に応じて複数のセルが多段接続されるサブタップ3がメインタップ2に並列接続され、最終段のセルが係数設定により利得調整可能な重み付け回路として機能するフィードフォワードイコライザ1であって、
前記複数のセル間の伝送線路23における前記差動回路の出力側から前記エミッタフォロワ回路の入力側の間と接地との間に一本の25Ω抵抗である終端抵抗22が接続されることを特徴とする。
In order to achieve the above object, the feed-forward equalizer according to claim 1 of the present invention comprises a
Characterized in that the
請求項2に記載されたフィードフォワードイコライザは、請求項1のフィードフォワードイコライザにおいて、
前記複数のセル11間における前記差動回路13の出力と前記エミッタフォロワ回路12の入力との間の伝送線路23の線路インピーダンスが50Ω終端抵抗に比して高インピーダンスであることを特徴とする。
The feedforward equalizer according to
The line impedance of the
請求項3に記載されたフィードフォワードイコライザは、請求項2のフィードフォワードイコライザにおいて、
前記終端抵抗22を前記差動回路13の出力側又は前記エミッタフォロワ回路12の入力側に寄せて接続することを特徴とする。
The feedforward equalizer according to
The
請求項4に記載されたフィードフォワードイコライザの高周波特性改善方法は、エミッタフォロワ回路12と差動回路13との組み合わせにより1単位のセル11を構成し、遅延量に応じて複数のセルが多段接続されるサブタップ3がメインタップ2に並列接続され、最終段のセルが係数設定により利得調整可能な重み付け回路として機能するフィードフォワードイコライザ1の高周波特性の改善方法であって、
前記複数のセル間の伝送線路23における前記差動回路の出力側から前記エミッタフォロワ回路の入力側の間と接地との間に一本の25Ω抵抗である終端抵抗22を接続するステップを含むことを特徴とする。
According to a method for improving high frequency characteristics of a feedforward equalizer described in
Further comprising the step of connecting a terminating
請求項5に記載されたフィードフォワードイコライザの高周波特性改善方法は、請求項4のフィードフォワードイコライザを用いた高周波特性の改善方法において、
前記複数のセル11間における前記差動回路13の出力と前記エミッタフォロワ回路12の入力との間の伝送線路23の線路インピーダンスを50Ω終端抵抗に比して高インピーダンスにするステップを含むことを特徴とする。
A method of improving a high frequency characteristic of a feedforward equalizer according to claim 5 is the method of improving a high frequency characteristic using the feedforward equalizer according to
The method further includes the step of making the line impedance of the
請求項6に記載されたフィードフォワードイコライザの高周波特性改善方法は、請求項5のフィードフォワードイコライザを用いた高周波特性の改善方法において、 前記終端抵抗22を前記差動回路13の出力側又は前記エミッタフォロワ回路12の入力側に寄せて接続するステップを含むことを特徴とする。
High-frequency characteristics improved method of feedforward equalizer of claim 6, in a method for improving the high frequency characteristics using a feed-forward equalizer of claim 5, the output side of the
本発明によれば、従来よりも高周波領域でのゲインの落ち込みを改善して入力信号の歪みを補償することができる。 According to the present invention, it is possible to compensate for the distortion of the input signal by improving the drop of the gain in the high frequency region as compared with the related art.
以下、本発明を実施するための形態について、添付した図面を参照しながら詳細に説明する。 Hereinafter, embodiments for carrying out the present invention will be described in detail with reference to the accompanying drawings.
[フィードフォワードイコライザの基本構成について]
まず、伝送媒体の分散や損失によって生じる入力信号の波形歪みを電気的に補償するフィードフォワードイコライザ(FFE:Feed Forward Equalizer)の基本構成について図1を参照しながら説明する。
[About the basic structure of the feed-forward equalizer]
First, a basic configuration of a feed forward equalizer (FFE) that electrically compensates waveform distortion of an input signal caused by dispersion or loss of a transmission medium will be described with reference to FIG.
図1に示すように、フィードフォワードイコライザ1は、メインタップ2、サブタップ3、加算器4を備えて概略構成される。なお、図1では、2タップ構成のシンプルな回路について図示している。
As shown in FIG. 1, the feedforward equalizer 1 is roughly configured to include a
図1のフィードフォワードイコライザ1では、メインタップ2の振幅を0.0dB(x1.00)とする。また、サブタップ3は、メインタップ2に対してΔT={1/(2*Fpeaking)}だけ遅延させた成分を分岐・生成する。なお、Fpeakingは、補償させたい周波数に設定されるピーク周波数である。
In the feedforward equalizer 1 of FIG. 1, the amplitude of the
このフィードフォワードイコライザ1では、入力側増幅器4にて増幅された信号がサブタップ3に入力されると、振幅をxdB減衰させた後、正負を反転させ、マイナスの成分とする。そして、加算器4において、サブタップ3のマイナス成分をメインタップ2に足し合わせる。なお、メインタップ2とサブタップ3の分岐部分の前段と後段に配置された入力側増幅器4と出力側増幅器5により振幅を調整する。
In this feedforward equalizer 1, when the signal amplified by the
[メインタップとサブタップの構成について]
次に、図1のフィードフォワードイコライザ1におけるメインタップ2とサブタップ3の構成について図2および図3を参照しながら説明する。
[About main tap and sub tap configuration]
Next, the configuration of the
図2に示すように、メインタップ2は、正相信号と、正相信号の位相が反転した逆相信号とを入力差動信号とし、サブタップ3に対するメインタップ2の振幅が比例関係になるように調整するセル11を有する。
As shown in FIG. 2, the
図2に示すように、サブタップ3は、メインタップ2の入力と出力との間に並列接続されるもので、所定の遅延量に応じた段数(図2では6段)のセル11が互いに近接した状態で伝送線路23を介して多段接続(カスケード接続)して構成される。
As shown in FIG. 2, the
各セル11は、エミッタフォロワ回路(EF:Emitter Follower)12と差動回路(CML:Current Mode Logic)13を備える。
Each
エミッタフォロワ回路12と差動回路13は、図3に示すように、トランジスタ回路の組み合わせで構成される。図3の回路では、エミッタフォロワ回路12のトランジスタTr1,Tr2と差動回路13のトランジスタTr3,Tr4のサイズと、抵抗R5,R6,R7の抵抗値を調整してゲインを設定する。また、差動回路13のトランジスタTr3,Tr4に負帰還抵抗R8,R9を接続し、抵抗値を調整することにより、線形に使用できる入力電圧レベルの範囲を設定する。
The
なお、抵抗R1,R2,R3,R4は終端抵抗である。また、最終段のセル11のエミッタフォロワ回路12と差動回路13は、メインタップ2とサブタップ3の重み付けの量を定めるための重み付け回路として機能する。
The resistors R1, R2, R3 and R4 are terminating resistors. Further, the
[高周波特性の改善方法について]
次に、本実施の形態のフィードフォワードイコライザ1における高周波特性の改善方法について図4〜図11を参照しながら説明する。なお、図4〜図9において、Lは伝送線路の長さ、Wは伝送線路の幅、Z0は伝送線路の線路インピーダンス、TDは遅延量である。
[How to improve high frequency characteristics]
Next, a method of improving the high frequency characteristics of the feedforward equalizer 1 of this embodiment will be described with reference to FIGS. 4 to 9, L is the length of the transmission line, W is the width of the transmission line, Z0 is the line impedance of the transmission line, and TD is the delay amount.
本実施の形態のフィードフォワードイコライザ1では、高周波領域でのゲインの落ち込みを改善するため、下記(1),(2)による高周波特性の改善方法をサブタップ3に採用している。
In the feedforward equalizer 1 of the present embodiment, the
(1)エミッタフォロワ回路12の入力側および差動回路13の出力側の50Ω終端抵抗を25Ω終端抵抗にまとめる。例えば図4に示すエミッタフォロワ回路12の入力側および差動回路13の出力側の50Ω終端抵抗21は、図2に示すように、それぞれ25Ω終端抵抗22にまとめられる。
(2)各セル11間を接続する伝送線路を高インピーダンスにして、25Ω終端抵抗を差動回路13の出力側またはエミッタフォロワ回路12の入力側に寄せる。例えば図2の伝送線路23を低インピーダンス(33.83Ω)から高インピーダンス(120Ω)に変更し、25Ω終端抵抗22を差動回路13の出力側またはエミッタフォロワ回路12の入力側に寄せる。
(1) The 50Ω terminating resistors on the input side of the
(2) The transmission line connecting between the
さらに説明すると、本実施の形態のフィードフォワードイコライザ1は、各セル11の入出力間において、エミッタフォロワ回路12と差動回路13との間を接続する伝送線路23の距離が例えば数十μmと短く設計されており、回路の両端に配置されている50Ω終端抵抗21を並列と見なし、25Ω終端抵抗22にまとめることができる。
To further explain, in the feedforward equalizer 1 of the present embodiment, the distance of the
ここで、図4は本実施の形態のサブタップ3の比較例として、伝送線路23の線路インピーダンスを例えば33.83Ωの低インピーダンスとし、50Ω終端抵抗21で終端した場合の差動回路13とエミッタフォロワ回路12との接続構成と周波数特性の一例を示す図、図5は本実施の形態のサブタップ3において、伝送線路23の線路インピーダンスを例えば33.83Ωの低インピーダンスとし、25Ω終端抵抗22にまとめた場合の差動回路13とエミッタフォロワ回路12との接続構成と周波数特性の一例を示す図である。
Here, FIG. 4 is a comparative example of the
図4および図5において、10MHzの利得から−3dB低下するカットオフ周波数で比較すると、50Ω終端抵抗21よりも25Ω終端抵抗22にまとめた場合の方が高周波領域のゲインが伸びていることが分かる。
In FIGS. 4 and 5, when comparing the cutoff frequency that is −3 dB lower than the gain of 10 MHz, it can be seen that the gain in the high frequency region is extended when the
次に、図6は伝送線路23の線路インピーダンスを例えば33.83Ωの低インピーダンスとし、25Ω終端抵抗22を差動回路13の出力側に寄せた場合の差動回路13とエミッタフォロワ回路12との接続構成と周波数特性の一例を示す図、図7は伝送線路23の線路インピーダンスを例えば33.83Ωの低インピーダンスとし、25Ω終端抵抗22をエミッタフォロワ12の入力側に寄せた場合の差動回路13とエミッタフォロワ回路12との接続構成と周波数特性の一例を示す図である。
Next, in FIG. 6, the line impedance of the
図6および図7に示すように、25Ω終端抵抗22を差動回路13の出力側に寄せた場合と、25Ω終端抵抗22をエミッタフォロワ回路12の入力側に寄せた場合でAC特性を比較すると、例えば33.83Ωのように、伝送線路23の線路インピーダンスが低い場合は、25Ω終端抵抗22の配置によるAC特性の変化があまり見られないことが分かる。
As shown in FIGS. 6 and 7, when the
次に、図8は本実施の形態のフィードフォワードイコライザ1のサブタップ3において、伝送線路23の線路インピーダンスを例えば120Ωの高インピーダンスとし、25Ω終端抵抗22を差動回路13の出力側に寄せた場合の差動回路13とエミッタフォロワ回路12との接続構成と周波数特性の一例を示す図、図9は本実施の形態のフィードフォワードイコライザ1のサブタップ3において、伝送線路23の線路インピーダンスを例えば120Ωの高インピーダンスとし、25Ω終端抵抗22をエミッタフォロワ回路12の入力側に寄せた場合の差動回路13とエミッタフォロワ回路12との接続構成と周波数特性の一例を示す図である。
Next, FIG. 8 shows a case where the line impedance of the
伝送線路23の線路インピーダンスを例えば33.83Ωから120Ωに変更した場合の25Ω終端抵抗22の配置によるAC特性の変化を調べたところ、伝送線路23の線路インピーダンスが高い方が高周波領域のゲインが伸びることが分かる。すなわち、図6と図8、図7と図9をそれぞれ比較すると、伝送線路23の線路インピーダンスを33.83Ωから120Ωに変更した場合の方が高周波領域のゲインが伸びるという結果が得られた。
When the line impedance of the
また、伝送線路23の線路インピーダンスが高インピーダンスの場合、図8および図9に示すように、25Ω終端抵抗22をエミッタフォロワ回路12の入力側に寄せた場合よりも差動回路13の出力側に寄せた場合の方が高周波領域のゲインが伸びていることが分かる。
When the line impedance of the
以上の結果から、(1),(2)の高周波特性の改善方法として、図8に示す調整をサブタップ3に採用したときが最も効果的であることが分かる。さらに説明すると、図4に示すサブタップ3の調整前では、10MHz(低周波)に対して−3dB落ちるところのカットオフ周波数が約62.2GHzであり、30GHz程度を境として、高周波領域のゲインが落ちている。これに対し、図8に示すサブタップ3の調整後では、図4のサブタップ3の調整前のAC特性を比較すると、調整により−3dBのカットオフ周波数を+24.5GHz程度高域に伸ばすことができ、高周波領域でのゲインの落ち込みが改善されていることが分かる。
From the above results, it can be seen that the method of improving the high frequency characteristics of (1) and (2) is most effective when the adjustment shown in FIG. More specifically, before the adjustment of the
なお、伝送線路23の線路インピーダンスを高インピーダンスにする方法としては、(A)許容電流量を考慮した上で伝送線路23の線路幅を極力狭くする方法、(B)マイクロストリップ線路からコプレーナ線路に変更し、伝送線路23とGNDパターン間を離す方法が考えられる。
As a method of making the line impedance of the
次に、図10は本実施の形態のフィードフォワードイコライザ1の比較例としての調整前の周波数特性の一例を示す図、図11は本実施の形態のフィードフォワードイコライザ1の調整後の周波数特性の一例を示す図である。 Next, FIG. 10 is a diagram showing an example of frequency characteristics before adjustment as a comparative example of the feedforward equalizer 1 of the present embodiment, and FIG. 11 is a graph showing frequency characteristics after adjustment of the feedforward equalizer 1 of the present embodiment. It is a figure which shows an example.
図10および図11に示すように、サブタップ3の調整前と調整後のAC特性比較として、10MHzから−3dBのカットオフ周波数で比較すると、サブタップ3の調整前よりもサブタップ3の調整後の方が+4.8GHz程、高域のゲインが伸びるという結果が得られた。
As shown in FIGS. 10 and 11, when comparing the AC characteristics of the
以上説明したように、(1),(2)による高周波特性の改善方法をサブタップ3に採用することができる。具体的には、図13に示すように、まず、複数のセル11間の伝送線路23における差動回路(CML)13の出力側とエミッタフォロワ回路(EF)12の入力側の50Ω終端抵抗を25Ω終端抵抗にまとめる(ST1)。次に、複数のセル11間における差動回路13の出力とエミッタフォロワ回路12の入力との間の伝送線路23を高インピーダンスにする(ST2)。さらに、25Ω終端抵抗を差動回路13の出力側又はエミッタフォロワ回路12の入力側に寄せて接続する(ST3)。このように、終端抵抗と伝送線路の配置関係を調整することで、高周波領域でのゲインの落ち込みを改善することができた。
As described above, the method of improving the high frequency characteristics according to (1) and (2) can be adopted for the
[応用例]
本実施の形態のフィードフォワードイコライザ1は、図12に示すように、誤り率測定装置31に適用することができる。誤り率測定装置31は、図12に示すように、測定対象物Wに入力される既知のパターン信号(例えばPAM信号)を発生するパターン発生器32と、パターン発生器32からのパターン信号の入力に伴って測定対象物Wから折り返されるパターン信号を受信して誤り率を測定する誤り率測定器33とを備える。そして、誤り率測定装置31の受信側の誤り率測定器33の前段に本実施の形態のフィードフォワードイコライザ1を接続する。これにより、56Gや64GbaudのPAM信号の伝送に対応したBERテストソリューションにおいて、28GHzや32GHzといった周波数帯の補償を実現することができる。
[Application example]
The feedforward equalizer 1 of the present embodiment can be applied to the error
このように、本実施の形態によれば、(1),(2)による高周波特性の改善方法をサブタップ3に採用することにより、数十GHz帯のゲインの落ち込みが減少し、フィードフォワードイコライザの各タップ成分の演算可能な周波数領域が高域に伸び、高周波領域での補償に対応した回路を実現することができる。
As described above, according to the present embodiment, by adopting the method of improving the high-frequency characteristics according to (1) and (2) for the
また、本実施の形態を誤り率測定装置の受信側の誤り率測定器に採用すれば、高速ビットレートのNRZ信号や高速ボーレートのPAM信号を受信した際、伝送歪みに対する補償が可能となる。これにより、伝送歪みが測定結果に与える誤差をなくし、より正確な誤り率の測定を行なうことができる。 Further, if this embodiment is applied to the error rate measuring device on the receiving side of the error rate measuring apparatus, it becomes possible to compensate for transmission distortion when receiving an NRZ signal with a high bit rate or a PAM signal with a high baud rate. As a result, it is possible to eliminate the error caused by the transmission distortion in the measurement result and to measure the error rate more accurately.
以上、本発明に係るフィードフォワードイコライザ及びフィードフォワードイコライザの高周波特性改善方法の最良の形態について説明したが、この形態による記述及び図面により本発明が限定されることはない。すなわち、この形態に基づいて当業者等によりなされる他の形態、実施例及び運用技術などはすべて本発明の範疇に含まれることは勿論である。 Although the best mode of the feedforward equalizer and the method for improving the high frequency characteristic of the feedforward equalizer according to the present invention has been described above, the present invention is not limited to the description and drawings according to this mode. That is, it goes without saying that all other modes, examples, operation techniques, and the like made by those skilled in the art based on this mode are included in the scope of the present invention.
1 フィードフォワードイコライザ
2 メインタップ
3 サブタップ
4 加算器
11 セル
12 エミッタフォロワ回路(EL)
13 差動回路(CML)
21 50Ω終端抵抗
22 25Ω終端抵抗
23 伝送線路
31 誤り率測定装置
32 パターン発生器
33 誤り率測定器
W 測定対象物
1
13 Differential circuit (CML)
21
Claims (6)
前記複数のセル間の伝送線路(23)における前記差動回路の出力側から前記エミッタフォロワ回路の入力側の間と接地との間に一本の25Ω抵抗である終端抵抗(22)が接続されることを特徴とするフィードフォワードイコライザ。 A combination of the emitter follower circuit (12) and the differential circuit (13) constitutes a unit cell (11), and a sub-tap (3) in which a plurality of cells are connected in multiple stages according to a delay amount is a main tap (2). ) In parallel, and the cell at the final stage functions as a weighting circuit whose gain can be adjusted by setting a coefficient.
The terminating resistor is 25Ω resistor one between the output side of the differential circuit and ground between the input side of said emitter follower circuit (22) is connected in the transmission line (23) between the plurality of cells feed-forward equalizer, characterized in that that.
前記複数のセル間の伝送線路(23)における前記差動回路の出力側から前記エミッタフォロワ回路の入力側の間と接地との間に一本の25Ω抵抗である終端抵抗(22)を接続するステップを含むことを特徴とするフィードフォワードイコライザの高周波特性の改善方法。 A combination of the emitter follower circuit (12) and the differential circuit (13) constitutes a unit cell (11), and a sub-tap (3) in which a plurality of cells are connected in multiple stages according to a delay amount is a main tap (2). ) Is connected in parallel, and the final-stage cell functions as a weighting circuit whose gain can be adjusted by setting a coefficient.
Connecting a terminating resistor is 25Ω resistance of a single (22) between the ground from the output side of the differential circuit and between the input side of said emitter follower circuit in the transmission line (23) between the plurality of cells A method of improving high frequency characteristics of a feedforward equalizer, characterized by including steps.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2018044204A JP6679635B2 (en) | 2018-03-12 | 2018-03-12 | Feedforward equalizer and method for improving high frequency characteristics of feedforward equalizer |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2018044204A JP6679635B2 (en) | 2018-03-12 | 2018-03-12 | Feedforward equalizer and method for improving high frequency characteristics of feedforward equalizer |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2019161393A JP2019161393A (en) | 2019-09-19 |
JP6679635B2 true JP6679635B2 (en) | 2020-04-15 |
Family
ID=67996396
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2018044204A Active JP6679635B2 (en) | 2018-03-12 | 2018-03-12 | Feedforward equalizer and method for improving high frequency characteristics of feedforward equalizer |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP6679635B2 (en) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US11979263B2 (en) | 2022-03-03 | 2024-05-07 | Samsung Electronics Co., Ltd. | Method and wire-line transceiver for performing serial loop back test |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP7242613B2 (en) * | 2020-07-30 | 2023-03-20 | アンリツ株式会社 | Inter-board connection structure and inter-board connection method |
JP7432567B2 (en) * | 2021-09-21 | 2024-02-16 | アンリツ株式会社 | Signal generation device and signal generation method |
Family Cites Families (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS61258520A (en) * | 1985-05-13 | 1986-11-15 | Nippon Telegr & Teleph Corp <Ntt> | Variable delay circuit |
JP2813103B2 (en) * | 1992-06-15 | 1998-10-22 | 富士通株式会社 | Semiconductor integrated circuit |
AU2002228878A1 (en) * | 2000-11-13 | 2002-05-21 | Primarion, Inc. | Method and circuit for pre-emphasis equalization in high speed data communications |
JPWO2006001301A1 (en) * | 2004-06-25 | 2008-04-17 | 株式会社進化システム総合研究所 | Transmission apparatus and transmission method |
JP2015106863A (en) * | 2013-12-02 | 2015-06-08 | 日本電信電話株式会社 | External interface circuit |
-
2018
- 2018-03-12 JP JP2018044204A patent/JP6679635B2/en active Active
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US11979263B2 (en) | 2022-03-03 | 2024-05-07 | Samsung Electronics Co., Ltd. | Method and wire-line transceiver for performing serial loop back test |
Also Published As
Publication number | Publication date |
---|---|
JP2019161393A (en) | 2019-09-19 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US9705708B1 (en) | Integrated circuit with continuously adaptive equalization circuitry | |
JP6679635B2 (en) | Feedforward equalizer and method for improving high frequency characteristics of feedforward equalizer | |
US7697600B2 (en) | Programmable receiver equalization circuitry and methods | |
US20060245485A1 (en) | Continuous-time equalizer | |
US7969256B2 (en) | Signal transmission circuit and signal transmission system with reduced reflection | |
EP2137589B1 (en) | Active guarding for reduction of resistive and capacitive signal loading with adjustable control of compensation level | |
US8867668B2 (en) | Coupling system for data receivers | |
JP2005345469A (en) | Wide bandwidth input attenuation circuit for measuring probe | |
US7656939B2 (en) | Adaptive equalizer with passive and active stages | |
US10764092B2 (en) | Input termination circuits for high speed receivers | |
US10263811B2 (en) | Equalizing device, equalizing method, and signal transmitting device | |
CN108183696A (en) | A kind of low-voltage high speed may be programmed equalizing circuit | |
US20210028819A1 (en) | Communication device capable of echo cancellation | |
US7848402B1 (en) | Phase-adjusted pre-emphasis and equalization for data communication | |
US20030141941A1 (en) | Group delay equalizer integrated with a wideband distributed amplifier monolithic microwave integrated circuit | |
US10855332B2 (en) | Signal transmission system | |
US11146426B2 (en) | Balancing circuit capable of compensating bandwidth attenuation introduced by interference between signals | |
Mettetal et al. | A 100-Gb/s, 1-tap feed-forward based analog equalizer for optical communication applications | |
Balteanu et al. | A cable equalizer with 31 dB of adjustable peaking at 52 GHz | |
EP2924937B1 (en) | Improvements in test circuits | |
JP2005252783A (en) | Optical transmitter | |
US20030190849A1 (en) | Line termination incorporating compensation for device and package parasitics | |
JP4828514B2 (en) | Electric dispersion equalization circuit | |
CN110383782B (en) | Signal transmission device | |
CN117318676A (en) | Signal enhancement in a serial interface |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20180828 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20190613 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20190625 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20190821 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20191001 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20191120 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20200310 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20200318 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6679635 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |