JP6677891B2 - Information processing apparatus and voltage control method - Google Patents
Information processing apparatus and voltage control method Download PDFInfo
- Publication number
- JP6677891B2 JP6677891B2 JP2017143040A JP2017143040A JP6677891B2 JP 6677891 B2 JP6677891 B2 JP 6677891B2 JP 2017143040 A JP2017143040 A JP 2017143040A JP 2017143040 A JP2017143040 A JP 2017143040A JP 6677891 B2 JP6677891 B2 JP 6677891B2
- Authority
- JP
- Japan
- Prior art keywords
- output voltage
- voltage
- output
- power supply
- signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 230000010365 information processing Effects 0.000 title claims description 27
- 238000000034 method Methods 0.000 title claims description 16
- 230000001629 suppression Effects 0.000 claims description 61
- 239000003990 capacitor Substances 0.000 claims description 32
- 238000012545 processing Methods 0.000 claims description 30
- 230000007423 decrease Effects 0.000 claims description 19
- 238000009499 grossing Methods 0.000 claims description 11
- 238000012544 monitoring process Methods 0.000 claims description 8
- 230000003247 decreasing effect Effects 0.000 claims description 7
- 230000000630 rising effect Effects 0.000 claims description 5
- 230000008859 change Effects 0.000 description 37
- 238000001514 detection method Methods 0.000 description 34
- 230000007274 generation of a signal involved in cell-cell signaling Effects 0.000 description 18
- 230000001186 cumulative effect Effects 0.000 description 13
- 238000010586 diagram Methods 0.000 description 12
- 230000006870 function Effects 0.000 description 8
- 230000008569 process Effects 0.000 description 6
- 239000003985 ceramic capacitor Substances 0.000 description 5
- 238000007796 conventional method Methods 0.000 description 4
- 230000010355 oscillation Effects 0.000 description 4
- 230000004044 response Effects 0.000 description 3
- 230000002238 attenuated effect Effects 0.000 description 2
- 238000004891 communication Methods 0.000 description 2
- 230000020169 heat generation Effects 0.000 description 2
- 239000004065 semiconductor Substances 0.000 description 2
- 208000032750 Device leakage Diseases 0.000 description 1
- 238000001816 cooling Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- 230000001788 irregular Effects 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 230000008054 signal transmission Effects 0.000 description 1
Images
Landscapes
- Direct Current Feeding And Distribution (AREA)
- Dc-Dc Converters (AREA)
- Power Sources (AREA)
Description
本発明は、情報処理装置及び電圧制御方法に関する。 The present invention relates to an information processing device and a voltage control method.
一般的に、半導体は印加電圧を上昇させることで高速動作が可能となるが、消費電力が非常に高くなる。特に、ＣＰＵ（Central Processing Unit）やＶＧＡ（Video Graphics Array）のコア部分はより高い処理能力が求められており、消費電力がきわめて高いデバイスである。 Generally, a semiconductor can operate at high speed by increasing the applied voltage, but the power consumption is extremely high. In particular, a core portion of a CPU (Central Processing Unit) or a VGA (Video Graphics Array) is required to have higher processing capability, and is a device with extremely high power consumption.
一方、消費電力が高くなり過ぎるとその分発熱の温度が高くなる。通常の情報処理装置では冷却能力が限られるため、発熱温度が高くなった場合、情報処理装置の処理能力を制限することもある。特に、携帯電話などの携帯型の情報処理装置では、バッテリでの稼働時間の延長やバッテリ寿命を延ばすために処理能力を適切に抑えることが好ましい。そこで、処理能力と消費電力とのバランスをとるために、情報処理装置の動作状態に合わせて電源電圧を変更する技術が提案されている。 On the other hand, when the power consumption becomes too high, the temperature of the heat generation increases accordingly. Since the cooling capacity is limited in a normal information processing apparatus, when the heat generation temperature increases, the processing capacity of the information processing apparatus may be limited. In particular, in a portable information processing apparatus such as a mobile phone, it is preferable to appropriately suppress the processing capacity in order to extend the operating time on a battery and extend the battery life. Therefore, in order to balance processing power and power consumption, a technique of changing a power supply voltage according to an operation state of an information processing device has been proposed.
ただし、近年では情報処理装置が多様な処理を行うために情報処理装置の動作状態が短時間で頻繁に変化することが多くなり、電源電圧の設定も頻繁に変更されることが多くなった。例えば、電源電圧の設定変更の頻度は、数ｋＨｚ以上に及ぶ場合もある。 However, in recent years, since the information processing device performs various processes, the operation state of the information processing device often changes frequently in a short time, and the setting of the power supply voltage also changes frequently. For example, the frequency of the setting change of the power supply voltage may reach several kHz or more.
なお、電力供給制御の技術として、電源を制御する制御信号が一定の周波数特性を有する場合に、電源に入力される電圧を変化させるタイミングを不規則に変化させる従来技術がある。また、ＤＣ（Direct Current）／ＤＣコンバータの入力電圧又は入力電流の変動が検出されている間、ＤＣ／ＤＣコンバータの出力を停止させる従来技術がある。 As a power supply control technique, there is a conventional technique in which, when a control signal for controlling a power supply has a constant frequency characteristic, a timing of changing a voltage input to the power supply is changed irregularly. In addition, there is a conventional technique in which the output of the DC / DC converter is stopped while the fluctuation of the input voltage or the input current of the DC (Direct Current) / DC converter is detected.
しかしながら、電源回路が出力電圧を上げる場合、入力側から電源回路内の部品を経由して出力側に電荷が移動する。また、出力電圧を下げる場合には、電荷の移動は逆になる。電源回路の入力コンデンサ及び出力コンデンサには、セラミックコンデンサが使用されることが多いが、電荷の移動により入力電圧又は出力電圧が変化し、逆電圧降下によりセラミックコンデンサは歪む。セラミックコンデンサの歪みは、セラミックコンデンサを搭載するプリント板にも伝わる。そして、設定される出力電圧の変化の周期が可聴周波数である場合、プリント板がスピーカの振動板の役割を果たすことで、セラミックコンデンサの歪みが、使用者にとって耳障りな音を発生させる。 However, when the power supply circuit increases the output voltage, charges move from the input side to the output side via components in the power supply circuit. When the output voltage is lowered, the movement of the electric charge is reversed. Ceramic capacitors are often used for the input and output capacitors of the power supply circuit, but the input voltage or the output voltage changes due to the movement of electric charges, and the ceramic capacitors are distorted due to reverse voltage drop. The distortion of the ceramic capacitor is transmitted to the printed board on which the ceramic capacitor is mounted. When the cycle of the change of the output voltage to be set is an audible frequency, the printed board plays a role of a diaphragm of the speaker, and the distortion of the ceramic capacitor generates a sound that is unpleasant for the user.
さらに、情報処理装置の動作状態により、頻度の常に高い電圧変化が数回〜数十回まとまって発生するバーストと呼ばれる状態が発生するおそれがある。このバーストが可聴周波数の周期で発生した場合、プリント板に伝わる歪みはバーストの回数に応じて大きくなるため、非常に耳障りな音が発生してしまう。 Furthermore, depending on the operation state of the information processing apparatus, there is a possibility that a state called a burst in which constantly high voltage changes occur several to several tens of times at a time. When this burst occurs at the period of the audio frequency, the distortion transmitted to the printed board increases in accordance with the number of bursts, so that a very unpleasant sound is generated.
この点、電源を制御する制御信号が一定の周波数特性を有する場合に電源電圧を変化させるタイミングを不規則にする従来技術を用いても、制御信号の周波数特性が異なればバーストなどの発生は抑えられず、騒音を抑えることは困難である。また、入力電圧又は入力電流の変動の間ＤＣ／ＤＣコンバータの出力を停止させる従来技術を用いても、電圧変化によるバーストの発生は抑えられず、騒音を抑えることは困難である。 In this regard, even if the control signal for controlling the power supply has a constant frequency characteristic, even if the conventional technique of making the timing of changing the power supply voltage irregular is used, if the frequency characteristic of the control signal is different, the occurrence of a burst or the like is suppressed. It is difficult to reduce noise. Further, even if the conventional technique of stopping the output of the DC / DC converter during the fluctuation of the input voltage or the input current is used, the occurrence of the burst due to the voltage change cannot be suppressed, and it is difficult to suppress the noise.
開示の技術は、上記に鑑みてなされたものであって、電源電圧の変化による騒音を抑える情報処理装置及び電圧制御方法を提供することを目的とする。 The disclosed technology has been made in view of the above, and has as its object to provide an information processing apparatus and a voltage control method that suppress noise caused by a change in power supply voltage.
本願の開示する情報処理装置及び電圧制御方法の一つの態様において、演算処理部は、供給される出力電圧の低下を指示する電圧制御信号を出力する。コンデンサは、前記演算処理部へ前記出力電圧を供給するための電力供給経路において電圧の平滑化を行う。出力電圧制御部は、前記電圧制御信号を受信した場合、前記電力供給経路から前記演算処理部へ出力される前記出力電圧を降下させる。監視部は、前記演算処理部へ供給される電流を監視する。電圧降下抑制部は、前記監視部による前記電流の監視結果から、所定期間における突入電流の繰り返しを検出した場合、前記所定期間に前記出力電圧の上昇及び降下の繰り返しが発生したと判定して、前記出力電圧制御部による前記出力電圧の降下を停止させる。
In one aspect of the information processing device and the voltage control method disclosed in the present application, the arithmetic processing unit outputs a voltage control signal instructing a decrease in the supplied output voltage. The capacitor smoothes a voltage in a power supply path for supplying the output voltage to the arithmetic processing unit. The output voltage control unit, when receiving the voltage control signal, decreases the output voltage output from the power supply path to the arithmetic processing unit. The monitoring unit monitors a current supplied to the arithmetic processing unit. Voltage drop suppression unit, the monitoring result of the current by the monitor unit, when detecting a repetition of the inrush current during a predetermined period, rise and repetition of drop of the output voltage is determined to have occurred in the predetermined period, Stopping the output voltage drop by the output voltage control unit is stopped.
１つの側面では、本発明は、電源電圧の変化による騒音を抑えることができる。 In one aspect, the present invention can reduce noise due to a change in power supply voltage.
以下に、本願の開示する情報処理装置及び電圧制御方法の実施例を図面に基づいて詳細に説明する。なお、以下の実施例により本願の開示する情報処理装置及び電圧制御方法が限定されるものではない。 Hereinafter, embodiments of an information processing apparatus and a voltage control method disclosed in the present application will be described in detail with reference to the drawings. The information processing apparatus and the voltage control method disclosed in the present application are not limited by the following embodiments.
図１は、情報処理装置のブロック図である。情報処理装置１は、電源回路１０〜１３、システムデバイス２０〜２３、電力源切替回路３０及びバッテリパック４０を有する。ＡＣアダプタ２（Alternating Current）は、情報処理装置１に対して挿抜可能な外部電源である。図１における太い矢印は、電力供給経路を表す。また、図１における細い矢印は制御信号の通信経路を表す。
FIG. 1 is a block diagram of the information processing apparatus. The
電力源切替回路３０は、ＡＣアダプタ２及び二次電源であるバッテリパック４０の状態や情報処理装置１の状態に合わせて、ＡＣアダプタ２又はバッテリパック４０の何れかを電源として選択する。そして、電力源切替回路３０は、選択した電源から供給された電力を電源回路１０〜１３へ出力する。
The power
電源回路１０は、電力の入力を電力源切替回路３０から受ける。そして、電源回路１０は、供給された電力をシステムデバイス２０に応じた電圧に変換する。そして、電源回路１０は、電圧変換を行った電力をシステムデバイス２０へ供給する。
また、電源回路１０は、システムデバイス２０へ供給する出力電圧を指定する出力電圧制御信号の入力をシステムデバイス２０から受ける。出力電圧制御信号が出力電圧の降下を指示する場合、電源回路１０は、出力電圧の上昇及び降下が短期間で繰り返されたか否かを判定する。すなわち、電源回路１０は、バーストが発生したか否かを判定しているということもできる。そして、出力電圧の上昇及び降下が短期間で繰り返されていない場合、電源回路１０は、出力電圧を低下させる。例えば、電源回路１０は、電力の供給を停止し、出力電圧を０Ｖまで落とす。また、出力電圧の上昇及び降下が短期間で繰り返されている場合、電源回路１０は、出力電圧をそのまま維持する。
Further, the
システムデバイス２０は、情報処理装置１の機能を実行するデバイスであり、電源電圧が可変で、且つ、使用する電源電圧を電力供給元に要求することが可能なデバイスである。例えば、システムデバイス２０は、ＣＰＵやメモリ、ＩＯ（Input Output）デバイス及び通信デバイスなどを含む。
The
システムデバイス２０は、供給される出力電圧を指定する出力電圧制御信号を電源回路１０に対して出力する。そして、システムデバイス２０は、出力電圧制御信号に基づく電源回路１０から供給される電力を用いて動作する。さらに、システムデバイス２０は、所定の条件を満たした場合、出力電圧の低下を指示する出力電圧制御信号を電源回路１０へ出力する。例えば、システムデバイス２０は、処理負荷が低下した場合、出力電圧の低下を指示する出力電圧制御信号を電源回路１０へ出力する。このシステムデバイス２０が、「演算処理部」の一例にあたる。また、出力電圧の低下を指示する出力電圧制御信号が、「電圧制御信号」の一例にあたる。
The
電源回路１１〜１３は、電力の入力を電力源切替回路３０から受ける。そして、電源回路１１〜１３は、供給された電力をそれぞれ電力供給経路で繋がるシステムデバイス２１〜２３に応じた電圧に変換する。そして、電源回路１１〜１３は、電圧変換を行った電力を電力供給経路で繋がるシステムデバイス２１〜２３へ供給する。
システムデバイス２１〜２３は、システムデバイス２０以外の情報処理装置１の機能を実行するデバイスであり、電源電圧が予め決められた値であるデバイスである。
The system devices 21 to 23 are devices that execute the functions of the
図２は、電源回路における電力供給のためのハードウェアの概略構成図である。図２に示すように、電源回路１０は、入力コンデンサ１０１及び１０２、Ｈｉ−ｓｉｄｅ ＦＥＴ（Field Effect Transistor）１０３、Ｌｏ−ｓｉｄ ＦＥＴ１０４、コイル１０５、並びに、出力コンデンサ１０６及び１０７を有する。また、電源回路１０は、電源コントローラ１５０を有する。図２における破線矢印は制御信号の送信経路である。また、図２において、電力源切替回路３０とシステムデバイス２０との間を結ぶ実線は電力供給経路である。
FIG. 2 is a schematic configuration diagram of hardware for supplying power in the power supply circuit. As shown in FIG. 2, the
入力コンデンサ１０１及び１０２は、電力源切替回路３０から入力された電力を平滑化する。そして、入力コンデンサ１０１及び１０２により平滑化された電力は、Ｈｉ−ｓｉｄｅ ＦＥＴ１０３へ供給される。
The input capacitors 101 and 102 smooth the power input from the power
Ｈｉ−ｓｉｄｅ ＦＥＴ１０３は、高電圧側のラインを断続し、電力源切替回路３０から供給される電力を制御する。Ｈｉ−ｓｉｄｅ ＦＥＴ１０３は、電源コントローラ１５０から印加される電圧によりオン及びオフが行われる。
The Hi-
Ｌｏ−ｓｉｄｅ ＦＥＴ１０４は、低電圧側のラインを断続し、ＧＮＤ（Ground）接続を制御する。Ｌｏ−ｓｉｄｅ ＦＥＴ１０４は、電源コントローラ１５０から印加される電圧によりオン及びオフが行われる。
The Lo-
Ｈｉ−ｓｉｄｅ ＦＥＴ１０３及びＬｏ−ｓｉｄｅ ＦＥＴ１０４は、オンオフを繰り返すことで、パルスを発生させ所望の電圧をコイル１０５へ出力する。
The Hi-
コイル１０５は、Ｈｉ−ｓｉｄｅ ＦＥＴ１０３とＬｏ−ｓｉｄｅ ＦＥＴ１０４とを結ぶ電力供給経路から分岐した電力供給経路が接続される。コイル１０５は、Ｈｉ−ｓｉｄｅ ＦＥＴ１０３とＬｏ−ｓｉｄｅ ＦＥＴ１０４により生成された矩形波の電圧を平滑化する。コイル１０５は、電圧を平滑化した電力を出力する。
The
出力コンデンサ１０６及び１０７は、コイル１０５から出力された電力を平滑化する。そして、出力コンデンサ１０６及び１０７により平滑化された電力は、供給電力としてシステムデバイス２０へ供給される。入力コンデンサ１０１及び１０２、並びに、出力コンデンサ１０６及び１０７が、「コンデンサ」の一例にあたる。
電源コントローラ１５０は、コイル１０５の両端の電圧を計測しコイル両端電圧情報を取得する。また、電源コントローラ１５０は、出力電圧制御信号の入力をシステムデバイス２０から受ける。
The
電源コントローラ１５０は、Ｈｉ−ｓｉｄｅ ＦＥＴ１０３及びＬｏ−ｓｉｄｅ ＦＥＴ１０４のそれぞれのゲートに電圧を印加してオンオフを行わせ、システムデバイス２０が要求する電圧になるようにコイル１０５へ供給される電圧の周期及び位相を調整する。また、電源コントローラ１５０は、システムデバイス２０から出力電圧の降下を指示する出力電圧制御信号の入力を受けた場合、コイル両端電圧情報を用いてシステムデバイス２０へ供給する出力電圧を降下させるか否かを判定する。
The
電源コントローラ１５０は、出力電圧を低下させる場合、電圧値がＨｉｇｈになる期間が短くなるように、Ｈｉ−ｓｉｄｅ ＦＥＴ１０３及びＬｏ−ｓｉｄｅ ＦＥＴ１０４のそれぞれのゲートに電圧を印加してオンオフを行わせる。また、電源コントローラ１５０は、出力電圧を上昇させる場合、電圧値がＨｉｇｈになる期間が長くなるように、Ｈｉ−ｓｉｄｅ ＦＥＴ１０３及びＬｏ−ｓｉｄｅ ＦＥＴ１０４のそれぞれのゲートに電圧を印加してオンオフを行わせる。
When lowering the output voltage, the
次に、図３を参照して、電源回路１０の詳細について説明する。図３は、電源回路のブロック図である。図３に示すように、電源回路１０は、入力平滑部１１１、電源発振部１１２、出力平滑部１１３及び電源コントローラ１５０を有する。
Next, the details of the
入力平滑部１１１は、電力源切替回路３０から入力された電力を平滑する。入力平滑部１１１は、図２における入力コンデンサ１０１及び１０２によりその機能が実現される。
The
電源発振部１１２は、電源コントローラ１５０からの制御にしたがい所望の電力を出力する。電源発振部１１２は、図２におけるＨｉ−ｓｉｄｅ ＦＥＴ１０３及びＬｏ−ｓｉｄｅ ＦＥＴ１０４によりその機能が実現される。
The
出力平滑部１１３は、電源回路１０がシステムデバイス２０へ供給する電力を平滑化する。出力平滑部１１３は、図２におけるコイル１０５、並びに、出力コンデンサ１０６及び１０７によりその機能が実現される。
The
電源コントローラ１５０は、出力フィードバック部１５１、位相補償部１５２、出力電圧降下抑制信号生成部１５３、基準電圧生成部１５４、ＰＷＭ部１５５及び動作制御部１５６を有する。
The
出力フィードバック部１５１は、コイル１０５の入力側のコイル端子電圧及び出力側のコイル端子電圧のそれぞれの電圧値を含むコイル両端電圧情報の入力を出力平滑部１１３から受ける。そして、出力フィードバック部１５１は、出力側のコイル端子電圧から出力電圧情報を生成する。また、出力フィードバック部１５１は、入力側のコイル端子電圧及び出力側のコイル端子電圧を平滑し、その電圧差によりコイル１０５に流れる電流の電流値を表すコイル電流情報を生成する。そして、出力フィードバック部１５１は、出力電圧情報及びコイル電流情報を位相補償部１５２へ出力する。また、出力フィードバック部１５１は、コイル電流情報を出力電圧降下抑制信号生成部１５３へ出力する。この出力フィードバック部１５１が、「監視部」の一例にあたる。
The
位相補償部１５２は、出力電圧情報及びコイル電流情報の入力を出力フィードバック部１５１から受ける。そして、位相補償部１５２は、出力電圧情報及びコイル電流情報を用いて位相補償情報を生成する。この位相補償情報は、電源出力電圧を安定させるために行われる電圧の位相補償に用いられる。位相補償部１５２は、生成した位相補償情報をＰＷＭ部１５５へ出力する。
The
出力電圧降下抑制信号生成部１５３は、コイル電流情報の入力を出力フィードバック部１５１から受ける。そして、出力電圧降下抑制信号生成部１５３は、コイル電流情報を用いて出力電圧を降下させるか否かを判定する。出力電圧を降下させないと判定した場合、出力電圧降下抑制信号生成部１５３は、出力電圧の降下を停止させる出力電圧降下抑制信号を生成し、基準電圧生成部１５４へ出力する。
The output voltage drop suppression
ここで、図４を参照して、出力電圧降下抑制信号生成部１５３の詳細について説明する。図４は、出力電圧降下抑制信号生成部の回路図である。
Here, the details of the output voltage drop suppression
出力電圧降下抑制信号生成部１５３は、ピーク検出回路５３１、加算回路５３２、減衰回路５３３、リセット用基準電圧源５３４、セット用基準電圧源５３５、リセット用コンパレータ５３６、セット用コンパレータ５３７及びＦＦ（Flip Flop）回路５３８を有する。この出力電圧降下抑制信号生成部１５３が、「電圧降下抑制部」の一例にあたる。
The output voltage drop suppression
ピーク検出回路５３１は、コイル電流情報の入力を出力フィードバック部１５１から受ける。そして、ピーク検出回路５３１は、取得したコイル電流情報からコイル１０５に流れる電流のピークを検出する。例えば、ピーク検出回路５３１は、コイル１０５に流れる電流の電流値が上昇から下降に変化する時刻及び電流値を取得する。その後、ピーク検出回路５３１は、予め決められたピーク検出期間、コイル１０５に流れる電流の電流値が同様に上昇から下降に変化する時刻及び電流値を取得する。そして、ピーク検出回路５３１は、ピーク検出期間で最も電流値が高い時刻及び電流値を、そのピーク検出期間におけるピークとして検出する。ピーク検出回路５３１は、コイル１０５に流れる電流のピークの検出を繰り返す。
The
ピーク検出回路５３１は、ピークが発生していない間、Ｌｏｗの値を有するピーク更新信号を加算回路５３２及び減衰回路５３３へ出力する。ピーク検出回路５３１がＬｏｗの値を有するピーク更新信号を出力する場合、ピーク更新信号が無効であるという。そして、ピークを検出した場合、ピーク検出回路５３１は、ピーク更新信号の値をＨｉｇｈに変更する。ピーク検出回路５３１がＨｉｇｈの値を有するピーク更新信号を出力する場合、ピーク更新信号が有効であるという。その後、ピーク検出回路５３１は、短期間でピーク更新信号をＬｏｗに戻し無効にする。ピーク更新信号が有効にされることを、ピーク更新信号がアサートされるということもある。また、ピーク更新信号が無効にされることを、ピーク更新信号がディアサートされるということもある。
The
このように、ピーク検出回路５３１は、コイル１０５を流れる電流から、出力コンデンサ１０６及び１０７への突入電流を検出する。そして、ピーク検出回路５３１は、出力コンデンサ１０６及び１０７への突入電流が連続して発生したことを検出することで、出力電圧の上昇及び降下の繰り返しを検出する。
Thus, the
加算回路５３２は、コイル電流情報の入力を出力フィードバック部１５１から受ける。また、加算回路５３２は、減衰回路５３３から出力されフィードバックされた累積コイル電流情報の入力を受ける。累積コイル電流情報については、後で詳細に説明するが、簡単に言えば、コイル電流情報で示される電流値を時間とともに減衰させた値を累積した電流値を表す。また、加算回路５３２は、ピーク更新信号の入力をピーク検出回路５３１から受ける。
そして、ピーク更新信号が有効になると、加算回路５３２は、出力フィードバック部１５１から入力されたコイル電流情報で示される電流値と累積コイル電流情報で示される電流値を加算する。そして、加算回路５３２は、加算結果の電流値を示す累積コイル電流更新情報を減衰回路５３３へ出力する。この累積コイル電流更新情報が示す電流値が大きいほど、コイル１０５に流れる電流が短期間により多くの回数のピークを持ったことを示す。
Then, when the peak update signal becomes valid, the adding
減衰回路５３３は、ピーク検出信号の入力をピーク検出回路５３１から受ける。減衰回路５３３は、ピーク検出信号が有効になると、累積コイル電流更新情報の入力を加算回路５３２から受ける。その後、ピーク検出信号が無効に戻ると、減衰回路５３３は、自己が出力する累積コイル電流情報が示す電流値を、累積コイル電流更新情報が示す電流値に変更する。そして、減衰回路５３３は、累積コイル電流情報をセット用コンパレータ５３７及びリセット用コンパレータ５３６へ出力する。ここで、減衰回路５３３は、累積コイル電流情報として電流値に応じた電圧を用いることができる。また、減衰回路５３３は、ピーク検出信号が無効になってから累積コイル電流情報を更新することで、加算回路５３２の処理が終わってから累積コイル電流情報を更新することができる。
The
その後、減衰回路５３３は、次にピーク更新信号が有効から無効に変化するまで、累積コイル電流情報が示す電流値を決められた時定数で徐々に減衰させながらセット用コンパレータ５３７及びリセット用コンパレータ５３６へ出力し続ける。例えば、累積コイル電流情報として電流値に応じた電圧を用いる場合、減衰回路５３３は、電圧を時間とともに減衰させる。
After that, the attenuating
累積コイル電流情報が示す電流値が０Ａになった場合、その後は次にピーク更新信号が有効から無効に変化するまで、減衰回路５３３は、累積コイル電流情報が示す電流値として０Ａを維持する。すなわち、累積コイル電流情報は、ピークが発生した場合にピーク発生時のコイル電流情報が示す電流値が加算され、その加算結果が時間とともに減衰させられた電流値を示す情報である。累積コイル電流情報が示す電流値が十分に落ちる前にコイル１０５に流れる電流に次のピークが発生すると、累積コイル電流情報が示す電流値は徐々に上昇する。
When the current value indicated by the accumulated coil current information becomes 0 A, thereafter, the
セット用基準電圧源５３５は、セット用基準電流値を示すセット用基準電圧を生成し出力する電源である。セット用基準電流値は、出力電圧の上昇及び降下が連続するバースト状態に入ったことを判定するための累積コイル電流情報の閾値である。セット用基準電流には、１回の出力電圧の上昇では超えない値が設定される。セット用基準電圧源５３５は、セット用基準電圧をセット用コンパレータ５３７へ出力する。
The set
リセット用基準電圧源５３４は、リセット用基準電流値を示すリセット用基準電圧を生成し出力する電源である。リセット用基準電流値は、出力電圧の上昇及び降下が連続するバースト状態から抜けたことを判定するための累積コイル電流情報の閾値である。リセット用基準電圧源５３４は、リセット用基準電圧をリセット用コンパレータ５３６へ出力する。
The reset
セット用コンパレータ５３７は、累積コイル電流情報の入力を減衰回路５３３から受ける。また、セット用コンパレータ５３７は、セット用基準電圧の入力をセット用基準電圧源５３５から受ける。
The setting
セット用コンパレータ５３７は、累積コイル電流情報が示す電流値とセット用基準電圧が示すセット用基準電流値とを比較する。累積コイル電流情報が示す電流値がセット用基準電流値以上の場合、セット用コンパレータ５３７は、ＦＦ回路５３８へ出力するＦＦセット信号の値をＨｉｇｈにする。すなわち、セット用コンパレータ５３７は、ＦＦセット信号を有効にする。また、累積コイル電流情報が示す電流値がセット用基準電流値未満の場合、セット用コンパレータ５３７は、ＦＦ回路５３８へ出力するＦＦセット信号の値をＬｏｗにする。すなわち、セット用コンパレータ５３７は、ＦＦセット信号を無効にする。
The set
リセット用コンパレータ５３６は、累積コイル電流情報の入力を減衰回路５３３から受ける。また、リセット用コンパレータ５３６は、リセット用基準電圧の入力をリセット用基準電圧源５３４から受ける。
The
リセット用コンパレータ５３６は、累積コイル電流情報が示す電流値とリセット用基準電圧が示すリセット用基準電流値とを比較する。累積コイル電流情報が示す電流値がリセット用基準電流値未満の場合、リセット用コンパレータ５３６は、ＦＦ回路５３８へ出力するＦＦリセット信号の値をＨｉｇｈにする。すなわち、リセット用コンパレータ５３６は、ＦＦリセット信号を有効にする。また、累積コイル電流情報が示す電流値がリセット用基準電流値以上の場合、リセット用コンパレータ５３６は、ＦＦ回路５３８へ出力するＦＦリセット信号の値をＬｏｗにする。すなわち、リセット用コンパレータ５３６は、ＦＦリセット信号を無効にする。
The
ＦＦ回路５３８は、ＲＳ（Reset Set）型のフリップフロップ回路である。ＦＦ回路５３８は、セット用コンパレータ５３７が出力するＦＦセット信号の入力をＳ（Set）端子に受ける。また、ＦＦ回路５３８は、リセット用コンパレータ５３６が出力するＦＦリセット信号の入力をＲ（Reset）端子に受ける。
The
ＦＦ回路５３８は、Ｓ端子に入力されるＦＦセット信号が有効になった場合、基準電圧生成部１５４へ出力する出力電圧降下抑制信号の値をＨｉｇｈに設定する。すなわち、ＦＦ回路５３８は、出力電圧降下抑制信号を有効にする。また、ＦＦ回路５３８は、Ｒ端子に入力されるＦＦリセット信号が有効になった場合、出力電圧降下抑制信号の値をＬｏｗに設定する。すなわち、ＦＦ回路５３８は、出力電圧降下抑制信号を無効にする。出力電圧降下抑制信号は、電源回路１０においてシステムデバイス２０から出力電圧の降下を指示する出力電圧制御信号を受けた場合に出力電圧を降下させるか否かの判定に用いられる信号である。
When the FF set signal input to the S terminal becomes valid, the
以上のように、ＦＦ回路５３８は、ピーク検出回路５３１が出力コンデンサ１０６及び１０７への突入電流が連続して発生したことを検出した場合に、出力電圧の降下を停止させる出力電圧降下抑制信号を出力する。すなわち、出力電圧降下抑制信号生成部１５３は、出力電圧の上昇及び降下の繰り返しが発生した場合に、出力電圧の降下を停止させるといえる。
As described above, the
コイル１０５の電流においてピークが検出された後に出力される累積コイル電流情報が示す電流値が次のピークにおけるコイル電流情報を加算してもセット用基準電流値以上とならない値まで減衰されるまでの期間が「所定期間」の一例にあたる。すなわち、所定期間は、セット用基準電流値を低く設定すれば長くなり、また、入力されるコイル電流情報が大きければ長くなる。言い換えれば、出力電圧降下抑制信号生成部１５３は、以下のような動作を行う。出力電圧降下抑制信号生成部１５３は、コイル１０５に流れる電流のピーク毎にコイル電流情報を取得する。そして、出力電圧降下抑制信号生成部１５３は、前回のピーク時における累積コイル電流情報が示す電流値を所定の時定数で減衰させた電流値と取得した電流値とを加算して累積コイル電流情報を算出する。その後、出力電圧降下抑制信号生成部１５３は、算出した累積コイル電流情報が閾値を超えた場合に、所定期間に前記出力電圧の上昇及び降下の繰り返しが発生したと判定する。そして、出力電圧降下抑制信号生成部１５３は、基準電圧生成部１５４へ出力する出力電圧降下抑制信号を有効にする。
Until the current value indicated by the accumulated coil current information output after the peak is detected in the current of the
図３に戻って説明を続ける。基準電圧生成部１５４は、出力電圧を指定する出力電圧制御信号の入力をシステムデバイス２０から受ける。また、基準電圧生成部１５４は、出力電圧降下抑制信号の入力を出力電圧降下抑制信号生成部１５３から受ける。
Returning to FIG. 3, the description will be continued. The
基準電圧生成部１５４は、出力電圧制御信号が指定する電圧値が出力中の出力電圧の電圧値未満か否かを判定する。出力電圧制御信号が指定する電圧値が出力中の出力電圧の電圧値以上の場合、基準電圧生成部１５４は、基準電圧情報が示す電圧値を出力電圧制御信号で指定された電圧値に変更する。そして、基準電圧生成部１５４は、出力電圧制御信号で指定された電圧値を示す基準電圧情報をＰＷＭ部１５５へ出力する。
The
一方、出力電圧制御信号が指定する電圧値が出力中の出力電圧の電圧値未満の場合、基準電圧生成部１５４は、出力電圧降下抑制信号生成部１５３から入力される出力電圧降下抑制信号が有効であるか否かを判定する。出力電圧降下抑制信号が無効であれば、基準電圧生成部１５４は、基準電圧情報が示す電圧値を出力電圧制御信号で指定された電圧値に変更する。そして、基準電圧生成部１５４は、出力電圧制御信号で指定された電圧値を示す基準電圧情報をＰＷＭ部１５５へ出力する。
On the other hand, when the voltage value specified by the output voltage control signal is lower than the voltage value of the output voltage being output, the reference
これに対して、出力電圧降下抑制信号が有効であれば、基準電圧生成部１５４は、ＰＷＭ部１５５に出力中の基準電圧情報を維持する。その後、基準電圧生成部１５４は、新たな出力電圧制御信号をシステムデバイス２０から受信したか否かを判定する。新たな出力電圧制御信号を受信した場合、基準電圧生成部１５４は、現在の出力電圧制御信号の処理を抜けて、新たな出力電圧制御信号の処理を開始する。
On the other hand, if the output voltage drop suppression signal is valid, the
これに対して、新たな出力電圧制御信号を受信していない場合、基準電圧生成部１５４は、出力電圧降下抑制信号が無効になったか否かを判定する。出力電圧降下抑制信号が無効であれば、基準電圧生成部１５４は、基準電圧情報が示す電圧値を出力電圧制御信号で指定された電圧値に変更する。そして、基準電圧生成部１５４は、出力電圧制御信号で指定された電圧値を示す基準電圧情報をＰＷＭ部１５５へ出力する。
On the other hand, when a new output voltage control signal has not been received, the reference
一方、出力電圧降下抑制信号が有効であれば、基準電圧生成部１５４は、新たな出力電圧制御信号を受信する又は出力電圧降下抑制信号が無効になるまで基準電圧情報の現在の状態を維持する。すなわち、新たな出力電圧制御信号を受信する又は出力電圧降下抑制信号が無効になるまで、基準電圧生成部１５４は、出力電圧の降下を停止する。この基準電圧生成部１５４が、「出力電圧制御部」の一例にあたる。
On the other hand, if the output voltage drop suppression signal is valid, the reference
ＰＷＭ部１５５は、位相補償情報の入力を位相補償部１５２から受ける。さらに、ＰＷＭ部１５５は、基準電圧情報の入力を基準電圧生成部１５４から受ける。
The
そして、ＰＷＭ部１５５は、位相補償情報に応じた位相を有し、且つ、基準電圧を有する電圧を電源発振部１１２が出力するように、パルス幅及び位相を決定する。そして、ＰＷＭ部１５５は、決定したパルス幅及び位相を示すＰＷＭ信号を動作制御部１５６へ出力する。
Then, the
動作制御部１５６は、電源発振部１１２のドライバである。動作制御部１５６は、ＰＷＭ信号の入力をＰＷＭ部１５５から受ける。そして、動作制御部１５６は、ＰＷＭ信号で示されるパルス幅及び位相を有する電圧を出力するように電源発振部１１２を制御する。
The
例えば、動作制御部１５６は、図２のＨｉ−ｓｉｄｅ ＦＥＴ１０３とＬｏ−ｓｉｄｅ ＦＥＴ１０４とがＰＷＭ信号で示されるパルス幅及び位相を有する電圧を出力するように、ＰＷＭ信号をドライブ信号に変換する。そして、動作制御部１５６は、ドライブ信号をＨｉ−ｓｉｄｅ ＦＥＴ１０３とＬｏ−ｓｉｄｅ ＦＥＴ１０４のゲートに印加して駆動させる。
For example, the
次に、図５及び図６を参照して、出力電圧の上昇及び降下が連続して要求される場合のコイル１０５に流れる電流、電源回路１０への入力電圧、ピーク更新信号、累積コイル電流情報、出力電圧降下抑制信号及び出力電圧の変化について説明する。
Next, referring to FIGS. 5 and 6, the current flowing through the
図５は、出力電圧降下抑制の機能を用いない場合のバースト時の出力電圧を示す図である。図５の縦軸は出力電圧を表し、横軸は時間を表す。 FIG. 5 is a diagram showing the output voltage at the time of burst when the function of suppressing the output voltage drop is not used. The vertical axis in FIG. 5 represents the output voltage, and the horizontal axis represents time.
また、図６は、実施例に係る電源回路の出力電圧の上昇及び降下が連続して要求される場合の動作を説明するための図である。図６は、図５における領域２９０に対応する電源回路１０の状態を表す。図６のグラフ２００は、電源回路１０からの出力電圧の変化を表す。グラフ２００の縦軸は出力電圧を表し、横軸は時間を表す。また、グラフ２１０は、コイル１０５に流れる電流の変化を表す。グラフ２１０の縦軸は電流値を表し、横軸は時間を表す。また、グラフ２２０は、ピーク更新信号の変化を表す。グラフ２００の縦軸はピーク更新信号の値を表し、横軸は時間を表す。また、グラフ２３０は、累積コイル電流情報２３１、セット用基準電流値２３２及びリセット用基準電流値２３３を含む。グラフ２３０の縦軸は電流値を表し、横軸は時間を表す。また、グラフ２４０は、出力電圧降下抑制信号の変化を表す。グラフ２４０の縦軸は出力電圧降下抑制信号の値を表し、横軸は時間を表す。また、グラフ２５０は、電源回路１０への入力電圧の変化を表す。グラフ２５０の縦軸は電圧値を表し、横軸は時間を表す。さらに、グラフ２６０は、出力電圧の上昇及び降下が連続して要求される場合の出力電圧変化全体を表す。グラフ２６０の縦軸は出力電圧を表し、横軸は時間を表す。
FIG. 6 is a diagram for explaining an operation when the output voltage of the power supply circuit according to the embodiment is continuously required to increase and decrease. FIG. 6 shows a state of the
ここでは、出力電圧降下抑制の機能を用いなければ、図５に示すように出力電圧の上昇及び降下が連続して要求される場合について説明する。この場合、図５に示される出力電圧の各ピークの前にシステムデバイス２０が動作するために電圧の上昇が指示され、その後、ピークでシステムデバイス２０が動作を停止し電圧の降下が指示されることが繰り返される。この場合、およそ１００ＭＨｚの周期で出力電圧の上昇及び降下が繰り返される。そこで、以下では、図５に示す場合と同様のタイミングで電圧の上昇及び降下を指示する出力電圧制御信号がシステムデバイス２０から電源回路１０へ送信される場合を例に説明する。
Here, a case will be described in which the output voltage is continuously increased and decreased as shown in FIG. 5 unless the output voltage drop suppression function is used. In this case, before each peak of the output voltage shown in FIG. 5, an increase in the voltage is instructed in order for the
この場合、最初の電圧の上昇の指示を受けて、グラフ２００の電圧変化２０１に示すように、電源回路１０からの出力電圧が上昇する。この時、出力電圧の上昇に応じて電流も上昇するため、コイル１０５を流れる電流は、グラフ２１０に示すピーク２１１が発生する。出力電圧降下抑制信号生成部１５３のピーク検出回路５３１は、ピーク２１１を検出し、グラフ２２０の信号変化２２１のようにピーク更新信号を有効にして直ぐに無効に戻す。出力電圧の上昇の指示が来る前は、減衰回路５３３は、０Ａの電流値を示す累積コイル電流情報を出力している。そして、加算回路５３２は、グラフ２２０の信号変化２２１で示されるようにピーク更新信号が有効になると、累積コイル電流情報が示す０Ａにグラフ２１０のピーク２１１における電流値を加算した値を累積コイル電流更新情報として減衰回路５３３へ出力する。減衰回路５３３は、グラフ２２０の信号変化２２１で示されるようにピーク更新信号が無効になると、０Ａにグラフ２２０の電流値を加算した値を示す累積コイル電流情報を出力する。この時点では、累積コイル電流情報が示す電流値は、グラフ２３０に示す点２３４で表される値を有し、セット用基準電流値２３２を超えない。そのため、グラフ２４０に示すように、ＦＦ回路５３８が出力する出力電圧降下抑制信号を無効のままである。そこで、システムデバイス２０からの出力電圧の降下の指示を受けて、グラフ２００の電圧変化２０１に示すように出力電圧は上昇後に直ぐに降下する。
In this case, in response to the first instruction to increase the voltage, the output voltage from the
さらに、次のシステムデバイス２０からの出力電圧の上昇の指示を受けて、グラフ２００の電圧変化２０２に示すように電源回路１０からの出力電圧が上昇する。この時、出力電圧の上昇に応じて電流も上昇するため、コイル１０５を流れる電流は、グラフ２１０に示すピーク２１２が発生する。出力電圧降下抑制信号生成部１５３のピーク検出回路５３１は、ピーク２１２を検出し、グラフ２２０の信号変化２２２のようにピーク更新信号を有効にして直ぐに無効に戻す。減衰回路５３３は、前回の累積コイル電流更新情報が示す電流値を所定の時定数で減衰した電流値を示す累積コイル電流情報を出力している。そして、加算回路５３２は、グラフ２２０の信号変化２２２で示されるようにピーク更新信号が有効になると、累積コイル電流情報が示す電流値にグラフ２１０のピーク２１２における電流値を加算した値を累積コイル電流更新情報として減衰回路５３３へ出力する。減衰回路５３３は、グラフ２２０の信号変化２２２で示されるようにピーク更新信号が無効になると、出力中の累積コイル電流情報が示す電流値にグラフ２１０のピーク２１２における電流値を加算した電流値を示す累積コイル電流情報を出力する。この時点で、累積コイル電流情報が示す電流値は、グラフ２３０に示す点２３５で表されるように、セット用基準電流値２３２を超える。そのため、グラフ２４０の信号変化２４１に示すように、ＦＦ回路５３８が出力する出力電圧降下抑制信号は有効となる。そこで、システムデバイス２０からの出力電圧の降下の指示を受けても基準電圧生成部１５４は出力電圧を降下させない。そこで、グラフ２００の電圧変化２０３に示すように出力電圧は上昇後に電圧を維持する。
Further, in response to an instruction to increase the output voltage from the
その後、出力電圧は高い状態なのでシステムデバイス２０は出力電圧の上昇を指示する出力電圧制御信号の出力は行わない。この場合、グラフ２００の電圧変化２０３に示すように電源回路１０からの出力電圧は変化しない。ただし、システムデバイス２０は高負荷と低負荷を繰り返すので、電流もシステムデバイス２０の消費電力に応じて変化し、コイル１０５を流れる電流は、グラフ２１０に示すピーク２１３〜２１６が発生する。出力電圧降下抑制信号生成部１５３のピーク検出回路５３１は、ピーク２１３〜２１６を検出し、グラフ２２０の信号変化２２３〜２２６のようにピーク更新信号を有効にして直ぐに無効に戻す。減衰回路５３３は、前回の累積コイル電流更新情報が示す電流値を所定の時定数で減衰した電流値を示す累積コイル電流情報を出力している。そして、加算回路５３２は、グラフ２２０の信号変化２２３〜２２６で示されるようにピーク更新信号が有効になると、累積コイル電流情報が示す電流値にグラフ２１０のピーク２１３〜２１６における電流値を加算した値を累積コイル電流更新情報として減衰回路５３３へ出力する。減衰回路５３３は、グラフ２２０の信号変化２２３〜２２６で示されるようにピーク更新信号が無効になるたびに、出力中の累積コイル電流情報が示す電流値にグラフ２１０の各ピーク２１３〜２１６における電流値を加算した電流値を示す累積コイル電流情報を出力する。この間で、累積コイル電流情報が示す電流値は、グラフ２３０に示すように、累積コイル電流情報２３１は、リセット用基準電流値２３３を下回らない。そこで、グラフ２４０に示すように、ＦＦ回路５３８が出力する出力電圧降下抑制信号は有効のままである。しかし、ピーク２１６の後にはコイル１０５に流れる電流にピークが発生しないので、減衰回路５３３は、徐々に累積コイル電流情報が示す電流値を下げていく。そして、グラフ２３０の点２３６に示すように、累積コイル電流情報が示す電流値がリセット用基準電流値２３３を下回る。そのため、グラフ２４０の信号変化２４２に示すように、ＦＦ回路５３８が出力する出力電圧降下抑制信号は無効となる。
Thereafter, since the output voltage is in a high state, the
その後、次のシステムデバイス２０からの出力電圧の降下の指示を受けると、基準電圧生成部１５４は出力電圧を降下させる。そのため、グラフ２００の電圧変化２０４に示すように電源回路１０からの出力電圧が降下する。
Thereafter, when receiving an instruction to lower the output voltage from the
このように、本実施例に係る電源回路１０では、グラフ２００で示すように出力電圧の変化を抑えることができる。すなわち、出力コンデンサ１０６及び１０７における電荷の移動を抑えることができ歪が抑えられるので、出力コンデンサ１０６及び１０７の歪による音の発生を抑えることができる。
As described above, in the
また、この場合、電源回路１０への入力電圧は、グラフ２５０で示されるように変化する。最初及び２回目のシステムデバイス２０からの出力電圧の上昇指示のタイミングでは、出力電圧が上昇するため、その影響で入力電圧は大きく低下する。しかし、その後は、出力電圧は一定であり、システムデバイス２０の動作による電流の変化の影響で入力電圧が変化するので、入力電圧の変化は小さく抑えられる。すなわち、入力コンデンサ１０１及び１０２における電荷の移動を抑えることができ歪が抑えられるので、入力コンデンサ１０１及び１０２の歪による音の発生を抑えることができる。
In this case, the input voltage to the
さらに、図５に示すシステムデバイス２０のバースト状態全体に対応する出力電圧の変化は、グラフ２６０に表される状態となる。例えば、領域２６１がグラフ２００に対応する。このように、出力電圧の上昇及び降下が連続して要求される場合に、電源回路１０は、電圧上昇及び降下の指示が連続して発生した場合、その都度、最初の１回は電圧の上昇及び降下を行うが、その後は電圧の降下を一定の時間が経過するまで停止する。したがって、電源回路１０は、出力電圧の上昇及び降下が連続して要求される場合の全体における出力電圧の変化を抑えつつ、省電力を図ることが可能となる。
Further, the change of the output voltage corresponding to the entire burst state of the
次に、図７を参照して、電源回路１０における出力降下抑制信号の制御の流れについて説明する。図７は、本実施例に係る電源回路における出力降下抑制信号の制御のフローチャートである。
Next, a control flow of the output drop suppression signal in the
ピーク検出回路５３１は、コイル電流情報の入力を出力フィードバック部１５１から受ける。そして、ピーク検出回路５３１は、コイル電流情報からコイル１０５の電流のピークを検出したか否かを判定する(ステップＳ１)。コイル１０５の電流のピークを検出しない場合（ステップＳ１：否定）、処理はステップＳ５へ進む。
The
コイル１０５の電流のピークを検出した場合（ステップＳ１：肯定）、ピーク検出回路５３１は、ピーク更新信号をＨｉｇｈにした後に短期間でＬｏｗに戻す（ステップＳ２）。
When the peak of the current of the
加算回路５３２は、ピーク更新信号がＨｉｇｈになったことを検出して、出力フィードバック部１５１から取得したコイル電流情報が示す電流値と減衰回路５３３から取得した累積コイル電流情報電流値とを加算する。そして、加算回路５３２は、加算結果の電流値を示す累積コイル電流更新情報を出力する（ステップＳ３）。
The
減衰回路５３３は、ピーク更新信号がＬｏｗになったことを検出して、出力する累積コイル電流情報が示す電流値を加算回路５３２から取得した累積コイル電流更新情報が示す電流値に一致させる（ステップＳ４）。
The attenuating
減衰回路５３３は、累積コイル電流情報が示す電流値を時間とともに減衰させる（ステップＳ５）。
The
セット用コンパレータ５３７は、累積コイル電流情報が示す電流値がセット用基準電流値以上か否かを判定する（ステップＳ６）。
The setting
累積コイル電流情報が示す電流値がセット用基準電流値未満の場合（ステップＳ６：否定）、セット用コンパレータ５３７は、Ｌｏｗの値を有するセット用信号を出力する（ステップＳ７）。
If the current value indicated by the accumulated coil current information is less than the reference current value for setting (step S6: No), the setting
リセット用コンパレータ５３６は、累積コイル電流情報が示す電流値がリセット用基準電流値未満か否かを判定する（ステップＳ８）。
The
累積コイル電流情報が示す電流値がリセット用基準電流値以上の場合（ステップＳ８：否定）、リセット用コンパレータ５３６は、Ｌｏｗの値を有するリセット用信号を出力する（ステップＳ９）。
If the current value indicated by the accumulated coil current information is equal to or greater than the reset reference current value (Step S8: No), the
この場合、ＦＦ回路５３８は、出力中の出力電圧降下抑制信号の状態を維持する（ステップＳ１０）。
In this case, the
これに対して、累積コイル電流情報が示す電流値がリセット用基準電流値未満の場合（ステップＳ８：肯定）、リセット用コンパレータ５３６は、Ｈｉｇｈの値を有するリセット用信号を出力する。ＦＦ回路５３８は、Ｈｉｇｈの値を有するリセット用信号の入力を受けて、出力電圧降下抑制信号の値をＬｏｗにする（ステップＳ１１）。
On the other hand, when the current value indicated by the accumulated coil current information is less than the reset reference current value (Yes at Step S8), the
一方、累積コイル電流情報が示す電流値がセット用基準電流値以上の場合（ステップＳ６：肯定）、セット用コンパレータ５３７は、Ｈｉｇｈの値を有するセット用信号を出力する。ＦＦ回路５３８は、Ｈｉｇｈの値を有するセット用信号の入力を受けて、出力電圧降下抑制信号の値をＨｉｇｈにする（ステップＳ１２）。
On the other hand, when the current value indicated by the accumulated coil current information is equal to or larger than the set reference current value (Yes at Step S6), the set
次に、図８を参照して、基準電圧生成部１５４による基準電圧情報の生成処理の流れについて説明する。図８は、基準電圧生成部による基準電圧情報の生成処理のフローチャートである。
Next, a flow of a process of generating reference voltage information by the reference
基準電圧生成部１５４は、出力電圧を指定する出力電圧制御信号の入力をシステムデバイス２０から受信したか否かを判定する（ステップＳ１０１）。出力電圧制御信号の入力を受けていない場合（ステップＳ１０１：否定）、基準電圧生成部１５４は、出力中の基準電圧情報を維持したまま処理を終了する。
The
一方、出力電圧制御信号の入力を受けた場合（ステップＳ１０１：肯定）、基準電圧生成部１５４は、出力電圧制御信号が示す電圧値が出力中の基準電圧情報が示す電圧値以上か否かを判定する（ステップＳ１０２）。出力電圧制御信号が指定する電圧値が出力中の基準電圧情報が示す電圧値以上の場合（ステップＳ１０２：肯定）、基準電圧生成部１５４は、ステップＳ１０６へ進む。
On the other hand, when the input of the output voltage control signal is received (Step S101: Yes), the reference
一方、出力電圧制御信号が指定する電圧値が出力中の基準電圧情報が示す電圧値未満の場合（ステップＳ１０２：否定）、基準電圧生成部１５４は、出力電圧降下抑制信号生成部１５３から入力される出力電圧降下抑制信号が有効であるか否かを判定する（ステップＳ１０３）。出力電圧降下抑制信号が無効の場合（ステップＳ１０３：否定）、基準電圧生成部１５４は、ステップＳ１０６へ進む。
On the other hand, when the voltage value specified by the output voltage control signal is less than the voltage value indicated by the reference voltage information being output (step S102: No), the reference
これに対して、出力電圧降下抑制信号が有効の場合（ステップＳ１０３：肯定）、基準電圧生成部１５４は、ＰＷＭ部１５５に出力中の基準電圧情報を維持する。その後、基準電圧生成部１５４は、新たな出力電圧制御信号をシステムデバイス２０から受信したか否かを判定する（ステップＳ１０４）。新たな出力電圧制御信号を受信した場合（ステップＳ１０４：肯定）、基準電圧生成部１５４は、現在の出力電圧制御信号を破棄し、ステップＳ１０２に戻って、新たな出力電圧制御信号の処理を開始する。
On the other hand, when the output voltage drop suppression signal is valid (Yes at Step S103), the reference
これに対して、新たな出力電圧制御信号を受信していない場合（ステップＳ１０４:否定）、基準電圧生成部１５４は、出力電圧降下抑制信号が無効になったか否かを判定する（ステップＳ１０５）。出力電圧降下抑制信号が無効の場合（ステップＳ１０５：肯定）、基準電圧生成部１５４は、ステップＳ１０６へ進む。
On the other hand, when a new output voltage control signal has not been received (step S104: No), the
一方、出力電圧降下抑制信号が有効の場合（ステップＳ１０５：否定）、基準電圧生成部１５４は、ステップＳ１０４へ戻る。すなわち、基準電圧生成部１５４は、新たな電圧制御信号を受信するか出力電圧の上昇及び降下が連続して要求される状態が検知されなくなるまで、ステップＳ１０４及びＳ１０５の処理をループする。
On the other hand, when the output voltage drop suppression signal is valid (Step S105: No), the reference
そして、基準電圧生成部１５４は、基準電圧情報が示す電圧値を出力電圧制御信号が示す電圧値に変更する（ステップＳ１０６）。その後、基準電圧生成部１５４は、出力電圧制御信号で指定された電圧値を示す基準電圧情報をＰＷＭ部１５５へ出力する。
Then, the
ここで、本実施例では、コイル１０５を流れる電流から出力コンデンサ１０６及び１０７への突入電流を検出してシステムデバイス２０の動作状態を把握したが、システムデバイス２０の動作状態が検出できれば他の情報を用いてもよい。例えば、ピーク検出回路５３１は、電源回路１０からの出力電圧を計測して、出力電圧の変化によりシステムデバイス２０の動作状態を検出してもよい。また、ピーク検出回路５３１は、システムデバイス２０から動作情報を取得して、システムデバイス２０の動作状態を検出してもよい。
Here, in the present embodiment, the inrush currents to the
以上に説明したように、本実施例に係る情報処理装置は、出力電圧の上昇及び降下が短期間に連続する場合、出力電圧を降下させることを停止し、出力電圧の上昇及び降下の繰り返しが連続しなくなった後に、出力電圧の降下を許可する。これにより、電圧可変のシステムデバイスの負荷の変化が連続する場合に、出力電圧の連続の変化を軽減できる。すなわち、入力コンデンサ及び出力コンデンサにおける電荷の移動を抑えることができ、コンデンサの歪みによる音の発生を低減することができる。また、出力電圧の連続変化が停止した場合には出力電圧を降下させることができ、消費電力を抑えることができる。 As described above, the information processing apparatus according to the present embodiment stops decreasing the output voltage when the increase and decrease of the output voltage are continuous in a short period of time, and repeats the increase and decrease of the output voltage. After the discontinuity, the output voltage is allowed to drop. Thus, when the load of the variable voltage system device changes continuously, the continuous change of the output voltage can be reduced. That is, it is possible to suppress the movement of charges in the input capacitor and the output capacitor, and to reduce the generation of sound due to distortion of the capacitors. Further, when the continuous change of the output voltage is stopped, the output voltage can be reduced, and power consumption can be suppressed.
ここで、情報処理装置は、システムデバイスの処理が重い場合は出力電圧を上昇させ、システムデバイスの半導体を高速に動作させることで処理能力を上げ、処理が軽い場合は出力電圧を下げて、システムデバイスのリーク電流を下げることで消費電力を下げる。 Here, the information processing apparatus increases the output voltage when the processing of the system device is heavy, increases the processing capability by operating the semiconductor of the system device at high speed, and decreases the output voltage when the processing is light, Power consumption is reduced by reducing device leakage current.
そのため、出力電圧の連続変化が要求された場合に出力電圧を高いままにすると、リーク電流の分だけ消費電力が増える。ただし、電源回路にとって出力電力を上げることは、出力コンデンサに電荷を充電することであり、出力電圧を上昇させるには出力コンデンサの容量に応じて電力が消費される。出力電圧を連続変化させる場合、そのたびに出力電圧を上げることになり、消費電力が出力コンデンサの充電分だけ増える。以上から、出力電圧の連続変化が要求された場合に出力電圧を高く維持しても、リーク電流や出力コンデンサの容量によっては消費電力が増加しない。 Therefore, if the output voltage is kept high when a continuous change of the output voltage is required, the power consumption increases by the amount of the leakage current. However, increasing the output power for the power supply circuit means charging the output capacitor with electric charge, and increasing the output voltage consumes power according to the capacity of the output capacitor. When the output voltage is continuously changed, the output voltage is increased each time, and the power consumption is increased by an amount corresponding to the charging of the output capacitor. As described above, even if the output voltage is maintained high when a continuous change of the output voltage is required, the power consumption does not increase depending on the leak current and the capacity of the output capacitor.
１ 情報処理装置
２ ＡＣアダプタ
１０〜１３ 電源回路
２０〜２３ システムデバイス
３０ 電力源切替回路
４０ バッテリパック
１０１，１０２ 入力コンデンサ
１０３ Ｈｉ−ｓｉｄｅ ＦＥＴ
１０４ Ｌｏ−ｓｉｄｅ ＦＥＴ
１０５ コイル
１０６，１０７ 出力コンデンサ
１１１ 入力平滑部
１１２ 電源発振部
１１３ 出力平滑部
１５０ 電源コントローラ
１５１ 出力フィードバック部
１５２ 位相補償部
１５３ 出力電圧降下抑制信号生成部
１５４ 基準電圧生成部
１５５ ＰＷＭ部
１５６ 動作制御部
５３１ ピーク検出回路
５３２ 加算回路
５３３ 減衰回路
５３４ リセット用基準電圧源
５３５ セット用基準電圧源
５３６ リセット用コンパレータ
５３７ セット用コンパレータ
５３８ ＦＦ回路
DESCRIPTION OF
104 Lo-side FET
105
Claims (4)
前記演算処理部へ前記出力電圧を供給するための電力供給経路において電圧の平滑化を行うコンデンサと、
前記電圧制御信号を受信した場合、前記電力供給経路から前記演算処理部へ出力される前記出力電圧を降下させる出力電圧制御部と、
前記演算処理部へ供給される電流を監視する監視部と、
前記監視部による前記電流の監視結果から、所定期間における突入電流の繰り返しを検出した場合、前記所定期間に前記出力電圧の上昇及び降下の繰り返しが発生したと判定して、前記出力電圧制御部による前記出力電圧の降下を停止させる電圧降下抑制部と
を備えたことを特徴とする情報処理装置。 An arithmetic processing unit that outputs a voltage control signal that instructs a decrease in the supplied output voltage;
A capacitor that performs voltage smoothing on a power supply path for supplying the output voltage to the arithmetic processing unit;
When receiving the voltage control signal, an output voltage control unit that drops the output voltage output from the power supply path to the arithmetic processing unit,
A monitoring unit that monitors a current supplied to the arithmetic processing unit;
From the monitoring result of the current by the monitoring unit, if repetition of the rush current in a predetermined period is detected, it is determined that the output voltage has repeatedly increased and decreased in the predetermined period, and the output voltage control unit An information processing apparatus, comprising: a voltage drop suppressing unit that stops the output voltage drop.
前記出力電圧の降下を指示する電圧制御信号を前記演算処理装置から受信した場合、前記電力供給経路から前記演算処理装置へ出力される前記出力電圧を降下させ、
前記演算処理装置へ供給される電流を監視し、
前記電流の監視結果から、所定期間における突入電流の繰り返しを検出した場合、前記所定期間に前記出力電圧の上昇及び降下の繰り返しが発生したと判定して、前記出力電圧の降下を停止する
ことを特徴とする電圧制御方法。 A voltage control method in an information processing device having an arithmetic processing device and a capacitor that smoothes a voltage in a power supply path for supplying an output voltage to the arithmetic processing device,
When receiving a voltage control signal instructing the output voltage from the arithmetic processing device, the output voltage output from the power supply path to the arithmetic processing device is reduced,
Monitoring the current supplied to the arithmetic processing unit,
From the monitoring result of the current, when repetition of the rush current in a predetermined period is detected, it is determined that repetition of the rise and fall of the output voltage has occurred in the predetermined period, and the drop of the output voltage is stopped. Characteristic voltage control method.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2017143040A JP6677891B2 (en) | 2017-07-24 | 2017-07-24 | Information processing apparatus and voltage control method |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2017143040A JP6677891B2 (en) | 2017-07-24 | 2017-07-24 | Information processing apparatus and voltage control method |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2019023825A JP2019023825A (en) | 2019-02-14 |
| JP6677891B2 true JP6677891B2 (en) | 2020-04-08 |
Family
ID=65369008
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2017143040A Expired - Fee Related JP6677891B2 (en) | 2017-07-24 | 2017-07-24 | Information processing apparatus and voltage control method |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP6677891B2 (en) |
Family Cites Families (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH10248244A (en) * | 1997-03-04 | 1998-09-14 | Mitsubishi Electric Corp | Power supply device for portable-type computer |
| JP2001125691A (en) * | 1999-10-28 | 2001-05-11 | Toshiba Corp | Computer and method for controlling intermittent operation of cpu |
| JP3924544B2 (en) * | 2003-02-26 | 2007-06-06 | インターナショナル・ビジネス・マシーンズ・コーポレーション | Information processing apparatus, control method, program, and recording medium |
| WO2007105270A1 (en) * | 2006-03-10 | 2007-09-20 | Fujitsu Limited | Information processing device, operation mode control program, and computer readable recording medium with the program recorded therein |
| US8362642B2 (en) * | 2007-03-01 | 2013-01-29 | Rambus Inc. | Optimized power supply for an electronic system |
| CN100595718C (en) * | 2008-08-22 | 2010-03-24 | 深圳华为通信技术有限公司 | stand-by circuit and stand-by method |
| JP5088311B2 (en) * | 2008-12-15 | 2012-12-05 | 富士通株式会社 | Power supply circuit, information processing apparatus, and power supply control method |
| US8943334B2 (en) * | 2010-09-23 | 2015-01-27 | Intel Corporation | Providing per core voltage and frequency control |
| JP6268870B2 (en) * | 2013-09-27 | 2018-01-31 | 日産自動車株式会社 | Vehicle power supply device |
-
2017
- 2017-07-24 JP JP2017143040A patent/JP6677891B2/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2019023825A (en) | 2019-02-14 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US9722490B2 (en) | Smooth transition of a power supply from a first mode, such as a pulse-frequency-modulation (PFM) mode, to a second mode, such as a pulse-width-modulation (PWM) mode | |
| US10715039B1 (en) | Peak current controlled switch mode power supply with embedded adaptive pulse frequency modulation control | |
| JP5277952B2 (en) | Switching power supply circuit | |
| JP4303731B2 (en) | Dual mode voltage regulator | |
| JP5167705B2 (en) | Switching power supply | |
| KR101677728B1 (en) | Power factor correction circuit and driving method thereof | |
| JP6402610B2 (en) | Switching power supply, switching power supply control method, and switching power supply control circuit | |
| JP2007014196A (en) | Method for detecting failure in switching power supply and detecting apparatus thereof | |
| JP2011024395A (en) | Charger and electronic apparatus | |
| TW201401007A (en) | Switching converter and its controlling circuit and method | |
| JP2011114977A (en) | Control circuit for switching power supply, electronic apparatus, and method for controlling switching power supply | |
| JP2006136193A (en) | Method and apparatus for providing temporary peak power from switching regulator | |
| JP2013247694A (en) | Switching power supply | |
| JP2006067791A (en) | Controller with improved performance for step-down current mode switching regulator | |
| JP2014236525A (en) | Battery charge/discharge device, charge/discharge method, and program | |
| KR20230042013A (en) | Optimize hysteretic power converter control at low duty cycle | |
| TWI514737B (en) | Controller for generating jitters in a quasi resonant mode and method for generating jitters in a quasi resonant mode | |
| JP5287261B2 (en) | DC-DC converter | |
| JP4161551B2 (en) | High voltage power supply | |
| JP6677891B2 (en) | Information processing apparatus and voltage control method | |
| TWI434502B (en) | Power supply | |
| JP2018113811A (en) | Switching power source apparatus | |
| JP2010136506A (en) | Dc/dc converter | |
| JP2008022658A (en) | Switching power circuit | |
| TW201738681A (en) | Regulator for DC-DC hybrid-mode power regulation |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A711 Effective date: 20180912 |
|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20190329 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20191129 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20191210 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20200124 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20200212 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20200225 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 6677891 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| LAPS | Cancellation because of no payment of annual fees |