JP6677417B2 - ロックステップ構成の動的変更 - Google Patents
ロックステップ構成の動的変更 Download PDFInfo
- Publication number
- JP6677417B2 JP6677417B2 JP2017539439A JP2017539439A JP6677417B2 JP 6677417 B2 JP6677417 B2 JP 6677417B2 JP 2017539439 A JP2017539439 A JP 2017539439A JP 2017539439 A JP2017539439 A JP 2017539439A JP 6677417 B2 JP6677417 B2 JP 6677417B2
- Authority
- JP
- Japan
- Prior art keywords
- memory
- lockstep
- memory portion
- partnership
- error
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 230000008859 change Effects 0.000 title description 17
- 230000015654 memory Effects 0.000 claims description 469
- 238000012937 correction Methods 0.000 claims description 70
- 230000004044 response Effects 0.000 claims description 51
- 238000000034 method Methods 0.000 claims description 33
- 238000001514 detection method Methods 0.000 claims description 28
- 238000003860 storage Methods 0.000 claims description 15
- 230000009471 action Effects 0.000 description 46
- 235000019580 granularity Nutrition 0.000 description 45
- 238000010586 diagram Methods 0.000 description 21
- 230000002441 reversible effect Effects 0.000 description 19
- 238000012545 processing Methods 0.000 description 17
- 238000004891 communication Methods 0.000 description 13
- 230000009977 dual effect Effects 0.000 description 12
- 230000006870 function Effects 0.000 description 12
- 230000002093 peripheral effect Effects 0.000 description 12
- 238000013507 mapping Methods 0.000 description 9
- 230000003044 adaptive effect Effects 0.000 description 6
- 238000005516 engineering process Methods 0.000 description 6
- 230000001413 cellular effect Effects 0.000 description 5
- 230000008569 process Effects 0.000 description 5
- 230000008901 benefit Effects 0.000 description 4
- 230000007246 mechanism Effects 0.000 description 4
- 230000006872 improvement Effects 0.000 description 3
- 230000007774 longterm Effects 0.000 description 3
- 238000004519 manufacturing process Methods 0.000 description 3
- 238000012986 modification Methods 0.000 description 3
- 230000004048 modification Effects 0.000 description 3
- 238000003032 molecular docking Methods 0.000 description 3
- 230000003287 optical effect Effects 0.000 description 3
- 125000004122 cyclic group Chemical group 0.000 description 2
- 238000013461 design Methods 0.000 description 2
- 230000007613 environmental effect Effects 0.000 description 2
- 230000000670 limiting effect Effects 0.000 description 2
- 230000001737 promoting effect Effects 0.000 description 2
- 230000007480 spreading Effects 0.000 description 2
- 238000003892 spreading Methods 0.000 description 2
- 238000012546 transfer Methods 0.000 description 2
- 101100498818 Arabidopsis thaliana DDR4 gene Proteins 0.000 description 1
- 230000003466 anti-cipated effect Effects 0.000 description 1
- 239000000969 carrier Substances 0.000 description 1
- 230000008878 coupling Effects 0.000 description 1
- 238000010168 coupling process Methods 0.000 description 1
- 238000005859 coupling reaction Methods 0.000 description 1
- 230000003111 delayed effect Effects 0.000 description 1
- 230000001419 dependent effect Effects 0.000 description 1
- 238000009826 distribution Methods 0.000 description 1
- 230000005670 electromagnetic radiation Effects 0.000 description 1
- 238000001914 filtration Methods 0.000 description 1
- 230000003993 interaction Effects 0.000 description 1
- 238000002955 isolation Methods 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 238000010295 mobile communication Methods 0.000 description 1
- 239000002070 nanowire Substances 0.000 description 1
- 230000008520 organization Effects 0.000 description 1
- 230000036961 partial effect Effects 0.000 description 1
- 238000005192 partition Methods 0.000 description 1
- 230000002085 persistent effect Effects 0.000 description 1
- 238000011084 recovery Methods 0.000 description 1
- 230000002829 reductive effect Effects 0.000 description 1
- 230000000717 retained effect Effects 0.000 description 1
- 210000001525 retina Anatomy 0.000 description 1
- 238000000926 separation method Methods 0.000 description 1
- 239000007787 solid Substances 0.000 description 1
- 239000000758 substrate Substances 0.000 description 1
- 230000001360 synchronised effect Effects 0.000 description 1
- 230000007704 transition Effects 0.000 description 1
- 230000000007 visual effect Effects 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
- G06F11/08—Error detection or correction by redundancy in data representation, e.g. by using checking codes
- G06F11/10—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's
- G06F11/1004—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's to protect a block of data words, e.g. CRC or checksum
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
- G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
- G06F3/0601—Interfaces specially adapted for storage systems
- G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
- G06F3/0614—Improving the reliability of storage systems
- G06F3/0619—Improving the reliability of storage systems in relation to data integrity, e.g. data losses, bit errors
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
- G06F11/08—Error detection or correction by redundancy in data representation, e.g. by using checking codes
- G06F11/10—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's
- G06F11/1076—Parity data used in redundant arrays of independent storages, e.g. in RAID systems
- G06F11/108—Parity data distribution in semiconductor storages, e.g. in SSD
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
- G06F11/16—Error detection or correction of the data by redundancy in hardware
- G06F11/1658—Data re-synchronization of a redundant component, or initial sync of replacement, additional or spare unit
- G06F11/1662—Data re-synchronization of a redundant component, or initial sync of replacement, additional or spare unit the resynchronized component or unit being a persistent storage device
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
- G06F11/16—Error detection or correction of the data by redundancy in hardware
- G06F11/1666—Error detection or correction of the data by redundancy in hardware where the redundant component is memory or memory area
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
- G06F11/16—Error detection or correction of the data by redundancy in hardware
- G06F11/20—Error detection or correction of the data by redundancy in hardware using active fault-masking, e.g. by switching out faulty elements or by switching in spare elements
- G06F11/2053—Error detection or correction of the data by redundancy in hardware using active fault-masking, e.g. by switching out faulty elements or by switching in spare elements where persistent mass storage functionality or persistent mass storage control functionality is redundant
- G06F11/2094—Redundant storage or storage space
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
- G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
- G06F3/0601—Interfaces specially adapted for storage systems
- G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
- G06F3/0638—Organizing or formatting or addressing of data
- G06F3/0644—Management of space entities, e.g. partitions, extents, pools
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
- G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
- G06F3/0601—Interfaces specially adapted for storage systems
- G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
- G06F3/0646—Horizontal data movement in storage systems, i.e. moving data in between storage devices or systems
- G06F3/0647—Migration mechanisms
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
- G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
- G06F3/0601—Interfaces specially adapted for storage systems
- G06F3/0668—Interfaces specially adapted for storage systems adopting a particular infrastructure
- G06F3/0671—In-line storage system
- G06F3/0683—Plurality of storage devices
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
- G06F11/16—Error detection or correction of the data by redundancy in hardware
- G06F11/20—Error detection or correction of the data by redundancy in hardware using active fault-masking, e.g. by switching out faulty elements or by switching in spare elements
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F2201/00—Indexing scheme relating to error detection, to error correction, and to monitoring
- G06F2201/825—Indexing scheme relating to error detection, to error correction, and to monitoring the problem or solution involving locking
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- General Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Human Computer Interaction (AREA)
- Quality & Reliability (AREA)
- Computer Security & Cryptography (AREA)
- Techniques For Improving Reliability Of Storages (AREA)
- Hardware Redundancy (AREA)
Description
本出願は、2015年2月6日に出願された米国仮出願第62/113,337号に基づく非仮出願であり、当該仮出願の優先権の利益を主張する。仮出願は、参照することにより本明細書に組み込まれる。
[著作権表示/許可]
いずれにせよ、エラーマネージャ134は、ロックステップパートナーシップを逆転し、新しいロックステップパートナーシップを確立するロジックを含む。本明細書に説明されるエラーマネージャ134および/または他のコンポーネントに関して言及される「ロジック」は、ハードウェアおよび/またはソフトウェア(ファームウェアを含む)ロジックを指し得ることは、理解されよう。ロジックは、記述されることを実現すべく動作を実行するように要素を構成する。
第2のメモリ部分とのロックステップパートナーとしてロックステップパートナーシップに設定された第1のメモリ部分のハードエラーを検出する工程であって、エラー訂正は、ロックステップパートナーにわたって広げられる、工程と、
ハードエラーの検出に応答して、第1のメモリ部分と、第2のメモリ部分との間のロックステップパートナーシップをキャンセルする工程と、
ロックステップパートナーとしての第1のメモリ部分と第3のメモリ部分との間に新しいロックステップパートナーシップを作り出す工程と、
ロックステップパートナーとしての第2のメモリ部分と第4のメモリ部分との間に新しいロックステップパートナーシップを作り出す工程と
を含む。
新しいロックステップパートナーシップを作り出す工程は、異なる粒度レベルにて第1のメモリ部分と第3のメモリ部分との間に新しいロックステップパートナーシップを作り出す工程を含む。1つの実施形態において、新しいロックステップパートナーシップを作り出す工程は、ロックステップテーブルのロックステップパートナーシップエントリを動的に変更する工程を含む。1つの実施形態において、ハードエラーを検出する工程は、第2のハードエラーを検出する工程を含み、さらに、第2のハードエラーを検出する工程の前に、第1のメモリ部分か、第2のメモリ部分のどちらかにおいて第1のハードエラーを検出する工程と、第1のハードエラーを検出する工程に応答して、ロックステップパートナーとして第1のメモリ部分と第2のメモリ部分との間に元のロックステップパートナーシップを設定する工程とを含む。1つの実施形態において、ハードエラーを検出する工程は、第2のメモリ部分との予め決定されたロックステップパートナーシップに設定された第1のメモリ部分のハードエラーを検出する工程を含む。
メモリサブシステムの第1のメモリ部分のハードエラーを検出するエラー検出ロジックであって、第1のメモリ部分は、第2のメモリ部分とのロックステップパートナーとしてロックステップパートナーシップに設定され、エラー訂正は、ロックステップパートナーにわたって広げられる、エラー検出ロジックと、
第1のメモリ部分におけるハードエラーの検出に応答して、第1のメモリ部分と第2のメモリ部分との間のロックステップパートナーシップをキャンセルし、ロックステップパートナーとしての第1のメモリ部分と第3のメモリ部分との間に新しいロックステップパートナーシップを作り出し、およびロックステップパートナーとしての第2のメモリ部分と第4のメモリ部分との間に、新しいロックステップパートナーシップを作り出すエラー訂正ロジックと
を含む。
第1のメモリ部分におけるハードエラーの検出に応答して、第1のメモリ部分と第2のメモリ部分との間のロックステップパートナーシップをキャンセルし、ロックステップパートナーとしての第1のメモリ部分と第3のメモリ部分との間に、およびロックステップパートナーとしての第2のメモリ部分と第4のメモリ部分との間に、新しいロックステップパートナーシップを作り出すエラー訂正ロジックであって、メモリサブシステムは、ブレードサーバに結合すべくシャーシシステムへと組み込まれる。
メモリサブシステムの第1のメモリ部分の第1のハードエラーを検出し、続いて第2のハードエラーを検出するエラー検出ロジックと、
第1のハードエラーの検出に応答して、ロックステップパートナーとしての第1のメモリ部分と第2のメモリ部分との間にロックステップパートナーシップを設定し、第1および第2のメモリ部分にわたってエラー訂正を広げ、続く第2のハードエラーの検出に応答して、第1および第2のメモリ部分間のロックステップパートナーシップを逆転するとともに、続く第2のハードエラーの検出に応答して、ロックステップパートナーとしての第1のメモリ部分と第3のメモリ部分との間に、ロックステップパートナーとしての第2のメモリ部分と第4のメモリ部分との間に新しいロックステップパートナーシップを設定するエラー訂正ロジックと
を含む。
Claims (26)
- メモリサブシステムのエラーを管理するための方法であって、
第2のメモリ部分とのロックステップパートナーとしてロックステップパートナーシップに設定された第1のメモリ部分のハードエラーを検出する段階であって、エラー訂正は、前記ロックステップパートナーにわたって提供される、段階と、
前記第1のメモリ部分における前記ハードエラーの検出に応答して、前記第1のメモリ部分と、前記第2のメモリ部分との間の前記ロックステップパートナーシップをキャンセルする段階と、
ロックステップパートナーとしての前記第1のメモリ部分と第3のメモリ部分との間に新しいロックステップパートナーシップを作り出す段階と、
ロックステップパートナーとしての前記第2のメモリ部分と第4のメモリ部分との間に新しいロックステップパートナーシップを作り出す段階と
を備える方法。 - 前記ハードエラーを検出する段階は、前記ロックステップパートナーシップの第2のハードエラーを検出する段階を有する、請求項1に記載の方法。
- 前記ロックステップパートナーシップは、前記ハードエラーがスペアメモリ部分にマッピングされた仮想ロックステップパートナーシップを有する、
請求項1または2に記載の方法。 - 前記第1のメモリ部分および前記第2のメモリ部分は、メモリランクを有する、請求項1から3のいずれか一項に記載の方法。
- 前記第1のメモリ部分および前記第2のメモリ部分は、メモリバンクを有する、請求項1から3のいずれか一項に記載の方法。
- 前記第1のメモリ部分および前記第2のメモリ部分は、DRAM(ダイナミックランダムアクセスメモリ)デバイスを有する、請求項1から3のいずれか一項に記載の方法。
- 前記第1のメモリ部分および前記第2のメモリ部分は、別個のランクにDRAMデバイスを有する、請求項6に記載の方法。
- 前記第3のメモリ部分および前記第4のメモリ部分は、異なるランクにDRAMデバイスを有する、請求項6に記載の方法。
- ロックステップパートナーとしての前記第1のメモリ部分と第3のメモリ部分との間に前記新しいロックステップパートナーシップを作り出す段階、およびロックステップパートナーとしての前記第2のメモリ部分と第4のメモリ部分との間に前記新しいロックステップパートナーシップを作り出す段階のうちの少なくとも1つが前記ロックステップパートナーシップの粒度レベルを変更する段階を含む、
請求項1から8のいずれか一項に記載の方法。 - 前記第1のメモリ部分の前記ハードエラーを検出する段階は、異なる粒度レベルにて前記第1のメモリ部分とグループ化され得るメモリ部分のハードエラーを検出する段階を有し、
前記新しいロックステップパートナーシップを作り出す段階は、前記異なる粒度レベルにて前記第1のメモリ部分と前記第3のメモリ部分との間に新しいロックステップパートナーシップを作り出す段階を有する、
請求項9に記載の方法。 - 前記新しいロックステップパートナーシップを作り出す段階は、ロックステップテーブルのロックステップパートナーシップエントリを動的に変更する段階を有する、
請求項1から10のいずれか一項に記載の方法。 - 前記ハードエラーを検出する段階は、第2のハードエラーを検出する段階を有し、さらに、前記第2のハードエラーを検出する段階の前に、前記第1のメモリ部分か、前記第2のメモリ部分のどちらかにおいて第1のハードエラーを検出する段階と、
前記第1のハードエラーを検出する段階に応答して、ロックステップパートナーとして前記第1のメモリ部分と前記第2のメモリ部分との間に元のロックステップパートナーシップを設定する段階と
を有する、
請求項1から11のいずれか一項に記載の方法。 - 前記ハードエラーを検出する段階は、前記第2のメモリ部分との予め決定されたロックステップパートナーシップに設定された前記第1のメモリ部分の前記ハードエラーを検出する段階を有する、
請求項1から11のいずれか一項に記載の方法。 - 関連付けられるメモリサブシステムのエラーを管理するためのメモリ管理デバイスであって、
前記メモリサブシステムの第1のメモリ部分のハードエラーを検出するエラー検出ロジックであって、前記第1のメモリ部分は、第2のメモリ部分とのロックステップパートナーとしてロックステップパートナーシップに設定され、エラー訂正は、前記ロックステップパートナーにわたって広げられる、エラー検出ロジックと、
前記第1のメモリ部分における前記ハードエラーの検出に応答して、前記第1のメモリ部分と前記第2のメモリ部分との間の前記ロックステップパートナーシップをキャンセルし、ロックステップパートナーとしての前記第1のメモリ部分と第3のメモリ部分との間に、およびロックステップパートナーとしての前記第2のメモリ部分と第4のメモリ部分との間に、新しいロックステップパートナーシップを作り出すエラー訂正ロジックと
を備えるメモリ管理デバイス。 - 前記ロックステップパートナーシップは、前記ハードエラーがスペアメモリ部分にマッピングされた仮想ロックステップパートナーシップを有する、
請求項14に記載のメモリ管理デバイス。 - 前記第1のメモリ部分および前記第2のメモリ部分は、メモリランク、メモリバンクおよびDRAM(ダイナミックランダムアクセスメモリ)デバイスのうちの1つを有する、
請求項14または15に記載のメモリ管理デバイス。 - 前記第1のメモリ部分および前記第2のメモリ部分は、別個のランクにDRAMデバイスを含む、
請求項16に記載のメモリ管理デバイス。 - 前記第3のメモリ部分および前記第4のメモリ部分は、異なるランクにDRAMデバイスを含む、
請求項16に記載のメモリ管理デバイス。 - 前記エラー訂正ロジックは、ロックステップパートナーとしての前記第1のメモリ部分と第3のメモリ部分との間に前記新しいロックステップパートナーシップを作り出す場合、またはロックステップパートナーとしての前記第2のメモリ部分と第4のメモリ部分との間に、前記新しいロックステップパートナーシップを作り出す場合、少なくとも1つのロックステップパートナーシップの粒度レベルを変更する、
請求項14から18のいずれか一項に記載のメモリ管理デバイス。 - 前記エラー検出ロジックは、異なる粒度レベルにて前記第1のメモリ部分とグループ化され得るメモリ部分の前記ハードエラーを検出し、
前記エラー訂正ロジックは、前記異なる粒度レベルにて前記第1のメモリ部分と前記第3のメモリ部分との間に前記新しいロックステップパートナーシップを作り出す、
請求項19に記載のメモリ管理デバイス。 - 前記エラー訂正ロジックは、ロックステップテーブルのロックステップパートナーシップエントリを動的に変更することによって前記新しいロックステップパートナーシップを作り出す、
請求項14から20のいずれか一項に記載のメモリ管理デバイス。 - 前記エラー検出ロジックは、第2のハードエラーを検出し、さらに、前記第2のハードエラーの検出の前に、前記エラー検出ロジックは、
前記第1のメモリ部分か、前記第2のメモリ部分のどちらかに第1のハードエラーを検出し、
前記エラー訂正ロジックは、前記第1のハードエラーを検出することに応答して、ロックステップパートナーとしての前記第1のメモリ部分と前記第2のメモリ部分との間に元のロックステップパートナーシップを設定する、
請求項14から21のいずれか一項に記載のメモリ管理デバイス。 - 前記エラー検出ロジックは、前記第2のメモリ部分との予め決定されたロックステップパートナーシップに設定された前記第1のメモリ部分の前記ハードエラーを検出する、
請求項14から21のいずれか一項に記載のメモリ管理デバイス。 - 請求項1から13のいずれか一項に記載の方法を実行する動作を行うための手段を備える、メモリサブシステムのエラーを管理するための装置。
- 請求項1から13のいずれか一項に記載の方法をコンピュータに実行させるプログラム。
- 請求項25に記載のプログラムを格納するためのコンピュータ可読記憶媒体。
Applications Claiming Priority (5)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US201562113337P | 2015-02-06 | 2015-02-06 | |
US62/113,337 | 2015-02-06 | ||
US14/672,131 | 2015-03-28 | ||
US14/672,131 US9697094B2 (en) | 2015-02-06 | 2015-03-28 | Dynamically changing lockstep configuration |
PCT/US2016/016905 WO2016127143A1 (en) | 2015-02-06 | 2016-02-06 | Dynamically changing lockstep configuration |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2018509694A JP2018509694A (ja) | 2018-04-05 |
JP6677417B2 true JP6677417B2 (ja) | 2020-04-08 |
Family
ID=56564796
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2017539439A Active JP6677417B2 (ja) | 2015-02-06 | 2016-02-06 | ロックステップ構成の動的変更 |
Country Status (7)
Country | Link |
---|---|
US (1) | US9697094B2 (ja) |
EP (1) | EP3254198A4 (ja) |
JP (1) | JP6677417B2 (ja) |
KR (1) | KR102490899B1 (ja) |
CN (1) | CN107209645B (ja) |
TW (1) | TWI569135B (ja) |
WO (1) | WO2016127143A1 (ja) |
Families Citing this family (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP6083480B1 (ja) * | 2016-02-18 | 2017-02-22 | 日本電気株式会社 | 監視装置、フォールトトレラントシステムおよび方法 |
US10474384B2 (en) * | 2017-02-10 | 2019-11-12 | Dell Products, Lp | System and method for providing a back door communication path between channels on dual-channel DIMMs |
US10509692B2 (en) * | 2017-05-31 | 2019-12-17 | 2236008 Ontario Inc. | Loosely-coupled lock-step chaining |
US11080135B2 (en) | 2017-06-27 | 2021-08-03 | Intel Corporation | Methods and apparatus to perform error detection and/or correction in a memory device |
US10546628B2 (en) | 2018-01-03 | 2020-01-28 | International Business Machines Corporation | Using dual channel memory as single channel memory with spares |
US10606713B2 (en) | 2018-01-03 | 2020-03-31 | International Business Machines Corporation | Using dual channel memory as single channel memory with command address recovery |
US10671497B2 (en) | 2018-01-19 | 2020-06-02 | International Business Machines Corporation | Efficient and selective sparing of bits in memory systems |
CN109710445B (zh) * | 2018-12-27 | 2020-11-20 | 联想(北京)有限公司 | 内存校正方法和电子设备 |
US20220206875A1 (en) * | 2020-12-24 | 2022-06-30 | Intel Corporation | Software visible and controllable lock-stepping with configurable logical processor granularities |
CN116783654A (zh) | 2020-12-26 | 2023-09-19 | 英特尔公司 | 自适应错误校正以提高系统存储器可靠性、可用性和可服务性(ras) |
US11537468B1 (en) | 2021-12-06 | 2022-12-27 | Hewlett Packard Enterprise Development Lp | Recording memory errors for use after restarts |
Family Cites Families (28)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5566316A (en) | 1994-02-10 | 1996-10-15 | Storage Technology Corporation | Method and apparatus for hierarchical management of data storage elements in an array storage device |
US5953742A (en) | 1996-07-01 | 1999-09-14 | Sun Microsystems, Inc. | Memory management in fault tolerant computer systems utilizing a first and second recording mechanism and a reintegration mechanism |
US7028213B2 (en) | 2001-09-28 | 2006-04-11 | Hewlett-Packard Development Company, L.P. | Error indication in a raid memory system |
US6934804B2 (en) | 2002-05-28 | 2005-08-23 | Sun Microsystems, Inc. | Method and system for striping spares in a data storage system including an array of disk drives |
JP3982353B2 (ja) * | 2002-07-12 | 2007-09-26 | 日本電気株式会社 | フォルトトレラントコンピュータ装置、その再同期化方法及び再同期化プログラム |
US7409594B2 (en) * | 2004-07-06 | 2008-08-05 | Intel Corporation | System and method to detect errors and predict potential failures |
US9032164B2 (en) | 2006-02-17 | 2015-05-12 | Emulex Corporation | Apparatus for performing storage virtualization |
US8892942B2 (en) * | 2007-07-27 | 2014-11-18 | Hewlett-Packard Development Company, L.P. | Rank sparing system and method |
US8060692B2 (en) * | 2008-06-27 | 2011-11-15 | Intel Corporation | Memory controller using time-staggered lockstep sub-channels with buffered memory |
US8139430B2 (en) * | 2008-07-01 | 2012-03-20 | International Business Machines Corporation | Power-on initialization and test for a cascade interconnect memory system |
US8250435B2 (en) | 2009-09-15 | 2012-08-21 | Intel Corporation | Memory error detection and/or correction |
US8612828B2 (en) * | 2009-12-22 | 2013-12-17 | Intel Corporation | Error correction mechanisms for 8-bit memory devices |
US20110179311A1 (en) | 2009-12-31 | 2011-07-21 | Nachimuthu Murugasamy K | Injecting error and/or migrating memory in a computing system |
JP2012073828A (ja) | 2010-09-29 | 2012-04-12 | Nec Corp | 情報処理装置、情報処理方法 |
EP2461251B1 (en) * | 2010-12-03 | 2017-06-21 | Robert Bosch GmbH | Memory protection unit and a method for controlling an access to a memory device |
US9086977B2 (en) * | 2011-04-19 | 2015-07-21 | Freescale Semiconductor, Inc. | Cache memory with dynamic lockstep support |
CN103620562A (zh) | 2011-06-30 | 2014-03-05 | 惠普发展公司,有限责任合伙企业 | 包括用于将数据从活动存储器管芯拷贝至空闲存储器管芯的存储器模块拷贝引擎的存储器模块 |
US8527836B2 (en) | 2011-07-01 | 2013-09-03 | Intel Corporation | Rank-specific cyclic redundancy check |
WO2013147794A1 (en) | 2012-03-29 | 2013-10-03 | Intel Corporation | Enhanced storage of metadata utilizing improved error detection and correction in computer memory |
US9201748B2 (en) * | 2012-03-30 | 2015-12-01 | Intel Corporation | Virtual device sparing |
US9391637B2 (en) | 2012-03-30 | 2016-07-12 | Intel Corporation | Error correcting code scheme utilizing reserved space |
WO2013165383A1 (en) | 2012-04-30 | 2013-11-07 | Hewlett-Packard Development Company, L.P. | Configurable computer memory |
US9235465B2 (en) | 2012-06-06 | 2016-01-12 | University of Pittsburgh—of the Commonwealth System of Higher Education | Recursively determined invertible set approach to correct multiple stuck-at faults in rewritable memory |
US8874979B2 (en) | 2012-06-14 | 2014-10-28 | International Business Machines Corporation | Three dimensional(3D) memory device sparing |
US8914704B2 (en) | 2012-06-29 | 2014-12-16 | Intel Corporation | Mechanism for achieving high memory reliablity, availability and serviceability |
EP2915045B1 (en) | 2012-11-02 | 2019-01-02 | Hewlett-Packard Enterprise Development LP | Selective error correcting code and memory access granularity switching |
JP6070374B2 (ja) * | 2013-03-29 | 2017-02-01 | 富士通株式会社 | 情報処理装置、メモリ試験プログラムおよびメモリ試験方法 |
US9613722B2 (en) * | 2014-09-26 | 2017-04-04 | Intel Corporation | Method and apparatus for reverse memory sparing |
-
2015
- 2015-03-28 US US14/672,131 patent/US9697094B2/en active Active
-
2016
- 2016-01-05 TW TW105100157A patent/TWI569135B/zh active
- 2016-02-06 EP EP16747397.4A patent/EP3254198A4/en not_active Withdrawn
- 2016-02-06 WO PCT/US2016/016905 patent/WO2016127143A1/en active Application Filing
- 2016-02-06 CN CN201680008553.9A patent/CN107209645B/zh active Active
- 2016-02-06 KR KR1020177020832A patent/KR102490899B1/ko active IP Right Grant
- 2016-02-06 JP JP2017539439A patent/JP6677417B2/ja active Active
Also Published As
Publication number | Publication date |
---|---|
KR102490899B1 (ko) | 2023-01-25 |
US20160232063A1 (en) | 2016-08-11 |
TWI569135B (zh) | 2017-02-01 |
US9697094B2 (en) | 2017-07-04 |
JP2018509694A (ja) | 2018-04-05 |
CN107209645B (zh) | 2021-01-19 |
KR20170113557A (ko) | 2017-10-12 |
EP3254198A1 (en) | 2017-12-13 |
CN107209645A (zh) | 2017-09-26 |
TW201635145A (zh) | 2016-10-01 |
EP3254198A4 (en) | 2018-09-19 |
WO2016127143A1 (en) | 2016-08-11 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP6677417B2 (ja) | ロックステップ構成の動的変更 | |
KR102553704B1 (ko) | 에러 타입에 기초하는 ecc의 동적 적용 | |
US10496473B2 (en) | Extracting selective information from on-die dynamic random access memory (DRAM) error correction code (ECC) | |
US9934143B2 (en) | Mapping a physical address differently to different memory devices in a group | |
CN107924698B (zh) | Dram设备、错误校正管理的方法和存储器控制器 | |
US9535782B2 (en) | Method, apparatus and system for handling data error events with a memory controller | |
KR102005855B1 (ko) | 하이브리드 메모리 모듈들을 위한 메모리의 i/o들을 구성하기 위한 장치들 및 방법들 | |
KR102204391B1 (ko) | 공유 가능한 ecc 셀 어레이를 갖는 메모리 장치 | |
EP2828756B1 (en) | Memory controller-independent memory sparing | |
US20160092307A1 (en) | Exchanging ecc metadata between memory and host system | |
US20140089761A1 (en) | Method, apparatus and system for providing error correction information | |
US9064562B2 (en) | Memory module having multiple memory banks selectively connectable to a local memory controller and an external memory controller | |
CN112631822A (zh) | 存储器、具有其的存储系统及其操作方法 | |
CN116783654A (zh) | 自适应错误校正以提高系统存储器可靠性、可用性和可服务性(ras) | |
US20240118970A1 (en) | Techniques for memory scrubbing associated with reliability availability and serviceability features |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20170928 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20190201 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20190830 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20190910 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20191210 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20200212 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20200309 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6677417 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |