JP6673270B2 - リピータ装置、リピータチップ、カード装置、信号伝送装置、リピータ関連パラメータ設定方法およびリピータ関連パラメータ設定プログラム - Google Patents

リピータ装置、リピータチップ、カード装置、信号伝送装置、リピータ関連パラメータ設定方法およびリピータ関連パラメータ設定プログラム Download PDF

Info

Publication number
JP6673270B2
JP6673270B2 JP2017050026A JP2017050026A JP6673270B2 JP 6673270 B2 JP6673270 B2 JP 6673270B2 JP 2017050026 A JP2017050026 A JP 2017050026A JP 2017050026 A JP2017050026 A JP 2017050026A JP 6673270 B2 JP6673270 B2 JP 6673270B2
Authority
JP
Japan
Prior art keywords
repeater
chip
cable length
related parameter
cable
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2017050026A
Other languages
English (en)
Other versions
JP2018156143A (ja
Inventor
輝義 畑中
輝義 畑中
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP2017050026A priority Critical patent/JP6673270B2/ja
Priority to US15/883,225 priority patent/US20180267590A1/en
Publication of JP2018156143A publication Critical patent/JP2018156143A/ja
Application granted granted Critical
Publication of JP6673270B2 publication Critical patent/JP6673270B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/16Constructional details or arrangements
    • G06F1/18Packaging or power distribution
    • G06F1/183Internal mounting support structures, e.g. for printed circuit boards, internal connecting means
    • G06F1/185Mounting of expansion boards
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26Power supply means, e.g. regulation thereof
    • G06F1/32Means for saving power
    • G06F1/3203Power management, i.e. event-based initiation of a power-saving mode
    • G06F1/3206Monitoring of events, devices or parameters that trigger a change in power modality
    • G06F1/3215Monitoring of peripheral devices
    • G06F1/3221Monitoring of peripheral devices of disk drive devices
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/16Constructional details or arrangements
    • G06F1/18Packaging or power distribution
    • G06F1/183Internal mounting support structures, e.g. for printed circuit boards, internal connecting means
    • G06F1/187Mounting of fixed and removable disk drives
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601Interfaces specially adapted for storage systems
    • G06F3/0628Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0629Configuration or reconfiguration of storage systems
    • G06F3/0634Configuration or reconfiguration of storage systems by changing the state or mode of one or more devices
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601Interfaces specially adapted for storage systems
    • G06F3/0668Interfaces specially adapted for storage systems adopting a particular infrastructure
    • G06F3/0671In-line storage system
    • G06F3/0683Plurality of storage devices
    • G06F3/0689Disk arrays, e.g. RAID, JBOD

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Human Computer Interaction (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Dc Digital Transmission (AREA)

Description

本発明は、リピータ装置、リピータチップ、カード装置、信号伝送装置、リピータ関連パラメータ設定方法およびリピータ関連パラメータ設定プログラムに関する。
ケーブルを用いた筐体間接続により信号を伝送する装置、例えば、ディスクアレイ装置またはサーバシステムにおいて、伝送される信号の品質を改善するためにリピータが用いられている。
リピータチップを用いた接続構成の一例を下記に示す:
インターフェース(I/F)チップ − リピータチップ − ケーブル − インターフェースチップ。
ケーブル伝送では、ケーブルが長いほど信号の減衰量が大きくなり、信号品質が低下する。信号品質を確保するために、インターフェースチップの伝送パラメータの最適化が図られている。
特開2008−041050号公報(段落0043参照)
なお、上記文献の開示を本書に引用をもって繰り込む。以下に上述した関連技術の分析を与える。
伝送信号の高速化に伴い、インターフェースチップの伝送パラメータの最適化だけでは信号品質を確保できない場合がある。このような場合には、職人的技術に基づくマザーボードのレイアウト設計変更、より良い特性を持つPCB(プリント回路基板)材質への変更、使用するケーブル長の制限などの手法により、信号品質の確保が図られている。しかしながら、上記手法は、属人的設計手法に依存するものである。したがって、コスト増加、装置の設置場所の制限による使用機会の低下を招くおそれがある。
なお、特許文献1には、リピータが、管理端末から「パワーマネジメントパラメータ」を受信して設定する例が開示されている。パワーマネジメントパラメータは、「アクセス待機時間」、「最小駆動台数」、「再起動間隔」、および「全体のI/Oアクセス量」である。したがって、設定されるパラメータは、信号の伝送に関わるパラメータではない。
本発明は、上記課題に鑑みて創案されたものであって、その目的の一つは、信号を伝送するケーブルのケーブル長に応じて信号品質を容易に改善することができるリピータ技術を提供することである。その他の目的および効果等は、本開示から当業者に明らかになるであろう。
本発明の一つの視点によれば、信号を伝送するケーブルのケーブル長に応じた複数のリピータ関連パラメータを格納するリピータ関連パラメータ格納部と、インターフェースチップから得られたパラメータを基にして、リピータチップが得た前記ケーブル長に応じて前記リピータ関連パラメータ格納部を参照して前記複数のリピータ関連パラメータのうちから前記リピータ関連パラメータを決定するリピータ関連パラメータ決定部と、決定された前記リピータ関連パラメータを設定するリピータ関連パラメータ設定部と、を有することを特徴とするリピータ装置が提供される。
上記装置は、例えば、半導体チップ、ファームウェア、スイッチ、プログラム等を記憶したコンピュータ読み出し可能な記録媒体(例えばHDD(Hard Disk Drive)、CD(Compact Disk)/DVD(Digital Versatile Disk)、半導体ストレージデバイス等のnon−transitory computer readable recording medium)の少なくとも一つを用いて構成することができるが、これに限定されるものではない。
本発明の一つの視点によれば、信号を伝送するケーブルのケーブル長に応じた複数のリピータ関連パラメータを格納するリピータ関連パラメータ格納部と、使用される前記ケーブルの前記ケーブル長に応じて前記リピータ関連パラメータ格納部を参照して前記複数のリピータ関連パラメータのうちから前記リピータ関連パラメータを決定するリピータ関連パラメータ決定部と、決定された前記リピータ関連パラメータを設定するリピータ関連パラメータ設定部と、を有することを特徴とするリピータ装置が提供される。
本発明の一つの視点によれば、インターフェースチップから得られたパラメータを基にして、リピータチップが得たケーブル長に応じて複数のリピータ関連パラメータのうちから前記リピータ関連パラメータを決定するリピータ関連パラメータ決定部と、決定された前記リピータ関連パラメータを設定するリピータ関連パラメータ設定部と、を有することを特徴とするリピータチップが提供される。
本発明の一つの視点によれば、使用されるケーブルのケーブル長に応じた伝送パラメータを設定するインターフェースチップと、前記インターフェースチップの前記伝送パラメータに基づいて前記ケーブル長を検出するケーブル長検出部と、前記ケーブル長に応じて複数のリピータ関連パラメータのうちから前記リピータ関連パラメータを決定するリピータ関連パラメータ決定部と、決定された前記リピータ関連パラメータを設定するリピータ関連パラメータ設定部と、を有することを特徴とするカード装置が提供される。
本発明の一つの視点によれば、少なくとも1つの前記カード装置を含むことを特徴とする信号伝送装置、例えば、ディスクアレイ装置、サーバ等が提供される。
本発明の一つの視点によれば、信号を伝送するケーブルのケーブル長に応じた複数のリピータ関連パラメータを格納し、インターフェースチップから得られたパラメータを基にして、リピータチップが得た前記ケーブル長に応じた複数のリピータ関連パラメータを格納し、使用される前記ケーブルの前記ケーブル長に応じて前記複数のリピータ関連パラメータのうちから前記リピータ関連パラメータを決定し、決定された前記リピータ関連パラメータを設定する、ことを含むことを特徴とするリピータ関連パラメータの設定方法が提供される。
本発明の一つの視点によれば、信号を伝送するケーブルのケーブル長に応じた複数のリピータ関連パラメータを格納する機能と、インターフェースチップから得られたパラメータを基にして、リピータチップが得た前記ケーブル長に応じた複数のリピータ関連パラメータを格納する機能と、使用される前記ケーブルの前記ケーブル長に応じて前記複数のリピータ関連パラメータのうちから前記リピータ関連パラメータを決定する機能と、決定された前記リピータ関連パラメータを設定する機能と、をコンピュータに実行させることを特徴とするリピータ関連パラメータの設定プログラムが提供される。
また、上記プログラム等を記憶したコンピュータ読み出し可能な記録媒体(例えばHDD(Hard Disk Drive)、CD(Compact Disk)/DVD(Digital Versatile Disk)、半導体ストレージデバイス等のnon−transitory computer readable recording medium)が提供される。
本発明の一つの視点によれば、信号を伝送するケーブルのケーブル長に応じて信号品質を容易に改善することができるリピータ技術を提供することができる。
一実施形態に係るリピータ技術を適用可能な信号伝送装置の一例を示す図である。 関連技術1〜3と一実施形態によるパラメータ設定方法の相違点を説明するための表である。 関連技術3と一実施形態による信号伝送品質の相違点を説明するための表である。 一実施形態に係るリピータ装置の動作を説明するための図である。 図4に示したリピータ装置の詳細例を説明するための図である。 図5に示したリピータ装置の動作例を説明するための図である。 一実施形態に係るリピータ関連パラメータの一例を示す表である。 一実施形態に係るリピータ技術の基本概念を説明する図である。
一実施形態に係るリピータ技術の基本概念を説明する。図8を参照して、リピータ装置は、リピータ関連パラメータ格納部81、リピータ関連パラメータ決定部82およびリピータ関連パラメータ設定部83を有する。
リピータ関連パラメータ格納部81は、信号を伝送するケーブルのケーブル長に応じた複数のリピータ関連パラメータを格納する。
リピータ関連パラメータ決定部82は、使用されるケーブルのケーブル長に応じてリピータ関連パラメータ格納部82を参照して複数のリピータ関連パラメータのうちから、使用されるケーブル長に対応するリピータ関連パラメータを決定する。
リピータ関連パラメータ設定部83は、決定されたリピータ関連パラメータを、リピータ装置、例えば図1に示すようなリピータチップ22に設定する。
一実施形態のリピータ技術によれば、カード間などを接続するケーブルのケーブル長に応じて、リピータ装置のパラメータを自動的に設定することができる。これによって、伝送される信号品質を簡単に改善することができる。
一実施形態のリピータ技術は、ケーブルを使用する信号伝送、中でも高速信号伝送を実装するディスクアレイ装置などのストレージ装置、またはそれを有するまたはそれに接続されるサーバなどに広く適用することができる。一実施形態のリピータ技術は、SAS(Serial Attached SCSI)信号伝送、またはPCIe(PCI Express)などの高速信号伝送に好適に適用できるが、適用範囲はこれに限定されるものではない。
次に、一実施形態に係るリピータ技術を適用可能な信号伝送装置の一例を説明する。図1の上部を参照して、この信号伝送装置は、ディスクアレイコントローラ(例えばサーバ)側のカード(カード装置)1と、ディスクエンクロージャ(ハードディスクHDD)側のカード(カード装置)2をケーブル3を介して信号が伝送されるように接続している。
図1の下部を参照して、カード1はインターフェース(I/F)チップ11を実装し、カード2はインターフェースチップ21およびリピータチップ22を実装している。インターフェース(I/F)チップ11とインターフェースチップ21は、ケーブル3およびリピータチップ22を介して信号が伝送されるように接続されている。
インターフェースチップ11,21間に配置され、信号の減衰を補償する機能を有するリピータ装置またはリピータチップとしては、リピータ/リドライバ/リタイマなどのLSI製品があるが、これに限定されるものではない。このようなリピータチップなどのLSIチップは、SAS通信の場合、SASコントローラまたはSASスイッチLSIチップ − SASケーブル − SASスイッチLSIチップ間の経路の途中に、コントローラボード上に設計段階で配置することができる。
リピータ装置またはリピータチップは、SAS信号の減衰を補償するために、入出力SAS波形に対してイコライザやエンファシスをかける動作をする。イコライザまたはエンファシスは、可変パラメータとしてユーザが1つの組み合わせを設定できる。本実施形態の場合、これらの可変パラメータは、少なくともケーブル長、さらにはボード設計等に応じて設定することができる。
ここで、上述した信号伝送装置に適用されている、信号品質を確保するための関連技術1〜3を紹介し、さらに一実施形態と対比する。
(関連技術1)
・接続構成:I/Fチップ − ケーブル − I/Fチップ
I/Fチップの伝送パラメータは固定値をとる。
(関連技術2)
・接続構成:I/Fチップ − ケーブル − I/Fチップ
I/Fチップの伝送パラメータはネゴシエーションにより最適値をとる。
(関連技術3)
・接続構成: I/Fチップ − ケーブル − リピータチップ − I/Fチップ
I/Fチップの伝送パラメータはネゴシエーションにより最適値をとる;
リピータチップの伝送パラメータは固定値をとる。
(一実施形態)
・接続構成: I/Fチップ − ケーブル − リピータチップ − I/Fチップ
I/Fチップの伝送パラメータはネゴシエーションにより自動的に最適値をとる;
リピータチップの伝送パラメータはネゴシエーションにより最適値をとる。
図2は、以上説明した関連技術1〜3と一実施形態とによるパラメータ設定方法の相違点を説明するための表である。
図2を参照すると、一実施形態だけが、リピータ関連パラメータ(リピータチップ伝送パラメータ)を変数とし、さらにケーブル長に応じて最適に設定可能であることがわかる。
図3は、関連技術1〜3のうちリピータチップを有する関連技術3と、一実施形態とによる信号伝送品質の相違点を説明するための表である。
図3を参照すると、関連技術3において、リピータ関連パラメータは、リピータチップの製造時に1つのパターンに設定され、実際に使用されるケーブル長に対応していない。このため、使用するケーブル長によっては信号の伝送品質が低下する場合がある。
これに対して、一実施形態によれば、リピータチップの製造後であっても、ケーブル長に応じてリピータ関連パラメータ(リピータパラメータ)を最適に設定可能である。したがって、ケーブル長が変更されても、リピータ関連パラメータの適応変更により、信号の伝送品質を確保することができる。
図4は、以上説明した一実施形態に係るリピータ装置の動作を説明するための図である。図4を参照すると、インターフェースチップ11,21間にケーブル3およびリピータチップ22を接続した構成においては、ケーブル3のケーブル長取得に必要なパラメータをインターフェースチップ21が検出して、テーブルを参照することで得られたケーブル長に基づいてリピータに最適な伝送パラメータを設定する。
インターフェースチップ21は、信号伝送の状況に応じて伝送パラメータを設定する伝送パラメータ設定部(不図示)を有する。リピータチップ22は、インターフェースチップ21から設定された伝送パラメータを読み出し、予め用意されたテーブルを参照して読み出された伝送パラメータからケーブル長を判定することができる。リピータチップ22は、例えば図8のリピータ関連パラメータ格納部81を参照して、ケーブル長から設定すべきリピータ関連パラメータを決定し、決定されたリピータ関連パラメータを自身に適用することができる。
なお、接続されるケーブル長の検出には、特開2008−242863号公報に開示されたような方法を用いてもよい。また場合によっては、インターフェースチップ21が、ケーブル長に対応するリピータ関連パラメータを保持または読み出して、リピータチップ22に転送してもよい。図4中、リピータ装置は、リピータチップ22およびインターフェースチップ21が実装されたカード2を含むが、これに限定されるものではなく、2つ以上のカードにわたって構成されてもよく、無線接続を介して構成されてもよい。
<実施形態>
本発明の例示的な実施形態について図面を参照して説明する。
図5は、一実施形態に係るリピータ技術をディスクアレイ装置に提供した例を示す。図5を参照して、カード1は送信側であり、例えばコントローラ側(図1参照)に実装される。カード2は受信側でありディスクアレイ装置側(図1参照)に実装される。カード1,2間にはケーブル3が接続されている。本例では、ケーブル伝送にはSAS12Gbpsの規格を用いるものとするが、これに限定されるものではない。一実施形態は、PCIeなどの他のインターフェース伝送規格においても同様に適用できる。
カード1,2に実装された各要素は、HW(ハードウェア)、FW(ファームウェア)、および/またはSW、あるいはソフトウェア、さらにはそれらの組合せによって構成することができる。
カード1は、インターフェースチップとしてSASチップ(1)11と、カード1の制御部としてCPU(制御部)13を搭載している。
カード2は、インターフェースチップとしてSASチップ(2)21と、リピータチップ22と、カード2の制御部としてCPU(制御部)23を搭載している。さらに、リピータチップ22等はケーブル長とリピータ関連パラメータを関連付けて格納しているテーブル24を参照することができる。テーブル24はカード2の内部にあることが好ましいが、他の場所にあってもよい。
ケーブル長をキーとしてテーブル24を参照することにより、ケーブル長に対応した最適なリピータ関連パラメータ、例えば、信号の増幅率、所定周波数成分のフィルタに関するパラメータを最適に設定することができる。
カード1のCPU13からカード2のCPU23に向かって信号が伝送している場合、信号経路は、CPU13、SASチップ11、ケーブル3、リピータチップ22、SASチップ21、CPU23の順となる。
図5中では、リピータチップ22は受信側に配置されているが、送信側に配置されていてもよく、両側に配置されていてもよい。リピータチップ22は、リピータチップ22が搭載されているカード2に搭載されているインターフェースチップ(SASチップ)21から必要なパラメータを得ることが好ましい。
図5に示した装置の動作を図6のフローを参照しながら説明する。なお、使用されたケーブル長に応じてリピータ関連パラメータを設定するため、動作開始のタイミングはケーブルを介して伝送が開始されるタイミングである。
図5および図6を参照して、まずカード1,2間にケーブル3を接続する。S601で、リピータチップ22は、最初にリピータ関連パラメータを最小値(パススルーモード)に設定する。この設定により、信号には補正がかからない状態となり、信号はリピータチップ22をスルーする状況となる。
S602では、この状態でリピータチップ22が初期化される。
S603では、SASチップ11,21間の伝送をリンクアップさせ、続いて、SASチップ21の伝送パラメータ判定を実行する。
S604では、リピータチップ22は、SASチップ21のケーブル長に応じて設定された伝送パラメータを読み出し、その伝送パラメータからケーブル3の実際のケーブル長を検出する。
リピータチップ22は、S605ではケーブル長をキーとしてテーブル24を参照し、S606ではケーブル長に対応したリピータ関連パラメータを決定する。
S607〜S608では、リピータチップ22は、決定したリピータ関連パラメータを、ドライバ、FWを用いて自身またはリピータ関連要素に設定する。
S609では、再度、チップの初期化を行い、SASチップ11,21間の伝送パラメータの設定が完了する。
以上説明したフローでは、主として、リピータチップ22が主体となって処理が進行したが、CPU23が主体となって処理を進行させてもよい。
図7は、図5に示したテーブル24の内容の一例を説明する図である。テーブル24に格納されるリンク関連パラメータは、予め評価機を用いて取得したデータに基づき設定することができる。
図7のデータ構造を参照すると、ケーブル3のケーブル長に対応するSASチップ21の伝送パラメータ、ケーブル長、およびケーブル長に対応して最適化されたリピータチップ22のリピータ関連パラメータが関連付けられて格納されている。ここで、SASチップ21の伝送パラメータのうち、ケーブル長が変わると、Tx_Amp(送信側増幅率)の値が変動していることがわかる。したがって、Tx_Ampを読み出すことにより、接続されているケーブル3のケーブル長が推測できる。そして、実際のケーブル長に応じて最適化されたリピータ関連パラメータ、例えばイコライザ値を設定することができる。
一実施形態に係るリピータ技術によれば、まず、ケーブルを経由する高速信号伝送の信号品質向上の効果がある。事前評価により、使用カードにおけるインターフェースチップパラメータ、ケーブル長、リピータ関連パラメータの3者の相関を把握しテーブルを作成することにより、伝送規格に対する動作余裕を確保することが容易となる。
例えば設計による作り込みを経ても規格近傍での動作を回避できない場合にも、一実施形態に係るリピータ技術を用いて動作余裕を提供することができる。この結果、信号品質向上を実現できる。信号品質向上により、障害率の低下を見込むことができる。
その他の効果として、ケーブル長の変更に対し柔軟に対応できるため、装置の設置場所の制限が緩和され、装置の導入機会増加の効果もある。例えば、カード設計時に信号品質確保のために一般的に難易度が高く工数やコストのかかるインターフェースチップ、リピータチップ、ケーブルに接続されるコネクタを含むレイアウト制限の緩和の効果がある。同時に、長いケーブルに合わせた過度に特性の良い基板材の使用を避けることができ、コスト削減効果を見込むことができる。
なお、上記の特許文献の開示を、本書に引用をもって繰り込むものとする。本発明の全開示(請求の範囲を含む)の枠内において、さらにその基本的技術思想に基づいて、実施形態ないし実施例の変更・調整が可能である。また、本発明の請求の範囲の枠内において種々の開示要素(各請求項の各要素、各実施例の各要素、各図面の各要素等を含む)の多様な組み合わせ乃至選択が可能である。すなわち、本発明は、請求の範囲を含む全開示、技術的思想にしたがって当業者であればなし得るであろう各種変形、修正を含むことは勿論である。
特に制限されないが、実施形態及び変形例等は以下のように付記される。
(付記1)
ディスクアレイ装置、サーバシステムを含む信号伝送装置におけるケーブルを用いた接続において、使用されるケーブル長に合わせて最適なパラメータを自動的に設定することを特徴とするリピータ装置。
(付記2)
インターフェースチップ間にリピータとケーブルを接続した構成において、接続に用いたケーブル長を検出し、リピータに最適な伝送パラメータを設定することを特徴とするリピータ装置。
(付記3)
インターフェースチップからインターフェースチップの伝送パラメータを読み出し、予め用意されたテーブルを参照して、伝送パラメータからケーブル長を判定し、さらにケーブル長から設定すべきリピータ(関連)パラメータを決定し、決定されたリピータ(関連)パラメータを設定することを特徴とするリピータ装置。
1 カード、カード装置
2 カード、カード装置
3 ケーブル
11 インターフェース(I/F)チップ
13 CPU
21 インターフェース(I/F)チップ
22 リピータチップ
23 CPU
24 テーブル
81 リピータ関連パラメータ格納部
82 リピータ関連パラメータ決定部
83 リピータ関連パラメータ設定部

Claims (8)

  1. 信号を伝送するケーブルのケーブル長に応じた複数のリピータ関連パラメータを格納するリピータ関連パラメータ格納部と、
    インターフェースチップから得られたパラメータを基にして、リピータチップが得た前記ケーブル長に応じて前記リピータ関連パラメータ格納部を参照して前記複数のリピータ関連パラメータのうちから前記リピータ関連パラメータを決定するリピータ関連パラメータ決定部と、
    決定された前記リピータ関連パラメータを設定するリピータ関連パラメータ設定部と、を有することを特徴とするリピータ装置。
  2. 前記リピータ関連パラメータ格納部は、前記ケーブル長と前記少なくとも1つのリピータ関連パラメータを関連付けて格納するデータ構造を有することを特徴とする請求項1記載のリピータ装置。
  3. 前記ケーブル長に応じ、ネゴシエーションにより伝送パラメータを自動設定する前記インターフェースチップと、
    前記インターフェースチップの前記伝送パラメータに基づいて前記ケーブル長を検出するケーブル長検出部と、
    を有することを特徴とする請求項1または2記載のリピータ装置。
  4. インターフェースチップから得られたパラメータを基にして、リピータチップが得たケーブル長に応じて複数のリピータ関連パラメータのうちから前記リピータ関連パラメータを決定するリピータ関連パラメータ決定部と、
    決定された前記リピータ関連パラメータを設定するリピータ関連パラメータ設定部と、を有することを特徴とするリピータチップ。
  5. 使用されるケーブルのケーブル長に応じ、ネゴシエーションにより伝送パラメータを自動設定するインターフェースチップと、
    前記インターフェースチップの前記伝送パラメータに基づいて前記ケーブル長を検出するケーブル長検出部と、
    前記ケーブル長に応じて複数のリピータ関連パラメータのうちから前記リピータ関連パラメータを決定するリピータ関連パラメータ決定部と、
    決定された前記リピータ関連パラメータを設定するリピータ関連パラメータ設定部と、を有することを特徴とするカード装置。
  6. 請求項5記載の少なくとも1つのカード装置を含むことを特徴とする信号伝送装置。
  7. 信号を伝送するケーブルのケーブル長に応じた複数のリピータ関連パラメータを格納し、
    インターフェースチップから得られたパラメータを基にして、リピータチップが得た前記ケーブル長に応じた複数のリピータ関連パラメータを格納し、
    使用される前記ケーブルの前記ケーブル長に応じて前記複数のリピータ関連パラメータのうちから前記リピータ関連パラメータを決定し、
    決定された前記リピータ関連パラメータを設定する、
    ことを含むことを特徴とするリピータ関連パラメータの設定方法。
  8. 信号を伝送するケーブルのケーブル長に応じた複数のリピータ関連パラメータを格納する機能と、
    インターフェースチップから得られたパラメータを基にして、リピータチップが得た前記ケーブル長に応じた複数のリピータ関連パラメータを格納する機能と、
    使用される前記ケーブルの前記ケーブル長に応じて前記複数のリピータ関連パラメータのうちから前記リピータ関連パラメータを決定する機能と、
    決定された前記リピータ関連パラメータを設定する機能と、
    をコンピュータに実行させることを特徴とするリピータ関連パラメータの設定プログラム。
JP2017050026A 2017-03-15 2017-03-15 リピータ装置、リピータチップ、カード装置、信号伝送装置、リピータ関連パラメータ設定方法およびリピータ関連パラメータ設定プログラム Active JP6673270B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2017050026A JP6673270B2 (ja) 2017-03-15 2017-03-15 リピータ装置、リピータチップ、カード装置、信号伝送装置、リピータ関連パラメータ設定方法およびリピータ関連パラメータ設定プログラム
US15/883,225 US20180267590A1 (en) 2017-03-15 2018-01-30 Repeater device, repeater chip, card device, signal transmission apparatus, method for setting a repeater related parameter and program for setting a repeater related parameter

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2017050026A JP6673270B2 (ja) 2017-03-15 2017-03-15 リピータ装置、リピータチップ、カード装置、信号伝送装置、リピータ関連パラメータ設定方法およびリピータ関連パラメータ設定プログラム

Publications (2)

Publication Number Publication Date
JP2018156143A JP2018156143A (ja) 2018-10-04
JP6673270B2 true JP6673270B2 (ja) 2020-03-25

Family

ID=63520058

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2017050026A Active JP6673270B2 (ja) 2017-03-15 2017-03-15 リピータ装置、リピータチップ、カード装置、信号伝送装置、リピータ関連パラメータ設定方法およびリピータ関連パラメータ設定プログラム

Country Status (2)

Country Link
US (1) US20180267590A1 (ja)
JP (1) JP6673270B2 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113722255A (zh) * 2021-09-01 2021-11-30 浙江大华技术股份有限公司 一种信号质量处理方法、装置及系统

Also Published As

Publication number Publication date
US20180267590A1 (en) 2018-09-20
JP2018156143A (ja) 2018-10-04

Similar Documents

Publication Publication Date Title
US10229081B2 (en) System level crosstalk mitigation
US9674013B2 (en) Enhanced receiver equalization
US20110141827A1 (en) Method and apparatus for dynamically adjusting voltage reference to optimize an i/o system
US10469291B2 (en) System and method to optimize equalization coefficients in a high-speed serial interface
JP5804051B2 (ja) 情報処理装置、情報処理システムおよび通信制御方法
US20140044160A1 (en) Signal processor, electronic apparatus, method of signal processing, and computer-readable recording medium
KR100749853B1 (ko) 저장 매체 어레이 제어기, 저장 매체 어레이 장치, 저장매체 드라이브, 저장 매체 어레이 제어 방법, 및 저장 매체어레이 제어기의 프로그램을 구현하는 신호전달 매체
JP6673270B2 (ja) リピータ装置、リピータチップ、カード装置、信号伝送装置、リピータ関連パラメータ設定方法およびリピータ関連パラメータ設定プログラム
US20060294278A1 (en) Computer server
US10298420B1 (en) System and method to enhance feed-forward equalization in a high-speed serial interface
US7834638B2 (en) Differential transmission circuit, disk array apparatus, and output signal setting method
JP4832635B2 (ja) データ伝送システム、データ伝送方法、データ記録装置およびコンピュータシステム
US20150346761A1 (en) Communication apparatus and method for controlling communication apparatus
US10860505B1 (en) System and method for enhancing receiver equalization
JP2014002637A (ja) ディスクアレイ装置、パラメータ設定方法およびプログラム
US10644907B1 (en) System and method of variable equalization for crosstalk minimization
JP6151976B2 (ja) 記録再生装置及び制御方法
US10614003B2 (en) Memory card reading method which adjusts reader to host interface
US20230342321A1 (en) Enhanced eye-width margin using duty cycle adjust
US10660197B2 (en) Differential pair group equalization system
JP7032779B2 (ja) 汎用バス制御方法、汎用バス制御装置、および汎用バス制御プログラム
JP2006053928A (ja) ホストシステムと周辺装置との通信パラメータの設定方法
US20230318886A1 (en) Link training scheme for high-speed serializer/deserializer
US10735227B1 (en) System and method to monitor component wear on high speed serial interfaces
US20230345625A1 (en) Differential pair inner-side impedance compensation

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20180705

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20190320

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20190416

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20190617

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20190716

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20190917

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20200204

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20200217

R150 Certificate of patent or registration of utility model

Ref document number: 6673270

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150