JP6673270B2 - リピータ装置、リピータチップ、カード装置、信号伝送装置、リピータ関連パラメータ設定方法およびリピータ関連パラメータ設定プログラム - Google Patents
リピータ装置、リピータチップ、カード装置、信号伝送装置、リピータ関連パラメータ設定方法およびリピータ関連パラメータ設定プログラム Download PDFInfo
- Publication number
- JP6673270B2 JP6673270B2 JP2017050026A JP2017050026A JP6673270B2 JP 6673270 B2 JP6673270 B2 JP 6673270B2 JP 2017050026 A JP2017050026 A JP 2017050026A JP 2017050026 A JP2017050026 A JP 2017050026A JP 6673270 B2 JP6673270 B2 JP 6673270B2
- Authority
- JP
- Japan
- Prior art keywords
- repeater
- chip
- cable length
- related parameter
- cable
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
- G06F1/16—Constructional details or arrangements
- G06F1/18—Packaging or power distribution
- G06F1/183—Internal mounting support structures, e.g. for printed circuit boards, internal connecting means
- G06F1/185—Mounting of expansion boards
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
- G06F1/26—Power supply means, e.g. regulation thereof
- G06F1/32—Means for saving power
- G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
- G06F1/3206—Monitoring of events, devices or parameters that trigger a change in power modality
- G06F1/3215—Monitoring of peripheral devices
- G06F1/3221—Monitoring of peripheral devices of disk drive devices
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
- G06F1/16—Constructional details or arrangements
- G06F1/18—Packaging or power distribution
- G06F1/183—Internal mounting support structures, e.g. for printed circuit boards, internal connecting means
- G06F1/187—Mounting of fixed and removable disk drives
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
- G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
- G06F3/0601—Interfaces specially adapted for storage systems
- G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
- G06F3/0629—Configuration or reconfiguration of storage systems
- G06F3/0634—Configuration or reconfiguration of storage systems by changing the state or mode of one or more devices
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
- G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
- G06F3/0601—Interfaces specially adapted for storage systems
- G06F3/0668—Interfaces specially adapted for storage systems adopting a particular infrastructure
- G06F3/0671—In-line storage system
- G06F3/0683—Plurality of storage devices
- G06F3/0689—Disk arrays, e.g. RAID, JBOD
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Human Computer Interaction (AREA)
- Computer Hardware Design (AREA)
- Power Engineering (AREA)
- Dc Digital Transmission (AREA)
Description
インターフェース(I/F)チップ − リピータチップ − ケーブル − インターフェースチップ。
・接続構成:I/Fチップ − ケーブル − I/Fチップ
I/Fチップの伝送パラメータは固定値をとる。
・接続構成:I/Fチップ − ケーブル − I/Fチップ
I/Fチップの伝送パラメータはネゴシエーションにより最適値をとる。
・接続構成: I/Fチップ − ケーブル − リピータチップ − I/Fチップ
I/Fチップの伝送パラメータはネゴシエーションにより最適値をとる;
リピータチップの伝送パラメータは固定値をとる。
・接続構成: I/Fチップ − ケーブル − リピータチップ − I/Fチップ
I/Fチップの伝送パラメータはネゴシエーションにより自動的に最適値をとる;
リピータチップの伝送パラメータはネゴシエーションにより最適値をとる。
本発明の例示的な実施形態について図面を参照して説明する。
(付記1)
ディスクアレイ装置、サーバシステムを含む信号伝送装置におけるケーブルを用いた接続において、使用されるケーブル長に合わせて最適なパラメータを自動的に設定することを特徴とするリピータ装置。
(付記2)
インターフェースチップ間にリピータとケーブルを接続した構成において、接続に用いたケーブル長を検出し、リピータに最適な伝送パラメータを設定することを特徴とするリピータ装置。
(付記3)
インターフェースチップからインターフェースチップの伝送パラメータを読み出し、予め用意されたテーブルを参照して、伝送パラメータからケーブル長を判定し、さらにケーブル長から設定すべきリピータ(関連)パラメータを決定し、決定されたリピータ(関連)パラメータを設定することを特徴とするリピータ装置。
2 カード、カード装置
3 ケーブル
11 インターフェース(I/F)チップ
13 CPU
21 インターフェース(I/F)チップ
22 リピータチップ
23 CPU
24 テーブル
81 リピータ関連パラメータ格納部
82 リピータ関連パラメータ決定部
83 リピータ関連パラメータ設定部
Claims (8)
- 信号を伝送するケーブルのケーブル長に応じた複数のリピータ関連パラメータを格納するリピータ関連パラメータ格納部と、
インターフェースチップから得られたパラメータを基にして、リピータチップが得た前記ケーブル長に応じて、前記リピータ関連パラメータ格納部を参照して前記複数のリピータ関連パラメータのうちから前記リピータ関連パラメータを決定するリピータ関連パラメータ決定部と、
決定された前記リピータ関連パラメータを設定するリピータ関連パラメータ設定部と、を有することを特徴とするリピータ装置。 - 前記リピータ関連パラメータ格納部は、前記ケーブル長と前記少なくとも1つのリピータ関連パラメータを関連付けて格納するデータ構造を有することを特徴とする請求項1記載のリピータ装置。
- 前記ケーブル長に応じ、ネゴシエーションにより伝送パラメータを自動設定する前記インターフェースチップと、
前記インターフェースチップの前記伝送パラメータに基づいて前記ケーブル長を検出するケーブル長検出部と、
を有することを特徴とする請求項1または2記載のリピータ装置。 - インターフェースチップから得られたパラメータを基にして、リピータチップが得たケーブル長に応じて複数のリピータ関連パラメータのうちから前記リピータ関連パラメータを決定するリピータ関連パラメータ決定部と、
決定された前記リピータ関連パラメータを設定するリピータ関連パラメータ設定部と、を有することを特徴とするリピータチップ。 - 使用されるケーブルのケーブル長に応じ、ネゴシエーションにより伝送パラメータを自動設定するインターフェースチップと、
前記インターフェースチップの前記伝送パラメータに基づいて前記ケーブル長を検出するケーブル長検出部と、
前記ケーブル長に応じて複数のリピータ関連パラメータのうちから前記リピータ関連パラメータを決定するリピータ関連パラメータ決定部と、
決定された前記リピータ関連パラメータを設定するリピータ関連パラメータ設定部と、を有することを特徴とするカード装置。 - 請求項5記載の少なくとも1つのカード装置を含むことを特徴とする信号伝送装置。
- 信号を伝送するケーブルのケーブル長に応じた複数のリピータ関連パラメータを格納し、
インターフェースチップから得られたパラメータを基にして、リピータチップが得た前記ケーブル長に応じた複数のリピータ関連パラメータを格納し、
使用される前記ケーブルの前記ケーブル長に応じて前記複数のリピータ関連パラメータのうちから前記リピータ関連パラメータを決定し、
決定された前記リピータ関連パラメータを設定する、
ことを含むことを特徴とするリピータ関連パラメータの設定方法。 - 信号を伝送するケーブルのケーブル長に応じた複数のリピータ関連パラメータを格納する機能と、
インターフェースチップから得られたパラメータを基にして、リピータチップが得た前記ケーブル長に応じた複数のリピータ関連パラメータを格納する機能と、
使用される前記ケーブルの前記ケーブル長に応じて前記複数のリピータ関連パラメータのうちから前記リピータ関連パラメータを決定する機能と、
決定された前記リピータ関連パラメータを設定する機能と、
をコンピュータに実行させることを特徴とするリピータ関連パラメータの設定プログラム。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2017050026A JP6673270B2 (ja) | 2017-03-15 | 2017-03-15 | リピータ装置、リピータチップ、カード装置、信号伝送装置、リピータ関連パラメータ設定方法およびリピータ関連パラメータ設定プログラム |
US15/883,225 US20180267590A1 (en) | 2017-03-15 | 2018-01-30 | Repeater device, repeater chip, card device, signal transmission apparatus, method for setting a repeater related parameter and program for setting a repeater related parameter |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2017050026A JP6673270B2 (ja) | 2017-03-15 | 2017-03-15 | リピータ装置、リピータチップ、カード装置、信号伝送装置、リピータ関連パラメータ設定方法およびリピータ関連パラメータ設定プログラム |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2018156143A JP2018156143A (ja) | 2018-10-04 |
JP6673270B2 true JP6673270B2 (ja) | 2020-03-25 |
Family
ID=63520058
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2017050026A Active JP6673270B2 (ja) | 2017-03-15 | 2017-03-15 | リピータ装置、リピータチップ、カード装置、信号伝送装置、リピータ関連パラメータ設定方法およびリピータ関連パラメータ設定プログラム |
Country Status (2)
Country | Link |
---|---|
US (1) | US20180267590A1 (ja) |
JP (1) | JP6673270B2 (ja) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN113722255A (zh) * | 2021-09-01 | 2021-11-30 | 浙江大华技术股份有限公司 | 一种信号质量处理方法、装置及系统 |
-
2017
- 2017-03-15 JP JP2017050026A patent/JP6673270B2/ja active Active
-
2018
- 2018-01-30 US US15/883,225 patent/US20180267590A1/en not_active Abandoned
Also Published As
Publication number | Publication date |
---|---|
US20180267590A1 (en) | 2018-09-20 |
JP2018156143A (ja) | 2018-10-04 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US10229081B2 (en) | System level crosstalk mitigation | |
US9674013B2 (en) | Enhanced receiver equalization | |
US20110141827A1 (en) | Method and apparatus for dynamically adjusting voltage reference to optimize an i/o system | |
US10469291B2 (en) | System and method to optimize equalization coefficients in a high-speed serial interface | |
JP5804051B2 (ja) | 情報処理装置、情報処理システムおよび通信制御方法 | |
US20140044160A1 (en) | Signal processor, electronic apparatus, method of signal processing, and computer-readable recording medium | |
KR100749853B1 (ko) | 저장 매체 어레이 제어기, 저장 매체 어레이 장치, 저장매체 드라이브, 저장 매체 어레이 제어 방법, 및 저장 매체어레이 제어기의 프로그램을 구현하는 신호전달 매체 | |
JP6673270B2 (ja) | リピータ装置、リピータチップ、カード装置、信号伝送装置、リピータ関連パラメータ設定方法およびリピータ関連パラメータ設定プログラム | |
US20060294278A1 (en) | Computer server | |
US10298420B1 (en) | System and method to enhance feed-forward equalization in a high-speed serial interface | |
US7834638B2 (en) | Differential transmission circuit, disk array apparatus, and output signal setting method | |
JP4832635B2 (ja) | データ伝送システム、データ伝送方法、データ記録装置およびコンピュータシステム | |
US20150346761A1 (en) | Communication apparatus and method for controlling communication apparatus | |
US10860505B1 (en) | System and method for enhancing receiver equalization | |
JP2014002637A (ja) | ディスクアレイ装置、パラメータ設定方法およびプログラム | |
US10644907B1 (en) | System and method of variable equalization for crosstalk minimization | |
JP6151976B2 (ja) | 記録再生装置及び制御方法 | |
US10614003B2 (en) | Memory card reading method which adjusts reader to host interface | |
US20230342321A1 (en) | Enhanced eye-width margin using duty cycle adjust | |
US10660197B2 (en) | Differential pair group equalization system | |
JP7032779B2 (ja) | 汎用バス制御方法、汎用バス制御装置、および汎用バス制御プログラム | |
JP2006053928A (ja) | ホストシステムと周辺装置との通信パラメータの設定方法 | |
US20230318886A1 (en) | Link training scheme for high-speed serializer/deserializer | |
US10735227B1 (en) | System and method to monitor component wear on high speed serial interfaces | |
US20230345625A1 (en) | Differential pair inner-side impedance compensation |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20180705 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20190320 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20190416 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20190617 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20190716 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20190917 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20200204 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20200217 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6673270 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |