JP6668979B2 - Semiconductor device and electric circuit - Google Patents
Semiconductor device and electric circuit Download PDFInfo
- Publication number
- JP6668979B2 JP6668979B2 JP2016132593A JP2016132593A JP6668979B2 JP 6668979 B2 JP6668979 B2 JP 6668979B2 JP 2016132593 A JP2016132593 A JP 2016132593A JP 2016132593 A JP2016132593 A JP 2016132593A JP 6668979 B2 JP6668979 B2 JP 6668979B2
- Authority
- JP
- Japan
- Prior art keywords
- light emitting
- semiconductor device
- layer
- electrode
- current control
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Description
本発明は、発光する発光部と、発光部の電流を制御する電流制御部とを一体に構成した半導体素子に関する。また、その半導体素子を備えた電気回路に関する。 The present invention relates to a semiconductor device in which a light emitting unit that emits light and a current control unit that controls the current of the light emitting unit are integrated. Further, the present invention relates to an electric circuit including the semiconductor element.
照明用のLEDパッケージなどでは、大きな光束を得るために複数のLEDチップを直列に接続した直列接続回路を、さらに複数並列に接続して配置している。そのため、LEDパッケージを構成するLEDのうち、あるLEDチップでショートが発生すると、駆動電圧の低下により、そのLEDチップを含む直列接続回路に電流が集中する。その結果、各種の不具合に発展、拡大していく。たとえば、ショートしたLEDチップを含む直列接続回路には過電流が流れ、LEDチップの劣化が加速的に進行する。また、他の直列接続回路には電流がほとんど流れなくなるため、LEDパッケージの発光パターンが著しく劣化する。 In an LED package for lighting or the like, a plurality of series-connected circuits in which a plurality of LED chips are connected in series to obtain a large luminous flux are further connected and arranged in parallel. For this reason, when a short circuit occurs in a certain LED chip among the LEDs constituting the LED package, the current is concentrated in a series connection circuit including the LED chip due to a decrease in drive voltage. As a result, it develops and expands into various problems. For example, an overcurrent flows in a series connection circuit including a short-circuited LED chip, and the deterioration of the LED chip accelerates. Further, since almost no current flows in the other series-connected circuits, the light emission pattern of the LED package is significantly deteriorated.
ショートしたLEDチップを含む直列接続回路に電流が集中しないように、特許文献1には、各直列接続回路ごとに定電流回路を設けたLED光源装置が記載されている。 Patent Document 1 describes an LED light source device provided with a constant current circuit for each series connection circuit so that current does not concentrate on the series connection circuit including the short-circuited LED chip.
また、特許文献2には、発光部と、発光部の電流を一定に制御するHFET構造である定電流素子とが同一基板上に一体に構成されたIII 族窒化物半導体からなる半導体素子が記載されている。このように一体化した構造とすることで、全体としてのサイズを小型とすることができ、コストの低減を図ることができる。
しかし、特許文献2の半導体素子では、HFET構造がAlGaN層を含むため、発光部の構造においてもn層中にAlGaN層を挿入する必要があり、III 族窒化物半導体からなる発光素子として従来用いられている構造を流用することができなかった。そのため、製造コストが高くなることが問題であった。
However, in the semiconductor device of
そこで本発明は、発光部と、発光部の電流を制御する電流制御部が一体に構成された半導体素子を実現することである。 Therefore, the present invention is to realize a semiconductor element in which a light emitting unit and a current control unit for controlling a current of the light emitting unit are integrally formed.
本発明は、発光部と、発光部の電流を制御する電流制御部とを有した半導体素子であって、発光部は、真性またはn型であるチャネル層、チャネル層と同一組成の材料からなり、チャネル層よりもn型不純物濃度が高いn層、発光層、p層の順に積層された半導体からなる半導体層と、p層上に位置するp電極と、を有し、電流制御部は、p層の一部領域からn層まで達する第1の溝と、第1の溝底面からチャネル層に達する第2の溝と、平面視において第2の溝を挟んでp電極に対向する位置であって第1の溝底面に露出するn層上に設けられたソース電極と、第2の溝の底面および側面に連続して膜状に設けられたゲート絶縁膜と、第2の溝の底面および側面に、ゲート絶縁膜を介して設けられたゲート電極と、を有し、チャネル層とn層によるホモ接合のFET構造であることを特徴とする半導体素子である。 The present invention is a semiconductor device having a light-emitting portion and a current control portion for controlling a current of the light-emitting portion, wherein the light-emitting portion is made of an intrinsic or n-type channel layer and a material having the same composition as the channel layer. A n-type layer having a higher n-type impurity concentration than the channel layer, a light-emitting layer, a semiconductor layer formed of a semiconductor stacked in the order of the p-layer, and a p-electrode located on the p-layer. a first groove extending from a partial region of the p-layer to the n-layer, a second groove extending from the bottom of the first groove to the channel layer, and a position facing the p-electrode with the second groove interposed in plan view. A source electrode provided on the n-layer exposed on the bottom surface of the first groove, a gate insulating film provided in a film shape continuously on the bottom surface and side surfaces of the second groove, and a bottom surface of the second groove and a side surface, has a gate electrode formed via a gate insulating film, a channel layer and the n Is a semiconductor device which is a FET structure homozygous by.
チャネル層は、電流制御部による電流制御性を十分に向上させるために、n層に対して十分に低いn型不純物濃度とすることが望ましく、特に真性とすることが望ましい。 The channel layer desirably has an n-type impurity concentration sufficiently lower than that of the n-layer, and particularly desirably intrinsic, in order to sufficiently improve current controllability by the current controller.
電流制御部は、第2の溝の底面および側面に、ゲート絶縁膜を介して設けられたゲート電極をさらに有していてもよい。また、p電極とゲート電極が電気的に接続されていてもよい。 The current control unit may further include a gate electrode provided on the bottom surface and the side surface of the second groove via a gate insulating film. Further, the p electrode and the gate electrode may be electrically connected.
また、電流制御部は、平面視において第2の溝を挟んでソース電極に対向する位置であって第1の溝底面に設けられたドレイン電極をさらに有していてもよい。また、発光部は、n層に接続する複数のn電極を有し、ドレイン電極は、複数のn電極と電気的に接続されていてもよい。 Further, the current control unit may further include a drain electrode provided at a position facing the source electrode with the second groove interposed therebetween in a plan view and provided on the bottom surface of the first groove. Further, the light emitting section may have a plurality of n electrodes connected to the n layer, and the drain electrode may be electrically connected to the plurality of n electrodes.
本発明は、従来発光素子として利用されている任意の半導体材料に適用可能であるが、特にIII 族窒化物半導体からなる半導体素子への適用が有効である。 The present invention can be applied to any semiconductor material conventionally used as a light emitting element, but is particularly effective to be applied to a semiconductor element made of a group III nitride semiconductor.
また、発光部や電流制御部は複数有していてもよい。たとえば、1以上の発光部と電流制御部が直列接続された直列回路を複数有し、複数の直列回路が並列接続されている構造としてもよい。このような構造の半導体素子において、出力端子が、各直列回路の各電流制御部のゲート電極と接続されたポテンショメータを設けて電気回路を構成し、ポテンショメータによって、ゲート電極に印加される電圧を可変としてもよい。飽和電流値の値を制御することができる。 Further, a plurality of light emitting units and current control units may be provided. For example, a structure may be employed in which a plurality of series circuits in which one or more light emitting units and a current control unit are connected in series, and a plurality of series circuits are connected in parallel. In the semiconductor device having such a structure, an output terminal is provided with a potentiometer connected to the gate electrode of each current control unit of each series circuit to form an electric circuit, and the voltage applied to the gate electrode is varied by the potentiometer. It may be. The value of the saturation current value can be controlled.
また、発光部を5個以上有し、4つの端子点A、B、C、Dに対し、AB間には、AからBに向かって順方向となるように、1以上の発光部が直列接続され、DC間には、DからCに向かって順方向となるように、1以上の発光部が直列接続され、CB間には、CからBに向かって順方向となるように、1以上の発光部が直列接続され、DA間には、DからAに向かって順方向となるように、1以上の発光部が直列接続され、BD間には、BからDに向かって順方向となるように、1以上の発光部と電流制御部が直列接続されている構造としてもよい。このような半導体素子において、出力端子が、電流制御部のゲート電極と接続されたポテンショメータを設けて電気回路を構成し、ポテンショメータによって、ゲート電極に印加される電圧を可変としてもよい。飽和電流値の値を制御することができる。 In addition, it has five or more light-emitting parts, and one or more light-emitting parts are connected in series with four terminal points A, B, C, and D between A and B so as to be in the forward direction from A to B. One or more light emitting units are connected in series between DC so as to be in a forward direction from D to C, and between CB so as to be in a forward direction from C to B. The above-mentioned light-emitting units are connected in series, one or more light-emitting units are connected in series between DA, so as to be in the forward direction from D to A, and between BD, in the forward direction from B to D. In such a case, one or more light emitting units and the current control unit may be connected in series. In such a semiconductor device, the output terminal may be provided with a potentiometer connected to the gate electrode of the current control unit to form an electric circuit, and the voltage applied to the gate electrode may be varied by the potentiometer. The value of the saturation current value can be controlled.
本発明によれば、発光部と発光部の電流を制御する電流制御部とが一体に構成された半導体素子を実現することができるので、素子の小型化を図ることができる。また、発光部には従来のIII 族窒化物半導体からなる発光素子で用いられている構造を用いることができ、低コスト化を図ることができる。 According to the present invention, it is possible to realize a semiconductor device in which the light emitting unit and the current control unit for controlling the current of the light emitting unit are integrally formed, so that the size of the device can be reduced. In addition, a structure used in a conventional light emitting device made of a group III nitride semiconductor can be used for the light emitting portion, and cost reduction can be achieved.
以下、本発明の具体的な実施例について図を参照に説明するが、本発明は実施例に限定されるものではない。 Hereinafter, specific embodiments of the present invention will be described with reference to the drawings, but the present invention is not limited to the embodiments.
図1は、実施例1の半導体素子の構成を示した図である。実施例1の半導体素子は、III 族窒化物半導体からなるフリップチップ型の素子であり、光を放射する発光部10と、発光部10の電流を制御する電流制御部11と、によって構成されている。発光部10は、光を放射する発光ダイオードとして機能する領域である。また、電流制御部11は、発光部10に流れる電流を制御する機能を有した領域であり、FETと同等の機能を有している。図2のように、実施例1の半導体素子は、発光ダイオード(発光部10)とFET(電流制御部11)を直列に接続した回路と等価であり、発光ダイオードのカソードは、FETのドレインと接続された構成である。
FIG. 1 is a diagram illustrating a configuration of a semiconductor device according to a first embodiment. The semiconductor device according to the first embodiment is a flip-chip type device made of a group III nitride semiconductor, and includes a
(発光部10の構成)
まず、発光部10の構成について詳しく説明する。発光部10は、図1のように、基板100と、基板100上にAlNからなるバッファ層(図示しない)を介して位置し、チャネル層101、n層102、発光層103、p層104の順に積層されたIII 族窒化物半導体からなる層と、p層104上に位置する透明電極105と、透明電極105上に絶縁膜106を介して位置するp電極107と、によって構成されている。
(Configuration of the light emitting unit 10)
First, the configuration of the
基板100はサファイア基板であり、その表面には、光取り出し効率を高めるための周期的な凹凸パターンが設けられている。
The
チャネル層101は、基板100の凹凸パターンが設けられている側の表面上に、AlNからなるバッファ層(図示しない)を介して位置している。チャネル層101は、厚さ1μmのアンドープGaNである。
The
なお、チャネル層101は真性でもn型でもよく、電流制御部11のチャネル層として機能するものであればよい。つまり、n層102のSi濃度がチャネル層101よりも高ければよい。チャネル層として十分に機能させ、電流制御部11の電流制御性を向上させるために、チャネル層101はn層102に対して十分に低いSi濃度とすることが望ましく、たとえば、Si濃度が1×1017/cm3 以下のGaN層であってもよい。特に、実施例1のようにアンドープとするのが望ましい。
Note that the
n層102、発光層103、およびp層104は、チャネル層101上にこの順で積層されている。n層102はn−GaNからなる。発光層103は、InGaNからなる井戸層とAlGaNからなる障壁層を交互に積層させたMQW構造である。p層104は、p−GaNからなる。
The n-
なお、チャネル層101、n層102、発光層103、およびp層104の構成は上記に限らず、従来III 族窒化物半導体からなる発光素子において採用されている任意の構成とすることができる。たとえば、n層102は、チャネル層側から順に、n−GaNからなるnコンタクト層、アンドープGaNとn−GaNを順に積層させた静電耐圧層、n−GaNとInGaNを交互に繰り返し積層させたn超格子層、を順に積層させた構造とすることができる。また、p層104は、発光層103側から順に、p−AlGaNとp−InGaNを交互に繰り返し積層させたpクラッド層、p−GaNからなるpコンタクト層、の順に積層させた構造とすることができる。特に、チャネル層101は、n層102のコンタクト層と同一組成とすることができる。
Note that the configurations of the
透明電極105はIZO(亜鉛ドープの酸化インジウム)からなり、p層104上にほぼ全面にわたって設けられている。IZO以外にもITO(スズドープの酸化インジウム)、ICO(セリウムドープの酸化インジウム)、ZnOなどを用いることができる。
The
絶縁膜106は、SiO2 からなり、透明電極105上にほぼ全面にわたって設けられている。絶縁膜106は、屈折率の異なる誘電体(たとえばSiO2 とTiO2 )を所定の厚さで交互に積層させたDBR構造としてもよく、これにより発光層103から放射される光を基板100側へと効率的に反射させることで、光の取り出し効率の向上を図ることができる。
The insulating
p電極107は、絶縁膜106上に設けられている。絶縁膜106にはその絶縁膜106を貫通する孔が設けられており、その孔を介して透明電極105とp電極107は電気的に接続されている。p電極107の平面パターンは、従来の発光素子に用いているものをそのまま流用することができる。
The p-
以上述べた発光部10は、従来の発光素子と同様の構成であり、その機能も同様である。つまり、導通によって青色に発光する。
The
(電流制御部11の構成)
次に、電流制御部11の構成について詳しく説明する。電流制御部11は、図1のように、チャネル層101、n層102、ソース電極110、ゲート絶縁膜111、ゲート電極112、ドレイン電極113、n層102を露出させる第1の溝114、チャネル層101を露出させる第2の溝115、によって構成されている。
(Configuration of Current Control Unit 11)
Next, the configuration of the
第1の溝114は、p層104側からエッチングして形成した溝であり、n層102のnコンタクト層に達する深さである。この第1の溝114が形成された領域が電流制御部11として機能する領域である。従来の発光素子の作製では、n電極を設けるためにn層を露出させる溝をドライエッチングにより設けるが、第1の溝114はそれを流用することができる。
The
第2の溝115は、第1の溝114によって露出したn層102をさらにエッチングして形成した溝であり、チャネル層101に達する深さである。
The
なお、第1の溝114および第2の溝115の側面は、底面に対して垂直であってもよいし、傾斜していてもよい。
The side surfaces of the
ソース電極110およびドレイン電極113は、第1の溝114の底面に露出するn層102上にそれぞれ離間して設けられている。また、ソース電極110とp電極107は、平面視において第2の溝115を挟んで対向して設けられ、かつ、ソース電極110とドレイン電極113は、平面視において第2の溝115を挟んで対向して設けられている。
The
ゲート絶縁膜111は、SiO2 からなり、第2の溝115の底面および側面に連続して膜状に設けられている。実施例1では、絶縁膜106とゲート絶縁膜111で同一の材料を用い、一体化することで構成の簡素化を図っている。ゲート絶縁膜111の厚さは、たとえば0.1μmである。なお、絶縁膜106とゲート絶縁膜111とで異なる材料を用いてもよい。
The
ゲート電極112は、Ti/Alからなり、ゲート絶縁膜111を介して、第2の溝115の底面および側面に設けられている。
The
以上述べた電流制御部11は、FETとして機能する領域である。つまり、第2の溝115の底面に露出するチャネル層101表面近傍がチャネルとして動作し、ゲート電極112への電圧印加によってドレイン電極113側からソース電極110側へとチャネルを流れる電子の量を制御することで、ソース−ドレイン間の飽和電流の値を制御することができる。
The
なお、ドレイン電極113は、電流制御部11の定電流動作の機能には寄与していないが、従来の発光素子の構造を実施例1の半導体素子に流用する場合に、ドレイン電極113を設けることで電極パターンの最適化が容易となる。
Although the
次に、実施例1の半導体素子の動作について説明する。実施例1の半導体素子は、発光ダイオードとして機能する発光部10と、FETとして機能する電流制御部11が直列接続された構成である(図2参照)。そのため、発光部10のp電極107と、電流制御部11のソース電極110との間に電圧が印加されると、発光部10は、電流制御部11のゲート電極112に印加されたゲート電圧値に基づく定電流で駆動され、発光する。
Next, the operation of the semiconductor device of the first embodiment will be described. The semiconductor device of the first embodiment has a configuration in which a
図3は、実施例1の半導体素子のI−V特性をシミュレーションにより求めた結果を示すグラフである。また、比較のため、発光部10、電流制御部11それぞれのI−V特性もグラフに示している。図3のように、発光部10は通常の発光ダイオードと同様のI−V特性を有しており、順方向電圧を超えると急激に電流が流れる特性となっている。また、電流制御部11は、電圧の増加とともに電流が増加していくが、ある一定の電圧以上で電流が飽和して一定値となる特性であり、FETと同様のI−V特性を有していることがわかる。実施例1の半導体素子は、発光部10と電流制御部11の直列接続であるため、図3のように、順方向電圧を超えると電流がおよそ線形に増加していき、ある電圧以上で電流が飽和して一定値になるというI−V特性になっている。
FIG. 3 is a graph showing a result obtained by simulation of an IV characteristic of the semiconductor device of Example 1. For comparison, the IV characteristics of the
以上、実施例1の半導体素子によれば、発光部10と、その発光部10の電流をある電圧以上で一定に制御する電流制御部11と、を一体化して1つの素子として実現でき、素子の小型化、低コスト化を図ることができる。また、実施例1の半導体素子は、発光部11の素子構造として従来の発光素子の構造を流用することができるので、低コスト化を図ることができる。
As described above, according to the semiconductor device of the first embodiment, the
特に、実施例1の半導体素子は、n電極が複数分散されて設けられた構造の発光素子を流用して作製する場合に有効である。発光部10にそれら複数のn電極を設け、複数のn電極と電気的に接続する1つの電極として電流制御部11のドレイン電極113を設けることで、実施例1の半導体素子の電極パターンの設定を容易に行うことができる。つまり、素子面方向への電流拡散を最適化し、発光パターンの均一化を容易に行うことができるとともに、電流制御部11における定電流動作を最適化することができる。
In particular, the semiconductor device of Example 1 is effective when a light-emitting device having a structure in which a plurality of n-electrodes are dispersed is used. By providing the plurality of n-electrodes in the
その一例として、図12のフリップチップ型の半導体素子を示す。図12の半導体素子は、透明電極105を覆う絶縁膜106には、ドット状の孔120が複数設けられ、絶縁膜106上には、その孔120を介して接続する反射電極121が設けられている。この反射電極121によってサファイア基板100側へと光を反射させて光取り出し効率を向上させている。また、n層102を露出させるためのドット状の孔123が複数設けられており、その孔123の底面に露出するn層102には、それぞれn電極122が設けられている。また、反射電極121、n電極122、絶縁膜106を覆うようにして絶縁膜124が設けている。絶縁膜124中には、反射電極121と接続するp配線電極125が設けられており、絶縁膜124上に設けられたp電極107と接続されている。また、絶縁膜124中には、複数のn電極122と接続するn配線電極126が設けられていて、p配線電極125とは接触しないように分離して設けられている。ドレイン電極113は、絶縁膜124上から溝114底面に露出するn層102表面にかけて連続して設けられており、絶縁膜124上のドレイン電極113とn配線電極126が孔を介して接続されている。この図12の半導体素子では、従来のフリップチップ型の発光素子に用いていたp電極107、n電極122のパターンをそのまま流用して実現されており、電極パターンの設定が容易である。
As an example, a flip-chip type semiconductor device shown in FIG. 12 is shown. In the semiconductor element of FIG. 12, a plurality of dot-shaped
図4は、実施例2の半導体素子と等価な回路の構成を示した回路図である。図4のように、実施例2の半導体素子は、m個の発光部10と1個の電流制御部11が直列に接続された直列回路を有し、この直列回路が並列にn個接続された構成であり、発光部10のp電極107に直流電源200の正極、電流制御部11のソース電極110が直流電源200の負極に接続されている。m、nは任意の自然数であるが図では簡便のためm=n=3の場合を示している。また、実施例2の半導体素子は、実施例1の半導体素子の発光部10をm×n個、電流制御部11をn個とし、それらの電極を上記のように接続することで実現されたモノリシック構造の素子である。
FIG. 4 is a circuit diagram showing a configuration of a circuit equivalent to the semiconductor element of the second embodiment. As shown in FIG. 4, the semiconductor device of the second embodiment has a series circuit in which m
複数の発光部10や電流制御部11を分離するための分離溝は、チャネル層101に達する深さまで形成してもよいし、基板100に達する深さまで形成してもよい。
The separation groove for separating the plurality of light emitting
実施例2の半導体素子では、ある発光部10にショートが発生しても、電流制御部11によってその発光部10を含む直列回路の電流は一定に保たれる。したがって、ショートした発光部10を含む直列回路に過電流が流れてその列の正常な発光部10が加速的に劣化してしまうのが防止されている。また、発光しないのはショートした発光部10のみであり、他の発光部10は正常に発光するため、発光パターンもおよそ維持される。
In the semiconductor device of the second embodiment, even if a short circuit occurs in a certain
なお、実施例2の半導体素子では、m×n個の発光部10とn個の電流制御部11全体を1つの半導体素子で実現し、素子の小型化、低コスト化を図っているが、各直列回路(m個の発光部10と1個の電流制御部11)を1つの半導体素子として、それを並列接続した構成としてもよい。また、1個の発光部10と1個の電流制御部11のみを1つの半導体素子としてもよい。
In the semiconductor device according to the second embodiment, the entirety of m × n light emitting
図5は、実施例3の電気回路の構成を示した回路図である。実施例3の電気回路は、実施例2の半導体素子に、ポテンショメータRを設けたものである。ポテンショメータRの両端は発光部10のp電極107、電流制御部11のソース電極110に接続されており、出力端子は電流制御部11のゲート電極112に接続されている。ポテンショメータRは、可変抵抗器の一種であり、つまみの回転角や位置によって抵抗値を可変とした装置である。
FIG. 5 is a circuit diagram illustrating a configuration of an electric circuit according to the third embodiment. The electric circuit according to the third embodiment is obtained by providing a potentiometer R to the semiconductor element according to the second embodiment. Both ends of the potentiometer R are connected to the p-
実施例3の電気回路では、ポテンショメータRのつまみを操作して抵抗値を変化させることにより、電流制御部11のゲート電極112に印加される電圧値を変化させることができ、各直列回路の飽和電流値を制御することができる。
In the electric circuit according to the third embodiment, the voltage value applied to the
図6は、実施例4の半導体素子の構成を示した回路図である。図6のように、実施例4の半導体素子は、実施例3の半導体素子における各直列回路に対して、逆並列接続する直列回路を追加したものである。 FIG. 6 is a circuit diagram showing a configuration of the semiconductor device of the fourth embodiment. As shown in FIG. 6, the semiconductor device of the fourth embodiment is obtained by adding a series circuit connected in anti-parallel to each series circuit of the semiconductor device of the third embodiment.
この実施例4の半導体素子は、交流電源400により駆動することができる。ここで、実施例4の半導体素子には電流制御部11が設けられているため、各直列回路を流れる最大電流が抑えられ、一定の電流値となる時間が長くなる。その結果、一定の明るさで光っている時間が長くなり、光のちらつきが軽減されている。実施例4においても、ポテンショメータを設けて電流制御部11のゲート電極112に印加される電圧値を変化させることができるようにしてもよい。
The semiconductor device of the fourth embodiment can be driven by an
図7は、実施例5の半導体素子について、等価な回路図で示したものである。実施例5の半導体素子は、実施例1の半導体素子の発光部10を複数個、電流制御部11を1個とし、それらのp電極107、ソース電極110を下記のように接続することで実現されたモノリシック構造の素子である。図7のように、実施例5の半導体素子は、複数個の発光部10を以下に説明するブリッジ回路とした構成の素子である。
FIG. 7 shows an equivalent circuit diagram of the semiconductor device of the fifth embodiment. The semiconductor device of the fifth embodiment is realized by using a plurality of light emitting
ブリッジ回路は、図7のように、4点A、B、C、Dを接続点として、次のように発光部10が接続されている。AB間には、Aを高電位として順方向となるようにn(nは自然数)個の発光部10が直列接続されている。BD間には、Bを高電位として順方向となるようにm(mは自然数)個の発光部10と1個の電流制御部11が直列接続されている。DC間には、Dを高電位として順方向となるようにn個の発光部10が直列接続されている。CB間には、Cを高電位として順方向となるようにn個の発光部10が直列接続されている。DA間には、Dを高電位として順方向となるようにn個の発光部10が直列接続されている。なお、図では簡便のためm=n=3の場合を示している。
In the bridge circuit, as shown in FIG. 7, the
実施例5の半導体素子は、交流電源500により駆動される。点Aが高電位で点Cが低電位となった場合には、A−B−D−Cの順に直列接続された発光部10が通電して発光する。また、点Cが高電位で点Aが低電位となった場合には、C−B−D−Aの順に直列接続された発光部10が通電して発光する。このように、点A、Cのいずれが高電位となった場合も、過半数の発光部10を発光させることができる。
The semiconductor element of the fifth embodiment is driven by an
ここで、実施例5の半導体素子のBD間には電流制御部11が設けられているため、最大電流が抑えられ、一定の電流値となる時間が長くなる。その結果、一定の明るさで光っている時間が長くなり、光のちらつきが軽減されている。また、実施例5の半導体素子は、図7の回路図と等価な構造を1つの半導体素子で実現するため、素子の小型化、低コスト化が図られている。
Here, since the
実施例3と同様に、実施例5の半導体素子にポテンショメータRを設けた電気回路を構成してもよい(図11参照)。ポテンショメータRの両端は、点B、Dにそれぞれ接続されており、出力端子は電流制御部11のゲート電極112に接続されている。この電気回路では、ポテンショメータRのつまみを操作して抵抗値を変化させることにより、電流制御部11のゲート電極112に印加される電圧値を変化させることができ、飽和電流値を制御することができる。
Similarly to the third embodiment, an electric circuit in which the potentiometer R is provided in the semiconductor element of the fifth embodiment may be configured (see FIG. 11). Both ends of the potentiometer R are connected to points B and D, respectively, and the output terminal is connected to the
図8は、実施例6の半導体素子の構成を示した図である。実施例6の半導体素子は、実施例1の半導体素子における電流制御部11に替えて電流制御部61を設けたものである。電流制御部61は、電流制御部11におけるドレイン電極113を省いた構造である。他の構成については実施例1の半導体素子と同様である。
FIG. 8 is a diagram showing the configuration of the semiconductor device of the sixth embodiment. The semiconductor device according to the sixth embodiment is different from the semiconductor device according to the first embodiment in that a
実施例1では、電流制御部11にドレイン電極113を残すことで元の素子の電極パターンとの整合性を取っている。しかし、ドレイン電極113は電流制御部11の電流制御機能には寄与していない構成部分である。そこで、実施例6の半導体素子のように、ドレイン電極113を省略することにより、素子の構成をより簡略化することができ、低コスト化を図ることができる。特に、n電極が複数箇所に分散しておらず、1つのn電極が設けられている発光素子の構造を流用する場合に、実施例6の半導体素子は特に有効である。
In the first embodiment, the
たとえば、従来の発光素子におけるn電極のパターンを実施例6の半導体素子のソース電極110のパターンとし、そのソース電極110とp電極107との間に第2の溝115およびゲート電極112が位置するようなパターンとすればよい。
For example, the pattern of the n-electrode in the conventional light-emitting element is used as the pattern of the
具体例を図10に示す。図10(a)は、流用する発光素子の電極パターンを示し、図10(b)はそれを流用した実施例6の半導体素子の電極パターンを示している。図10(a)のように、流用する発光素子は平面視で矩形の素子であり、p電極107のパターンを長辺に沿って直線状の配線パターンとし、n電極108のパターンをその対辺である長辺に沿って直線状の配線パターンとしている。図10(b)に示すように、実施例6の半導体素子では、p電極107のパターンはそのままとし、n電極108のパターンもほぼそのままソース電極110として流用し、p電極107とソース電極110との間であってソース電極110よりの位置に、長辺に沿って直線状のゲート電極112を設けている。
A specific example is shown in FIG. FIG. 10A shows an electrode pattern of a light emitting element to be diverted, and FIG. 10B shows an electrode pattern of a semiconductor element of Example 6 using the diverted light emitting element. As shown in FIG. 10A, the light emitting element to be diverted is a rectangular element in plan view, the pattern of the p-
図9は、実施例7の半導体素子の構成を示した図である。実施例7の半導体素子は、実施例1の半導体素子における発光部10、電流制御部11に替えて発光部80、電流制御部81を設けたものであり、実施例6の半導体素子からドレイン電極113を省き、p電極107に替えてp電極807を設けたものである。p電極807は、p電極107を電流制御部11のゲート絶縁膜111上にまで延伸させたものである。また、p電極807がn層102に接触しないように、p電極807とn層102の間には絶縁膜106を設けている。他の構成については実施例6の半導体素子と同様である。
FIG. 9 is a diagram showing a configuration of the semiconductor device of the seventh embodiment. The semiconductor device according to the seventh embodiment is different from the semiconductor device according to the first embodiment in that a
この実施例7の半導体素子は、図2に示した回路図において発光ダイオードのアノードとFETのゲートとを接続した回路と等価であり、電流制御部81によって発光部80を定電流駆動させることができる。
The semiconductor device of the seventh embodiment is equivalent to a circuit in which the anode of the light emitting diode and the gate of the FET are connected in the circuit diagram shown in FIG. 2, and the
(変形例)
実施例の半導体素子はフリップチップ型の素子であるが、本発明はこれに限るものではなく、フェイスアップ型の素子や、基板主面に垂直方向に導通を取る縦型の素子などにも適用することができる。
(Modification)
Although the semiconductor element of the embodiment is a flip-chip type element, the present invention is not limited to this, and is also applicable to a face-up type element, a vertical element which conducts vertically to the main surface of the substrate, and the like. can do.
また、実施例6、7に示した半導体素子は、発光部と電流制御部がそれぞれ1個の場合であるが、複数個とすることで実施例2〜5に示した半導体素子と同様の素子を実現することも可能である。 The semiconductor elements shown in Examples 6 and 7 each have one light emitting part and one current control part. It is also possible to realize.
本発明の半導体素子は、照明用のLEDパッケージなどに用いることができる。 The semiconductor element of the present invention can be used for an LED package for lighting and the like.
10:発光部
11:電流制御部
100:基板
101:チャネル層
102:n層
103:発光層
104:p層
105:透明電極
106:絶縁膜
107:p電極
110:ソース電極
111:ゲート絶縁膜
112:ゲート電極
113:ドレイン電極
Reference Signs List 10: light emitting unit 11: current control unit 100: substrate 101: channel layer 102: n layer 103: light emitting layer 104: p layer 105: transparent electrode 106: insulating film 107: p electrode 110: source electrode 111: gate insulating film 112 : Gate electrode 113 : Drain electrode
Claims (10)
前記発光部は、
真性またはn型であるチャネル層、前記チャネル層と同一組成の材料からなり、前記チャネル層よりもn型不純物濃度が高いn層、発光層、p層の順に積層された半導体からなる半導体層と、
前記p層上に位置するp電極と、を有し、
前記電流制御部は、
前記p層の一部領域から前記n層まで達する第1の溝と、
前記第1の溝底面から前記チャネル層に達する第2の溝と、
平面視において前記第2の溝を挟んで前記p電極に対向する位置であって前記第1の溝底面に露出する前記n層上に設けられたソース電極と、
前記第2の溝の底面および側面に連続して膜状に設けられたゲート絶縁膜と、
前記第2の溝の底面および側面に、前記ゲート絶縁膜を介して設けられたゲート電極と、
を有し、前記チャネル層と前記n層によるホモ接合のFET構造である、
ことを特徴とする半導体素子。 A light emitting unit, a semiconductor device having a current control unit for controlling the current of the light emitting unit,
The light emitting section is
An intrinsic or n-type channel layer, a semiconductor layer made of a material having the same composition as the channel layer and having a higher n-type impurity concentration than the channel layer; ,
A p-electrode located on the p-layer,
The current controller,
A first groove extending from a partial region of the p-layer to the n-layer;
A second groove reaching the channel layer from the bottom surface of the first groove;
A source electrode provided on the n-layer exposed to the bottom surface of the first groove at a position facing the p-electrode with the second groove interposed therebetween in plan view;
A gate insulating film continuously provided in a film shape on a bottom surface and a side surface of the second groove;
A gate electrode provided on the bottom surface and the side surface of the second groove via the gate insulating film;
Having a homojunction FET structure of the channel layer and the n-layer,
A semiconductor element characterized by the above-mentioned.
前記ドレイン電極は、複数の前記n電極と電気的に接続されている、
ことを特徴とする請求項3に記載の半導体素子。 The light emitting unit has a plurality of n electrodes connected to the n layer,
The drain electrode is electrically connected to the plurality of n-electrodes,
4. The semiconductor device according to claim 3, wherein:
複数の前記直列回路が並列接続されている、
ことを特徴とする請求項1ないし請求項6のいずれか1項に記載の半導体素子。 A plurality of series circuits in which the one or more light emitting units and the current control unit are connected in series;
A plurality of the series circuits are connected in parallel,
The semiconductor device according to any one of claims 1 to 6, wherein:
4つの端子点A、B、C、Dに対し、
AB間には、AからBに向かって順方向となるように、1以上の前記発光部が直列接続され、
DC間には、DからCに向かって順方向となるように、1以上の前記発光部が直列接続され、
CB間には、CからBに向かって順方向となるように、1以上の前記発光部が直列接続され、
DA間には、DからAに向かって順方向となるように、1以上の前記発光部が直列接続され、
BD間には、BからDに向かって順方向となるように、1以上の前記発光部と前記電流制御部が直列接続されている、
ことを特徴とする請求項1ないし請求項6のいずれか1項に記載の半導体素子。 It has five or more light emitting parts,
For four terminal points A, B, C, D,
Between AB, one or more of the light emitting units are connected in series so as to be in the forward direction from A to B,
Between DC, one or more of the light emitting units are connected in series so as to be in a forward direction from D to C,
One or more light emitting units are connected in series between CB so as to be in a forward direction from C to B,
Between the DAs, one or more of the light emitting units are connected in series so as to be in the forward direction from D to A,
Between the BDs, one or more of the light emitting units and the current control unit are connected in series so as to be in the forward direction from B to D.
The semiconductor device according to any one of claims 1 to 6, wherein:
出力端子が、各前記直列回路の各前記電流制御部の前記ゲート電極と接続されたポテンショメータと、を有し、
前記ポテンショメータによって、前記ゲート電極に印加される電圧を可変とした、
ことを特徴とする電気回路。 A semiconductor device according to claim 7,
An output terminal having a potentiometer connected to the gate electrode of each current control unit of each series circuit;
By the potentiometer, the voltage applied to the gate electrode was variable,
An electric circuit, characterized by:
出力端子が、前記電流制御部の前記ゲート電極と接続されたポテンショメータと、を有し、
前記ポテンショメータによって、前記ゲート電極に印加される電圧を可変とした、
ことを特徴とする電気回路。 A semiconductor device according to claim 8,
An output terminal having a potentiometer connected to the gate electrode of the current control unit;
By the potentiometer, the voltage applied to the gate electrode was variable,
An electric circuit, characterized by:
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2016132593A JP6668979B2 (en) | 2016-07-04 | 2016-07-04 | Semiconductor device and electric circuit |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2016132593A JP6668979B2 (en) | 2016-07-04 | 2016-07-04 | Semiconductor device and electric circuit |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2018006600A JP2018006600A (en) | 2018-01-11 |
JP6668979B2 true JP6668979B2 (en) | 2020-03-18 |
Family
ID=60949847
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2016132593A Active JP6668979B2 (en) | 2016-07-04 | 2016-07-04 | Semiconductor device and electric circuit |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP6668979B2 (en) |
Family Cites Families (12)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0651002Y2 (en) * | 1985-02-25 | 1994-12-21 | 日立電線株式会社 | Light emitting diode |
JP4089858B2 (en) * | 2000-09-01 | 2008-05-28 | 国立大学法人東北大学 | Semiconductor device |
KR100631967B1 (en) * | 2005-02-25 | 2006-10-11 | 삼성전기주식회사 | Nitride semiconductor light emitting device for flip chip |
JP4884883B2 (en) * | 2006-08-18 | 2012-02-29 | 古河電気工業株式会社 | Group III nitride semiconductor device |
JP2009071220A (en) * | 2007-09-18 | 2009-04-02 | Toyoda Gosei Co Ltd | Group iii nitride compound semiconductor light emitting element |
JP4761319B2 (en) * | 2008-02-19 | 2011-08-31 | シャープ株式会社 | Nitride semiconductor device and power conversion device including the same |
WO2010113316A1 (en) * | 2009-04-03 | 2010-10-07 | Necディスプレイソリューションズ株式会社 | Led drive device and led drive control method |
JP5589329B2 (en) * | 2009-09-24 | 2014-09-17 | 豊田合成株式会社 | Semiconductor device and power conversion device made of group III nitride semiconductor |
JP2011071339A (en) * | 2009-09-25 | 2011-04-07 | Toyoda Gosei Co Ltd | Light-emitting element |
TWI484626B (en) * | 2012-02-21 | 2015-05-11 | Formosa Epitaxy Inc | Semiconductor light-emitting component and light-emitting device having same |
JP6038745B2 (en) * | 2013-08-22 | 2016-12-07 | 株式会社東芝 | Diode circuit and DC-DC converter |
US9502602B2 (en) * | 2014-12-31 | 2016-11-22 | National Tsing Hua University | Structure of high electron mobility light emitting transistor |
-
2016
- 2016-07-04 JP JP2016132593A patent/JP6668979B2/en active Active
Also Published As
Publication number | Publication date |
---|---|
JP2018006600A (en) | 2018-01-11 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5799124B2 (en) | AC drive type light emitting diode | |
JP5193048B2 (en) | Light emitting device having vertically stacked light emitting diodes | |
JP5992662B2 (en) | Monolithic optoelectronic semiconductor body and manufacturing method thereof | |
US7592633B2 (en) | Semiconductor light emitting device | |
US8212276B2 (en) | Arrangement of electrodes for light emitting device | |
US8084775B2 (en) | Light sources with serially connected LED segments including current blocking diodes | |
JP2009071220A (en) | Group iii nitride compound semiconductor light emitting element | |
JP6707142B2 (en) | Light emitting module and display device including light emitting module | |
JP2007173548A (en) | Light-emitting device and luminaire | |
JP2011249411A (en) | Semiconductor light-emitting element, light-emitting device, illumination device, display device, signal light unit and road information device | |
TWI412162B (en) | Semiconductor light-emitting element | |
KR100716645B1 (en) | Light emitting device having vertically stacked light emitting diodes | |
JP6668979B2 (en) | Semiconductor device and electric circuit | |
JP2008071946A (en) | Semiconductor light emitting element array | |
KR101643688B1 (en) | Semiconductor light emitting device | |
KR101651923B1 (en) | Light Emitting Diode With A High Operating Voltage And Method Of Manufacturing The Same | |
US20080129198A1 (en) | Light-emitting diode device | |
JP2010177446A (en) | Light-emitting element | |
JP2013048163A (en) | Semiconductor light-emitting element, light-emitting device and semiconductor light-emitting element manufacturing method | |
KR20160082491A (en) | Light Emitting Diode With A High Operating Voltage And Method Of Manufacturing The Same | |
JP2008177376A (en) | Light-emitting device and its driving method |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20180830 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20190621 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20190702 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20190829 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20200128 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20200210 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6668979 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |