JP6665669B2 - Power converter - Google Patents
Power converter Download PDFInfo
- Publication number
- JP6665669B2 JP6665669B2 JP2016093999A JP2016093999A JP6665669B2 JP 6665669 B2 JP6665669 B2 JP 6665669B2 JP 2016093999 A JP2016093999 A JP 2016093999A JP 2016093999 A JP2016093999 A JP 2016093999A JP 6665669 B2 JP6665669 B2 JP 6665669B2
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor element
- control signal
- phase
- current
- carrier
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 239000004065 semiconductor Substances 0.000 claims description 159
- 230000010363 phase shift Effects 0.000 claims description 16
- 238000006243 chemical reaction Methods 0.000 description 19
- 238000010586 diagram Methods 0.000 description 13
- 230000000694 effects Effects 0.000 description 8
- 238000005259 measurement Methods 0.000 description 8
- 230000007274 generation of a signal involved in cell-cell signaling Effects 0.000 description 6
- 238000000034 method Methods 0.000 description 6
- 230000007704 transition Effects 0.000 description 4
- 238000001514 detection method Methods 0.000 description 3
- 230000002457 bidirectional effect Effects 0.000 description 2
- 230000005540 biological transmission Effects 0.000 description 2
- 230000000052 comparative effect Effects 0.000 description 2
- 230000003111 delayed effect Effects 0.000 description 2
- 238000004904 shortening Methods 0.000 description 2
- 238000003860 storage Methods 0.000 description 2
- 239000003990 capacitor Substances 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 230000001934 delay Effects 0.000 description 1
- 238000009499 grossing Methods 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
Images
Landscapes
- Inverter Devices (AREA)
Description
本発明は、インバータやDC−DCコンバータ等の電力変換装置に関する。 The present invention relates to a power conversion device such as an inverter and a DC-DC converter.
インバータやDC−DCコンバータ等の電力変換装置として、IGBT等の複数の半導体素子と、該半導体素子に接続した制御部とを備えるものが知られている。上記半導体素子には、上アーム側に配された上アーム半導体素子と、下アーム側に配された下アーム半導体素子とがある。上記電力変換装置は、これらの半導体素子を制御部によってスイッチング動作させ、これにより、電力変換を行うよう構成されている。 2. Description of the Related Art As a power conversion device such as an inverter or a DC-DC converter, a device including a plurality of semiconductor elements such as an IGBT and a control unit connected to the semiconductor elements is known. The semiconductor element includes an upper arm semiconductor element arranged on the upper arm side and a lower arm semiconductor element arranged on the lower arm side. The power conversion device is configured to perform a switching operation of these semiconductor elements by a control unit, thereby performing power conversion.
制御部は、半導体素子のスイッチング動作を、PWM制御により制御している。また、電力変換装置には、ホール素子等の電流センサが設けられている。上記制御部は、電流センサを用いて出力電流を測定し、その測定値を利用して、半導体素子の動作制御を行っている。 The control unit controls the switching operation of the semiconductor element by PWM control. Further, the power conversion device is provided with a current sensor such as a Hall element. The control unit measures the output current using a current sensor, and controls the operation of the semiconductor element using the measured value.
また、制御部には、半導体素子を過電流から保護する回路が形成されている。例えば、制御部に、半導体素子に接続したシャント抵抗を設けてある。そして、半導体素子のオン電流の一部、あるいは全部をシャント抵抗に流し、このとき生じた電圧降下を測定するよう構成してある。これにより、オン電流を測定している。制御部は、オン電流が予め定められた上限値を超えた場合には、半導体素子のオンデューティを低減させる。これにより、半導体素子を過電流から保護している。 Further, a circuit for protecting the semiconductor element from overcurrent is formed in the control unit. For example, a shunt resistor connected to the semiconductor element is provided in the control unit. Then, part or all of the ON current of the semiconductor element is caused to flow through the shunt resistor, and the voltage drop generated at this time is measured. Thereby, the on-current is measured. The control unit reduces the on-duty of the semiconductor element when the on-current exceeds a predetermined upper limit. This protects the semiconductor element from overcurrent.
近年、制御部によって測定された上記オン電流の値を用いて、電力変換装置の出力電流を算出する試みがなされている(下記特許文献1参照)。このようにすると、電流センサを設ける必要がなくなるため、部品点数を低減でき、電力変換装置の製造コストを低減することが可能になる。
In recent years, attempts have been made to calculate the output current of the power conversion device using the value of the on-current measured by the control unit (see
しかしながら、制御部を用いると、オン電流を正確に算出できない可能性がある。すなわち、半導体素子をオンした直後は、オン電流にリンギングが重畳する(図21参照)。また、上述したように、制御部は、半導体素子をPWM制御している。そのため、変調率が高い場合等に、一部の半導体素子のオン時間が短くなる場合がある。この場合、半導体素子がオンした直後にオン電流を測定せざるを得ず、リンギングの影響を受けて、オン電流を正確に測定できなくなる。そのため、出力電流を正確に算出できない。 However, if the control unit is used, there is a possibility that the ON current cannot be calculated accurately. That is, immediately after the semiconductor element is turned on, ringing is superimposed on the on current (see FIG. 21). Further, as described above, the control unit performs PWM control on the semiconductor element. Therefore, when the modulation rate is high, the on-time of some semiconductor elements may be short. In this case, the ON current must be measured immediately after the semiconductor element is turned ON, and the ON current cannot be accurately measured due to the influence of ringing. Therefore, the output current cannot be calculated accurately.
この問題を解決するため、特許文献1の電力変換装置では、半導体素子のオン時間が所定値より短い場合には、オン時間を長くし、オンしてから一定時間経過してリンギングが小さくなってから、オン電流を測定している(図22参照)。これにより、出力電流を正確に測定している。
In order to solve this problem, in the power conversion device of
しかしながら、上記電力変換装置では、半導体素子のオン時間が短い場合には、オン時間を長くしてオン電流を測定しているため、オンデューティが変動するという問題がある。そのため、半導体素子のオン時間を短くする期間を別途設け、全体のオンデューティを調整する必要がある。 However, in the above power converter, when the ON time of the semiconductor element is short, the ON time is lengthened and the ON current is measured, so that there is a problem that the ON duty fluctuates. Therefore, it is necessary to separately provide a period for shortening the on-time of the semiconductor element and adjust the entire on-duty.
本発明は、かかる課題に鑑みてなされたものであり、出力電流を正確に測定でき、半導体素子のオンデューティを調整する必要がない電力変換装置を提供しようとするものである。 The present invention has been made in view of such a problem, and an object of the present invention is to provide a power converter that can accurately measure an output current and does not need to adjust the on-duty of a semiconductor element.
本発明の一態様は、互いに直列に接続された、上アーム半導体素子(2H)と下アーム半導体素子(2L)との半導体素子(2)と、
該半導体素子のスイッチング動作を、PWM制御により制御する制御部(3)とを備え、
該制御部は、上記上アーム半導体素子と上記下アーム半導体素子とのいずれか一方をオンする制御信号(VG)を発生する信号発生部(4)と、
上記半導体素子のオン電流(ION)を測定することにより、出力電流(IOUT)を測定する電流測定部(5)とを有し、
該電流測定部は、上記オン電流を、所定のタイミングで繰り返し測定するよう構成され、
上記制御部は、上記上アーム半導体素子と上記下アーム半導体素子との一対の上記半導体素子のうち一方の上記半導体素子がオンする時間(TON)が、予め定められた閾時間(Tth)より短い場合には、上記制御信号の位相をシフトさせ、他方の上記半導体素子の上記オン電流を測定するよう構成されている、電力変換装置にある。
One embodiment of the present invention is a semiconductor element (2) including an upper arm semiconductor element (2 H ) and a lower arm semiconductor element (2 L ) connected in series with each other;
A control unit (3) for controlling a switching operation of the semiconductor element by PWM control;
A signal generator (4) for generating a control signal (V G ) for turning on one of the upper arm semiconductor element and the lower arm semiconductor element;
A current measuring section (5) for measuring an output current (I OUT ) by measuring an ON current (I ON ) of the semiconductor element;
The current measuring unit is configured to repeatedly measure the on-current at a predetermined timing,
The control unit is configured to set a time (T ON ) during which one of the pair of semiconductor elements of the upper arm semiconductor element and the lower arm semiconductor element is turned on (T ON ) to a predetermined threshold time (T th ). If it is shorter, there is a power converter configured to shift the phase of the control signal and measure the on-current of the other semiconductor element.
上記電力変換装置の制御部は、上アーム半導体素子と下アーム半導体との一対の半導体素子のうち一方の半導体素子がオンする時間が、上記閾時間より短い場合には、上記制御信号の位相をシフトさせ、他方の半導体素子のオン電流を測定するよう構成されている。
このようにすると、半導体素子のオン時間を変更することなく、オン電流を正確に測定できる。
すなわち、上記態様では、上記一方の半導体素子のオン時間が上記閾時間より短い場合は、制御信号の位相をシフトさせる。そのため、制御信号の幅、すなわちオン時間は変動せず、オンデューティは変動しない。したがって、従来のように、オン電流を測定した後、オンデューティの調整をする必要はない。
また、上記態様では、オン時間が短い上記一方の半導体素子の代わりに、他方の半導体素子のオン電流を測定している。そのため、一方の半導体素子がオンした直後、リンギングが発生しているときに、該一方の半導体素子のオン電流を測定しなくてすむ。したがって、リンギングの影響を大きく受けることなく、半導体素子のオン電流を正確に測定でき、電力変換装置の出力電流を正確に測定することが可能になる。
The control unit of the power conversion device, when the time during which one of the pair of semiconductor elements of the upper arm semiconductor element and the lower arm semiconductor turns on is shorter than the threshold time, changes the phase of the control signal. The shift is performed, and the on-current of the other semiconductor element is measured.
In this way, the ON current can be accurately measured without changing the ON time of the semiconductor element.
That is, in the above aspect, when the ON time of the one semiconductor element is shorter than the threshold time, the phase of the control signal is shifted. Therefore, the width of the control signal, that is, the on-time does not change, and the on-duty does not change. Therefore, it is not necessary to adjust the on-duty after measuring the on-current as in the related art.
In the above aspect, the on-current of the other semiconductor element is measured instead of the one semiconductor element having a short on-time. Therefore, when ringing occurs immediately after one semiconductor element is turned on, it is not necessary to measure the on-current of the one semiconductor element. Therefore, the ON current of the semiconductor element can be accurately measured without being greatly affected by ringing, and the output current of the power converter can be accurately measured.
また、本態様のように、制御信号の位相をシフトさせ、他方の半導体素子のオン電流を測定すれば、オン電流を測定するタイミングを変更しなくてすむ。そのため、電力変換装置の出力電流を正確に測定できる。 Further, as in this embodiment, if the phase of the control signal is shifted and the ON current of the other semiconductor element is measured, the timing for measuring the ON current does not need to be changed. Therefore, the output current of the power converter can be accurately measured.
以上のごとく、本態様によれば、出力電流を正確に測定でき、半導体素子のオンデューティを調整する必要がない電力変換装置を提供することができる。
なお、特許請求の範囲及び課題を解決する手段に記載した括弧内の符号は、後述する実施形態に記載の具体的手段との対応関係を示すものであり、本発明の技術的範囲を限定するものではない。
As described above, according to this aspect, it is possible to provide a power conversion device that can accurately measure an output current and does not need to adjust the on-duty of a semiconductor element.
The reference numerals in the parentheses described in the claims and the means for solving the problems indicate the correspondence with specific means described in the embodiments described below, and limit the technical scope of the present invention. Not something.
上記電力変換装置は、ハイブリッド車や電気自動車等に搭載するための、車載用電力変換装置とすることができる。 The power converter may be a vehicle-mounted power converter to be mounted on a hybrid vehicle, an electric vehicle, or the like.
(実施形態1)
上記電力変換装置に係る実施形態について、図1〜図7を用いて説明する。図3、図4に示すごとく、本形態の電力変換装置1は、複数の半導体素子2と、制御部3とを備える。電力変換装置1は、交流負荷8(三相交流モータ)に接続している。半導体素子2には、上アーム半導体素子2Hと下アーム半導体素子2Lとがある。これら上アーム半導体素子2Hと下アーム半導体素子2Lとは、互いに直列に接続されている。
(Embodiment 1)
An embodiment of the power converter will be described with reference to FIGS. As shown in FIGS. 3 and 4, the
制御部3は、半導体素子2のスイッチング動作を、PWM制御により制御する。制御部3は、信号発生部4と、電流測定部5とを備える。信号発生部4は、上アーム半導体素子2Hと下アーム半導体素子2Lとのいずれか一方をオンさせる制御信号VGを発生する。電流測定部5は、半導体素子2のオン電流IONを測定することにより、交流負荷8に流れる出力電流IOUTを測定する。電流測定部5は、オン電流IONを、所定のタイミングで繰り返し測定するよう構成されている。
The
図1に示すごとく、制御部3は、上アーム半導体素子2Hと下アーム半導体素子2Lとの一対の半導体素子2のうち一方の半導体素子2(図では下アーム半導体素子2L)がオンする時間TONが、予め定められた閾時間Tthより短い場合には、制御信号VGの位相をシフトさせ、他方の半導体素子2(図では上アーム半導体素子2H)のオン電流IONを測定するよう構成されている。
As shown in FIG. 1, the
本形態の電力変換装置1は、ハイブリッド車や電気自動車に搭載するための、車載用電力変換装置である。図3に示すごとく、制御部3は、上記電流測定部5、信号発生部4の他に、駆動回路10、モータ制御部12を備える。モータ制御部12は、変調波aと搬送波cとを発生する。信号発生部4は、変調波aと搬送波cとを比較して、半導体素子2をオンするための制御信号VGを発生する。また、信号発生部4は、電流測定部5にオン電流IONを測定させる命令である、電流検出トリガ信号VTを発生する。
The
本形態では、半導体素子2として、IGBTを用いている。IGBTは複数のセルに分割されている。これら複数のセルのうち一部のセルは、オン電流IONを測定するためのセンサセル20となっている。センサセル20の端子であるセンス端子21には、シャント抵抗Rが接続している。
In this embodiment, an IGBT is used as the
図3に示すごとく、電流測定部5は、個々の半導体素子2に接続した測定回路51と、算出部52とを備える。本形態では、センサセル20を用いて、オン電流IONの一部をシャント抵抗Rに流し、その電圧降下を測定回路51によって測定している。算出部52は、電圧降下の測定値を用いて、オン電流ION、すなわち出力電流IOUTを算出する。モータ制御部12は、この出力電流IOUTの算出値を、交流負荷8(三相交流モータ)の制御に利用している。
As shown in FIG. 3, the
図4に示すごとく、測定回路51は、レベルシフト回路53と、フィルタ回路54と、A/Dコンバータ55と、アイソレータ11(フォトカプラ)と、送信部56とを備える。シャント抵抗Rの両端電圧(電圧降下)は、レベルシフト回路53、フィルタ回路54を通り、A/Dコンバータ55によって測定され、デジタル値に変換される。電圧降下の測定値は、アイソレータ11を通って送信部56に伝えられ、さらに受信部31に送信される。
As shown in FIG. 4, the
次に、図5を用いて、信号発生部4の説明をする。信号発生部4は、搬送波補正回路41と、三角波頂点トリガ生成回路42と、制御信号生成回路43と、AND回路44H,44Lとを備える。信号発生部4には、上述したように、変調波aと搬送波cとが入力される。搬送波cは、三角波(図7参照)である。搬送波補正回路41は、半導体素子2のオン時間が閾時間Tth(図1参照)より短い場合、搬送波cの位相を遅らせ、位相調整搬送波c’を生成する。制御信号生成回路43は、この位相調整搬送波c’と変調波aとを比較して、制御信号VGを発生する。また、三角波頂点トリガ生成回路42は、搬送波c(三角波)がピーク値になったときに、三角波頂点トリガ信号STを発生する。AND回路44は、制御信号VGと三角波頂点トリガ信号STとが両方ともHになったときに、オン電流IONを測定する命令である、電流検出トリガ信号VTを発生する。
Next, the
図7に示すごとく、本形態では、搬送波cが変調波aよりも低い場合(期間T0参照)は、上アーム制御信号VGHをHにし、下アーム制御信号VGをLにする。すなわち、上アーム半導体素子2Hをオンし、下アーム半導体素子2Lをオフする。また、搬送波cが変調波aよりも高い場合(期間T1参照)は、上アーム制御信号VGHをLにし、下アーム制御信号VGLをHにする。すなわち、上アーム半導体素子2Hをオフし、下アーム半導体素子2Lをオンする。
As shown in FIG. 7, in this embodiment, when the carrier wave c is lower than the modulation wave a (see period T0) is to the upper arm control signal V GH to H, the lower arm control signal V G to L. That is, the upper
半導体素子2がオンすると、オン電流IONが流れ、電流測定部5によってセンス電圧(シャント抵抗Rの電圧降下)が検出される。本形態では、上述したように、搬送波cがピーク値cPになったときに、オン電流IONの検出を行う。半導体素子2がオンした直後は、センス電圧にリンギングが重畳する。そのため、オンした直後は、センス電圧を正確に測定することができない。
When the
例えば期間T1に示すように、下アーム制御信号VGLの時間幅が十分長いとき、すなわち下アーム半導体素子2Lのオン時間が充分長いときは、オンしてから充分時間が経過し、リンギングが小さくなってから、センス電圧を検出できる。そのため、オン電流IONを正確に測定できる。しかし、仮に、図21に示すごとく、半導体素子2のオン時間TONが短い場合に、センス電圧を無理に検出しようとすると、リンギングが発生している期間にセンス電圧を検出するため、正確に測定できなくなる。そのため、オン電流IONを正確に測定できなくなる。この問題を解決するため、図7に示すごとく、本形態では、例えば下アーム半導体素子2Lのオン時間が短い場合(state1,2参照)は、制御信号VGの位相をシフトさせている。そして、反対側のアームの半導体素子2、すなわち上アーム半導体素子2Hのセンス電圧を検出している。これにより、リンギングの影響を受けることなく、オン電流IONを正確に測定し、出力電流IOUTを正確に測定できるようにしている。
For example, as shown in the period T1, when the time width of the lower arm control signal V GL is sufficiently long, that is, when a sufficiently long on-time of the lower
制御信号VGをシフトさせるための方法を、より詳細に説明する。図7に示すごとく、本形態では、変調波aが予め定められた範囲+a_ths〜-a_thsを超えたとき、制御信号VGをシフトさせている。すなわち、例えばstate1に示すように、変調波aが閾値+a_ths以上になった場合は、下アーム制御信号VGの幅が短くなり、閾時間Tth(図1参照)以下になる。そのため、この場合は、位相調整搬送波c’を発生し、この位相調整搬送波c’と変調波aとを比較することにより、制御信号VGを発生させる。また、state1の後、state2のように、変調波aが閾値+a_ths未満になっても、位相調整搬送波c’を発生し続ける。このようにすると、搬送波cがピーク値cPになる時刻t1をすぎても、上アーム制御信号VGHはHになり続ける。そして、時刻t2において、位相調整搬送波c’が変調波aよりも高くなってから、上アーム制御信号VGHはLになり、下アーム制御信号VGLがHになる。また、時刻t3において、位相調整搬送波c’が変調波aよりも低くなると、下アーム制御信号VGLがLになる。そのため、下アーム制御信号VGLは、搬送波cを用いたときと比べて幅が変化することなく、位相だけが遅れることになる。また、時刻t1において、下アーム半導体素子2Lの代わりに上アーム半導体素子2Hのセンス電圧を検出しているため、リンギングの影響を受けることなく、センス電圧を検出することができる。したがって、オン電流IONを正確に測定でき、出力電流IOUTを正確に算出することが可能になる。
A method for shifting the control signal V G, described in more detail. As shown in FIG. 7, in this embodiment, when the modulation wave a is outside the range + a _ths ~-a _ths predetermined, and shifts the control signal V G. For example, as shown in state1, when the modulation wave a is equal to or greater than a threshold value + a _Ths, the width of the lower arm control signal V G is reduced, the following threshold time T th (see Fig. 1). Therefore, in this case, 'generates, the phase adjustment carrier c' phasing carrier c by comparing the modulated wave a and generates a control signal V G. Further, after
図6に、図7の状態遷移図を示す。本形態では、変調波aが上記範囲+a_ths〜-a_ths以内である場合は、stateを0にする。また、搬送波cがピーク値となり、かつ変調波aが上記範囲+a_ths〜-a_thsを超えた場合(c=−1かつ+a_ths<a<+1となった場合、又はc=+1かつ−1<a<-a_thsとなった場合)には、stateを1にする。そして、位相調整搬送波c’を発生する。その後、搬送波cがピーク値(c=+1又は−1)になった場合には、stateを2にする。state2では、位相調整搬送波c’を発生し続ける。state2の後、搬送波cがピーク値(c=+1又は−1)になると、stateを0に戻す。そして、位相調整搬送波c’を搬送波cに戻す。
FIG. 6 shows a state transition diagram of FIG. In this embodiment, when the modulation wave a is within the above range + a_ths to -a_ths , the state is set to 0. Further, when the carrier c has a peak value and the modulation wave a exceeds the above range + a_ths to -a_ths (c = −1 and + a_ths <a <+1, or c = + 1 and If -1 <a < -a_ths ), state is set to 1. Then, a phase adjustment carrier wave c 'is generated. After that, when the carrier c has a peak value (c = + 1 or −1), the state is set to 2. In
一方、本形態では、変調波aの値に応じて、制御信号VGの位相のシフト量を変えている。すなわち、図1、図2に示すごとく、変調波aが高くなるほど、下アーム制御信号VGLの幅TONは短くなる。そのため、図1に示すごとく、変調波aが閾値+a_thsより僅かに高く、下アーム制御信号VGLの幅TONが比較的長い場合は、制御信号VGの位相のシフト量Δφを充分大きくしないと、センス電圧を検出する時刻t1において、上アーム半導体素子2Hがオフになってしまう。そのため、シフト量Δφを大きくしないと、上アーム半導体素子2Hのセンス電圧を検出できない。これに対して、図2に示すごとく、変調波aが閾値+a_thsより十分高く、下アーム制御信号VGLの幅TONが短い場合は、位相のシフト量Δφが小さくても、センス電圧を検出する時刻t1において、上アーム半導体素子2Hをオンにすることができる。そのため、位相のシフト量Δφが小さくても、上アーム半導体素子2Hのセンス電圧を測定することができる。
Meanwhile, in this embodiment, depending on the value of the modulation wave a, it is changing the shift amount of the phase of the control signal V G. That is, as shown in FIGS. 1 and 2, the higher the modulation wave a, the shorter the width T ON of the lower arm control signal VGL . Therefore, as shown in FIG. 1, the modulation wave a is slightly higher than the threshold value + a _Ths, if a relatively long width T ON of the lower arm control signal V GL is sufficiently phase shift amount Δφ of the control signal V G Otherwise, at time t1 when the sense voltage is detected, the upper arm semiconductor element 2H is turned off. Therefore, the sense voltage of the upper
次に、本形態の作用効果について説明する。図1、図2に示すごとく、本形態の電力変換装置1は、上アーム半導体素子2Hと下アーム半導体2Lとの一対の半導体素子2のうち一方の半導体素子2(2L)がオンする時間TONが、閾時間TTHより短い場合には、制御信号VGの位相をシフトさせ、他方の半導体素子2(2H)のオン電流を測定するよう構成されている。
このようにすると、半導体素子2のオン時間TONを変更することなく、オン電流IONを正確に測定できる。
すなわち、本形態では、上記一方の半導体素子2(2L)のオン時間TONが上記閾時間TTHより短い場合は、制御信号VGの位相をシフトさせる。そのため、制御信号VGの幅、すなわちオン時間TONは変動せず、オンデューティは変動しない。したがって、従来のように、オン電流IONを測定した後、オンデューティの調整をする必要はない。
また、本形態では、オン時間TONが短い上記一方の半導体素子2(2L)の代わりに、他方の半導体素子2(2H)のオン電流を測定している。そのため、一方の半導体素子2(2L)がオンした直後、リンギングが発生しているときに、該一方の半導体素子2(2L)のオン電流IONを測定しなくてすむ。したがって、リンギングの影響を大きく受けることなく、半導体素子2のオン電流IONを正確に測定でき、電力変換装置1の出力電流IOUTを正確に測定することが可能になる。
Next, the operation and effect of this embodiment will be described. As shown in FIGS. 1 and 2, in the
In this way, the ON current ION can be accurately measured without changing the ON time TON of the
In other words, in this embodiment, the on-time T ON of said one semiconductor element 2 (2 L) is shorter than the threshold time T TH shifts the phase of the control signal V G. Therefore, the width of the control signal V G, i.e. on-time T ON does not vary, the on-duty is not varied. Therefore, there is no need to adjust the on-duty after measuring the on-current ION as in the related art.
In the present embodiment, the on-current of the other semiconductor element 2 (2 H ) is measured instead of the one semiconductor element 2 (2 L ) having a short on-time T ON . Therefore, immediately after one of the semiconductor element 2 (2 L) is turned on, when the ringing is occurring, it is not necessary to measure the ON current I ON in the one of the semiconductor element 2 (2 L). Thus, without greatly influenced by the ringing, can accurately measure the ON current I ON
すなわち、図21に示すごとく、従来は、変調波aが高く、下アーム制御信号VGLの幅TONが短い場合でも、下アーム半導体素子2Lのセンス電圧を検出していた。そのため、下アーム半導体素子2Lがオンした直後にセンス電圧を検出することになり、リンギングの影響を受けて、センス電圧を正確に測定できなかった。したがって、オン電流IONを正確に測定できなかった。また、この問題を解決するため、図22に示すごとく、変調波aが高い場合に、下アーム半導体素子2Lのオン時間TONを長くする方法も検討されている。このようにすれば、下アーム半導体素子2Lがオンしてから充分時間が経過し、リンギングが小さくなってから、センス電圧を測定できる。しかしながら、この場合、下アーム半導体素子2Lのオン時間TONを長くしているため、オンデューティが高くなってしまう。そのため、下アーム半導体素子2Lのオン時間TONを短くする期間を別途設け、オンデューティの調整を行う必要がある。これに対して、本形態のように、制御信号VGの位相をシフトさせれば、制御信号VGの時間幅、すなわち半導体素子2をオンする時間TONを変更しなくてすむ。したがって、オン電流IONを測定した後、半導体素子2のオンデューティを調整する必要がなくなる。また、本形態では、下アーム半導体素子2Lの代わりに、リンギングの影響を大きく受けない上アーム半導体素子2Hのオン電流IONを測定しているため、オン電流IONを正確に測定できる。
That is, as shown in FIG. 21, conventionally, the modulation wave a high, even when the width T ON of the lower arm control signal V GL is short, has detected a sense voltage of the lower
また、図1、図7に示すごとく、本形態の制御部3は、制御信号VGの位相のシフト量Δφを、搬送波cの周期より小さくしている。
そのため、制御信号VGの位相のシフト量Δφを僅かにすることができる。したがって、他方の半導体素子2(2H)が長時間オンし続けることを防止できる。また、搬送波cのピーク値cPごとにオン電流IONを測定することが可能になる。
Further, FIG. 1, as shown in FIG. 7, the
Therefore, it is possible to slightly the phase shift amount Δφ of the control signal V G. Therefore, it is possible to prevent the other semiconductor element 2 (2 H ) from being kept on for a long time. Further, it becomes possible to measure the ON current ION for each peak value c P of the carrier wave c.
また、図1、図7に示すごとく、本形態の制御部3は、搬送波cの位相をシフトすることにより、制御信号VGの位相をシフトするよう構成されている。
そのため、簡素なプログラムで、制御信号VGの位相を確実にシフトさせることができる。
Further, FIG. 1, as shown in FIG. 7, the
Therefore, a simple program, the phase of the control signal V G can be reliably shifted.
また、図1、図7に示すごとく、本形態の制御部3は、変調波aが予め定められた範囲+a_ths〜-a_thsを超えた場合に、制御信号VGの位相をシフトするよう構成されている。
このように、変調波aが予め定められた範囲+a_ths〜-a_thsを超えたか否かを判断すれば、一方の半導体素子2(2L)のオン時間TONが閾時間Tth以下になったか否かを容易に判断できる。そのため、制御信号VGの位相をシフトする制御を容易に行うことができる。
Further, FIG. 1, as shown in FIG. 7, the
As described above, if it is determined whether the modulated wave a has exceeded the predetermined range + a_ths to -a_ths , the ON time T ON of one semiconductor element 2 (2 L ) is equal to or less than the threshold time T th. Can be easily determined. Therefore, it is possible to perform control for shifting the phase of the control signal V G easily.
また、図1、図2に示すごとく、本形態の制御部3は、変調波aの値に応じて、制御信号VGの位相のシフト量Δφを変えるよう構成されている。
そのため、位相のシフト量Δφを、変調波aの値に応じて最適化することができる。
Further, FIG. 1, as shown in FIG. 2, the
Therefore, the phase shift amount Δφ can be optimized according to the value of the modulated wave a.
また、図1、図2に示すごとく、本形態の制御部3は、変調波aの値が、搬送波cのピーク値cPに近いほど、制御信号VGの位相のシフト量Δφを少なくするよう構成されている。
そのため、図2に示すごとく、例えば変調波aの値が高く、下アーム半導体素子2Lのオン時間TONが短い場合には、位相を僅かな量だけシフトさせることができる。そのため、位相のシフト量Δφを最低限にしつつ、上アーム半導体素子2Hのセンス電圧、すなわちオン電流IONを正確に測定することができる。
Further, FIG. 1, as shown in FIG. 2, the
Therefore, as shown in FIG. 2, for example, when the value of the modulated wave a is high and the ON time T ON of the lower
また、図7に示すごとく、本形態の制御部3は、制御信号VGの位相を、搬送波cに対して遅らせるよう構成されている。
そのため、他方の半導体素子2(2H)のオン電流IONを正確に測定できる。すなわち、図18に示すごとく、制御信号VGの位相を、搬送波cに対して進めることも可能であるが、この場合、上アーム半導体素子2Hがオンした後、充分に時間が経過してからセンス電圧を測定しないと、リンギングの影響を受けてしまい、センス電圧を正確に測定できない可能性がある。これに対して、図1に示すごとく、本形態のように、制御信号VGの位相を遅らせれば、上アーム半導体素子2Hにリンギングが発生する前にセンス電圧を測定できるため、センス電圧を正確に測定することができる。そのため、オン電流IONを正確に測定できる。
Further, as shown in FIG. 7, the
Therefore, the ON current I ON in the other semiconductor element 2 (2 H) can be measured accurately. That is, as shown in FIG. 18, the phase of the control signal V G, it is also possible to proceed with respect to the carrier c, in this case, after the upper
以上のごとく、本形態によれば、出力電流を正確に測定でき、半導体素子のオンデューティを調整する必要がない電力変換装置を提供することができる。 As described above, according to the present embodiment, it is possible to provide a power converter that can accurately measure an output current and does not need to adjust the on-duty of a semiconductor element.
なお、本形態においては、下アーム半導体素子2Lのオン時間TONが閾時間Tthより短くなった場合について主に説明したが、上アーム半導体素子2Hのオン時間が短くなった場合も、同様の制御が行われる。すなわち、上アーム半導体素子2Hのオン時間TONが閾時間Tthより短い場合は、制御信号VGの位相をシフトさせ、下アーム半導体素子2Lのオン電流IONを測定する制御が行われる。
In the present embodiment, the case where the ON time T ON of the lower
また、本形態では、PWM制御として、搬送波cと変調波aとを比較する方法を採用したが、本発明はこれに限るものではない。すなわち、いわゆる空間ベクトル法を採用してもよい。 Further, in the present embodiment, a method of comparing the carrier c and the modulated wave a is adopted as the PWM control, but the present invention is not limited to this. That is, a so-called space vector method may be adopted.
また、本形態の電力変換装置1は、車両を走行させるための主機モータ(交流負荷8)を制御するために用いられているが、本発明はこれに限るものではない。例えば電力変換装置1を、ラジエータファン等の補機モータの制御や、車載以外のモータの制御に用いることもできる。また、電力変換装置を、パワーコンディショナー等の電源装置として用いることもできる。
Further, the
また、本形態では、半導体素子2としてIGBTを用いたが、MOSFET等を用いても良い。
In the present embodiment, an IGBT is used as the
以下の実施形態においては、図面に用いた符号のうち、実施形態1において用いた符号と同一のものは、特に示さない限り、実施形態1と同様の構成要素等を表す。 In the following embodiments, among the reference numerals used in the drawings, the same reference numerals as those used in the first embodiment represent the same components and the like as those in the first embodiment unless otherwise specified.
(実施形態2)
本形態は、変調波aとシフト量Δφとの関係を変更した例である。図8、図9に示すごとく、本形態では、変調波aの値に関わらず、制御信号VGの位相のシフト量Δφを一定にしている。
このようにすると、制御信号VGの位相をシフトさせるためのプログラムを簡素にすることができる。
その他、実施形態1と同様の構成および作用効果を備える。
(Embodiment 2)
This embodiment is an example in which the relationship between the modulated wave a and the shift amount Δφ is changed. 8, as shown in FIG. 9, in this embodiment, regardless of the value of the modulation wave a, it has a phase shift amount Δφ of the control signal V G constant.
In this way, a program for shifting the phase of the control signal V G can be simplified.
In addition, the second embodiment has the same configuration, operation and effect as those of the first embodiment.
(実施形態3)
本形態は、制御信号VGをシフトさせる方法を変更した例である。図12〜図14に示すごとく、本形態では、半導体素子2がオンする時間TONが閾時間Tthより短い場合は、変調波aの値を補正する。これにより、制御信号VGの位相をシフトさせている。
(Embodiment 3)
This embodiment is an example of changing a method of shifting the control signal V G. As shown in FIGS. 12 to 14, in the present embodiment, when the time T ON during which the
本形態では、変調波aが予め定められた範囲+a_ths〜-a_thsを超えた場合には、変調波aを補正する。例えば図12に示すごとく、変調波aが閾値+a_ths以上になった場合(state1)は、補正変調波a’を発生する。補正変調波a’の値は、搬送波cのピーク値cPを超えた値(+a_mgn)にする。また、搬送波cがピーク値cPとなった後、所定の期間(state2)、補正変調波a’を発生し続ける。state1,2では、補正変調波a’と搬送波cとを比較することにより、制御信号VGを発生する。 In the present embodiment, when the modulated wave a exceeds a predetermined range + a_ths to -a_ths , the modulated wave a is corrected. For example, as shown in FIG. 12, when the modulation wave a becomes equal to or more than the threshold value + a_ths (state 1), a corrected modulation wave a ′ is generated. The value of the correction modulated wave a 'is set to a value that exceeds the peak value c P of carrier c (+ a _mgn). Further, after the carrier c has reached the peak value c P , the correction modulated wave a ′ continues to be generated for a predetermined period (state 2). In State1,2, by a correction modulated wave a 'compares the carrier wave c, generates a control signal V G.
また、state1,2では、変調波aの補正量a_sft(補正変調波a’から変調波aを減算した値)を記憶しておく。そして、変調波aが閾値+a_ths以下になった場合(state3)、補正変調波a’を再び発生する。state3における補正変調波a’の値は、変調波aから上記補正量a_sftを減算した値にする。
In states 1 and 2, the correction amount a_sft of the modulated wave a (a value obtained by subtracting the modulated wave a from the corrected modulated wave a ′) is stored. Then, when the modulation wave a becomes equal to or smaller than the threshold value + a_ths (state 3), the correction modulation wave a ′ is generated again. The value of the corrected modulated wave a ′ in
このようにすると、state1,2では、搬送波cの方が補正変調波a’より低いため、上アーム制御信号VGHはHを維持し、下アーム制御信号VGLはLを維持する。また、state3に移ると、搬送波cの方が補正変調波a’より高くなるため、上アーム制御信号VGHはLになり、下アーム制御信号VGLはHになる。そのため、制御信号VGの位相がシフトする。 In this way, the State1,2, since towards the carrier c is lower than the correction modulated wave a ', the upper arm control signal V GH maintains H, lower arm control signal V GL maintains L. Further, turning to state3, since the direction of carrier c is higher than the correction modulated wave a ', the upper arm control signal V GH becomes L, and the lower arm control signal V GL becomes H. Therefore, the phase of the control signal V G is shifted.
また、上述したように、本形態では、state1,2における補正量a_sft(変調波aの上昇量)と同じ値だけ、state3において変調波aの値を下げ、補正変調波a’を発生している。そのため、制御信号VGの幅を大きく変えることなく、位相のみ、シフトさせることができる。
Further, as described above, in the present embodiment, the value of the modulation wave a is reduced in the
また、上記制御を行うと、図14、図15に示すごとく、変調波aの値に応じて、制御信号VGの位相のシフト量Δφを変えることができる。すなわち、図14に示すごとく、変調波aが閾値+a_thsより僅かに高い場合は、補正量a_sftが大きいため、位相のシフト量Δφを大きくすることができる。また、図15に示すごとく、変調波aが搬送波cのピーク値cPに近い場合は、補正量a_sftが小さいため、制御信号VGの位相のシフト量Δφを小さくすることができる。そのため、必要最低限だけ、制御信号VGの位相をシフトさせることができる。 Further, when the above control, FIG. 14, as shown in FIG. 15, it is possible according to the value of the modulation wave a, changing the phase shift amount Δφ of the control signal V G. That is, as shown in FIG. 14, when the modulation wave a is slightly higher than the threshold value + a_ths , the correction amount a_sft is large, so that the phase shift amount Δφ can be increased. Further, as shown in FIG. 15, when the modulation wave a is close to the peak value c P of carrier c, since the correction amount a _Sft small, it is possible to reduce the phase shift amount Δφ of the control signal V G. Therefore, it is possible to minimum only shifts the phase of the control signal V G.
また、図13に示すごとく、変調波aの値が低い場合も、同様の処理が行われる。すなわち、変調波aが閾値-a_ths未満になった場合(state4)は、補正変調波a’を発生する。補正変調波a’の値は、搬送波cのピーク値cPより小さい値(-a_mgn)にする。また、搬送波cがピーク値cPとなった後、所定の期間(state5)、補正変調波a’を発生し続ける。state4,5では、補正変調波a’と搬送波cとを比較することにより、制御信号VGを発生する。 Also, as shown in FIG. 13, the same processing is performed when the value of the modulated wave a is low. That is, when the modulation wave a becomes smaller than the threshold value -a_ths (state 4), a corrected modulation wave a 'is generated. The value of the corrected modulated wave a ′ is set to a value ( −a_mgn ) smaller than the peak value c P of the carrier wave c. Further, after the carrier c reaches the peak value c P , the correction modulated wave a ′ continues to be generated for a predetermined period (state 5). In State4,5, by a correction modulated wave a 'compares the carrier wave c, generates a control signal V G.
また、state4,5では、変調波aの補正量a_sftを記憶しておく。そして、変調波aが閾値-a_ths以上になった場合(state6)、補正変調波a’を再び発生する。state6における補正変調波a’の値は、変調波aに上記補正量a_sftを加算した値にする。
In states 4 and 5, the correction amount a_sft of the modulated wave a is stored. Then, when the modulation wave a becomes equal to or more than the threshold value -a_ths (state 6), the correction modulation wave a 'is generated again. The value of the corrected modulated wave a ′ in
次に、図10を用いて、本形態の信号発生部4の構成について説明する。本形態の信号発生部4は、変調波補正回路45と、三角波頂点トリガ生成回路42と、制御信号生成回路43と、AND回路44と、記憶回路46とを備える。変調波補正回路45は、変調波aが上記範囲+a_ths〜-a_thsを超えた場合(state1,2:図12参照)に、補正変調波a’を発生する。また、記憶回路46は、変調波aの補正量a_sftを記憶する。変調波補正回路45は、変調波aが上記範囲+a_ths〜-a_ths以内になったとき(state3)に、記憶された補正量a_sftを変調波aから減算して、補正変調波a’を発生する。
Next, the configuration of the
制御信号生成回路43は、補正変調波a’と搬送波cとを比較して、制御信号VGを生成する。制御信号生成回路43は、補正変調波a’が発生していないときは、変調波aと搬送波cとを比較して、制御信号VGを生成する。また、三角波頂点トリガ生成回路42は、搬送波cがピーク値cPとなったときに、三角波頂点トリガ信号STを発生する。AND回路44は、制御信号VGと三角波頂点トリガ信号STとが両方ともHになった瞬間に、オン電流IONを検出する指令である、電流検出トリガ信号VTHを発生する。
Control
次に、図11を用いて、本形態の状態遷移図の説明をする。制御部3は、変調波aが予め定められた範囲+a_ths〜-a_ths以内であるときは、stateを0にする(図12参照)。そして、搬送波cが−1(低側のピーク値)となり、かつ変調波aが高側の閾値+a_thsを超えた場合(+a_ths<a<+1)には、stateを1にする。ここでは、補正変調波a’を発生し、その値を+a_mgnにする。また、+a_mgnから変調波aを減算した値(+a_mgn−a)を、補正量a_sftとして記憶する。
Next, a state transition diagram of this embodiment will be described with reference to FIG.
その後、搬送波cが+1(高側のピーク値)となった場合は、stateを2にする。ここでは、補正変調波a’を発生し続ける。次いで、搬送波cが高側のピーク値(+1)から+a_mgnを減算した値(+1−a_mgn)以下になった場合、stateを3にする。ここでは、変調波aから上記補正量a_sftを減算した値(a−a_sft)を、補正変調波a’として出力する。その後、搬送波cが−1(低側のピーク値)となった場合は、stateを0に戻す。 Thereafter, when the carrier c becomes +1 (peak value on the high side), the state is set to 2. Here, the correction modulation wave a 'is continuously generated. Next, when the carrier c becomes equal to or less than the value (+ 1-a_mgn) obtained by subtracting + a_mgn from the high-side peak value (+1), the state is set to 3. Here, a value ( aa_sft ) obtained by subtracting the correction amount a_sft from the modulated wave a is output as the corrected modulated wave a ′. Thereafter, when the carrier c becomes -1 (lower peak value), the state is returned to 0.
また、state0になった後、搬送波cが+1(高側のピーク値)となり、かつ変調波aが低側の閾値-a_ths未満となった場合(−1<a<-a_ths)には、stateを4にする(図13参照)。ここでは、補正変調波a’を発生し、その値を-a_mgnにする。また、a_mgnから変調波aを減算した値(+a_mgn−a)を、補正量a_sftとして記憶する。
When the carrier wave c becomes +1 (high-side peak value) after the
その後、搬送波cが−1(低側のピーク値)となった場合、stateを5にする。ここでは、補正変調波a’を出力し続ける。次いで、搬送波cが低側のピーク値(−1)に+a_mgnを加算した値(−1+a_mgn)より大きくなった場合、stateを6にする。ここでは、変調波aから上記補正量a_sftを減算した値(a−a_sft)を、補正変調波a’として出力する。その後、搬送波cが+1(高側のピーク値)となった場合は、stateを0に戻す。 Thereafter, when the carrier c becomes −1 (lower peak value), the state is set to 5. Here, the corrected modulated wave a 'is continuously output. Next, when the carrier c becomes larger than a value obtained by adding + a_mgn to the low-side peak value (−1) (−1 + a_mgn), the state is set to 6. Here, a value ( aa_sft ) obtained by subtracting the correction amount a_sft from the modulated wave a is output as the corrected modulated wave a ′. Thereafter, when the carrier c becomes +1 (peak value on the high side), the state is returned to 0.
本形態の作用効果について説明する。本形態では図12、図14に示すごとく、実施形態1と同様に、一対の半導体素子2(2H,2L)のうち一方の半導体素子2(2L)のオン時間TONが閾時間Tthより短い場合に、制御信号VGの位相をシフトさせている。そして、他方の半導体素子2(2H)のオン電流IONを測定している。そのため、実施形態1と同様に、下アーム半導体素子2Lがオンした直後に、下アーム半導体素子2Lのオン電流IONを測定しなくてすむ。したがって、リンギングの影響を受けることなく、オン電流IONを正確に測定することができる。
The operation and effect of the present embodiment will be described. In the present embodiment, as shown in FIGS. 12 and 14, similarly to the first embodiment, the ON time T ON of one semiconductor element 2 (2 L ) of the pair of semiconductor elements 2 (2 H , 2 L ) is the threshold time. It is shorter than T th, and shifts the phase of the control signal V G. Then, it measures the ON current I ON in the other semiconductor element 2 (2 H). Therefore, similarly to
また、本形態では、図12に示すごとく、変調波aを補正することにより、制御信号VGの位相をシフトさせている。そのため、簡単なプログラムで、制御信号VGの位相を、確実にシフトすることができる。 Further, in this embodiment, as shown in FIG. 12, by correcting the modulated wave a, and shifts the phase of the control signal V G. Therefore, a simple program, the phase of the control signal V G, it is possible to reliably shift.
また、図12、図14に示すごとく、本形態では、変調波aが予め定められた範囲+a_ths〜-a_thsを超えたときに、制御信号VGの位相をシフトさせている。そのため、変調波aが上記範囲+a_ths〜-a_thsを超えたとき、すなわち半導体素子2のオン時間TONが閾時間Tthよりも短くなった場合に、制御信号VGの位相を確実にシフトすることができる。 Further, FIG. 12, as shown in FIG. 14, in this embodiment, when the modulation wave a is outside the range + a _ths ~-a _ths predetermined, and shifts the phase of the control signal V G. Therefore, when the modulation wave a exceeds the above range + a _ths ~-a _ths, that is, when the on-time T ON semiconductor element 2 is shorter than the threshold time T th, ensures the phase of the control signal V G Can be shifted to
また、図14、図15に示すごとく、本形態では、変調波aが搬送波cのピーク値cPに近づくほど、制御信号VGの位相のシフト量Δφを小さくしている。
そのため、制御信号VGの位相のシフト量Δφを最適化することができる。すなわち、図14に示すごとく、変調波aが比較的低く、下アーム半導体素子2Lのオン時間TONが図15と比べて長い場合は、制御信号VGの位相を大きくシフトできる。そのため、上アーム半導体素子2Hのオン電流IONを測定するときに、上アーム半導体素子2Hがオンになり下アーム半導体素子2Lがオフになった状態を維持できる。したがって、上アーム半導体素子2Hのオン電流IONを確実に測定できる。また、図15に示すごとく、変調波aが高く、下アーム半導体素子2Lのオン時間TONが短い場合は、制御信号VGの位相のシフト量Δφを少なくすることができる。そのため、制御信号VGの位相を必要以上にシフトさせることなく、上アーム半導体素子2Hのオン電流IONを測定する際に、上アーム半導体素子2Hがオンした状態を維持できる。
その他、実施形態1と同様の構成および作用効果を備える。
Further, FIG. 14, as shown in FIG. 15, in this embodiment, as the modulation wave a is closer to the peak value c P of carrier c, which reduces the phase shift amount Δφ of the control signal V G.
Therefore, it is possible to optimize the shift amount Δφ of the phase of the control signal V G. That is, as shown in FIG. 14, the modulation wave a is relatively low and the on-time T ON of the lower
In addition, the second embodiment has the same configuration, operation and effect as those of the first embodiment.
(実施形態4)
本形態は、制御信号VGの位相のシフト量Δφを変更した例である。図16、図17に示すごとく、本形態では実施例3と同様に、変調波aを補正することにより、制御信号VGの位相をシフトさせている。また、実施形態3と異なり、本形態では、変調波aの値に関わらず、制御信号VGの位相のシフト量Δφを一定にしている。
(Embodiment 4)
This embodiment is an example of changing the phase shift amount Δφ of the control signal V G. 16, as shown in FIG. 17, in the same manner as in Example 3 in the present embodiment, by correcting the modulated wave a, and shifts the phase of the control signal V G. Further, unlike the third embodiment, in this embodiment, regardless of the value of the modulation wave a, has a phase shift amount Δφ of the control signal V G constant.
このようにすると、シフト量Δφが一定なので、位相をシフトするためのプログラムを簡素にすることができる。
その他、実施形態1と同様の構成および作用効果を備える。
In this case, since the shift amount Δφ is constant, a program for shifting the phase can be simplified.
In addition, the second embodiment has the same configuration, operation and effect as those of the first embodiment.
(実施形態5)
本形態は、制御信号VGの位相をシフトする向きを変更した例である。図18に示すごとく、本形態では、実施形態1と同様に、変調波aが閾値+a_thsを超えたときに、位相調整搬送波c’を発生させて、制御信号VGの位相をシフトさせている。位相調整搬送波c’は、搬送波cよりも位相が進んでいる。この位相調整搬送波c’と変調波aとを比較することにより、制御信号VGを発生している。本形態では、位相調整搬送波c’の位相が進められているため、制御信号VGの位相も進んでいる。
その他、実施形態1と同様の構成および作用効果を備える。
(Embodiment 5)
This embodiment is an example of changing the direction of shifting the phase of the control signal V G. As shown in FIG. 18, in this embodiment, as in the first embodiment, when the modulation wave a exceeds the threshold value + a _Ths, to generate a phase adjustment carrier c ', shifts the phase of the control signal V G ing. The phase-adjusted carrier c ′ has a phase advanced from the carrier c. By comparing the modulated wave a and the phase adjustment carrier c ', and generates a control signal V G. In this embodiment, since the phase of the phase adjustment carrier c 'has been advanced, also in progress phase of the control signal V G.
In addition, the second embodiment has the same configuration, operation and effect as those of the first embodiment.
(実施形態6)
本形態は、オン電流Iの測定方法を変更した例である。図19に示すごとく、本形態では、実施形態1と異なり、半導体素子2にセンサセル20及びセンス端子21を設けていない。本形態では、半導体素子2のエミッタ端子29にシャント抵抗Rを接続している。そして、オン電流IONが流れたときにシャント抵抗Rに発生する電圧降下を、測定回路51によって測定している。
その他、実施形態1と同様の構成および作用効果を備える。
(Embodiment 6)
This embodiment is an example in which the method of measuring the ON current I is changed. As shown in FIG. 19, in the present embodiment, unlike the first embodiment, the
In addition, the second embodiment has the same configuration, operation and effect as those of the first embodiment.
(実施形態7)
本形態は、電力変換装置1の回路構成を変更した例である。図20に示すごとく、本形態の電力変換装置1は、上アーム半導体素子2Hと、下アーム半導体素子2Lと、制御部3と、リアクトル19と、平滑コンデンサ17,18を備える。これらの電子部品によって、双方向DC−DCコンバータを構成してある。本形態では、半導体素子2としてMOSFETを用いている。
(Embodiment 7)
This embodiment is an example in which the circuit configuration of the
双方向DC−DCコンバータを動作させるときは、例えば、上アーム半導体素子2Hと下アーム半導体素子2Lとを交互にスイッチング動作させる。制御部3は、一対の半導体素子2H,2Lのうち一方の半導体素子2がオンする時間TONが、予め定められた閾時間Tthより短い場合には、制御信号の位相をシフトさせ、他方の半導体素子のオン電流IONを測定するよう構成されている。
その他、実施形態1と同様の構成および作用効果を備える。
To operate the bidirectional DC-DC converter, for example, the upper arm semiconductor element 2H and the lower arm semiconductor element 2L are alternately switched. The
In addition, the second embodiment has the same configuration, operation and effect as those of the first embodiment.
1 電力変換装置
2 半導体素子
2H 上アーム半導体素子
2L 下アーム半導体素子
3 制御部
4 信号発生部
5 電流測定部
ION オン電流
Tth 閾時間
VG 制御信号
1
Claims (9)
該半導体素子のスイッチング動作を、PWM制御により制御する制御部(3)とを備え、
該制御部は、上記上アーム半導体素子と上記下アーム半導体素子とのいずれか一方をオンする制御信号(VG)を発生する信号発生部(4)と、
上記半導体素子のオン電流(ION)を測定することにより、出力電流(IOUT)を測定する電流測定部(5)とを有し、
該電流測定部は、上記オン電流を、所定のタイミングで繰り返し測定するよう構成され、
上記制御部は、上記上アーム半導体素子と上記下アーム半導体素子との一対の上記半導体素子のうち一方の上記半導体素子がオンする時間(TON)が、予め定められた閾時間(Tth)より短い場合には、上記制御信号の位相をシフトさせ、他方の上記半導体素子の上記オン電流を測定するよう構成されている、電力変換装置。 A semiconductor element (2) of an upper arm semiconductor element (2 H ) and a lower arm semiconductor element (2 L ) connected in series with each other;
A control unit (3) for controlling a switching operation of the semiconductor element by PWM control;
A signal generator (4) for generating a control signal (V G ) for turning on one of the upper arm semiconductor element and the lower arm semiconductor element;
A current measuring section (5) for measuring an output current (I OUT ) by measuring an ON current (I ON ) of the semiconductor element;
The current measuring unit is configured to repeatedly measure the on-current at a predetermined timing,
The control unit is configured to set a time (T ON ) during which one of the pair of semiconductor elements of the upper arm semiconductor element and the lower arm semiconductor element is turned on (T ON ) to a predetermined threshold time (T th ). A power converter configured to shift the phase of the control signal and measure the on-state current of the other semiconductor element when shorter.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2016093999A JP6665669B2 (en) | 2016-05-09 | 2016-05-09 | Power converter |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2016093999A JP6665669B2 (en) | 2016-05-09 | 2016-05-09 | Power converter |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2017204907A JP2017204907A (en) | 2017-11-16 |
JP6665669B2 true JP6665669B2 (en) | 2020-03-13 |
Family
ID=60323454
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2016093999A Active JP6665669B2 (en) | 2016-05-09 | 2016-05-09 | Power converter |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP6665669B2 (en) |
Family Cites Families (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4505725B2 (en) * | 2004-03-18 | 2010-07-21 | 富士電機システムズ株式会社 | Three-phase inverter device |
JP5535493B2 (en) * | 2009-02-19 | 2014-07-02 | 三菱重工業株式会社 | In-vehicle electric compressor |
JP2012223019A (en) * | 2011-04-12 | 2012-11-12 | Toshiba Corp | Inverter device |
JP2014011944A (en) * | 2012-07-03 | 2014-01-20 | Mitsubishi Electric Corp | Power conversion system and power conversion method |
JP6155779B2 (en) * | 2013-04-09 | 2017-07-05 | 株式会社デンソー | Power element current detection circuit |
-
2016
- 2016-05-09 JP JP2016093999A patent/JP6665669B2/en active Active
Also Published As
Publication number | Publication date |
---|---|
JP2017204907A (en) | 2017-11-16 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US10164625B2 (en) | Semiconductor switching element driver circuit with operation based on temperature | |
JP4884356B2 (en) | Control device for multiphase motor | |
KR101422948B1 (en) | Power factor correction circuit | |
JP6221930B2 (en) | Switching element drive circuit | |
JP6015370B2 (en) | Switching power supply | |
US10003260B2 (en) | Semiconductor devices and methods for dead time optimization by measuring gate driver response time | |
US10090760B2 (en) | DC-DC voltage conversion device | |
JP2022031962A (en) | Switching power supply device | |
JP6665669B2 (en) | Power converter | |
WO2018229851A1 (en) | Boost converter and motor drive control device | |
JP2017192140A (en) | Drive circuit for semiconductor switching element | |
JP5355655B2 (en) | DCDC converter and control method of DCDC converter | |
JP2008301617A (en) | Protective device for power converter | |
JP2009027900A (en) | Output voltage detection error correction method for inverter and error correction circuit | |
JP7051008B2 (en) | Parallel drive device and power converter | |
JP2019057978A (en) | Power conversion device | |
JP6620852B2 (en) | Semiconductor switching element drive circuit | |
JP5950350B2 (en) | DC / DC converter | |
JP4283511B2 (en) | Switching power supply | |
JP2009153248A (en) | Pwm cyclone converter and control method of the same | |
JP2020178399A (en) | Power conversion device | |
JP7412388B2 (en) | power converter | |
JP2020025378A (en) | Power conversion device | |
JP5225921B2 (en) | Inverter protection circuit | |
JP7040151B2 (en) | Switching circuit |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20190304 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20200110 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20200121 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20200203 |
|
R151 | Written notification of patent or utility model registration |
Ref document number: 6665669 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R151 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |