JP6662277B2 - Inverter control device - Google Patents

Inverter control device Download PDF

Info

Publication number
JP6662277B2
JP6662277B2 JP2016232818A JP2016232818A JP6662277B2 JP 6662277 B2 JP6662277 B2 JP 6662277B2 JP 2016232818 A JP2016232818 A JP 2016232818A JP 2016232818 A JP2016232818 A JP 2016232818A JP 6662277 B2 JP6662277 B2 JP 6662277B2
Authority
JP
Japan
Prior art keywords
inverter
carrier frequency
carrier
command value
control device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2016232818A
Other languages
Japanese (ja)
Other versions
JP2018093569A (en
Inventor
靖幸 原
靖幸 原
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Mitsubishi Electric Industrial Systems Corp
Original Assignee
Toshiba Mitsubishi Electric Industrial Systems Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Mitsubishi Electric Industrial Systems Corp filed Critical Toshiba Mitsubishi Electric Industrial Systems Corp
Priority to JP2016232818A priority Critical patent/JP6662277B2/en
Publication of JP2018093569A publication Critical patent/JP2018093569A/en
Application granted granted Critical
Publication of JP6662277B2 publication Critical patent/JP6662277B2/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Inverter Devices (AREA)

Description

この発明は、インバータ制御装置に係り、特に、パルス幅変調(Palse Width Modulation:PWM)方式のインバータ制御装置に関する。   The present invention relates to an inverter control device, and more particularly to a pulse width modulation (PWM) type inverter control device.

特開平9−47026号公報(特許文献1)に開示されるように、パルス幅変調方式のインバータ制御装置が知られている。特許文献1では、インバータ装置をパルス幅変調方式によって制御する時、キャリア周波数をインバータからの出力の1周期より短い時間間隔で、適宜切り換えるように制御している。   As disclosed in Japanese Patent Application Laid-Open No. 9-47026 (Patent Document 1), a pulse width modulation type inverter control device is known. In Patent Literature 1, when the inverter device is controlled by the pulse width modulation method, the carrier frequency is controlled so as to be appropriately switched at a time interval shorter than one cycle of the output from the inverter.

特開平9−47026号公報JP-A-9-47026

特許文献1のように、インバータの出力の1周期より短い時間間隔にてキャリア周波数を切り替えれば、1周期での出力波形の対称性を損ない、インバータの出力側に接続された負荷に影響を及ぼす可能性がある。また、高い出力周波数が設定された場合、出力波形の1周期より短い時間で頻繁にキャリア周波数の切り替えることになり制御系の演算処理に負担がかかる問題点がある。   If the carrier frequency is switched at a time interval shorter than one cycle of the output of the inverter as in Patent Document 1, the symmetry of the output waveform in one cycle is lost, and the load connected to the output side of the inverter is affected. there is a possibility. In addition, when a high output frequency is set, the carrier frequency is frequently switched in a time shorter than one cycle of the output waveform, and there is a problem that a load is placed on the arithmetic processing of the control system.

この発明は、上述のような課題を解決するためになされたものであり、負荷への影響を軽減でき、かつ、インバータの制御系の演算処理における負担を軽減できるインバータ制御装置を提供することを目的とする。   SUMMARY OF THE INVENTION The present invention has been made to solve the above-described problems, and provides an inverter control device that can reduce the influence on a load and can reduce the load on the arithmetic processing of the inverter control system. Aim.

上記目的の達成のため、本発明に係るインバータ制御装置は以下のように構成される。   To achieve the above object, an inverter control device according to the present invention is configured as follows.

本発明に係るインバータ制御装置は、インバータ出力指令値とキャリア信号との大小比較に基づいてパルス幅変調(PWM)信号を生成し、これによりインバータを制御する。インバータは、PWM信号に応じて直流を交流に変換する。インバータ出力指令値は、周期的な変化によりインバータが出力すべき目標電圧波形(正弦波)を表す。キャリア信号は、周期的な変化によりキャリア周波数に応じた三角波を表す。   An inverter control device according to the present invention generates a pulse width modulation (PWM) signal based on a magnitude comparison between an inverter output command value and a carrier signal, and controls the inverter by this. The inverter converts DC to AC according to the PWM signal. The inverter output command value indicates a target voltage waveform (sine wave) to be output by the inverter due to a periodic change. The carrier signal represents a triangular wave corresponding to the carrier frequency by a periodic change.

インバータ制御装置は、位相情報算出部、キャリア周波数選択部、キャリア発生部を備える。   The inverter control device includes a phase information calculator, a carrier frequency selector, and a carrier generator.

位相情報算出部は、インバータ出力指令値が1/2周期毎に0になるタイミングから、n(nは自然数)周期毎にインバータ出力指令値が0になるキャリア周波数変更タイミングを予測する。   The phase information calculation unit predicts a carrier frequency change timing at which the inverter output command value becomes 0 every n (n is a natural number) cycles from a timing at which the inverter output command value becomes 0 every 1/2 cycle.

キャリア周波数選択部は、n周期毎に、予め定められた複数のキャリア周波数からランダムに1つを選択する。   The carrier frequency selection unit randomly selects one from a plurality of predetermined carrier frequencies every n periods.

キャリア発生部は、キャリア周波数変更タイミングにおいて、キャリア周波数をキャリア周波数選択部により選択された1つに変更し、変更したキャリア周波数に応じたキャリア信号を発生する。好ましくは、キャリア周波数変更タイミングの前後において、キャリア波形は連続し、波形の傾きの正負は変化しないように切り替える。   The carrier generation unit changes the carrier frequency to one selected by the carrier frequency selection unit at a carrier frequency change timing, and generates a carrier signal according to the changed carrier frequency. Preferably, the carrier waveform is continuous before and after the carrier frequency change timing, and switching is performed so that the sign of the slope of the waveform does not change.

本発明によれば、インバータの出力指令値の一定周期毎にキャリア周波数をランダムに切り替えることにより、出力波形の1周期の対称性が確保できるため、負荷への影響を軽減でき、かつ、インバータの制御系の演算処理における負担を軽減できる。加えて、ノイズ、機械的振動のピーク周波数帯が分散され、キャリア周波数に起因するノイズ、機械的振動が特定の周波数帯に集中しないようにすることができる。   According to the present invention, since the carrier frequency is randomly switched at regular intervals of the output command value of the inverter, the symmetry of one cycle of the output waveform can be ensured, so that the effect on the load can be reduced and The load on the arithmetic processing of the control system can be reduced. In addition, the peak frequency band of noise and mechanical vibration is dispersed, so that noise and mechanical vibration caused by the carrier frequency can be prevented from being concentrated in a specific frequency band.

本発明の実施の形態1に係るインバータシステム構成を説明するための概略構成図である。FIG. 1 is a schematic configuration diagram for describing an inverter system configuration according to a first embodiment of the present invention. キャリア周波数変更タイミングを予測する一例を説明するための図である。FIG. 9 is a diagram for describing an example of predicting a carrier frequency change timing. キャリア周波数変更タイミングの前後におけるキャリア波形の変化について説明するための図である。FIG. 7 is a diagram for describing a change in a carrier waveform before and after a carrier frequency change timing. 本発明の実施の形態1に係るインバータ制御装置が実行する制御ルーチンのフローチャートである。5 is a flowchart of a control routine executed by the inverter control device according to the first embodiment of the present invention. ノイズや機械的振動のピーク周波数帯の分散について説明するための図である。It is a figure for explaining dispersion of a peak frequency band of noise and mechanical vibration. 本発明の実施の形態1に係るインバータ制御装置が有する処理回路のハードウェア構成例を示す概念図である。FIG. 3 is a conceptual diagram illustrating a hardware configuration example of a processing circuit included in the inverter control device according to the first embodiment of the present invention.

以下、図面を参照して本発明の実施の形態について詳細に説明する。尚、各図において共通する要素には、同一の符号を付して重複する説明を省略する。   Hereinafter, embodiments of the present invention will be described in detail with reference to the drawings. Elements common to the drawings are denoted by the same reference numerals, and redundant description will be omitted.

実施の形態1.
<インバータシステム構成>
図1は、本発明の実施の形態1に係るインバータシステム構成を説明するための概略構成図である。図1に示すインバータシステムは、直流電源1、インバータ主回路2、フィルタ3、負荷4、インバータ制御装置5を備えている。ここでは、インバータ主回路2は単相インバータとして説明する。
Embodiment 1 FIG.
<Inverter system configuration>
FIG. 1 is a schematic configuration diagram for describing an inverter system configuration according to Embodiment 1 of the present invention. The inverter system shown in FIG. 1 includes a DC power supply 1, an inverter main circuit 2, a filter 3, a load 4, and an inverter control device 5. Here, the inverter main circuit 2 will be described as a single-phase inverter.

インバータ主回路2は、インバータ制御装置5から出力されるパルス幅変調(Pulse Width Modulation:PWM)信号に応じて、直流電源1から供給される直流を交流に変換してフィルタ3へ出力する。   The inverter main circuit 2 converts DC supplied from the DC power supply 1 into AC and outputs the AC to the filter 3 in accordance with a pulse width modulation (PWM) signal output from the inverter control device 5.

インバータの出力制御手法としてパルス幅を可変するPWM制御がある。インバータはスイッチングにより動作するので、出力するパルス波形は振幅が一定であり、パルス幅を制御しなくてはならない。PWM制御により、パルスのデューティを制御して出力電圧又は電流の大きさを制御できる。さらに、PWM制御により出力波形を正弦波に近似できる。   As an output control method of the inverter, there is PWM control for varying a pulse width. Since the inverter operates by switching, the pulse waveform to be output has a constant amplitude and the pulse width must be controlled. By the PWM control, the magnitude of the output voltage or current can be controlled by controlling the duty of the pulse. Further, the output waveform can be approximated to a sine wave by the PWM control.

PWM制御として広く使われている三角波−正弦波方式は、高周波の三角波と正弦波の大きさを比較することにより、パルスを作り出している。三角波をキャリア、正弦波をインバータで出力すべき目標電圧波形として、両方の信号を比較してその大小に応じてパルスを出力する方式である。インバータで出力すべき目標電圧波形を正弦波e=Esinωtとする。このとき、eがインバータ出力指令値であり、インバータ出力指令値は、角周波数ωで振幅Eの正弦波電圧である。一方、三角波で表されるキャリアは、インバータで出力すべき目標電圧波形を表す正弦波よりも周波数が高い。 In a triangular wave-sine wave method widely used as PWM control, a pulse is generated by comparing the magnitude of a high-frequency triangular wave with that of a sine wave. In this method, a triangular wave is used as a carrier, and a sine wave is used as a target voltage waveform to be output by an inverter. The target voltage waveform to be outputted by the inverter a sine wave e s = E s sinω s t . In this case, e s is an inverter output command value, the inverter output command value at the angular frequency omega s is a sine wave voltage of amplitude E s. On the other hand, the carrier represented by the triangular wave has a higher frequency than the sine wave representing the target voltage waveform to be output by the inverter.

インバータ主回路2は、PWM信号に応じてスイッチング回路を高速でON/OFFさせることで、直流電圧を目標電圧波形に近似した交流電圧に変換する。   The inverter main circuit 2 converts the DC voltage into an AC voltage approximating a target voltage waveform by turning on / off the switching circuit at a high speed according to the PWM signal.

<インバータ制御装置>
インバータ制御装置5は、インバータを駆動する制御装置であり、指令値発生部6、位相情報算出部7、キャリア周波数選択部8、キャリア発生部9、PWM発生部10を備える。
<Inverter control device>
The inverter control device 5 is a control device for driving an inverter, and includes a command value generation unit 6, a phase information calculation unit 7, a carrier frequency selection unit 8, a carrier generation unit 9, and a PWM generation unit 10.

指令値発生部6は、インバータ制御装置5へ入力された電圧基準に応じて、インバータ主回路2で出力すべき目標電圧波形である正弦波を算出し、各時刻における目標電圧をインバータ出力指令値として位相情報算出部7およびPWM発生部10へ出力する。上述したようにインバータ出力指令値は周期的に変化する。   The command value generator 6 calculates a sine wave which is a target voltage waveform to be output by the inverter main circuit 2 according to the voltage reference input to the inverter control device 5 and converts the target voltage at each time into an inverter output command value. To the phase information calculation unit 7 and the PWM generation unit 10. As described above, the inverter output command value changes periodically.

位相情報算出部7は、インバータ出力指令値が1/2周期毎に0になるタイミングからn(nは自然数)周期毎にインバータ出力指令値が0になるキャリア周波数変更タイミングを予測する。キャリア周波数変更タイミングを示す位相情報(ゼロクロス点)は、キャリア周波数選択部8とキャリア発生部9へ出力される。   The phase information calculation unit 7 predicts a carrier frequency change timing at which the inverter output command value becomes 0 every n (n is a natural number) cycles from a timing at which the inverter output command value becomes 0 every 1/2 cycle. The phase information (zero cross point) indicating the carrier frequency change timing is output to the carrier frequency selection unit 8 and the carrier generation unit 9.

図2は、キャリア周波数変更タイミングを予測する一例を説明するため図である。図2には、インバータ出力指令値の1周期毎(n=1)にキャリア周波数を変更する一例が表されている。インバータ出力指令値は1/2周期毎に0になる。そのため、1/2周期時のゼロクロス点であるタイミングAから、1周期後のゼロクロス点であるタイミングB(キャリア周波数変更タイミング)を予測できる。位相情報算出部7は、予測したタイミングBを示す位相情報を、キャリア周波数選択部8およびキャリア発生部9へ出力する。   FIG. 2 is a diagram for explaining an example of predicting a carrier frequency change timing. FIG. 2 shows an example in which the carrier frequency is changed every cycle (n = 1) of the inverter output command value. The inverter output command value becomes 0 every 1/2 cycle. Therefore, the timing B (the carrier frequency change timing), which is the zero cross point one cycle later, can be predicted from the timing A, which is the zero cross point at the half cycle. The phase information calculation unit 7 outputs the phase information indicating the predicted timing B to the carrier frequency selection unit 8 and the carrier generation unit 9.

キャリア周波数選択部8は、位相情報を入力すると、n周期毎に、予め定められた複数のキャリア周波数からランダムに1つを選択する。好ましくは、これらのキャリア周波数は、目標出力波形の周波数の整数倍に設定されている。   When the phase information is input, the carrier frequency selection unit 8 randomly selects one from a plurality of predetermined carrier frequencies every n periods. Preferably, these carrier frequencies are set to integer multiples of the frequency of the target output waveform.

図2に示す例では、インバータ出力指令値の1周期毎に異なるキャリア周波数(f1、f2、f3)が選択される。選択されたキャリア周波数は、キャリア発生部9へ出力される。   In the example shown in FIG. 2, different carrier frequencies (f1, f2, f3) are selected for each cycle of the inverter output command value. The selected carrier frequency is output to carrier generation section 9.

キャリア発生部9は、パルス幅変調に用いるキャリア信号を発生する。キャリア発生部9は、キャリア周波数変更タイミングにおいて、キャリア周波数をキャリア周波数選択部8により選択された1つに変更して、変更したキャリア周波数に応じたキャリア信号を発生する。   The carrier generator 9 generates a carrier signal used for pulse width modulation. The carrier generation unit 9 changes the carrier frequency to one selected by the carrier frequency selection unit 8 at the carrier frequency change timing, and generates a carrier signal according to the changed carrier frequency.

図2に示す例では、インバータ出力指令値の1周期毎にキャリア周波数はランダムに変更される。タイミングBにおいてf1からf2に、タイミングCにおいてf2からf3にキャリア周波数が変更される。   In the example shown in FIG. 2, the carrier frequency is changed randomly at every cycle of the inverter output command value. At timing B, the carrier frequency is changed from f1 to f2 and at timing C from f2 to f3.

このとき、キャリア周波数変更タイミングの前後において、キャリア波形は連続し、波形の傾きの正負は変化しないように切り替わる。   At this time, before and after the carrier frequency change timing, the carrier waveform is continuous, and the polarity of the waveform is switched so as not to change.

図3は、キャリア周波数変更タイミングの前後におけるキャリア波形の変化について説明するための図である。図2と同様にタイミングB(インバータ出力制御値の1周期後のゼロクロス点)においてキャリア周波数がf1からf2に変更される。キャリア周波数を変更するタイミングBの前後において、2つのキャリア波形は同一位相で連続し、波形の傾きの正負を変化させないでキャリア周波数が切り替えられる。   FIG. 3 is a diagram for describing a change in the carrier waveform before and after the carrier frequency change timing. 2, the carrier frequency is changed from f1 to f2 at timing B (zero-cross point after one cycle of the inverter output control value). Before and after the timing B at which the carrier frequency is changed, the two carrier waveforms continue at the same phase, and the carrier frequency is switched without changing the sign of the waveform.

PWM発生部10は、周期的な変化によりインバータが出力すべき目標電圧波形を表すインバータ出力指令値と、キャリア発生部9から出力されたキャリア信号との大小比較に基づいてパルス幅変調信号(PWM信号)を生成する。PWM信号は、インバータ主回路2へ出力される。   The PWM generation unit 10 performs a pulse width modulation signal (PWM) based on a magnitude comparison between an inverter output command value representing a target voltage waveform to be output by the inverter due to a periodic change and a carrier signal output from the carrier generation unit 9. Signal). The PWM signal is output to inverter main circuit 2.

<フローチャート>
図4は、上述の動作を実現するために、インバータ制御装置5が実行する制御ルーチンのフローチャートである。本制御ルーチンは、制御周期毎に繰り返し実行される。
<Flow chart>
FIG. 4 is a flowchart of a control routine executed by the inverter control device 5 to realize the above-described operation. This control routine is repeatedly executed for each control cycle.

図4に示すルーチンでは、まず、ステップS100において、インバータ制御装置5は電圧基準を受信する。   In the routine shown in FIG. 4, first, in step S100, the inverter control device 5 receives a voltage reference.

ステップS110において、指令値発生部6は、電圧基準からインバータ主回路2が出力すべき目標電圧波形である正弦波を算出し、各時刻における目標電圧をインバータ出力指令値として出力する。   In step S110, the command value generator 6 calculates a sine wave, which is a target voltage waveform to be output by the inverter main circuit 2, from the voltage reference, and outputs the target voltage at each time as an inverter output command value.

ステップS120において、位相情報算出部7は、逐次入力されるインバータ出力指令値が0又は0近傍であるか否かを判定する。判定条件が成立する場合は、ステップS130の処理に進む。判定条件が成立しない場合は、ステップS110に戻り処理を継続する。   In step S120, the phase information calculation unit 7 determines whether or not the sequentially input inverter output command value is zero or near zero. When the determination condition is satisfied, the process proceeds to the processing in step S130. If the determination condition is not satisfied, the process returns to step S110 to continue the processing.

ステップS130において、位相情報算出部7は、インバータ出力指令値が1/2周期毎に0になるタイミングから、n周期毎にインバータ出力指令値が0になるキャリア周波数変更タイミングを予測する。具体的には、逐次入力されるインバータ出力指令値が0又は0近傍である場合に、その時刻を1/2周期毎に0になるタイミングであると判断する。そのタイミングからn周期後のキャリア周波数変更タイミングを算出する。   In step S130, the phase information calculation unit 7 predicts a carrier frequency change timing at which the inverter output command value becomes 0 every n cycles from a timing at which the inverter output command value becomes 0 every 1/2 cycle. Specifically, when the successively input inverter output command value is 0 or near 0, it is determined that the time is a timing of becoming 0 every 1/2 cycle. The timing for changing the carrier frequency n cycles after the timing is calculated.

ステップS140において、キャリア周波数選択部8は、予め定められた複数のキャリア周波数からランダムに1つを選択する。   In step S140, the carrier frequency selection unit 8 randomly selects one from a plurality of predetermined carrier frequencies.

ステップS150において、キャリア発生部9は、現時刻がS130で算出されたキャリア周波数変更タイミングであるか否かを判定する。判定条件が成立する場合は、ステップS160の処理に進む。判定条件が成立しない場合は、再度ステップS150の判定処理を実行する。   In step S150, the carrier generator 9 determines whether the current time is the carrier frequency change timing calculated in S130. If the determination condition is satisfied, the process proceeds to step S160. If the determination condition is not satisfied, the determination process of step S150 is performed again.

ステップS160において、キャリア発生部9は、キャリア周波数変更タイミングにおいて、キャリア周波数をステップS140で選択されたキャリア周波数に変更し、変更したキャリア周波数に応じたキャリア信号を発生する。   In step S160, at the carrier frequency change timing, the carrier generator 9 changes the carrier frequency to the carrier frequency selected in step S140, and generates a carrier signal according to the changed carrier frequency.

ステップS170において、PWM発生部10は、インバータ出力指令値と、設定されたキャリア信号との比較に基づいてパルス幅変調信号を生成する。発生したパルス幅変調信号は、インバータ主回路2へ出力される。   In step S170, the PWM generator 10 generates a pulse width modulation signal based on a comparison between the inverter output command value and the set carrier signal. The generated pulse width modulation signal is output to inverter main circuit 2.

この一連の制御を繰り返し行うことにより、インバータ出力指令値の一定周期毎にキャリア周波数をランダムに変更させることが可能となる。なお、インバータ起動時の初期キャリア周波数については、別途設定を行う。   By repeating this series of controls, the carrier frequency can be changed randomly at regular intervals of the inverter output command value. Note that the initial carrier frequency at the time of starting the inverter is set separately.

以上説明したように、本実施形態に係るインバータ制御装置によれば、インバータの出力指令値の一定周期毎にキャリア周波数をランダムに切り替えることにより、出力波形の1周期の対称性が確保できるため、負荷への影響を軽減でき、かつ、インバータの制御系の演算処理における負担を軽減できる。   As described above, according to the inverter control device according to the present embodiment, the symmetry of one cycle of the output waveform can be ensured by randomly switching the carrier frequency every fixed cycle of the output command value of the inverter. The effect on the load can be reduced, and the load on the arithmetic processing of the control system of the inverter can be reduced.

加えて、図5に示すようにノイズ、機械的振動のピーク周波数帯が分散され、キャリア周波数に起因するノイズ、機械的振動が特定の周波数帯に集中しないようにすることができる。   In addition, as shown in FIG. 5, the peak frequency band of noise and mechanical vibration is dispersed, so that noise and mechanical vibration caused by the carrier frequency can be prevented from being concentrated in a specific frequency band.

<変形例>
ところで、上述した実施の形態1のシステムにおいては、インバータ主回路2は、単相インバータとして説明しているが、三相インバータであってもよい。
<Modification>
By the way, in the system of the first embodiment described above, the inverter main circuit 2 is described as a single-phase inverter, but may be a three-phase inverter.

<ハードウェア構成例>
図6は、インバータ制御装置5が有する処理回路のハードウェア構成例を示す概念図である。インバータ制御装置5内の各部は機能の一部を示し、各機能は処理回路により実現される。例えば、処理回路は、少なくとも1つのプロセッサ91と少なくとも1つのメモリ92とを備える。例えば、処理回路は、少なくとも1つの専用のハードウェア93を備える。
<Example of hardware configuration>
FIG. 6 is a conceptual diagram illustrating a hardware configuration example of a processing circuit included in the inverter control device 5. Each part in the inverter control device 5 shows a part of a function, and each function is realized by a processing circuit. For example, the processing circuit includes at least one processor 91 and at least one memory 92. For example, the processing circuit includes at least one dedicated hardware 93.

処理回路がプロセッサ91とメモリ92とを備える場合、各機能は、ソフトウェア、ファームウェア、又はソフトウェアとファームウェアとの組み合わせにより実現される。ソフトウェアおよびファームウェアの少なくとも一方は、プログラムとして記述される。ソフトウェアおよびファームウェアの少なくとも一方は、メモリ92に格納される。プロセッサ91は、メモリ92に記憶されたプログラムを読み出して実行することにより、各機能を実現する。プロセッサ91は、CPU(Central Processing Unit)、中央処理装置、処理装置、演算装置、マイクロプロセッサ、マイクロコンピュータ、DSPともいう。例えば、メモリ92は、RAM、ROM、フラッシュメモリ、EPROM、EEPROM等の、不揮発性又は揮発性の半導体メモリ、磁気ディスク、フレキシブルディスク、光ディスク、コンパクトディスク、ミニディスク、DVD等である。   When the processing circuit includes the processor 91 and the memory 92, each function is realized by software, firmware, or a combination of software and firmware. At least one of software and firmware is described as a program. At least one of software and firmware is stored in the memory 92. The processor 91 realizes each function by reading and executing the program stored in the memory 92. The processor 91 is also called a CPU (Central Processing Unit), a central processing unit, a processing unit, an arithmetic unit, a microprocessor, a microcomputer, and a DSP. For example, the memory 92 is a nonvolatile or volatile semiconductor memory such as a RAM, a ROM, a flash memory, an EPROM, an EEPROM, or the like, a magnetic disk, a flexible disk, an optical disk, a compact disk, a mini disk, a DVD, or the like.

処理回路が専用のハードウェア93を備える場合、処理回路は、例えば、単一回路、複合回路、プログラム化したプロセッサ、並列プログラム化したプロセッサ、ASIC、FPGA、又はこれらを組み合わせたものである。例えば、各機能は、それぞれ処理回路で実現される。例えば、各機能は、まとめて処理回路で実現される。   When the processing circuit includes the dedicated hardware 93, the processing circuit is, for example, a single circuit, a composite circuit, a programmed processor, a parallel programmed processor, an ASIC, an FPGA, or a combination thereof. For example, each function is realized by a processing circuit. For example, each function is realized by a processing circuit collectively.

また、各機能について、一部を専用のハードウェア93で実現し、他部をソフトウェア又はファームウェアで実現してもよい。   Further, a part of each function may be realized by dedicated hardware 93, and the other part may be realized by software or firmware.

このように、処理回路は、ハードウェア93、ソフトウェア、ファームウェア、又はこれらの組み合わせによって各機能を実現する。   As described above, the processing circuit realizes each function by the hardware 93, software, firmware, or a combination thereof.

1 直流電源
2 インバータ主回路
3 フィルタ
4 負荷
5 インバータ制御装置
6 指令値発生部
7 位相情報算出部
8 キャリア周波数選択部
9 キャリア発生部
10 PWM発生部
91 プロセッサ
92 メモリ
93 ハードウェア
A、B、C ゼロクロス点のタイミング
Reference Signs List 1 DC power supply 2 Inverter main circuit 3 Filter 4 Load 5 Inverter controller 6 Command value generator 7 Phase information calculator 8 Carrier frequency selector 9 Carrier generator 10 PWM generator 91 Processor 92 Memory 93 Hardware A, B, C Zero-cross point timing

Claims (1)

周期的な変化によりインバータが出力すべき目標電圧波形を表すインバータ出力指令値とキャリア信号との大小比較に基づいて生成されるパルス幅変調信号により、前記インバータを制御するインバータ制御装置であって、
前記インバータ出力指令値が1/2周期毎に0になるタイミングから、n(nは自然数)周期毎に前記インバータ出力指令値が0になるキャリア周波数変更タイミングを予測する位相情報算出部と、
前記n周期毎に、予め定められた複数のキャリア周波数からランダムに1つを選択するキャリア周波数選択部と、
前記キャリア周波数変更タイミングにおいて、キャリア周波数を前記キャリア周波数選択部により選択された1つに変更し、変更したキャリア周波数に応じた前記キャリア信号を発生するキャリア発生部と、を備え
前記キャリア周波数変更タイミングの前後において、キャリア波形は連続し、波形の傾きの正負は変化しないこと、
を特徴とするインバータ制御装置。
An inverter control device that controls the inverter by a pulse width modulation signal generated based on a magnitude comparison between an inverter output command value and a carrier signal representing a target voltage waveform to be output by the inverter due to a periodic change,
A phase information calculating unit for predicting a carrier frequency change timing at which the inverter output command value becomes 0 every n (n is a natural number) cycles from a timing at which the inverter output command value becomes 0 every 1/2 cycle;
A carrier frequency selection unit that randomly selects one from a plurality of predetermined carrier frequencies for each of the n cycles;
In the carrier frequency change timing, a carrier generation unit that changes a carrier frequency to one selected by the carrier frequency selection unit and generates the carrier signal according to the changed carrier frequency ,
Before and after the carrier frequency change timing, the carrier waveform is continuous, and the sign of the slope of the waveform does not change,
An inverter control device characterized by the above-mentioned.
JP2016232818A 2016-11-30 2016-11-30 Inverter control device Active JP6662277B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2016232818A JP6662277B2 (en) 2016-11-30 2016-11-30 Inverter control device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2016232818A JP6662277B2 (en) 2016-11-30 2016-11-30 Inverter control device

Publications (2)

Publication Number Publication Date
JP2018093569A JP2018093569A (en) 2018-06-14
JP6662277B2 true JP6662277B2 (en) 2020-03-11

Family

ID=62563859

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2016232818A Active JP6662277B2 (en) 2016-11-30 2016-11-30 Inverter control device

Country Status (1)

Country Link
JP (1) JP6662277B2 (en)

Also Published As

Publication number Publication date
JP2018093569A (en) 2018-06-14

Similar Documents

Publication Publication Date Title
JP5023788B2 (en) Control device and control method for power conversion device
JP5239235B2 (en) Power conversion device and power conversion method
JP6610804B2 (en) Inverter control method, control device, and inverter
JP6134733B2 (en) Polyphase converter system and method
JP5909622B2 (en) Motor drive device
JP2016005370A (en) Power conversion device
US7426122B2 (en) Power-converter control apparatus employing pulse width modulation and adjusting duration of a zero-voltage vector
CN110729944A (en) Inverter control apparatus and method for driving motor
JP4784491B2 (en) Motor drive device
US10498284B2 (en) Motor drive controller and method for controlling motor
JP6662277B2 (en) Inverter control device
JP4304283B2 (en) Pulse width modulation controller
JP6217351B2 (en) PWM control apparatus and PWM control method
JP5482576B2 (en) Inductive load drive control device and drive control method
KR20160028232A (en) image forming apparatus and phase control method
TW200513015A (en) Inverter device
KR20220041098A (en) Inverter, assembly having inverter and electrical machine, method of operating inverter and computer program
JP7068871B2 (en) Power converter
JP6138035B2 (en) Power conversion device and control device
JP2006129683A (en) Motor control circuit and its control method
JP2012070497A (en) Inverter device and control method
CN112567620B (en) Inverter device
JP2012018918A5 (en)
JP2006014426A (en) Controller for ac motor
JP2020096461A (en) Three-phase AC control device and three-phase AC control system

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20181116

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20190926

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20191001

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20191108

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20200114

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20200127

R150 Certificate of patent or registration of utility model

Ref document number: 6662277

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250