JP6661269B2 - Structure having coating film and method of manufacturing the same - Google Patents
Structure having coating film and method of manufacturing the same Download PDFInfo
- Publication number
- JP6661269B2 JP6661269B2 JP2015005417A JP2015005417A JP6661269B2 JP 6661269 B2 JP6661269 B2 JP 6661269B2 JP 2015005417 A JP2015005417 A JP 2015005417A JP 2015005417 A JP2015005417 A JP 2015005417A JP 6661269 B2 JP6661269 B2 JP 6661269B2
- Authority
- JP
- Japan
- Prior art keywords
- coating film
- ceramic
- ferrite
- ceramic coating
- film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000004519 manufacturing process Methods 0.000 title claims description 30
- 238000000576 coating method Methods 0.000 title description 115
- 239000011248 coating agent Substances 0.000 title description 109
- 239000000463 material Substances 0.000 claims description 86
- 239000000758 substrate Substances 0.000 claims description 78
- 229910000859 α-Fe Inorganic materials 0.000 claims description 75
- 239000000843 powder Substances 0.000 claims description 72
- 238000000034 method Methods 0.000 claims description 71
- 239000000919 ceramic Substances 0.000 claims description 64
- 229910018072 Al 2 O 3 Inorganic materials 0.000 claims description 46
- 239000007789 gas Substances 0.000 claims description 45
- 238000005524 ceramic coating Methods 0.000 claims description 43
- 229910000679 solder Inorganic materials 0.000 claims description 43
- 239000000443 aerosol Substances 0.000 claims description 40
- 239000012159 carrier gas Substances 0.000 claims description 17
- 238000000151 deposition Methods 0.000 claims description 15
- 239000000696 magnetic material Substances 0.000 claims description 11
- 238000002360 preparation method Methods 0.000 claims description 4
- 238000005507 spraying Methods 0.000 claims description 2
- 239000010408 film Substances 0.000 description 171
- 238000012360 testing method Methods 0.000 description 43
- 230000000052 comparative effect Effects 0.000 description 19
- 238000011156 evaluation Methods 0.000 description 17
- 239000002245 particle Substances 0.000 description 14
- 229910052751 metal Inorganic materials 0.000 description 13
- 239000002184 metal Substances 0.000 description 13
- 229910017518 Cu Zn Inorganic materials 0.000 description 11
- 229910017752 Cu-Zn Inorganic materials 0.000 description 11
- 229910017943 Cu—Zn Inorganic materials 0.000 description 11
- 238000009413 insulation Methods 0.000 description 11
- 239000011701 zinc Substances 0.000 description 11
- 229910000314 transition metal oxide Inorganic materials 0.000 description 9
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 8
- CPLXHLVBOLITMK-UHFFFAOYSA-N magnesium oxide Inorganic materials [Mg]=O CPLXHLVBOLITMK-UHFFFAOYSA-N 0.000 description 8
- 239000000395 magnesium oxide Substances 0.000 description 8
- AXZKOIWUVFPNLO-UHFFFAOYSA-N magnesium;oxygen(2-) Chemical compound [O-2].[Mg+2] AXZKOIWUVFPNLO-UHFFFAOYSA-N 0.000 description 8
- 229910044991 metal oxide Inorganic materials 0.000 description 8
- 150000004706 metal oxides Chemical class 0.000 description 8
- 239000004925 Acrylic resin Substances 0.000 description 7
- 229920000178 Acrylic resin Polymers 0.000 description 7
- 229910052581 Si3N4 Inorganic materials 0.000 description 7
- 230000015572 biosynthetic process Effects 0.000 description 7
- 238000010292 electrical insulation Methods 0.000 description 7
- 150000004767 nitrides Chemical class 0.000 description 7
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 7
- 239000010409 thin film Substances 0.000 description 7
- UQSXHKLRYXJYBZ-UHFFFAOYSA-N Iron oxide Chemical compound [Fe]=O UQSXHKLRYXJYBZ-UHFFFAOYSA-N 0.000 description 6
- XLOMVQKBTHCTTD-UHFFFAOYSA-N Zinc monoxide Chemical compound [Zn]=O XLOMVQKBTHCTTD-UHFFFAOYSA-N 0.000 description 6
- 229910002115 bismuth titanate Inorganic materials 0.000 description 6
- ODINCKMPIJJUCX-UHFFFAOYSA-N calcium oxide Inorganic materials [Ca]=O ODINCKMPIJJUCX-UHFFFAOYSA-N 0.000 description 6
- 230000008859 change Effects 0.000 description 6
- 230000035939 shock Effects 0.000 description 6
- PZNSFCLAULLKQX-UHFFFAOYSA-N Boron nitride Chemical compound N#B PZNSFCLAULLKQX-UHFFFAOYSA-N 0.000 description 5
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 5
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 5
- 229910002113 barium titanate Inorganic materials 0.000 description 5
- JRPBQTZRNDNNOP-UHFFFAOYSA-N barium titanate Chemical compound [Ba+2].[Ba+2].[O-][Ti]([O-])([O-])[O-] JRPBQTZRNDNNOP-UHFFFAOYSA-N 0.000 description 5
- 150000001247 metal acetylides Chemical class 0.000 description 5
- TWNQGVIAIRXVLR-UHFFFAOYSA-N oxo(oxoalumanyloxy)alumane Chemical compound O=[Al]O[Al]=O TWNQGVIAIRXVLR-UHFFFAOYSA-N 0.000 description 5
- RVTZCBVAJQQJTK-UHFFFAOYSA-N oxygen(2-);zirconium(4+) Chemical compound [O-2].[O-2].[Zr+4] RVTZCBVAJQQJTK-UHFFFAOYSA-N 0.000 description 5
- 229910052710 silicon Inorganic materials 0.000 description 5
- 239000010703 silicon Substances 0.000 description 5
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 description 5
- 229910052814 silicon oxide Inorganic materials 0.000 description 5
- 229910001928 zirconium oxide Inorganic materials 0.000 description 5
- GWEVSGVZZGPLCZ-UHFFFAOYSA-N Titan oxide Chemical compound O=[Ti]=O GWEVSGVZZGPLCZ-UHFFFAOYSA-N 0.000 description 4
- NRTOMJZYCJJWKI-UHFFFAOYSA-N Titanium nitride Chemical compound [Ti]#N NRTOMJZYCJJWKI-UHFFFAOYSA-N 0.000 description 4
- 230000005856 abnormality Effects 0.000 description 4
- BRPQOXSCLDDYGP-UHFFFAOYSA-N calcium oxide Chemical compound [O-2].[Ca+2] BRPQOXSCLDDYGP-UHFFFAOYSA-N 0.000 description 4
- 239000000292 calcium oxide Substances 0.000 description 4
- 238000007796 conventional method Methods 0.000 description 4
- 238000005336 cracking Methods 0.000 description 4
- 238000005520 cutting process Methods 0.000 description 4
- 238000010586 diagram Methods 0.000 description 4
- 238000009826 distribution Methods 0.000 description 4
- 238000005516 engineering process Methods 0.000 description 4
- SIWVEOZUMHYXCS-UHFFFAOYSA-N oxo(oxoyttriooxy)yttrium Chemical compound O=[Y]O[Y]=O SIWVEOZUMHYXCS-UHFFFAOYSA-N 0.000 description 4
- 238000005240 physical vapour deposition Methods 0.000 description 4
- 238000012546 transfer Methods 0.000 description 4
- 229910052725 zinc Inorganic materials 0.000 description 4
- FFQALBCXGPYQGT-UHFFFAOYSA-N 2,4-difluoro-5-(trifluoromethyl)aniline Chemical compound NC1=CC(C(F)(F)F)=C(F)C=C1F FFQALBCXGPYQGT-UHFFFAOYSA-N 0.000 description 3
- DJOYTAUERRJRAT-UHFFFAOYSA-N 2-(n-methyl-4-nitroanilino)acetonitrile Chemical compound N#CCN(C)C1=CC=C([N+]([O-])=O)C=C1 DJOYTAUERRJRAT-UHFFFAOYSA-N 0.000 description 3
- 229910000505 Al2TiO5 Inorganic materials 0.000 description 3
- 229910052582 BN Inorganic materials 0.000 description 3
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 description 3
- 229910018605 Ni—Zn Inorganic materials 0.000 description 3
- 229910004298 SiO 2 Inorganic materials 0.000 description 3
- HCHKCACWOHOZIP-UHFFFAOYSA-N Zinc Chemical compound [Zn] HCHKCACWOHOZIP-UHFFFAOYSA-N 0.000 description 3
- 229910009369 Zn Mg Inorganic materials 0.000 description 3
- 229910007573 Zn-Mg Inorganic materials 0.000 description 3
- VNSWULZVUKFJHK-UHFFFAOYSA-N [Sr].[Bi] Chemical compound [Sr].[Bi] VNSWULZVUKFJHK-UHFFFAOYSA-N 0.000 description 3
- 229910021523 barium zirconate Inorganic materials 0.000 description 3
- DQBAOWPVHRWLJC-UHFFFAOYSA-N barium(2+);dioxido(oxo)zirconium Chemical compound [Ba+2].[O-][Zr]([O-])=O DQBAOWPVHRWLJC-UHFFFAOYSA-N 0.000 description 3
- AOWKSNWVBZGMTJ-UHFFFAOYSA-N calcium titanate Chemical compound [Ca+2].[O-][Ti]([O-])=O AOWKSNWVBZGMTJ-UHFFFAOYSA-N 0.000 description 3
- 229910052799 carbon Inorganic materials 0.000 description 3
- 229910000420 cerium oxide Inorganic materials 0.000 description 3
- 239000011195 cermet Substances 0.000 description 3
- 238000005229 chemical vapour deposition Methods 0.000 description 3
- TVZPLCNGKSPOJA-UHFFFAOYSA-N copper zinc Chemical compound [Cu].[Zn] TVZPLCNGKSPOJA-UHFFFAOYSA-N 0.000 description 3
- PMHQVHHXPFUNSP-UHFFFAOYSA-M copper(1+);methylsulfanylmethane;bromide Chemical compound Br[Cu].CSC PMHQVHHXPFUNSP-UHFFFAOYSA-M 0.000 description 3
- 229910052878 cordierite Inorganic materials 0.000 description 3
- 230000006378 damage Effects 0.000 description 3
- 230000008021 deposition Effects 0.000 description 3
- 230000001066 destructive effect Effects 0.000 description 3
- JSKIRARMQDRGJZ-UHFFFAOYSA-N dimagnesium dioxido-bis[(1-oxido-3-oxo-2,4,6,8,9-pentaoxa-1,3-disila-5,7-dialuminabicyclo[3.3.1]nonan-7-yl)oxy]silane Chemical compound [Mg++].[Mg++].[O-][Si]([O-])(O[Al]1O[Al]2O[Si](=O)O[Si]([O-])(O1)O2)O[Al]1O[Al]2O[Si](=O)O[Si]([O-])(O1)O2 JSKIRARMQDRGJZ-UHFFFAOYSA-N 0.000 description 3
- KZHJGOXRZJKJNY-UHFFFAOYSA-N dioxosilane;oxo(oxoalumanyloxy)alumane Chemical compound O=[Si]=O.O=[Si]=O.O=[Al]O[Al]=O.O=[Al]O[Al]=O.O=[Al]O[Al]=O KZHJGOXRZJKJNY-UHFFFAOYSA-N 0.000 description 3
- 238000004299 exfoliation Methods 0.000 description 3
- 229910052839 forsterite Inorganic materials 0.000 description 3
- XEEYBQQBJWHFJM-UHFFFAOYSA-N iron Substances [Fe] XEEYBQQBJWHFJM-UHFFFAOYSA-N 0.000 description 3
- 239000011777 magnesium Substances 0.000 description 3
- HCWCAKKEBCNQJP-UHFFFAOYSA-N magnesium orthosilicate Chemical compound [Mg+2].[Mg+2].[O-][Si]([O-])([O-])[O-] HCWCAKKEBCNQJP-UHFFFAOYSA-N 0.000 description 3
- 229910052863 mullite Inorganic materials 0.000 description 3
- 229910000480 nickel oxide Inorganic materials 0.000 description 3
- 230000003287 optical effect Effects 0.000 description 3
- 238000000879 optical micrograph Methods 0.000 description 3
- BMMGVYCKOGBVEV-UHFFFAOYSA-N oxo(oxoceriooxy)cerium Chemical compound [Ce]=O.O=[Ce]=O BMMGVYCKOGBVEV-UHFFFAOYSA-N 0.000 description 3
- GNRSAWUEBMWBQH-UHFFFAOYSA-N oxonickel Chemical compound [Ni]=O GNRSAWUEBMWBQH-UHFFFAOYSA-N 0.000 description 3
- BPUBBGLMJRNUCC-UHFFFAOYSA-N oxygen(2-);tantalum(5+) Chemical compound [O-2].[O-2].[O-2].[O-2].[O-2].[Ta+5].[Ta+5] BPUBBGLMJRNUCC-UHFFFAOYSA-N 0.000 description 3
- AABBHSMFGKYLKE-SNAWJCMRSA-N propan-2-yl (e)-but-2-enoate Chemical compound C\C=C\C(=O)OC(C)C AABBHSMFGKYLKE-SNAWJCMRSA-N 0.000 description 3
- 239000002994 raw material Substances 0.000 description 3
- 229910010271 silicon carbide Inorganic materials 0.000 description 3
- 238000005245 sintering Methods 0.000 description 3
- 229910052596 spinel Inorganic materials 0.000 description 3
- 239000011029 spinel Substances 0.000 description 3
- -1 steatite Chemical compound 0.000 description 3
- VEALVRVVWBQVSL-UHFFFAOYSA-N strontium titanate Chemical compound [Sr+2].[O-][Ti]([O-])=O VEALVRVVWBQVSL-UHFFFAOYSA-N 0.000 description 3
- 229910001936 tantalum oxide Inorganic materials 0.000 description 3
- XOLBLPGZBRYERU-UHFFFAOYSA-N tin dioxide Chemical compound O=[Sn]=O XOLBLPGZBRYERU-UHFFFAOYSA-N 0.000 description 3
- 229910001887 tin oxide Inorganic materials 0.000 description 3
- 239000011787 zinc oxide Substances 0.000 description 3
- XKRFYHLGVUSROY-UHFFFAOYSA-N Argon Chemical compound [Ar] XKRFYHLGVUSROY-UHFFFAOYSA-N 0.000 description 2
- LFQSCWFLJHTTHZ-UHFFFAOYSA-N Ethanol Chemical compound CCO LFQSCWFLJHTTHZ-UHFFFAOYSA-N 0.000 description 2
- WGLPBDUCMAPZCE-UHFFFAOYSA-N Trioxochromium Chemical compound O=[Cr](=O)=O WGLPBDUCMAPZCE-UHFFFAOYSA-N 0.000 description 2
- XHCLAFWTIXFWPH-UHFFFAOYSA-N [O-2].[O-2].[O-2].[O-2].[O-2].[V+5].[V+5] Chemical compound [O-2].[O-2].[O-2].[O-2].[O-2].[V+5].[V+5] XHCLAFWTIXFWPH-UHFFFAOYSA-N 0.000 description 2
- 230000002159 abnormal effect Effects 0.000 description 2
- 229910052788 barium Inorganic materials 0.000 description 2
- QVQLCTNNEUAWMS-UHFFFAOYSA-N barium oxide Chemical compound [Ba]=O QVQLCTNNEUAWMS-UHFFFAOYSA-N 0.000 description 2
- 230000008901 benefit Effects 0.000 description 2
- 239000003985 ceramic capacitor Substances 0.000 description 2
- 229910010293 ceramic material Inorganic materials 0.000 description 2
- 229910000423 chromium oxide Inorganic materials 0.000 description 2
- 239000002131 composite material Substances 0.000 description 2
- 150000001875 compounds Chemical class 0.000 description 2
- 230000007547 defect Effects 0.000 description 2
- 230000032798 delamination Effects 0.000 description 2
- 239000010432 diamond Substances 0.000 description 2
- 229910003460 diamond Inorganic materials 0.000 description 2
- 238000009501 film coating Methods 0.000 description 2
- 238000007654 immersion Methods 0.000 description 2
- 230000006872 improvement Effects 0.000 description 2
- 239000012535 impurity Substances 0.000 description 2
- 229910052745 lead Inorganic materials 0.000 description 2
- 238000005259 measurement Methods 0.000 description 2
- 239000000203 mixture Substances 0.000 description 2
- PXHVJJICTQNCMI-UHFFFAOYSA-N nickel Substances [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 2
- 230000008569 process Effects 0.000 description 2
- 238000005476 soldering Methods 0.000 description 2
- 238000007711 solidification Methods 0.000 description 2
- 230000008023 solidification Effects 0.000 description 2
- 239000007921 spray Substances 0.000 description 2
- 238000010998 test method Methods 0.000 description 2
- 239000010936 titanium Substances 0.000 description 2
- 229910052719 titanium Inorganic materials 0.000 description 2
- OGIDPMRJRNCKJF-UHFFFAOYSA-N titanium oxide Inorganic materials [Ti]=O OGIDPMRJRNCKJF-UHFFFAOYSA-N 0.000 description 2
- 239000011882 ultra-fine particle Substances 0.000 description 2
- 229910001935 vanadium oxide Inorganic materials 0.000 description 2
- 238000004804 winding Methods 0.000 description 2
- RSWGJHLUYNHPMX-UHFFFAOYSA-N Abietic-Saeure Natural products C12CCC(C(C)C)=CC2=CCC2C1(C)CCCC2(C)C(O)=O RSWGJHLUYNHPMX-UHFFFAOYSA-N 0.000 description 1
- VYZAMTAEIAYCRO-UHFFFAOYSA-N Chromium Chemical compound [Cr] VYZAMTAEIAYCRO-UHFFFAOYSA-N 0.000 description 1
- 229910018054 Ni-Cu Inorganic materials 0.000 description 1
- 229910018481 Ni—Cu Inorganic materials 0.000 description 1
- KHPCPRHQVVSZAH-HUOMCSJISA-N Rosin Natural products O(C/C=C/c1ccccc1)[C@H]1[C@H](O)[C@@H](O)[C@@H](O)[C@@H](CO)O1 KHPCPRHQVVSZAH-HUOMCSJISA-N 0.000 description 1
- BLRPTPMANUNPDV-UHFFFAOYSA-N Silane Chemical compound [SiH4] BLRPTPMANUNPDV-UHFFFAOYSA-N 0.000 description 1
- BOTDANWDWHJENH-UHFFFAOYSA-N Tetraethyl orthosilicate Chemical compound CCO[Si](OCC)(OCC)OCC BOTDANWDWHJENH-UHFFFAOYSA-N 0.000 description 1
- 229910001315 Tool steel Inorganic materials 0.000 description 1
- 239000002253 acid Substances 0.000 description 1
- 150000007513 acids Chemical class 0.000 description 1
- 229910052786 argon Inorganic materials 0.000 description 1
- 230000005540 biological transmission Effects 0.000 description 1
- 229910052797 bismuth Inorganic materials 0.000 description 1
- 230000015556 catabolic process Effects 0.000 description 1
- 229910052804 chromium Inorganic materials 0.000 description 1
- 239000011651 chromium Substances 0.000 description 1
- 239000011247 coating layer Substances 0.000 description 1
- 238000010288 cold spraying Methods 0.000 description 1
- 238000004891 communication Methods 0.000 description 1
- 229910052802 copper Inorganic materials 0.000 description 1
- 238000005137 deposition process Methods 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 238000003618 dip coating Methods 0.000 description 1
- 239000006185 dispersion Substances 0.000 description 1
- 238000001887 electron backscatter diffraction Methods 0.000 description 1
- 230000007613 environmental effect Effects 0.000 description 1
- 238000010304 firing Methods 0.000 description 1
- 230000004907 flux Effects 0.000 description 1
- 238000007755 gap coating Methods 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 239000001307 helium Substances 0.000 description 1
- 229910052734 helium Inorganic materials 0.000 description 1
- SWQJXJOGLNCZEY-UHFFFAOYSA-N helium atom Chemical compound [He] SWQJXJOGLNCZEY-UHFFFAOYSA-N 0.000 description 1
- 229910052738 indium Inorganic materials 0.000 description 1
- APFVFJFRJDLVQX-UHFFFAOYSA-N indium atom Chemical compound [In] APFVFJFRJDLVQX-UHFFFAOYSA-N 0.000 description 1
- 230000001678 irradiating effect Effects 0.000 description 1
- 238000003475 lamination Methods 0.000 description 1
- 230000005415 magnetization Effects 0.000 description 1
- 238000013507 mapping Methods 0.000 description 1
- 238000004377 microelectronic Methods 0.000 description 1
- 229910052759 nickel Inorganic materials 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 230000035699 permeability Effects 0.000 description 1
- 238000007639 printing Methods 0.000 description 1
- 238000010298 pulverizing process Methods 0.000 description 1
- 230000004044 response Effects 0.000 description 1
- 229910052594 sapphire Inorganic materials 0.000 description 1
- 239000010980 sapphire Substances 0.000 description 1
- 229910000077 silane Inorganic materials 0.000 description 1
- 229910052709 silver Inorganic materials 0.000 description 1
- 239000002904 solvent Substances 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
- 230000003068 static effect Effects 0.000 description 1
- 229910052715 tantalum Inorganic materials 0.000 description 1
- GUVRBAGPIYLISA-UHFFFAOYSA-N tantalum atom Chemical compound [Ta] GUVRBAGPIYLISA-UHFFFAOYSA-N 0.000 description 1
- 238000007751 thermal spraying Methods 0.000 description 1
- 231100000331 toxic Toxicity 0.000 description 1
- 230000002588 toxic effect Effects 0.000 description 1
- KHPCPRHQVVSZAH-UHFFFAOYSA-N trans-cinnamyl beta-D-glucopyranoside Natural products OC1C(O)C(O)C(CO)OC1OCC=CC1=CC=CC=C1 KHPCPRHQVVSZAH-UHFFFAOYSA-N 0.000 description 1
- 229910052723 transition metal Inorganic materials 0.000 description 1
- 150000003624 transition metals Chemical class 0.000 description 1
Landscapes
- Laminated Bodies (AREA)
- Other Surface Treatments For Metallic Materials (AREA)
Description
本発明は、コーティング膜を備える構造体およびその製造方法に関する。より詳細には、エアロゾルデポジション法により形成されたコーティング膜を備える構造体、エアロゾルデポジション法を用いる構造体の製造方法に関する。 The present invention relates to a structure having a coating film and a method for manufacturing the same. More specifically, the present invention relates to a structure having a coating film formed by an aerosol deposition method, and a method of manufacturing a structure using an aerosol deposition method.
近年の携帯電話、タブレット端末、およびウェアラブル端末などの通信機器は、小型化の必要性と共に高機能化により搭載部品数が急増している。このため、搭載される電子チップ部品にも、小型化に加えて、従来製品と同等以上の性能、高耐久性、高信頼性が強く求められている。 2. Description of the Related Art In recent years, communication devices such as mobile phones, tablet terminals, and wearable terminals have been rapidly increasing in the number of mounted components due to the need for miniaturization and high functionality. Therefore, in addition to miniaturization, electronic chip components to be mounted are also required to have performance, high durability, and high reliability equal to or higher than those of conventional products.
また、これらの要求を満足する電子チップ部品の製造方法は、低コストかつ量産に適応した製造方法であることも同時に要求される。従来の電子チップ部品の製造方法として、例えばチップインダクタやMLCC(積層型セラミックコンデンサ)の場合には、以下のような方法が採用されている。すなわち、内部電極パターンを印刷したグリーンシートを必要な厚みになるように積層し、内部電極パターンに対して、電気的絶縁性が確保される余幅を残して切断する。その後、切断した各片を焼成することにより製造されている。しかしながら、近年要求されている、0402型および0201型といった極小サイズチップの場合には、従来の製造方法では、余幅確保によるインダクタンス値の低下が生じ、加えて、内部電極パターンに対する電気的絶縁性の確保が困難となってきている。したがって、従来の製造方法を用いて低コストかつ従来製品と同等以上の特性を極小サイズチップにおいて実現することは、技術的に困難となりつつある。 In addition, a method for manufacturing an electronic chip component that satisfies these requirements is also required to be low-cost and a method suitable for mass production. As a conventional method of manufacturing electronic chip components, for example, in the case of a chip inductor or MLCC (multilayer ceramic capacitor), the following method is employed. That is, a green sheet on which an internal electrode pattern is printed is laminated so as to have a required thickness, and the internal electrode pattern is cut while leaving a margin for ensuring electrical insulation. Thereafter, it is manufactured by firing the cut pieces. However, in the case of ultra-small size chips such as 0402 type and 0201 type, which are required in recent years, in the conventional manufacturing method, the inductance value is reduced due to securing a margin, and in addition, the electrical insulation property with respect to the internal electrode pattern is reduced. Is becoming more difficult. Therefore, it is becoming technically difficult to realize low cost and characteristics equal to or higher than those of a conventional product in an extremely small size chip using a conventional manufacturing method.
そこで、上記の余幅を残して切断する従来技術に代わって、余幅を残さずに切断し、後工程において薄いコーティング膜で被覆することにより電気的絶縁性を確保する方法などが提案されている(Side−Gapコーティング法)。これに伴い、電気的な高絶縁性を実現する量産化に適した薄膜のコーティング技術が強く求められている。 Therefore, instead of the above-mentioned conventional technique of cutting leaving a margin, a method of cutting without leaving a margin and securing electrical insulation by covering it with a thin coating film in a post-process has been proposed. (Side-Gap coating method). Along with this, there is a strong demand for a thin film coating technique suitable for mass production realizing high electrical insulation.
従来知られている薄膜のコーティング技術としては、ウェットコーティング法とドライコーティング法がある。例えば、ウェットコーティング法の一種であるディップコーティング法は、コーティング材料を溶媒に溶解または分散させ、基材を浸漬することでコーティング膜を形成する方法であり、コストを抑えた製造法であるものの、5μm以下の薄い膜厚を作製することは困難である。 Conventionally known thin film coating techniques include a wet coating method and a dry coating method. For example, dip coating, which is a type of wet coating, is a method of forming a coating film by dissolving or dispersing a coating material in a solvent and immersing a base material. It is difficult to produce a thin film thickness of 5 μm or less.
一方で、ドライコーティング法の代表的な例としては、物理気相成長法(PVD法)、化学気相成長法(CVD法)、熱スプレー法、コールドスプレー法などが知られている。これら手法のうち、例えばPVD法によるコーティング膜形成では、緻密で均一な薄膜の形成が期待できるが、高真空環境が必要であること、および成膜速度が極端に低いという短所がある。また、CVD法は、PVD法に比べて成膜速度が若干改善されるものの、テトラエチルオルトシリケートなどの有毒なシラン系可燃性ガス等を使用するため、環境親和性や取扱い性の点で好ましくない。さらに、熱スプレー法やコールドスプレー法は、熱衝撃または機械的衝撃が大きく、電子部品に用いられる硬く脆いセラミックス材料に対するコーティング膜の製造には適さない。 On the other hand, as typical examples of the dry coating method, a physical vapor deposition method (PVD method), a chemical vapor deposition method (CVD method), a thermal spray method, a cold spray method, and the like are known. Among these methods, for example, in the case of forming a coating film by the PVD method, formation of a dense and uniform thin film can be expected. However, there are disadvantages that a high vacuum environment is required and the film forming speed is extremely low. In addition, although the CVD method slightly improves the film forming rate as compared with the PVD method, it uses a toxic silane-based flammable gas such as tetraethylorthosilicate, which is not preferable in terms of environmental compatibility and handleability. . Further, the thermal spraying method or the cold spraying method has a large thermal shock or mechanical shock, and is not suitable for producing a coating film for a hard and brittle ceramic material used for an electronic component.
これらの技術に対して、近年、エアロゾルデポジション法(以下AD法とも称する)と呼ばれるドライコーティング手法が注目されている。AD法は、アルゴンガスやヘリウムガスなどでエアロゾル化した原料粉末を基板に吹き付け、常温衝撃固化現象を利用して緻密なコーティング膜を成膜する技術である(下記非特許文献1)。他のコーティング方法と異なり、低真空で実施することができ、基材に熱衝撃が付加されないためコーティング膜の変質が少なく、成膜速度が他の方法と比べて比較的大きいなどの長所がある。このようなAD法を使用した超微粒子の成膜方法として、超微粒子や基板に高エネルギービームを照射する方法が知られている(下記特許文献1)。 In recent years, a dry coating technique called an aerosol deposition method (hereinafter, also referred to as an AD method) has attracted attention for these techniques. The AD method is a technique in which a raw material powder aerosolized with an argon gas, a helium gas, or the like is sprayed on a substrate, and a dense coating film is formed by using a room temperature impact solidification phenomenon (Non-Patent Document 1 below). Unlike other coating methods, it can be carried out in a low vacuum, there is no thermal shock applied to the substrate, so there is little deterioration of the coating film, and there are advantages such as relatively high deposition rate compared to other methods. . As a method of forming ultrafine particles using such an AD method, a method of irradiating ultrafine particles or a substrate with a high-energy beam is known (Patent Document 1 below).
上述したように、近年の電子部品への小型化要求に対して、従来技術によっては、十分な性能の電子部品が提供されていないという実情がある。また、電子部品をはんだにより電子基板へ実装するためには、併せて十分なはんだ耐熱性も求められる。そのため、本発明では、AD法を用いて、チップインダクタやMLCCなどの極小電子部品に用いうる、薄膜のコーティング膜を備える、高絶縁性およびはんだ耐熱性を有する構造体を提供することを目的とする。さらに、本技術に関係するコーティング膜を備える構造体の製造方法を提供することを目的とする。 As described above, in response to recent demands for miniaturization of electronic components, there is a situation in which electronic components with sufficient performance have not been provided by conventional technologies. In addition, in order to mount electronic components on an electronic substrate by soldering, sufficient solder heat resistance is also required. Therefore, an object of the present invention is to provide a structure having a high insulating property and soldering heat resistance, which has a thin coating film and can be used for microelectronic components such as chip inductors and MLCCs by using the AD method. I do. Still another object of the present invention is to provide a method of manufacturing a structure including a coating film related to the present technology.
本発明者は、上記の問題点を解決すべく鋭意研究を行った結果、下記の構造体および製造方法によれば、上記課題が解決されることを見出した。 The inventor of the present invention has conducted intensive studies to solve the above problems, and as a result, has found that the above-mentioned problems can be solved by the following structure and manufacturing method.
すなわち、本発明の一態様は、セラミック基材と、
前記セラミック基材上の少なくとも一部に、エアロゾルデポジション法により直接形成された、膜厚1〜10μmのセラミックコーティング膜と、
を備え、
前記コーティング膜が1.5×107Ω・m以上の体積電気抵抗率、および、270℃のはんだ浴槽で測定されるはんだ耐熱性が10秒以上である構造体である。
That is, one embodiment of the present invention includes a ceramic substrate,
A ceramic coating film having a thickness of 1 to 10 μm, which is directly formed on at least a part of the ceramic substrate by an aerosol deposition method,
With
The coating film has a volume electric resistivity of 1.5 × 10 7 Ω · m or more and a solder heat resistance measured in a solder bath at 270 ° C. of 10 seconds or more.
また、本発明の別の態様は、体積基準のメジアン径D50が0.50μm<D50<1.0μmである材料粉末を準備する準備工程と、
前記材料粉末を含むエアロゾルガスをノズルから噴射させて、前記材料粉末を堆積させるエアロゾルデポジション法により、セラミック基材上にセラミックコーティング膜を形成する成膜工程と、
を有する構造体の製造方法である。
Further, another embodiment of the present invention provides a preparation step of preparing a material powder having a volume-based median diameter D 50 of 0.50 μm <D 50 <1.0 μm,
By spraying an aerosol gas containing the material powder from a nozzle, by aerosol deposition method of depositing the material powder, a film forming step of forming a ceramic coating film on a ceramic substrate,
This is a method for producing a structure having:
本発明によれば、AD法による薄膜のコーティング膜を備えることにより、極小サイズの電子部品に用いうる、高絶縁性かつはんだ耐熱性を有する構造体が提供される。また、本発明の製造方法によれば、特定の粒径分布の粉末材料を用いたAD法により、低コストで、薄膜のコーティング膜を備える、高絶縁性およびはんだ耐熱性を有する構造体を製造し得る。また、本発明の構造体を備えることにより、従来工法で作製したものよりも高性能かつ極小サイズの電子部品が得られる。 ADVANTAGE OF THE INVENTION According to this invention, the structure which has a high insulation property and solder heat resistance which can be used for an electronic component of a very small size by providing the coating film of the thin film by AD method is provided. Further, according to the manufacturing method of the present invention, a low-cost, high-insulation and solder heat-resistant structure having a thin coating film is manufactured by an AD method using a powder material having a specific particle size distribution. I can do it. Further, by providing the structure of the present invention, an electronic component having a higher performance and a smaller size than those manufactured by the conventional method can be obtained.
以下、本発明を構造体とその製造方法に分けて詳細に説明する。 Hereinafter, the present invention will be described in detail with respect to a structure and a method of manufacturing the same.
[構造体]
本発明の構造体は、セラミック基材(以下単に基材とも称する)と、エアロゾルデポジション法により、前記セラミック基材上に直接形成された、膜厚1〜10μmのセラミックコーティング膜(以下単にコーティング膜とも称する)とを備える。コーティング膜は1.5×107Ω・m以上の体積電気抵抗率、および、270℃のはんだ浴槽で測定されるはんだ耐熱性が10秒以上である。本発明の構造体は、セラミック基材およびセラミック基材の少なくとも一部に直接接触するセラミックコーティング膜を備えていればよく、セラミック基材が内部電極等他の部材を内包していてもよく、セラミック基材とコーティング膜とが接触していない部分が含まれていてもよい。
[Structure]
The structure of the present invention comprises a ceramic substrate (hereinafter simply referred to as a substrate) and a ceramic coating film (hereinafter simply referred to as a coating) having a thickness of 1 to 10 μm directly formed on the ceramic substrate by an aerosol deposition method. (Also referred to as a film). The coating film has a volume electrical resistivity of 1.5 × 10 7 Ω · m or more, and a solder heat resistance measured in a solder bath at 270 ° C. of 10 seconds or more. The structure of the present invention may have a ceramic coating film that directly contacts at least a part of the ceramic substrate and the ceramic substrate, and the ceramic substrate may include another member such as an internal electrode, A portion where the ceramic substrate and the coating film are not in contact may be included.
本発明との対比のため、図2(a)には、従来技術によるチップインダクタの概略斜視図を示した。チップインダクタ20は、セラミック基材21の両端面に外部電極23が配され、セラミック基材21に内部電極22が内包されている。また、図2(b)は、図2(a)の2B−2B方向の断面図である。図2(b)の断面においては、積層された内部電極22、22’が複数の平坦な半楕円形をなしている。内部電極22、22’の外側端部とセラミック基材21の端部との間には余幅24だけの距離があり、内部電極22、22’は、セラミック基材に完全に内包されている。余幅24はチップインダクタの高絶縁性を保持するために必要である。従来技術においては、チップインダクタ20のサイズが小型化すると共に、セラミック基材21となるグリーンシートを、余幅24を設けて切断することが技術的に困難となっていた。 For comparison with the present invention, FIG. 2A is a schematic perspective view of a conventional chip inductor. In the chip inductor 20, external electrodes 23 are arranged on both end surfaces of a ceramic base 21, and the internal electrodes 22 are included in the ceramic base 21. FIG. 2B is a cross-sectional view in the 2B-2B direction of FIG. 2A. In the cross section of FIG. 2B, the laminated internal electrodes 22, 22 'have a plurality of flat semi-elliptical shapes. There is a distance of an extra width 24 between the outer ends of the internal electrodes 22, 22 'and the ends of the ceramic base 21, and the internal electrodes 22, 22' are completely contained in the ceramic base. . The extra width 24 is necessary for maintaining high insulation of the chip inductor. In the related art, the size of the chip inductor 20 has been reduced, and it has been technically difficult to cut the green sheet serving as the ceramic substrate 21 with the extra width 24 provided.
一方、図1(a)は、本発明の構造体を備える電子部品の一例として、チップインダクタを示した概略斜視図である。チップインダクタ10は、セラミック基材11の両端面に外部電極13が配され、セラミック基材11に内部電極12が内在している。さらに、図2(a)において、セラミック基材11および外部電極13の側面はセラミックコーティング膜14で被覆されている。 On the other hand, FIG. 1A is a schematic perspective view showing a chip inductor as an example of an electronic component having the structure of the present invention. In the chip inductor 10, external electrodes 13 are arranged on both end surfaces of a ceramic base 11, and an internal electrode 12 is provided inside the ceramic base 11. Further, in FIG. 2A, the side surfaces of the ceramic base 11 and the external electrodes 13 are covered with a ceramic coating film 14.
図1(b)は、図1(a)の1B−1B方向の断面図である。セラミック基材11内部には内部電極12、12’が存在するが、図1(b)の断面においては、積層された内部電極12、12’が複数の平坦な半楕円形をなしている。複数の内部電極12、12’の外側端部はセラミック基材11から露出し、コーティング膜14に接している。内部電極12、12’がセラミック基材11から露出していても、コーティング膜14で被覆されることにより、チップ全体として高絶縁性を保つことができる。また、従来技術のように、グリーンシートを余幅24をもたせて切断する困難な工程が必要なくなる。さらに、内部電極12、12’を、外側端部がセラミック基材11から露出する位置に配置することができるため、内部電極12と内部電極12’との間の距離を従来技術によるチップインダクタより広くとることができる。その結果、チップインダクタ10のインダクタンス値を高くすることができる。例えば、同じ大きさ、積層条件、内部電極印刷条件である場合には、特定の周波数帯域において、インダクタンス値は、従来技術によって製造されたものよりも2.2倍以上の値が得られる。また、AD法によれば、基板とコーティング膜との密着性が向上するため、はんだ耐熱性が向上し、体積電気抵抗率も向上する。 FIG. 1B is a cross-sectional view in the 1B-1B direction of FIG. 1A. Although the internal electrodes 12 and 12 'are present inside the ceramic substrate 11, in the cross section of FIG. 1B, the laminated internal electrodes 12 and 12' have a plurality of flat semi-elliptical shapes. The outer ends of the plurality of internal electrodes 12 and 12 ′ are exposed from the ceramic substrate 11 and are in contact with the coating film 14. Even if the internal electrodes 12 and 12 ′ are exposed from the ceramic substrate 11, the entire chip can maintain high insulation properties by being covered with the coating film 14. In addition, there is no need for a difficult step of cutting the green sheet with the extra width 24 as in the related art. Further, since the inner electrodes 12, 12 'can be arranged at positions where the outer ends are exposed from the ceramic base material 11, the distance between the inner electrodes 12 and the inner electrodes 12' is larger than that of the conventional chip inductor. Can be taken widely. As a result, the inductance value of the chip inductor 10 can be increased. For example, in the case of the same size, lamination condition, and internal electrode printing condition, in a specific frequency band, the inductance value is 2.2 times or more that obtained by the conventional technology. In addition, according to the AD method, since the adhesion between the substrate and the coating film is improved, the solder heat resistance is improved, and the volume resistivity is also improved.
本発明の構造体のセラミックコーティング膜は、膜厚1〜10μmである。膜厚が1μmを下回ると、コーティング膜の材質によっては、構造体を電子部品に用いた場合に、十分な高絶縁性を維持することが難しい場合がある。一方、10μmを超えると、電子部品自体のサイズが大きくなり、小型化の要求に十分に対応できない。コーティング膜の厚みは、より好ましくは、3〜8μmである。膜厚は、走査型電子顕微鏡(SEM)による断面観察により測定することができる。 The ceramic coating film of the structure of the present invention has a thickness of 1 to 10 μm. If the film thickness is less than 1 μm, it may be difficult to maintain a sufficiently high insulating property when the structure is used for an electronic component depending on the material of the coating film. On the other hand, if it exceeds 10 μm, the size of the electronic component itself becomes large, and it is not possible to sufficiently meet the demand for miniaturization. The thickness of the coating film is more preferably 3 to 8 μm. The film thickness can be measured by cross-sectional observation using a scanning electron microscope (SEM).
本発明の構造体のコーティング膜は、体積電気抵抗率が1.5×107Ω・m以上である。体積電気抵抗率は、より好ましくは、2.7×107Ω・m以上、さらに好ましくは3.6×107Ω・m以上である。上限値は、高い程よいため特に制限はないが、1.0×1014Ω・mである。極小サイズの電子部品に用いる際には、フェライトコーティングでは1.5×107Ω・m以上、Al2O3およびBaTiO3コーティングでは1.0×1010Ω・m以上の体積電気抵抗率が確保できた場合、高絶縁性が維持しやすいためより好ましい。体積電気抵抗率は、後述する実施例で記載した方法により求めた値とする。 The coating film of the structure of the present invention has a volume electrical resistivity of 1.5 × 10 7 Ω · m or more. The volume resistivity is more preferably 2.7 × 10 7 Ω · m or more, and still more preferably 3.6 × 10 7 Ω · m or more. The upper limit is not particularly limited because the higher the better, the more the upper limit is 1.0 × 10 14 Ω · m. When used for extremely small electronic components, the volume resistivity of ferrite coating is 1.5 × 10 7 Ω · m or more, and that of Al 2 O 3 and BaTiO 3 coating is 1.0 × 10 10 Ω · m or more. It is more preferable that the insulation can be maintained because high insulation properties can be easily maintained. The volume electric resistivity is a value obtained by a method described in Examples described later.
本発明の構造体のコーティング膜は、270℃のはんだ浴槽で測定されるはんだ耐熱性が10秒以上である。電子部品をはんだで実装するには、270℃以上の耐熱性が求められるが、本発明の構造体は十分なはんだ耐熱性を有する。はんだ耐熱性は、後述する実施例に記載のJIS C 60068−2−58:2006に準拠するはんだ耐熱性試験(熱衝撃試験)によって試験し、合格したものを「270℃のはんだ浴槽で測定されるはんだ耐熱性が10秒以上である」と定義する。 The coating film of the structure of the present invention has a solder heat resistance of at least 10 seconds measured in a solder bath at 270 ° C. In order to mount electronic components with solder, heat resistance of 270 ° C. or higher is required, but the structure of the present invention has sufficient solder heat resistance. Solder heat resistance was tested by a solder heat resistance test (thermal shock test) based on JIS C 60068-2-58: 2006 described in Examples described later, and those that passed were measured in a solder bath at 270 ° C. Solder heat resistance is 10 seconds or more. "
本発明のセラミックコーティング膜は、AD法により製膜されたものである。AD法によれば、焼結工程を経ずに、室温(25℃)で10μm以下のセラミック薄膜を形成することができる。また、後述するように、AD法を用い、セラミック基材およびセラミックコーティング膜の材料を選択することにより、上記の体積電気抵抗率およびはんだ耐熱性を有するコーティング膜を得ることができる。 The ceramic coating film of the present invention is formed by the AD method. According to the AD method, a ceramic thin film of 10 μm or less can be formed at room temperature (25 ° C.) without a sintering step. Further, as described later, by using the AD method and selecting the materials of the ceramic base material and the ceramic coating film, a coating film having the above-described volume electric resistivity and solder heat resistance can be obtained.
本発明の構造体は、コーティング膜の基材に対する膜内破壊強度(臨界破壊強度)が7N以上、かつ、完全剥離強度が40N以上であることが好ましい。膜内破壊強度が7N以上、かつ、完全剥離強度が40N以上であると、コーティング膜は電子部品の被覆としてより十分な膜強度である。より好ましくは、膜内破壊強度が8N以上、かつ、完全剥離強度が45N以上である。上限値は、高い程よいため特に制限はないが、膜内破壊強度が60N以下、完全剥離強度が200N以下である。膜内破壊強度および完全剥離強度は、後述する実施例で記載したスクラッチ試験法により求めた値とする。 The structure of the present invention preferably has an in-film breaking strength (critical breaking strength) of the coating film with respect to the substrate of 7 N or more, and a complete peel strength of 40 N or more. When the in-film breaking strength is 7 N or more and the complete peel strength is 40 N or more, the coating film has a more sufficient film strength as a coating of an electronic component. More preferably, the in-film breaking strength is 8N or more and the complete peel strength is 45N or more. The upper limit is not particularly limited because the higher the better, but the in-film breaking strength is 60 N or less and the complete peel strength is 200 N or less. The in-film breaking strength and the complete peel strength are values determined by a scratch test method described in Examples described later.
本発明の構造体は、コーティング膜の相対密度が80%以上であることが好ましい。相対密度が80%以上であると、電子部品の被膜によりふさわしい緻密な膜となる。相対密度は、より好ましくは82%以上である。相対密度の上限値は100%である。相対密度は、後述する実施例に記載の方法により求めた値とする。 In the structure of the present invention, the relative density of the coating film is preferably 80% or more. When the relative density is 80% or more, a dense film more suitable for the film of the electronic component is obtained. The relative density is more preferably at least 82%. The upper limit of the relative density is 100%. The relative density is a value obtained by a method described in Examples described later.
また、コーティング膜が軟磁性材料の場合には、10kHzにおける透磁率が200〜1200、2.4kA/mにおける飽和磁化率が300〜500mT、保磁力が10〜100A/mであることが好ましい。かかる磁気特性を有していると、チップインダクタ等の電子部品に好適である。 When the coating film is a soft magnetic material, it is preferable that the magnetic permeability at 10 kHz is 200 to 1200, the saturation susceptibility at 2.4 kA / m is 300 to 500 mT, and the coercive force is 10 to 100 A / m. Having such magnetic properties is suitable for electronic components such as chip inductors.
(セラミック基材)
本発明の構造体に用いうるセラミック基材としては、特に制限はなく、いかなるものを使用してもよい。好ましくは、電子部品製造に用いられるグリーンシートまたはその積層体を焼結して得られた焼結体をセラミック基材として用いることができる。
(Ceramic substrate)
There is no particular limitation on the ceramic substrate that can be used for the structure of the present invention, and any material may be used. Preferably, a sintered body obtained by sintering a green sheet or a laminate thereof used in the production of electronic components can be used as a ceramic substrate.
例えば、セラミック基材としては、金属酸化物、遷移金属酸化物、金属窒化物、金属炭化物、ボライド系セラミックスおよびケイ素が挙げられる。金属酸化物または遷移金属酸化物は、複合酸化物を含み得る。より具体的には、酸化アルミニウム、酸化亜鉛、酸化ケイ素、酸化マグネシウム、酸化カルシウム等の金属酸化物;ダイヤモンド、サファイヤ、コージェライト、βスポンジューメン、フォルステライト、サーメット、ステアタイト、チタン酸アルミニウム、チタン酸バリウム、チタン酸カルシウム、チタン酸ストロンチウム、チタン酸亜鉛、ムライト、スピネル、ジルコン酸カルシウム、ジルコン酸ストロンチウム、ジルコニウム酸チタン酸バリウム、チタン酸ビスマス、チタン酸ストロンチウムビスマス等の複合酸化物;炭化ケイ素等の金属炭化物;窒化ケイ素、窒化アルミニウム、窒化ホウ素、窒化チタン等の金属窒化物;酸化ジルコニウム、酸化イットリウム、酸化ニッケル、酸化鉄、酸化チタン、酸化タンタル、酸化スズ、酸化バナジウム、酸化セリウム、酸化クロム等の遷移金属酸化物;Mg−Znフェライト、Mn−Znフェライト、Mn−Mgフェライト、Cu−Znフェライト、Mg−Mn−Srフェライト、Ni−Znフェライト、Ni−Cu−Znフェライト、Ni−Cu−Zn−Mgフェライト、Baフェライトなどのフェライト等の軟磁性材料;ケイ素;ボライド系セラミックス、が挙げられる。かかる材料は単独でも、二種以上を用いてもよい。より好ましくは、酸化アルミニウム(Al2O3)、フェライト、チタン酸バリウム(BaTiO3)、ケイ素(Si)、酸化ケイ素(SiO2)、炭化ケイ素(SiC)、窒化ケイ素(SiN)、酸化チタン(TiO2)、窒化チタン(TiN)、酸化ジルコニウム(ZrO2)、酸化マグネシウム(MgO)、酸化カルシウム(CaO)、窒化ホウ素(BN)が挙げられる。 For example, the ceramic substrate includes metal oxides, transition metal oxides, metal nitrides, metal carbides, boride-based ceramics, and silicon. The metal oxide or transition metal oxide may include a composite oxide. More specifically, metal oxides such as aluminum oxide, zinc oxide, silicon oxide, magnesium oxide, and calcium oxide; diamond, sapphire, cordierite, β sponge men, forsterite, cermet, steatite, aluminum titanate, Complex oxides such as barium titanate, calcium titanate, strontium titanate, zinc titanate, mullite, spinel, calcium zirconate, strontium zirconate, barium zirconate titanate, bismuth titanate, strontium bismuth titanate; silicon carbide Metal nitrides such as silicon nitride, aluminum nitride, boron nitride, and titanium nitride; zirconium oxide, yttrium oxide, nickel oxide, iron oxide, titanium oxide, tantalum oxide, tin oxide, and barium oxide Transition metal oxides such as indium, cerium oxide, and chromium oxide; Mg-Zn ferrite, Mn-Zn ferrite, Mn-Mg ferrite, Cu-Zn ferrite, Mg-Mn-Sr ferrite, Ni-Zn ferrite, Ni-Cu- Soft magnetic materials such as ferrites such as Zn ferrite, Ni-Cu-Zn-Mg ferrite, and Ba ferrite; silicon; and boride-based ceramics. Such materials may be used alone or in combination of two or more. More preferably, aluminum oxide (Al 2 O 3 ), ferrite, barium titanate (BaTiO 3 ), silicon (Si), silicon oxide (SiO 2 ), silicon carbide (SiC), silicon nitride (SiN), titanium oxide ( TiO 2 ), titanium nitride (TiN), zirconium oxide (ZrO 2 ), magnesium oxide (MgO), calcium oxide (CaO), and boron nitride (BN).
このうち、電子部品用途により適していることから、基材が、Al2O3、フェライト、およびBaTiO3から選ばれた少なくとも一種を含むことが好ましい。フェライトとしては、Ni−Cu−Znフェライトがより好ましい。Ni−Cu−Znフェライトとしては、Fe2O3−(9.8〜14.2)mol%NiO−(25.3〜29.1)mol%ZnO−(8.9〜11.5)mol%CuOの組成がさらに好ましい。 Among these, the base material preferably contains at least one selected from Al 2 O 3 , ferrite, and BaTiO 3 because it is more suitable for electronic component applications. As the ferrite, Ni-Cu-Zn ferrite is more preferable. The Ni-Cu-Zn ferrite, Fe 2 O 3 - (9.8~14.2 ) mol% NiO- (25.3~29.1) mol% ZnO- (8.9~11.5) mol % CuO is more preferred.
(セラミックコーティング膜)
本発明のセラミックコーティング膜は、上記の体積電気抵抗率を有する1〜10μmの薄膜のセラミックである。かかるコーティング膜は、AD法により成膜されたものであれば、特に制限はなく使用し得る。AD法によるコーティング膜は、構造体断面をSEM観察または透過型電子顕微鏡(TEM)観察することにより、確認できる。本発明のセラミックコーティング膜は、AD法により形成されるため、材料粉末の粒子が扁平に潰れた状態で観察され、基材とコーティング膜との界面の方向に沿って平行に堆積している状態が観察される。また、コーティング膜の材料粉末の粒度分布や形状についても、SEM観察、TEM観察、またはEBSDによる粒度分布マッピングによって確認することができる。
(Ceramic coating film)
The ceramic coating film of the present invention is a thin-film ceramic having a volume electric resistivity of 1 to 10 μm. Such a coating film can be used without any particular limitation as long as it is formed by the AD method. The coating film obtained by the AD method can be confirmed by observing the cross section of the structure by SEM observation or transmission electron microscope (TEM). Since the ceramic coating film of the present invention is formed by the AD method, the particles of the material powder are observed in a flat crushed state, and are deposited in parallel along the direction of the interface between the base material and the coating film. Is observed. Also, the particle size distribution and shape of the material powder of the coating film can be confirmed by SEM observation, TEM observation, or particle size distribution mapping by EBSD.
形成されたコーティング膜としては、基材と同様のセラミック素材が挙げられ、例えば金属酸化物、遷移金属酸化物、金属窒化物、金属炭化物、およびボライド系セラミックスが挙げられる。金属酸化物または遷移金属酸化物は、複合酸化物を含み得る。 Examples of the formed coating film include the same ceramic materials as the base material, such as metal oxides, transition metal oxides, metal nitrides, metal carbides, and boride-based ceramics. The metal oxide or transition metal oxide may include a composite oxide.
より具体的には、酸化アルミニウム、酸化亜鉛、酸化ケイ素、酸化マグネシウム、酸化カルシウム等の金属酸化物;コージェライト、βスポンジューメン、フォルステライト、サーメット、ステアタイト、チタン酸アルミニウム、チタン酸バリウム、チタン酸カルシウム、チタン酸ストロンチウム、チタン酸亜鉛、ムライト、スピネル、ジルコン酸カルシウム、ジルコン酸ストロンチウム、ジルコニウム酸チタン酸バリウム、チタン酸ビスマス、チタン酸ストロンチウムビスマス等の複合酸化物;炭化ケイ素等の金属炭化物;窒化ケイ素、窒化アルミニウム、窒化ホウ素、窒化チタン等の金属窒化物;酸化ジルコニウム、酸化イットリウム、酸化ニッケル、酸化鉄、酸化チタン、酸化タンタル、酸化スズ、酸化バナジウム、酸化セリウム、酸化クロム等の遷移金属酸化物;Mg−Znフェライト、Mn−Znフェライト、Mn−Mgフェライト、Cu−Znフェライト、Mg−Mn−Srフェライト、Ni−Znフェライト、Ni−Cu−Znフェライト、Ni−Cu−Zn−Mgフェライト、Baフェライトなどのフェライト等の軟磁性材料;ケイ素;ボライド系セラミックス、が挙げられる。かかる材料は単独でも、二種以上を用いてもよい。より好ましくは、酸化アルミニウム(Al2O3)、フェライト、チタン酸バリウム(BaTiO3)、酸化ケイ素(SiO2)、炭化ケイ素(SiC)、窒化ケイ素(SiN)、酸化チタン(TiO2)、窒化チタン(TiN)、酸化イットリウム(Y2O3)、酸化ジルコニウム(ZrO2)、酸化マグネシウム(MgO)、酸化カルシウム(CaO)、および窒化ホウ素(BN)の少なくとも一種が挙げられる。これらは単独でも、二種以上を用いてもよい。 More specifically, metal oxides such as aluminum oxide, zinc oxide, silicon oxide, magnesium oxide, calcium oxide; cordierite, β sponge men, forsterite, cermet, steatite, aluminum titanate, barium titanate, Complex oxides such as calcium titanate, strontium titanate, zinc titanate, mullite, spinel, calcium zirconate, strontium zirconate, barium zirconate titanate, bismuth titanate, strontium bismuth titanate; metal carbides such as silicon carbide Metal nitrides such as silicon nitride, aluminum nitride, boron nitride, and titanium nitride; zirconium oxide, yttrium oxide, nickel oxide, iron oxide, titanium oxide, tantalum oxide, tin oxide, vanadium oxide, cerium oxide, and acids Transition metal oxides such as chromium; Mg-Zn ferrite, Mn-Zn ferrite, Mn-Mg ferrite, Cu-Zn ferrite, Mg-Mn-Sr ferrite, Ni-Zn ferrite, Ni-Cu-Zn ferrite, Ni-Cu -Soft magnetic materials such as ferrites such as Zn-Mg ferrite and Ba ferrite; silicon; boride-based ceramics. Such materials may be used alone or in combination of two or more. More preferably, aluminum oxide (Al 2 O 3 ), ferrite, barium titanate (BaTiO 3 ), silicon oxide (SiO 2 ), silicon carbide (SiC), silicon nitride (SiN), titanium oxide (TiO 2 ), nitrided Examples include at least one of titanium (TiN), yttrium oxide (Y 2 O 3 ), zirconium oxide (ZrO 2 ), magnesium oxide (MgO), calcium oxide (CaO), and boron nitride (BN). These may be used alone or in combination of two or more.
このうち、基材との密着性および耐熱性により優れていることから、コーティング膜が、Al2O3、フェライト、およびBaTiO3から選ばれた少なくとも一種を含むことが好ましい。フェライトとしては、Ni‐Cu‐Znフェライトがより好ましい。Ni‐Cu‐Znフェライトとしては、Fe2O3−(9.8〜14.2)mol%NiO−(25.3〜29.1)mol%ZnO−(8.9〜11.5)mol%CuOの組成がさらに好ましい。 Among these, it is preferable that the coating film contains at least one selected from Al 2 O 3 , ferrite, and BaTiO 3 , because the coating film is more excellent in adhesion to the substrate and heat resistance. As the ferrite, Ni-Cu-Zn ferrite is more preferable. The Ni-Cu-Zn ferrite, Fe 2 O 3 - (9.8~14.2 ) mol% NiO- (25.3~29.1) mol% ZnO- (8.9~11.5) mol % CuO is more preferred.
セラミック基材とセラミックコーティング膜の組み合わせとしては、特に制限はなく、所望の組み合わせの構造体としうる。好ましくは、互いの密着性、体積電気抵抗率向上および耐熱性向上の観点から、基材がフェライトを含み、かつ、コーティング膜がフェライトおよびAl2O3の少なくとも一種を含む、または、基材がAl2O3を含み、かつ、コーティング膜がAl2O3、を含む、または、基板がBaTiO3を含み、かつ、コーティング膜がAl2O3を含む。 The combination of the ceramic base material and the ceramic coating film is not particularly limited, and may be a desired combination of structures. Preferably, from the viewpoints of adhesion to each other, improvement in volume electric resistivity and improvement in heat resistance, the base material contains ferrite, and the coating film contains at least one of ferrite and Al 2 O 3 , or the base material is The coating film contains Al 2 O 3 and the coating film contains Al 2 O 3 , or the substrate contains BaTiO 3 and the coating film contains Al 2 O 3 .
[製造方法]
本発明の構造体の製造方法は、体積基準のメジアン径D50が0.50μm<D50<1.0μmである材料粉末を準備する準備工程と、前記材料粉末を含むエアロゾルガスをノズルから噴射させて、前記材料粉末を堆積させるエアロゾルデポジション法により、セラミック基材上にセラミックコーティング膜を形成する成膜工程と、を有する。
[Production method]
The method for manufacturing a structure according to the present invention includes a preparing step of preparing a material powder having a volume-based median diameter D 50 of 0.50 μm <D 50 <1.0 μm, and injecting an aerosol gas containing the material powder from a nozzle. And forming a ceramic coating film on the ceramic substrate by an aerosol deposition method of depositing the material powder.
本発明の製造方法を説明するために、まず、サイドギャップ工法(以下SG工法とも称する)と称される電子部品の製造方法について簡単に説明する。 First, in order to explain the manufacturing method of the present invention, a method of manufacturing an electronic component called a side gap method (hereinafter also referred to as an SG method) will be briefly described.
図3(b)は、対比のため従来技術によるチップインダクタの製造方法の一部を示した模式図である。図3(b)の左側には、グリーンチップ40の断面が示されている。グリーンチップ40は、次のように製造される。グリーンシート41上に、内部電極用導電性ペーストを所定形状にスクリーン印刷して、内部電極用導電性ペースト膜42を形成する。次に、内部電極用導電性ペースト膜42が形成された複数のグリーンシート41を積層するとともに、これらグリーンシート41を挟むように、導電性ペースト膜42が形成されていないグリーンシート41を積層して、圧着する。その後、焼結後得られたインダクタに必要な余幅となるように、積層したグリーンシート41を位置合わせしてカットする。これにより、グリーンチップ40を得る。その後、グリーンチップ40を焼結して、図3(b)の右側に断面を示したチップインダクタ20を得る。インダクタ20においては、セラミック基材21が内部電極22を内包しており、内部電極22の外側の端部とセラミック基材の側面との間に余幅24が設けられている。チップインダクタ20が小型化するにつれて、グリーンシートを位置合わせし、必要な余幅24を確保して切断することは技術的に困難となっている。 FIG. 3B is a schematic view showing a part of a method for manufacturing a chip inductor according to the related art for comparison. A cross section of the green chip 40 is shown on the left side of FIG. The green chip 40 is manufactured as follows. The internal electrode conductive paste is screen-printed in a predetermined shape on the green sheet 41 to form the internal electrode conductive paste film. Next, a plurality of green sheets 41 on which the conductive paste films for internal electrodes 42 are formed are laminated, and green sheets 41 on which the conductive paste films 42 are not formed are laminated so as to sandwich the green sheets 41. And crimp. Thereafter, the stacked green sheets 41 are aligned and cut so as to have a necessary width for the inductor obtained after sintering. Thus, a green chip 40 is obtained. Thereafter, the green chip 40 is sintered to obtain the chip inductor 20 whose cross section is shown on the right side of FIG. In the inductor 20, the ceramic substrate 21 includes the internal electrode 22, and a margin 24 is provided between the outer end of the internal electrode 22 and the side surface of the ceramic substrate. As the chip inductor 20 becomes smaller, it is technically difficult to align the green sheet and secure the necessary margin 24 to cut it.
これに対して、図3(a)には、SG工法を用いる本発明のチップインダクタの製造方法の一例が示されている。図3(a)の左側には、グリーンチップ50の断面が示されている。SG工法では、グリーンチップ50は、以下のように製造される。上記の従来技術と同様にして、グリーンシート51上に内部電極用導電性ペースト膜52を形成し、内部電極用導電性ペースト膜42が形成された複数のグリーンシート41を積層するとともに、それらを挟むように、導電性ペースト膜42が形成されていないグリーンシート41を積層して、圧着する。次いで、SG工法では、導電性ペースト膜52がグリーンシート51の端部からわずかに露出するようにグリーンシート41を切断して、グリーンチップ50を得る。その後、グリーンチップ50を焼結して、図3(a)の中央に断面を示したベアチップ30を得る。ベアチップ30においては、セラミック基材11が内部電極12を完全には内包しておらず、ベアチップ30の側面から内部電極12が露出した状態となっている。最後に、ベアチップ30の内部電極12が露出した側面をコーティング膜14で被覆して、チップインダクタ10を得る。SG工法によれば、グリーンチップ50を製造する際に、厳密な位置合わせおよび余幅を残して切断する必要がなくなるため、技術的により容易にチップインダクタ10が製造できる。本発明の製造方法は、SG工法において特にコーティング膜14を形成する技術に関する。 On the other hand, FIG. 3A shows an example of a method for manufacturing a chip inductor of the present invention using the SG method. A cross section of the green chip 50 is shown on the left side of FIG. In the SG method, the green chip 50 is manufactured as follows. A conductive paste film 52 for an internal electrode is formed on a green sheet 51, and a plurality of green sheets 41 on which a conductive paste film 42 for an internal electrode are formed are stacked in the same manner as in the above-described conventional technique. The green sheets 41 on which the conductive paste film 42 is not formed are stacked and pressed together so as to sandwich them. Next, in the SG method, the green sheet 41 is cut so that the conductive paste film 52 is slightly exposed from the end of the green sheet 51, thereby obtaining a green chip 50. Thereafter, the green chip 50 is sintered to obtain the bare chip 30 whose cross section is shown in the center of FIG. In the bare chip 30, the ceramic substrate 11 does not completely include the internal electrode 12, and the internal electrode 12 is exposed from the side surface of the bare chip 30. Finally, the side surface of the bare chip 30 where the internal electrodes 12 are exposed is covered with the coating film 14 to obtain the chip inductor 10. According to the SG method, when the green chip 50 is manufactured, it is not necessary to cut the green chip 50 while leaving a strict alignment and an extra width, so that the chip inductor 10 can be manufactured more easily technically. The manufacturing method of the present invention particularly relates to a technique for forming a coating film 14 in the SG method.
<準備工程>
準備工程では、体積基準のメジアン径D50が0.50μm<D50<1.5μmである材料粉末を準備する。材料粉末としては、メジアン径D50が上記の範囲であり、AD法によって上記のセラミックコーティング膜が形成できるものであれば、特に制限はない。メジアン径D50がかかる範囲であると、電子部品に要求される体積電気抵抗率およびはんだ耐熱性のセラミックコーティング膜が得られる。
<Preparation process>
The preparation step, the median diameter D 50 on a volume basis is prepared material powder is 0.50 .mu.m <D 50 <1.5 [mu] m. The material powder is in the range median diameter D 50 of the above, as long as the above-mentioned ceramic coating layer can be formed by the AD method is not particularly limited. When the median diameter D 50 is in such a range, volume resistivity required for the electronic component and the solder heat resistance of the ceramic coating film.
メジアン径D50が0.50μm<D50<1.5μmである粉末を得るには、市販品を用いてもよく、自ら調製してもよい。例えば、後述する材料の塊を破砕して粒度の細かい粉末を調製してもよいし、粒度の細かい粉末を熱処理して、より粒度の大きい粉末を得ることもできる。体積基準のメジアン径D50は、後述する実施例で測定した方法によって求める。 In order to obtain a powder having a median diameter D 50 of 0.50 μm <D 50 <1.5 μm, a commercially available product may be used, or the powder may be prepared by itself. For example, a powder having a finer particle size may be prepared by crushing a lump of a material described later, or a powder having a larger particle size may be obtained by heat-treating a powder having a finer particle size. Median diameter D 50 based on volume is determined by the method of measurement in Examples described later.
また、材料粉末が、粉末粒子の厚さをtとしたときのアスペクト比が100>D50/t>1.3の扁平形状であることが好ましい。かかる扁平形状であると、AD法により基材上に堆積しやすく、成膜速度も速いため好ましい。アスペクト比の測定方法は、後述する実施例に記載の方法による。 Further, it is preferable that the material powder has a flat shape with an aspect ratio of 100> D 50 /t>1.3 when the thickness of the powder particles is t. Such a flat shape is preferable because it can be easily deposited on a substrate by the AD method and the film formation speed is high. The method of measuring the aspect ratio is based on the method described in Examples described later.
(材料粉末)
本発明に用いうる材料粉末は、電子部品用途に好適であることから、高絶縁性酸化物材料、軟磁性材料および強誘電性酸化物材料から選択される少なくとも一種の粉末であることが好ましい。高絶縁性酸化物材料とは、体積電気抵抗率が室温で1.0×108〜1.0×1017Ω・mの範囲のものをいう。軟磁性材料とは、飽和磁化Msが300〜500mT(2.4kA/m)で保磁力が0.1〜100A/mの範囲のものをいう。強誘電性酸化物材料とは、測定周波数1MHzで比誘電率が1000〜20000を示すものをいう。
(Material powder)
The material powder that can be used in the present invention is preferably at least one kind of powder selected from a highly insulating oxide material, a soft magnetic material, and a ferroelectric oxide material because it is suitable for use in electronic components. The high-insulating oxide material refers to a material having a volume electric resistivity in a range of 1.0 × 10 8 to 1.0 × 10 17 Ω · m at room temperature. The soft magnetic material refers to a material having a saturation magnetization Ms of 300 to 500 mT (2.4 kA / m) and a coercive force of 0.1 to 100 A / m. The ferroelectric oxide material refers to a material having a relative dielectric constant of 1,000 to 20,000 at a measurement frequency of 1 MHz.
より具体的には、材料粉末としては、金属酸化物、遷移金属酸化物、金属窒化物、金属炭化物、およびボライド系セラミックス等の高絶縁性酸化物材料、フェライト等の軟磁性材料、単純ペロブスカイトを基本構造に含むBa、Pb、およびBi系強誘電体化合物等の強誘電性酸化物材料が挙げられる。より具体的には、高絶縁性酸化物材料、軟磁性材料および強誘電性酸化物材料としては、酸化アルミニウム、酸化亜鉛、酸化ケイ素、酸化マグネシウム、酸化カルシウム等の金属酸化物;コージェライト、βスポンジューメン、フォルステライト、サーメット、ステアタイト、チタン酸アルミニウム、チタン酸バリウム、チタン酸カルシウム、チタン酸ストロンチウム、チタン酸亜鉛、ムライト、スピネル、ジルコン酸カルシウム、ジルコン酸ストロンチウム、ジルコニウム酸チタン酸バリウム、チタン酸ビスマス、チタン酸ストロンチウムビスマス等の複合酸化物;炭化ケイ素等の金属炭化物;窒化ケイ素、窒化アルミニウム、窒化ホウ素、窒化チタン等の金属窒化物;酸化ジルコニウム、酸化イットリウム、酸化ニッケル、酸化鉄、酸化チタン、酸化タンタル、酸化スズ、酸化バナジウム、酸化セリウム、酸化クロム等の遷移金属酸化物;Mg−Znフェライト、Mn−Znフェライト、Mn−Mgフェライト、Cu−Znフェライト、Mg−Mn−Srフェライト、Ni−Znフェライト、Ni−Cu−Znフェライト、Ni−Cu−Zn−Mgフェライト、Baフェライトなどのフェライト等の軟磁性材料;ケイ素;ボライド系セラミックス、が挙げられる。これらは単独でも、二種以上を用いてもよい。 More specifically, as the material powder, a metal oxide, a transition metal oxide, a metal nitride, a metal carbide, a high insulating oxide material such as a boride-based ceramic, a soft magnetic material such as ferrite, and a simple perovskite are used. Examples include ferroelectric oxide materials such as Ba, Pb, and Bi-based ferroelectric compounds contained in the basic structure. More specifically, examples of the highly insulating oxide material, soft magnetic material and ferroelectric oxide material include metal oxides such as aluminum oxide, zinc oxide, silicon oxide, magnesium oxide and calcium oxide; cordierite, β Sponge men, forsterite, cermet, steatite, aluminum titanate, barium titanate, calcium titanate, strontium titanate, zinc titanate, mullite, spinel, calcium zirconate, strontium zirconate, barium zirconate titanate, Complex oxides such as bismuth titanate and strontium bismuth titanate; metal carbides such as silicon carbide; metal nitrides such as silicon nitride, aluminum nitride, boron nitride, and titanium nitride; zirconium oxide, yttrium oxide, nickel oxide, iron oxide; Oxidation Transition metal oxides such as tantalum, tantalum oxide, tin oxide, vanadium oxide, cerium oxide, and chromium oxide; Mg-Zn ferrite, Mn-Zn ferrite, Mn-Mg ferrite, Cu-Zn ferrite, Mg-Mn-Sr ferrite, Soft magnetic materials such as ferrites such as Ni-Zn ferrite, Ni-Cu-Zn ferrite, Ni-Cu-Zn-Mg ferrite, and Ba ferrite; silicon; and boride-based ceramics. These may be used alone or in combination of two or more.
このうち、電子部品用途に好適であることから、高絶縁性酸化物材料が、Al2O3、SiO2、MgO、CaO、遷移金属酸化物、金属窒化物、金属炭化物、およびボライド系セラミックスの少なくとも一種であり、軟磁性材料がフェライトであり、強誘電性酸化物材料が、単純ペロブスカイトを基本構造に含むBa、Pb、およびBi系強誘電体化合物の少なくとも一種であることが好ましい。強誘電性酸化物材料としては、BaTiO3がより好ましい。さらに、基材との密着性および耐熱性により優れるコーティング膜が得られることから、Al2O3、フェライト、およびBaTiO3から選ばれた少なくとも一種を含むことが好ましい。すなわち、高絶縁性酸化物材料が、Al2O3であり、軟磁性材料がフェライトであり、前記強誘電性酸化物材料がBaTiO3であることが好ましい。フェライトとしては、遷移金属系フェライトが好ましく、Ni−Cu−Znフェライトがより好ましい。Ni−Cu−Znフェライトとしては、Fe2O3−(9.8〜14.2)mol%NiO−(25.3〜29.1)mol%ZnO−(8.9〜11.5)mol%CuOの組成がさらに好ましい。 Among these, because of being suitable for electronic component applications, the highly insulating oxide material is selected from Al 2 O 3 , SiO 2 , MgO, CaO, transition metal oxides, metal nitrides, metal carbides, and boride-based ceramics. It is preferable that at least one soft magnetic material is ferrite and the ferroelectric oxide material is at least one of Ba, Pb, and a Bi-based ferroelectric compound containing simple perovskite in a basic structure. BaTiO 3 is more preferable as the ferroelectric oxide material. Further, it is preferable to include at least one selected from Al 2 O 3 , ferrite, and BaTiO 3, since a coating film having more excellent adhesion to a substrate and heat resistance can be obtained. That is, it is preferable that the high insulating oxide material is Al 2 O 3 , the soft magnetic material is ferrite, and the ferroelectric oxide material is BaTiO 3 . As the ferrite, a transition metal ferrite is preferable, and a Ni-Cu-Zn ferrite is more preferable. The Ni-Cu-Zn ferrite, Fe 2 O 3 - (9.8~14.2 ) mol% NiO- (25.3~29.1) mol% ZnO- (8.9~11.5) mol % CuO is more preferred.
セラミック基材と材料粉末の組み合わせとしては、特に制限はなく、所望の組み合わせとしうる。好ましくは、コーティング膜を形成したときの密着性、体積電気抵抗率向上および耐熱性向上の観点から、基材がフェライトを含み、かつ、材料粉末がフェライトを含む、または、基材がAl2O3を含み、かつ、材料粉末がフェライトを含む、または、基板がAl2O3を含み、かつ、材料粉末がAl2O3を含む。 The combination of the ceramic substrate and the material powder is not particularly limited, and may be a desired combination. Preferably, the base material contains ferrite, and the material powder contains ferrite, or the base material is Al 2 O, from the viewpoint of improving the adhesion when forming the coating film, improving the volume electrical resistivity and improving the heat resistance. 3 and the material powder contains ferrite, or the substrate contains Al 2 O 3 and the material powder contains Al 2 O 3 .
<成膜工程>
成膜工程は、材料粉末を含むエアロゾルガスをノズルから噴射させて、材料粉末を堆積させるエアロゾルデポジション法により、セラミック基材上にセラミックコーティング膜を形成する。
<Deposition process>
In the film forming step, a ceramic coating film is formed on the ceramic substrate by an aerosol deposition method in which an aerosol gas containing a material powder is ejected from a nozzle to deposit the material powder.
図4は、AD法による成膜装置の一例を示す模式図である。成膜装置60は、真空チャンバ61と、真空チャンバ61を排気するための排気ポンプ62と、真空チャンバ61の外部に配置されたエアロゾル発生器63とを備える。真空チャンバ61内には、セラミック基材11を載置するための水平方向に移動可能なステージ64が設置され、エアロゾルガスを噴射するノズル66が配置されている。ノズル66には、エアロゾル発生器63からのエアロゾルガスが搬送管67により搬送される。エアロゾル発生器63中には、キャリアガスボンベ70から、搬送管69を通して巻き上げガスおよび搬送管68を通して搬送ガスが導入される。エアロゾル発生器63内には粉末材料71が入っており、巻き上げガスにより粉末材料71が巻き上げられて生成したエアロゾルガスを、搬送ガスによって搬送管67へ導出する。ノズル66から噴射されたエアロゾルガスは、マスク65を介してノズル66に対向して設置されているセラミック基材11上に粉末を堆積させる。その際、エアロゾルガス中の材料粉末71は、常温衝撃固化現象により、セラミック基材11上に緻密なセラミックコーティング膜を形成する。 FIG. 4 is a schematic diagram illustrating an example of a film forming apparatus using the AD method. The film forming apparatus 60 includes a vacuum chamber 61, an exhaust pump 62 for exhausting the vacuum chamber 61, and an aerosol generator 63 arranged outside the vacuum chamber 61. In the vacuum chamber 61, a horizontally movable stage 64 for mounting the ceramic substrate 11 is provided, and a nozzle 66 for injecting aerosol gas is arranged. The aerosol gas from the aerosol generator 63 is transported to the nozzle 66 by the transport pipe 67. Into the aerosol generator 63, a carrier gas is introduced from a carrier gas cylinder 70 through a transfer pipe 69 and a transfer gas through a transfer pipe 68. The powder material 71 is contained in the aerosol generator 63, and the aerosol gas generated by winding the powder material 71 by the hoisting gas is guided to the transport pipe 67 by the transport gas. The aerosol gas ejected from the nozzle 66 deposits a powder on the ceramic base material 11 installed facing the nozzle 66 via the mask 65. At this time, the material powder 71 in the aerosol gas forms a dense ceramic coating film on the ceramic substrate 11 by a room temperature impact solidification phenomenon.
図5は、エアロゾル発生器63の模式図である。搬送管69はエアロゾル発生器下部に堆積している粉末材料71内に挿入され、搬送管69の先端には、巻き上げガス拡散部材72が取り付けられている。搬送管69に導入された巻き上げガスにより、粉末材料71が巻き上げられ、エアロゾル発生器63内でエアロゾルガスが生成される。エアロゾルガスは、エアロゾル発生器63の上面に接続された搬送管68からの搬送ガスにより、エアロゾル発生器63の上方に接続された搬送管67から導出される。エアロゾルガスの流量は、巻き上げガス流量および搬送ガス流量の二系統により制御される。搬送管67、68、69は、それぞれ、生成したエアロゾルガスの流速をできるだけ妨げない位置関係でエアロゾル発生器63に配置することが好ましい。すなわち、ノズル66への搬送管67に対して、生成したエアロゾルガスの流速を妨げないように、搬送ガスの搬送管68および巻き上げガスの搬送管69を離して設置することが好ましい。 FIG. 5 is a schematic diagram of the aerosol generator 63. The transport pipe 69 is inserted into the powder material 71 deposited below the aerosol generator, and a hoisting gas diffusion member 72 is attached to the tip of the transport pipe 69. The powder material 71 is wound by the hoisting gas introduced into the transport pipe 69, and an aerosol gas is generated in the aerosol generator 63. The aerosol gas is led out of the transport pipe 67 connected above the aerosol generator 63 by the transport gas from the transport pipe 68 connected to the upper surface of the aerosol generator 63. The flow rate of the aerosol gas is controlled by two systems, a hoisting gas flow rate and a carrier gas flow rate. It is preferable that the transport pipes 67, 68, and 69 are respectively arranged in the aerosol generator 63 in a positional relationship that does not hinder the flow rate of the generated aerosol gas as much as possible. That is, it is preferable that the carrier pipe 68 for the carrier gas and the carrier pipe 69 for the hoisting gas be separated from the carrier pipe 67 to the nozzle 66 so as not to hinder the flow rate of the generated aerosol gas.
本発明では、上述のように、成膜工程において、エアロゾルガスが、粉末を入れたエアロゾル発生器63内に巻き上げガスおよび搬送ガスを導入することにより生成されるとともにノズル66に搬送され、その際、搬送ガス流量が0〜30SLMであり、巻き上げガス流量が20〜120SLMであることが好ましい。搬送ガス流量および巻き上げガス流量がかかる範囲であると、所望の体積電気抵抗率およびはんだ耐熱性のセラミックコーティング膜を成膜するのに好適である。搬送ガス流量は、より好ましくは20〜30SLMであり、巻き上げガス流量は、より好ましくは40〜60SLMである。 In the present invention, as described above, in the film forming step, the aerosol gas is generated by introducing the hoisting gas and the carrier gas into the aerosol generator 63 containing the powder, and is also conveyed to the nozzle 66. Preferably, the flow rate of the carrier gas is 0 to 30 SLM, and the flow rate of the hoisting gas is 20 to 120 SLM. When the flow rate of the carrier gas and the flow rate of the hoisting gas are within the above ranges, it is suitable for forming a ceramic coating film having desired volume electric resistivity and solder heat resistance. The carrier gas flow rate is more preferably 20 to 30 SLM, and the hoisting gas flow rate is more preferably 40 to 60 SLM.
また、搬送ガス流量と前記巻き上げガス流量との比率 搬送ガス流量:巻き上げガス流量 が1:1.5〜1:7であることが好ましい。かかる範囲であると、所望の体積電気抵抗率およびはんだ耐熱性のセラミックコーティング膜を成膜するのにより好適である。搬送ガス流量と前記巻き上げガス流量との比率は、より好ましくは1:1.5〜1:5.5である。 Further, it is preferable that the ratio of the flow rate of the carrier gas to the flow rate of the hoisting gas is from 1: 1.5 to 1: 7. Within such a range, it is more preferable to form a ceramic coating film having desired volume electric resistivity and solder heat resistance. The ratio between the flow rate of the carrier gas and the flow rate of the hoisting gas is more preferably 1: 1.5 to 1: 5.5.
また、ノズル66の走査速度が200〜400mm/minであることが好ましい。走査速度がかかる範囲であると、所望の体積電気抵抗率およびはんだ耐熱性のセラミックコーティング膜を成膜するのにより好適である。ノズル66を走査するには、上記のようにノズル66を固定してステージ64を移動させてもよいし、ステージ64を固定してノズル66を移動させてもよい。ノズル66の走査速度は、より好ましくは、250〜350mm/minである。ノズル66の口径は、横幅1.0〜200mm、縦幅0.1〜2.0mmであることが好ましく、より好ましくは横幅50〜100mm縦幅0.1〜0.5mmである。 Further, it is preferable that the scanning speed of the nozzle 66 is 200 to 400 mm / min. When the scanning speed is in such a range, it is more preferable to form a ceramic coating film having desired volume electric resistivity and solder heat resistance. To scan the nozzle 66, the stage 66 may be moved with the nozzle 66 fixed as described above, or the nozzle 66 may be moved with the stage 64 fixed. The scanning speed of the nozzle 66 is more preferably 250 to 350 mm / min. The diameter of the nozzle 66 is preferably from 1.0 to 200 mm in width and from 0.1 to 2.0 mm in height, more preferably from 50 to 100 mm in width and from 0.1 to 0.5 mm in height.
本発明の製造方法において、真空チャンバの好ましい圧力は、10〜100kPaである。かかる範囲であると、AD法に好適であるため好ましい。 In the manufacturing method of the present invention, a preferable pressure of the vacuum chamber is 10 to 100 kPa. This range is preferable because it is suitable for the AD method.
[電子部品]
本発明は、さらに、上記の構造体または上記の製造方法により製造された構造体を備える電子部品を提供する。電子部品としては、特に制限はないが、チップインダクタ、積層型セラミックコンデンサ、チップ抵抗器等が挙げられる。これらの電子部品は、本発明の構造体を備えているため、極小サイズであっても高絶縁性および高耐熱性を有している。また、従来の余幅を残してグリーンシートを切断する工程が必要ないため、より簡便に製造でき低コストの電子部品となる。特に電子部品がチップインダクタの場合には、内部電極をチップの側面から露出する位置に配置できるため、インダクタンス値を大きくとることができ、高容量化が実現できる。
[Electronic components]
The present invention further provides an electronic component including the above structure or the structure manufactured by the above manufacturing method. The electronic component is not particularly limited, and examples thereof include a chip inductor, a multilayer ceramic capacitor, and a chip resistor. Since these electronic components are provided with the structure of the present invention, they have high insulation properties and high heat resistance even in a very small size. In addition, since there is no need for a step of cutting the green sheet while leaving a conventional margin, the electronic component can be manufactured more easily and at a low cost. In particular, when the electronic component is a chip inductor, the internal electrode can be arranged at a position exposed from the side surface of the chip, so that the inductance value can be increased and a high capacitance can be realized.
以下、本発明を実施例を通して説明するが、本発明は実施例には限定されない。 Hereinafter, the present invention will be described through examples, but the present invention is not limited to the examples.
<実施例1>
実施例1は、材料粉末として、フェライト粉末(アスペクト比 D50/t=0.56μm/0.068μm)を使用し、下記表1に示す基材を使用した。下記の手順に従い、図4に示した成膜装置を用いて、AD法による被覆を実施し、作製した構造体の評価を行った。
<Example 1>
In Example 1, a ferrite powder (aspect ratio D 50 /t=0.56 μm / 0.068 μm) was used as a material powder, and a base material shown in Table 1 below was used. According to the following procedure, coating was performed by the AD method using the film forming apparatus shown in FIG. 4, and the produced structure was evaluated.
まずD50=0.56μmの体積基準のメジアン径0を有するNi−Zn−Cu−フェライト粉末(SAMSUNG社製)を準備し、残留水分および不純物を除去するため、300℃24時間の熱処理を施した。Ni−Zn−Cu−フェライトの組成は、Ni:13mol%、Zn:29mol%、Cu:9mol%であった。その後、エアロゾル発生器へ粉末を投入した。搬送ガスとして、N2ガスを流量:30SLM(Standard Litter per Minutes)、巻上げガスとして、N2ガスを流量:60SLM、ノズルの走査速度:300mm/min、真空チャンバ圧力:1.0×10−2Pa、ノズル口径:100mm×0.3mmの条件のもとで、基材上へコーティングを30回繰り返した。 Ni-Zn-Cu- firstly with a median size 0 of a volume-based D 50 = 0.56 .mu.m ferrite powder (SAMSUNG Corporation) was prepared, to remove residual moisture and impurities, facilities to heat treatment 300 ° C. 24 hours did. The composition of Ni-Zn-Cu-ferrite was Ni: 13 mol%, Zn: 29 mol%, Cu: 9 mol%. Thereafter, the powder was charged into the aerosol generator. As the carrier gas, the flow rate of N 2 gas: 30 SLM as (Standard Litter per Minutes), winding gas flow rate of N 2 gas: 60 slm, the scanning speed of the nozzle: 300 mm / min, the vacuum chamber pressure: 1.0 × 10 -2 The coating on the substrate was repeated 30 times under the conditions of Pa, nozzle diameter: 100 mm × 0.3 mm.
<比較例1〜4>
比較例1は、密度および体積電気抵抗率評価の基準とするため、フェライト焼結体(バルク)を準備した。比較例2〜4は、下記表1に示した材料および条件とした以外は、実施例1と同様にして構造体を作製した。しかし、比較例2については、セラミックコーティング膜は成膜されなかった。
<Comparative Examples 1-4>
In Comparative Example 1, a ferrite sintered body (bulk) was prepared for use as a standard for evaluation of density and volume electric resistivity. In Comparative Examples 2 to 4, a structure was produced in the same manner as in Example 1 except that the materials and conditions shown in Table 1 below were used. However, in Comparative Example 2, no ceramic coating film was formed.
<評価方法>
実施例および比較例の構造体について、以下の試験を実施し評価した。評価結果は、下記の表1〜3に示す。
<Evaluation method>
The following tests were performed and evaluated for the structures of the examples and the comparative examples. The evaluation results are shown in Tables 1 to 3 below.
(相対密度)
コーティング膜の膜密度(相対密度)に関しては、粉末の投入量、およびコーティング前後の基材重量変化をもとに算出した。また、作製したコーティング膜の表面状態および(フェライト基板)/(コーティング膜)の界面状態を調べるために、走査型電子顕微鏡(SEM)による外観観察および試料の断面観察を行った。
(Relative density)
The film density (relative density) of the coating film was calculated based on the amount of powder charged and the change in substrate weight before and after coating. Further, in order to examine the surface state of the produced coating film and the interface state of (ferrite substrate) / (coating film), the appearance was observed by a scanning electron microscope (SEM) and the cross section of the sample was observed.
(体積電気抵抗率)
コーティング膜の電気的絶縁性に関しては、別途Siウエハ上に同条件のもとでコーティング膜を成膜した後、その後厚み約200nmのAg−対向電極(φ=2.0mm)をスパッタ法により作製し、その円形電極部分を利用して体積電気抵抗率をHewlett Packard社製High Resistance Meter(4339B)により印加電圧100mV〜10Vにて測定した。
(Volume electrical resistivity)
Regarding the electrical insulation properties of the coating film, after separately forming a coating film on a Si wafer under the same conditions, an Ag-counter electrode (φ = 2.0 mm) having a thickness of about 200 nm is formed by sputtering. Then, using the circular electrode portion, the volume electric resistivity was measured with a High Resistance Meter (4339B) manufactured by Hewlett Packard, at an applied voltage of 100 mV to 10 V.
(体積基準のメジアン径D50およびアスペクト比)
使用した原料粉末の粒径分布(D50)に関しては、DT1200(Disperion Technology, Inc.)を用いて測定した。また扁平状粉末粒子を特徴付けるアスペクト比に関しては、(D50の数値)/(粉末粒子の厚さ:t)によって算出した。粉末粒子の厚さtについては、アクリル樹脂中に原料粉末を埋め込んだ後に研磨した試料をSEMにより観察し、撮影した粉末粒子断面画像を解析することにより測定したものである。また、アスペクト比は、ランダムに選出した粉末粒子30個を測定し、その平均値を求めたものである。
(Median diameter D 50 and the aspect ratio of the volume)
The particle size distribution (D 50 ) of the used raw material powder was measured by using DT1200 (Dispersion Technology, Inc.). Regarding also the aspect ratio characterizing the flat powder particles, (D value of 50) / (the powder particles thickness: t) was calculated by. The thickness t of the powder particles was measured by observing a sample polished after embedding the raw material powder in an acrylic resin with an SEM and analyzing a photographed powder particle cross-sectional image. The aspect ratio is obtained by measuring 30 powder particles randomly selected and calculating the average value.
(はんだ耐熱性試験)
実際に電子チップ部品として適用するためには、作製したコーティング膜がNiまたはAg端子電極の焼き付け工程、およびはんだ接着時の熱衝撃に耐える必要がある。そこではんだ耐熱性試験を、JIS C 60068−2−58:2006に示されている手順に従って実施した。具体的には、フラックスとしてロジンエタノール 25wt%溶液を試料に塗布し、予熱150±10℃(60〜90秒)した。その後、温度270±5℃に調整されたSn−3.0Ag−0.5Cu 組成はんだ浴槽に、浸せき時間:10±0.5秒(静止はんだ)および浸せき引き上げ速度:25mm/sの条件のもとで熱衝撃を加えた。その後、室温に48±4時間放置した。
(Solder heat resistance test)
In order to actually apply it as an electronic chip component, the produced coating film needs to withstand the baking process of the Ni or Ag terminal electrode and the thermal shock at the time of solder bonding. Therefore, a solder heat resistance test was performed according to the procedure shown in JIS C 60068-2-58: 2006. Specifically, a rosin ethanol 25 wt% solution was applied to the sample as a flux, and preheating was performed at 150 ± 10 ° C. (60 to 90 seconds). Then, in a Sn-3.0Ag-0.5Cu composition solder bath adjusted to a temperature of 270 ± 5 ° C., the immersion time: 10 ± 0.5 seconds (static solder) and the immersion pulling speed: 25 mm / s. And a thermal shock was applied. Then, it was left at room temperature for 48 ± 4 hours.
作製した試料評価に関しては、上記の試験後に、SEMにより試料の外観および断面観察を実施し、コーティング膜の剥離およびクラックの有無を確認した。評価基準としては、基材からの剥離およびクラックが確認されないものを合格とした。また、評価は、作製した100個の構造体のうち、ランダムに選出した10個の試料に対して実施した。表1〜3において、評価基準は、10個の試料のうち、10個すべて合格であれば○印、1個でも不良があれば不合格として×印で記載した。 Regarding the evaluation of the manufactured sample, after the above test, the appearance and cross-section of the sample were observed by SEM, and the presence or absence of peeling and cracking of the coating film was confirmed. As evaluation criteria, those in which peeling and cracking from the substrate were not confirmed were regarded as acceptable. The evaluation was performed on 10 samples randomly selected from the 100 structures produced. In Tables 1 to 3, the evaluation criteria are indicated by ○ when all of 10 samples pass, and by X when there is any defect.
(熱サイクル試験)
本発明を適用する電子チップ部品は、水分の侵入による短絡の恐れがあるため、長時間使用した際にクラックの発生があってはならない。そのため、熱サイクル試験を、JIS C60068−2−14:2011に示されている手順に基づいて行った。具体的には、試料を−55℃槽で30min保持し、室温(25℃)で最大5min保持し、125℃槽で30min保持し、室温(25℃)で最大5min保持し、この順にて構造体に負荷をかける手順を100サイクル実施した。
(Heat cycle test)
The electronic chip component to which the present invention is applied must be free from cracks when used for a long period of time because of the danger of short-circuiting due to intrusion of moisture. Therefore, the heat cycle test was performed based on the procedure shown in JIS C60068-2-14: 2011. Specifically, the sample was held in a −55 ° C. bath for 30 minutes, at room temperature (25 ° C.) for up to 5 minutes, in a 125 ° C. bath for 30 minutes, and at room temperature (25 ° C.) for up to 5 minutes. The procedure of applying a load to the body was performed for 100 cycles.
得られた試料は、SEMにより試料の外観および断面観察を実施し、コーティング膜の剥離およびクラックの有無を確認した。評価基準としては、基材からの剥離およびクラックが確認されないものを合格とした。表1〜3において、合格した試料は○、不合格の試料は×で表記した。評価基準は、10個の試料のうち、10個すべて合格であれば○印、1個でも不良があれば不合格として×印で記載した。なお熱サイクル試験に関しては、はんだ耐熱性試験に合格していることが前提となるため、はんだ耐熱性試験に合格したものに対してのみ実施した。 For the obtained sample, the appearance and cross section of the sample were observed by SEM, and the presence or absence of peeling and cracking of the coating film was confirmed. As evaluation criteria, those in which peeling and cracking from the substrate were not confirmed were regarded as acceptable. In Tables 1 to 3, a sample that passed was indicated by ○, and a sample that failed was indicated by ×. The evaluation criterion was indicated by ○ when all of 10 samples passed, and by X when there was any defect. Since the heat cycle test is based on the premise that the solder heat resistance test has been passed, it was performed only on those that passed the solder heat resistance test.
(スクラッチ試験)
コーティング膜とフェライト基材との密着性に関しては、スクラッチ試験法による評価を行い、付加荷重、摩擦係数、アコースティック・エミッション(AE)、およびスクラッチ痕の組織変化の特徴をもとに膜内破壊強度(Internal Delamination: ID、臨界破壊強度)および完全剥離強度(Complete Delamination: CD)を決定した。スクラッチ試験の試験条件は以下の通りであった。なお、スクラッチ試験に関しては、上述の熱サイクル試験およびはんだ耐熱性試験に合格した試料のみに実施した。
(Scratch test)
The adhesion between the coating film and the ferrite substrate is evaluated by the scratch test method, and the in-film fracture strength is determined based on the characteristics of applied load, friction coefficient, acoustic emission (AE), and structural change of scratch marks. (Internal Delamination: ID, critical breaking strength) and complete peel strength (Complete Delamination: CD) were determined. The test conditions for the scratch test were as follows. The scratch test was performed only on samples that passed the above-described heat cycle test and solder heat resistance test.
ダイヤモンド圧子径:200μm
付加荷重:0N〜100N(フェライト基板の場合は0N〜80N)
走査速度:0.17mm/sec
走査距離:10mm。
Diamond indenter diameter: 200 μm
Additional load: 0N to 100N (0N to 80N for ferrite substrate)
Scanning speed: 0.17mm / sec
Scanning distance: 10 mm.
<実施例1の評価>
図6は実施例1の構造体のSEMによる表面観察像、図7は実施例1の構造体のSEMによる断面観察像である。図6から、作製したコーティング膜表面には、クラック、不純物相、およびコーティング膜の剥離などの外観異常が観察されないことが分かる。図7に示した試料断面において、上部の黒い領域は、試料を支持するために使用したアクリル樹脂、中部のバンド状の領域がセラミックコーティング膜、および下方の斑点状のコントラストを含む領域はフェライト基材である。試料断面写真の特徴としては、(アクリル樹脂)/(コーティング膜)界面には、約1μmの凹凸が観察されるものの、クラックやコーティング膜の剥離などは確認されない。また(コーティング膜)/(フェライト基材)界面は、界面の存在を示す明瞭な境界を示さないことから、両領域の密着性が高いことが示唆される。なお、試料断面の観察については、図8〜9、13〜15、18〜20においても、上部の領域は、試料を支持するために使用したアクリル樹脂であり、中部のバンド状の領域がセラミックコーティング膜、および下部の領域は基材である。
<Evaluation of Example 1>
FIG. 6 is an SEM surface observation image of the structure of Example 1 and FIG. 7 is a cross-sectional observation image of the structure of Example 1 by SEM. From FIG. 6, it can be seen that no abnormalities in appearance such as cracks, impurity phases, and peeling of the coating film are observed on the surface of the prepared coating film. In the cross section of the sample shown in FIG. 7, the upper black region is the acrylic resin used to support the sample, the middle band-like region is a ceramic coating film, and the lower region containing a spot-like contrast is a ferrite-based region. Material. As a feature of the sample cross-sectional photograph, although irregularities of about 1 μm are observed at the (acrylic resin) / (coating film) interface, cracks and peeling of the coating film are not observed. The (coating film) / (ferrite substrate) interface does not show a clear boundary indicating the presence of the interface, suggesting that the adhesion between the two regions is high. 8 to 9, 13 to 15, and 18 to 20, the upper region is the acrylic resin used to support the sample, and the middle band-like region is ceramic. The coating film and the lower region are the substrate.
図8および9は、実施例1の熱サイクル試験およびはんだ耐熱性試験後の構造体断面のSEM観察像である。何れの場合も、(アクリル樹脂)/(コーティング膜)および(コーティング膜)/(フェライト基材)界面には、クラックやコーティング膜の剥がれが見受けられず、試験前の状態(図7)と状態に変化がないことが分かる。したがって、実施例1の構造体は、実際の電子チップ部品のはんだ実装、および端子電極の焼き付け工程に好適である。 8 and 9 are SEM observation images of the cross section of the structure after the heat cycle test and the solder heat resistance test of Example 1. In each case, no cracks or peeling of the coating film were observed at the (acrylic resin) / (coating film) and (coating film) / (ferrite base) interfaces, and the state before the test (Fig. 7) and the state It can be seen that there is no change in. Therefore, the structure of the first embodiment is suitable for actual solder mounting of electronic chip components and baking of terminal electrodes.
図10は、実施例1の構造体表面に対してスクラッチ試験を実施し、その構造体表面の光学顕微鏡写真である。図10中には黒いコントラストを示すフェライト基板上に、白い線状のスクラッチ痕が明瞭に観察される。スクラッチ線上には、目立った外観上の異常がなく、最大荷重値80Nまで付加した状態でも、コーティング膜が完全剥離した痕跡が確認されないことが見て取れる。またAEセンサによるコーティング膜および基板の破壊の有無を調べた結果、付加荷重が17.8Nの際に大きなAEピークを観測した。これらのスクラッチ痕の特徴から、実施例3の膜内破壊強度は17.8N、および完全剥離強度は80N以上の強度を示していることが分かった。膜内破壊強度を臨界荷重値とした場合、本試験の膜内破壊強度は、超工具鋼などの表面コーティングに使用されるダイヤモンドライクカーボン(DLC)の膜内破壊強度7.5N以上の強度を示すものであり、電子チップ部品の室温におけるコーティング膜の密着強度としては十分な値が確保されていることが分かる。また、図11には対比のため、脆性的な破壊挙動を示すスクラッチ痕の例を示す。図10においては、図11に示すようなスクラッチ線外における貝殻状の剥離は観察されないことから、膜の破壊は脆性的なものではなく、理想的な破壊挙動に近いと言える。 FIG. 10 is an optical micrograph of the surface of the structure obtained by performing a scratch test on the surface of the structure of Example 1. In FIG. 10, white linear scratch marks are clearly observed on the ferrite substrate showing a black contrast. It can be seen that there is no noticeable appearance abnormality on the scratch line, and no trace of the complete peeling of the coating film is observed even when the load is applied up to a maximum load value of 80N. Further, as a result of examining whether or not the coating film and the substrate were broken by the AE sensor, a large AE peak was observed when the applied load was 17.8 N. From the characteristics of these scratch marks, it was found that the in-film breaking strength of Example 3 was 17.8 N and the complete peel strength was 80 N or more. When the in-film fracture strength is defined as a critical load value, the in-film fracture strength of this test is a strength of 7.5 N or more of diamond-like carbon (DLC) used for surface coating such as super tool steel. This shows that a sufficient value is secured as the adhesion strength of the coating film at room temperature of the electronic chip component. FIG. 11 shows an example of a scratch mark showing brittle fracture behavior for comparison. In FIG. 10, no shell-like exfoliation outside the scratch line as shown in FIG. 11 is observed, so it can be said that the destruction of the film is not brittle and is close to an ideal destructive behavior.
表1の結果から、体積基準のメジアン径D50に対する膜厚および成膜速度の関係は、実施例1のD50=0.56μmのメジアン径を持つフェライト粉末の成膜速度が最も高く、D50=2.00μmの比較例3に比べて、約2倍の数値を示していることが分かる。一方で、比較例2に見られるように、メジアン径D50が3.00μmを超えると、基材に対してコーティング膜の成膜は確認出来なかった。 The results in Table 1, the relationship between the film thickness and deposition rate with respect to a median diameter D 50 of the volume-based, the highest deposition rate of the ferrite powder having a median diameter of D 50 = 0.56 .mu.m of Example 1, D It can be seen that the value is about twice as large as that of Comparative Example 3 in which 50 = 2.00 μm. On the other hand, as seen in Comparative Example 2, the median diameter D 50 is more than 3.00, formation of the coating film to the substrate was not confirmed.
膜密度に関しては、成膜速度の特徴を反映して、実施例1のD50=0.56μmのフェライト粉末において緻密なコーティング膜が得られており、相対密度94.3%という高い数値を示している。電気抵抗率に関しては、実施例1のコーティング膜が、比較例1の焼結体と同等またはそれ以上の数値が確保されており、絶縁目的のコーティング膜として電子チップ部品に適応可能なものである。また、実施例1および比較例4を比較すると、膜の密着強度および体積電気抵抗率の大きさという観点で、D50=0.56μmのメジアン径を持つ材料粉末を使用した実施例1がより優れた結果が得られていることが分かる。比較例3の場合は、電気抵抗率は、バルクと同等の数値が確保されているが、はんだ耐熱性に問題があり、実施例1の方が優れた結果が得られていると判断できる。 Regarding the film density, a dense coating film was obtained in the ferrite powder having a D 50 of 0.56 μm in Example 1 reflecting the characteristics of the film forming rate, and the relative density was as high as 94.3%. ing. Regarding the electrical resistivity, the coating film of Example 1 has a value equal to or higher than that of the sintered body of Comparative Example 1, and is applicable to an electronic chip component as a coating film for the purpose of insulation. . Further, comparing Example 1 and Comparative Example 4, Example 1 using a material powder having a median diameter of D 50 = 0.56 μm is more preferable from the viewpoint of the adhesion strength and the volume electric resistivity of the film. It can be seen that excellent results have been obtained. In the case of Comparative Example 3, although the electrical resistivity is as high as that of the bulk, there is a problem in the solder heat resistance, and it can be determined that Example 1 has better results.
<実施例2>
実施例2は、セラミックコーティング膜の材料粉末として下記表2に示すメジアン径D50のAl2O3粉末を使用し、基材としてAl2O3基材を使用した。Al2O3粉末としては、粉砕法によりメジアン径D50が調整された扁平状粉末を用いた(アスペクト比 D50/t=0.52μm/0.079μm)。
<Example 2>
Example 2 using Al 2 O 3 powder of median diameter D 50 shown in Table 2 as a material powder of the ceramic coating film was Al 2 O 3 is used substrate as the substrate. As the Al 2 O 3 powder, a flat powder whose median diameter D 50 was adjusted by a pulverization method was used (aspect ratio D 50 /t=0.52 μm / 0.079 μm).
実施例2においては、上記のAl2O3粉末および基材を用い、成膜条件を以下とした以外は、実施例1と同様にして構造体を製造した。また、実施例1と同様の評価を行った。評価結果は下記表2に示す。 In Example 2, a structure was manufactured in the same manner as in Example 1 except that the above Al 2 O 3 powder and the substrate were used, and the film forming conditions were as follows. The same evaluation as in Example 1 was performed. The evaluation results are shown in Table 2 below.
搬送ガスのN2ガス流量:20SLM
巻上げガスのN2ガス流量:40SLM
ノズル走査速度:300mm/min
コーティング回数:50回。
N 2 gas flow rate of carrier gas: 20 SLM
N 2 gas flow rate of hoisting gas: 40 SLM
Nozzle scanning speed: 300 mm / min
Number of coatings: 50 times.
<比較例5〜6>
比較例5は、相対密度および体積電気抵抗率評価の基準とするため、Al2O3焼結体(バルク)を準備した。比較例6は、下記表2に示した材料および条件とした以外は、実施例2と同様にして構造体を作製した。しかし、比較例6については、セラミックコーティング膜は成膜されなかった。
<Comparative Examples 5 to 6>
In Comparative Example 5, an Al 2 O 3 sintered body (bulk) was prepared for use as a reference for evaluation of relative density and volume electric resistivity. In Comparative Example 6, a structure was produced in the same manner as in Example 2, except that the materials and conditions shown in Table 2 below were used. However, in Comparative Example 6, the ceramic coating film was not formed.
<実施例2の評価>
図12および13は、実施例2で製造した、扁平状Al2O3粉末を用いて、Al2O3基材上に成膜したコーティング膜の、SEMによる表面の外観および断面観察像である。図12に示されるコーティング膜表面の状態は、外観上の異物またはクラックなどの異常が見られないことがわかる。また図13の構造体断面の写真では、(アクリル樹脂)/(コーティング膜)および(コーティング膜)/(Al2O3基材)界面には、クラックやコーティング膜の剥がれなどが観察されなかった。
<Evaluation of Example 2>
12 and 13 show SEM surface appearance and cross-sectional observation images of a coating film formed on an Al 2 O 3 substrate using the flat Al 2 O 3 powder manufactured in Example 2. . In the state of the coating film surface shown in FIG. 12, it can be seen that no abnormalities such as foreign matters or cracks on the appearance are observed. Further, in the photograph of the cross section of the structure shown in FIG. 13, no crack or peeling of the coating film was observed at the (acrylic resin) / (coating film) and (coating film) / (Al 2 O 3 substrate) interface. .
図14および15は、実施例2の熱サイクル試験およびはんだ耐熱性試験後の構造体断面のSEMによる観察像である。(コーティング膜)/(Al2O3基材)界面には、クラックなどの外観異常が認められず、試験前の試料(図13)と変化がないことが分かる。したがって、実施例2の構造体は、実際の電子チップ部品のはんだ実装、および端子電極の焼き付け工程に耐えると結論できる。 14 and 15 are SEM observation images of the cross section of the structure after the heat cycle test and the solder heat resistance test of Example 2. FIG. At the (coating film) / (Al 2 O 3 substrate) interface, no abnormal appearance such as cracks was observed, indicating that there was no change from the sample before the test (FIG. 13). Therefore, it can be concluded that the structure of Example 2 withstands the actual solder mounting of electronic chip components and the baking process of terminal electrodes.
図16は、実施例2の構造体表面に対してスクラッチ試験を実施した後の、試料表面の光学顕微鏡写真である。図16中には黒いコントラストを示すAl2O3基材上に、白い線状のスクラッチ痕が明瞭に観察される。スクラッチ線状の痕跡およびAEピークの形状変化から、実施例2の膜内破壊強度は19.4Nであること、および完全剥離強度は46Nを示した。この値は、ダイヤモンドライクカーボンの膜内破壊強度7.5N以上の強度を示すことから、電子チップ部品のコーティング膜の密着強度としては十分な値が確保されていること判断できる。また図11に示すようなスクラッチ線外における貝殻状の剥離は観察されないことから、膜の破壊は脆性的なものではなく、理想的な破壊挙動である。 FIG. 16 is an optical micrograph of the sample surface after performing a scratch test on the surface of the structure of Example 2. In FIG. 16, white linear scratch marks are clearly observed on the Al 2 O 3 substrate showing a black contrast. From the scratch-shaped trace and the change in the shape of the AE peak, the in-film breaking strength of Example 2 was 19.4 N, and the complete peel strength was 46 N. Since this value indicates an in-film breaking strength of diamond-like carbon of 7.5 N or more, it can be determined that a sufficient value is secured as the adhesion strength of the coating film of the electronic chip component. Further, since shell-like exfoliation outside the scratch line as shown in FIG. 11 is not observed, the destruction of the film is not brittle but an ideal destructive behavior.
Al2O3粉末の形状に関しては、D50=0.52μmの扁平状粉末を用いて作製した実施例2では、最大8μmの膜厚を持つAl2O3コーティング膜が成膜し、成膜速度も0.23μm/minという高い数値を得た。このことから、Al2O3コーティングの場合には、扁平状粉末を利用した方が、成膜に好ましいと言える。また基材の材質としては、Al2O3およびBaTiO3基板を使用した時に緻密な膜が得られる傾向がある。さらに選択する基材とコーティング膜の密着強度の関係については、Al2O3基材を選択した際にコーティング膜の剥離強度が確保できる傾向がある。体積電気抵抗率に関しては、Al2O3焼結体と比べて低い値を示しているが、フェライト焼結体と同等な電気絶縁性を示していることが分かる。実施例2は熱サイクル試験およびはんだ耐熱性試験に合格しており、作製したコーティング膜が絶縁目的のコーティング膜として、電子チップ部品に適応可能であると判断出来る。 Regarding the shape of the Al 2 O 3 powder, in Example 2, which was manufactured using a flat powder having a D 50 of 0.52 μm, an Al 2 O 3 coating film having a maximum thickness of 8 μm was formed. The speed also obtained a high value of 0.23 μm / min. From this, in the case of Al 2 O 3 coating, it can be said that using flat powder is preferable for film formation. As a material of the base material, a dense film tends to be obtained when using Al 2 O 3 and BaTiO 3 substrates. Regarding the relationship between the selected substrate and the adhesion strength of the coating film, there is a tendency that when the Al 2 O 3 substrate is selected, the peel strength of the coating film can be ensured. Although the volume resistivity is lower than that of the Al 2 O 3 sintered body, it can be seen that it has the same electrical insulation as the ferrite sintered body. Example 2 passed the heat cycle test and the solder heat resistance test, and it can be determined that the produced coating film is applicable to an electronic chip component as a coating film for the purpose of insulation.
<実施例3>
実施例3では、材料粉末として下記表3に示すメジアン径D50のBaTiO3粉末(アスペクト比 D50/t=0.874μm/0.131μm)を使用し、下記の成膜条件とした以外は、実施例1と同様にして構造体を製造した。また、得られた構造体について、実施例1と同様にして評価した。評価結果は下記表3に示す。
<Example 3>
In Example 3, BaTiO 3 powder having a median diameter D 50 (aspect ratio D 50 /t=0.874 μm / 0.131 μm) shown in Table 3 below was used as the material powder, and the film formation conditions were as follows. A structure was manufactured in the same manner as in Example 1. The obtained structure was evaluated in the same manner as in Example 1. The evaluation results are shown in Table 3 below.
搬送ガスであるN2ガス流量:20SLM
巻上げガスであるN2ガス流量:100SLM
ノズルの走査速度:300mm/min
コーティング回数:30回。
A carrier gas N 2 gas flow rate: 20 SLM
Flow rate of N 2 gas as a hoisting gas: 100 SLM
Nozzle scanning speed: 300 mm / min
Number of coatings: 30 times.
<比較例7〜11>
比較例7は、密度および体積電気抵抗率評価の基準とするため、BaTiO3焼結体(バルク)を準備した。比較例8〜11は、下記表3に示した材料および条件とした以外は、実施例3と同様にして構造体を作製した。しかし、比較例8〜11についwは、セラミックコーティング膜は成膜されなかった。
<Comparative Examples 7 to 11>
In Comparative Example 7, a BaTiO 3 sintered body (bulk) was prepared for use as a reference for evaluation of density and volume electric resistivity. In Comparative Examples 8 to 11, structures were manufactured in the same manner as in Example 3 except that the materials and conditions shown in Table 3 below were used. However, for Comparative Examples 8 to 11, no ceramic coating film was formed.
<実施例3の評価>
図17および18は、実施例3で製造した構造体の、コーティング膜の表面外観および断面のSEMによる観察像である。図17に示されるコーティング膜表面の状態は、外観上の異物またはクラックなどの異常が見られないことがわかる。また図18の構造体断面の写真では、(アクリル樹脂)/(コーティング膜)および(コーティング膜)/(Al2O3基材)界面には、クラックやコーティング膜の剥がれなどが観察されなかった。
<Evaluation of Example 3>
17 and 18 are SEM observation images of the surface appearance and cross section of the coating film of the structure manufactured in Example 3. In the state of the coating film surface shown in FIG. 17, it can be seen that no abnormalities such as foreign matters or cracks on the appearance are observed. Further, in the photograph of the cross section of the structure shown in FIG. 18, cracks, peeling of the coating film, and the like were not observed at the (acrylic resin) / (coating film) and (coating film) / (Al 2 O 3 substrate) interfaces. .
図19および20は、実施例3の熱サイクル試験およびはんだ耐熱性試験後の構造体断面のSEMによる観察像である。図19および20に示されている(コーティング膜)/(Al2O3基材)界面には、クラックなどの外観異常が認められないことが分かる。 19 and 20 are SEM observation images of the cross section of the structure after the heat cycle test and the solder heat resistance test of Example 3. At the (coating film) / (Al 2 O 3 substrate) interface shown in FIGS. 19 and 20, it can be seen that abnormal appearance such as cracks is not observed.
図21は、実施例3の構造体表面のコーティング膜に対してスクラッチ試験を実施した後の光学顕微鏡写真である。図21中には黒いコントラストを示す基板上に、白い線状のスクラッチ痕が明瞭に観察される。スクラッチ線状の痕跡およびAEピークの形状変化から、実施例3の膜内破壊強度は34.0Nであること、および完全剥離強度は52.2Nを示した。この値は、ダイヤモンドライクカーボンの膜内破壊強度7.5N以上の強度を示すことから、電子チップ部品のコーティング膜の密着強度としては十分な値が確保されていると判断できる。また、図11に示すような、スクラッチ線外における貝殻状の剥離は観察されないことから、膜の破壊は脆性的なものではなく、理想的な破壊挙動であると言える。 FIG. 21 is an optical micrograph after a scratch test was performed on the coating film on the surface of the structure of Example 3. In FIG. 21, white linear scratch marks are clearly observed on the substrate showing the black contrast. From the trace of the scratch line and the shape change of the AE peak, the in-film breaking strength of Example 3 was 34.0 N and the complete peel strength was 52.2 N. Since this value indicates a breakdown strength of 7.5 N or more in the film of diamond-like carbon, it can be determined that a sufficient value is secured as the adhesion strength of the coating film of the electronic chip component. Further, since shell-like exfoliation outside the scratch line as shown in FIG. 11 is not observed, it can be said that the destruction of the film is not brittle but an ideal destructive behavior.
使用したBaTiO3粉末のD50(体積基準のメジアン径)に関する特徴としては、D50=0.874μmの粉末を用いて作製した実施例3では、基材上にコーティング膜を確認した。一方で、D50が0.5μm未満、およびD50が1μmを超えるBaTiO3粉末を使用した比較例8〜11では、最も成膜が容易なガラス基板に対しても、基板自体が削れる、または圧粉体状の堆積物が得られるだけで、コーティング膜の成膜は確認できなかった。また、得られるコーティング膜の密度に関しては、Al2O3基板を使用した時に最も緻密な膜が得られる傾向があった。 The features of BaTiO 3 powder of D 50 using (volume median diameter), in Example 3 was prepared using the powder of D 50 = 0.874Myuemu, confirmed the coating film on the substrate. On the other hand, in Comparative Examples 8 to 11 using BaTiO 3 powder having a D 50 of less than 0.5 μm and a D 50 of more than 1 μm, the substrate itself can be shaved even on the glass substrate on which film formation is easiest, or Only a compact in the form of a green compact was obtained, but the formation of a coating film could not be confirmed. Regarding the density of the obtained coating film, there was a tendency that the densest film was obtained when an Al 2 O 3 substrate was used.
基材とコーティング膜の密着強度の関係については、Al2O3基板を選択した際にコーティング膜の剥離強度が確保できる傾向がある。 Regarding the relationship between the adhesion strength between the substrate and the coating film, when the Al 2 O 3 substrate is selected, the peel strength of the coating film tends to be ensured.
実施例3の体積電気抵抗率に関しては、BaTiO3焼結体と比べて若干低い値を示しているが、フェライト焼結体と同等以上の電気絶縁性を示している。したがって、絶縁目的のコーティング膜として問題がない性能を有していることが分かる。さらに、実施例3の構造体は、熱サイクル試験およびはんだ耐熱性試験に合格したことから、作製したコーティング膜が絶縁目的のコーティング膜として、電子チップ部品に適応可能であると判断出来る。 The volume electrical resistivity of Example 3 is slightly lower than that of the BaTiO 3 sintered body, but shows electrical insulation equal to or higher than that of the ferrite sintered body. Therefore, it can be seen that there is no problem in performance as a coating film for the purpose of insulation. Furthermore, since the structure of Example 3 passed the heat cycle test and the solder heat resistance test, it can be determined that the produced coating film is applicable to an electronic chip component as a coating film for the purpose of insulation.
10、20 チップインダクタ、
11、21 基材、
12、12’、22、22’ 内部電極、
13、23 外部電極、
14 コーティング膜、
24 余幅、
30 ベアチップ、
40、50 グリーンチップ、
41、51 グリーンシート、
42、52 導電性ペースト膜、
60 成膜装置、
61 真空チャンバ、
62 排気ポンプ、
63 エアロゾル発生器、
64 ステージ、
65 マスク、
66 ノズル、
67、68、69 搬送管、
70 キャリアガスボンベ、
71 粉末材料。
10, 20 chip inductor,
11, 21 base material,
12, 12 ', 22, 22' internal electrodes,
13, 23 external electrode,
14 coating film,
24 extra width,
30 bare chips,
40, 50 green chips,
41, 51 green sheet,
42, 52 conductive paste film,
60 film forming equipment,
61 vacuum chamber,
62 exhaust pump,
63 aerosol generator,
64 stages,
65 masks,
66 nozzles,
67, 68, 69 transfer tube,
70 Carrier gas cylinder,
71 Powder material.
Claims (11)
前記セラミック基材上の少なくとも一部に形成された、膜厚1〜10μmのセラミックコーティング膜と、
を備え、
前記セラミックコーティング膜が1.5×107Ω・m以上の体積電気抵抗率、および、270℃のはんだ浴槽で測定されるはんだ耐熱性が10秒以上であり、
前記セラミック基材がフェライトを含み、かつ、前記セラミックコーティング膜がフェライトおよびAl2O3の少なくとも一種を含む、または、
前記セラミック基材がAl2O3を含み、かつ、前記セラミックコーティング膜がAl2O3を含む、または、
前記セラミック基材がBaTiO3を含み、かつ、前記セラミックコーティング膜がAl2O3を含む、構造体。 A ceramic substrate,
A ceramic coating film having a film thickness of 1 to 10 μm formed on at least a part of the ceramic substrate,
With
The ceramic coating film has a volume electric resistivity of 1.5 × 10 7 Ω · m or more, and a solder heat resistance measured in a solder bath at 270 ° C. of 10 seconds or more,
The ceramic substrate contains ferrite, and the ceramic coating film contains at least one of ferrite and Al 2 O 3 , or
The ceramic substrate includes Al 2 O 3 , and the ceramic coating film includes Al 2 O 3 , or
A structure, wherein the ceramic base material includes BaTiO 3 , and the ceramic coating film includes Al 2 O 3 .
前記材料粉末を含むエアロゾルガスをノズルから噴射させて、前記材料粉末を堆積させるエアロゾルデポジション法により、セラミック基材上にセラミックコーティング膜を形成する成膜工程と、
を有し、
前記セラミックコーティング膜が1.5×10 7 Ω・m以上の体積電気抵抗率、および、270℃のはんだ浴槽で測定されるはんだ耐熱性が10秒以上であり、
前記セラミック基材がフェライトを含み、かつ、前記セラミックコーティング膜がフェライトおよびAl2O3の少なくとも一種を含む、または、
前記セラミック基材がAl2O3を含み、かつ、前記セラミックコーティング膜がAl2O3を含む、または、
前記セラミック基材がBaTiO3を含み、かつ、前記セラミックコーティング膜がAl2O3を含む、構造体の製造方法。 A preparation step of preparing a material powder having a volume-based median diameter D 50 of 0.50 μm <D 50 <1.0 μm;
By spraying an aerosol gas containing the material powder from a nozzle, by aerosol deposition method of depositing the material powder, a film forming step of forming a ceramic coating film on a ceramic substrate,
Has,
The ceramic coating film has a volume electric resistivity of 1.5 × 10 7 Ω · m or more, and a solder heat resistance measured in a solder bath at 270 ° C. of 10 seconds or more,
The ceramic substrate contains ferrite, and the ceramic coating film contains at least one of ferrite and Al 2 O 3 , or
The ceramic substrate includes Al 2 O 3 , and the ceramic coating film includes Al 2 O 3 , or
A method for manufacturing a structure, wherein the ceramic base material includes BaTiO 3 , and the ceramic coating film includes Al 2 O 3 .
その際、前記搬送ガス流量が0〜30SLMであり、前記巻き上げガス流量が20〜120SLMである請求項4または5に記載の構造体の製造方法。 In the film forming step, the aerosol gas is generated by introducing a hoisting gas and a carrier gas into an aerosol generator containing the material powder and transported to the nozzle,
The method according to claim 4, wherein the flow rate of the carrier gas is 0 to 30 SLM, and the flow rate of the hoisting gas is 20 to 120 SLM.
が1:1.5〜1:7である請求項6に記載の構造体の製造方法。 The method of manufacturing a structure according to claim 6, wherein the ratio of the carrier gas flow rate and the hoisting gas flow rate is 1: 1.5 to 1: 7.
前記セラミック基材の両端面に配置された外部電極と、
前記セラミック基材に内在する内部電極と、
前記セラミック基材、および前記外部電極の側面を被覆するセラミックコーティング膜と、を備え、
前記セラミック基材がフェライトを含み、かつ、前記セラミックコーティング膜がフェライトおよびAl2O3の少なくとも一種を含む、または、
前記セラミック基材がAl2O3を含み、かつ、前記セラミックコーティング膜がAl2O3を含む、または、
前記セラミック基材がBaTiO3を含み、かつ、前記セラミックコーティング膜がAl2O3を含む、チップインダクタ。 A body made of a ceramic base material on which a magnetic material layer is laminated,
External electrodes arranged on both end surfaces of the ceramic base material,
An internal electrode inherent in the ceramic substrate,
The ceramic base, and a ceramic coating film that covers the side surface of the external electrode,
The ceramic substrate contains ferrite, and the ceramic coating film contains at least one of ferrite and Al 2 O 3 , or
The ceramic substrate includes Al 2 O 3 , and the ceramic coating film includes Al 2 O 3 , or
A chip inductor, wherein the ceramic base material includes BaTiO 3 , and the ceramic coating film includes Al 2 O 3 .
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2015005417A JP6661269B2 (en) | 2015-01-14 | 2015-01-14 | Structure having coating film and method of manufacturing the same |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2015005417A JP6661269B2 (en) | 2015-01-14 | 2015-01-14 | Structure having coating film and method of manufacturing the same |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2016130350A JP2016130350A (en) | 2016-07-21 |
JP6661269B2 true JP6661269B2 (en) | 2020-03-11 |
Family
ID=56415291
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2015005417A Active JP6661269B2 (en) | 2015-01-14 | 2015-01-14 | Structure having coating film and method of manufacturing the same |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP6661269B2 (en) |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE102016119340A1 (en) * | 2016-10-11 | 2018-04-12 | Heraeus Sensor Technology Gmbh | Method for producing a sensor, sensor and use of a sensor |
KR101972447B1 (en) * | 2017-03-07 | 2019-04-25 | 인하대학교 산학협력단 | Method of bonding materials using ceramic interlayer |
JP7262183B2 (en) * | 2018-06-06 | 2023-04-21 | 日東電工株式会社 | Wiring circuit board and manufacturing method thereof |
Family Cites Families (18)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5951097B2 (en) * | 1982-03-11 | 1984-12-12 | 松下電器産業株式会社 | High dielectric constant porcelain composition |
JP2711618B2 (en) * | 1992-06-30 | 1998-02-10 | ティーディーケイ株式会社 | Dielectric composition, multilayer wiring board and multilayer ceramic capacitor |
JP2002235181A (en) * | 1999-10-12 | 2002-08-23 | National Institute Of Advanced Industrial & Technology | Composite structure, its manufacturing method and fabricating device |
JP3897623B2 (en) * | 2001-10-11 | 2007-03-28 | 独立行政法人産業技術総合研究所 | Composite structure manufacturing method |
JP4026431B2 (en) * | 2002-07-10 | 2007-12-26 | Toto株式会社 | Manufacturing method of optical fiber support |
JP2004267964A (en) * | 2003-03-11 | 2004-09-30 | Canon Inc | Film forming method |
JP2006200013A (en) * | 2005-01-21 | 2006-08-03 | Canon Inc | Film deposition method and film deposition system |
JP2007231390A (en) * | 2006-03-02 | 2007-09-13 | Fujifilm Corp | Aerosol generation apparatus and method, and deposition apparatus and method using the same |
JP2007246943A (en) * | 2006-03-13 | 2007-09-27 | Hoya Corp | Method for making body having formed from brittle material by aerosol deposition method |
JP2007320797A (en) * | 2006-05-31 | 2007-12-13 | Toto Ltd | Composite structure and its manufacturing method |
JP4879002B2 (en) * | 2006-12-04 | 2012-02-15 | コバレントマテリアル株式会社 | Components for semiconductor manufacturing equipment |
JP5246632B2 (en) * | 2007-03-05 | 2013-07-24 | 富士通株式会社 | Film forming method and film forming apparatus |
JP5392737B2 (en) * | 2007-05-22 | 2014-01-22 | 独立行政法人産業技術総合研究所 | Brittle material film structure |
JP5395345B2 (en) * | 2007-10-03 | 2014-01-22 | 関西ペイント株式会社 | Method for producing aluminum-doped zinc oxide transparent conductive film using aerosol |
KR101497854B1 (en) * | 2010-12-15 | 2015-03-04 | 유겐가이샤 후치타 나노 기켄 | Film forming method |
JP5561743B2 (en) * | 2012-04-05 | 2014-07-30 | 独立行政法人産業技術総合研究所 | Brittle material fine particle film |
JP6002888B2 (en) * | 2012-06-28 | 2016-10-05 | 有限会社 渕田ナノ技研 | Deposition method |
WO2014091968A1 (en) * | 2012-12-14 | 2014-06-19 | 日本碍子株式会社 | Single-crystal production method, and single crystal produced using said method |
-
2015
- 2015-01-14 JP JP2015005417A patent/JP6661269B2/en active Active
Also Published As
Publication number | Publication date |
---|---|
JP2016130350A (en) | 2016-07-21 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
TWI436387B (en) | Laminated ceramic electronic parts and manufacturing method thereof | |
JP5195758B2 (en) | Multilayer coil component and manufacturing method thereof | |
US11342122B2 (en) | Electronic component assembly and method for manufacturing the same | |
KR101932429B1 (en) | Plasma resistant coating layer, method of manufacturing the same and Plasma resistant unit | |
KR101697950B1 (en) | Stacked ceramic electronic component | |
JP2021019123A (en) | Ceramic electronic component | |
JP6314994B2 (en) | Multilayer ceramic electronic components | |
KR20160079748A (en) | Ceramic electronic component and method for manufacturing the same | |
JP6939762B2 (en) | Multilayer ceramic electronic components and their mounting structure | |
JP5382123B2 (en) | Multilayer coil parts | |
CN110010350A (en) | Multilayer ceramic electronic component and its manufacturing method | |
JP6661269B2 (en) | Structure having coating film and method of manufacturing the same | |
JP2022136821A (en) | Ceramic electronic component | |
JP2019012749A (en) | Ceramic electronic component, and manufacturing method thereof, and electronic component mounting substrate | |
JP2022136822A (en) | Ceramic electronic component | |
JP2012169620A (en) | Multilayer ceramic electronic component and method for manufacturing the same | |
JP4688326B2 (en) | Ceramic laminate and manufacturing method thereof | |
US11538634B2 (en) | Multilayer ceramic electronic component including an insulating layer | |
JP2015147722A (en) | Laminate, method for producing laminate, and method for producing powder | |
JP2014232850A (en) | Lamination type electronic part | |
CN104599840B (en) | The conductive paste composition of outer electrode and the laminated ceramic electronic component and its manufacture method using said composition | |
US8941975B2 (en) | Laminated ceramic electronic component | |
WO2011100527A1 (en) | Method for texturing ceramic components | |
WO2016152990A1 (en) | Electronic component | |
JP6155498B2 (en) | Piezoelectric element |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20171215 |
|
RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20180501 |
|
RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20180510 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20181114 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20181127 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20190227 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20190702 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20190913 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20200114 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20200212 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6661269 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |