JP6656961B2 - Lead frame for mounting optical semiconductor element and method of manufacturing the same - Google Patents
Lead frame for mounting optical semiconductor element and method of manufacturing the same Download PDFInfo
- Publication number
- JP6656961B2 JP6656961B2 JP2016048394A JP2016048394A JP6656961B2 JP 6656961 B2 JP6656961 B2 JP 6656961B2 JP 2016048394 A JP2016048394 A JP 2016048394A JP 2016048394 A JP2016048394 A JP 2016048394A JP 6656961 B2 JP6656961 B2 JP 6656961B2
- Authority
- JP
- Japan
- Prior art keywords
- thin
- mask
- lead frame
- surface side
- lead
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 239000004065 semiconductor Substances 0.000 title claims description 63
- 230000003287 optical effect Effects 0.000 title claims description 62
- 238000004519 manufacturing process Methods 0.000 title claims description 35
- 238000005530 etching Methods 0.000 claims description 43
- 238000000034 method Methods 0.000 claims description 31
- 229910052751 metal Inorganic materials 0.000 claims description 26
- 239000002184 metal Substances 0.000 claims description 26
- 230000002093 peripheral effect Effects 0.000 claims description 5
- 239000011347 resin Substances 0.000 description 70
- 229920005989 resin Polymers 0.000 description 70
- 238000010586 diagram Methods 0.000 description 20
- 238000007747 plating Methods 0.000 description 14
- 239000000243 solution Substances 0.000 description 6
- 230000000052 comparative effect Effects 0.000 description 5
- 239000000463 material Substances 0.000 description 4
- 229910000510 noble metal Inorganic materials 0.000 description 4
- 238000007789 sealing Methods 0.000 description 4
- 229910000679 solder Inorganic materials 0.000 description 4
- 230000000694 effects Effects 0.000 description 3
- 238000012545 processing Methods 0.000 description 3
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 2
- 238000007664 blowing Methods 0.000 description 2
- 229910052802 copper Inorganic materials 0.000 description 2
- 239000010949 copper Substances 0.000 description 2
- 230000004907 flux Effects 0.000 description 2
- 238000000465 moulding Methods 0.000 description 2
- 230000035515 penetration Effects 0.000 description 2
- 229910000881 Cu alloy Inorganic materials 0.000 description 1
- 229910021578 Iron(III) chloride Inorganic materials 0.000 description 1
- 229910045601 alloy Inorganic materials 0.000 description 1
- 239000000956 alloy Substances 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 239000003795 chemical substances by application Substances 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 239000000428 dust Substances 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 238000001746 injection moulding Methods 0.000 description 1
- RBTARNINKXHZNM-UHFFFAOYSA-K iron trichloride Chemical compound Cl[Fe](Cl)Cl RBTARNINKXHZNM-UHFFFAOYSA-K 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 239000005416 organic matter Substances 0.000 description 1
- 238000009958 sewing Methods 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
- 229920001187 thermosetting polymer Polymers 0.000 description 1
- 238000001721 transfer moulding Methods 0.000 description 1
- 238000009736 wetting Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
Description
本発明は、光半導体素子搭載用のリードフレーム及びその製造方法に関する。 The present invention relates to a lead frame for mounting an optical semiconductor element and a method for manufacturing the same.
LED(Light Emitting Diode、発光ダイオード)素子を搭載した光半導体装置は、一般照明やテレビ・携帯電話・OA機器等のディスプレイ等、様々な機器で使用されるようになってきた。これらの光半導体装置において、薄型化や量産化等の要請に応えるべく、リードフレームを用いてLED素子を搭載し樹脂封止したパッケージが開発されてきた。 2. Description of the Related Art Optical semiconductor devices equipped with LED (Light Emitting Diode) elements have come to be used in various devices such as general lighting and displays such as televisions, mobile phones, and OA devices. In these optical semiconductor devices, packages in which an LED element is mounted using a lead frame and sealed with a resin have been developed in order to meet demands for thinning, mass production, and the like.
一般的に、リードフレームを用いた光半導体装置は、特許文献1に示すような構造を有する。即ち、リードフレームは、LED素子を搭載するダイパッド部と、ダイパッド部の周辺に間隔を置いて配置されたリード部を有し、ダイパッド部とリード部の全面又は一部に貴金属めっきを施し、めっき層を形成して構成される。そして、ダイパッド部にはLED素子を搭載し、LED素子とリード部とをボンディングワイヤー等を用いて接合している。光半導体装置は、LED素子の周辺に光を反射する樹脂で作製された外部樹脂部(リフレクター)と、LED素子及びボンディングワイヤーを含む周辺を透光性の樹脂で充填された封止樹脂部とで構成される。ここで、ダイパッド部とリード部に貴金属めっきを施したリードフレームに外部樹脂部(リフレクター)を配置した構造体を、樹脂付きリードフレームと言う。 In general, an optical semiconductor device using a lead frame has a structure as shown in Patent Document 1. That is, the lead frame has a die pad portion on which the LED element is mounted, and a lead portion arranged at intervals around the die pad portion, and the entire or a part of the die pad portion and the lead portion is subjected to noble metal plating, and plated. It is constituted by forming a layer. Then, an LED element is mounted on the die pad section, and the LED element and the lead section are joined using a bonding wire or the like. The optical semiconductor device includes an external resin part (reflector) made of a resin that reflects light around the LED element, and a sealing resin part filled with a translucent resin around the LED element and the bonding wire. It consists of. Here, a structure in which an external resin portion (reflector) is arranged on a lead frame in which a die pad portion and a lead portion are plated with noble metal is referred to as a resin-attached lead frame.
これらのリードフレームを用いた光半導体装置は、一般的にリードフレームの裏面が露出する表面実装型のパッケージである。このため、ダイパッド部やリード部は外部樹脂部との接触面積が小さく、リードの脱落あるいは、外部樹脂部の一部が剥離して脱落する問題があり、リードフレームと外部樹脂部との密着性を高める要求がある。これに対し特許文献2においては、リードフレーム表面にC字断面形状の溝を設けることで外部樹脂部との密着性を向上させ、特に垂直方向に対する剥離抑制力を高める発明が開示されている。
Optical semiconductor devices using these lead frames are generally surface-mounted packages in which the back surfaces of the lead frames are exposed. For this reason, the contact area between the die pad portion and the lead portion with the external resin portion is small, and there is a problem that the lead falls off or a part of the external resin portion peels off and the adhesiveness between the lead frame and the external resin portion. There is a demand to increase. On the other hand,
また、特許文献1には、ダイパッド部やリード部の裏面の縁部から内側に向けて凹部(薄肉部)を形成し、この薄肉部は外部樹脂部に覆われ、外部樹脂部との密着性を向上させている。 Further, in Patent Document 1, a concave portion (thin portion) is formed inward from the edge of the back surface of the die pad portion or the lead portion, and the thin portion is covered with an external resin portion, and the adhesiveness with the external resin portion is formed. Has been improved.
特許文献1に記載の光半導体装置では、外部樹脂部とリードフレームの密着性を強化するため、ダイパッド部及びリード部の周縁の一部或いは全周にLED(Light Emitting Diode、光半導体)素子搭載面の反対側の面からエッチング加工されて、ダイパッド部及びリード部の縁から内側へ向けて板厚よりも厚みの薄い薄肉部が形成されるが、特許文献2の光半導体装置のようにリードフレーム表面に溝加工がなされた場合、リードフレームの下面からのエッチング加工による薄肉部と、LED素子搭載面からの溝加工が干渉しないように配置しないと、薄肉部の強度が不足し、場合によっては、エッチング加工によって薄肉部が除去されてしまう。よって、溝の位置を薄肉部の直上よりも内側に形成し、薄肉部と溝が重ならない配置とする必要がある。 In the optical semiconductor device described in Patent Literature 1, an LED (Light Emitting Diode) device is mounted on a part or the entire periphery of the die pad portion and the lead portion in order to enhance the adhesion between the external resin portion and the lead frame. Etching is performed from the surface opposite to the surface to form a thin portion thinner than the plate thickness inward from the edges of the die pad portion and the lead portion. If a groove is formed on the surface of the frame, the strength of the thin part will be insufficient unless the thin part formed by etching from the lower surface of the lead frame and the groove formed from the LED element mounting surface do not interfere with each other. In the method, a thin portion is removed by etching. Therefore, it is necessary to form the groove at a position inside the portion just above the thin portion so that the thin portion does not overlap with the groove.
また、特許文献2においては、リードフレーム表面からの溝加工の深さは板厚の1/2が好ましいとあり、裏面から薄肉部を形成した場合、薄肉部上に溝を形成することは難しい。
Further, in
さらに、ダイパッド部においては、光半導体素子を搭載するため、Agペースト等ダイボンディング用ペーストを使用するが、このペーストの濡れ広がりを抑制するため、ダイパッド部の周縁部に溝を形成する場合がある。また、ダイパッド部及びリード部の下面側は、外部端子として機能するため、接続時の半田を均一にするため、略同一形状に構成することが好ましい。一方、上面側では、ダイパッド部には光半導体素子が搭載され、リード部はボンディングワイヤーが接続されるだけであるので、ダイパッド部の方が広い面積を有して構成される場合が多い。そのような場合には、ダイパッド部側の薄肉部を広い領域に形成することになるため、上記ダイボンディング用ペーストの濡れ広がりを抑制するための溝と重なる配置になり、溝を形成することが難しかった。特に、ダイパッド部とリード部が対向する面のダイパッド側には溝の形成は難しかった。 Further, in the die pad portion, a die bonding paste such as an Ag paste is used to mount an optical semiconductor element. However, in order to suppress the spread of the paste, a groove may be formed in a peripheral portion of the die pad portion. . In addition, since the lower surfaces of the die pad portion and the lead portion function as external terminals, it is preferable that the lower surfaces be formed in substantially the same shape in order to make solder uniform at the time of connection. On the other hand, on the upper surface side, since an optical semiconductor element is mounted on the die pad portion and only the bonding wire is connected to the lead portion, the die pad portion is often configured to have a larger area. In such a case, since the thin portion on the die pad portion side is formed in a wide area, the groove is formed so as to overlap with the groove for suppressing the wetting spread of the die bonding paste. was difficult. In particular, it was difficult to form a groove on the die pad side of the surface where the die pad portion and the lead portion faced.
そこで、本発明は、かかる要請に応えるべく、リードフレームの下面からのエッチングによる薄肉部の配置に影響されない溝加工可能な光半導体素子搭載用のリードフレーム及びその製造方法を提供することを目的とする。 Accordingly, an object of the present invention is to provide a lead frame for mounting an optical semiconductor element capable of forming a groove which is not affected by the arrangement of a thin portion by etching from the lower surface of the lead frame, and a method of manufacturing the same, in order to meet such a demand. I do.
上記目的を達成するため、本発明の一態様に係るリードフレームは、光半導体素子を搭載可能なダイパッド部と、該ダイパッド部に対向して配置されたリード部とを有する光半導体素子搭載用のリードフレームであって、
前記ダイパッド部及び前記リード部の少なくとも一方は、下面の一部が薄くなった薄肉部を有し、
該薄肉部は、前記下面側からの窪みが最も深い領域を含む薄肉凹部と、該薄肉凹部の最薄部よりも肉厚が厚く前記下面側に凸形状となる薄肉凸部とを有し、
該薄肉凸部の上面側には、溝が形成されており、
前記薄肉凸部の前記下面の表面は、前記薄肉凹部よりも平坦である。
In order to achieve the above object, a lead frame according to one embodiment of the present invention has a die pad portion on which an optical semiconductor element can be mounted, and a lead frame arranged opposite to the die pad portion for mounting an optical semiconductor element. A lead frame,
At least one of the die pad portion and the lead portion has a thin portion in which a part of the lower surface is thinned,
The thin portion has a thin concave portion including a region where the depression from the lower surface side is deepest, and a thin convex portion which is thicker than the thinnest portion of the thin concave portion and has a convex shape on the lower surface side,
On the upper surface side of the thin convex portion, a groove is formed ,
The lower surface of the surface of the thin protrusions, Ru flat der than the thin recess.
本発明によれば、リードフレームの下面からのエッチングによる薄肉部の配置に影響されない溝加工可能な光半導体素子搭載用のリードフレーム及びその製造方法を提供することができる。 According to the present invention, it is possible to provide a lead frame for mounting an optical semiconductor element capable of forming a groove without being affected by the arrangement of a thin portion by etching from the lower surface of the lead frame, and a method of manufacturing the same.
以下、図面を参照して、本発明を実施するための形態の説明を行う。 Hereinafter, an embodiment for carrying out the present invention will be described with reference to the drawings.
図1は、本発明の実施形態に係る光半導体素子搭載用のリードフレームの一例の構成を示した断面図である。図1(a)は薄肉凸部が平坦面を有する形状の一例、図1(b)は薄肉凸部が平坦面を有しない形状の一例である。図2は、本発明の実施形態に係る光半導体装置の一例の構成を示した断面図である。 FIG. 1 is a sectional view showing a configuration of an example of a lead frame for mounting an optical semiconductor element according to an embodiment of the present invention. FIG. 1A shows an example of a shape in which the thin projection has a flat surface, and FIG. 1B shows an example of a shape in which the thin projection does not have a flat surface. FIG. 2 is a sectional view showing a configuration of an example of the optical semiconductor device according to the embodiment of the present invention.
図1(a)に示すように、本発明の光半導体素子搭載用のリードフレーム50は、金属板10をエッチング加工して、ダイパッド部20とリード部30を形成することにより構成される。金属板10の材質としては、一般的に銅系合金が用いられる。金属板10の板厚は、0.1mm〜0.3mmのものが用いられることが多い。リード部30は、ダイパッド部20に対向して配置される。
As shown in FIG. 1A, a
ダイパッド部20は、LED素子等の光半導体素子110(図2参照)を搭載するための領域を含む部材である。リード部30は、ダイパッド部20に搭載された光半導体素子110の電極111を電気的に接続するための内部端子を構成する領域を含む部材であり、よって、ダイパッド部20の近隣に対向して配置される。ただし、光半導体素子110がリードフレーム50にフェイスダウン実装される場合は、光半導体素子110がダイパッド部20及びリード部30に跨って実装されていてもよく、すなわち、リード部30に光半導体素子110が載置されていてもよい。
The
ダイパッド部20及びリード部30の周縁の一部或いは全周には、LED素子搭載面(図1における上面)の反対側の面(図1における下面)よりエッチング加工されて、ダイパッド部20及びリード部30の縁より内側へ向けて板厚よりも厚みの薄い薄肉部40が形成されている。また、リードフレーム50の上面には、ダイパッド部20及び/又はリード部30に透光性樹脂部130(図2)の輪郭(外周)または外部樹脂部61(図2参照)の輪郭(外周)が沿うように溝45が加工形成される。図1及び図2においては、リード部30とダイパッド部20の対向面側のダイパッド部20の縁部に形成した一例を示している。
A part or all of the periphery of the
ここで、薄肉部40と溝45と外部樹脂部61との関係を説明するため、本発明の実施形態に係るリードフレーム50を用いた光半導体装置150の一例の構成について説明する。
Here, in order to explain the relationship between the
図2は、本発明の第1の実施形態に係る光半導体装置150の一例の構成を示した断面図である。図2で用いられているリードフレーム50は、図1で説明したように、光半導体素子110を搭載するダイパッド部20と、ダイパッド部20に対向して空間を隔てて配置されたリード部30とで構成される。ダイパッド部20の上面には光半導体素子110が搭載され、光半導体素子110の電極111とリード部30とはボンディングワイヤー120等により電気的に接続されている。この光半導体素子110が搭載されたLED搭載箇所とこれに電気的に接続されたリード部30の接続部とを取り囲む形で、ダイパッド部20とリード部30からなるリードフレーム50の表面上に外部樹脂部61が形成されている。また、ダイパッド部20とリード部30が対向する空間部分及びダイパッド部20やリード部30の縁より内側へ向けて形成された板厚よりも厚みの薄い薄肉部40のそれぞれの下にも、同時に外部樹脂部60が設けられる。外部樹脂部60、61が取り囲んだ光半導体素子110と電気的接続部(端子部)の上方には、透光性樹脂部130が設けられる。なお、ダイパッド部20の上面の外側及びリード部30の上面の外側に各々外部樹脂部61が設けられる。なお、外部樹脂部60、61は、個別に区別する場合には、下面側樹脂60、上面側樹脂61と呼んでもよいこととする。
FIG. 2 is a sectional view showing an example of the configuration of the
薄肉部40は、成型工程で、下面側樹脂60が薄肉部40の下側から回り込むことにより、リードフレーム50を下側から包み込み、リードフレーム50と下面側樹脂60との密着性を向上させる。また、リフロー時の半田フラックスの侵入を抑制する効果が得られるので、薄肉部40を形成することは重要である。
The
また、薄肉部40の上面側には、溝45が形成される。この溝45は、ダイパッド部20又はリード部30の上面に配置され、外部樹脂部61や透光性樹脂部130との密着性を向上させ、ダイボンディング用ペーストの濡れ広がりを抑制することができる。
Further, a
近年の光半導体装置150の小型化等で外部樹脂部60、61等の領域が小さくなり、これに伴い溝45を形成する位置もダイパッド部20やリード部30の縁部近傍に配置しなければならなくなってきた。一般に、エッチング加工で薄肉部40を形成する場合、上面側をレジストで覆い、下面側の薄肉部を形成する領域にレジストの開口部を配置する。
Due to the recent miniaturization of the
図3は、従来から使用されている一般的なリードフレームの形状の一例を示した図である。図3に示すように、薄肉部240の外端部46側の厚みは薄く、薄肉部240の内端部47側はR形状になり、外端部46側に向けて緩やかな曲線状になる。薄肉部240の外端部46とは、ダイパッド部20及びリード部30が対向する側の端部のことを指し、薄肉部240の内端部47とは、薄肉部240のうち外端部46と反対側の端部のことを指す。薄肉部240の外端部46の近傍の厚みの薄い領域に溝を形成すると、上面からのエッチングと下面からのエッチングが重なってより薄肉になる。そのため、このような薄肉部240の外端部46に溝245を配置させることは難しい。
FIG. 3 is a diagram showing an example of the shape of a general lead frame conventionally used. As shown in FIG. 3, the thickness of the
図1(a)、(b)に示される通り、本発明の実施形態に係るリードフレーム50は、この薄肉部40内に薄肉凸部42を、薄肉凹部41より外端部側46に設けることで、溝45を薄肉部40の外端部46付近にも配置できるようにしている。
As shown in FIGS. 1A and 1B, in the
薄肉部40は、薄肉凸部42と薄肉凹部41とを有する。薄肉凹部41は、上述のように、成型工程で、下面側樹脂60が薄肉部40の下側に回り込むことにより、リードフレーム50を包み込む。これにより、下面側樹脂60との密着性を向上させ、リフロー時の半田フラックスの侵入を抑制することができる。
The
薄肉凹部41は、薄肉部40のうち下面側からの窪みが最も深い領域を含む。薄肉凹部41の厚さは、例えば、金属板10の板厚(未加工部分)の1/4〜3/4程度である。薄肉凹部41の厚さが金属板10の板厚の1/4未満の場合、ダイパッド部20の強度が弱くなり、変形等を起こす可能性がある。一方、薄肉凹部41の厚さが金属板10の板厚の3/4を超えると、薄肉部40の下に充填された下面側樹脂60の厚さが薄くなり、下面側樹脂60の強度が弱くなってしまい、下面側樹脂60自体が剥離する可能性が大きくなる。金属板10の板厚は0.2mm前後であり、薄肉部凹部41の厚さは、0.05mm以上0.15mm以下が好ましい。薄肉部40の厚さは、例えば、金属板10の板厚の1/2前後の厚さが好ましい。
The thin-walled
薄肉凸部42の上面側には、溝45が形成される。この溝45は、ダイパッド部20又はリード部30の上面に配置され、透光性樹脂部130との密着性を向上させ、ダイボンディング用ペーストの濡れ広がりを抑制することができる。溝45の幅は、金属板10の板厚の1/4から1/2程度で、溝45の深さは、例えば、溝幅の1/2である。溝45の形状は、例えば、断面形状がC字型であることが好ましい。溝45の断面形状がC字型であることで、溝45が形成されたダイパッド部20等と透光性樹脂部130との密着面積が増え、ダイパッド部20等と透光性樹脂部130との密着性が良好になる。
A
薄肉凸部42は、薄肉凹部41より薄肉部の外端部46側に配置され、下面側が凸形状となるように形成される。薄肉凸部42の下面は、曲面的な表面を有する薄肉凹部41よりも平坦に形成され、下面側の表面が平坦面となるので、薄肉平坦部42と呼んでもよい。薄肉凸部42は、薄肉凹部41の最薄部よりも厚みが厚い部分を有し、好ましくは、薄肉凸部42の全ての部分で薄肉凹部41の最薄部よりも厚い。薄肉凸部42が薄肉凹部41の最薄部よりも厚みが厚い部分を有するとは、具体的には、リードフレーム50の上面に対して垂直な方向におけるリードフレーム50の上面と薄肉凸部42の下面との間の幅Pが、薄肉凹部41の最薄部の厚みQよりも厚いことを指す。換言すると、高さ方向に対して、薄肉凸部42の下面の表面の少なくとも一部が、薄肉凹部41の最薄部の下面よりも下に位置する。薄肉凸部42は、溝45が形成可能で、かつ、薄肉部40が変形しにくい厚さがあれば良い。薄肉凸部42の下面と、薄肉部40の上面の溝45の下面との間の厚さは、少なくとも、0.03mm以上の厚さが必要である。厚さが0.03mm未満の場合、厚さが薄すぎ、外端部46側が折れ、切断等不具合が発生するおそれがある。溝45の下面と薄肉凸部42の下面との間の厚さは、好ましくは、0.05mm〜0.07mmである。このため、薄肉部40の上面と薄肉凸部42の下面との間の厚さは、薄肉部40の上面の溝45の溝深さに、0.03mm〜0.07mmを加えた程度となる。また、薄肉凸部42の下面は、平坦でなくても良い。上記説明のように、薄肉凸部42は、その上面に溝45を配置するために形成するものであり、溝45を加工しても十分な強度を維持できればよく、薄肉凸部42の下面は、溝加工に支障がない程度であれば、凹凸があってもよい。薄肉凸部42の形状は、図1(a)で示すように下面側が平坦面となる形状に限られず、例えば、図1(b)で示すような平坦面を有しない形状であってもよい。図1(b)で示す薄肉凸部42は、下面側の表面が下向きの山型形状で下面側はR形状となる。換言すると、薄肉凸部42は、下面側の一部に曲率が変化する部分凸部を備え、部分凸部が形成された領域が薄肉凸部42の中で最も下側に位置する。部分凸部は溝部45の直下に形成され、好ましくは溝部45の深さが最も深い点の直下に部分凸部が形成される。薄肉凸部42の下面に平坦面を持たないため、薄肉部40の長さ(薄肉部40の外端部46から内端部47への長さ)が短くても容易に薄肉凸部42を形成できる。小型の半導体装置には有効である。
The thin
ダイパッド部20及びリード部30の薄肉部40の長さ(薄肉部40の外端部46から内端部47への長さ)は、板厚以上である。樹脂密着性の効果は、内端部47への長さが0.1mm以上あれば発揮されるが、上述のように、薄肉凸部42の上面に溝45を配置し、かつ、薄肉凹部41を形成するには、ダイパッド部20及びリード部30の薄肉部40の長さは、少なくとも板厚以上の距離であることが好ましい。リードフレーム50の板厚未満の距離の場合、薄肉部40は本来の目的である樹脂密着性の向上の効果を発揮することが難しくなる。また、薄肉部40の長さは、ダイボンディングやワイヤーボンディングに不具合が発生せず、かつ、外部接続用のエリアを確保できれば、自由に設定できる。なお、薄肉凹部41が確実に形成されれば、薄肉凸部42及び薄肉部40の上側の溝45は、薄肉部40の外端部46以外に配置してもよい。例えば、溝45は薄肉部40の外端部46と内端部47の間に形成されてもよい。
The length of the
薄肉凹部41及び薄肉凸部42を含む薄肉部40は、ダイパッド部20とリード部30との対向面側、即ち、リードフレーム50の内側の、ダイパッド部20側に形成することが好ましい。ダイパッド部20及びリード部30の下面の露出面(平坦面)は、光半導体装置として完成した際には外部機器が接続可能な外部端子部となり、外部端子部と外部機器との接続は半田ボール等の接合部材を用いて行われる。一方、ダイパッド部20の上面には光半導体素子110が搭載されるので、ダイパッド部20とリード部30の平面積は大きく異なり、例えば、ダイパッド部20の平面積とリード部30の平面積の比は2:1程度となる。そうすると、ダイパッド部20とリード部30との対向面側の薄肉部40は、ダイパッド部20の方がリード部30よりも大幅に長い形状にすることが可能となる。また、溝45は、透光性樹脂部130の密着性向上と同時に、ダイボンディング用ペーストの濡れ広がりの抑制を目的に形成する場合がある。この場合は、溝45はLED素子を取り囲むようにダイパッド部20周縁部に形成する必要がある。よって、薄肉凸部42及び溝45は、ダイパッド部20に形成されることが、スペースのロスも少ないという観点から好ましい。
The
但し、薄肉凸部42及び溝45の形成場所は、ダイパッド部20の内側に限定される訳ではなく、必要に応じて、リード部30に更に形成してもよいし、ダイパッド部20とリード部30の対向面と反対側の外側の上面に形成するようにしてもよい。また、図1、2の実施形態においては、薄肉部40がダイパッド部20及びリード部30の外側には形成されていないが、更にダイパッド部20及びリード部30の外側に薄肉部40を設けてもよい。
However, the place where the thin
このように、ダイパッド部20のリード部30との対向面側に薄肉凹部41、薄肉凸部42及び溝45を少なくとも1つずつ形成し、他の箇所に薄肉凹部41のみの一般的な薄肉部40を形成する構成としてもよい。
As described above, at least one thin
次に、本発明の実施形態に係るリードフレーム50、樹脂付きリードフレーム100及び光半導体装置150の製造方法について説明する。
Next, a method for manufacturing the
図4は、本発明の実施形態に係るリードフレームの製造方法の一連の工程を説明するための図である。 FIG. 4 is a diagram for explaining a series of steps of the method for manufacturing a lead frame according to the embodiment of the present invention.
図4(a)は、本発明の実施形態に係るリードフレームの製造方法の金属板準備工程の一例を示した図である。図4(a)に示すように、先ず、平板状の金属板10を準備する。金属板10の材質は、銅合金を用いることができる。準備したこの金属板10を脱脂洗浄し、不要なごみや有機物を取り除く。
FIG. 4A is a diagram illustrating an example of a metal plate preparing step of the method for manufacturing a lead frame according to the embodiment of the present invention. As shown in FIG. 4A, first, a
図4(b)は、本発明の実施形態に係るリードフレームの製造方法のレジストパターン形成工程の一例を示した図である。図4(b)に示されるように、レジストパターン形成工程では、エッチング用レジストを用いて、ダイパッド部20及びリード部30の所定のパターンが形成されるようにレジストマスク70、75を作製する。より詳細には、金属板10の上面及び下面に感光性レジストを塗布する。その後、所定のパターンを、フォトマスクを介して露光する。その後、現像してレジストマスク70、75を作製する。
FIG. 4B is a diagram illustrating an example of a resist pattern forming step of the method for manufacturing a lead frame according to the embodiment of the present invention. As shown in FIG. 4B, in the resist pattern forming step, resist
レジストマスク70、75は、エッチング工程により、ダイパッド部20及びリード部30の形成に加えて、光半導体素子110の搭載面(上面)の反対側の面(図2における下面)に薄肉部40が形成されるようなマスクパターンで形成する。この薄肉部40には、薄肉凸部42と薄肉凹部41が形成される。薄肉凹部41を形成する領域11には、上面はレジストマスク70を形成し、下面は開口部76にする。薄肉凸部42を形成する領域12には、上面は、溝45を除き、レジストマスク70を形成する。下面は、エッチング速度制御用レジスト77を形成する。この、エッチング速度制御用レジスト77は、ダイパッド部20及びリード部30の輪郭(外周)形状に沿い、ライン状に配置する。また、その内側にも少なくとも1本ライン状に配置する。また、薄肉凸部42の上面には、溝45が形成されるので、溝45が形成される領域の上面側は、開口部71にする。
In the resist
図4(c)は、本発明の実施形態に係るリードフレームの製造方法のエッチング工程の一例を示した図である。図4(c)に示されるように、エッチング工程では、レジストマスク70、75で覆われていない開口部71、76をエッチング液でエッチングする。これにより、ダイパッド部20及びリード部30が形成される。
FIG. 4C is a diagram illustrating an example of an etching step of the method for manufacturing a lead frame according to the embodiment of the present invention. As shown in FIG. 4C, in the etching step, the
薄肉凹部41が形成される領域12は、上面はレジストマスク70で覆われているため上面はエッチング加工されず、下面は開口部76になるため、エッチング加工され薄肉凹部41が形成される。
Since the upper surface of the
薄肉凸部42は、上面は、溝45を除きレジストマスク70で覆われているため、上面はエッチング加工されず、下面には、エッチング速度制御用レジスト77が形成されている。そのため、エッチング加工時、エッチング液はライン状のレジスト77の隙間よりエッチング加工が行われ、レジストマスク75がない開口部76に比べエッチング速度が遅くなり、エッチングする深さが浅くなる。エッチング速度制御用レジスト77の位置や大きさ、ラインの本数等を調整することにより所望の位置、幅、深さ等の薄肉凸部42が形成される。なお、エッチング速度制御用レジスト77は、ライン状に1本配置してもよい。この場合、ライン状に断面が下向きの山型形状で下面側はR形状となる。この山型形状のR形状部の上面側に溝45を形成させるため、溝45の位置が限定され、かつ、大きさや深さも限定される。よって、エッチング速度制御用レジスト77は、ダイパッド部20及びリード部30の輪郭形状に沿ってライン状に配置し、その内側にも少なくとも1本ライン状に配置することが好ましい。これにより、薄肉凹部41より厚みが厚い、薄肉凸部42を形成することが出来る。なお、薄肉凸部42の下面は、エッチング速度制御用レジスト77を配置した位置で下側に凸形状となりやすい。
Since the upper surface of the
薄肉部40の上側の溝45の加工に影響が無い程度に、エッチング速度制御用レジスト77の位置や大きさ、ラインの本数等を調整する。また、エッチング液、エッチングのノズルの方向等エッチング条件等にも影響を受けるので、これらも必要に応じて適宜調整する。
The position and size of the etching rate control resist 77, the number of lines, and the like are adjusted so as not to affect the processing of the
薄肉凸部42の上側は、上側が開口部となっているため、エッチング加工されて溝45が形成される。
Since the upper side of the thin
図4(d)は、本発明のリードフレームの製造方法のレジスト剥離工程の一例を示した図である。図4(d)に示されるように、レジスト剥離工程では、レジストマスク70、75及びエッチング速度制御用レジスト77を、剥離剤を用いて剥離する。これにより、本発明の光半導体装置用リードフレームが完成する。
FIG. 4D is a diagram showing an example of a resist peeling step in the method for manufacturing a lead frame according to the present invention. As shown in FIG. 4D, in the resist stripping step, the resist
なお、この後、必要に応じて、リードフレーム50のダイパッド部20やリード部30の少なくとも外部樹脂部60、61の開口部で上面側樹脂61で囲まれた光半導体素子110とボンディングワイヤー120等でリード部30と電気的に接続された接続部の周辺部にめっき層が形成される。めっき処理は、外部樹脂部60、61の開口部の範囲に部分めっき、または全面めっきを行ってもよい。
After that, if necessary, the
外部樹脂部60、61の開口部の範囲に部分めっきを行う場合は、めっきをしない所をマスク等で機械的に覆い、部分めっきする部分にのみ開口を形成してめっきを行う方法等を用いてもよい。
When partial plating is performed in the area of the openings of the
また、ダイパッド部20やリード部30が形成され、所定のめっき層(図示せず)が形成されたリードフレーム50は、必要に応じて所定の数量毎にシート状に切断する際の樹脂テープをLED搭載面の反対面に貼り付けてもよい。
The
図5は、本発明の樹脂付きリードフレームの製造方法の一例について説明するための図である。 FIG. 5 is a diagram for explaining an example of a method for manufacturing a lead frame with a resin according to the present invention.
図5は、本発明の光半導体装置の製造方法の樹脂付きリードフレーム製造工程の一例を示した図である。図5に示されるように、樹脂付きリードフレーム製造工程では、製造したリードフレーム50をトランスファーモールドや射出成形することにより、リードフレーム50上に上面側樹脂61を形成する。上面側樹脂61としては、一般的には熱硬化性樹脂が使用される。上面側樹脂61がリードフレーム50上に形成されると共に、ダイパッド部20とリード部30が対向する空間部にも同時に下面側樹脂60が充填される。下面側樹脂60は、後述する光半導体素子110及びワイヤーボンディング等でリード部30と電気的に接続した接続部の周辺を囲うように形成される。また、外部樹脂部61の内側面は、LED素子80から発生した光が、外部樹脂部61により上方へ反射するようにテーパー形状に形成される。本工程により、樹脂付きリードフレーム100が完成する。
FIG. 5 is a view showing an example of a manufacturing process of a lead frame with a resin in the manufacturing method of the optical semiconductor device of the present invention. As shown in FIG. 5, in the lead frame with resin manufacturing process, the upper
図6は、樹脂付きリードフレーム100を用いて、光半導体装置150を製造する一連の工程を示した図である。
FIG. 6 is a view showing a series of steps for manufacturing the
図6(a)は、本発明の光半導体装置の製造方法の光半導体素子搭載工程の一例を示した図である。図6(a)に示されるように、光半導体素子搭載工程では、得られた樹脂付きリードフレーム100を用いて、ダイパッド部20上に光半導体素子110を搭載する。予め、接合部材をダイパッド部20の表面に塗布し、光半導体素子110をダイパッド部20上に固定する。
FIG. 6A is a diagram illustrating an example of an optical semiconductor element mounting step of the method for manufacturing an optical semiconductor device according to the present invention. As shown in FIG. 6A, in the optical semiconductor element mounting step, the
図6(b)は、本発明の光半導体装置の製造方法のワイヤーボンディング工程の一例を示した図である。図6(b)に示されるように、ワイヤーボンディング工程では、光半導体素子110の電極111とリード部30とをボンディングワイヤー120等を用いて電気的に接続する。
FIG. 6B is a diagram illustrating an example of a wire bonding step in the method for manufacturing an optical semiconductor device according to the present invention. As shown in FIG. 6B, in the wire bonding step, the
図6(c)は、本発明の光半導体装置の製造方法の封止工程の一例を示した図である。図6(c)に示されるように、封止工程では、上面側樹脂部61で囲まれた光半導体素子110とボンディングワイヤー120等でリード部30と電気的に接続された接続部の周辺部を透光性樹脂部130でモールドする。
FIG. 6C is a diagram illustrating an example of a sealing step of the method for manufacturing an optical semiconductor device according to the present invention. As shown in FIG. 6C, in the sealing step, the
図6(d)は、個片化工程の一例を示した図である。最後に、個片化工程では、所定のパッケージ寸法になるように、光半導体装置150が複数個配列されている場合は、個片化する。一括でモールドされている場合は、ソーイング等により、個別モールドされている場合は、プレス等で打ち抜き、個片化する。
FIG. 6D is a diagram illustrating an example of the singulation process. Lastly, in the singulation step, when a plurality of
〔実施例1〕
次に、本発明のリードフレームの製造方法の実施例を説明する。なお、説明の便宜のため、上記において説明した構成要素に対応する構成要素には、同一の参照符号を付すものとする。
[Example 1]
Next, an embodiment of a method for manufacturing a lead frame according to the present invention will be described. For convenience of explanation, components corresponding to the components described above are denoted by the same reference numerals.
リードフレーム用の金属板10としては、厚さ0.2mm、幅180mmの帯状の銅材(古河電工株式会社製:EFTEC−64T)を用いた。先ず、リードフレーム用の金属板10を、脱脂、洗浄した。その後、リードフレーム50のパターンを形成するためのレジスト層を作製した。詳細には、先ず、金属板の表面に感光性レジストを厚さ0.02mm塗布した。レジストとしては、ネガ型感光性レジスト(旭化成イーマテリアルズ株式会社製)を使用した。次に、ダイパッド部20及びリード部30が所定のパターンになるようにガラスマスクを用いて、レジスト層を露光した。その後、現像してエッチング用のレジストマスクを作製した。
As the
また、ダイパッド部20とリード部30の周縁薄肉部40を形成した。薄肉部40の幅は0.25mmになるように設定した。また、薄肉部凹部41の厚さは、0.08mmにした。薄肉部平坦部は、ダイパッド部20とリード部30の周縁から0.13mm、薄肉部40の厚さが0.12mmとなるように設定した。薄肉部上部溝部45は、溝幅が0.05mm、深さが0.06mmになるように設定した。
Further, a peripheral
エッチング速度制御用レジストは、金属板下側のダイパッド部20とリード部30の周縁に沿ってライン状に1本、また、その内側に0.05mm離してライン状に1本、計2本のライン状にレジストを配置した。
The resist for etching rate control is one in a line along the periphery of the
その後、エッチング液にてエッチングを行った。エッチング液としては、塩化第二鉄溶液を使用した。必要に応じて、エッチング液の吹き出し方向や、吹き付け圧力等を適宜調整した。 Thereafter, etching was performed with an etching solution. A ferric chloride solution was used as an etching solution. The blowing direction of the etching solution, the blowing pressure, and the like were appropriately adjusted as needed.
そして、エッチングが終了した後レジストマスクを剥離し、ダイパッド部20及びリード部30、薄肉凸部42、薄肉凹部41、溝45を形成した。
After the etching was completed, the resist mask was peeled off to form the
次に、貴金属めっきを行ってめっき層を形成した。貴金属めっきは、Agめっき、めっき厚さ3.0μmで行った。めっき範囲は、表裏全面に行った。 Next, noble metal plating was performed to form a plating layer. The noble metal plating was performed with Ag plating and a plating thickness of 3.0 μm. The plating was performed on the entire front and back surfaces.
その後、各リードフレームをシート状に切断しリードフレームを完成させた。 After that, each lead frame was cut into a sheet to complete the lead frame.
また、上記リードフレーム50を使用して、外部樹脂部60、61をモールドして樹脂付きリードフレーム100を作製した。その後、樹脂付きリードフレーム100を使用して、LED素子を搭載した。ワイヤーボンディング後、透光性樹脂部130をモールドしてからソーイング加工を行い、個片化して光半導体装置150を完成させた。
Also, using the
表1に実施例2〜3、比較例の各設定を示す。なお、実施例2のエッチング速度制御用レジストは、金属板下側のダイパッド部20とリード部30の周縁に沿ってライン状に1本、また、その内側に0.05mm離してライン状に1本、計3本のライン状にレジストを配置した。ラインの幅は、適時調整した。
Table 1 shows each setting of Examples 2 and 3 and Comparative Example. In addition, the resist for controlling the etching rate according to the second embodiment has one line in a line along the periphery of the
実施例3は、実施例1の設定で、薄肉部平坦部の位置を外端部46から薄肉部凹部方向へ0.05mm移動した設定とした。実施例3のエッチング速度制御用レジストは、金属板下側のダイパッド部20とリード部30の周縁に沿ってライン状に1本、また、その内側に0.05mm離してライン状に2本、計3本のライン状にレジストを配置した。
薄肉部平坦部を0.05mm移動するため、周縁に沿ってライン状に1本の幅を、他の2本より小さく設定する。その他設定は、実施例1と同じ製造方法である。
In the third embodiment, the setting of the first embodiment is such that the position of the thin portion flat portion is moved from the
In order to move the thin portion flat portion by 0.05 mm, the width of one line is set to be smaller than the other two lines in a line along the periphery. Other settings are the same manufacturing method as in the first embodiment.
比較例は、薄肉凸部42を作製しない場合で、薄肉部下側には、エッチング速度制御用レジストを形成せず、開口部とした。その他は実施例1と同じ製造方法である。
In the comparative example, the thin
実施例1〜3及び比較例を、リードフレーム50の完成時点で、ダイパッド部20及びリード部30の薄肉部40を実体顕微鏡で観察した。比較例では、薄部付近より折れ発生している箇所が複数検出された。実施例1〜3においては、薄肉部平坦部上に薄肉部上側溝部45を形成することができ、また、薄肉部40に折れや変形等不具合の発生は無かった。
In the examples 1 to 3 and the comparative example, at the time of completion of the
以上、本発明の好ましい実施形態及び実施例について詳説したが、本発明は、上述した実施形態及び実施例に制限されることはなく、本発明の範囲を逸脱することなく、上述した実施形態及び実施例に種々の変形及び置換を加えることができる。 The preferred embodiments and examples of the present invention have been described above in detail, but the present invention is not limited to the above-described embodiments and examples, and does not depart from the scope of the present invention. Various modifications and substitutions can be made to the embodiment.
10 金属板
20 ダイパッド部
30 リード部
40 薄肉部
41 薄肉凹部
42 薄肉凸部
45 溝
46 外端部
47 内端部
50 リードフレーム
60、61 外部樹脂部
100 樹脂付きリードフレーム
110 光半導体素子
120 ボンディングワイヤー
130 透光性樹脂部
150 光半導体装置
DESCRIPTION OF
Claims (9)
前記ダイパッド部及び前記リード部の少なくとも一方は、下面の一部が薄くなった薄肉部を有し、
該薄肉部は、前記下面側からの窪みが最も深い領域を含む薄肉凹部と、該薄肉凹部の最薄部よりも肉厚が厚く前記下面側に凸形状となる薄肉凸部とを有し、
該薄肉凸部の上面側には、溝が形成されており、
前記薄肉凸部の前記下面の表面は、前記薄肉凹部よりも平坦であるリードフレーム。 A lead frame for mounting an optical semiconductor element having a die pad portion on which the optical semiconductor element can be mounted, and a lead portion arranged to face the die pad portion,
At least one of the die pad portion and the lead portion has a thin portion in which a part of the lower surface is thinned,
The thin portion has a thin concave portion including a region where the depression from the lower surface side is deepest, and a thin convex portion which is thicker than the thinnest portion of the thin concave portion and has a convex shape on the lower surface side,
On the upper surface side of the thin convex portion, a groove is formed ,
Wherein the lower surface of the surface of the thin projections, the lead frame Ru flat der than the thin recess.
前記薄肉凹部は、前記薄肉部の内端部側に形成された請求項1に記載のリードフレーム。 The thin convex portion is formed on an outer end side of the thin portion,
The lead frame according to claim 1, wherein the thin recess is formed on an inner end side of the thin portion.
前記金属板の下面側に、前記上面側の前記第1の開口を包含する第2の開口以外の領域を覆う第3のマスク部分と、前記第2の開口内に、前記上面側の前記溝を形成可能な領域を包含するようにエッチング速度を制限するための間欠的なパターンを有する第4のマスク部分とを有する下面側マスクを形成する下面側マスク形成工程と、
前記上面側マスク及び前記下面側マスクで覆われた前記金属板を前記上面側及び前記下面側の両面側からエッチングし、前記第1の開口と前記第2の開口とが重なるとともに、前記第1乃至第4のマスク部分が形成されていない領域に貫通穴、前記第2の開口と前記第1のマスク部分が重なる領域の前記下面側に薄肉凹部、前記第4のマスク部分で覆われた領域の前記下面側に前記薄肉凹部よりも肉厚の厚い薄肉凸部、前記第1のマスク部分と前記第2のマスク部分との間の前記上面側の領域に前記溝を形成するエッチング工程と、
前記上面側マスク及び前記下面側マスクを除去するマスク除去工程と、を有する光半導体素子搭載用のリードフレームの製造方法。 A first mask portion covering an area other than the first opening on the upper surface side of the metal plate, and a groove formed between the first mask portion and a part of the first opening covering an area inside the first opening. A top mask forming step of forming a top mask having a second mask portion disposed at a possible interval; and
A third mask portion that covers an area other than a second opening including the first opening on the upper surface side on a lower surface side of the metal plate; and the groove on the upper surface side in the second opening. Forming a lower mask having a fourth mask portion having an intermittent pattern for limiting an etching rate so as to include a region in which a lower mask can be formed; and
The metal plate covered with the upper surface side mask and the lower surface side mask is etched from both the upper surface side and the lower surface side, and the first opening overlaps the second opening, and the first opening overlaps with the first opening. Through holes in regions where the fourth mask portion is not formed, a thin recess on the lower surface side of a region where the second opening overlaps the first mask portion, and a region covered with the fourth mask portion An etching step of forming the groove in a region on the upper surface side between the first mask portion and the second mask portion, the thin convex portion being thicker than the thin concave portion on the lower surface side of
A method of manufacturing a lead frame for mounting an optical semiconductor device, comprising: a mask removing step of removing the upper surface side mask and the lower surface side mask.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2016048394A JP6656961B2 (en) | 2016-03-11 | 2016-03-11 | Lead frame for mounting optical semiconductor element and method of manufacturing the same |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2016048394A JP6656961B2 (en) | 2016-03-11 | 2016-03-11 | Lead frame for mounting optical semiconductor element and method of manufacturing the same |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2017163086A JP2017163086A (en) | 2017-09-14 |
JP6656961B2 true JP6656961B2 (en) | 2020-03-04 |
Family
ID=59858128
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2016048394A Active JP6656961B2 (en) | 2016-03-11 | 2016-03-11 | Lead frame for mounting optical semiconductor element and method of manufacturing the same |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP6656961B2 (en) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN109823020B (en) * | 2019-03-20 | 2024-03-12 | 江阴协统汽车附件有限公司 | Glass fiber reinforced polyurethane composite cover plate and manufacturing process method thereof |
JPWO2022113661A1 (en) * | 2020-11-30 | 2022-06-02 |
-
2016
- 2016-03-11 JP JP2016048394A patent/JP6656961B2/en active Active
Also Published As
Publication number | Publication date |
---|---|
JP2017163086A (en) | 2017-09-14 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2019169729A (en) | Semiconductor device substrate and semiconductor device | |
JP6455931B2 (en) | LED package, multi-row LED lead frame, and manufacturing method thereof | |
JP6656961B2 (en) | Lead frame for mounting optical semiconductor element and method of manufacturing the same | |
JP2015099874A (en) | Electronic element package and method for manufacturing the same | |
JP2011151102A (en) | Lead frame, and method of manufacturing the same | |
TWI671925B (en) | Lead frame and method of manufacturing same | |
JP2017212290A (en) | Lead frame for optical semiconductor device, lead frame with resin and optical semiconductor device, and manufacturing methods of them | |
JP6357684B2 (en) | Lead frame, lead frame with resin for optical semiconductor device, manufacturing method thereof, and optical semiconductor device | |
JP6537141B2 (en) | LED package, lead frame for multi-row type LED, and manufacturing method thereof | |
JP6536992B2 (en) | Lead frame, lead frame with resin, optical semiconductor device, and method for manufacturing them | |
JP7010737B2 (en) | Semiconductor devices and their manufacturing methods | |
JP6524517B2 (en) | Lead frame for optical semiconductor device, lead frame with resin for optical semiconductor device, optical semiconductor device, and method for manufacturing lead frame for optical semiconductor device | |
JP6524526B2 (en) | Semiconductor element mounting substrate and semiconductor device, and methods of manufacturing the same | |
JP6525259B2 (en) | LED package, lead frame for multi-row type LED, and manufacturing method thereof | |
JP5991712B2 (en) | Semiconductor device mounting substrate and manufacturing method thereof | |
JP6623489B2 (en) | Lead frame, semiconductor device, and manufacturing method thereof | |
JP2020136419A (en) | Lead frame for LED | |
JP5618285B2 (en) | Semiconductor element mounting substrate used for manufacturing leadless surface mount type semiconductor devices | |
JP6460390B2 (en) | Lead frame, lead frame with resin for optical semiconductor device, manufacturing method thereof, and optical semiconductor device | |
JP2004104153A (en) | Light emitting element and semiconductor device | |
TWI736409B (en) | Package structure | |
JP5098452B2 (en) | Manufacturing method of semiconductor device | |
US10181436B2 (en) | Lead frame and method of manufacturing the same | |
JP2005217452A (en) | Semiconductor device and its manufacturing method | |
JP6476492B2 (en) | Lead frame aggregate substrate and semiconductor device aggregate, and lead frame aggregate substrate and semiconductor device manufacturing method |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20160315 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A821 Effective date: 20160315 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20180725 |
|
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A711 Effective date: 20190225 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20190227 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20190424 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20190603 |
|
RD03 | Notification of appointment of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7423 Effective date: 20190606 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20190730 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20190927 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20200107 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20200205 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6656961 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313117 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |