JP6654678B2 - Ｘ線撮像システム - Google Patents

Description

本発明は、固体撮像装置を備えるＸ線撮像システムに関するものである。

固体撮像装置として、ＣＭＯＳ技術を用いたものが知られており、その中でもパッシブピクセルセンサ（ＰＰＳ: Passive Pixel Sensor）方式のものが知られている。ＰＰＳ方式の固体撮像装置は、入射光強度に応じた量の電荷を発生するフォトダイオードを含むＰＰＳ型の画素がＭ行Ｎ列に２次元配列された受光部を備える。この固体撮像装置は、各画素において光入射に応じてフォトダイオードで発生した電荷の量に応じた電圧値を出力する。

一般に、各列のＭ個の画素それぞれの出力端は、その列に対応して設けられている読出用配線を介して、その列に対応して設けられている積分回路の入力端と接続されている。そして、第１行から第Ｍ行まで順次に行毎に、画素のフォトダイオードで発生した電荷は、対応する読出用配線を通って、対応する積分回路に入力されて、その積分回路から電荷量に応じた電圧値が出力される。また、この電圧値はＡＤ変換されてデジタル値とされる。

ＰＰＳ方式の固体撮像装置は、様々な用途で用いられ、例えば、シンチレータ部と組み合わされてＸ線フラットパネルとして医療用途や工業用途でも用いられ、更に具体的にはＸ線ＣＴ装置やマイクロフォーカスＸ線検査装置等においても用いられる。特許文献１に開示されたＸ線撮像システムは、Ｘ線発生装置から出力されて撮像対象物を透過したＸ線を固体撮像装置により撮像して該撮像対象物を撮像することができる。このＸ線撮像システムは、撮像対象物を透過したＸ線を固体撮像装置により複数種類の撮像モードで撮像することが可能であるとされている。

特開２００６−３１４７７４号公報

このような固体撮像装置では、Ｓ／Ｎ比の向上およびフレームレートの向上が求められている。用途または撮像モードによっては固体撮像装置を移動させながら撮像をする場合があるが、そのような場合に用いられる固体撮像装置は、各画素のフォトダイオードを移動方向に長い形状とすることで、Ｓ／Ｎ比の向上およびフレームレートの向上を図ることができると期待される。

例えばパノラマ撮像モードやＣＴ撮像モード等では、固体撮像装置を移動させながら撮像を行ない、この撮像により得られた信号を処理することによって、撮像対象物の画像を再構成する。このとき、１フレームの撮像期間中における固体撮像装置の移動距離は数ｍｍになる場合がある。各画素から出力される電荷の量は、１フレーム当りの移動距離に亘る入射光量の積算値に応じたものとなる。

したがって、固体撮像装置の各画素のフォトダイオードを移動方向に長い形状としても、再構成処理により得られる画像の品質の低下は小さい。寧ろ、各画素のフォトダイオードの面積が大きくなることによって各画素に入射する光の量が増加するのでＳ／Ｎ比が向上することが期待され、また、画素数が減少するのでフレームレートが向上することが期待される。

しかし、固体撮像装置を用いた実際のシステムでは固体撮像装置の移動速度は様々であり、固体撮像装置の各画素のフォトダイオードの移動方向の長さをシステム毎に設計することは現実的ではない。また、撮像モードによっては、固体撮像装置の各画素のフォトダイオードを移動方向に長い形状とすることは好ましくない場合がある。

各画素のフォトダイオードを移動方向に長い形状とすることと同様の効果を得ることができる技術として、或る領域に含まれる複数の画素からの出力値を加算したものを該領域の値とするビニングがある。この技術では、ビニング領域の形状や大きさを画素の単位で柔軟に設定することができる。

ＭＮ個の画素がＭ行Ｎ列に２次元配列された受光部を備える固体撮像装置に従来のビニングを適用して、例えば各々２行１列の画素からなるビニング領域を想定した場合、固体撮像装置から１フレーム当り(Ｍ／２)行Ｎ列分のデータ数の信号が出力される。すなわち、ビニングしない場合と比較して、ビニングする場合には、１フレーム当りの出力信号のデータ数が２分の１となり、フレームレートを２倍にすることができる。また、Ｓ／Ｎ比も向上する。

従来では、ビニングすることによって１フレーム当りの出力信号のデータ数が減少し、また、各ビニング領域に含まれる画素の個数により１フレーム当りの出力信号のデータ数が異なる。１フレーム当りの出力信号のデータ数が異なると、それに応じて画像再構成処理の内容を変更する必要がある。このように従来のビニングでは出力信号の取り扱いが容易ではない。

本発明は、上記問題点を解消する為になされたものであり、ビニングした場合でも取り扱いが容易な信号を出力することができる固体撮像装置を備えるＸ線撮像システムを提供することを目的とする。

本発明のＸ線撮像システムは、Ｘ線発生装置から出力されて撮像対象物を透過したＸ線を固体撮像装置により撮像して撮像対象物の画像を再構成するものである。
固体撮像装置は、(1) 入射光強度に応じた量の電荷を発生するフォトダイオードと、このフォトダイオードと接続された読出用スイッチと、を各々含むＭＮ個の画素Ｐ_１,１〜Ｐ_Ｍ,ＮがＭ行Ｎ列に２次元配列された受光部と、(2) 受光部における第ｍ行のＮ個の画素Ｐ_ｍ,１〜Ｐ_ｍ,Ｎそれぞれの読出用スイッチに対し開閉動作を指示する第ｍ行選択制御信号を与える行選択用配線Ｌ_Ｖ,ｍと、(3) 受光部における第ｎ列のＭ個の画素Ｐ_１,ｎ〜Ｐ_Ｍ,ｎそれぞれの読出用スイッチと接続され、Ｍ個の画素Ｐ_１,ｎ〜Ｐ_Ｍ,ｎのうちの何れかの画素のフォトダイオードで発生した電荷を、該画素の読出用スイッチを介して読み出す読出用配線Ｌ_Ｏ,ｎと、(4) 読出用配線Ｌ_Ｏ,１〜Ｌ_Ｏ,Ｎそれぞれと接続され、読出用配線Ｌ_Ｏ,ｎを経て入力された電荷の量に基づいて生成されたデジタル値を出力する出力部と、(5) 行選択用配線Ｌ_Ｖ,１〜Ｌ_Ｖ,Ｍを介して受光部におけるＭＮ個の画素Ｐ_１,１〜Ｐ_Ｍ,Ｎそれぞれの読出用スイッチの開閉動作を制御するとともに、出力部におけるデジタル値出力動作を制御する制御部と、を備える。読出用配線Ｌ_Ｏ,ｎにより互いに接続された受光部および出力部を各々含む複数のブロックが構成され、各ブロックの受光部が行方向に並列配置されており、各ブロックの出力部がデジタル値を記憶する記憶部を含む。
制御部は、受光部においてＭ行Ｎ列に２次元配列された画素Ｐ _１,１ 〜Ｐ _Ｍ,Ｎ を各々Ｑ行Ｒ列の画素からなる単位領域に区分し、これらの(Ｍ／Ｑ)行(Ｎ／Ｒ)列に２次元配列された単位領域を各々Ｋ行１列の単位領域からなるビニング領域に区分して、受光部において(Ｍ／ＫＱ)行(Ｎ／Ｒ)列に２次元配列されたビニング領域について順次に行毎に、該行にあるビニング領域に含まれる画素の読出用スイッチを閉じさせて、これらの画素のフォトダイオードで発生した電荷を出力部に入力させ、各ビニング領域に含まれるＫＱＲ個の画素から出力された電荷の量の和に応じたデジタル値を出力部から出力させる。固体撮像装置が撮像期間中に受光部における列方向に移動し、固体撮像装置の移動速度をｖとし、フレームレートをｆとし、画素ピッチをｄとしたとき、ｖ／ｆ＞ＫＱｄ なる関係を満たす。
ただし、Ｍ，Ｎは２以上の整数であり、ｍは１以上Ｍ以下の整数であり、ｎは１以上Ｎ以下の整数である。

本発明によれば、固体撮像装置においてビニングした場合でも取り扱いが容易な信号を出力することができる。

第１実施形態の固体撮像装置１の構成を示す図である。 固体撮像装置１の画素Ｐ_ｍ,ｎ，積分回路２１_ｎおよびホールド回路２２_ｎそれぞれの回路図である。 固体撮像装置１の受光部１０における単位領域およびビニング領域を説明する図である。 固体撮像装置１の出力部２０の第１構成例を示す図である。 固体撮像装置１の出力部２０の第１構成例の場合の動作例を説明するフローチャートである。 固体撮像装置１の出力部２０の第１構成例の場合の動作例を説明するタイミングチャートである。 固体撮像装置１の出力部２０の第２構成例を示す図である。 固体撮像装置１の出力部２０の第２構成例の場合の動作例を説明するフローチャートである。 固体撮像装置１の出力部２０の第２構成例の場合の動作例を説明するタイミングチャートである。 第２実施形態の固体撮像装置２の構成を示す図である。 固体撮像装置２の第１動作例を説明するタイミングチャートである。 固体撮像装置２の第２動作例を説明するタイミングチャートである。 固体撮像装置２の第３動作例を説明するタイミングチャートである。 本実施形態のＸ線撮像システム１００の構成を示す図である。

以下、添付図面を参照して、本発明を実施するための形態を詳細に説明する。なお、図面の説明において同一の要素には同一の符号を付し、重複する説明を省略する。

図１は、第１実施形態の固体撮像装置１の構成を示す図である。固体撮像装置１は、受光部１０，出力部２０および制御部３０を備える。固体撮像装置１は、Ｘ線撮像に用いられる場合には、受光部１０を覆うシンチレータ部を備えるのが好適である。

受光部１０は、ＭＮ個の画素Ｐ_１,１〜Ｐ_Ｍ,ＮがＭ行Ｎ列に２次元配列されたものである。ＭＮ個の画素Ｐ_１,１〜Ｐ_Ｍ,Ｎは、行方向および列方向の双方に一定ピッチで配列されている。画素Ｐ_ｍ,ｎは第ｍ行第ｎ列に位置する。各画素Ｐ_ｍ,ｎは、ＰＰＳ方式のものであって、共通の構成を有する。第ｍ行のＮ個の画素Ｐ_ｍ,１〜Ｐ_ｍ,Ｎそれぞれは、第ｍ行選択用配線Ｌ_Ｖ,ｍにより制御部３０と接続されている。第ｎ列のＭ個の画素Ｐ_１,ｎ〜Ｐ_Ｍ,ｎそれぞれの出力端は、第ｎ列読出用配線Ｌ_Ｏ,ｎにより出力部２０と接続されている。ここで、Ｍ，Ｎそれぞれは２以上の整数であり、ｍは１以上Ｍ以下の各整数であり、ｎは１以上Ｎ以下の各整数である。

出力部２０は、読出用配線Ｌ_Ｏ,ｎを経て入力された電荷の量に基づいて生成されたデジタル値を出力する。出力部２０は、Ｎ個の積分回路２１_１〜２１_Ｎ，Ｎ個のホールド回路２２_１〜２２_Ｎ，ＡＤ変換部２３および記憶部２４を含む。各積分回路２１_ｎは共通の構成を有する。また、各ホールド回路２２_ｎは共通の構成を有する。

各積分回路２１_ｎは、何れかの列読出用配線を経て入力端に入力された電荷を蓄積して、その蓄積電荷量に応じた電圧値を出力端からホールド回路２２_ｎへ出力する。なお、各積分回路２１_ｎは、同図では第ｎ列読出用配線Ｌ_Ｏ,ｎと接続されているが、後述するようにスイッチにより他の読出用配線にも接続される場合がある。Ｎ個の積分回路２１_１〜２１_Ｎそれぞれは、リセット用配線Ｌ_Ｒにより制御部３０と接続されている。

各ホールド回路２２_ｎは、積分回路２１_ｎの出力端と接続された入力端を有し、この入力端に入力される電圧値をホールドし、そのホールドした電圧値を出力端からＡＤ変換部２３へ出力する。Ｎ個のホールド回路２２_１〜２２_Ｎそれぞれは、ホールド用配線Ｌ_Ｈにより制御部３０と接続されている。また、各ホールド回路２２_ｎは、第ｎ列選択用配線Ｌ_Ｈ,ｎにより制御部３０と接続されている。

ＡＤ変換部２３は、Ｎ個のホールド回路２２_１〜２２_Ｎそれぞれから出力される電圧値を入力し、その入力電圧値（アナログ値）に対してＡＤ変換処理をして、その入力電圧値に応じたデジタル値を記憶部２４へ出力する。記憶部２４は、ＡＤ変換部２３から出力されるデジタル値を入力して記憶し、その記憶したデジタル値を順に出力する。

制御部３０は、第ｍ行選択制御信号Vsel(m)を第ｍ行選択用配線Ｌ_Ｖ,ｍへ出力して、この第ｍ行選択制御信号Vsel(m)を第ｍ行のＮ個の画素Ｐ_ｍ,１〜Ｐ_ｍ,Ｎそれぞれに与える。制御部３０は、リセット制御信号Resetをリセット用配線Ｌ_Ｒへ出力して、このリセット制御信号ResetをＮ個の積分回路２１_１〜２１_Ｎそれぞれに与える。制御部３０は、ホールド制御信号Holdをホールド用配線Ｌ_Ｈへ出力して、このホールド制御信号HoldをＮ個のホールド回路２２_１〜２２_Ｎそれぞれに与える。制御部３０は、第ｎ列選択制御信号Hsel(n)を第ｎ列選択用配線Ｌ_Ｈ,ｎへ出力して、この第ｎ列選択制御信号Hsel(n)をホールド回路２２_ｎに与える。また、制御部３０は、ＡＤ変換部２３におけるＡＤ変換処理を制御し、記憶部２４におけるデジタル値の書き込み及び読み出しをも制御する。

図２は、固体撮像装置１の画素Ｐ_ｍ,ｎ，積分回路２１_ｎおよびホールド回路２２_ｎそれぞれの回路図である。ここでは、ＭＮ個の画素Ｐ_１,１〜Ｐ_Ｍ,Ｎを代表して画素Ｐ_ｍ,ｎの回路図を示し、Ｎ個の積分回路２１_１〜２１_Ｎを代表して積分回路２１_ｎの回路図を示し、また、Ｎ個のホールド回路２２_１〜２２_Ｎを代表してホールド回路２２_ｎの回路図を示す。すなわち、第ｍ行第ｎ列の画素Ｐ_ｍ,ｎおよび第ｎ列読出用配線Ｌ_Ｏ,ｎに関連する回路部分を示す。

画素Ｐ_ｍ,ｎは、フォトダイオードＰＤおよび読出用スイッチＳＷ_１を含む。フォトダイオードＰＤのアノード端子は接地され、フォトダイオードＰＤのカソード端子は読出用スイッチＳＷ_１を介して第ｎ列読出用配線Ｌ_Ｏ,ｎと接続されている。フォトダイオードＰＤは、入射光強度に応じた量の電荷を発生し、その発生した電荷を接合容量部に蓄積する。フォトダイオードＰＤの光感応領域の形状は略正方形であるのが好適である。読出用スイッチＳＷ_１は、制御部３０から第ｍ行選択用配線Ｌ_Ｖ,ｍを通った第ｍ行選択制御信号Vsel(m)が与えられる。第ｍ行選択制御信号Vsel(m)は、受光部１０における第ｍ行のＮ個の画素Ｐ_ｍ,１〜Ｐ_ｍ,Ｎそれぞれの読出用スイッチＳＷ_１の開閉動作を指示するものである。

この画素Ｐ_ｍ,ｎでは、第ｍ行選択制御信号Vsel(m)がローレベルであるときに、読出用スイッチＳＷ_１が開いて、フォトダイオードＰＤで発生した電荷は、第ｎ列読出用配線Ｌ_Ｏ,ｎへ出力されることなく、接合容量部に蓄積される。一方、第ｍ行選択制御信号Vsel(m)がハイレベルであるときに、読出用スイッチＳＷ_１が閉じて、それまでフォトダイオードＰＤで発生して接合容量部に蓄積されていた電荷は、読出用スイッチＳＷ_１を経て、第ｎ列読出用配線Ｌ_Ｏ,ｎへ出力される。

第ｎ列読出用配線Ｌ_Ｏ,ｎは、受光部１０における第ｎ列のＭ個の画素Ｐ_１,ｎ〜Ｐ_Ｍ,ｎそれぞれの読出用スイッチＳＷ_１と接続されている。第ｎ列読出用配線Ｌ_Ｏ,ｎは、Ｍ個の画素Ｐ_１,ｎ〜Ｐ_Ｍ,ｎのうちの何れかの画素のフォトダイオードＰＤで発生した電荷を、該画素の読出用スイッチＳＷ_１を介して読み出して、積分回路２１_ｎへ転送する。

積分回路２１_ｎは、アンプＡ_２，積分用容量素子Ｃ_２およびリセット用スイッチＳＷ_２を含む。積分用容量素子Ｃ_２およびリセット用スイッチＳＷ_２は、互いに並列的に接続されて、アンプＡ_２の入力端子と出力端子との間に設けられている。アンプＡ_２の入力端子は、第ｎ列読出用配線Ｌ_Ｏ,ｎと接続されている。リセット用スイッチＳＷ_２は、制御部３０からリセット用配線Ｌ_Ｒを経たリセット制御信号Resetが与えられる。リセット制御信号Resetは、Ｎ個の積分回路２１_１〜２１_Ｎそれぞれのリセット用スイッチＳＷ_２の開閉動作を指示するものである。

この積分回路２１_ｎでは、リセット制御信号Resetがハイレベルであるときに、リセット用スイッチＳＷ_２が閉じて、積分用容量素子Ｃ_２が放電され、積分回路２１_ｎから出力される電圧値がリセットされる。一方、リセット制御信号Resetがローレベルであるときに、リセット用スイッチＳＷ_２が開いて、入力端に入力された電荷が積分用容量素子Ｃ_２に蓄積され、その蓄積電荷量に応じた電圧値が積分回路２１_ｎから出力される。

ホールド回路２２_ｎは、入力用スイッチＳＷ_３１，出力用スイッチＳＷ_３２およびホールド用容量素子Ｃ_３を含む。ホールド用容量素子Ｃ_３の一端は接地されている。ホールド用容量素子Ｃ_３の他端は、入力用スイッチＳＷ_３１を介して積分回路２１_ｎの出力端と接続され、出力用スイッチＳＷ_３２を介して電圧出力用配線Ｌ_outと接続されている。入力用スイッチＳＷ_３１は、制御部３０からホールド用配線Ｌ_Ｈを通ったホールド制御信号Holdが与えられる。ホールド制御信号Holdは、Ｎ個のホールド回路２２_１〜２２_Ｎそれぞれの入力用スイッチＳＷ_３１の開閉動作を指示するものである。出力用スイッチＳＷ_３２は、制御部３０から第ｎ列選択用配線Ｌ_Ｈ,ｎを通った第ｎ列選択制御信号Hsel(n)が与えられる。第ｎ列選択制御信号Hsel(n)は、ホールド回路２２_ｎの出力用スイッチＳＷ_３２の開閉動作を指示するものである。

このホールド回路２２_ｎでは、ホールド制御信号Holdがハイレベルからローレベルに転じると、入力用スイッチＳＷ_３１が閉状態から開状態に転じて、そのときに入力端に入力されている電圧値がホールド用容量素子Ｃ_３にホールドされる。また、第ｎ列選択制御信号Hsel(n)がハイレベルであるときに、出力用スイッチＳＷ_３２が閉じて、ホールド用容量素子Ｃ_３にホールドされている電圧値が電圧出力用配線Ｌ_outへ出力される。

制御部３０は、画素Ｐ_ｍ,ｎの受光強度に応じた電圧値を出力するに際して以下のような制御を行う。制御部３０は、リセット制御信号Resetにより積分回路２１_ｎのリセット用スイッチＳＷ_２を閉じるよう指示することで、積分回路２１_ｎの積分用容量素子Ｃ_２を放電させる。制御部３０は、その放電後に、リセット制御信号Resetにより積分回路２１_ｎのリセット用スイッチＳＷ_２を開くよう指示することで、積分回路２１_ｎの積分用容量素子Ｃ_２を電荷蓄積可能な状態とした後、第ｍ行選択制御信号Vsel(m)により画素Ｐ_ｍ,ｎの読出用スイッチＳＷ_１を所定期間に亘り閉じるよう指示することで、画素Ｐ_ｍ,ｎのフォトダイオードＰＤの接合容量部に蓄積されていた電荷を積分回路２１_ｎに入力させる。

制御部３０は、その所定期間に、ホールド制御信号Holdによりホールド回路２２_ｎの入力用スイッチＳＷ_３１を閉状態から開状態に転じるよう指示することで、積分回路２１_ｎから出力された電圧値をホールド回路２２_ｎのホールド用容量素子Ｃ_３にホールドさせる。そして、制御部３０は、その所定期間の後に、列選択制御信号Hsel(n)によりホールド回路２２_ｎの出力用スイッチＳＷ_３２を一定期間だけ閉じるよう指示することで、ホールド回路２２_ｎのホールド用容量素子Ｃ_３にホールドされていた電圧値を電圧出力用配線Ｌ_outへ出力させる。

更に、制御部３０は、ホールド回路２２_ｎから電圧出力用配線Ｌ_outへ出力された電圧値をＡＤ変換部２３によりＡＤ変換させ、ＡＤ変換部２３から出力されたデジタル値を記憶部２４により記憶させる。そして、制御部３０は、記憶部２４からのデジタル値出力動作を制御する。

図３は、固体撮像装置１の受光部１０における単位領域およびビニング領域を説明する図である。固体撮像装置１は、制御部３０による制御により、個々の画素Ｐ_ｍ,ｎの入射光強度に応じたデジタル値を出力することができる他、各単位領域に含まれる画素の入射光強度の和に応じたデジタル値を出力することができ、また、各ビニング領域に含まれる画素の入射光強度の和に応じたデジタル値を出力することができる。

単位領域は、受光部１０においてＭ行Ｎ列に２次元配列されたＭＮ個の画素Ｐ_１,１〜Ｐ_Ｍ,Ｎを各々Ｑ行Ｒ列の画素からなる領域に区分したものである。各単位領域は、ＱＲ個の画素を含む。ビニング領域は、これらの(Ｍ／Ｑ)行(Ｎ／Ｒ)列に２次元配列された単位領域を各々Ｋ行１列の単位領域からなる領域に区分したものである。各ビニング領域は、Ｋ個の単位領域を含み、ＫＱＲ個の画素を含む。ここで、Ｑ，Ｒ，Ｋは１以上の整数である。同図は、Ｑ＝Ｒ＝Ｋ＝２ の場合を示している。なお、本実施形態の固体撮像装置は、Ｋが２以上である場合に特徴を有する。

ＭはＫＱの整数倍であるのが好適であり、ＮはＲの整数倍であるのが好適である。しかし、ＭがＫＱの整数倍でなくても、或いは、ＮがＲの整数倍でなくても、上記のように単位領域およびビニング領域を設定すればよく、何れのビニング領域にも含まれることなく残った画素については、該画素の出力値を出力部２０のデジタル値出力に用いないようにすればよい。

制御部３０は、受光部１０において(Ｍ／ＫＱ)行(Ｎ／Ｒ)列に２次元配列されたビニング領域について順次に行毎に、該行にあるビニング領域に含まれる画素の読出用スイッチＳＷ_１を閉じさせて、これらの画素のフォトダイオードＰＤで発生した電荷を出力部２０に入力させ、各ビニング領域に含まれるＫＱＲ個の画素から出力された電荷の量の和に応じたデジタル値を列順にＫ回繰り返して出力部２０から出力させる。なお、各行にあるビニング領域に含まれる画素の読出用スイッチＳＷ_１が閉じる期間は、完全に一致していてもよいし、一部のみが重なっていてもよいし、全く重なっていなくてもよい。

Ｑ＝Ｒ＝Ｋ＝１の場合は、ビニング領域と単位領域とは互いに一致しており、各単位領域には１個の画素が含まれ、出力部２０は、個々の画素Ｐ_ｍ,ｎから出力された電荷の量に応じたデジタル値を出力する。Ｋ＝１ の場合は、ビニング領域と単位領域とは互いに一致しており、出力部２０は、各単位領域に含まれるＱＲ個の画素から出力された電荷の量の和に応じたデジタル値を１回だけ出力する。Ｋ≧２の場合は、各ビニング領域にはＫ個の単位領域が含まれ、出力部２０は、各ビニング領域に含まれるＫＱＲ個の画素から出力された電荷の量の和に応じたデジタル値をＫ回繰り返して出力する。

出力部２０は、各ビニング領域に含まれるＫＱＲ個の画素から出力された電荷の量の和に応じたデジタル値を記憶する記憶部２４を含む。また、制御部３０は、その記憶部２４に記憶されたデジタル値を列順にＫ回繰り返して記憶部から読み出して出力させる。記憶部２４として任意のメモリを用いることができる。記憶部２４としてＦＩＦＯ（First In First Out）メモリを用いてもよい。

次に、図４〜図９を用いて、固体撮像装置１の出力部２０の構成例および動作例について説明する。ここでは、図１に示された受光部１０および出力部２０を１ブロックとして、複数のブロック１〜Ｂが並列配置されているものとする。積分回路およびホールド回路を併せて信号読出部とし、記憶部としてＦＩＦＯメモリを用いる。また、Ｑ＝Ｒ＝１とする。

図４は、固体撮像装置１の出力部２０の第１構成例を示す図である。図５は、固体撮像装置１の出力部２０の第１構成例の場合の動作例を説明するフローチャートである。図６は、固体撮像装置１の出力部２０の第１構成例の場合の動作例を説明するタイミングチャートである。

図４に示される第１構成例では、出力部２０は、各ビニング領域に含まれるＫ個の画素から出力された電荷の量の和に応じたデジタル値を列順に記憶するＫ個のＦＩＦＯメモリを記憶部として含む。Ｋ個のＦＩＦＯメモリは、並列的に設けられており、共通の入力端および共通の出力端を有する。制御部３０は、これらＫ個のＦＩＦＯメモリから順次にデジタル値を出力させることで、各ビニング領域に含まれるＫ個の画素から出力された電荷の量の和に応じたデジタル値を列順にＫ回繰り返して出力させる。

図５に示されるフローチャートおよび図６に示されるタイミングチャートのとおり、リセット制御信号Resetがローレベルである期間中に、Ｋ個の第１行選択制御信号Vsel(1)〜第Ｋ行選択制御信号Vsel(K)が同期間にハイレベルとされ、続いてホールド制御信号Holdがハイレベルからローレベルに転じることで、各ビニング領域に含まれるＫ個の画素Ｐ_１,ｎ〜Ｐ_Ｋ,ｎそれぞれから出力された電荷の量に応じた電圧値が積分回路２１_ｎから出力されホールド回路２２_ｎによりホールドされる。ホールド回路２２_１〜２２_Ｎによりホールドされた電圧値は列順にＡＤ変換部２３に入力されてＡＤ変換される。ＡＤ変換部２３から列順に出力されたデジタル値は、Ｋ個のＦＩＦＯメモリに同時に書き込まれる。以上までの動作はブロック１〜Ｂにおいて並列的に行われる。

そして、ブロック１〜Ｂの順に第１のＦＩＦＯメモリから列順にデジタル値を読み出す。すなわち、ブロック１の第１のＦＩＦＯメモリから列順にデジタル値を読み出し、続いてブロック２の第１のＦＩＦＯメモリから列順にデジタル値を読み出し、以降のブロックについても同様に読み出していって、最後にブロックＢの第１のＦＩＦＯメモリから列順にデジタル値を読み出す。続いてブロック１〜Ｂの順に第２のＦＩＦＯメモリから列順にデジタル値を読み出す。同様にしていって最後にブロック１〜Ｂの順に第ＫのＦＩＦＯメモリから列順にデジタル値を読み出す。

このようにして第１行のビニング領域の読み出し（第１行〜第Ｋ行の画素の読み出し）が終了すると、同様にして第２行のビニング領域の読み出し（第(Ｋ＋１)行〜第(２Ｋ)行の画素の読み出し）を行い、最後に第(Ｍ／Ｋ)行のビニング領域の読み出し（第(Ｍ−Ｋ＋１)行〜第Ｍ行の画素の読み出し）を行う。このようにすることで、各ビニング領域に含まれるＫ個の画素から出力された電荷の量の和に応じたデジタル値をＫ回繰り返して出力することができ、１フレーム分の画像データを得ることができる。

図７は、固体撮像装置１の出力部２０の第２構成例を示す図である。図８は、固体撮像装置１の出力部２０の第２構成例の場合の動作例を説明するフローチャートである。図９は、固体撮像装置１の出力部２０の第２構成例の場合の動作例を説明するタイミングチャートである。

図７に示される第２構成例では、出力部２０は、各ビニング領域に含まれるＫ個の画素から出力された電荷の量の和に応じたデジタル値を列順に記憶する１個のＦＩＦＯメモリを記憶部として含む。このＦＩＦＯメモリの入力端とＡＤ変換部の出力端との間にスイッチＳＷ_Ａが設けられ、このＦＩＦＯメモリの入力端と出力端との間にスイッチＳＷ_Ｂが設けられている。制御部３０は、このＦＩＦＯメモリからデジタル値を出力させるとともに該デジタル値をＦＩＦＯメモリに記憶させることで、各ビニング領域に含まれるＫ個の画素から出力された電荷の量の和に応じたデジタル値を列順にＫ回繰り返して出力させる。

図８に示されるフローチャートおよび図９に示されるタイミングチャートのとおり、リセット制御信号Resetがローレベルである期間中に、Ｋ個の第１行選択制御信号Vsel(1)〜第Ｋ行選択制御信号Vsel(K)が同期間にハイレベルとされ、続いてホールド制御信号Holdがハイレベルからローレベルに転じることで、各ビニング領域に含まれるＫ個の画素Ｐ_１,ｎ〜Ｐ_Ｋ,ｎそれぞれから出力された電荷の量に応じた電圧値が積分回路２１_ｎから出力されホールド回路２２_ｎによりホールドされる。ホールド回路２２_１〜２２_Ｎによりホールドされた電圧値は列順にＡＤ変換部２３に入力されてＡＤ変換される。ＡＤ変換部２３から列順に出力されたデジタル値は、スイッチＳＷ_Ａを経てＦＩＦＯメモリに書き込まれる。以上までの動作はブロック１〜Ｂにおいて並列的に行われる。

そして、スイッチＳＷ_Ａを開き、スイッチＳＷ_Ｂを閉じて、ブロック１〜Ｂの順に、ＦＩＦＯメモリから列順にデジタル値を１回だけ読み出すとともに該デジタル値をＦＩＦＯメモリに再び書き込む。これをＫ回繰り返す。ただし、Ｋ回目は、読み出したデジタル値をＦＩＦＯメモリに再び書き込む必要はないので、スイッチＳＷ_Ｂを開いておく。

このようにして第１行のビニング領域の読み出し（第１行〜第Ｋ行の画素の読み出し）が終了すると、同様にして第２行のビニング領域の読み出し（第(Ｋ＋１)行〜第(２Ｋ)行の画素の読み出し）を行い、最後に第(Ｍ／Ｋ)行のビニング領域の読み出し（第(Ｍ−Ｋ＋１)行〜第Ｍ行の画素の読み出し）を行う。このようにすることで、各ビニング領域に含まれるＫ個の画素から出力された電荷の量の和に応じたデジタル値をＫ回繰り返して出力することができ、１フレーム分の画像データを得ることができる。

次に、第２実施形態について説明する。図１０は、第２実施形態の固体撮像装置２の構成を示す図である。固体撮像装置２は、受光部１０，出力部２０Ａおよび制御部３０を備える。第２実施形態における受光部１０は、第１実施形態における受光部１０と同様の構成を有する。第２実施形態における制御部３０は、第１実施形態における制御部３０と同様の構成を有する。ただし、同図では、制御部３０の具体的構成が示されている。また、同図では、Ｍ行のうち第１行〜第４行について示されており、Ｎ列のうち第１列〜第４列について示されている。他の行または他の列についても同様である。

第１実施形態における出力部２０の構成と比較すると、第２実施形態における出力部２０Ａは、ビニング切替用スイッチＳＷ_Ｏ,１，ＳＷ_Ｏ,３，…を更に含む点で相違する。ビニング切替用スイッチＳＷ_Ｏ,１は、積分回路２１_１および積分回路２１_２の何れか一方の入力端に第１列読出用配線Ｌ_Ｏ,１を選択的に接続する。ビニング時には、ビニング切替用スイッチＳＷ_Ｏ,１により積分回路２１_２の入力端に第１列読出用配線Ｌ_Ｏ,１が接続され、第１列読出用配線Ｌ_Ｏ,１および第２列読出用配線Ｌ_Ｏ,２の双方から電荷が積分回路２１_２の入力端に入力される。また、ビニング時には、積分回路２１_１および積分回路２１_２のうち積分回路２１_２のみが動作し、ホールド回路２２_１およびホールド回路２２_２のうちホールド回路２２_２のみが動作する。他の列についても、奇数列目の第(ｎ−１)列および偶数列目の第ｎ列の組み合わせにおいて同様である。

制御部３０は、バッファ回路３１_１，３１_２，３１_３，３１_４，…、ＮＯＲゲート回路３２_１，３２_２，３２_３，３２_４，…、および、ラッチ回路３３_１，３３_３，…を含む。ラッチ回路３３_１，３３_３，…は、直列的に接続されてシフトレジスタを構成しており、一定周期のclock信号のパルス立ち上がりエッジに同期してstart信号の値を後段に順次シフトしていく。ラッチ回路３３_１の出力値は、後段のラッチ回路３３_３およびＮＯＲゲート回路３２_１，３２_２それぞれに入力される。ラッチ回路３３_３の出力値は、後段のラッチ回路３３_５およびＮＯＲゲート回路３２_３，３２_４それぞれに入力される。

奇数行目の第(ｍ−１)行については、ＮＯＲゲート回路３２_ｍ−１は、ラッチ回路３３_ｍ−１の出力値とφ１信号値とを入力し、これら２つの入力値の論理和を反転した信号値を出力する。偶数行目の第ｍ行については、ＮＯＲゲート回路３２_ｍは、ラッチ回路３３_ｍ−１の出力値とφ２信号値とを入力し、これら２つの入力値の論理和を反転した信号値を出力する。各バッファ回路３１_ｍは、ＮＯＲゲート回路３２_ｍの出力値を第ｍ行選択制御信号Vsel(m)として第ｍ行選択用配線Ｌ_Ｖ,ｍへ出力する。

図１１は、固体撮像装置２の第１動作例を説明するタイミングチャートである。第１動作例は、Ｑ＝Ｒ＝Ｋ＝１ の場合のものである。第１動作例では、出力部２０Ａにおいて、ビニング切替用スイッチＳＷ_Ｏ,１，ＳＷ_Ｏ,３，…により、第ｎ列読出用配線Ｌ_Ｏ,ｎが積分回路２１_ｎの入力端に１対１に接続される。

第１動作例では、Ｍ個の行選択制御信号Vsel(1)〜Vsel(M)は、順次に１つずつ一定期間だけハイレベルとされる。start信号がローレベルである期間に、clock信号のパルス立ち上がりエッジが１回だけ存在する。ラッチ回路３３_１，３３_３，…は、clock信号のパルス立ち上がりエッジに同期してStart信号のローレベルを後段にシフトしていく。ラッチ回路３３_１，３３_３，…は、clock信号の立ち上がりエッジから次の立ち上がりエッジまでの期間に亘って各々の出力値を保持する。

ラッチ回路３３_１の出力がローレベルである期間に、φ１信号が一定期間に亘りローレベルになると、ＮＯＲゲート回路３２_１の出力が一定期間に亘りハイレベルとなって、第１行選択制御信号Vsel(1)が一定期間に亘りハイレベルとなる。続いて、φ２信号が一定期間に亘りローレベルになると、ＮＯＲゲート回路３２_２の出力が一定期間に亘りハイレベルとなって、第２行選択制御信号Vsel(2)が一定期間に亘りハイレベルとなる。

その後に、clock信号のパルスが１回立ち上がると、ラッチ回路３３_３の出力がローレベルとなる。この期間に、φ１信号が一定期間に亘りローレベルになると、ＮＯＲゲート回路３２_３の出力が一定期間に亘りハイレベルとなって、第３行選択制御信号Vsel(3)が一定期間に亘りハイレベルとなる。続いて、φ２信号が一定期間に亘りローレベルになると、ＮＯＲゲート回路３２_４の出力が一定期間に亘りハイレベルとなって、第４行選択制御信号Vsel(4)が一定期間に亘りハイレベルとなる。以降の行についても同様である。

図１２は、固体撮像装置２の第２動作例を説明するタイミングチャートである。第２動作例は、Ｑ＝Ｒ＝２、Ｋ＝１ の場合のものである。第２動作例では、出力部２０Ａにおいて、ビニング切替用スイッチＳＷ_Ｏ,１，ＳＷ_Ｏ,３，…により、奇数列目の第(ｎ−１)列読出用配線Ｌ_{Ｏ,ｎ−１}および偶数列目の第ｎ列読出用配線Ｌ_Ｏ,ｎの双方が、偶数列目の積分回路２１_ｎの入力端に接続される。

第２動作例では、Ｍ個の行選択制御信号Vsel(1)〜Vsel(M)は、順次に２つずつ一定期間だけハイレベルとされる。start信号がローレベルである期間に、clock信号のパルス立ち上がりエッジが１回だけ存在する。ラッチ回路３３_１，３３_３，…は、clock信号のパルス立ち上がりエッジに同期してStart信号のローレベルを後段にシフトしていく。ラッチ回路３３_１，３３_３，…は、clock信号の立ち上がりエッジから次の立ち上がりエッジまでの期間に亘って各々の出力値を保持する。

ラッチ回路３３_１の出力がローレベルである期間に、φ１信号およびφ２信号が同時に一定期間に亘りローレベルになる。これにより、ＮＯＲゲート回路３２_１，３２_２の出力が同時に一定期間に亘りハイレベルとなって、第１行選択制御信号Vsel(1)および第２行選択制御信号Vsel(2)が同時に一定期間に亘りハイレベルとなる。

その後に、clock信号のパルスが１回立ち上がると、ラッチ回路３３_３の出力がローレベルとなる。この期間に、φ１信号およびφ２信号が同時に一定期間に亘りローレベルになる。これにより、ＮＯＲゲート回路３２_３，３２_４の出力が同時に一定期間に亘りハイレベルとなって、第３行選択制御信号Vsel(3)および第４行選択制御信号Vsel(4)が同時に一定期間に亘りハイレベルとなる。以降の行についても同様である。

２つの行選択制御信号Vsel(1)，Vsel(2)がハイレベルからローレベルに転じる時刻から、２つの行選択制御信号Vsel(3)，Vsel(4)がローレベルからハイレベルに転じる時刻までの期間において、ホールド回路以降の処理が行われる。

第２動作例では、出力部２０Ａは、各ビニング領域に含まれるＫＱＲ（＝４）個の画素から出力された電荷の量の和に応じたデジタル値をＫ（＝１）回だけ出力する。

図１３は、固体撮像装置２の第３動作例を説明するタイミングチャートである。第３動作例は、Ｑ＝Ｒ＝Ｋ＝２ の場合のものである。第３動作例では、出力部２０Ａにおいて、ビニング切替用スイッチＳＷ_Ｏ,１，ＳＷ_Ｏ,３，…により、奇数列目の第(ｎ−１)列読出用配線Ｌ_{Ｏ,ｎ−１}および偶数列目の第ｎ列読出用配線Ｌ_Ｏ,ｎの双方が、偶数列目の積分回路２１_ｎの入力端に接続される。

第３動作例では、Ｍ個の行選択制御信号Vsel(1)〜Vsel(M)は、順次に４つずつ一定期間だけハイレベルとされる。start信号がローレベルである期間に、clock信号のパルス立ち上がりエッジが２回存在する。ラッチ回路３３_１，３３_３，…は、clock信号のパルス立ち上がりエッジに同期してStart信号のローレベルを後段にシフトしていく。ラッチ回路３３_１，３３_３，…は、clock信号の立ち上がりエッジから次の立ち上がりエッジまでの期間に亘って各々の出力値を保持する。

ラッチ回路３３_１，３３_３の出力がローレベルである期間に、φ１信号およびφ２信号が同時に一定期間に亘りローレベルになる。これにより、ＮＯＲゲート回路３２_１〜３２_４の出力が同時に一定期間に亘りハイレベルとなって、４つの行選択制御信号Vsel(1)〜Vsel(4)が同時に一定期間に亘りハイレベルとなる。

その後に、clock信号のパルスが２回立ち上がると、ラッチ回路３３_５，３３_７の出力がローレベルとなる。この期間に、φ１信号およびφ２信号が同時に一定期間に亘りローレベルになる。これにより、ＮＯＲゲート回路３２_５〜３２_８の出力が同時に一定期間に亘りハイレベルとなって、４つの行選択制御信号Vsel(5)〜Vsel(8)が同時に一定期間に亘りハイレベルとなる。以降の行についても同様である。

４つの行選択制御信号Vsel(1)〜Vsel(4)がハイレベルからローレベルに転じる時刻から、４つの行選択制御信号Vsel(5)〜Vsel(8)がローレベルからハイレベルに転じる時刻までの期間において、ホールド回路以降の処理が行われる。

第３動作例では、出力部２０Ａは、各ビニング領域に含まれるＫＱＲ（＝８）個の画素から出力された電荷の量の和に応じたデジタル値をＫ（＝２）回繰り返して出力する。

次に、上記実施形態の固体撮像装置を備えるＸ線撮像システムの実施形態について説明する。図１４は、本実施形態のＸ線撮像システム１００の構成を示す図である。本実施形態のＸ線撮像システム１００は、固体撮像装置とＸ線発生装置とを備え、Ｘ線発生装置から出力されて撮像対象物を透過したＸ線を固体撮像装置により撮像し、該撮像対象物の検査に用いることができる。

同図に示されるＸ線撮像システム１００では、Ｘ線発生装置１０６は被写体（撮像対象物）に向けてＸ線を発生する。Ｘ線発生装置１０６から発生したＸ線の照射野は、１次スリット板１０６ｂによって制御される。Ｘ線発生装置１０６は、Ｘ線管を内蔵し、そのＸ線管の管電圧，管電流および通電時間などの条件が調整されることによって、被写体へのＸ線照射量が制御される。Ｘ線撮像器１０７は、２次元配列された複数の画素を有するＣＭＯＳの固体撮像装置を内蔵し、被写体を通過したＸ線像を撮像する。Ｘ線撮像器１０７の前方には、Ｘ線入射領域を制限する２次スリット板１０７ａが設けられる。

旋回アーム１０４は、Ｘ線発生装置１０６およびＸ線撮像器１０７を対向させるようにホールドして、これらをパノラマ断層撮影の際に被写体の周りに旋回させる。また、リニア断層撮影の際にはＸ線撮像器１０７を被写体に対して直線変位させるためのスライド機構１１３が設けられる。旋回アーム１０４は、回転テーブルを構成するアームモータ１１０によって駆動され、その回転角度が角度センサ１１２によって検出される。また、アームモータ１１０は、ＸＹテーブル１１４の可動部に搭載され、回転中心が水平面内で任意に調整される。

Ｘ線撮像器１０７から出力される画像信号は、ＣＰＵ（中央処理装置）１２１にいったん取り込まれた後、フレームメモリ１２２に格納される。フレームメモリ１２２に格納された画像データから、所定の演算処理によって任意の断層面に沿った断層画像が再生される。再生された断層画像は、ビデオメモリ１２４に出力され、ＤＡ変換器１２５によってアナログ信号に変換された後、ＣＲＴ（陰極線管）などの画像表示部１２６によって表示され、各種診断に供される。

ＣＰＵ１２１には、信号処理に必要なワークメモリ１２３が接続され、さらにパネルスイッチやＸ線照射スイッチ等を備えた操作パネル１１９が接続されている。また、ＣＰＵ１２１は、アームモータ１１０を駆動するモータ駆動回路１１１、１次スリット板１０６ｂおよび２次スリット板１０７ａの開口範囲を制御するスリット制御回路１１５，１１６、Ｘ線発生装置１０６を制御するＸ線制御回路１１８にそれぞれ接続され、さらに、Ｘ線撮像器１０７を駆動するための信号を出力する。

Ｘ線制御回路１１８は、Ｘ線撮像器１０７により撮像された信号に基づいて、被写体へのＸ線照射量を帰還制御することが可能である。

以上のように構成されるＸ線撮像システム１００において、Ｘ線撮像器１０７として本実施形態の固体撮像装置１または２が用いられる。また、このＸ線撮像システム１００において、本実施形態の固体撮像装置は、撮像期間中において受光部における列方向（図１，図３，図４，図７，図１０で縦方向）、すなわち、Ｋ≧２である場合に各ビニング領域においてＫ個の単位領域が配列されている方向に移動する。移動方向に単位領域をビニング処理することで、再構成処理により得られる画像の品質の低下を小さくすることができる。

このようにすることで、本実施形態では、固体撮像装置から移動方向（列方向）に長い各ビニング領域における入射光量に応じた出力値を得ることができ、Ｓ／Ｎ比の向上を図ることができる。また、本実施形態では、ビニング領域の形状や大きさを画素の単位で柔軟に設定することができる。特に、固体撮像装置の移動速度に応じて、ビニング領域の列方向の長さを適切に設定することができる。

固体撮像装置の移動速度がｖであり、フレームレートがｆであるとすると、１フレーム撮像期間中の固体撮像装置の移動距離は ｖ／ｆとなる。また、画素ピッチがｄであるとすると、各ビニング領域の列方向の長さは ＫＱｄ となる。１フレーム撮像期間中の移動距離ｖ／ｆが各ビニング領域の列方向の長さＫＱｄより長ければ、すなわち、ｖ／ｆ＞ＫＱｄであれば、再構成処理により得られる画像の品質の低下は小さい。このような条件を満たすようにＫ値およびＱ値を設定するのが好適である。

本実施形態では、受光部における各ビニング領域がＫ個の単位領域を含む場合、出力部は、各ビニング領域に含まれる画素から出力された電荷の量の和に応じたデジタル値を列順にＫ回繰り返して出力する。すなわち、Ｋ値に拘らず、１フレーム当りの出力信号のデータ数は、受光部における単位領域の個数(ＭＮ／ＱＲ)に等しい。したがって、Ｋ≧２ としてビニングを行った場合であっても、出力信号の処理をＫ値に応じて変更する必要はなく、出力信号の取り扱いが容易である。また、本実施形態では、Ｋ≧２としてビニングを行った場合であっても、フレームレートをＫ値によらず一定とすることができる。なお、Ｋ＝１ の場合と比べて、Ｋ≧２ の場合に、フレームレートを速くすることも可能である。

本実施形態の固体撮像装置は、Ｋ≧２ としてビニングを行った場合であっても、出力信号の処理をＫ値に応じて変更する必要はないことから、既存のＸ線撮像システムに容易に適用することができる。本実施形態の固体撮像装置を既存のＸ線撮像システムに適用する場合、該システムの変更をする必要はなく（或いは、固体撮像装置の周辺部分の一部を改良するのみで）、固体撮像装置の出力信号に基づく再構成処理等を一切変更することなく、Ｓ／Ｎ比を向上させることができる。

本実施形態では、出力部は、アナログ値ではなくデジタル値をＫ回繰り返して出力する。これにより、固体撮像装置の低消費電力化を実現することができる。

また、本実施形態では、ＡＤ変換部２３より後段の記憶部２４がデジタル値をＫ回繰り返して出力するので、ＡＤ変換部２３より前段の各積分回路２１_ｎおよび各ホールド回路２２_ｎの処理には時間的余裕が生じる。したがって、各ホールド回路２２_ｎの入力用スイッチＳＷ_３１を開状態とする期間（すなわち、ホールド制御信号Holdがハイレベルである期間）を通常より長くすることができ、また、積分回路２１_ｎの出力端とホールド回路２２_ｎの入力端との間にローパスフィルタを挿入してノイズを低減することもできる。なお、ローパスフィルタを挿入すると時定数が大きくなりホールド回路２２_ｎへの転送が遅くなってしまうが、時間的余裕があるので問題はない。

さらに時間的余裕を生じさせる方法として、ＦＩＦＯからの読出しを行っている期間にＡＤ変換部より前段の処理（画素からの読出し、各積分回路および各ホールド回路の処理）を行うことも可能である。この場合、画素からの読出し、各ホールド回路のサンプルホールド等に十分な時間を確保するとともに、フレームレートを速くすることも可能である。

上記実施形態では、各画素のフォトダイオードのアノード端子が接地され、フォトダイオードのカソード端子が読出用スイッチを介して読出用配線と接続されているとしたが、これとは逆に、フォトダイオードのカソード端子が接地され、フォトダイオードのアノード端子が読出用スイッチを介して読出用配線と接続されていてもよい。上記実施形態では、各スイッチの開閉動作を制御する制御信号がハイレベルであるときに該スイッチが閉じるとしたが、これとは逆に、制御信号がローレベルであるときにスイッチが閉じるようにしてもよい。

上記実施形態では、積分回路より前段に設けたビニング切替用スイッチにより列方向のビニングを行うものであったが、これに限られない。ＡＤ変換部の前段にアンプを設け、複数のホールド回路の出力用スイッチＳＷ_３２を同時に閉状態として、これら複数のホールド回路によりホールドされていた電圧値をアンプに入力させることで、列方向のビニングを行ってもよい。また、ＡＤ変換部から出力される複数の列のデジタル値を加算することで列方向のビニングを行ってもよい。なお、各ビニング領域に含まれるＫＱＲ個の画素から出力された電荷の量の和に応じたデジタル値は、その電荷量の和をＫＱＲで割って得られる１画素当りの平均電荷量に応じたデジタル値としてもよい。何れにしても、該デジタル値は、電荷量の和に比例した値となる。

上記実施形態では、ＭがＫＱの整数倍でない場合、または、ＮがＲの整数倍でない場合に、何れのビニング領域にも含まれることなく残った画素については、該画素の出力値を出力部２０のデジタル値出力に用いないとしたが、これに限られない。各々ＫＱＲ個の画素からなる何れのビニング領域にも含まれることなく残った画素について、Ｑ行毎に又はＲ列毎に区切ってＫＱＲ未満のＬ個の画素からなるビニング領域（以下「ダミービニング領域」という。）に区分してもよい。この場合、各ダミービニング領域に含まれるＬ個の画素から出力された電荷の量の和に応じてＡＤ変換部から出力されたデジタル値を(ＫＱＲ／Ｌ)倍したデジタル値を、Ｋ回繰り返して出力部２０から出力させればよい。

上記実施形態では、出力部からデジタル値を列順に出力させるとしたが、これに限られない。出力部からデジタル値を順次に列毎に出力させればよい。例えば、出力部から奇数列目のデジタル値を列順に出力させた後に偶数列目のデジタル値を列順に出力させてもよい。

本発明は以下のような態様としてもよい。
本発明の固体撮像装置は、(1) 入射光強度に応じた量の電荷を発生するフォトダイオードと、このフォトダイオードと接続された読出用スイッチと、を各々含むＭＮ個の画素Ｐ_１,１〜Ｐ_Ｍ,ＮがＭ行Ｎ列に２次元配列された受光部と、(2) 受光部における第ｍ行のＮ個の画素Ｐ_ｍ,１〜Ｐ_ｍ,Ｎそれぞれの読出用スイッチに対し開閉動作を指示する第ｍ行選択制御信号を与える行選択用配線Ｌ_Ｖ,ｍと、(3) 受光部における第ｎ列のＭ個の画素Ｐ_１,ｎ〜Ｐ_Ｍ,ｎそれぞれの読出用スイッチと接続され、Ｍ個の画素Ｐ_１,ｎ〜Ｐ_Ｍ,ｎのうちの何れかの画素のフォトダイオードで発生した電荷を、該画素の読出用スイッチを介して読み出す読出用配線Ｌ_Ｏ,ｎと、(4) 読出用配線Ｌ_Ｏ,１〜Ｌ_Ｏ,Ｎそれぞれと接続され、読出用配線Ｌ_Ｏ,ｎを経て入力された電荷の量に基づいて生成されたデジタル値を出力する出力部と、(5) 行選択用配線Ｌ_Ｖ,１〜Ｌ_Ｖ,Ｍを介して受光部におけるＭＮ個の画素Ｐ_１,１〜Ｐ_Ｍ,Ｎそれぞれの読出用スイッチの開閉動作を制御するとともに、出力部におけるデジタル値出力動作を制御する制御部と、を備える。

さらに、制御部が、受光部においてＭ行Ｎ列に２次元配列された画素Ｐ_１,１〜Ｐ_Ｍ,Ｎを各々Ｑ行Ｒ列の画素からなる単位領域に区分し、これらの(Ｍ／Ｑ)行(Ｎ／Ｒ)列に２次元配列された単位領域を各々Ｋ行１列の単位領域からなるビニング領域に区分して、受光部において(Ｍ／ＫＱ)行(Ｎ／Ｒ)列に２次元配列されたビニング領域について順次に行毎に、該行にあるビニング領域に含まれる画素の読出用スイッチを閉じさせて、これらの画素のフォトダイオードで発生した電荷を出力部に入力させ、各ビニング領域に含まれるＫＱＲ個の画素から出力された電荷の量の和に応じたデジタル値を順次に列毎にＫ回繰り返して出力部から出力させる。ただし、Ｍ，Ｎは２以上の整数であり、ｍは１以上Ｍ以下の整数であり、ｎは１以上Ｎ以下の整数であり、Ｑ，Ｒは１以上の整数であり、Ｋは２以上の整数である。

本発明の固体撮像装置において、出力部が、各ビニング領域に含まれる画素から出力された電荷の量の和に応じたデジタル値を記憶する記憶部を含み、制御部が、記憶部に記憶されたデジタル値を順次に列毎にＫ回繰り返して記憶部から読み出して出力させるが好適である。この場合、出力部が、各ビニング領域に含まれる画素から出力された電荷の量の和に応じたデジタル値を順次に列毎に記憶するＫ個のＦＩＦＯメモリを記憶部として含み、制御部が、これらＫ個のＦＩＦＯメモリから順次にデジタル値を出力させることで、各ビニング領域に含まれる画素から出力された電荷の量の和に応じたデジタル値を順次に列毎にＫ回繰り返して出力させるが好適である。或いは、出力部が、各ビニング領域に含まれる画素から出力された電荷の量の和に応じたデジタル値を順次に列毎に記憶するＦＩＦＯメモリを記憶部として含み、制御部が、ＦＩＦＯメモリからデジタル値を出力させるとともに該デジタル値をＦＩＦＯメモリに記憶させることで、各ビニング領域に含まれる画素から出力された電荷の量の和に応じたデジタル値を順次に列毎にＫ回繰り返して出力させるが好適である。

本発明の固体撮像装置は、読出用配線Ｌ_Ｏ,ｎにより互いに接続された受光部および出力部を各々含む複数のブロックを備え、各ブロックの受光部が行方向に並列配置されているのが好適である。

本発明のＸ線撮像システムは、上記の本発明の固体撮像装置とＸ線発生装置とを備え、Ｘ線発生装置から出力されて撮像対象物を透過したＸ線を固体撮像装置により撮像する。固体撮像装置が撮像期間中に受光部における列方向に移動するのが好適である。

本発明の固体撮像装置駆動方法は、上記のような受光部，行選択用配線Ｌ_Ｖ,ｍ，読出用配線Ｌ_Ｏ,ｎおよび出力部を備える固体撮像装置を駆動する方法であって、受光部においてＭ行Ｎ列に２次元配列された画素Ｐ_１,１〜Ｐ_Ｍ,Ｎを各々Ｑ行Ｒ列の画素からなる単位領域に区分し、これらの(Ｍ／Ｑ)行(Ｎ／Ｒ)列に２次元配列された単位領域を各々Ｋ行１列の単位領域からなるビニング領域に区分して、受光部において(Ｍ／ＫＱ)行(Ｎ／Ｒ)列に２次元配列されたビニング領域について順次に行毎に、該行にあるビニング領域に含まれる画素の読出用スイッチを閉じさせて、これらの画素のフォトダイオードで発生した電荷を出力部に入力させ、各ビニング領域に含まれるＫＱＲ個の画素から出力された電荷の量の和に応じたデジタル値を順次に列毎にＫ回繰り返して出力部から出力させる。ただし、Ｍ，Ｎは２以上の整数であり、ｍは１以上Ｍ以下の整数であり、ｎは１以上Ｎ以下の整数であり、Ｑ，Ｒは１以上の整数であり、Ｋは２以上の整数である。

本発明の固体撮像装置駆動方法において、出力部において、各ビニング領域に含まれる画素から出力された電荷の量の和に応じたデジタル値を記憶する記憶部を用い、記憶部に記憶されたデジタル値を順次に列毎にＫ回繰り返して記憶部から読み出して出力させるのが好適である。この場合、出力部において、各ビニング領域に含まれる画素から出力された電荷の量の和に応じたデジタル値を順次に列毎に記憶するＫ個のＦＩＦＯメモリを記憶部として用い、これらＫ個のＦＩＦＯメモリから順次にデジタル値を出力させることで、各ビニング領域に含まれる画素から出力された電荷の量の和に応じたデジタル値を順次に列毎にＫ回繰り返して出力させるのが好適である。或いは、出力部において、各ビニング領域に含まれる画素から出力された電荷の量の和に応じたデジタル値を順次に列毎に記憶するＦＩＦＯメモリを記憶部として用い、ＦＩＦＯメモリからデジタル値を出力させるとともに該デジタル値をＦＩＦＯメモリに記憶させることで、各ビニング領域に含まれる画素から出力された電荷の量の和に応じたデジタル値を順次に列毎にＫ回繰り返して出力させるのが好適である。

１，２…固体撮像装置、１０…受光部、２０，２０Ａ…出力部、２１_１〜２１_Ｎ…積分回路、２２_１〜２２_Ｎ…ホールド回路、２３…ＡＤ変換部、２４…記憶部、３０，３０Ａ…制御部、３１_１〜３１_Ｍ…バッファ回路、３２_１〜３２_Ｍ…ＮＯＲゲート回路、３３_１，３３_３…ラッチ回路。

Claims (1)

1. Ｘ線発生装置から出力されて撮像対象物を透過したＸ線を固体撮像装置により撮像して前記撮像対象物の画像を再構成するＸ線撮像システムであって、
   前記固体撮像装置が、
   入射光強度に応じた量の電荷を発生するフォトダイオードと、このフォトダイオードと接続された読出用スイッチと、を各々含むＭＮ個の画素Ｐ_１,１〜Ｐ_Ｍ,ＮがＭ行Ｎ列に２次元配列された受光部と、
   前記受光部における第ｍ行のＮ個の画素Ｐ_ｍ,１〜Ｐ_ｍ,Ｎそれぞれの読出用スイッチに対し開閉動作を指示する第ｍ行選択制御信号を与える行選択用配線Ｌ_Ｖ,ｍと、
   前記受光部における第ｎ列のＭ個の画素Ｐ_１,ｎ〜Ｐ_Ｍ,ｎそれぞれの読出用スイッチと接続され、前記Ｍ個の画素Ｐ_１,ｎ〜Ｐ_Ｍ,ｎのうちの何れかの画素のフォトダイオードで発生した電荷を、該画素の読出用スイッチを介して読み出す読出用配線Ｌ_Ｏ,ｎと、
   前記読出用配線Ｌ_Ｏ,１〜Ｌ_Ｏ,Ｎそれぞれと接続され、前記読出用配線Ｌ_Ｏ,ｎを経て入力された電荷の量に基づいて生成されたデジタル値を出力する出力部と、
   前記行選択用配線Ｌ_Ｖ,１〜Ｌ_Ｖ,Ｍを介して前記受光部におけるＭＮ個の画素Ｐ_１,１〜Ｐ_Ｍ,Ｎそれぞれの読出用スイッチの開閉動作を制御するとともに、前記出力部におけるデジタル値出力動作を制御する制御部と、
   を備え、
   前記読出用配線Ｌ_Ｏ,ｎにより互いに接続された前記受光部および前記出力部を各々含む複数のブロックが構成され、
   各ブロックの前記受光部が行方向に並列配置されており、
   各ブロックの前記出力部が前記デジタル値を記憶する記憶部を含み、
   前記制御部が、
   前記受光部においてＭ行Ｎ列に２次元配列された画素Ｐ _１,１ 〜Ｐ _Ｍ,Ｎ を各々Ｑ行Ｒ列の画素からなる単位領域に区分し、これらの(Ｍ／Ｑ)行(Ｎ／Ｒ)列に２次元配列された単位領域を各々Ｋ行１列の単位領域からなるビニング領域に区分して、
   前記受光部において(Ｍ／ＫＱ)行(Ｎ／Ｒ)列に２次元配列されたビニング領域について順次に行毎に、該行にあるビニング領域に含まれる画素の読出用スイッチを閉じさせて、これらの画素のフォトダイオードで発生した電荷を前記出力部に入力させ、各ビニング領域に含まれるＫＱＲ個の画素から出力された電荷の量の和に応じたデジタル値を前記出力部から出力させ、
   前記固体撮像装置が撮像期間中に前記受光部における列方向に移動し、
   前記固体撮像装置の移動速度をｖとし、フレームレートをｆとし、画素ピッチをｄとしたとき、ｖ／ｆ＞ＫＱｄ なる関係を満たす、
   Ｘ線撮像システム（ただし、Ｍ，Ｎは２以上の整数、ｍは１以上Ｍ以下の整数、ｎは１以上Ｎ以下の整数）。

Images