JP6654678B2 - X線撮像システム - Google Patents

X線撮像システム Download PDF

Info

Publication number
JP6654678B2
JP6654678B2 JP2018196473A JP2018196473A JP6654678B2 JP 6654678 B2 JP6654678 B2 JP 6654678B2 JP 2018196473 A JP2018196473 A JP 2018196473A JP 2018196473 A JP2018196473 A JP 2018196473A JP 6654678 B2 JP6654678 B2 JP 6654678B2
Authority
JP
Japan
Prior art keywords
output
unit
pixels
binning
column
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2018196473A
Other languages
English (en)
Other versions
JP2019005634A (ja
Inventor
竜次 久嶋
竜次 久嶋
一樹 藤田
一樹 藤田
晴義 岡田
晴義 岡田
澤田 純一
純一 澤田
治通 森
治通 森
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hamamatsu Photonics KK
Original Assignee
Hamamatsu Photonics KK
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hamamatsu Photonics KK filed Critical Hamamatsu Photonics KK
Priority to JP2018196473A priority Critical patent/JP6654678B2/ja
Publication of JP2019005634A publication Critical patent/JP2019005634A/ja
Application granted granted Critical
Publication of JP6654678B2 publication Critical patent/JP6654678B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Apparatus For Radiation Diagnosis (AREA)

Description

本発明は、固体撮像装置を備えるX線撮像システムに関するものである。
固体撮像装置として、CMOS技術を用いたものが知られており、その中でもパッシブピクセルセンサ(PPS: Passive Pixel Sensor)方式のものが知られている。PPS方式の固体撮像装置は、入射光強度に応じた量の電荷を発生するフォトダイオードを含むPPS型の画素がM行N列に2次元配列された受光部を備える。この固体撮像装置は、各画素において光入射に応じてフォトダイオードで発生した電荷の量に応じた電圧値を出力する。
一般に、各列のM個の画素それぞれの出力端は、その列に対応して設けられている読出用配線を介して、その列に対応して設けられている積分回路の入力端と接続されている。そして、第1行から第M行まで順次に行毎に、画素のフォトダイオードで発生した電荷は、対応する読出用配線を通って、対応する積分回路に入力されて、その積分回路から電荷量に応じた電圧値が出力される。また、この電圧値はAD変換されてデジタル値とされる。
PPS方式の固体撮像装置は、様々な用途で用いられ、例えば、シンチレータ部と組み合わされてX線フラットパネルとして医療用途や工業用途でも用いられ、更に具体的にはX線CT装置やマイクロフォーカスX線検査装置等においても用いられる。特許文献1に開示されたX線撮像システムは、X線発生装置から出力されて撮像対象物を透過したX線を固体撮像装置により撮像して該撮像対象物を撮像することができる。このX線撮像システムは、撮像対象物を透過したX線を固体撮像装置により複数種類の撮像モードで撮像することが可能であるとされている。
特開2006−314774号公報
このような固体撮像装置では、S/N比の向上およびフレームレートの向上が求められている。用途または撮像モードによっては固体撮像装置を移動させながら撮像をする場合があるが、そのような場合に用いられる固体撮像装置は、各画素のフォトダイオードを移動方向に長い形状とすることで、S/N比の向上およびフレームレートの向上を図ることができると期待される。
例えばパノラマ撮像モードやCT撮像モード等では、固体撮像装置を移動させながら撮像を行ない、この撮像により得られた信号を処理することによって、撮像対象物の画像を再構成する。このとき、1フレームの撮像期間中における固体撮像装置の移動距離は数mmになる場合がある。各画素から出力される電荷の量は、1フレーム当りの移動距離に亘る入射光量の積算値に応じたものとなる。
したがって、固体撮像装置の各画素のフォトダイオードを移動方向に長い形状としても、再構成処理により得られる画像の品質の低下は小さい。寧ろ、各画素のフォトダイオードの面積が大きくなることによって各画素に入射する光の量が増加するのでS/N比が向上することが期待され、また、画素数が減少するのでフレームレートが向上することが期待される。
しかし、固体撮像装置を用いた実際のシステムでは固体撮像装置の移動速度は様々であり、固体撮像装置の各画素のフォトダイオードの移動方向の長さをシステム毎に設計することは現実的ではない。また、撮像モードによっては、固体撮像装置の各画素のフォトダイオードを移動方向に長い形状とすることは好ましくない場合がある。
各画素のフォトダイオードを移動方向に長い形状とすることと同様の効果を得ることができる技術として、或る領域に含まれる複数の画素からの出力値を加算したものを該領域の値とするビニングがある。この技術では、ビニング領域の形状や大きさを画素の単位で柔軟に設定することができる。
MN個の画素がM行N列に2次元配列された受光部を備える固体撮像装置に従来のビニングを適用して、例えば各々2行1列の画素からなるビニング領域を想定した場合、固体撮像装置から1フレーム当り(M/2)行N列分のデータ数の信号が出力される。すなわち、ビニングしない場合と比較して、ビニングする場合には、1フレーム当りの出力信号のデータ数が2分の1となり、フレームレートを2倍にすることができる。また、S/N比も向上する。
従来では、ビニングすることによって1フレーム当りの出力信号のデータ数が減少し、また、各ビニング領域に含まれる画素の個数により1フレーム当りの出力信号のデータ数が異なる。1フレーム当りの出力信号のデータ数が異なると、それに応じて画像再構成処理の内容を変更する必要がある。このように従来のビニングでは出力信号の取り扱いが容易ではない。
本発明は、上記問題点を解消する為になされたものであり、ビニングした場合でも取り扱いが容易な信号を出力することができる固体撮像装置を備えるX線撮像システムを提供することを目的とする。
本発明のX線撮像システムは、X線発生装置から出力されて撮像対象物を透過したX線を固体撮像装置により撮像して撮像対象物の画像を再構成するものである。
固体撮像装置は、(1) 入射光強度に応じた量の電荷を発生するフォトダイオードと、このフォトダイオードと接続された読出用スイッチと、を各々含むMN個の画素P1,1〜PM,NがM行N列に2次元配列された受光部と、(2) 受光部における第m行のN個の画素Pm,1〜Pm,Nそれぞれの読出用スイッチに対し開閉動作を指示する第m行選択制御信号を与える行選択用配線LV,mと、(3) 受光部における第n列のM個の画素P1,n〜PM,nそれぞれの読出用スイッチと接続され、M個の画素P1,n〜PM,nのうちの何れかの画素のフォトダイオードで発生した電荷を、該画素の読出用スイッチを介して読み出す読出用配線LO,nと、(4) 読出用配線LO,1〜LO,Nそれぞれと接続され、読出用配線LO,nを経て入力された電荷の量に基づいて生成されたデジタル値を出力する出力部と、(5) 行選択用配線LV,1〜LV,Mを介して受光部におけるMN個の画素P1,1〜PM,Nそれぞれの読出用スイッチの開閉動作を制御するとともに、出力部におけるデジタル値出力動作を制御する制御部と、を備える。読出用配線LO,nにより互いに接続された受光部および出力部を各々含む複数のブロックが構成され、各ブロックの受光部が行方向に並列配置されており、各ブロックの出力部がデジタル値を記憶する記憶部を含む。
制御部は、受光部においてM行N列に2次元配列された画素P 1,1 〜P M,N を各々Q行R列の画素からなる単位領域に区分し、これらの(M/Q)行(N/R)列に2次元配列された単位領域を各々K行1列の単位領域からなるビニング領域に区分して、受光部において(M/KQ)行(N/R)列に2次元配列されたビニング領域について順次に行毎に、該行にあるビニング領域に含まれる画素の読出用スイッチを閉じさせて、これらの画素のフォトダイオードで発生した電荷を出力部に入力させ、各ビニング領域に含まれるKQR個の画素から出力された電荷の量の和に応じたデジタル値を出力部から出力させる。固体撮像装置が撮像期間中に受光部における列方向に移動し、固体撮像装置の移動速度をvとし、フレームレートをfとし、画素ピッチをdとしたとき、v/f>KQd なる関係を満たす。
ただし、M,Nは2以上の整数であり、mは1以上M以下の整数であり、nは1以上N以下の整数である。
本発明によれば、固体撮像装置においてビニングした場合でも取り扱いが容易な信号を出力することができる。
第1実施形態の固体撮像装置1の構成を示す図である。 固体撮像装置1の画素Pm,n,積分回路21およびホールド回路22それぞれの回路図である。 固体撮像装置1の受光部10における単位領域およびビニング領域を説明する図である。 固体撮像装置1の出力部20の第1構成例を示す図である。 固体撮像装置1の出力部20の第1構成例の場合の動作例を説明するフローチャートである。 固体撮像装置1の出力部20の第1構成例の場合の動作例を説明するタイミングチャートである。 固体撮像装置1の出力部20の第2構成例を示す図である。 固体撮像装置1の出力部20の第2構成例の場合の動作例を説明するフローチャートである。 固体撮像装置1の出力部20の第2構成例の場合の動作例を説明するタイミングチャートである。 第2実施形態の固体撮像装置2の構成を示す図である。 固体撮像装置2の第1動作例を説明するタイミングチャートである。 固体撮像装置2の第2動作例を説明するタイミングチャートである。 固体撮像装置2の第3動作例を説明するタイミングチャートである。 本実施形態のX線撮像システム100の構成を示す図である。
以下、添付図面を参照して、本発明を実施するための形態を詳細に説明する。なお、図面の説明において同一の要素には同一の符号を付し、重複する説明を省略する。
図1は、第1実施形態の固体撮像装置1の構成を示す図である。固体撮像装置1は、受光部10,出力部20および制御部30を備える。固体撮像装置1は、X線撮像に用いられる場合には、受光部10を覆うシンチレータ部を備えるのが好適である。
受光部10は、MN個の画素P1,1〜PM,NがM行N列に2次元配列されたものである。MN個の画素P1,1〜PM,Nは、行方向および列方向の双方に一定ピッチで配列されている。画素Pm,nは第m行第n列に位置する。各画素Pm,nは、PPS方式のものであって、共通の構成を有する。第m行のN個の画素Pm,1〜Pm,Nそれぞれは、第m行選択用配線LV,mにより制御部30と接続されている。第n列のM個の画素P1,n〜PM,nそれぞれの出力端は、第n列読出用配線LO,nにより出力部20と接続されている。ここで、M,Nそれぞれは2以上の整数であり、mは1以上M以下の各整数であり、nは1以上N以下の各整数である。
出力部20は、読出用配線LO,nを経て入力された電荷の量に基づいて生成されたデジタル値を出力する。出力部20は、N個の積分回路21〜21,N個のホールド回路22〜22,AD変換部23および記憶部24を含む。各積分回路21は共通の構成を有する。また、各ホールド回路22は共通の構成を有する。
各積分回路21は、何れかの列読出用配線を経て入力端に入力された電荷を蓄積して、その蓄積電荷量に応じた電圧値を出力端からホールド回路22へ出力する。なお、各積分回路21は、同図では第n列読出用配線LO,nと接続されているが、後述するようにスイッチにより他の読出用配線にも接続される場合がある。N個の積分回路21〜21それぞれは、リセット用配線Lにより制御部30と接続されている。
各ホールド回路22は、積分回路21の出力端と接続された入力端を有し、この入力端に入力される電圧値をホールドし、そのホールドした電圧値を出力端からAD変換部23へ出力する。N個のホールド回路22〜22それぞれは、ホールド用配線Lにより制御部30と接続されている。また、各ホールド回路22は、第n列選択用配線LH,nにより制御部30と接続されている。
AD変換部23は、N個のホールド回路22〜22それぞれから出力される電圧値を入力し、その入力電圧値(アナログ値)に対してAD変換処理をして、その入力電圧値に応じたデジタル値を記憶部24へ出力する。記憶部24は、AD変換部23から出力されるデジタル値を入力して記憶し、その記憶したデジタル値を順に出力する。
制御部30は、第m行選択制御信号Vsel(m)を第m行選択用配線LV,mへ出力して、この第m行選択制御信号Vsel(m)を第m行のN個の画素Pm,1〜Pm,Nそれぞれに与える。制御部30は、リセット制御信号Resetをリセット用配線Lへ出力して、このリセット制御信号ResetをN個の積分回路21〜21それぞれに与える。制御部30は、ホールド制御信号Holdをホールド用配線Lへ出力して、このホールド制御信号HoldをN個のホールド回路22〜22それぞれに与える。制御部30は、第n列選択制御信号Hsel(n)を第n列選択用配線LH,nへ出力して、この第n列選択制御信号Hsel(n)をホールド回路22に与える。また、制御部30は、AD変換部23におけるAD変換処理を制御し、記憶部24におけるデジタル値の書き込み及び読み出しをも制御する。
図2は、固体撮像装置1の画素Pm,n,積分回路21およびホールド回路22それぞれの回路図である。ここでは、MN個の画素P1,1〜PM,Nを代表して画素Pm,nの回路図を示し、N個の積分回路21〜21を代表して積分回路21の回路図を示し、また、N個のホールド回路22〜22を代表してホールド回路22の回路図を示す。すなわち、第m行第n列の画素Pm,nおよび第n列読出用配線LO,nに関連する回路部分を示す。
画素Pm,nは、フォトダイオードPDおよび読出用スイッチSWを含む。フォトダイオードPDのアノード端子は接地され、フォトダイオードPDのカソード端子は読出用スイッチSWを介して第n列読出用配線LO,nと接続されている。フォトダイオードPDは、入射光強度に応じた量の電荷を発生し、その発生した電荷を接合容量部に蓄積する。フォトダイオードPDの光感応領域の形状は略正方形であるのが好適である。読出用スイッチSWは、制御部30から第m行選択用配線LV,mを通った第m行選択制御信号Vsel(m)が与えられる。第m行選択制御信号Vsel(m)は、受光部10における第m行のN個の画素Pm,1〜Pm,Nそれぞれの読出用スイッチSWの開閉動作を指示するものである。
この画素Pm,nでは、第m行選択制御信号Vsel(m)がローレベルであるときに、読出用スイッチSWが開いて、フォトダイオードPDで発生した電荷は、第n列読出用配線LO,nへ出力されることなく、接合容量部に蓄積される。一方、第m行選択制御信号Vsel(m)がハイレベルであるときに、読出用スイッチSWが閉じて、それまでフォトダイオードPDで発生して接合容量部に蓄積されていた電荷は、読出用スイッチSWを経て、第n列読出用配線LO,nへ出力される。
第n列読出用配線LO,nは、受光部10における第n列のM個の画素P1,n〜PM,nそれぞれの読出用スイッチSWと接続されている。第n列読出用配線LO,nは、M個の画素P1,n〜PM,nのうちの何れかの画素のフォトダイオードPDで発生した電荷を、該画素の読出用スイッチSWを介して読み出して、積分回路21へ転送する。
積分回路21は、アンプA,積分用容量素子Cおよびリセット用スイッチSWを含む。積分用容量素子Cおよびリセット用スイッチSWは、互いに並列的に接続されて、アンプAの入力端子と出力端子との間に設けられている。アンプAの入力端子は、第n列読出用配線LO,nと接続されている。リセット用スイッチSWは、制御部30からリセット用配線Lを経たリセット制御信号Resetが与えられる。リセット制御信号Resetは、N個の積分回路21〜21それぞれのリセット用スイッチSWの開閉動作を指示するものである。
この積分回路21では、リセット制御信号Resetがハイレベルであるときに、リセット用スイッチSWが閉じて、積分用容量素子Cが放電され、積分回路21から出力される電圧値がリセットされる。一方、リセット制御信号Resetがローレベルであるときに、リセット用スイッチSWが開いて、入力端に入力された電荷が積分用容量素子Cに蓄積され、その蓄積電荷量に応じた電圧値が積分回路21から出力される。
ホールド回路22は、入力用スイッチSW31,出力用スイッチSW32およびホールド用容量素子Cを含む。ホールド用容量素子Cの一端は接地されている。ホールド用容量素子Cの他端は、入力用スイッチSW31を介して積分回路21の出力端と接続され、出力用スイッチSW32を介して電圧出力用配線Loutと接続されている。入力用スイッチSW31は、制御部30からホールド用配線Lを通ったホールド制御信号Holdが与えられる。ホールド制御信号Holdは、N個のホールド回路22〜22それぞれの入力用スイッチSW31の開閉動作を指示するものである。出力用スイッチSW32は、制御部30から第n列選択用配線LH,nを通った第n列選択制御信号Hsel(n)が与えられる。第n列選択制御信号Hsel(n)は、ホールド回路22の出力用スイッチSW32の開閉動作を指示するものである。
このホールド回路22では、ホールド制御信号Holdがハイレベルからローレベルに転じると、入力用スイッチSW31が閉状態から開状態に転じて、そのときに入力端に入力されている電圧値がホールド用容量素子Cにホールドされる。また、第n列選択制御信号Hsel(n)がハイレベルであるときに、出力用スイッチSW32が閉じて、ホールド用容量素子Cにホールドされている電圧値が電圧出力用配線Loutへ出力される。
制御部30は、画素Pm,nの受光強度に応じた電圧値を出力するに際して以下のような制御を行う。制御部30は、リセット制御信号Resetにより積分回路21のリセット用スイッチSWを閉じるよう指示することで、積分回路21の積分用容量素子Cを放電させる。制御部30は、その放電後に、リセット制御信号Resetにより積分回路21のリセット用スイッチSWを開くよう指示することで、積分回路21の積分用容量素子Cを電荷蓄積可能な状態とした後、第m行選択制御信号Vsel(m)により画素Pm,nの読出用スイッチSWを所定期間に亘り閉じるよう指示することで、画素Pm,nのフォトダイオードPDの接合容量部に蓄積されていた電荷を積分回路21に入力させる。
制御部30は、その所定期間に、ホールド制御信号Holdによりホールド回路22の入力用スイッチSW31を閉状態から開状態に転じるよう指示することで、積分回路21から出力された電圧値をホールド回路22のホールド用容量素子Cにホールドさせる。そして、制御部30は、その所定期間の後に、列選択制御信号Hsel(n)によりホールド回路22の出力用スイッチSW32を一定期間だけ閉じるよう指示することで、ホールド回路22のホールド用容量素子Cにホールドされていた電圧値を電圧出力用配線Loutへ出力させる。
更に、制御部30は、ホールド回路22から電圧出力用配線Loutへ出力された電圧値をAD変換部23によりAD変換させ、AD変換部23から出力されたデジタル値を記憶部24により記憶させる。そして、制御部30は、記憶部24からのデジタル値出力動作を制御する。
図3は、固体撮像装置1の受光部10における単位領域およびビニング領域を説明する図である。固体撮像装置1は、制御部30による制御により、個々の画素Pm,nの入射光強度に応じたデジタル値を出力することができる他、各単位領域に含まれる画素の入射光強度の和に応じたデジタル値を出力することができ、また、各ビニング領域に含まれる画素の入射光強度の和に応じたデジタル値を出力することができる。
単位領域は、受光部10においてM行N列に2次元配列されたMN個の画素P1,1〜PM,Nを各々Q行R列の画素からなる領域に区分したものである。各単位領域は、QR個の画素を含む。ビニング領域は、これらの(M/Q)行(N/R)列に2次元配列された単位領域を各々K行1列の単位領域からなる領域に区分したものである。各ビニング領域は、K個の単位領域を含み、KQR個の画素を含む。ここで、Q,R,Kは1以上の整数である。同図は、Q=R=K=2 の場合を示している。なお、本実施形態の固体撮像装置は、Kが2以上である場合に特徴を有する。
MはKQの整数倍であるのが好適であり、NはRの整数倍であるのが好適である。しかし、MがKQの整数倍でなくても、或いは、NがRの整数倍でなくても、上記のように単位領域およびビニング領域を設定すればよく、何れのビニング領域にも含まれることなく残った画素については、該画素の出力値を出力部20のデジタル値出力に用いないようにすればよい。
制御部30は、受光部10において(M/KQ)行(N/R)列に2次元配列されたビニング領域について順次に行毎に、該行にあるビニング領域に含まれる画素の読出用スイッチSWを閉じさせて、これらの画素のフォトダイオードPDで発生した電荷を出力部20に入力させ、各ビニング領域に含まれるKQR個の画素から出力された電荷の量の和に応じたデジタル値を列順にK回繰り返して出力部20から出力させる。なお、各行にあるビニング領域に含まれる画素の読出用スイッチSWが閉じる期間は、完全に一致していてもよいし、一部のみが重なっていてもよいし、全く重なっていなくてもよい。
Q=R=K=1の場合は、ビニング領域と単位領域とは互いに一致しており、各単位領域には1個の画素が含まれ、出力部20は、個々の画素Pm,nから出力された電荷の量に応じたデジタル値を出力する。K=1 の場合は、ビニング領域と単位領域とは互いに一致しており、出力部20は、各単位領域に含まれるQR個の画素から出力された電荷の量の和に応じたデジタル値を1回だけ出力する。K≧2の場合は、各ビニング領域にはK個の単位領域が含まれ、出力部20は、各ビニング領域に含まれるKQR個の画素から出力された電荷の量の和に応じたデジタル値をK回繰り返して出力する。
出力部20は、各ビニング領域に含まれるKQR個の画素から出力された電荷の量の和に応じたデジタル値を記憶する記憶部24を含む。また、制御部30は、その記憶部24に記憶されたデジタル値を列順にK回繰り返して記憶部から読み出して出力させる。記憶部24として任意のメモリを用いることができる。記憶部24としてFIFO(First In First Out)メモリを用いてもよい。
次に、図4〜図9を用いて、固体撮像装置1の出力部20の構成例および動作例について説明する。ここでは、図1に示された受光部10および出力部20を1ブロックとして、複数のブロック1〜Bが並列配置されているものとする。積分回路およびホールド回路を併せて信号読出部とし、記憶部としてFIFOメモリを用いる。また、Q=R=1とする。
図4は、固体撮像装置1の出力部20の第1構成例を示す図である。図5は、固体撮像装置1の出力部20の第1構成例の場合の動作例を説明するフローチャートである。図6は、固体撮像装置1の出力部20の第1構成例の場合の動作例を説明するタイミングチャートである。
図4に示される第1構成例では、出力部20は、各ビニング領域に含まれるK個の画素から出力された電荷の量の和に応じたデジタル値を列順に記憶するK個のFIFOメモリを記憶部として含む。K個のFIFOメモリは、並列的に設けられており、共通の入力端および共通の出力端を有する。制御部30は、これらK個のFIFOメモリから順次にデジタル値を出力させることで、各ビニング領域に含まれるK個の画素から出力された電荷の量の和に応じたデジタル値を列順にK回繰り返して出力させる。
図5に示されるフローチャートおよび図6に示されるタイミングチャートのとおり、リセット制御信号Resetがローレベルである期間中に、K個の第1行選択制御信号Vsel(1)〜第K行選択制御信号Vsel(K)が同期間にハイレベルとされ、続いてホールド制御信号Holdがハイレベルからローレベルに転じることで、各ビニング領域に含まれるK個の画素P1,n〜PK,nそれぞれから出力された電荷の量に応じた電圧値が積分回路21から出力されホールド回路22によりホールドされる。ホールド回路22〜22によりホールドされた電圧値は列順にAD変換部23に入力されてAD変換される。AD変換部23から列順に出力されたデジタル値は、K個のFIFOメモリに同時に書き込まれる。以上までの動作はブロック1〜Bにおいて並列的に行われる。
そして、ブロック1〜Bの順に第1のFIFOメモリから列順にデジタル値を読み出す。すなわち、ブロック1の第1のFIFOメモリから列順にデジタル値を読み出し、続いてブロック2の第1のFIFOメモリから列順にデジタル値を読み出し、以降のブロックについても同様に読み出していって、最後にブロックBの第1のFIFOメモリから列順にデジタル値を読み出す。続いてブロック1〜Bの順に第2のFIFOメモリから列順にデジタル値を読み出す。同様にしていって最後にブロック1〜Bの順に第KのFIFOメモリから列順にデジタル値を読み出す。
このようにして第1行のビニング領域の読み出し(第1行〜第K行の画素の読み出し)が終了すると、同様にして第2行のビニング領域の読み出し(第(K+1)行〜第(2K)行の画素の読み出し)を行い、最後に第(M/K)行のビニング領域の読み出し(第(M−K+1)行〜第M行の画素の読み出し)を行う。このようにすることで、各ビニング領域に含まれるK個の画素から出力された電荷の量の和に応じたデジタル値をK回繰り返して出力することができ、1フレーム分の画像データを得ることができる。
図7は、固体撮像装置1の出力部20の第2構成例を示す図である。図8は、固体撮像装置1の出力部20の第2構成例の場合の動作例を説明するフローチャートである。図9は、固体撮像装置1の出力部20の第2構成例の場合の動作例を説明するタイミングチャートである。
図7に示される第2構成例では、出力部20は、各ビニング領域に含まれるK個の画素から出力された電荷の量の和に応じたデジタル値を列順に記憶する1個のFIFOメモリを記憶部として含む。このFIFOメモリの入力端とAD変換部の出力端との間にスイッチSWが設けられ、このFIFOメモリの入力端と出力端との間にスイッチSWが設けられている。制御部30は、このFIFOメモリからデジタル値を出力させるとともに該デジタル値をFIFOメモリに記憶させることで、各ビニング領域に含まれるK個の画素から出力された電荷の量の和に応じたデジタル値を列順にK回繰り返して出力させる。
図8に示されるフローチャートおよび図9に示されるタイミングチャートのとおり、リセット制御信号Resetがローレベルである期間中に、K個の第1行選択制御信号Vsel(1)〜第K行選択制御信号Vsel(K)が同期間にハイレベルとされ、続いてホールド制御信号Holdがハイレベルからローレベルに転じることで、各ビニング領域に含まれるK個の画素P1,n〜PK,nそれぞれから出力された電荷の量に応じた電圧値が積分回路21から出力されホールド回路22によりホールドされる。ホールド回路22〜22によりホールドされた電圧値は列順にAD変換部23に入力されてAD変換される。AD変換部23から列順に出力されたデジタル値は、スイッチSWを経てFIFOメモリに書き込まれる。以上までの動作はブロック1〜Bにおいて並列的に行われる。
そして、スイッチSWを開き、スイッチSWを閉じて、ブロック1〜Bの順に、FIFOメモリから列順にデジタル値を1回だけ読み出すとともに該デジタル値をFIFOメモリに再び書き込む。これをK回繰り返す。ただし、K回目は、読み出したデジタル値をFIFOメモリに再び書き込む必要はないので、スイッチSWを開いておく。
このようにして第1行のビニング領域の読み出し(第1行〜第K行の画素の読み出し)が終了すると、同様にして第2行のビニング領域の読み出し(第(K+1)行〜第(2K)行の画素の読み出し)を行い、最後に第(M/K)行のビニング領域の読み出し(第(M−K+1)行〜第M行の画素の読み出し)を行う。このようにすることで、各ビニング領域に含まれるK個の画素から出力された電荷の量の和に応じたデジタル値をK回繰り返して出力することができ、1フレーム分の画像データを得ることができる。
次に、第2実施形態について説明する。図10は、第2実施形態の固体撮像装置2の構成を示す図である。固体撮像装置2は、受光部10,出力部20Aおよび制御部30を備える。第2実施形態における受光部10は、第1実施形態における受光部10と同様の構成を有する。第2実施形態における制御部30は、第1実施形態における制御部30と同様の構成を有する。ただし、同図では、制御部30の具体的構成が示されている。また、同図では、M行のうち第1行〜第4行について示されており、N列のうち第1列〜第4列について示されている。他の行または他の列についても同様である。
第1実施形態における出力部20の構成と比較すると、第2実施形態における出力部20Aは、ビニング切替用スイッチSWO,1,SWO,3,…を更に含む点で相違する。ビニング切替用スイッチSWO,1は、積分回路21および積分回路21の何れか一方の入力端に第1列読出用配線LO,1を選択的に接続する。ビニング時には、ビニング切替用スイッチSWO,1により積分回路21の入力端に第1列読出用配線LO,1が接続され、第1列読出用配線LO,1および第2列読出用配線LO,2の双方から電荷が積分回路21の入力端に入力される。また、ビニング時には、積分回路21および積分回路21のうち積分回路21のみが動作し、ホールド回路22およびホールド回路22のうちホールド回路22のみが動作する。他の列についても、奇数列目の第(n−1)列および偶数列目の第n列の組み合わせにおいて同様である。
制御部30は、バッファ回路31,31,31,31,…、NORゲート回路32,32,32,32,…、および、ラッチ回路33,33,…を含む。ラッチ回路33,33,…は、直列的に接続されてシフトレジスタを構成しており、一定周期のclock信号のパルス立ち上がりエッジに同期してstart信号の値を後段に順次シフトしていく。ラッチ回路33の出力値は、後段のラッチ回路33およびNORゲート回路32,32それぞれに入力される。ラッチ回路33の出力値は、後段のラッチ回路33およびNORゲート回路32,32それぞれに入力される。
奇数行目の第(m−1)行については、NORゲート回路32m−1は、ラッチ回路33m−1の出力値とφ1信号値とを入力し、これら2つの入力値の論理和を反転した信号値を出力する。偶数行目の第m行については、NORゲート回路32は、ラッチ回路33m−1の出力値とφ2信号値とを入力し、これら2つの入力値の論理和を反転した信号値を出力する。各バッファ回路31は、NORゲート回路32の出力値を第m行選択制御信号Vsel(m)として第m行選択用配線LV,mへ出力する。
図11は、固体撮像装置2の第1動作例を説明するタイミングチャートである。第1動作例は、Q=R=K=1 の場合のものである。第1動作例では、出力部20Aにおいて、ビニング切替用スイッチSWO,1,SWO,3,…により、第n列読出用配線LO,nが積分回路21の入力端に1対1に接続される。
第1動作例では、M個の行選択制御信号Vsel(1)〜Vsel(M)は、順次に1つずつ一定期間だけハイレベルとされる。start信号がローレベルである期間に、clock信号のパルス立ち上がりエッジが1回だけ存在する。ラッチ回路33,33,…は、clock信号のパルス立ち上がりエッジに同期してStart信号のローレベルを後段にシフトしていく。ラッチ回路33,33,…は、clock信号の立ち上がりエッジから次の立ち上がりエッジまでの期間に亘って各々の出力値を保持する。
ラッチ回路33の出力がローレベルである期間に、φ1信号が一定期間に亘りローレベルになると、NORゲート回路32の出力が一定期間に亘りハイレベルとなって、第1行選択制御信号Vsel(1)が一定期間に亘りハイレベルとなる。続いて、φ2信号が一定期間に亘りローレベルになると、NORゲート回路32の出力が一定期間に亘りハイレベルとなって、第2行選択制御信号Vsel(2)が一定期間に亘りハイレベルとなる。
その後に、clock信号のパルスが1回立ち上がると、ラッチ回路33の出力がローレベルとなる。この期間に、φ1信号が一定期間に亘りローレベルになると、NORゲート回路32の出力が一定期間に亘りハイレベルとなって、第3行選択制御信号Vsel(3)が一定期間に亘りハイレベルとなる。続いて、φ2信号が一定期間に亘りローレベルになると、NORゲート回路32の出力が一定期間に亘りハイレベルとなって、第4行選択制御信号Vsel(4)が一定期間に亘りハイレベルとなる。以降の行についても同様である。
図12は、固体撮像装置2の第2動作例を説明するタイミングチャートである。第2動作例は、Q=R=2、K=1 の場合のものである。第2動作例では、出力部20Aにおいて、ビニング切替用スイッチSWO,1,SWO,3,…により、奇数列目の第(n−1)列読出用配線LO,n−1および偶数列目の第n列読出用配線LO,nの双方が、偶数列目の積分回路21の入力端に接続される。
第2動作例では、M個の行選択制御信号Vsel(1)〜Vsel(M)は、順次に2つずつ一定期間だけハイレベルとされる。start信号がローレベルである期間に、clock信号のパルス立ち上がりエッジが1回だけ存在する。ラッチ回路33,33,…は、clock信号のパルス立ち上がりエッジに同期してStart信号のローレベルを後段にシフトしていく。ラッチ回路33,33,…は、clock信号の立ち上がりエッジから次の立ち上がりエッジまでの期間に亘って各々の出力値を保持する。
ラッチ回路33の出力がローレベルである期間に、φ1信号およびφ2信号が同時に一定期間に亘りローレベルになる。これにより、NORゲート回路32,32の出力が同時に一定期間に亘りハイレベルとなって、第1行選択制御信号Vsel(1)および第2行選択制御信号Vsel(2)が同時に一定期間に亘りハイレベルとなる。
その後に、clock信号のパルスが1回立ち上がると、ラッチ回路33の出力がローレベルとなる。この期間に、φ1信号およびφ2信号が同時に一定期間に亘りローレベルになる。これにより、NORゲート回路32,32の出力が同時に一定期間に亘りハイレベルとなって、第3行選択制御信号Vsel(3)および第4行選択制御信号Vsel(4)が同時に一定期間に亘りハイレベルとなる。以降の行についても同様である。
2つの行選択制御信号Vsel(1),Vsel(2)がハイレベルからローレベルに転じる時刻から、2つの行選択制御信号Vsel(3),Vsel(4)がローレベルからハイレベルに転じる時刻までの期間において、ホールド回路以降の処理が行われる。
第2動作例では、出力部20Aは、各ビニング領域に含まれるKQR(=4)個の画素から出力された電荷の量の和に応じたデジタル値をK(=1)回だけ出力する。
図13は、固体撮像装置2の第3動作例を説明するタイミングチャートである。第3動作例は、Q=R=K=2 の場合のものである。第3動作例では、出力部20Aにおいて、ビニング切替用スイッチSWO,1,SWO,3,…により、奇数列目の第(n−1)列読出用配線LO,n−1および偶数列目の第n列読出用配線LO,nの双方が、偶数列目の積分回路21の入力端に接続される。
第3動作例では、M個の行選択制御信号Vsel(1)〜Vsel(M)は、順次に4つずつ一定期間だけハイレベルとされる。start信号がローレベルである期間に、clock信号のパルス立ち上がりエッジが2回存在する。ラッチ回路33,33,…は、clock信号のパルス立ち上がりエッジに同期してStart信号のローレベルを後段にシフトしていく。ラッチ回路33,33,…は、clock信号の立ち上がりエッジから次の立ち上がりエッジまでの期間に亘って各々の出力値を保持する。
ラッチ回路33,33の出力がローレベルである期間に、φ1信号およびφ2信号が同時に一定期間に亘りローレベルになる。これにより、NORゲート回路32〜32の出力が同時に一定期間に亘りハイレベルとなって、4つの行選択制御信号Vsel(1)〜Vsel(4)が同時に一定期間に亘りハイレベルとなる。
その後に、clock信号のパルスが2回立ち上がると、ラッチ回路33,33の出力がローレベルとなる。この期間に、φ1信号およびφ2信号が同時に一定期間に亘りローレベルになる。これにより、NORゲート回路32〜32の出力が同時に一定期間に亘りハイレベルとなって、4つの行選択制御信号Vsel(5)〜Vsel(8)が同時に一定期間に亘りハイレベルとなる。以降の行についても同様である。
4つの行選択制御信号Vsel(1)〜Vsel(4)がハイレベルからローレベルに転じる時刻から、4つの行選択制御信号Vsel(5)〜Vsel(8)がローレベルからハイレベルに転じる時刻までの期間において、ホールド回路以降の処理が行われる。
第3動作例では、出力部20Aは、各ビニング領域に含まれるKQR(=8)個の画素から出力された電荷の量の和に応じたデジタル値をK(=2)回繰り返して出力する。
次に、上記実施形態の固体撮像装置を備えるX線撮像システムの実施形態について説明する。図14は、本実施形態のX線撮像システム100の構成を示す図である。本実施形態のX線撮像システム100は、固体撮像装置とX線発生装置とを備え、X線発生装置から出力されて撮像対象物を透過したX線を固体撮像装置により撮像し、該撮像対象物の検査に用いることができる。
同図に示されるX線撮像システム100では、X線発生装置106は被写体(撮像対象物)に向けてX線を発生する。X線発生装置106から発生したX線の照射野は、1次スリット板106bによって制御される。X線発生装置106は、X線管を内蔵し、そのX線管の管電圧,管電流および通電時間などの条件が調整されることによって、被写体へのX線照射量が制御される。X線撮像器107は、2次元配列された複数の画素を有するCMOSの固体撮像装置を内蔵し、被写体を通過したX線像を撮像する。X線撮像器107の前方には、X線入射領域を制限する2次スリット板107aが設けられる。
旋回アーム104は、X線発生装置106およびX線撮像器107を対向させるようにホールドして、これらをパノラマ断層撮影の際に被写体の周りに旋回させる。また、リニア断層撮影の際にはX線撮像器107を被写体に対して直線変位させるためのスライド機構113が設けられる。旋回アーム104は、回転テーブルを構成するアームモータ110によって駆動され、その回転角度が角度センサ112によって検出される。また、アームモータ110は、XYテーブル114の可動部に搭載され、回転中心が水平面内で任意に調整される。
X線撮像器107から出力される画像信号は、CPU(中央処理装置)121にいったん取り込まれた後、フレームメモリ122に格納される。フレームメモリ122に格納された画像データから、所定の演算処理によって任意の断層面に沿った断層画像が再生される。再生された断層画像は、ビデオメモリ124に出力され、DA変換器125によってアナログ信号に変換された後、CRT(陰極線管)などの画像表示部126によって表示され、各種診断に供される。
CPU121には、信号処理に必要なワークメモリ123が接続され、さらにパネルスイッチやX線照射スイッチ等を備えた操作パネル119が接続されている。また、CPU121は、アームモータ110を駆動するモータ駆動回路111、1次スリット板106bおよび2次スリット板107aの開口範囲を制御するスリット制御回路115,116、X線発生装置106を制御するX線制御回路118にそれぞれ接続され、さらに、X線撮像器107を駆動するための信号を出力する。
X線制御回路118は、X線撮像器107により撮像された信号に基づいて、被写体へのX線照射量を帰還制御することが可能である。
以上のように構成されるX線撮像システム100において、X線撮像器107として本実施形態の固体撮像装置1または2が用いられる。また、このX線撮像システム100において、本実施形態の固体撮像装置は、撮像期間中において受光部における列方向(図1,図3,図4,図7,図10で縦方向)、すなわち、K≧2である場合に各ビニング領域においてK個の単位領域が配列されている方向に移動する。移動方向に単位領域をビニング処理することで、再構成処理により得られる画像の品質の低下を小さくすることができる。
このようにすることで、本実施形態では、固体撮像装置から移動方向(列方向)に長い各ビニング領域における入射光量に応じた出力値を得ることができ、S/N比の向上を図ることができる。また、本実施形態では、ビニング領域の形状や大きさを画素の単位で柔軟に設定することができる。特に、固体撮像装置の移動速度に応じて、ビニング領域の列方向の長さを適切に設定することができる。
固体撮像装置の移動速度がvであり、フレームレートがfであるとすると、1フレーム撮像期間中の固体撮像装置の移動距離は v/fとなる。また、画素ピッチがdであるとすると、各ビニング領域の列方向の長さは KQd となる。1フレーム撮像期間中の移動距離v/fが各ビニング領域の列方向の長さKQdより長ければ、すなわち、v/f>KQdであれば、再構成処理により得られる画像の品質の低下は小さい。このような条件を満たすようにK値およびQ値を設定するのが好適である。
本実施形態では、受光部における各ビニング領域がK個の単位領域を含む場合、出力部は、各ビニング領域に含まれる画素から出力された電荷の量の和に応じたデジタル値を列順にK回繰り返して出力する。すなわち、K値に拘らず、1フレーム当りの出力信号のデータ数は、受光部における単位領域の個数(MN/QR)に等しい。したがって、K≧2 としてビニングを行った場合であっても、出力信号の処理をK値に応じて変更する必要はなく、出力信号の取り扱いが容易である。また、本実施形態では、K≧2としてビニングを行った場合であっても、フレームレートをK値によらず一定とすることができる。なお、K=1 の場合と比べて、K≧2 の場合に、フレームレートを速くすることも可能である。
本実施形態の固体撮像装置は、K≧2 としてビニングを行った場合であっても、出力信号の処理をK値に応じて変更する必要はないことから、既存のX線撮像システムに容易に適用することができる。本実施形態の固体撮像装置を既存のX線撮像システムに適用する場合、該システムの変更をする必要はなく(或いは、固体撮像装置の周辺部分の一部を改良するのみで)、固体撮像装置の出力信号に基づく再構成処理等を一切変更することなく、S/N比を向上させることができる。
本実施形態では、出力部は、アナログ値ではなくデジタル値をK回繰り返して出力する。これにより、固体撮像装置の低消費電力化を実現することができる。
また、本実施形態では、AD変換部23より後段の記憶部24がデジタル値をK回繰り返して出力するので、AD変換部23より前段の各積分回路21および各ホールド回路22の処理には時間的余裕が生じる。したがって、各ホールド回路22の入力用スイッチSW31を開状態とする期間(すなわち、ホールド制御信号Holdがハイレベルである期間)を通常より長くすることができ、また、積分回路21の出力端とホールド回路22の入力端との間にローパスフィルタを挿入してノイズを低減することもできる。なお、ローパスフィルタを挿入すると時定数が大きくなりホールド回路22への転送が遅くなってしまうが、時間的余裕があるので問題はない。
さらに時間的余裕を生じさせる方法として、FIFOからの読出しを行っている期間にAD変換部より前段の処理(画素からの読出し、各積分回路および各ホールド回路の処理)を行うことも可能である。この場合、画素からの読出し、各ホールド回路のサンプルホールド等に十分な時間を確保するとともに、フレームレートを速くすることも可能である。
上記実施形態では、各画素のフォトダイオードのアノード端子が接地され、フォトダイオードのカソード端子が読出用スイッチを介して読出用配線と接続されているとしたが、これとは逆に、フォトダイオードのカソード端子が接地され、フォトダイオードのアノード端子が読出用スイッチを介して読出用配線と接続されていてもよい。上記実施形態では、各スイッチの開閉動作を制御する制御信号がハイレベルであるときに該スイッチが閉じるとしたが、これとは逆に、制御信号がローレベルであるときにスイッチが閉じるようにしてもよい。
上記実施形態では、積分回路より前段に設けたビニング切替用スイッチにより列方向のビニングを行うものであったが、これに限られない。AD変換部の前段にアンプを設け、複数のホールド回路の出力用スイッチSW32を同時に閉状態として、これら複数のホールド回路によりホールドされていた電圧値をアンプに入力させることで、列方向のビニングを行ってもよい。また、AD変換部から出力される複数の列のデジタル値を加算することで列方向のビニングを行ってもよい。なお、各ビニング領域に含まれるKQR個の画素から出力された電荷の量の和に応じたデジタル値は、その電荷量の和をKQRで割って得られる1画素当りの平均電荷量に応じたデジタル値としてもよい。何れにしても、該デジタル値は、電荷量の和に比例した値となる。
上記実施形態では、MがKQの整数倍でない場合、または、NがRの整数倍でない場合に、何れのビニング領域にも含まれることなく残った画素については、該画素の出力値を出力部20のデジタル値出力に用いないとしたが、これに限られない。各々KQR個の画素からなる何れのビニング領域にも含まれることなく残った画素について、Q行毎に又はR列毎に区切ってKQR未満のL個の画素からなるビニング領域(以下「ダミービニング領域」という。)に区分してもよい。この場合、各ダミービニング領域に含まれるL個の画素から出力された電荷の量の和に応じてAD変換部から出力されたデジタル値を(KQR/L)倍したデジタル値を、K回繰り返して出力部20から出力させればよい。
上記実施形態では、出力部からデジタル値を列順に出力させるとしたが、これに限られない。出力部からデジタル値を順次に列毎に出力させればよい。例えば、出力部から奇数列目のデジタル値を列順に出力させた後に偶数列目のデジタル値を列順に出力させてもよい。
本発明は以下のような態様としてもよい。
本発明の固体撮像装置は、(1) 入射光強度に応じた量の電荷を発生するフォトダイオードと、このフォトダイオードと接続された読出用スイッチと、を各々含むMN個の画素P1,1〜PM,NがM行N列に2次元配列された受光部と、(2) 受光部における第m行のN個の画素Pm,1〜Pm,Nそれぞれの読出用スイッチに対し開閉動作を指示する第m行選択制御信号を与える行選択用配線LV,mと、(3) 受光部における第n列のM個の画素P1,n〜PM,nそれぞれの読出用スイッチと接続され、M個の画素P1,n〜PM,nのうちの何れかの画素のフォトダイオードで発生した電荷を、該画素の読出用スイッチを介して読み出す読出用配線LO,nと、(4) 読出用配線LO,1〜LO,Nそれぞれと接続され、読出用配線LO,nを経て入力された電荷の量に基づいて生成されたデジタル値を出力する出力部と、(5) 行選択用配線LV,1〜LV,Mを介して受光部におけるMN個の画素P1,1〜PM,Nそれぞれの読出用スイッチの開閉動作を制御するとともに、出力部におけるデジタル値出力動作を制御する制御部と、を備える。
さらに、制御部が、受光部においてM行N列に2次元配列された画素P1,1〜PM,Nを各々Q行R列の画素からなる単位領域に区分し、これらの(M/Q)行(N/R)列に2次元配列された単位領域を各々K行1列の単位領域からなるビニング領域に区分して、受光部において(M/KQ)行(N/R)列に2次元配列されたビニング領域について順次に行毎に、該行にあるビニング領域に含まれる画素の読出用スイッチを閉じさせて、これらの画素のフォトダイオードで発生した電荷を出力部に入力させ、各ビニング領域に含まれるKQR個の画素から出力された電荷の量の和に応じたデジタル値を順次に列毎にK回繰り返して出力部から出力させる。ただし、M,Nは2以上の整数であり、mは1以上M以下の整数であり、nは1以上N以下の整数であり、Q,Rは1以上の整数であり、Kは2以上の整数である。
本発明の固体撮像装置において、出力部が、各ビニング領域に含まれる画素から出力された電荷の量の和に応じたデジタル値を記憶する記憶部を含み、制御部が、記憶部に記憶されたデジタル値を順次に列毎にK回繰り返して記憶部から読み出して出力させるが好適である。この場合、出力部が、各ビニング領域に含まれる画素から出力された電荷の量の和に応じたデジタル値を順次に列毎に記憶するK個のFIFOメモリを記憶部として含み、制御部が、これらK個のFIFOメモリから順次にデジタル値を出力させることで、各ビニング領域に含まれる画素から出力された電荷の量の和に応じたデジタル値を順次に列毎にK回繰り返して出力させるが好適である。或いは、出力部が、各ビニング領域に含まれる画素から出力された電荷の量の和に応じたデジタル値を順次に列毎に記憶するFIFOメモリを記憶部として含み、制御部が、FIFOメモリからデジタル値を出力させるとともに該デジタル値をFIFOメモリに記憶させることで、各ビニング領域に含まれる画素から出力された電荷の量の和に応じたデジタル値を順次に列毎にK回繰り返して出力させるが好適である。
本発明の固体撮像装置は、読出用配線LO,nにより互いに接続された受光部および出力部を各々含む複数のブロックを備え、各ブロックの受光部が行方向に並列配置されているのが好適である。
本発明のX線撮像システムは、上記の本発明の固体撮像装置とX線発生装置とを備え、X線発生装置から出力されて撮像対象物を透過したX線を固体撮像装置により撮像する。固体撮像装置が撮像期間中に受光部における列方向に移動するのが好適である。
本発明の固体撮像装置駆動方法は、上記のような受光部,行選択用配線LV,m,読出用配線LO,nおよび出力部を備える固体撮像装置を駆動する方法であって、受光部においてM行N列に2次元配列された画素P1,1〜PM,Nを各々Q行R列の画素からなる単位領域に区分し、これらの(M/Q)行(N/R)列に2次元配列された単位領域を各々K行1列の単位領域からなるビニング領域に区分して、受光部において(M/KQ)行(N/R)列に2次元配列されたビニング領域について順次に行毎に、該行にあるビニング領域に含まれる画素の読出用スイッチを閉じさせて、これらの画素のフォトダイオードで発生した電荷を出力部に入力させ、各ビニング領域に含まれるKQR個の画素から出力された電荷の量の和に応じたデジタル値を順次に列毎にK回繰り返して出力部から出力させる。ただし、M,Nは2以上の整数であり、mは1以上M以下の整数であり、nは1以上N以下の整数であり、Q,Rは1以上の整数であり、Kは2以上の整数である。
本発明の固体撮像装置駆動方法において、出力部において、各ビニング領域に含まれる画素から出力された電荷の量の和に応じたデジタル値を記憶する記憶部を用い、記憶部に記憶されたデジタル値を順次に列毎にK回繰り返して記憶部から読み出して出力させるのが好適である。この場合、出力部において、各ビニング領域に含まれる画素から出力された電荷の量の和に応じたデジタル値を順次に列毎に記憶するK個のFIFOメモリを記憶部として用い、これらK個のFIFOメモリから順次にデジタル値を出力させることで、各ビニング領域に含まれる画素から出力された電荷の量の和に応じたデジタル値を順次に列毎にK回繰り返して出力させるのが好適である。或いは、出力部において、各ビニング領域に含まれる画素から出力された電荷の量の和に応じたデジタル値を順次に列毎に記憶するFIFOメモリを記憶部として用い、FIFOメモリからデジタル値を出力させるとともに該デジタル値をFIFOメモリに記憶させることで、各ビニング領域に含まれる画素から出力された電荷の量の和に応じたデジタル値を順次に列毎にK回繰り返して出力させるのが好適である。
1,2…固体撮像装置、10…受光部、20,20A…出力部、21〜21…積分回路、22〜22…ホールド回路、23…AD変換部、24…記憶部、30,30A…制御部、31〜31…バッファ回路、32〜32…NORゲート回路、33,33…ラッチ回路。

Claims (1)

  1. X線発生装置から出力されて撮像対象物を透過したX線を固体撮像装置により撮像して前記撮像対象物の画像を再構成するX線撮像システムであって、
    前記固体撮像装置が、
    入射光強度に応じた量の電荷を発生するフォトダイオードと、このフォトダイオードと接続された読出用スイッチと、を各々含むMN個の画素P1,1〜PM,NがM行N列に2次元配列された受光部と、
    前記受光部における第m行のN個の画素Pm,1〜Pm,Nそれぞれの読出用スイッチに対し開閉動作を指示する第m行選択制御信号を与える行選択用配線LV,mと、
    前記受光部における第n列のM個の画素P1,n〜PM,nそれぞれの読出用スイッチと接続され、前記M個の画素P1,n〜PM,nのうちの何れかの画素のフォトダイオードで発生した電荷を、該画素の読出用スイッチを介して読み出す読出用配線LO,nと、
    前記読出用配線LO,1〜LO,Nそれぞれと接続され、前記読出用配線LO,nを経て入力された電荷の量に基づいて生成されたデジタル値を出力する出力部と、
    前記行選択用配線LV,1〜LV,Mを介して前記受光部におけるMN個の画素P1,1〜PM,Nそれぞれの読出用スイッチの開閉動作を制御するとともに、前記出力部におけるデジタル値出力動作を制御する制御部と、
    を備え、
    前記読出用配線LO,nにより互いに接続された前記受光部および前記出力部を各々含む複数のブロックが構成され、
    各ブロックの前記受光部が行方向に並列配置されており、
    各ブロックの前記出力部が前記デジタル値を記憶する記憶部を含み、
    前記制御部が、
    前記受光部においてM行N列に2次元配列された画素P 1,1 〜P M,N を各々Q行R列の画素からなる単位領域に区分し、これらの(M/Q)行(N/R)列に2次元配列された単位領域を各々K行1列の単位領域からなるビニング領域に区分して、
    前記受光部において(M/KQ)行(N/R)列に2次元配列されたビニング領域について順次に行毎に、該行にあるビニング領域に含まれる画素の読出用スイッチを閉じさせて、これらの画素のフォトダイオードで発生した電荷を前記出力部に入力させ、各ビニング領域に含まれるKQR個の画素から出力された電荷の量の和に応じたデジタル値を前記出力部から出力させ、
    前記固体撮像装置が撮像期間中に前記受光部における列方向に移動し、
    前記固体撮像装置の移動速度をvとし、フレームレートをfとし、画素ピッチをdとしたとき、v/f>KQd なる関係を満たす、
    X線撮像システム(ただし、M,Nは2以上の整数、mは1以上M以下の整数、nは1以上N以下の整数)。
JP2018196473A 2018-10-18 2018-10-18 X線撮像システム Active JP6654678B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2018196473A JP6654678B2 (ja) 2018-10-18 2018-10-18 X線撮像システム

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2018196473A JP6654678B2 (ja) 2018-10-18 2018-10-18 X線撮像システム

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP2014145612A Division JP2016019708A (ja) 2014-07-16 2014-07-16 固体撮像装置、x線撮像システムおよび固体撮像装置駆動方法

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2020013999A Division JP6827574B2 (ja) 2020-01-30 2020-01-30 X線撮像システムおよびx線撮像方法

Publications (2)

Publication Number Publication Date
JP2019005634A JP2019005634A (ja) 2019-01-17
JP6654678B2 true JP6654678B2 (ja) 2020-02-26

Family

ID=65027243

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2018196473A Active JP6654678B2 (ja) 2018-10-18 2018-10-18 X線撮像システム

Country Status (1)

Country Link
JP (1) JP6654678B2 (ja)

Also Published As

Publication number Publication date
JP2019005634A (ja) 2019-01-17

Similar Documents

Publication Publication Date Title
JP5694882B2 (ja) 放射線検出素子及び放射線画像撮影装置
WO2016009940A1 (ja) 固体撮像装置、x線撮像システムおよび固体撮像装置駆動方法
JP4927669B2 (ja) 固体撮像装置
JP5096946B2 (ja) 固体撮像装置
JP5094530B2 (ja) X線検査システム
JP4912990B2 (ja) 固体撮像装置
JP5091695B2 (ja) 固体撮像装置
JP6654678B2 (ja) X線撮像システム
JP4972569B2 (ja) 固体撮像装置
JP6827574B2 (ja) X線撮像システムおよびx線撮像方法
JP5436639B2 (ja) 固体撮像装置
KR102392314B1 (ko) 고체 촬상 장치, 방사선 촬상 시스템, 및 고체 촬상 장치의 제어 방법
JP5337281B2 (ja) X線検査システム
JP2013065954A (ja) 放射線画像撮影装置、放射線画像撮影システム、放射線画像撮影装置の制御プログラム、及び放射線画像撮影装置の制御方法
JP6088560B2 (ja) 放射線検出素子及び放射線画像撮影装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20181018

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20190813

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20190827

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20190925

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20200114

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20200130

R150 Certificate of patent or registration of utility model

Ref document number: 6654678

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250