JP6652581B2 - 多重プロセッサシステムのためのリアルタイム分析及び制御 - Google Patents
多重プロセッサシステムのためのリアルタイム分析及び制御 Download PDFInfo
- Publication number
- JP6652581B2 JP6652581B2 JP2018021127A JP2018021127A JP6652581B2 JP 6652581 B2 JP6652581 B2 JP 6652581B2 JP 2018021127 A JP2018021127 A JP 2018021127A JP 2018021127 A JP2018021127 A JP 2018021127A JP 6652581 B2 JP6652581 B2 JP 6652581B2
- Authority
- JP
- Japan
- Prior art keywords
- application software
- data
- executing
- hardware resource
- software
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/36—Preventing errors by testing or debugging software
- G06F11/3668—Software testing
- G06F11/3672—Test management
- G06F11/3688—Test management for test execution, e.g. scheduling of test suites
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/22—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing
- G06F11/2205—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing using arrangements specific to the hardware being tested
- G06F11/2236—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing using arrangements specific to the hardware being tested to test CPU or processors
- G06F11/2242—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing using arrangements specific to the hardware being tested to test CPU or processors in multi-processor systems, e.g. one processor becoming the test master
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/36—Preventing errors by testing or debugging software
- G06F11/3664—Environments for testing or debugging software
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/14—Handling requests for interconnection or transfer
- G06F13/20—Handling requests for interconnection or transfer for access to input/output bus
- G06F13/28—Handling requests for interconnection or transfer for access to input/output bus using burst mode transfer, e.g. direct memory access DMA, cycle steal
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F30/00—Computer-aided design [CAD]
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F30/00—Computer-aided design [CAD]
- G06F30/30—Circuit design
- G06F30/34—Circuit design for reconfigurable circuits, e.g. field programmable gate arrays [FPGA] or programmable logic devices [PLD]
- G06F30/343—Logical level
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F30/00—Computer-aided design [CAD]
- G06F30/30—Circuit design
- G06F30/34—Circuit design for reconfigurable circuits, e.g. field programmable gate arrays [FPGA] or programmable logic devices [PLD]
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/44—Arrangements for executing specific programs
- G06F9/455—Emulation; Interpretation; Software simulation, e.g. virtualisation or emulation of application or operating system execution engines
- G06F9/45504—Abstract machines for programme code execution, e.g. Java virtual machine [JVM], interpreters, emulators
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- General Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Quality & Reliability (AREA)
- Evolutionary Computation (AREA)
- Geometry (AREA)
- Tests Of Electronic Circuits (AREA)
- Test And Diagnosis Of Digital Computers (AREA)
- Debugging And Monitoring (AREA)
- Architecture (AREA)
- Software Systems (AREA)
Description
ignal processor:DSP)及びこれらの埋込み型の例といったデジタル
電子システムのための、ソフトウェア開発、自動化された試験及び分析に関し、より具体
的には、多重プロセッサシステムのためのリアルタイム分析及び制御に関する。
るために、数多くの試験、測定、特徴決定が必要である。複雑なデジタル電子製品に関し
て、上記検証のコストは、開発プロジェクトの総コストのうち最も大きな部分を占めるこ
ともある。試験及び検証コストを削減するために、いくつかの方法又は技術が存在する。
ここでは製品設計が、試験を簡略化する技術のための条件を含む。これは、製品及びその
構成デバイスの内部状態の可制御性及び可観測性を上昇させる、試験点の条件を含む。試
験点に関する潜在的な問題は、これら試験点の位置がシステム内へと固定されてしまい、
最終製品において変更できなくなる場合があることである。別の問題としては、試験点か
らの生データのレートが、システムがデータを消費又は処理する性能を超えることがあり
、従って試験を実施するための通常の速度より低速で製品を動作させなければならなくな
る。
試験を実施するにあたって人間である操作者が不要であれば、単位時間あたりに実施でき
る試験の数を大幅に増やすことができ、これによって故障を捕捉できる蓋然性が上昇する
ためである。しかしながら、アプリケーションソフトウェアの開発中及び自動化された試
験中に、プログラマの設計の増大及び短いサイクルでの(インタラクティブな)試験をサ
ポートできると有益である。
うに、製品の内部に試験機器を内蔵させることである。内蔵型試験機器(Built−I
n Test Instrumentation)は、高速で複雑な信号を投入及び回収
する高性能プローブから、プローブ信号処理、統計及びグラフィカルディスプレイ等の分
析能力まで、幅広いものであり得る。このアプローチの問題は、生データを最高速度で消
費するための十分な処理リソースが欠乏していることである。
ある。BISTは多数の自動内部試験を利用してよく、これら試験のそれぞれが二値パタ
ーン結果を生成し、これらを加算して累計を得る。全ての試験が終了すると、上記累計は
シグニチャとなり、これを出力して、設計及びシミュレーション中に生成した既知の良好
なシグニチャと比較してよい。BISTはより詳細な報告、例えば失敗した試験が存在す
る場合はいずれの試験が失敗したかの報告を生成することもできる。
よい。これらの技術は同一のデバイスに対して併用してよい。
にはコンピュータが使用される。また各製品はその詳細において異なり、従って、各製品
の確認の為に必要な試験、測定及び特性決定データを得られるように上記コンピュータを
プログラムするには相当な努力が必要となり得る。
を上回るものであるが、改善は可能であり、当該技術分野で改善が進められている。
に容易に組み合わせることができる、再使用可能なパラメータ化されたモジュールを、試
験の設定及びプログラミングプロセスに利用できるようにすることによって、コストを削
減できる。
位時間あたりに実施できる試験を大幅に増やし、これに伴ってアプリケーションの状態空
間の範囲を増大させ、適切な動作を確認する(又は製品を顧客に届ける前にバグを発見す
る)ことにより、利益を増大させることができる。
線(government service radios);携帯電話、スマートフォ
ン及びタブレットコンピュータといった消費者無線機器;携帯電話基地局装置;ビデオ処
理及び放送装置;物体認識装置;ハイパースペクトル画像データ処理等の包囲設備内に埋
め込まれるこれらのシステム等のデジタル電子システムは、1つ又は複数の多重プロセッ
サアレイ(multi−processor array:MPA)をますます利用する
ようになっている。MPAは、複数の処理素子(processing element
:PE)、補助メモリ(supporting memory:SM)、高帯域相互接続
ネットワーク(interconnect network:IN)としておおまかに定
義できる。本明細書で使用される用語「処理素子(processing elemen
t)」は、プロセッサ若しくはCPU(中央演算処理装置)、マイクロプロセッサ又はプ
ロセッサコアを指す。MPAの中の単語「アレイ(array)」は、円形次元(ループ
又はリング)を含む1、2、3又はそれ以上の次元で利用可能な接続を備えるネットワー
クによって相互接続された、複数の計算ユニット(これらはそれぞれ処理及びメモリリソ
ースを含む)を意味するものとして、最も広い意味で使用される。なお、次元が高いMP
Aをより低い次元の製造用媒体上にマッピングできる。例えば4次元(4D)超立方体の
形状を有するIN内のMPAは、シリコン集積回路(ICを)チップの積層体上に、又は
単一の2Dチップ上に、又は計算ユニットの1Dの線上にさえ、マッピングできる。次元
が低いMPAをより高い次元の媒体にマッピングすることもできる。例えば計算ユニット
の1Dの線を、ICチップの2D平面上に曲がりくねった形状で展開でき、又はチップの
3D積層体へと巻くことができる。MPAは複数の種類の計算ユニットと、プロセッサ及
びメモリが散在する構成とを含んでよい。広い意味でのMPAは、MPAの階層又は入れ
子構成、特に相互接続されたICチップからなるMPAも含まれ、この場合ICがチップ
が1つ又は複数のMPAを含み、これらMPAもまた更に深い階層構造を有する。
MPAは数千ものPEにまで拡張できるため、アレイを操作するために大量のソフトウェ
アを管理する必要があり、またこれらソフトウェアを効率的に試験、デバッグ、再構成す
る必要がある。これには一般に、モジュール性、階層、適応性のあるモジュールの再使用
、自動構築方法が必要となる。これらの着想は従来のソフトウェア開発システムにも見ら
れるが、これらの着想は、性能要件に左右される異なる数のPE及び他のリソースに対し
て、又はリソース利用可能性若しくはアプリケーション要件に左右され得る異なる形状若
しくはトポロジ要件に対して、静的及び/又は動的に適合できる汎用モジュールをサポー
トするような様式で開発ツールに組み込まれることはなかった。
の製品又はサービスを動作させるソフトウェアを生成するための、人間と機械の作業との
組み合わせである。一般に、設計及び試験がより自動化されれば、生成されたソフトウェ
アに対してより多くの試験を行うことができ、より多くのバグを排除できるため、有益で
ある。
ソフトウェアエンジニア及びプログラマ以外に、この開発環境には3つの主要な部分が存
在し、これらは最終製品及びテストベンチであり、上記テストベンチは図示したようにワ
ークステーションを含んでよいが、いくつかの従来技術の開発システムではワークステー
ションはテストベンチから離れているものとして考えることができる。
要件は、試験中のデバイス(device under test:DUT)のためのテ
ストパターン入力を生成するための手段と、DUTの出力を捕捉して既知の良好なパター
ンと比較するための方法である。DUTが最終製品に適合すればするほど、開発されるソ
フトウェアが最終製品において期待通りに動作する確信が高まる。
データベースと、プロジェクトデータベースに対して読み書きを行う設計ツールの組(又
はスイート)とを管理するオペレーティングシステム(operating syste
m:OS)を備えるデスクトップ又はラップトップコンピュータである。2つ以上のプロ
ジェクト並びに2つ以上のプロジェクトデータベース及びツールが存在してよく、これら
の間でライブラリを共有することで、開発コストを下げることができる。
であるが大容量のメモリを各段下部に有する階層として組織される。MPAでは、階層の
上部の補助メモリが各PEの近傍に位置する。各補助メモリは、最適な命令又は最適なデ
ータを保持するよう特殊化できる。特定のPEのための補助メモリは、そのPE専用のも
のであっても、又は他のPEと共用であってもよい。
ビット容量を有する半導体同期SDRAMからなる、比較的大型の共有メモリが存在して
もよい。メモリ階層を更に下がるとフラッシュメモリ、磁気ディスク、光学ディスクがあ
る。
SM)、並びにPE及び/若しくはメモリ間の高帯域幅データ通信を支援するための一次
相互接続ネットワーク(primary interconnection netwo
rk:PIN、若しくは単にIN)を含む。図2、3には例示的なMPAが図示されてお
り、これらについて以下に説明する。一般にPEは、入力データ及び出力データをバッフ
ァリングするためのレジスタ、命令処理ユニット(instruction proce
ssing unit:IPU)、データに対して演算及び論理関数を実行するための手
段、並びにシステムのその他の部分との通信のための多数のスイッチ及びポートを備える
。IPUはメモリから命令をフェッチし、これら命令を復号化して、データをPEに及び
PEから移動させるため並びにデータに対して演算及び論理関数を実行するために適切な
制御信号を設定する。大型MPAに適したPEは一般に、1つの大型MPAを含む1つの
ICチップに対してPEの数が多いという単純な理由で、汎用プロセッサ(genera
l purpose processors:GPP)よりもエネルギ効率が一般に高い
はずである。
いわゆる「プラットフォームIC」チップ上に集積された汎用プロセッサ及び特殊化され
たプロセッサの異種集団との両方を包含する。プラットフォームICチップは数個から多
数のプロセッサを含んでよく、これらは典型的には共有メモリと相互接続され、場合によ
ってはオンチップネットワークと相互接続される。MPAと「プラットフォームIC」チ
ップとの間には違いがあってもなくてもよい。しかしながら「プラットフォームIC」チ
ップは、特定の垂直的市場における特定の技術要件に対処するために市販されているもの
であってよい。
アーキテクチャである。HyperX(商標)アーキテクチャの一実施形態では、広範な
サイズの多重プロセッサアレイは単位セルベースのハードウェア組織(メッシュ)からな
ってよく、各セルはHyperSliceと呼ばれる。このハードウェア組織は、グリッ
ド上に単位セルを配設し、隣接するセルを相互接続することによって形成できる。各Hy
perSliceは、1つ又は複数のデータメモリ及びルータ(DMR)、並びに1つ又
は複数の処理要素(PE)を含んでよい。米国特許第7415594号では、DMRは動
的設定可能通信(dynamically configurable communi
cation:DCC)要素と呼ばれることもあり、PEは動的設定可能処理(dyna
mically configurable processing:DCP)要素と呼
ばれることもある。DMRは隣接するPEに補助メモリを提供でき、また相互接続ネット
ワーク(IN)にルータ及びリンクを提供できる。
き、これにはHyperSliceを位置合わせして、正確な電気的接続を形成すること
が必要となる。このような接続は、DMRへのリンク、電源グリッドへの接続を含む。H
yperSliceを複製し、これらを隣接させ、隣接によって接続する技術は、集積回
路(integrated circuit:IC)チップ、特に相補型金属酸化膜半導
体(complementary metal oxide semiconducto
r:CMOS)回路技術を用いて製作されるICの、よく知られている超大規模集積(v
ery large scale integration:VLSI)である。このハ
ードウェアファブリックは、独立して、かつ処理要素に対して透明に動作する一次IN(
PIN)を有し、また任意の通信ネットワークトポロジをサポートするHyperSli
ce間の、リアルタイムでプログラム可能かつ適合可能な通信経路(ルート又はパスと呼
ばれる場合もある)を通してオンデマンド帯域幅を提供できる。HyperSliceの
調整グループは、ソフトウェア制御下で「オン・ザ・フライ」で形成及び再形成できる。
関数を評価するために使用されるハードウェアの量を動的に変更できるこのような能力に
より、ハードウェアリソースの最適な応用が可能となり、これによって処理におけるボト
ルネックが緩和される。ハードウェアファブリックの縁部において、リンクは、メモリ階
層の更に下にあるメモリのタイプに対して、又は集積回路(IC)チップの縁部のI/O
に対して特化された回路に接続される。
る、及びチップ間の、最も近接した、局所的な、及び全体的な通信を提供できる。これら
の通信モードはそれぞれ、DMRリソースを物理的に用いて、データの局所性及びソフト
ウェアアルゴリズムの要件に応じてデータ/メッセージを様々に送信できる。「クイック
ポート(Quick Port)」設備を設けることにより、プロセッサからいずれのネ
ットワーク目的地への、データの1つ又は複数の語の低レイテンシ伝送をサポートできる
。ブロック伝送に関して、メモリ及びルーティングファブリックを横断するデータの移動
を管理するために、DMR内でダイレクトメモリアクセス(DMA)エンジンを利用可能
としてよい。PE間の最近接通信に関して、共有メモリ及びレジスタの使用が、最も効率
的なデータ移動方法となり得る。局所的及び全体的なデータ移動に関して、ルーティング
ファブリック(PIN)の使用が最も効率的な方法となり得る。通信経路(又はルート)
は動的でも静的でもよい。動的ルートは、データ伝送のために設定され、伝送が完了する
と、他のルート及びデータ伝送のためにPINリソースを活用できるよう切断してよい。
静的リソースは、プログラム実行を通して所定の位置にあり続けることができ、主に優先
度が高く重要な通信に使用される。通信経路の物理的位置及びこれら経路を横断するデー
タ伝送のタイミングは、ソフトウェアプログラム制御下にあってよい。いずれのセンダと
いずれのレシーバとの間の同時データ伝送をサポートするために多重通信経路が存在して
よい。
に対して最適化するために多重プロセッサファブリックにおいて使用できる。Hyper
X(商標)多重プロセッサシステムは、PE異種のPEによるアレイ又は同種のPEによ
るアレイを備えてよい。PEは従来のプロセッサであってよく、又はPEはプロセッサの
従来の定義に適合していなくてもよい。PEは単に、特定の論理関数のための結線接続さ
れたプロセッサとして機能する論理ゲートの集合であってよく、ここではより高い性能、
より小さい面積及び/又はより低い電力のためにプログラム可能性が犠牲となっている。
及びデータメモリルータ(DMR)のネットワークを示す。PEは矩形のブロックとして
図示され、DMRは円として図示されている。DMR間のルーティングパスは点線で図示
されている。中実の三角形はオフメッシュ通信を示し、実線はDMR間のアクティブなデ
ータ通信を示す。計算タスクはその数値による識別子で示され、これを実行するPE上に
位置する。通信に使用されているデータ変数はその名称で示され、これを含むDMR上に
位置する。図示した実施形態では、左上のPEはタスクID62のタスクに割り当てられ
、このPEに隣接する各DMRを介して他のPE又はメモリと通信でき、上記各DMRは
通信パス変数t、w、uで表されている。これもまた図示されているように、この実施形
態では、アクティブな通信チャネルは、「x」で標識されている隣接するDMRを介して
、71(例えば別のタスクID)で表されているPEを、オフメッシュ通信パス又はポー
トに接続する。
ムを示す。図示したように、このチップはオフチップデバイスとの通信のための複数のI
/Oルータと、図2の例示的なシステムと同様の内部多重プロセッサファブリックとを含
む。HyperX(商標)プロセッサアーキテクチャは、固有の多次元性を含んでよいが
、物理的には平面実施形態に実装できる。このプロセッサアーキテクチャは高エネルギ効
率特性を有してよく、また(大型のアレイに対して)基本的に対応可能であり、信頼性が
高い。即ち低電力かつ信頼性の高い概念を提示する。プロセッサアーキテクチャが前例の
ない性能を達成できる態様は、最新式のプロセッサ、メモリネットワーク、柔軟なIOを
含む。処理要素(PE)はフルフレッジドDSP/GPPであってよく、また、ハードウ
ェアリソースの使用を同時に最大化しながらスループットを維持するために実行パイプラ
インを動的に拡張できる可変幅命令語命令セットアーキテクチャによって支持される、メ
モリ間(キャッシュレス)アーキテクチャに基づくものであってよい。
データメモリ(data memory:DM)はルータを表す八角形のリングで囲まれ
ている。なお、図示した八角形形状は単なる記号表現であり、実際の形状は異なっていて
よく、例えば矩形であってよい。図示したように、DMRを取り囲むのは、他のDMR及
びPEへのデータパスを表す多数の双方向矢印である。これらの双方向データパスは、各
端部における実際の双方向トランシーバを用いて実装でき、又は反対方向に配向された単
方向パスのペアとして実装できる。
ータパスを表す。これらの矢印の近傍の小さな正方形はDMAエンジン、即ちDMからの
読み出しをサポートするDMAリーダ(DMA reader:DMAR)及び/又はD
Mへのデータ書き込みをサポートするDMAライタ(DMA writer:DMAW)
を表す。DMARエンジンは、典型的には読み出しデータをリンクから別のDMRに送信
するためにバッファによって増大させるための、メモリのためのアドレス信号を生成する
。同様にDMAWエンジンは、リンクから受信した書き込みデータをバッファによって増
大させるための、メモリのためのアドレス信号を生成する。各DMAエンジンはPEより
大幅に小さく、使用電力が少なく、従ってこれらDMAエンジンは、メモリのブロックの
読み出し及び書き込みへの使用に関して魅力的である。DMAエンジンは、DMメモリス
ペース内の関連する構成レジスタへのPEによる書き込みによって構成できる。特定のア
ドレスへの書き込みによりDMAがトリガされ、上記増大が開始される。DMAが複数の
アドレスのブロックを通しての増大を終了すると、無制限にルーピングを継続するよう構
成されていない限り、DMAは停止する。
必要な命令(プログラムコードとも呼ばれる)の集合である。ソフトウェアはその使用目
的に応じて分類される。エンドユーザ用のコンピュータを特定の使用目的(ワードプロセ
ッシング、インターネットサーフィン、ビデオ又は携帯電話信号処理等)のために動作さ
せるソフトウェアは、アプリケーションソフトウェアと呼ばれることがある。アプリケー
ションソフトウェアは、人間であるプログラマが書いたソースプログラム及びスクリプト
を含み、様々な中間コンパイル形式、及びランタイムソフトウェアと呼ばれる最終的な形
式を対象デバイス(PE、マイクロプロセッサ又はCPU)によって実行できる。ランタ
イムソフトウェアはエミュレータによって実行することもでき、このエミュレータとは、
デバッグ(エラー排除)を目的として、対象デバイスの内部状態に関して実際の対象デバ
イスよりも高い可視性を提供するよう設計されたデバイスである。
ションソフトウェアを生成するために使用されるソフトウェアである。基本的な開発ツー
ルとしては、従来技術によるMPAベースのシステムのための例示的なソフトウェア設計
及び開発フローを示す図5に示すように、コンパイラ、アセンブラ、リンカが挙げられる
。ユーザがソースコードを例えばC又はC++といった高級プログラム言語で書くための
エディタもまた、基本的な開発ツールとみなしてよい。人間であるエンジニア又はプログ
ラマは典型的にはプログラムを設計し、これを、図5の「完全な設計」と記された文書で
表される、高級プログラム言語のソースコードに翻訳する。このソースコードはプログラ
ムエディタによって生成できる。「言語のコンパイル/アセンブリ」と記されたブロック
では、コンパイラを用いてソースコードをモジュール単位のアドレス再配置可能なオブジ
ェクトコードに翻訳し、続いてアセンブラを用いて、モジュール単位の機械コードを生成
し、最後にリンカを用いて、プログラム全体の実行可能なバイナリイメージを生成する。
図示したように、これらのステージのいずれにおいて、及びこれらのステージの間に、最
適化を実施してもよい。「設計を処理してチッププログラミングファイルを生成する」と
記された最適化を含む、このようなコンパイル、アセンブリ、リンク(バイナリイメージ
作成)プロセスは、「メイクファイル」内に記憶されたオペレーティングシステムへの命
令によって自動化できる。プログラムを試験するために、一般にはバイナリイメージを対
象デバイスのメモリにロードし(これは図5において、「チッププログラミング情報」を
「プロセッサICチップ」に対して準備して実装することとして表されている)、実行す
る(即ち「プログラムを実行する」)。他の一般的なソフトウェアツールとしては、(対
象PEにからバイナリイメージをロード、開始、休止、ダンプ、ディスアセンブルするた
めの)デバッガ、サイクル精度シミュレータがある。サイクル精度シミュレータは、プロ
セッサの内部状態に関する完全な可視性を提供するものの、これらの速度は対象ハードウ
ェアと比べてはるかに、例えば数桁も遅い。
ップが存在する。これは、特定の処理タスク又はモジュールを特定の物理リソースに割り
振ることであり、上記物理リソースはPE、補助メモリ、PEとシステムI/Oポートと
の間の通信リソースである。通信リソースは、ルータ、ルータ間のリンク、ルータとリン
クとが交互に連なったパス、補助メモリ、補助メモリとルータ(又はリンク)との間に介
在するDMAエンジンを含んでよい。なお、共有ローカルメモリの割り振りは、PE及び
通信リソースの割り振りに影響を及ぼし得、またその逆もあり得るため、リソースの割り
振りはメモリリソースへのデータ変数の割り振りを含んでよい。図5では、この追加のス
テップを「リソース割り振り」(これを「物理的設計」と呼ぶ場合もある)と記したブロ
ックで表す。フローのリソース割り振り部分は、配置及びルーティングツールを利用して
よく、これらはタスクをアレイ内の特定のPEに割り当て、IN内の特定のポート及び通
信経路(パス)を選択するために使用できる。なお、システム全体の物理的設計は全てを
一度に実施する必要はなく、特にソフトウェア定義試験機器を、ソフトウェア開発後のい
ずれの時点(システムの実行中を含む)において後から追加してよい。しかしながらこの
ようにすると、試験機器を追加できるかどうかは、アプリケーションソフトウェア及び目
標の信号へのアクセスによって使用されないチップ上の利用可能なリソースに左右される
ことになる。アプリケーションソフトウェアが密に配置されるとアクセスがブロックされ
る場合があり、又はチップのセキュリティ用特徴部分を使用することによりアクセスを故
意にブロックできる。
るものであってよい。従来のマイクロプロセッサは、プログラム実行中のメモリ割り振り
及び割り振り解除をサポートしている。INリソースに関して、通信経路を設定及び切断
するための機械コード命令を比較的少ないデータ語に符号化してよく、このようにして、
多数の経路のための命令を、PRのための補助メモリ内に容易に記憶できる。従ってPE
上のランタイムプログラムタスクは、必要に応じて動的に通信できるように経路を設定及
び切断でき、これには、通信リソースを使用しないインターバル中に、これらのリソース
を他のPEが利用できるという副次的な便益がある。I/Oポートは、I/Oポートに動
的に接続される通信経路に応じて動的に割り振ってよい。PEに対するタスクの割り振り
もまた、PEの命令メモリを新規のタスクで上書きできるオーバレイ機構によって、ラン
タイム中に変更できる。
あるが、性能の低下又はデッドロック状態を防止できるように上記変化を調整する必要も
ある。従ってシステムの最適化は、時間次元と、空間におけるリソース次元とを含み得る
。更にシステムの最適化は、例えばランタイムレイテンシ、遅延、電力放散、データ処理
依存性等のシステムの制約に影響され得る。よって上記システムの最適化は、多次元最適
化であってよい。
示したように、一般にサードパーティ製システム開発ツールを用いて、例えばC、C++
等の標準的な高級プログラム言語でプログラムを生成し、これをコンパイル、アセンブル
、リンクして画像(実行可能なバイナリイメージ)を生成する。また図示したように、コ
ンパイルの結果を更に利用して、対象ハードウェアに対してソフトウェアを最適化して良
い。より具体的には、タスク抽出、多次元最適化(上述)、リソース割り当て/割り振り
を、システムの制約及び例えば図示したようにHyperX(商標)ハードウェア製品で
ある対象ハードウェア製品に基づいて実施してよい。図示したように、このプロセスは本
質的に反復可能である。ソフトウェア開発ツールのスイートは、HyperX(商標)ア
ーキテクチャデバイス用に開発されており、HyperX(商標)統合ソフトウェア開発
環境(Integrated Software Development Envir
onment:ISDE)製品に含まれている。
ソフトウェアタスクの割り当て及び通信経路の具体的なルーティング)は比較的単純であ
り、手動で実施可能である。それでもなお、各プロセッサの作業負荷は経時的に劇的に変
動し得、従ってスループットを最大化するために、何らかの形態の動的割り振りが望まし
くなり得る。しかしながら、多数のPEを有するMPAに関して、物理的設計プロセスは
、手動でこれを行うと面倒であり、またエラーが発生しやすい。これらの問題に対処する
ために、タスク(プログラムコードのブロック)及び通信要件(各経路のソース及び目的
地)を定義してリソースを自動的にタスクに割り振る(配置及びルーティングする)ため
の、多重プロセッサシステム用のソフトウェア開発ツールが製造されている。設計が大型
であり、又は多くの反復するタスクを含む場合、セルの階層として表現すると比較的扱い
やすいものとなり得る。階層としての記述は、ランタイムにおいて必要となる全てのタス
ク及び全ての通信経路のリストへと平坦化しなければならない場合があり、ランタイムの
後、配置及びルーティングツールを使用して物理的設計を完成できる。階層の更なる強化
をサポートする代替設計フローは、増加する配置及びルーティングをサポートすることも
できる。
Description Language:HDL)の領域で既に使用されている。階
層設定可能性は、Verilog及びVHDLといった一般に使用されているHDLに組
み込まれている。しかしながらこれらの方法は、論理ゲートに実装され、かつ通常は多重
プロセッサアレイに利用されない設計の生成を対象としている。主要な差異は、各ドメイ
ンで使用される計算のモデルである。HDLモデルでは、全ての計算リソースは一般に、
同時に実行されるよう初期設定されているが、順次実行されるように指定することもでき
る。対照的に、多重プロセッサモデルは限られた数の並列計算ストリームを想定しており
、上記ストリームはそれぞれ順次実行モデルの結果として生じる。
ス、又はプロセッサ特定機械命令のセットといった、多重プロセッサアレイの固有の特性
の表現を有さない。対照的に、多重プロセッサのためのソフトウェア言語はこれらの特徴
の表現を含む。
来技術のソフトウェアプログラム言語は、(固定セル及び再設定可能セル両方の)プログ
ラミングの再使用可能性、並びに階層分解による設計の複雑性の管理をサポートしていな
い。例えばC++において「テンプレート」として知られている構造体は、ある機能を特
定の使用のために特化できる。しかしながら、パラメータ化の範囲は、その引数のデータ
タイプに限定され、計算の並列実装において変化させることができない。
ンチ及び試験設備を示す。図示したように、試験中のデバイス(DUT)は開発ボードの
中央に位置し、上記開発ボードは、電力と、左側のパターン生成器(pattern g
enerator:PG)からDUTへ、そしてDUTから右側の論理アナライザ(lo
gic analizer:LA)への高速で密な信号接続とを供給する。PGはデジタ
ルメモリを含み、このデジタルメモリはコンピュータからロードでき、別個のバーストで
、又は無限に反復するパターンとして、DUTへの送信を実施できる。LAは、DUTか
ら受信したデータ語を記憶するためのメモリを含む。LAは、データがデータ内に特定の
パターン(トリガ信号)を有して提示されるまでデータを記憶しないようプログラムでき
、従って、大半が目標のデータではない大量のデータを収集するのではなく、特定のイベ
ント後に目標のデータを記憶する。PCは、PG、LAを制御して結果をマスストレージ
に収集するために使用される。
示すように、より多くのメモリICチップ及びより高速なコンピュータ接続を、マスメモ
リ及びマイクロプロセッサを含む開発ボードに設置する傾向が生まれている。これらの非
DUT ICチップを使用して、開発ボードとPCとの間で、標準USB及びイーサネッ
ト(登録商標)接続を介して大量のデータを移動させることができる。
チップリソース(「試験入力用リソース(resources for test in
puts)」)、並びに出力データの収集及び処理を精査するためのある程度のリソース
(「試験出力用リソース(resources for test outputs)」
)と共に示されている。DUTリソースの大半は、アプリケーションの機能に割り振られ
ている(「アプリケーション用リソース(resources for applica
tion)」)。全体的な試験制御、試験プログラミング、試験データ分析、試験結果表
示及びマスストレージのために別個のコンピュータを使用する。コンピュータ及びマイク
ロプロセッサはますます高速化されているため、多くの場合、従来のパターン生成器及び
論理アナライザは多くの条件下で除去できる。
分を試験若しくは特性決定するための機器として使用するという着想が、文献に記載され
ている。例えば設定可能ICチップの1つのカテゴリとして、フィールドプログラマブル
ゲートアレイ(Field Programmable Gate Array:FPG
A)がある。FPGAは典型的には開発ソフトウェアを使用して構成され、この開発ソフ
トウェアはHDLのプログラマ入力を得て機能を定義し、これを構成「ビットストリーム
」にコンパイルし、この構成ビットストリームは、FPGAチップを構成するために特定
のFPGAチップへの入力となる。構成を試験するために、デジタル試験信号を投入し、
構成ビットストリームに組み込まれたプログラマ定義プローブによって収集してよい。
ストリーミングする目的で、FPGAチップのアプリケーション構成における複数の異な
る場所からデータを収集する。
の信号グループを、FFTベースベクタ信号分析ソフトウェアパッケージを有する少数の
物理パッケージパッドによる測定のために論理アナライザへとルーティングできる。この
組み合わせにより、FPGA内部のデジタル信号におけるタイムドメイン、周波数スペク
トル、変調品質を同時に測定できる。またこの組み合わせにより、時間のかかるFPGA
の再設計を行う必要なく、信号分析のための様々な内部ネットを迅速に選択できる。」
SIをFPGAのために設計している。
cessing:DSP)ベースの機器の複数のタスクを実行できる。この文書のテーマ
はベクタ信号分析であり、これにより、時間依存性振幅及び位相が入力時間信号から抽出
される。…
変調器の歪み、位相ノイズ、クロックジッタ、I−Q不均衡、シンボル間干渉等の望まし
くない属性の推定を含む。この場合SIは、DSP無線レシーバの全てのタスクを実行し
、観察された変調信号パラメータと、理想的な変調信号のパラメータとの間の小さな変動
を報告する、ソフトウェア無線(software−defined radio:SD
R)となることを求められる。様々な品質測定(例えばエラーのサイズ)は、通信システ
ムの性能限界を定量化及び精査するにあたって価値を有する。」
ったMPAの特徴を指定するための構造体を一般に含まない論理ゲート指向性のハードウ
ェア記述言語HDLでほとんどの場合設計されるFPGAの実装形態である。
PIN)からなる多重プロセッサ(MPA)コンピュータシステムに関して、試験、デバ
ッグ及び性能特性決定を目的として、高帯域幅信号をMPシステムに、及びMPシステム
から通信する必要がある。
に配置してよく、これにより、試験/デバッグを目的とした外部信号の投入又は内部信号
の収集の精査はより困難となる。これは内部状態の制御可能性及び可視性を低下させる。
コンピュータシミュレーションにより、全ての内部状態及び信号を示すことができる。し
かしながら、極めて低いエラーレートの条件下で動作するシステムに関して、統計的に有
効な特性決定を得るためには、何百万ものダミー情報及びノイズの試験パケットをシステ
ムに通過させる必要があり、従ってコンピュータシミュレーションには時間がかかり過ぎ
る。必要とされているのは、ハードウェア及びソフトウェアが、最終システム目標速度(
リアルタイム)に近い速度で動作する、運用システムの試験及び特性決定である。
ティカルポイントに投入される信号及びノイズの生成、ハードウェア及びソフトウェアの
クリティカルポイントからの信号及びノイズの収集、これらの信号と既知の良好な信号と
の比較、これらの信号の処理(特性決定のタイプに応じて、単純な処理又は複雑な方法で
の処理)、目的の内部信号を送出するためのソフト精査のサポート、並びにストリーム信
号の投入である。
及びツールが望まれている。
示する。ここでDUTは、複数の処理要素と、複数のメモリと、上記複数の処理要素と上
記複数のメモリとを通信可能に連結する高帯域幅相互接続ネットワーク(IN)とを含む
多重プロセッサアレイ(MPA)を含む。アプリケーションソフトウェアをリアルタイム
に最高動作速度で実行するMPAは、試験中のデバイス(DUT)であるか、又は試験中
のデバイス(DUT)に含まれる。
験用コードを含むよう修正してよく、これにより修正されたアプリケーションソフトウェ
アが生成される。修正されたアプリケーションソフトウェア中の試験用コードは、少なく
とも1つの副次的送信命令文を含んでよい。アプリケーションソフトウェアは、多重プロ
セッサアレイ(MPA)の第1のハードウェアリソース上で実行されるよう、及び/又は
上記第1のハードウェアリソースを使用するよう構成してよく、ここで試験用コードは、
第1のハードウェアリソースのうちの少なくとも1つ上で実行されるように構成してよく
、またMPAの1つ又は複数の第2のハードウェアリソースを使用するよう構成され、こ
こで上記1つ又は複数の第2のハードウェアリソースは、第1のハードウェアリソースと
は異なり、かつアプリケーションソフトウェアによって使用されず、またアプリケーショ
ンソフトウェアを実行するMPAは試験中のデバイス(DUT)を備える。
してDUTを刺激し、入力データに基づいてDUT内で第1のデータを生成し、第1の送
信命令文を実行して、上記修正されたアプリケーションソフトウェアが使用するために第
1のデータを提供し、少なくとも1つの副次的送信命令文を実行することにより、第2の
ハードウェアリソースのうちの少なくとも1つを用いて、第1のデータの少なくともサブ
セットを、MPAのエッジのピンに供給してよい。
サブセットを受信でき、この第1のデータの上記少なくともサブセットはDUTの分析に
使用できる。
ンに供給するにあたって、少なくとも1つの副次的送信命令文は、第1のデータの上記少
なくともサブセットをMPAのエッジのピンに供給するように、MPAの第1のダイレク
トメモリアクセス(DMA)エンジンをプログラムしてよく、ここで第1のDMAエンジ
ンは、(アプリケーションソフトウェアの実行には使用されない)第2のハードウェアリ
ソースのうちの1つである。アプリケーションソフトウェアは、MPAの第1のメモリに
第1のデータを記憶するよう構成してよく、ここで第1のメモリは、アプリケーションソ
フトウェアが使用する第1のハードウェアリソースのうちの1つであり、第2のハードウ
ェアリソースのうちの1つである第1のDMAエンジンを含む複数のDMAエンジンが第
1のメモリに関連付けられている。一実施形態では、第2のDMAエンジンは第1のメモ
リに関連付けられていてよく、ここで第2のDMAエンジンは、第1のメモリに第1のデ
ータを記憶するためにアプリケーションソフトウェアが使用する第1のハードウェアリソ
ースのうちの1つである。いくつかの実施形態では、第1のデータの上記少なくともサブ
セットをMPAのエッジのピンに供給するにあたって、少なくとも1つの副次的送信命令
文は第1のデータをフィルタリングしてよく、これによって第1のデータの上記少なくと
もサブセットを生成する。
プロセッサ要素上で実行されるよう構成してよく、少なくとも1つの副次的送信命令文は
、第1のハードウェアリソースの上記第1のプロセッサ要素上で実行されるよう構成して
よい。DUTは、MPA上でリアルタイムに最高動作速度で実行される、上記修正された
アプリケーションソフトウェアを備えてよい。いくつかの実施形態では、DUTは、DU
Tに連結された外部信号ソースからリアルタイムデータを受信して、DUTを刺激できる
。
ェア内に第1の送信命令文を配置するためにアプリケーションソフトウェアを分析するこ
と、及びアプリケーションソフトウェア内の第1の送信命令文の近傍に少なくとも1つの
副次的送信命令文を自動的に挿入することを含んでよい。また更なる実施形態では、アプ
リケーションソフトウェアの修正は、アプリケーションソフトウェア内に複数の送信命令
文を配置するためにアプリケーションソフトウェアを分析すること、及びアプリケーショ
ンソフトウェア内の各上記送信命令文の近傍に、対応する1つ又は複数の副次的送信命令
文を自動的に挿入することを含んでよい。あるいは又は更に、1つ又は複数の副次的送信
命令文を、アプリケーションソフトウェア内の複数の送信命令文それぞれの近傍に、(ユ
ーザが)手動で挿入してよい。
ーションソフトウェアが使用できるよう供給してよく、また第1のデータの上記少なくと
もサブセットは、MPAのINを通る第2のデータパスを介して、MPAのエッジのピン
に供給してよく、ここで第2のデータパスは第1のデータパスとは異なる。
又は実行してよく、上記ソフトウェア定義テストベンチは、DUT性能に対する影響が無
視できる程度である状態でDUTを分析できるよう構成してよい。
試験用コードを含むよう修正してよく、これにより修正されたアプリケーションソフトウ
ェアが生成され、ここで、修正されたアプリケーションソフトウェア中の試験用コードは
、少なくとも1つの副次的送信命令文を含み、ここで試験用コードは、MPAの1つ又は
複数の第2の異なるリソースを使用するよう構成され、ここで上記1つ又は複数の第2の
異なるリソースはアプリケーションソフトウェアによって使用されず、またアプリケーシ
ョンソフトウェアを実行するMPAは試験中のデバイス(DUT)を備える。
してDUTを刺激し、入力データに基づいてDUT内で第1のデータを生成し、第1の送
信命令文を実行して、上記修正されたアプリケーションソフトウェアが使用するために第
1のデータを提供し、副次的送信命令文を実行することにより、MPAの1つ又は複数の
第2のリソースのうちの少なくとも1つを用いて、第1のデータをMPAのエッジのピン
に供給してよい。
UTの分析に使用できる。
(MPA)を備える試験中のデバイス(DUT)を試験するための方法は、試験すること
が求められているアプリケーションソフトウェアを分析することを含んでよく、ここで上
記アプリケーションソフトウェアは、多重プロセッサアレイ(MPA)の第1のハードウ
ェアリソース上で展開されるよう構成され、MPAは、複数の処理要素と、複数のメモリ
と、上記複数の処理要素と上記複数のメモリとを通信可能に連結する高帯域幅相互接続ネ
ットワーク(IN)とを含む。本方法は更に、アプリケーションソフトウェアで生成され
たデータを分析のために複製するためにMPA上にハードウェアリソースを構成するよう
実行可能な試験プログラムコードを生成すること、及びアプリケーションソフトウェアを
MPAの第1のハードウェアリソース上で展開することを含んでよく、ここでアプリケー
ションソフトウェアを実行するMPAは、試験中のデバイス(DUT)を備える。入力デ
ータを供給してDUTを刺激してよく、ここでDUTは、アプリケーションソフトウェア
をリアルタイムに最高動作速度で実行するMPAを備える。試験プログラムコードを実行
することにより、アプリケーションソフトウェアの実行に使用されていないハードウェア
リソースのうちの少なくとも1つを用いて、第1のデータの少なくともサブセットを、M
PAのエッジのピンに供給してよく、ここで第1のデータは、アプリケーションソフトウ
ェアが入力データに応答して実行する送信命令文に応答して生成される。試験プログラム
コードを実行することによって得られた第1のデータの上記少なくともサブセットを受信
でき、この第1のデータの上記少なくともサブセットはDUTの分析に使用できる。
、本発明の更なる理解を得ることができる。
として図面に示し、また本明細書で詳細に説明する。しかしながら、上記具体的実施形態
の図及び詳細な説明は、本明細書に開示する特定の形態に本発明を限定することを意図し
たものではなく、反対に、添付の請求項によって定義されるような本発明の精神及び範囲
内にある全ての修正例、均等物及び代替例を包含することを意図したものであることを理
解されたい。
以下の特許は、その全体を参照することにより、本明細書においてその全体が完全に論
述されているかのように、本明細書に援用されるものとする:
米国仮特許出願第61/724493号(2012年9月9日出願、発明の名称「Re
al Time Analysis and Control for a Multi
processor System」);
米国特許第7415594号(2003年6月24日出願、発明の名称「Proces
sing System With Interspersed Stall Prop
agating Processors And Communication Ele
ments」、発明者Michael B.Doerr、William H.Hall
idy、David A.Gibson、Craig M.Chase);
米国特許出願第13/274138号(2011年10月14日出願、発明の名称「D
isabling Communication in a Multiprocess
or System」、発明者Michael B.Doerr、Carl S.Dob
bs、Michael B.Solka、Michael R Trocino、Dav
id A.Gibson)。
以下は、本出願で使用する用語の解説である。
モリ媒体」は、インストール媒体(例えばCD−ROM、フロッピー(登録商標)ディス
ク104若しくはテープデバイス);コンピュータシステムメモリ若しくはDRAM、D
DR RAM、SRAM、EDO RAM、ラムバスRAM等のランダムアクセスメモリ
;又は磁気メディア(例えばハードドライブ)、光学ストレージ若しくはROM、EPR
OM、FLASH等の不揮発性メモリ等を含むことを意図している。メモリ媒体はその他
のタイプのメモリ又はその組み合わせも同様に含んでよい。更に、メモリ媒体は、プログ
ラムを実行する第1のコンピュータ内に配置してよく、及び/又はインターネット等のネ
ットワークを介して第1のコンピュータに接続された第2の異なるコンピュータ内に配置
してよい。後者の場合、第2のコンピュータは第1のコンピュータに、実行のためのプロ
グラム命令を提供してよい。用語「メモリ媒体」は、異なる位置、例えばネットワークを
介して接続された異なるコンピュータ内にあってよい2つ以上のメモリ媒体を含んでよい
。
体、及び/又は電気信号若しくは光信号等の信号を搬送するその他の物理的な伝送媒体。
接続を介して接続された複数のプログラマブル機能ブロックを備える、様々なハードウェ
アデバイスを含む。例としては、FPGA(フィールド プログラマブルゲートアレイ)
、PLD(プログラマブルロジックデバイス)、FPOA(フィールドプログラマブルオ
ブジェクトアレイ)及びCPLD(複合PLD)が挙げられる。プログラマブル機能ブロ
ックは、細粒度(例えば組み合わせ論理又はルックアップテーブル)から粗粒度(演算処
理装置又はプロセッサコア)に及ぶ範囲のものであってよい。プログラマブルハードウェ
ア要素は「再設定可能論理」と呼んでもよい。
ted Circuit:ASIC):この用語は、その通常使用される意味全てを有す
ることが意図されている。用語「ASIC」は、汎用プログラマブルデバイスではなく、
特定の用途に対してカスタマイズされた集積回路を含むことを意図したものであるが、A
SICは基本単位としてプログラム可能なプロセッサコアを含んでよい。携帯電話のセル
、MP3プレイヤーのチップ、その他多数の単一機能ICがASICの例である。ASI
Cは通常、Verilog又はVHDLといったハードウェア記述言語で記述される。
ある。用語「プログラム」は:1)メモリに記憶させることができ、プロセッサが実行可
能なソフトウェアプログラム;又は2)プログラマブルハードウェア要素を構成するため
に使用可能なハードウェア構成プログラムを含む。
含むことを意図したものであり、いずれのタイプのプログラム命令、コード、スクリプト
及び/若しくはデータ又はこれらの組み合わせを含み、これらはメモリ媒体に記憶でき、
プロセッサによって実行できる。例示的なソフトウェアプログラムは:例えばC、C++
、PASCAL、FORTRAN、COBOL、JAVA(登録商標)、アセンブリ言語
等の命令型又は手続き型言語であるテキストベースプログラム言語で書かれたプログラム
;グラフィカルプログラム(グラフィカルプログラム言語で書かれたプログラム);アセ
ンブリ言語プログラム;機械言語にコンパイルされたプログラム;及びその他のタイプの
実行可能なプログラムを含む。ソフトウェアプログラムは、何らかの方法で連携した2つ
以上のソフトウェアプログラムを含んでよい。
ラム又は構成するために使用できるプログラム(例えばネットリスト又はビットファイル
)。
ンピュータシステム、ワークステーション、ネットワーク家電、インターネット家電、パ
ーソナルデジタルアシスタント(PDA)、グリッドコンピューティングシステム若しく
はその他のデバイス又はデバイスの組み合わせを含む、様々なタイプの計算又は処理シス
テムのいずれか。一般に、用語「コンピュータシステム」は、メモリ媒体からの命令を実
行する少なくとも1つのプロセッサを有するいずれのデバイス(又は複数のデバイスの組
み合わせ)を包含するものとして広く定義できる。
ユーザ入力を必要とせずに、コンピュータシステムが実施する動作又は操作(例えばコン
ピュータシステムが実行するソフトウェア)について用いる。従って用語「自動的に」は
、ユーザが手動で実施又は指定する操作(ここでユーザが操作を直接実施するために入力
を提供する)と対照的なものである。自動処理は、ユーザが提供する入力によって開始さ
れる場合があるが、これに続く「自動的に」実施される動作は、ユーザが指定するもので
はなく、即ち「手動で」実施される(ユーザが各動作の実施を指定する)ものではない。
例えばユーザが、各フィールドを選択し、(例えば情報をタイピングすることによって、
チェックボックスを選択することによって、無線選択によって等で)情報を指定する入力
を提供することによって、電子フォームを埋める場合、仮にコンピュータシステムがユー
ザの動作に応答して上記フォームを更新しなければならないとしても、これは上記フォー
ムを手動で埋めたことになる。このようなフォームはコンピュータシステムによって自動
で埋めることができ、この場合コンピュータシステム(例えばコンピュータシステム上で
実行されるソフトウェア)は、フォームのフィールドを分析して、フィールドへの回答を
指定するいずれのユーザ入力を必要とせずにフォームを埋める。上述のように、ユーザは
フォームを自動で埋める動作を発動する場合はあるが、実際にフォームを埋める動作には
関わらない(例えばユーザはフィールドへの回答を手動で指定せず、回答は自動的に完了
する)。本明細書は、ユーザが行う動作に応答して自動的に実施される操作の様々な例を
提供する。
計、実装、確認、展開、保守を通してユーザの要件及び制約に対処する方法を指す。
これより、試験インストルメンテーションがデータ処理デバイス(特に多重処理デバイ
ス)及びこれらに関連するソフトウェア開発システム内に構築される、リアルタイム分析
及び制御(real time analysis and control:RTAC
)のためのシステムの様々な実施形態について説明する。RTACは、データ処理デバイ
スが製品アプリケーションを最高速度で実行している間に、保護されていないデバイスの
いずれの内部状態にアクセス(読み出し又は書き込み)し、データ処理デバイスが製品ア
プリケーションを実行している間に、デバイス内の保護されていないいずれの場所にデジ
タル信号ストリームを接続し、デジタル信号ストリームを様々な標準的方法(間引き、補
間、フィルタリング、ノイズ付加、パターン又は閾値に対するトリガ、フーリエ変換等)
で処理し、試験信号を生成して比較を行って信号を処理し、自律的に高速で動作し、ソフ
トウェア部品(「ビュー(view)」と呼ばれる)を用いて比較的容易に設定できるよ
うに構成できる。
を備える開発ソフトウェアを含み、自律的に動作でき、従ってソフトウェア開発コストを
削減でき、また適合可能な処理デバイスを使用する製品におけるアプリケーションソフト
ウェアの品質を改善できる。
る。例えば例示的な一実施形態では、MPAは3つ以上のPEを含んでよい。他の例示的
実施形態では、MPAのサイズ(アレイ内のPE、補助メモリ、関連する通信リソースの
数)は何らかの所定の数以上であってよく、様々な異なる実施形態において、この数は例
えば4、8、16、24、32、64等の所望の値を有してよい。より一般には、特定の
用途又は使用法に応じて、MPA内のPEの数はある特定の下限を有してよく、この下限
は必要に応じていずれの複数の値となるよう指定できる。
いくつかの実施形態では、リアルタイム制御(Real−Time Control:
RTC)の基本的な考え方は、リンカが、ランタイムソフトウェアが使用する変数及びパ
ラメータの、SM内での絶対位置を含むテーブルを生成するというものである。このリン
カテーブルは、アプリケーションソフトウェアの動作中に特定のアドレスに対して個々の
値を「ピーク(peek)」及び「ポーク(poke)」するために、例えばシリアルバ
スである二次相互接続ネットワークと共に使用してよく、これ以外の点で二次相互接続ネ
ットワークに干渉することはない。MPAがそのハードウェア内に、一次相互接続ネット
ワーク(PIN)とは独立したシリアルバス等の二次相互接続ネットワーク(SIN)を
有する場合、無干渉とすることもできる。SINは典型的には、高帯域幅PINよりも大
幅に低い帯域幅を有し、従ってSINはアプリケーションソフトウェアによって使用され
ない。
ing Communication in a Multiprocessor Sy
stem」)に開示されており、この特許出願は既に参照により本出願に援用されている
。
ールを提供してよく、RTCツール(これはRTACツールの一部であってよい)は、「
書き込み(値、アドレス)」を複数のSINコマンドの組に自動的に翻訳し、これらコマ
ンドをPCから開発システムボードへ、続いてDUTへと通信し、ここでこれらSINコ
マンドの実行は、特定のアドレスの変数/パラメータに特定の値を書き込む。
置及びアドレス情報を得てよい。RTCツールを呼び出して、又は使用して、「読み出し
(アドレス)」をSINコマンドに翻訳し、このSINコマンドを続いてDUTへと通信
してよい。実行時、内部の値を読み出し、PCと通信してこれを戻して表示してよい。ス
クリプトを用いて多数の変数/パラメータを変更してよいが、アレイを扱うために汎用ス
クリプトを開発してよい。
いくつかの実施形態では、リアルタイム分析(real‐time analysis
:RTA)ツール(これはRTACツールの一部であってよい)を提供してよく、これは
、ワークステーション、即ち例えばPC/ラップトップコンピュータ又は他のいずれのタ
イプの所望のコンピュータであるホストコンピュータ上で実行される全体制御プログラム
を含み、これは、試験中のデバイス(DUT)及び最終的な用途に適切であるクロック速
度でMPA上で動作するそのプリケーションソフトウェアを動作させるソフトウェア定義
テストベンチ(SDTB)を管理する(及びいくつかの実施形態ではその一部と考えるこ
ともできる)。
図9は、一実施形態による、アプリケーションソフトウェアを実行するMPAを含むD
UTを試験するためのシステムを示す。図示したように、この例示的実施形態では、この
システムは、ホストコンピュータ、開発システムとDUTを試験するために構成されたテ
ストベンチとを試験設備と共に含む開発ボード、そしてこの特定の場合においてはプロセ
ッサIC(集積回路)、並びに例えば論理アナライザ又はオシロスコープ及び外部信号ソ
ース(例えばビデオカメラ)といった機器を含む。いくつかの実施形態では、ホストコン
ピュータ、開発ボード及び上記機器は、本記述の実施形態を実装できるソフトウェア定義
テストベンチを構成できる。
集するために、例えば1つ若しくは複数の試験ベクタ及び/又は信号ストリームといった
(少なくともいくつかの)入力データを提供するよう構成してよいが、いくつかの実施形
態では、入力データは、図9に示すように、場合によっては開発ボードを介してDUTに
連結された外部信号ソースからのリアルタイム信号(例えばデータ)を含んでよい。SD
TBは、DUTと同等の速さとなるよう、またDUTの性能に無視できる程度の影響しか
及ぼさないよう設計してよい。SDTBは、DUTに刺激及び応答試験ベクタを供給する
よう構成してよく、その動作に関するデータを収集する。SDTBは、精査された信号を
サブサンプリングしてPCのデータ処理要件を低減するよう構成してよく、いくつかの実
施形態では、合成機器及び模擬的RFアナログチャネル障害を含むように拡張できる。
DUTを試験するための例示的システムのハイレベル図である。図示したように、このシ
ステムは少なくとも、ホストコンピュータがここで開示する新規の技術の少なくとも一部
分を実装している点で図7の従来技術のシステムとは異なる。より具体的には、ホストコ
ンピュータは、ここで開示する新規の方法の実施形態を実施するために実行できるプログ
ラム命令と共に構成され、例えば、アプリケーションソフトウェア及び/又は外部試験用
コードを、実行中にアプリケーションソフトウェアが生成したデータの少なくともサブセ
ットを複製する(及び場合によってはフィルタリング又はその他の処理を行う)ように構
成し、例えば通常使用中に、即ち試験/デバッグ環境又はコンテキストの外で、アプリケ
ーションソフトウェアによって使用されないMPAのハードウェアリソースをプログラミ
ングすることによるデバッグ又は分析のために、データ(の少なくともサブセット)をM
PAの境界に搬送する。この複製及び/又はフィルタリング若しくはその他の処理を施さ
れたデータをここでは「副次的データ(auxiliary data)」又は「副次的
ストリームデータ(auxiliary stream data)」と呼んでよい。な
お、様々な実施形態では、フィルタリングはデータのサンプリングを含んでよく、従って
副次的データの量はオリジナルデータよりも少なくすることができる。別の例示的実施形
態では、フィルタリングは、例えばデータを平均してオリジナルデータに対応するより低
解像度のデータを生成することによる、データの削減を含んでよい。他のいずれの種類の
フィルタリング(処理)を必要に応じて使用してよい。
上述のRTAシステムのコンセプトの1つの有用な特徴は、アプリケーションの性能に
対して影響を無視できる程度にしか、又は全く及ぼすことなく、DTU内の高帯域幅デー
タフローを精査できる点である。これは、ソフトウェア開発ツールのために開発されたソ
フトウェアプローブが、DUTに対してコード及び実行サイクルをごくわずかにしか(典
型的には1%未満しか)追加しないことによって可能となる。アプリケーションソフトウ
ェアは典型的には、全ての利用可能なMPAリソースを消費するわけではなく、またデー
タのブロックを処理するために割り振られた時間全てを消費するわけではないため、サイ
クル、電力放散及び/又はメモリの使用が1%増大してもほとんど感知できない。
のデータのブロックの少なくとも一部分の読み出し(及び場合によってはフィルタリング
又はその他の処理)を複製し、そのデータをMPA上の、他の目的で使用されないバッフ
ァに書き込む。いくつかの実施形態ではPEがこれを行ってよいが、ハードウェアDMA
エンジンがはるかに効率的であり(電力の放散が小さく)、従って他の実施形態では、可
能な全ての場合においてDMAエンジンを使用してよい。
された全てのデータをどのように処理するかである。いくつかの実施形態では、これらの
データを可能な限り迅速にフィルタリング及びサブサンプリングしてよい。従って一実施
形態では、副次的ストリームデータバッファ又はプローブストリームへのアクセスを有す
るMPA上の他の目的で使用されないPEを、データをフィルタリング及びダウンサンプ
リングして、得られたデータを並列ポートへ、そして更にホストコンピュータへ送信する
ようにプログラミングしてよい。場合によっては、データストリームをタップするDMA
エンジンによってサブサンプリングを完全に達成してよい。
るためにオンチップで必要な他の試験制御機能を提供してよい。これらは、試験刺激とし
て又はチャネル障害のために使用するための、合成信号及びノイズの生成を含んでよい。
ture amplitude modulation:QAM)である異なる変調に関
する信号空間ダイヤグラムをサポートするソフトウェアを含んでよく、入力される刺激は
制御されるため、ソフトウェアはビットエラーレート、パケットエラーレート等を蓄積で
きる。いくつかの実施形態では、ソフトウェアは、ベクタ信号分析のために、特定の理想
的な信号を実際の信号と比較するよう構成してよい。
るか又はその他の方法で修正して、実験をより効率的なものとすることができる。例えば
高い信号対ノイズ比(signal‐to‐noise ratio:SNR)から低い
SNRへのSNRのスイープは、高いSNRに関して低いパケットカウントで始まり、よ
り低いSNRに関してパケットカウントがより高く変化し、信頼度要件を維持できる。
、DUTがMPAチップ上で動作するのと同等に迅速に蓄積できる。MPAが製品設計値
より早いクロックを供給されている場合、上記結果は設計目標の「リアルタイム」よりも
早く蓄積できる。
これより、ここで開示する技術の様々な例示的実施形態及び実装形態について説明する
。しかしながら、説明される特定の実施形態及び技術は、本発明をいずれの特定の形態、
機能又は外観に限定するものではないことに留意されたい。例えばこれらの実施形態のう
ちのいくつかについては、具体的な用語、構文又は要素を用いて説明するが、記載される
用語、構文又は特定の要素は例示のみを目的としたものであり、考察されている実施形態
をいずれの特定の名称、構文、形態、構造又は外観のセットに限定することを意図したも
のではない。
図11は、一実施形態による、多重プロセッサシステム用のソフトウェアを開発するた
めの例示的な方法のフローチャートである。より具体的には、図9は、フローにおいてプ
ローブを挿入できる例示的な場所を示す。上述のように、ここで開示する技術はツールに
よって実装でき、このツール自体は多数のツール又はモジュールを含んでよい。いくつか
の実施形態では、このツールはISDEから又はISDE内で発動してよく、他の実施形
態ではこのツールはスタンドアロン型ツールとして動作してよい。いくつかの実施形態で
は、このツールは呼び出し可能な機能及び/若しくは定義された構造のツールキットとし
て、又はソフトウェアスイートとして実装してよい。
ム言語での)ソフトウェアアプリケーションの完全な設計、及び「言語のコンパイル/ア
センブリ」の受容を含んでよく、ここではコンパイラを用いてソースコードをモジュール
単位のアドレス再配置可能なオブジェクトコードに翻訳し、続いてアセンブラを用いて、
モジュール単位の機械コードを生成し、最後にリンカを用いて、プログラム全体の実行可
能なバイナリイメージを生成する。これらのステージのいずれにおいて、及びこれらのス
テージの間に、最適化を実施してもよい。上述のように、「設計を処理してチッププログ
ラミングファイルを生成する」と記された最適化を含む、このようなコンパイル、アセン
ブリ、リンク(バイナリイメージ作成)プロセスは、「メイクファイル」内に記憶された
オペレーティングシステムへの命令によって自動化してよい。プログラムを試験するには
、アプリケーションプログラムを対象ハードウェア上で実行する又は動作させるために、
一般にはバイナリイメージを対象デバイスのメモリにロードする(これは図11において
、「チッププログラミング情報」を準備して実装することとして表されている)。上で示
したように、プログラムは対象ハードウェア上で実行され、本方法はワークステーション
(ホストコンピュータ)との通信を含む。また図示したように、本方法はテストハーネス
との通信、結果として得られたデータの処理、ワークステーション(ホストコンピュータ
)上での又はワークステーション(ホストコンピュータ)における結果の表示を含んでよ
いが、いくつかの実施形態ではこれに加えて又はこれの代わりに、結果を後で閲覧するた
めに、例えばローカルに又はネットワークを介してストレージデバイスに記憶してよい。
に挿入してよい。例えば様々な実施形態では、1つ又は複数のプローブを、特にリソース
割り振りの前、リンキングの後及び/又は実行中に挿入してよい。様々な実施形態ではプ
ローブを自動的に挿入してよく、又は以下で議論するように、例えばユーザ(例えば開発
者若しくは試験者)によって手動で挿入してよいことに留意されたい。
された制御プログラムを含んでよい。ソフトウェア定義テストベンチは、試験中のデバイ
ス(DUT)及びDUT上で実行されるアプリケーションソフトウェアをリアルタイムに
試験するよう構成してよく、ここでDUTは、複数の処理要素と、補助メモリと、上記複
数の処理要素と上記補助メモリとを通信可能に連結する高帯域幅相互接続ネットワーク(
IN)とを含む多重プロセッサアレイ(MPA)を含む。ソフトウェア定義テストベンチ
はまた、例えば試験ベクタ及び/又は信号ストリームである入力データを供給して、DU
Tを刺激し、DUTの刺激によって得られたデータを受信するよう構成してよい。更に又
はあるいは、DUTは、DUTに連結された外部信号又はデータソースから、入力データ
、即ち例えばビデオカメラからのリアルタイム信号を受信するよう構成してよい。
している間に、DUT及びアプリケーションソフトウェアをリアルタイムに最高動作速度
で分析(例えば試験)するよう構成してよい。いくつかの実施形態では、ソフトウェア定
義テストベンチは、DUT及びアプリケーションソフトウェアの性能に全く影響を及ぼす
ことなく、DUT及びアプリケーションソフトウェアを分析するよう構成してよく、他の
実施形態では、DUT及びアプリケーションソフトウェアの性能に対する影響はゼロでは
ないものの無視できる程度であってよく、即ちユーザが検出できないほど小さいか、アプ
リケーションの動作に測定可能な影響がないほど小さいか、又は以下でより詳細に議論す
るように何らかの特定された許容誤差内であってよい。一実施形態では、MPAは、MP
Aの第1の部分を用いてソフトウェアアプリケーション(又はアプリケーションソフトウ
ェア)を実行するよう構成してよく、またツールは、MPAの第2の部分に対する1つ又
は複数のソフトウェアプローブを自動的に構成するよう構成してよい。DUTがアプリケ
ーションソフトウェアを実行している間に、DUT及びアプリケーションソフトウェアを
最高動作速度で分析するために、1つ又は複数のソフトウェアプローブは、分析又は制御
のために、実行中にソフトウェアアプリケーションに対してデータの読み書きを行うよう
構成してよい。更なる詳細を以下で提供する。
いくつかの実施形態では、リアルタイムデバッグは、アプリケーションランタイムソフ
トウェアを実行しているハードウェアDUTに「デバッグプローブ」を挿入することによ
って実装してよく、これにより内部信号を監視する。理想的には、デバッグプローブは完
全に非侵襲性であり、即ちユーザのアプリケーションソフトウェアの動作に対して一切の
影響を及ぼさない。いくつかの状況ではこれが成立し得るが、ほとんどの状況では、上記
影響は無視できる程度のものとなり、いくつかの状況では、プローブの挿入に十分なリソ
ースが存在しない場合があるか、又はプローブの挿入に対するセキュリティ障壁が存在す
る場合がある。なお、用語「無視できる程度の影響(negligible effec
ts)」、「リアルタイム(real time)」は、特定の応用分野又は考慮される
使用法に応じて異なる許容誤差レベルを示してよい。例えばいくつかの実施形態では、こ
れらの用語は、試験がDUT及び/又はアプリケーションの性能に1%未満の影響を及ぼ
す状態で実施されることを意味してよい。同様に他の様々な例示的実施形態では、許容誤
差は、例えば指定された要件に対して0.1%未満、0.5%未満、1%未満、2%未満
、3%未満、4%未満、5%未満等であってよい。より一般には、様々な異なる実施形態
において、許容誤差(即ち「無視できる程度の(negligible)及び「リアルタ
イムに最高動作速度で(real time at full operational
speed)」の意味)は、いずれの所望の値となるように適宜指定してよい。
使用しない通信リソースといったMPAハードウェアファブリック上で実行されるタスク
として実装してよい。プローブは所望のデータを、開発ボード及びソフトウェア開発ツー
ルのためのホストマシンとして機能する接続されたPCへ、又は論理アナライザ等のデバ
イスへ、チップ外に送出してよい。ホストマシン上では、データをファイル内に配置し、
グラフィック表示し、及び/又はスピーカ若しくはビデオモニタ等の取り付けられたデバ
イスに送出してよい。またホストマシンはDUTに試験信号入力データを高速で供給して
よく、これが直接行われない場合は、DUTに隣接するか又はDUT近傍のSDRAMに
入力データファイルを転送することによって行われる。いくつかの試験に関して、入力デ
ータはDUT上で生成されるが、他の場合においては外部信号生成器を使用してよい。
形態では、プローブはサンプリング部分、データ処理部分、チップ出力部分を含んでよい
。いくつかの実施形態では、MPAはデータをホストマシンに送信するために、データを
パケットとして形成又はフォーマットしてよく、他の実施形態では、MPAはこの目的の
ためにデータを別のチップに送信してよい。
プローブのサンプリング部分を実装するための1つの例示的な方法は、PEタスク内に
おいて、対象の信号に関する第1の「送信」命令文を探し、第1の送信の後に第2の(副
次的)送信命令文を挿入することであり、この第2の(副次的)送信命令文は同一の信号
に対するものであるが、関連する通信経路がDMRを異なる方向から出るようにし、この
経路を自由経路に沿ってチップI/Oポートへと配向するものである。これら送信命令文
を両方とも含むタスクを再コンパイルし、アプリケーションソフトウェアの残りの部分と
リンクさせて、試験及び分析のための単一のタップを有するバイナリイメージを生成して
よい。続いて、送信タスクが対象の信号のデータのブロックを送信するたびに、これは同
一のデータのブロックをプローブにも送信する。これは、プローブが非侵襲性であるとい
う要件に完全には適合しない。というのは、送信タスクは第2の送信を実行しなければな
らず、これはタスクを実行するためのサイクルを追加するからである。しかしながら、第
2の送信が、アプリケーションソフトウェアが使用していないハードウェアリソースを利
用する場合、上述のコストを緩和できる。例えば第2の(副次的)送信命令文がDMAエ
ンジンを使用する場合、PEはDMA制御レジスタの書き込みに対して数PEクロックサ
イクル分しか遅延しないものとなり得、そしてPEはアプリケーションタスクと共に継続
できる。通常これらの追加のサイクルは、タスクに割り振られた時間に比べて無視できる
程度のものである。別の例として、いくつかの実施形態では、第2の又は副次的送信命令
文は、オンチップネットワークを利用して、プローブデータをMPAのエッジに供給して
よい。
DUT)を試験するための方法のハイレベルフローチャートである。DUTは多重プロセ
ッサアレイ(MPA)を含んでおり、MPAの様々な実施形態は上述した通りである。図
12に示す方法は、特にこれまでに図示したコンピュータシステム又はデバイスのいずれ
と組み合わせて使用してよい。図示した例示的実施形態では、本方法は、その一部をソフ
トウェア定義テストベンチによって、またその一部をMPA上で実行される(修正された
)アプリケーションソフトウェアによって実行され、これは図12において「ソフトウェ
ア定義テストベンチ100」及び「修正されたアプリケーションソフトウェア200」で
示した通りである。
異なる順序で実施してよく、又は省略してよい。また必要に応じて追加の方法要素を実施
してもよい。図示したように、この方法は以下のように動作できる。
例えばメモリ媒体に記憶してよい。アプリケーションソフトウェアは、MPAの第1のハ
ードウェアリソース上で実行されるよう展開可能となり得る。MPAは上述のように、複
数の処理要素と、複数のメモリと、上記複数の処理要素と上記複数のメモリとを通信可能
に連結する相互接続ネットワーク(IN)とを含んでよい。
用コードを含むように修正して、修正されたアプリケーションソフトウェアを生成してよ
い。修正されたアプリケーションソフトウェア内の試験用コードは、少なくとも1つの副
次的送信命令文を含んでよい。
含まれてよく、即ち例えばソフトウェア定義テストベンチによってアプリケーションソフ
トウェア内に含める操作を発動又は実施する直接的なユーザ入力なしに、含まれてよい。
例えばアプリケーションソフトウェア内に第1の送信を配置するためにアプリケーション
ソフトウェアを分析してよく、アプリケーションソフトウェア内の第1の送信命令文の近
傍に副次的送信命令文を自動的に挿入してよい。更にいくつかの実施形態では、アプリケ
ーションソフトウェア内に複数の送信命令文を配置するためにアプリケーションソフトウ
ェアを分析してよく、プリケーションソフトウェア内の上記複数の送信命令文それぞれの
近傍に、対応する1つ又は複数の副次的送信命令文を自動的に挿入してよい。よって試験
用コードは、複数の副次的送信命令文を含んでよい。なおいくつかの実施形態では、アプ
リケーションソフトウェア内のどの送信命令文が目標の送信命令文であるかをユーザが選
択又は指示してよく、これに従って副次的送信を自動的に挿入してよい。換言すると、ユ
ーザは、どの送信命令文(又は目標の信号/データ)を精査すべきかを指定してよく、本
方法又はツールは、選択又は指示された送信命令文それぞれの近傍に、それぞれ1つ又は
複数の副次的送信を自動的に挿入してよい。
よく、例えばユーザは試験用コードをアプリケーションソフトウェアに、例えばエディタ
を介して、又はソフトウェア定義テストベンチ以外のプロセスによって、挿入してよい。
更なる実施形態では、自動技術と手動技術との様々な組み合わせを利用してよい。例えば
ツールは送信命令文を自動的に発見又は配置してよく、ユーザは目標の送信命令文を指示
又は選択して、これに従って副次的送信命令文を手動で挿入してよい。他の実施形態では
、ユーザは送信命令文の配置を手動で決定してよく、またどの送信命令文が目標のもので
あるかを決定してよく、副次的送信を手動又は自動で挿入してよい。
ース上で展開してよい。この展開は、MPAの第1のハードウェアリソースを使用するた
めにアプリケーションソフトウェアを展開すること、及び試験コードを、第1のハードウ
ェアリソースのうちの少なくとも1つにおいて実行され、かつMPAの1つ又は複数の第
2のハードウェアリソースを使用するよう構成されるようにするために展開することを含
んでよく、ここで第2のハードウェアリソースは第1のハードウェアリソースとは異なり
、またアプリケーションソフトウェアによって使用されることはない。修正されたアプリ
ケーションソフトウェアをリアルタイムに最高動作速度で実行するMPAは、試験中のデ
バイス(DUT)を備えてよく、即ちDUTを含むか、DUTであるか、又はDUTに含
まれていてよい。
ハードウェアリソース上で、例えばソフトウェア定義テストベンチによって自動的に展開
してよい。他の実施形態では、修正されたアプリケーションソフトウェアをMPAの第1
のハードウェアリソース上で、何らかの他の作因によって、例えばユーザが手動で、又は
ソフトウェア定義テストベンチ以外のプロセスによって、展開してよい。
UTを刺激してよい。いくつかの実施形態では、入力データのうちの少なくともいくつか
は、ソフトウェア定義テストベンチによって、例えばホストコンピュータによって供給さ
れて、DUTを刺激してよい。例えばソフトウェア定義テストベンチは、DUT/アプリ
ケーションソフトウェアのための入力データのセットを含む試験ベクタを供給してよく、
またいずれの所望のタイプ及び数のデータ又は信号を含んでよい。
UTに連結された外部信号(データ)ソースから入力データを受信してよい。一実施形態
では、外部信号ソースは、DUTを刺激するためのリアルタイム及び/又は実環境データ
を供給してよい。換言すると、DUTは、DUTに連結された外部信号ソースからリアル
タイムデータを受信して、DUTを刺激してよい。外部信号ソースの例としては特に:ビ
デオカメラ;ルータ、モデム、ハブ等のネットワークデバイス;センサ;その他のシステ
ムが挙げられるがこれらに限定されない。なお様々な実施形態では、必要に応じていずれ
のタイプの外部信号ソースを使用してよい。
行してよい。換言すると、DUT/MPA及びアプリケーションソフトウェアは試験中で
あるものの、修正されたアプリケーションソフトウェアを通常動作中と同等の速度(又は
事実上同等の速度)で実行してよい。上述のように、修正されたアプリケーションソフト
ウェアを「リアルタイムに最高動作速度で」実行するとは、修正されたアプリケーション
ソフトウェアを実行する際のシステムの性能が、通常動作中(例えば試験又はデバッグ中
でない場合)のシステムの性能の何らかの特定の許容誤差内、例えば所望又は必要に応じ
て0.1%未満、0.5%未満、1%未満、2%未満、4%未満、5%未満等であること
を意味する。より一般には、これもまた上述のように、許容誤差は、いずれの所望の値と
なるように適宜指定してよく、これによっていずれの特定のアプリケーションに対して「
リアルタイムに最高動作速度で」を定義する。従ってここで開示する技術を使用して、ア
プリケーションソフトウェアを実行するDUTの性能を含むシステム性能に対して無視で
きる程度の影響しかない状態で、DUTを分析できる。
ソフトウェアによってDUT内で生成してよい。換言すると、入力データに応答して、M
PA上で実行される修正されたアプリケーションソフトウェアは第1のデータ(いくつか
の実施形態では信号と見做される場合もある)を生成してよい。いくつかの実施形態では
、生成された第1のデータを、第1のデータを計算するMPAの処理要素内の、又は上記
処理要素に隣接したローカルメモリ、例えば隣接するDMRのレジスタ又はメモリに記憶
させてよい。
つかの実施形態では、上記生成は、MPAの第2のメモリに第1のデータを記憶させるこ
とを含み、ここで第1のメモリはアプリケーションソフトウェアが使用する第1のハード
ウェアリソースのうちの1つであり、また1つ又は複数の第2のハードウェアリソースの
うちの1つである第1のDMAエンジンを含む複数のDMAエンジンが第1のメモリに関
連付けられている。更に一実施形態では、第2のDMAエンジンもまた第1のメモリに関
連付けられてよく、ここで第2のDMAエンジンは、アプリケーションソフトウェアが使
用する第1のハードウェアリソースのうちの1つである。
てよく、ここで第1の送信命令文は、修正されたアプリケーションソフトウェアが使用す
るための第1のデータを提供する。換言すると、修正されたアプリケーションソフトウェ
アは第1の送信命令文を実行して、修正されたアプリケーションソフトウェアの何らかの
他の部分又は機能に対して第1のデータを供給してよい。第1の送信命令文は、MPAの
第1のハードウェアリソースのうちの1つにおいて実行してよい。
スのうちの1つにおいて副次的送信命令文を実行し、第2のハードウェアリソースのうち
の少なくとも1つを用いて、第1のデータの少なくともサブセットをMPAのエッジのピ
ンに供給してよい。例えば一実施形態では、(第1のデータの少なくともサブセットをM
PAのエッジのピンに供給するための)副次的送信命令文の実行は、第1のデータの少な
くともサブセットをMPAのエッジのピンに供給するようにMPAの第1のダイレクトメ
モリアクセス(DMA)エンジンをプログラムしてよく、ここで第1のDMAエンジンは
、アプリケーションソフトウェアが使用しないMPAの1つ又は複数の第2のハードウェ
アリソースのうちの1つである。(第1のハードウェアリソースから)第1のDMAエン
ジンへの第1のデータのデータ伝送のこのようなオフロードは、データ伝送性能によって
、実行される(修正された)アプリケーションソフトウェアの動作性能が(上述のような
特定の許容誤差を超えて)劣化するのを防止できる。従って副次的送信命令文は、第2の
ハードウェアリソースのうちの1つ、例えば第1のDMAエンジンによってアプリケーシ
ョンソフトウェアをそっと「タップ」し、これによって分析を目的として第1のデータの
コピーを生成するよう動作してよい。
正されたアプリケーションソフトウェアが使用できるよう供給してよく、また第1のデー
タは、MPAのINを通る第2のデータパスを介して、MPAのエッジのピンに供給して
よく、ここで第2のデータパスは第1のデータパスとは異なる。
テストベンチ(例えばホストコンピュータ)が、例えばMPAのエッジのピンを介して受
信してよい。受信された第1のデータは、DUTの動作を分析するために、例えばアプリ
ケーションソフトウェアを試験及びデバッグするために使用できる。
テストベンチによって実施してよい。例えば例示的な一実施形態では、上述の修正及び受
信をソフトウェア定義テストベンチが実施してよく、ここでソフトウェア定義テストベン
チは、DUTの性能に対する影響が無視できる程度である状態で、DUTを試験する。
モリ媒体は、多重プロセッサアレイ(MPA)の第1のリソース上で展開されるよう、及
び/又は上記第1のリソースを使用するよう構成されたアプリケーションソフトウェアを
記憶してよく、ここでMPAは、複数の処理要素と、複数のメモリと、上記複数の処理要
素と上記複数のメモリとを通信可能に連結する高帯域幅相互接続ネットワーク(IN)と
を含む。メモリ媒体は、試験することが求められているアプリケーションソフトウェアを
、試験用コードを含むように修正して、修正されたアプリケーションソフトウェアを生成
するためにプロセッサが実行できる、プログラム命令を更に含んでよく、ここで修正され
たアプリケーションソフトウェア内の試験用コードは、少なくとも1つの副次的送信命令
文を含む。上述のように、試験用コードは、MPAの1つ又は複数の第2の異なるリソー
スを使用するよう構成してよく、ここで上記1つ又は複数の第2の異なるリソースはアプ
リケーションソフトウェアによって使用されず、またアプリケーションソフトウェアを実
行するMPAは試験中のデバイス(DUT)を備える。
してDUTを刺激し;入力データに基づいてDUT内で第1のデータを生成し;第1の送
信命令文を実行して、修正されたアプリケーションソフトウェアが使用するための第1の
データを提供し;副次的送信命令文を実行して、第1のデータをMPAのエッジのピンに
供給するようにMPAのダイレクトメモリアクセス(DMA)エンジンをプログラムする
ように構成してよく、ここでDMAエンジンは、MPAの1つ又は複数の第2のリソース
のうちの1つである。プログラム命令は更に、DMAエンジンから得られる第1のデータ
を受信するために実行可能であってよく、ここで第1のデータはDUTを試験するために
使用できる。
プロセッサアレイ(MPA)で実行可能なプログラム命令を記憶してよく、このプログラ
ム命令はアプリケーションソフトウェアと、アプリケーションソフトウェアに挿入された
試験用コードを含む。プログラム命令は:入力データを受信し;入力データに基づいて第
1のデータを生成し;アプリケーションソフトウェアにおいて第1の送信命令文を実行し
て、アプリケーションソフトウェアが使用するための第1のデータを提供し;アプリケー
ションソフトウェアに挿入された試験用コードからの少なくとも1つの副次的送信命令文
を実行して、第1のデータをMPAのエッジのピンに供給するようにMPAのダイレクト
メモリアクセス(DMA)エンジンをプログラムするように、実行可能であってよい。こ
れもまた上述のように、第1のDMAエンジンは、アプリケーションソフトウェアが使用
しないMPAのハードウェアリソースであってよい。第1のデータはDUTを分析するた
めに使用できる。
文を利用して、MPA上の、他の目的で使用されない又はアイドル状態のDMAエンジン
をプログラムし、実行されているアプリケーションソフトウェアから目標のデータ(又は
信号)を抽出し、これを、システムの性能に有意な影響を与えることなく、MPAのエッ
ジに供給する。このようなデータ又は信号を複製及び抽出するための他の技術も考えられ
、これらを以下に説明する。
図13は、例えば図12の副次的送信命令文の使用とは対照的に、MPAから目標のデ
ータ又は信号を複製及び抽出するために、アプリケーションソフトウェアの外部の試験用
コード(試験プログラムコードとも呼ばれる)を使用する、DUTを試験するための例示
的な一実施形態による方法のハイレベルフローチャートである。図12の方法と同様に、
DUTは多重プロセッサアレイ(MPA)を含んでおり、MPAの様々な実施形態は上述
した通りである。図12に示す方法は、特にこれまでに図示したコンピュータシステム又
はデバイスのいずれと組み合わせて使用してよい。様々な実施形態では、図示した方法要
素は、同時に若しくは図示したものと異なる順序で実施してよく、又は省略してよい。ま
た必要に応じて追加の方法要素を実施してもよい。図示したように、この方法は以下のよ
うに動作できる。
析してよい。アプリケーションソフトウェアは、多重プロセッサアレイ(MPA)の第1
のハードウェアリソース上で展開されるよう構成してよい。図12の方法と同様に、MP
Aは、複数の処理要素と、複数のメモリと、上記複数の処理要素と上記複数のメモリとを
通信可能に連結する高帯域幅相互接続ネットワーク(IN)とを含む。例えば一実施形態
では、ソフトウェア定義テストベンチはアプリケーションソフトウェアを自動的に分析し
て、目標のデータ又は信号が生成される場所及び/又は時点を決定してよい。
目的としてアプリケーションソフトウェア内に生成されたデータの少なくともサブセット
を複製するようMPA上のハードウェアリソースを構成するために実行可能である。いく
つかの実施形態では、試験プログラムコードの生成は自動であってよく、例えばコードを
指定する直接的なユーザ入力なしに、ソフトウェア定義テストベンチによって実施してよ
い。他の実施形態では、ユーザは、例えばソフトウェア定義テストベンチのエディタ又は
プログラム開発環境を介して、試験プログラムコードの少なくとも一部分を生成してよい
。
上で展開してよく、ここでアプリケーションソフトウェアを実行するMPAは試験中のデ
バイス(DUT)を備える。
アプリケーションソフトウェアをリアルタイムに最高動作速度で実行するMPAを備えて
よい。上述の方法と同様に、いくつかの実施形態では、DUTは、DUTに連結された外
部信号ソースからリアルタイムデータを例えば入力データとして受信して、DUTを刺激
してよい。
行に使用されていないハードウェアを用いてMPAのエッジのピンに第1のデータの少な
くともサブセットを供給してよい。第1のデータは、試験ベクタに応答してアプリケーシ
ョンソフトウェアが実行した送信命令文に応答して生成してよい(又は生成されたもので
ある)。いくつかの実施形態では、(第1のデータの少なくともサブセットをMPAのエ
ッジのピンに供給するための)試験プログラムコードの実行は、第1のデータの少なくと
もサブセットをMPAのエッジのピンに供給するようにMPAの第1のダイレクトメモリ
アクセス(DMA)エンジンをプログラムしてよく、第1のDMAエンジンは、アプリケ
ーションソフトウェアの実行に使用されていないMPAのハードウェアリソースであって
よい。換言すると、実行中、アプリケーションソフトウェアは、入力データに応答して第
1のデータを生成する送信命令文を実行してよく、その後試験プログラムを実行してよく
、これは、第1のデータの少なくともサブセットのコピーをMPAのエッジのピンに伝送
するように、DUTのDMAエンジンをプログラムする。
外の処理を含んでよい。例えば試験プログラムコード又は上記試験プログラムコードによ
ってプログラム若しくは制御される(第2のハードウェアリソースの)ハードウェアリソ
ースは、第1のデータ又はそのサブセットをフィルタリングしてよい。このフィルタリン
グはデータのサンプリングを含んでよく、従って副次的データの量はオリジナル(第1の
)データよりも少なくすることができる。別の例示的実施形態では、フィルタリングは、
例えばデータを平均してオリジナルデータに対応するより低解像度のデータを生成するこ
とによる、データの削減を含んでよい。平滑化、異常値の除去等を含む他のいずれの種類
のフィルタリング(処理)を必要に応じて使用してよい。
くともサブセットを、例えばソフトウェア定義テストベンチが受信してよい。第1のデー
タの上記少なくともサブセットは、DUTを分析するために使用できる。MPA及びDU
Tの様々な実施形態は、既に詳細に説明した通りである。
実行に使用されないMPAの処理要素、例えば第1のデータが記憶されているメモリの近
隣の処理要素上で実行してよい。他の実施形態では、試験プログラムコードは、MPAか
ら分離した別個のコンピュータシステム、即ち外部コンピュータシステム上で実行してよ
い。上述のようにいくつかの実施形態では、試験プログラムコードは更に、データをフィ
ルタリングするか、又は例えばサンプリング、削減といった他の処理を必要に応じて行う
よう動作してよい。
を提供するために、MPA内のシリアルバス(又はその他の二次相互接続ネットワーク(
SIN))を介してコマンドを提供してよい。例えば、上述のように第1のDMAを利用
する実施形態では、第1のDMAエンジンは、MPAのシリアルバス(又はその他の二次
相互接続ネットワーク(SIN))を介して、外部試験プログラムコード(又は試験用コ
ード)によってプログラムしてよい。
を介して、アプリケーションソフトウェアが使用できるよう供給してよく、また第1のデ
ータの上記少なくともサブセットは、MPAのINを通る第2のデータパスを介して、例
えばDMAエンジンによって、MPAのエッジのピンに供給してよく、ここで第2のデー
タパスは第1のデータパスとは異なる。
トベンチによって実施してよく、ここでソフトウェア定義テストベンチは、DUTの性能
に対する影響が無視できる程度である状態でDUTを試験する。
トウェアは連動して動作して、DUTがアプリケーションソフトウェアをリアルタイムに
最高動作速度で実行している間に、(アプリケーションソフトウェアを含む)DUTを分
析してよい。
てデータ伝送を実行する場合、SM内のバッファからINを介してチップI/Oポートに
データのブロックを移動させるよう構成できる経路を設定してよい。データ伝送の初めの
いくつかの語は、経路を設定するためのヘッダ情報であってよい。図14は例示的なシス
テムを示し、このシステムは、「DMAエンジン1」と記された第1のDMAエンジンに
データを送出し、第1のDMAエンジンはこのデータをメモリに伝送し、その後DMAエ
ンジン2が(オリジナル)データを指定された標的に送出し、DMAエンジン3がこのデ
ータのコピー、即ちここでは「プローブデータ」と呼ばれる副次的データを、例えば分析
のために送出する。
とにより、チップI/Oポートへの途上で処理してよく、ここで用語「自由な(free
)」は、「アプリケーションソフトウェアを実行する必要がない」ことを意味する。自由
なDMRの近傍の自由なPEは、このデータを処理(間引き又は圧縮等)するようプログ
ラムしてよい。別の通信経路を設定して、データをチップI/Oポートへ、そしてホスト
マシンへ案内してよい。
目標のデータ又は信号を複製/抽出するための、より侵襲性が低いがより複雑である別
の方法は、近隣のPEを利用して、特定のDMA伝送と関連する複数のレジスタのセット
をポーリングする。上記近隣のPEが伝送の開始を検出すると、上記PEは同一のデータ
を読み出してこれをチップから送出できる。これは非侵襲性の方法で実施できる。という
のは、上記近隣のPEが最低の優先度を有し、従って上記アプリケーションソフトウェア
の動作に一切干渉しないように、DMAレジスタ上に優先度を設定できるためである。従
って、データを送信している間に、DMAエンジンの背後でプローブはゆっくりと継続さ
れてよく、また時折、上記エンジンによって、又は同一のDMRにアクセスしているアプ
リケーション内の他の近隣のPEによって機能停止し得る。これにより、DMAエンジン
が終了しアプリケーションの送信PEに通知を行ってから数サイクル後に、上記近隣のP
Eによるデータの読み出しを終了させる。その短いタイムウィンドウの間に、送信PEは
データの修正を始めることができる。しかしながら、DMA伝送のバースト間に比較的長
いインターバルを有するのがより一般的であり、従って有効でないデータを読み出してし
まう蓋然性は小さい。
更に非侵襲性のプローブを、いくつかのMPAが提供するオンボードDMA‐FIFO
機能、例えばhx3100B HyperX[MPA]プロセッサチップのDMA‐FI
FO能力を用いて実装してよい。このアプローチでは、図15に示すように、3つのDM
Aエンジンを先入れ先出し(first‐in first‐out:FIFO)制御ブ
ロックに連結し、データのストリームを一次又はオリジナルデータストリームと、精査さ
れた又は副次的データストリームとに分割してよい。
へと送出され、DMAエンジン2はこのデータをメモリから指定された標的へと送出し、
DMA3エンジンはプローブデータ、即ち副次的データを、例えば分析のために送出する
。しかしながら、図14のアプローチとは対照的にこの実施形態では、FIFO制御要素
又は構成部品は3つのDMAエンジン全ての間に介在し、これによってDMAエンジンの
動作を調整して、データの損失又はデータの複製を防止できることに留意されたい。デー
タフロー制御は期間中ずっと継続させてよく、従ってこれにより「ダブルバッファリング
」という公知の技術が必要なくなる。
合、これはアプリケーションの物理的レイアウトを混乱させ得、これによって異なる挙動
がもたらされる場合があることに留意されたい。この異なる挙動は、2つの異なる様式で
発生し得る。
合)、追加のルーティングリソースにより、アプリケーション設計が、設計の性能を変化
させ得る、そして最悪の場合には異なる挙動を引き起こし得る、異なるルートのセットを
有してしまうことがある。第2に、プローブがDMAレジスタにアクセスすることによっ
てDMA伝送を直接監視している場合、適切なDMAに物理的に隣接する必要があり得る
。これはアプリケーション設計のレイアウトを混乱させ得る。最良の場合、プローブが使
用するプロセッサは、アプリケーション設計に元々占有されていなかったものである。し
かしながらこの場合でさえ、プローブは、他のDMRメモリのいずれかにアクセスした場
合にアプリケーション設計を変化させてしまう場合があり、異なるパターンのローカルメ
モリ競合が引き起こされる。これは、これらDMRに対する優先度を変化させて、プロー
ブが常に最低の優先度を有するようにすることによって対処できる。しかしながらこのよ
うに対処した場合でさえ、プローブはそのデータをチップから送信することを必要とし、
従ってルーティングリソースを使用する必要があり、この場合もアプリケーション設計を
潜在的に混乱させる。
合には、設計の混乱に関するこれらの問題は全て回避できることに留意されたい。
プリケーションルーティングをロックし(「フリーズさせ」)、プローブのルーティング
に、未使用のルーティング区間を通過させるだけである。アプリケーション設計後にMP
Aに残るリソースに応じて、これは可能であったり不可能であったりする。
図17は、一実施形態によるMPAのDMRの例示的実施形態を示す。上述のように、
MPA内のDMRは、MPAの隣接する処理要素のためのローカルメモリ及びルーティン
グリソースを提供し、また実行中のアプリケーションソフトウェアへのデータ書き込み、
上記アプリケーションソフトウェアからのデータ読み出し、上記アプリケーションソフト
ウェア内でのデータ読み出し及び書き込みのためのDMAエンジンを実装してよい。例え
ば図17の例示的なDMRは4ペアのDMRエンジンを含み、各ペアは、DMRの中央に
示したデータメモリからデータを読み出すためのDMA読み出しエンジンと、上記データ
メモリにデータを書き込むためのDMA書き込みエンジンとを含み、各DMAエンジンは
、「DMAW Engine」(DMA書き込みエンジン)、「DMAR Engine
」(DMA 読み出しエンジン)と記されているDMR内の最も右側の2つの正方形が示
すように、図面ではそれぞれ正方形で表されており、ここでDMA書き込みエンジンはデ
ータ(図におけるWData)をデータメモリに書き込むよう動作し、DMA読み出しエ
ンジンはデータ(図におけるRData)をデータメモリから読み出すよう動作する。
ソフトウェアが例えば上述の「第1のリソース」の一部として利用して、アプリケーショ
ンソフトウェアが使用できるようにデータの読み書きを行ってよく、その一方で他のDM
Aエンジンを、試験又はデバッグ用の試験用プログラムコードが例えば上述の「第2のリ
ソース」の一部として使用してよい。
ジンは、本技術の実施形態に従ってプログラムされる。より具体的には、このDMA読み
出しエンジンは、オリジナル(修正されていない)アプリケーションソフトウェアとは分
離した別個の試験用コード、例えば副次的送信命令文又は外部試験用コードによってプロ
グラムされる。従ってDMA読み出しエンジンは、データを複製して場合によってはフィ
ルタリングし、(上述のように)(場合によってはフィルタリングされた)複製データを
MPAのエッジのピンに送信するよう動作し、このリソースはMPAの「第2のリソース
」のうちの1つであるため、その動作はシステム性能を犠牲にしない(何らかの特定の許
容誤差範囲内である)。
試験中のアプリケーションからソフトウェア通信プローブを連結解除すると有益であり
得る。これを行う1つの動機は、アプリケーションのソースコードが利用可能ではなく、
従って含まれている通信プローブによって再リンク(再構築)できないことである。しか
しながらはるかに重要なことは、修正が、それがどれほど小さなものであろうと(即ちプ
ローブ)アプリケーションに導入されることがないように、試験中のアプリケーションの
完全な整合性を維持することである。これはまた、含まれているプローブを用いてアプリ
ケーションを再構築(再リンク)する必要を省く(防ぐ)。
なる。このような柔軟性により、ユーザは、ロードされた追加のPEが既に動作している
アプリケーションのPE及び関連するDMRメモリ空間を上書きしない限りにおいて、既
にHyperXデバイス上で動作していてよいアプリケーションを中断させることなく、
実行コードを用いて追加のPEをプログラム及び実行できる。これにより本質的に、複数
のバイナリイメージを、これらのリソース利用が相互排他的である(即ちPE、DMRメ
モリ、ルーティングファブリック)限りにおいて、同時に(並列に)実行できる。異なる
バイナリ(アプリケーション)のロード及び実行は、異なる時点で行うことができる。こ
れらはSINを介してロードしてよく、SINは、1つ又は複数のアプリケーションが使
用するPINルーティングファブリックとは完全に独立である。
行できるという柔軟性は、試験中のアプリケーションをプローブのバイナリイメージから
連結解除して、試験中のアプリケーションからデータを抽出するのに役立つ。通信経路に
接続されるプローブを生成するために、試験PEを、ソースDMRへのアクセスを有する
よう、センダPEの隣に割り振ってよい。例えば図16に示す例示的実施形態では、アプ
リケーションソフトウェアは、MPAの中央のフリーハンドのループ内に包含されるリソ
ースを使用し、これはループ内に、第1のPEの上のタスク71から第2のPE上のタス
ク72への経路を有する。Xと記されたDMRは、非アプリケーションPE上のタスク8
1からアクセス可能である。この試験PEは、DMR Xから出力ポートへ、又は処理用
の別のPEへの経路を設定できる。
)レジスタを連続的にポーリングするようプログラムしてよい。PEの試験/ポーリング
によってDMAの状態が非アクティブ状態からアクティブ状態へと変化したことが検出さ
れる場合は常に、試験PEはオリジナルDMAレジスタ値(即ちTOTAL、WAIT、
STRIDE)を複製して、同一のDMAレジスタ値で(同一のDMRの)別のDMAを
プログラムしてよい。これは、プローブとして使用されることになる副次的DMA送信伝
送を生成できる。試験中のアプリケーションは、プローブDMA伝送の確立によって停止
、修正する必要はなく、また何ら影響を受けることはない。
論理アナライザ(LA)等の試験機器は、多数のバイナリデジタル信号をサンプリング
してこれらを高速メモリに記憶させることにより、デジタル信号をキャプチャする。その
後、メモリのコンテンツを、バイナリ信号のセットとして、又は何らかの等価の数値とし
てスクリーン上に表示してよい。論理アナライザ(LA)のタイムベースは、トリがイベ
ントにおいてストレージアドレスの一括処理を開始する。トリがイベントは、一次信号の
サブセット内のバイナリ信号の、及び試験中のデバイス又はDUTに信号を供給するデジ
タルパターン生成器からの他のバイナリ信号の、特定のパターンであってよい。
デバッグ用プローブを用いて、ユーザ設計の内部である信号を監視する(既に詳細に説
明されている)。The MathWorks,Inc.が提供するSimulink(
商標)は、デバッグ目的で使用される多数のブロックを提供する。特に内部信号のサンプ
リングのために複数のブロックが存在する。いくつかの実施形態では、これらの内蔵型S
imulinkブロックを、HyperXハードウェア上で実現されることになる設計に
デバッグ用プローブを挿入するために使用してよい。このようなブロックは、例えばC−
コードを用いて翻訳でき、これによってデータのキャプチャ及びチップ外への送信を実装
できる。トランスレータはまた、信号をホストマシンへルーティングしてこのデータを適
切な様式で表示するために必要なインフラストラクチャを設定できる。
デバッグに必要なプローブの数は、MPA上で利用可能なデータポートの数より多くな
る場合が多い。これらの場合、データプローブは(帯域幅要件を低減するために必要であ
る場合は)サブサンプリングしてよく、続いて複数のプローブからのデータパケットを統
合して1つのデータストリームを形成してよく、このデータストリームはチップ上の単一
のI/Oポートを使用できる。
の方法のいずれによって達成してよい。例えば、第1のパケットが第1のプローブに対応
し、第2のパケットが第2のプローブに対応し、第3のパケットが第1のプローブに対応
し、第4のパケットが第2のプローブに対応し…のようになるように、プローブデータパ
ケットを、厳密に反復される順序で送信してよい。
より、ホストはパケットIDを読み出し、そのデータがどのプローブからのものであるか
を知ることができる。
これより、通信経路の設定及び切断のための例示的なプログラミングについて説明する
。しかしながら、ここで説明する特定の実装形態は単なる例であり、考えられる実装形態
をいずれの特定の形態、機能、名称又は外観に限定することを意図したものではないこと
に留意されたい。一般に1つ又は複数のPEは、DMAを用いてメモリから経路を通して
データを実際にポンピングする間に、上述の設定及び切断機能を実施してよい。またいく
つかの実施形態では、メモリをバイパスする「クイックポート」を用いて、PEがデータ
を経路に直接ポンピングしてよい。
のタスクの実行を開始することを伴う。経路はセンダPEタスクのみによって設定できる
が、目的地DMRにおいて受信機構が必要となり、そうでなければハードウェアはデータ
の前進移動を機能停止させる。適切な受信機構は、DMRの近傍のPE上の別のタスク、
又はパスの到着ポートにおける準備されたDMAエンジンである。
施形態では、プログラミングの労力を軽減するために、例えば例えばMPX_構造体であ
る様々な構造体を提供してよい。例えばMPX_Send、MPX_Recvは、送信及
び受信機能を提供できる。データ伝送オプションパラメータは、伝送のタイプ及び実装形
態のばらつきを制御できる。このようなMPX機能は、3つの一般的な通信方法:
・汎用:システムが最適な通信(memcpy、DMA伝送を用いたメッセージ受け渡
し、又はクイックポート伝送)を選択する;
・DMA伝送:メッセージ受け渡し;及び
・クイックポート:PEがDMRクイックポートレジスタに書き込みを行う、単一語の
メッセージ受け渡し(DMR内のデータメモリを使用せず、DMAを設定する必要がない
)
をサポートしてよい。
供する。以下は例示的実施形態である:
・ブロッキング:データがバッファから完全に送信されるまで送信PEの実行を停止;
・非ブロッキング:送信PEの実行を即座に継続;
・InitRoute:DMAルートを設定;
・EndRoute:DMAルートを切断(なお、非ブロッキング機能はルートを切断
しない);
・Express(送信):ルートの設定又は切断を行わず、既に設定された明らかな
ルートに対して多数の高速のコールを可能とする;
・促進された機能:不変値レジスタを一度プリセットできるため、使用するコードが少
ない;
・単一の二地点間通信;及び
・一対多(ファンアウト)及び多対一(ファンイン)通信。
して、完了(complete)とは、データがバッファから完全に送信されることを意
味し、データはDMRを離れている。完了は必ずしも、受信用タスクによってデータが完
全に受信されたことを意味しない。受信機能がブロックされると、データをDMR位置の
メモリに書き込む必要があり得る。動作が完了した場合のみ、コール内で指定されたリソ
ースを再使用でき、受信用PEが実行を継続できる。
動作は必ずしも完了していないため、まだ送信されていないデータは、センダタスクによ
って誤って修正され得る。センダタスクは、完了信号を明確に待つこと、又はデータ伝送
動作の状態を明確にポーリングすることによって、データのエラーを回避できる。
ommID値によって宣言してよい。
MPX_Sendは、特定の数の要素(メモリ語の値)を別のタスクに伝送できる。通
信手段は、1つ又は複数の伝送オプションのパラメータ、例えばMPX_CommOpt
ions_tによって与えることができる。以下は、関数及び引数の種類を示す例示的な
関数プロトタイプである。
int16_t MPX_Send (void *buf,
uint16_t numElts,
MPX_Datatype_t datatype,
MPX_Comm_t commID,
MPX_CommOptions_t transferOpt
)
MPX「送信及び受信機能」の説明において、汎用、DMA及びクイックポート伝送に
関する上の説明を参照されたい。なお受信関数はルートを設定又は切断することはできな
い。
制約は、リソースの割り振りをガイドするために物理的設計段階中に使用できる形式で
ある。制約を用いて例えばIN内の1つ又は複数の通信経路及び他の通信パラメータの形
成をガイドする。制約を用いて特に、経路の重複を防止でき、経路に特定のリソースを使
用させることができ、また立入禁止領域を確立できる。プローブの制約は、以下に定義す
る特定のタイプの制約である:
//デザインビューにおいてデータ精査の制約を生成する。
constraint create −type probe[−raw]
−name constraintname
−comm comm_id
−port{PARALLELPORT|PCIE}
[−sample‘{’offset stride count‘}’]
{viewname|viewpath}
データプローブは、アプリケーションからISDE内のリアルタイム分析(RTA)ビ
ューへのデータの抽出を促進できる。
てよい。ある設計からのデータは、サンプリングポイントを挿入するためにその設計を変
化させることなく、サンプリングできる。データをオンチップでフィルタリングして、通
信オーバヘッドを最小化してよい。
であってよい。
ータの分析に使用されるHyperX ISDE内のビューのセットとして実装してよい
。
プローブは、構成プロセスのリソースマッピング段階中に生成してよい。例えば「C」
コードであるソースコードに対する変更はない。
キングcomm設定であってよい。RTAに送信される各パケットに必要なヘッダは、全
てのプローブcommに自動的に追加できる。
。この制約は、精査の頻度を制御するためのサンプリング基準を含んでよい。
omm制約をシステムが提供してよい。非オーバラップ制約は、ある経路に割り当てられ
たリンク及びルータのいずれを別の経路と共有しようとするのを抑制するよう、リソース
割り当てツールに指示する。
constraint create −type probe−name prob
e99\
−comm 99−port PARALLELPORT/work/top/to
pv
は、データが精査された基準commである。
constraint create −type probe−name prob
e99\
−comm 99−port PARALLELPORT\
−sample{2 3 4}/work/top/topv
ント(4)を指定することによって収集されるサンプルデータの量を制御していることを
除いて、上述の実施例と同一である。例えば、comm99上で伝送される値を1,9,
25,49,81,121,169,225,289…とすると、第1のプローブデータ
は25,121,289,529となる。第1の要素は25であるが、これはオフセット
ゼロが最初の要素であり、オフセット2における要素が25であるためである。ストライ
ドが3であるため、次の要素は121である。最後にカウントが4であるため、更に2つ
の要素が収集され、このサンプルデータのセットが完成される。
ことを必要としてよい。
place ioport −location{11 9}/work/top/t
opv/probe99
多重チップ設計では、プローブはグルーピングの前又は後に確立できる。設計のグルー
ピングは、設計の部品をグループに割り当て、得られたグループを特定のチップ上に配置
されるように割り当てるプロセスである。プローブをグルーピングの後に確立する場合、
「センダ側(sender side)」グループ名を使用してよい。
group create −name grpO−task/work/root/
root/0
group bind−chip/clxlib/XHx/v/Ul grp0
constraint create−type probe\
−name probe273−port PARALLELPORT\
−comm/work/root/root/273 /work/root/ro
ot/grp0
273からのデータを精査し、上記commはグループ「grp0」の一部である。
リアルタイム分析(RTA)を使用して、製品アプリケーションの挙動及び性能を、H
yperX(商標)ハードウェア上での動作中にリアルタイムに制御及び監視してよい。
E内のテストハーネスの一部として使用してよい。サンプルコードを、例えばインストー
ル例ディレクトリ内に提供してよく、これにより、試験構成要素がアプリケーション及び
ISDEビューとどのようにインタフェース接続されるかを示す。
例示的な一実施形態では、HyperX(商標)ハードウェア用のリアルタイム分析(
RTA)ツールは、例えばHyperX(商標)リアルタイム分析パースペクティブにお
いて6つのビューを含み、これらは3ペアのビューとして動作する。
用してよい。
図18に示すようにソフトウェア無線の例から始めるが、ここではパケットは、レシー
バに連結されたトランスミッタへの入力として受信され、レシーバはパケットを出力し、
トランスミッタ及びレシーバはそれぞれ1つ又は複数のPEを利用する。トランスミッタ
は固定サイズのパケットを受け取り、伝送のためにこれらを符号化し、これらをレシーバ
に送信し、これらはレシーバにおいて復号化される。実環境での応用では、トランスミッ
タからのデータはRF(無線周波数)トランスミッタ回路に送信され、レシーバに供給さ
れるデータはRFレシーバ回路から来るものとなる。
追加してよく、これらはそれぞれHyperX(商標)ハードウェア上で動作する。この
例示的実施形態では、「パケット生成器」と記された試験データ生成器が追加されており
、これは公知のコンテンツを有する試験パケットを生成し、これら入力パケットをトラン
スミッタに送信する。これもまた図示したように、チャネルの障害のためのAWGN(加
法性ホワイトガウスノイズ)構成要素をトランスミッタとレシーバとの間に介在させる。
この構成要素は、信号にノイズを付加することによって放送電波を介した伝送をエミュレ
ートし、得られたノイズを含む信号をレシーバに送信する。最後に、「パケット比較器」
と記されたパケット比較器がレシーバに連結されている。レシーバはノイズを含む信号を
復号化し、復号化された信号をパケット比較器に送信して、パケット及びビットエラーレ
ートを計数する。
いくつかの実施形態では、AWGNビューはHyperX(商標)加法性ホワイトガウ
スノイズ(AWGN)生成器構成要素を制御してよい。AWGN構成要素はエグザンプル
コートを供給されてよく、また調整可能な量のノイズをトランスミッタの出力に付加する
ために使用してよい。
ことの効果を示してよい。IQデータは、様々な表示形態の中でも特に信号空間プロット
(散布図としても知られる)として、又は2D若しくは3Dヒートマップとして示してよ
い。
示的なAWGNユーザインタフェースビューを示す。AWGNユーザインタフェースビュ
ーは、AWGN生成器構成要素にAWGN制御メッセージ(パケット)を送信してよい。
パケットは、要求されるSNRと、推定された平均信号電力とを含んでよい。AWGN構
成要素はトランスミッタの出力を、所定の平均電力を有するものとして処理してよい。A
WGN構成要素は要求されるSNRを使用して、トランスミッタの出力に付加されること
になるノイズの振幅を計算してよい。
トを周期的に送信して、AWGNノイズ設定を調整してよい。一実施形態では、AWGN
は2つのモード、即ち固定(Fixed)モード及びスイープ(Sweep)モードで動
作してよい。
からのSNR値と、平均電力フィールドの値とを含む。
s/Incrスピナ制御は、アップデートとアップデートとの間の秒数を調整してよい。
SNRは開始値から停止値までスイープしてよく、毎回増分値だけ増加してよい。第1の
パケットはスイープフィールドにおいてSNR値を使用してよい。停止値を有するパケッ
トを送信すると、スイープを開始値で再び始めることができる。
る。
も応答してよいことに更に留意されたい。これは、到着ポートをラウンドロビン様式でポ
ーリングすることによって達成できる。しかしながらポーリングはPEを連続的に動作さ
せるため、電気的エネルギを放散させてしまう。一時停止するとPEの電力放散は動作中
に比べて大幅に、何倍も低くなるため、PEを一時停止させて電気的エネルギを節約する
ための様々な方法が従来技術に存在する。PEの一時停止(待機状態又は単に「待機(w
aiting)」とも呼ぶ)は、PEの内部又は外部の特定のイベントに対して調整して
よい。PEの一時停止は、PEのバイナリ命令の実行において待機するよう、ソフトウェ
アによって開始してよい。待機命令からの解除は、1つ又は複数のウェイクアップ信号に
左右され得る。DMRは1つ又は複数のウェイクアップ信号を、近隣のPEのうちの1つ
又は複数に送信してよく、そしてPEは全ての近隣のPEからウェイクアップ信号を受信
してよい。ウェイクアップ信号は、DMR−PEインタフェースの一部であるもののPI
N又はSINからは独立している物理的回路によって、DMRからPEへと通信してよい
。DMRはマスクレジスタと呼ばれるレジスタを有し、これは、データトリガイベントの
到着時にウェイクアップ信号を生成できるリンクポートを選択するよう構成してよい。追
加のレジスタは、利用可能なポートのうちのいずれか1つがトリガされた場合に特定のP
Eに対するウェイクアップ信号が生成されるか、又は利用可能なポート全てがトリガされ
るまで上記ウェイクアップ信号が生成されないかを決定するよう構成してよい。これらの
ハードウェア機能の動作の例は、hx3100A集積回路製品のためのHyperX(商
標)ユーザマニュアルに詳述されている。
す。これは、待機及びウェイクアップ信号送信のためのRTAコンテキストを提供する。
なお、このAWGNコードは単なる例であり、性能、命令メモリサイズ、バッファサイズ
、信号サンプル値のタイプ等を調整するために数多くの変形例があり得る。
MPX_SetupWake(controlIn);//commID=cont
rolInに対するウェイクアップ信号を有効とする
MPX_SetupWake(dataIn);//commID=dataInに
対するウェイクアップ信号を有効とする
MPX_Recv(&control,sizeof(control),ΜΡΧ_
IΝΤ,controlIn,MPX_NONBLOCKING);//制御パケットの
受信を開始、ここでは完了を待たない
MPX_Recv(&data,2,MPX_INT,dataIn,MPX_NO
NBLOCKING);//データブロック(目標の信号)の受信を開始、ここでは完了
を待たない
while(1){//無制限にループ
MPX_Wait();//いずれの利用可能なポートにおけるいずれの到着に対
するウェイクアップ信号を待機
if(MPX_Rtest(controlIn)==DMA_DONE){//
データブロックの受信の完了に対する試験
snr=control.snr;//パケットから現在のS/N比値を抽出
average_noise=computeAverageNoiseFro
mSignalPower(control.averageSignalPower)
;
MPX_Recv(&control,sizeof(control),MPX
_INT,controlIn,MPX_NONBLOCKING);//別の制御パケ
ットの受信を開始、ここでは完了を待たない
}
if(MPX_Rtest(dataIn)==DMA_DONE){//コント
ロールパケットの受信の完了に対する試験
addNoise(data,2);//データブロックに対するノイズ付加の
ための機能の呼び出し
MPX_Send(data,2,MPX_INT,dataOut,MPX_
DMA);//データブロックをレシーバに送信
MPX_Recv(data,2,MPX_INT,dataIn,MPX_N
ONBLOCKING);//別のデータブロックの受信を開始
}
}
}
lIn」及び「dataIn」に関連するDMRポートからのウェイクアップ信号ソース
を利用可能とすることから始まる。続いてこれは、「contol」という名称のメモリ
内のバッファに制御パケットを受信するよう開始され、ここでMPX_Recv関数に対
する引数は、バッファアドレス、パケットサイズ、パケット要素に関するデータタイプ(
ここではMPX_INTは整数を指定)、commID、非ブロッキングモードを指定す
る。非ブロッキングモードとは、プログラム制御が、バッファがいっぱいになるまで待機
することなく、次の命令文に即座に進むことを意味する。上記次の命令文は、「data
」という名称のバッファ内にデータブロックを受信するよう開始され、これはcomm
ID dataInからの、タイプを表す整数の2つの要素のみを含み、また非ブロッキ
ングモードである。
た2つの部分を包含するプログラムブロックに亘って無期限に動作する。第1の部分に関
する試験(MPX_Rtest(controlIn)== DMA_DONE)は、c
ontrolInのためにウェイクアップ信号が受信されたことを確認するために実施さ
れる。commID contolInからのウェイクアップ信号が存在した場合、MP
X_Rtest(controlIn)はDMA_DONE値に戻る。ウェイクアップ信
号を受信すると、プログラムは平均ノイズの計算処理を行い、次に別の制御パケットの読
み出しを開始する。そうでない場合、プログラム制御は第2の部分に関する試験(MPX
_Rtest(dataIn)==DMA_DONE)へと移動する。この試験は、da
taInのためのウェイクアップ信号が受信されている場合に真となり、その場合、プロ
グラム制御は進行し、関数addNoise(data,2)を呼び出してデータバッフ
ァ内の値にノイズを付加する。続いて、DUT上で実行されるレシーバアプリケーション
への経路であるcommID dataOutを通した、DMRからノイズを付加したデ
ータのMPX_Sendが実行される。この送信は、最後の命令文に進む前に確実に完了
するようにブロッキングモードであり、上記最後の命令文は、commID dataI
nから別のデータブロックの受信を開始するための非ブロッキングモードでの受信である
。そしてプログラム制御はwhile命令文、そして新規の制御パケット又は新規のデー
タブロックの到着までPEが待機するWait命令文までループして戻る。
図21は、一実施形態による例示的な信号空間ダイヤグラムである。信号空間ダイヤグ
ラムは、直交振幅変調(QAM)信号を復号化することの効果を図式的に示してよい。I
Qデータは、信号空間プロット(散布図としても知られる)として、又は2D若しくは3
Dヒートマップとして示してよい。図示したように、グラフのタイプの選択は、コンステ
レーションビューの底部のタブのセットによって実施できる。
これより、ビデオソースが画像フレームをチップに送信する単純な例について説明する
。図22は、例えばファイルの数(「ファイル」)、メッセージの数(「メッセージ」)
、データレート(「バイトレート」)、フレームレート(「フレームレート」)といった
様々なパラメータ又は属性を構成及び/又は表示できるビデオソースビュー(GUI)を
示す。これもまた図22に示すように、画像のオーバレイを特定するためのフィールド、
具体的にはこの例では「Overlay」である画像オーバレイテキストも提供される。
JPEGデータは:
1.ファイルからの読み出し;
2.画像への復号化;
3.ファイルに画像オーバレイテキストを書き込み;
4.画像をJPEGに再符号化;
5.画像をチップに送信
である。
て最終的なJPEG画像は複数のメッセージに分割され得る。
技術によってプログラムして挿入してよい。このようなソフトウェアベースの機器は一般
に「合成機器(SI)」と呼ばれ、特にスペクトラムアナライザ又はベクタ信号アナライ
ザといった機器機能を実装してよい。
以下は、ここで開示した技術の可能な便益のリストであるが、ここに列挙した便益は単
なる例であり、ここで開示した技術の実際の便益をいずれの特定の便益のセットに制限す
ることを意図したものではないことに留意されたい:
ユーザが試験点を選択した場合の、プローブ及びオフチップ通信経路の自動的な設定;
メモリ位置及び信号の自動的な精査;
変化する信号対ノイズ比に対して適合するための、ランタイムのインテリジェントな変
動;
信号測定の帯域幅の上昇;
測定を行う速度の上昇;
測定データがチップを離れる前の、測定データのより良好な圧縮;
試験完了速度の上昇;
アプリケーションソフトウェアのより完全な試験及び特性決定;
必要な試験設備の数及びタイプの可能な限りの削減;並びに
オリジナル設計の動作、機能又は性能を観察が妨害しないこと。
ば、当業者には多数の変形例及び修正例が明らかとなるであろう。以下の請求項は、この
ような変形例及び修正例の全てを包含するものとして理解されることを意図したものであ
る。
Claims (15)
- アプリケーションソフトウェアを分析するステップと、
前記アプリケーションソフトウェアを分析するステップの結果に少なくとも部分的に基づいて、テストソフトウェアを展開するステップと、
前記アプリケーションソフトウェアを、多重プロセッサアレイ(MPA)の第1のハードウェアリソース上で展開するステップであって、前記MPAは、複数の処理要素と、複数のメモリと、前記複数の処理要素を前記複数のメモリに通信可能に連結する相互接続ネットワークとを含み、前記第1のハードウェアリソースは、前記複数の処理要素の少なくとも第1のサブセットを含むステップと、
前記テストソフトウェアを、前記MPAの第2のハードウェアリソース上で展開するステップであって、前記第2のハードウェアリソースは、前記複数の処理要素の前記第1のサブセットとは異なる前記複数の処理要素の少なくとも第2のサブセットを含むステップと、
前記アプリケーションソフトウェアを前記第1のハードウェアリソース上で実行するステップと、
前記テストソフトウェアを前記第2のハードウェアリソース上で実行するステップであって、前記テストソフトウェアを実行するステップは、
前記第2のハードウェアリソースに含まれている第1の処理要素によって、前記アプリケーションソフトウェアに含まれる一つ以上のプログラムコマンドを実行することから生じる前記第1のハードウェアリソース内でのダイレクトメモリアクセス(DMA)転送に関連する一つ以上のレジスタをポーリングすることと、
前記第1の処理要素によって、前記一つ以上のレジスタから検索されたデータを、分析のための記憶場所へ送信すること、
とを含むステップと、
を含む方法。 - 前記第1の処理要素のポーリングの優先度は、前記第1のハードウェアリソース内で前記DMAを実行することに関連する優先度よりも小さい、請求項1に記載の方法。
- 前記アプリケーションソフトウェアを、少なくとも一つのプローブコマンドを含むように修正するステップをさらに含み、前記アプリケーションソフトウェアを前記第1のハードウェアリソース上で実行するステップは、前記少なくとも一つのプローブコマンドを実行することに応答してプローブデータを生成することを含む、請求項1に記載の方法。
- 前記アプリケーションソフトウェアを前記第1のハードウェアリソース上で実行するステップは、
複数のDMAエンジンの第1のDMAエンジンによって、前記アプリケーションソフトウェアおよび前記プローブデータを実行することから生じるデータを、前記複数のメモリのうちの特定のメモリにストリーミングすることと、
前記複数のDMAエンジンの第2のDMAエンジンによって、前記アプリケーションソフトウェアを実行することから生じるデータを、前記複数のメモリ内の対象の記憶場所にストリーミングすることと、
を含む、請求項3に記載の方法。 - 前記テストソフトウェアを前記第2のハードウェアリソース上で実行するステップは、前記複数のDMAエンジンの第3のDMAエンジンによって、前記分析のための記憶場所にストリーミングすることを含む、請求項4に記載の方法。
- 多重プロセッサシステムによる実行に応答して、前記多重プロセッサシステムに、
アプリケーションソフトウェアを分析することと、
前記アプリケーションソフトウェアを分析することの結果に少なくとも部分的に基づいて、テストソフトウェアを展開することと、
多重プロセッサアレイ(MPA)の第1のハードウェアリソース上で前記アプリケーションソフトウェアを展開することであって、前記MPAは、複数の処理要素と、複数のメモリと、前記複数の処理要素を前記複数のメモリに通信可能に連結する相互接続ネットワークとを含み、前記第1のハードウェアリソースは、前記複数の処理要素の少なくとも第1のサブセットを含むことと、
前記テストソフトウェアを、前記MPAの第2のハードウェアリソース上で展開することであって、前記第2のハードウェアリソースは、前記複数の処理要素の前記第1のサブセットとは異なる前記複数の処理要素の少なくとも第2のサブセットを含むことと、
前記アプリケーションソフトウェアを前記第1のハードウェアリソース上で実行することと、
前記テストソフトウェアを前記第2のハードウェアリソース上で実行することであって、前記テストソフトウェアを実行するステップは、
前記第2のハードウェアリソースに含まれている第1の処理要素によって、前記アプリケーションソフトウェアに含まれる一つ以上のプログラムコマンドを実行することから生じる前記第1のハードウェアリソース内でのダイレクトメモリアクセス(DMA)転送に関連する一つ以上のレジスタをポーリングすることと、
前記第1の処理要素によって、前記一つ以上のレジスタから検索されたデータを、分析のための記憶場所へ送信すること、
とを含むことと、
を含む動作を実行させるプログラム命令を中に格納した、非一時的なコンピュータ可読メモリ媒体。 - 前記動作は、少なくとも一つのプローブコマンドを含むように前記アプリケーションソフトウェアを修正することをさらに含み、前記アプリケーションソフトウェアを前記第1のハードウェアリソース上で実行するステップは、前記少なくとも一つのプローブコマンドを実行することに応答して、プローブデータを生成することを含む、請求項6に記載の非一時的なコンピュータ可読メモリ媒体。
- 前記アプリケーションソフトウェアを前記第1のハードウェアリソース上で実行するステップは、
複数のDMAエンジンの第1のDMAエンジンによって、前記アプリケーションソフトウェアおよび前記プローブデータを実行することから生じるデータを、前記複数のメモリのうちの特定のメモリにストリーミングすることと、
前記複数のDMAエンジンの第2のDMAエンジンによって、前記アプリケーションソフトウェアを実行することから生じるデータを、前記複数のメモリ内の対象の記憶場所にストリーミングすることと、
を含む、請求項7に記載の非一時的なコンピュータ可読メモリ媒体。 - 前記テストソフトウェアを前記第2のハードウェアリソース上で実行するステップは、前記複数のDMAエンジンの第3のDMAエンジンによって、前記分析のための記憶場所にストリーミングすることを含む、請求項8に記載の非一時的なコンピュータ可読メモリ媒体。
- 前記動作は、
前記第1のDMAエンジンによって、前記アプリケーションソフトウェアを実行することから生じるデータを、前記アプリケーションソフトウェアのために定義されたルートのセットに含まれる第1の一つ以上のルートを介してストリーミングすることと、
前記第2のDMAエンジンによって、前記アプリケーションソフトウェアを実行することから生じるデータを、前記アプリケーションソフトウェアのために定義された前記ルートのセットに含まれる第2の一つ以上のルートを介してストリーミングすることと、
前記第3のDMAエンジンによって、前記プローブデータを、前記アプリケーションソフトウェアのために定義された前記ルートのセットから除外される第3の一つ以上のルートを介してストリーミングすることと、
をさらに含む、請求項9に記載の非一時的なコンピュータ可読メモリ媒体。 - 命令を格納するように構成された一つ以上のメモリと、
前記一つ以上のメモリから命令を受け取り、およびシステムに、
アプリケーションソフトウェアを分析させるように、
前記アプリケーションソフトウェアを分析することの結果に少なくとも部分的に基づいて、テストソフトウェアを展開させるように、
前記アプリケーションソフトウェアを、多重プロセッサアレイ(MPA)の第1のハードウェアリソース上で展開させるように、この場合、前記MPAは、複数の処理要素と、命令および/またはデータを格納する複数のメモリと、前記複数の処理要素を前記複数のメモリに通信可能に連結する相互接続ネットワークとを含み、前記第1のハードウェアリソースは、前記複数の処理要素の少なくとも第1のサブセットを含み、
前記テストソフトウェアを、前記MPAの第2のハードウェアリソース上で展開させるように、この場合、前記第2のハードウェアリソースは、前記複数の処理要素の前記第1のサブセットとは異なる、前記複数の処理要素の少なくとも第2のサブセットを含み、 前記アプリケーションソフトウェアを前記第1のハードウェアリソース上で実行させるように、および
前記テストソフトウェアを前記第2のハードウェアリソース上で実行させるように、この場合、前記テストソフトウェアの実行は、
前記第2のハードウェアリソースに含まれている第1の処理要素によって、前記アプリケーションソフトウェアに含まれる一つ以上のプログラムコマンドを実行することから生じる前記第1のハードウェアリソース内でのダイレクトメモリアクセス(DMA)転送に関連する一つ以上のレジスタをポーリングすることと、
前記第1の処理要素によって、前記一つ以上のレジスタから検索されたデータを、分析のための記憶場所へ送信すること、
とを含むように、
前記命令を実行させるように構成された、一つ以上のプロセッサと、
を備えるシステム。 - 前記命令の実行はさらに、前記システムに、少なくとも一つのプローブコマンドを含むように前記アプリケーションソフトウェアを修正させ、前記第1のハードウェアリソース上での前記アプリケーションソフトウェアの実行は、前記少なくとも一つのプローブコマンドを実行することに応答したプローブデータの生成を含む、請求項11に記載のシステム。
- 前記第1のハードウェアリソース上での前記アプリケーションソフトウェアの実行は、 複数のDMAエンジンの第1のDMAエンジンによって、前記アプリケーションソフトウェアおよび前記プローブデータを実行することから生じるデータを、前記複数のメモリのうちの特定のメモリにストリーミングすることと、
前記複数のDMAエンジンの第2のDMAエンジンによって、前記アプリケーションソフトウェアを実行することから生じるデータを、前記複数のメモリ内の対象の記憶場所にストリーミングすることと、
を含む、請求項12に記載のシステム。 - 前記第2のハードウェアリソース上での前記テストソフトウェアの実行は、前記複数のDMAエンジンの第3のDMAエンジンによって、前記分析のための記憶場所にストリーミングすることを含む、請求項13に記載のシステム。
- 前記命令の実行はさらに、前記システムに、
前記第1のDMAエンジンによって、前記アプリケーションソフトウェアを実行することから生じるデータを、前記アプリケーションソフトウェアのために定義されたルートのセットに含まれる第1の一つ以上のルートを介してストリーミングさせ、
前記第2のDMAエンジンによって、前記アプリケーションソフトウェアを実行することから生じるデータを、前記アプリケーションソフトウェアのために定義された前記ルートのセットに含まれる第2の一つ以上のルートを介してストリーミングさせ、
前記第3のDMAエンジンによって、前記プローブデータを、前記アプリケーションソフトウェアのために定義された前記ルートのセットから除外される第3の一つ以上のルートを介してストリーミングさせる、
請求項14に記載のシステム。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US201261724493P | 2012-11-09 | 2012-11-09 | |
US61/724,493 | 2012-11-09 |
Related Parent Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2015541913A Division JP6290913B2 (ja) | 2012-11-09 | 2013-11-08 | 多重プロセッサシステムのためのリアルタイム分析及び制御 |
Related Child Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2020009082A Division JP7053691B2 (ja) | 2012-11-09 | 2020-01-23 | 多重プロセッサシステムのためのリアルタイム分析及び制御 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2018106733A JP2018106733A (ja) | 2018-07-05 |
JP6652581B2 true JP6652581B2 (ja) | 2020-02-26 |
Family
ID=49640202
Family Applications (4)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2015541913A Active JP6290913B2 (ja) | 2012-11-09 | 2013-11-08 | 多重プロセッサシステムのためのリアルタイム分析及び制御 |
JP2018021127A Active JP6652581B2 (ja) | 2012-11-09 | 2018-02-08 | 多重プロセッサシステムのためのリアルタイム分析及び制御 |
JP2020009082A Active JP7053691B2 (ja) | 2012-11-09 | 2020-01-23 | 多重プロセッサシステムのためのリアルタイム分析及び制御 |
JP2022058455A Active JP7335387B2 (ja) | 2012-11-09 | 2022-03-31 | 多重プロセッサシステムのためのリアルタイム分析及び制御 |
Family Applications Before (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2015541913A Active JP6290913B2 (ja) | 2012-11-09 | 2013-11-08 | 多重プロセッサシステムのためのリアルタイム分析及び制御 |
Family Applications After (2)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2020009082A Active JP7053691B2 (ja) | 2012-11-09 | 2020-01-23 | 多重プロセッサシステムのためのリアルタイム分析及び制御 |
JP2022058455A Active JP7335387B2 (ja) | 2012-11-09 | 2022-03-31 | 多重プロセッサシステムのためのリアルタイム分析及び制御 |
Country Status (5)
Country | Link |
---|---|
US (4) | US9477585B2 (ja) |
EP (3) | EP4235444A3 (ja) |
JP (4) | JP6290913B2 (ja) |
CN (3) | CN108717387B (ja) |
WO (1) | WO2014074783A2 (ja) |
Families Citing this family (20)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR101796794B1 (ko) * | 2010-12-24 | 2017-11-13 | 한양대학교 산학협력단 | 소프트웨어 정의 라디오 단말 장치 및 라디오 어플리케이션의 배포 및 설치 방법 |
US20130174113A1 (en) * | 2011-12-30 | 2013-07-04 | Arteris SAS | Floorplan estimation |
CN104903855B (zh) | 2012-11-06 | 2018-09-18 | 相干逻辑公司 | 用于配置多处理器阵列的方法和设备以及开发系统 |
US9459978B2 (en) * | 2013-01-24 | 2016-10-04 | Xcerra Corporation | Automated test platform utilizing segmented data sequencers to provide time controlled test sequences to device under test |
US9430349B2 (en) * | 2013-01-24 | 2016-08-30 | Xcerra Corporation | Scalable test platform in a PCI express environment with direct memory access |
US9336108B2 (en) | 2013-01-24 | 2016-05-10 | Xcerra Corporation | Scalable test platform |
US9430348B2 (en) * | 2013-01-24 | 2016-08-30 | Xcerra Corporation | Scalable test platform in a PCI express environment with direct memory access |
US9311444B1 (en) * | 2014-07-10 | 2016-04-12 | Sandia Corporation | Integrated circuit test-port architecture and method and apparatus of test-port generation |
CN106130961B (zh) * | 2016-06-14 | 2019-05-14 | 哈尔滨工业大学 | 用于软件无线电系统的安全检测方法和软件无线电设备 |
US10132862B1 (en) * | 2016-07-21 | 2018-11-20 | Cadence Design Systems, Inc. | Code coverage mapping |
WO2018162048A1 (en) * | 2017-03-07 | 2018-09-13 | Advantest Corporation | Test apparatus and method for characterizing a device under test |
US20180316626A1 (en) * | 2017-04-28 | 2018-11-01 | Futurewei Technologies, Inc. | Guided Optimistic Resource Scheduling |
US10326540B2 (en) * | 2017-06-12 | 2019-06-18 | Litepoint Corporation | Method for controlling wireless device under test using non-link testing resources |
CN107391149A (zh) * | 2017-07-28 | 2017-11-24 | 郑州云海信息技术有限公司 | 一种硬件平台的代码生成方法及装置 |
EP3704587A1 (en) * | 2017-11-02 | 2020-09-09 | Silicon Mobility SAS | Software environment for control engine debug, test, calibration and tuning |
CN108038058A (zh) * | 2017-12-21 | 2018-05-15 | 北京星河星云信息技术有限公司 | 应用软件性能的监控方法、系统、存储器和服务器 |
KR102131982B1 (ko) | 2018-05-31 | 2020-07-08 | 현대오트론 주식회사 | 차량용 소프트웨어 진단 시스템 및 그것의 동작 방법 |
US11727021B2 (en) * | 2018-12-14 | 2023-08-15 | Tibco Software Inc. | Process control tool for processing big and wide data |
CN109799373A (zh) * | 2019-02-18 | 2019-05-24 | 杭州长川科技股份有限公司 | 具备多通道同步功能的任意波形发生器 |
CN113079524B (zh) * | 2020-01-06 | 2022-04-22 | 大唐移动通信设备有限公司 | 一种基于信令软采的信令跟踪方法、基站及可读存储介质 |
Family Cites Families (47)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6120550A (en) | 1996-10-28 | 2000-09-19 | Altera Corporation | Design file templates for implementation of logic designs |
US6571206B1 (en) * | 1998-01-15 | 2003-05-27 | Phoenix Technologies Ltd. | Apparatus and method for emulating an I/O instruction for the correct processor and for servicing software SMI's in a multi-processor environment |
JP2000284945A (ja) | 1999-03-29 | 2000-10-13 | Sharp Corp | デジタル機器及びその開発方法 |
JP2000298599A (ja) | 1999-04-13 | 2000-10-24 | Nec Commun Syst Ltd | 交換ソフトウェアの自動試験システム |
GB2352129B (en) | 1999-07-16 | 2003-08-27 | Nokia Mobile Phones Ltd | Test apparatus |
US6681351B1 (en) * | 1999-10-12 | 2004-01-20 | Teradyne, Inc. | Easy to program automatic test equipment |
US6952439B1 (en) * | 2000-10-13 | 2005-10-04 | The Titan Corporation | System for, and method of, transmitting data from a transmitter to a receiver and recovering the data at the receiver |
US6880074B2 (en) * | 2000-12-22 | 2005-04-12 | International Business Machines Corporation | In-line code suppression |
US20040078674A1 (en) * | 2001-04-04 | 2004-04-22 | Bops, Inc. | Methods and apparatus for generating functional test programs by traversing a finite state model of an instruction set architecture |
ATE377123T1 (de) * | 2001-06-13 | 2007-11-15 | Freescale Semiconductor Inc | Passives kommunikationsgerät und passives zugangskontrollsystem |
WO2003010656A2 (en) * | 2001-07-26 | 2003-02-06 | Kyocera Wireless Corporation | System and method for executing update instructions on a wireless communications device |
US7543303B2 (en) * | 2002-03-29 | 2009-06-02 | International Business Machines Corporation | Use of multiple queues in coupling facility to provide zoning capability in a parallel sysplex environment |
US6983398B2 (en) * | 2002-04-24 | 2006-01-03 | Hewlett-Packard Development Company, L.P. | Testing processors |
US7415594B2 (en) | 2002-06-26 | 2008-08-19 | Coherent Logix, Incorporated | Processing system with interspersed stall propagating processors and communication elements |
US7146607B2 (en) | 2002-09-17 | 2006-12-05 | International Business Machines Corporation | Method and system for transparent dynamic optimization in a multiprocessing environment |
US6701412B1 (en) * | 2003-01-27 | 2004-03-02 | Sun Microsystems, Inc. | Method and apparatus for performing software sampling on a microprocessor cache |
GB2412043B (en) * | 2003-02-27 | 2006-02-15 | Toshiba Res Europ Ltd | Signal processing apparatus and methods |
US7406686B2 (en) * | 2003-06-09 | 2008-07-29 | Sun Microsystems, Inc. | Systems and methods for software performance tuning |
US7805638B2 (en) * | 2003-06-18 | 2010-09-28 | Nethra Imaging, Inc. | Multi-frequency debug network for a multiprocessor array |
US7475303B1 (en) * | 2003-12-29 | 2009-01-06 | Mips Technologies, Inc. | HyperJTAG system including debug probe, on-chip instrumentation, and protocol |
US7506311B2 (en) * | 2004-02-19 | 2009-03-17 | Oracle International Corporation | Test tool for application programming interfaces |
US7415635B1 (en) * | 2004-12-15 | 2008-08-19 | Microsoft Corporation | Integrated software test framework for performance testing of a software application |
US7814466B2 (en) * | 2006-05-05 | 2010-10-12 | International Business Machines Corporation | Method and apparatus for graphically marking instructions for instrumentation with hardware assistance |
TWI360126B (en) | 2006-09-28 | 2012-03-11 | Sandisk Corp | Nonvolatile memory with adaptive operations and me |
GB2443277B (en) * | 2006-10-24 | 2011-05-18 | Advanced Risc Mach Ltd | Performing diagnostics operations upon an asymmetric multiprocessor apparatus |
US8370806B2 (en) * | 2006-11-15 | 2013-02-05 | Qualcomm Incorporated | Non-intrusive, thread-selective, debugging method and system for a multi-thread digital signal processor |
JP2008160235A (ja) | 2006-12-21 | 2008-07-10 | Leader Electronics Corp | チューナのビットエラーレート測定の方法及び装置 |
JP4633073B2 (ja) | 2007-02-26 | 2011-02-16 | 日本電気株式会社 | データ処理システム |
US8433953B1 (en) * | 2007-08-13 | 2013-04-30 | The Mathworks, Inc. | Automatic configuration of a test environment |
US8990651B2 (en) * | 2007-09-19 | 2015-03-24 | Tabula, Inc. | Integrated circuit (IC) with primary and secondary networks and device containing such an IC |
US8028150B2 (en) * | 2007-11-16 | 2011-09-27 | Shlomo Selim Rakib | Runtime instruction decoding modification in a multi-processing array |
US20090254886A1 (en) * | 2008-04-03 | 2009-10-08 | Elliot Gibson D | Virtual debug port in single-chip computer system |
US7904870B2 (en) * | 2008-04-30 | 2011-03-08 | International Business Machines Corporation | Method and apparatus for integrated circuit design model performance evaluation using basic block vector clustering and fly-by vector clustering |
WO2010047174A1 (ja) * | 2008-10-24 | 2010-04-29 | インターナショナル・ビジネス・マシーンズ・コーポレーション | ソース・コード処理方法、システム、及びプログラム |
US8930912B2 (en) * | 2008-12-16 | 2015-01-06 | Cadence Design Systems, Inc. | Method and system for performing software verification |
US8407167B1 (en) * | 2009-06-19 | 2013-03-26 | Google Inc. | Method for optimizing memory controller configuration in multi-core processors using fitness metrics and channel loads |
US20110113290A1 (en) * | 2009-11-09 | 2011-05-12 | International Business Machines Corporation | Method and system for testing configuration of environments |
CN101826913A (zh) * | 2010-01-28 | 2010-09-08 | 陈清尧 | 电视红外音频信号发射和接收器 |
US8489787B2 (en) * | 2010-10-12 | 2013-07-16 | International Business Machines Corporation | Sharing sampled instruction address registers for efficient instruction sampling in massively multithreaded processors |
US20120124558A1 (en) * | 2010-11-17 | 2012-05-17 | Microsoft Corporation | Scenario testing composability across multiple components |
US8818787B2 (en) * | 2011-01-31 | 2014-08-26 | Yahoo! Inc. | Method and system for predicting performance of software applications on prospective hardware architecture |
JP2012181666A (ja) | 2011-03-01 | 2012-09-20 | Nec Corp | 情報処理装置、情報処理方法及び情報処理プログラム |
US20130104105A1 (en) * | 2011-04-18 | 2013-04-25 | Julian M. Brown | Test data supply chain manager for an integrated testing platform |
US8898408B2 (en) * | 2011-12-12 | 2014-11-25 | Dell Products L.P. | Memory controller-independent memory mirroring |
US9362003B2 (en) * | 2012-03-09 | 2016-06-07 | Sandisk Technologies Inc. | System and method to decode data subject to a disturb condition |
CN102662841B (zh) * | 2012-04-01 | 2014-11-05 | 北京航空航天大学 | 一种软硬件结合的可靠性综合试验剖面构造方法 |
JP2017049742A (ja) * | 2015-09-01 | 2017-03-09 | キヤノン株式会社 | 画像処理方法、画像処理装置、ロボット装置、プログラム、及び記録媒体 |
-
2013
- 2013-11-08 US US14/074,925 patent/US9477585B2/en active Active
- 2013-11-08 EP EP23176411.9A patent/EP4235444A3/en active Pending
- 2013-11-08 EP EP13795381.6A patent/EP2917837B1/en active Active
- 2013-11-08 EP EP18211655.8A patent/EP3499371B1/en active Active
- 2013-11-08 CN CN201810480764.3A patent/CN108717387B/zh active Active
- 2013-11-08 JP JP2015541913A patent/JP6290913B2/ja active Active
- 2013-11-08 CN CN201380065983.0A patent/CN104871140B/zh active Active
- 2013-11-08 CN CN202110934466.9A patent/CN113626269A/zh active Pending
- 2013-11-08 WO PCT/US2013/069075 patent/WO2014074783A2/en active Application Filing
-
2016
- 2016-09-26 US US15/276,370 patent/US10114739B2/en active Active
-
2018
- 2018-02-08 JP JP2018021127A patent/JP6652581B2/ja active Active
- 2018-10-17 US US16/162,558 patent/US11720479B2/en active Active
-
2020
- 2020-01-23 JP JP2020009082A patent/JP7053691B2/ja active Active
-
2022
- 2022-03-31 JP JP2022058455A patent/JP7335387B2/ja active Active
-
2023
- 2023-06-15 US US18/210,192 patent/US20230359548A1/en active Pending
Also Published As
Publication number | Publication date |
---|---|
CN104871140A (zh) | 2015-08-26 |
EP3499371A3 (en) | 2019-09-18 |
JP7053691B2 (ja) | 2022-04-12 |
CN104871140B (zh) | 2018-06-19 |
WO2014074783A3 (en) | 2014-07-03 |
EP3499371B1 (en) | 2023-06-07 |
JP2022084921A (ja) | 2022-06-07 |
US9477585B2 (en) | 2016-10-25 |
JP7335387B2 (ja) | 2023-08-29 |
WO2014074783A2 (en) | 2014-05-15 |
JP6290913B2 (ja) | 2018-03-07 |
EP2917837B1 (en) | 2019-01-02 |
JP2018106733A (ja) | 2018-07-05 |
EP4235444A3 (en) | 2024-01-03 |
US20170010958A1 (en) | 2017-01-12 |
US20190050324A1 (en) | 2019-02-14 |
CN108717387B (zh) | 2021-09-07 |
CN108717387A (zh) | 2018-10-30 |
US10114739B2 (en) | 2018-10-30 |
US20230359548A1 (en) | 2023-11-09 |
JP2020074192A (ja) | 2020-05-14 |
EP2917837A2 (en) | 2015-09-16 |
CN113626269A (zh) | 2021-11-09 |
EP3499371A2 (en) | 2019-06-19 |
EP4235444A2 (en) | 2023-08-30 |
US11720479B2 (en) | 2023-08-08 |
US20140137082A1 (en) | 2014-05-15 |
JP2015535621A (ja) | 2015-12-14 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP6652581B2 (ja) | 多重プロセッサシステムのためのリアルタイム分析及び制御 | |
US10288681B2 (en) | Test architecture with a small form factor test board for rapid prototyping | |
Panesar et al. | Deterministic parallel processing | |
US11726812B2 (en) | Dynamic reconfiguration of applications on a multi-processor embedded system | |
US10521544B2 (en) | Traffic shaping in networking system-on-chip verification | |
US8949752B2 (en) | System and method of emulating multiple custom prototype boards | |
CN112162879A (zh) | 一种实时多核dsp软件的日志系统 | |
CN113496108A (zh) | 一种应用于仿真的cpu模型 | |
Panesar et al. | Multi-Core System-on-Chip in Real World Products | |
US10635769B1 (en) | Hardware and software event tracing for a system-on-chip | |
Heinen et al. | Firmware development for evolving digital communication technologies | |
Zaidi et al. | Fast and unified SystemC AMS-HDL simulation | |
Barnes et al. | Network-aware virtual platform for the verification of embedded software for communications | |
JOSHI | EARLY INTEGRATION PLATFORM USING SOC SIMULATION |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20180208 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20190110 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20190219 |
|
A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20190520 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20190719 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20191224 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20200123 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6652581 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |