JP6651836B2 - 情報処理装置、共有メモリ管理方法及び共有メモリ管理プログラム - Google Patents
情報処理装置、共有メモリ管理方法及び共有メモリ管理プログラム Download PDFInfo
- Publication number
- JP6651836B2 JP6651836B2 JP2015247744A JP2015247744A JP6651836B2 JP 6651836 B2 JP6651836 B2 JP 6651836B2 JP 2015247744 A JP2015247744 A JP 2015247744A JP 2015247744 A JP2015247744 A JP 2015247744A JP 6651836 B2 JP6651836 B2 JP 6651836B2
- Authority
- JP
- Japan
- Prior art keywords
- access
- information processing
- node
- permission
- information
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
- G06F11/0703—Error or fault processing not based on redundancy, i.e. by taking additional measures to deal with the error or fault not making use of redundancy in operation, in hardware, or in data representation
- G06F11/0706—Error or fault processing not based on redundancy, i.e. by taking additional measures to deal with the error or fault not making use of redundancy in operation, in hardware, or in data representation the processing taking place on a specific hardware platform or in a specific software environment
- G06F11/0721—Error or fault processing not based on redundancy, i.e. by taking additional measures to deal with the error or fault not making use of redundancy in operation, in hardware, or in data representation the processing taking place on a specific hardware platform or in a specific software environment within a central processing unit [CPU]
- G06F11/0724—Error or fault processing not based on redundancy, i.e. by taking additional measures to deal with the error or fault not making use of redundancy in operation, in hardware, or in data representation the processing taking place on a specific hardware platform or in a specific software environment within a central processing unit [CPU] in a multiprocessor or a multi-core unit
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
- G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
- G06F3/0601—Interfaces specially adapted for storage systems
- G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
- G06F3/062—Securing storage systems
- G06F3/0622—Securing storage systems in relation to access
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
- G06F11/0703—Error or fault processing not based on redundancy, i.e. by taking additional measures to deal with the error or fault not making use of redundancy in operation, in hardware, or in data representation
- G06F11/0706—Error or fault processing not based on redundancy, i.e. by taking additional measures to deal with the error or fault not making use of redundancy in operation, in hardware, or in data representation the processing taking place on a specific hardware platform or in a specific software environment
- G06F11/0727—Error or fault processing not based on redundancy, i.e. by taking additional measures to deal with the error or fault not making use of redundancy in operation, in hardware, or in data representation the processing taking place on a specific hardware platform or in a specific software environment in a storage system, e.g. in a DASD or network based storage system
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
- G06F11/0703—Error or fault processing not based on redundancy, i.e. by taking additional measures to deal with the error or fault not making use of redundancy in operation, in hardware, or in data representation
- G06F11/0751—Error or fault detection not based on redundancy
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
- G06F11/0703—Error or fault processing not based on redundancy, i.e. by taking additional measures to deal with the error or fault not making use of redundancy in operation, in hardware, or in data representation
- G06F11/079—Root cause analysis, i.e. error or fault diagnosis
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
- G06F11/0703—Error or fault processing not based on redundancy, i.e. by taking additional measures to deal with the error or fault not making use of redundancy in operation, in hardware, or in data representation
- G06F11/0793—Remedial or corrective actions
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F12/00—Accessing, addressing or allocating within memory systems or architectures
- G06F12/14—Protection against unauthorised use of memory or access to memory
- G06F12/1416—Protection against unauthorised use of memory or access to memory by checking the object accessibility, e.g. type of access defined by the memory independently of subject rights
- G06F12/1425—Protection against unauthorised use of memory or access to memory by checking the object accessibility, e.g. type of access defined by the memory independently of subject rights the protection being physical, e.g. cell, word, block
- G06F12/1441—Protection against unauthorised use of memory or access to memory by checking the object accessibility, e.g. type of access defined by the memory independently of subject rights the protection being physical, e.g. cell, word, block for a range
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
- G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
- G06F3/0601—Interfaces specially adapted for storage systems
- G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
- G06F3/0629—Configuration or reconfiguration of storage systems
- G06F3/0637—Permissions
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
- G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
- G06F3/0601—Interfaces specially adapted for storage systems
- G06F3/0668—Interfaces specially adapted for storage systems adopting a particular infrastructure
- G06F3/0671—In-line storage system
- G06F3/0683—Plurality of storage devices
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Quality & Reliability (AREA)
- Human Computer Interaction (AREA)
- Computer Security & Cryptography (AREA)
- Health & Medical Sciences (AREA)
- Biomedical Technology (AREA)
- Storage Device Security (AREA)
- Multi Processors (AREA)
Description
「ノード」: 一つ以上のOS(Operating System)が動作する情報処理装置(コンピュータシステム)。仮想化機能を有するコンピュータシステムでは、ノード内を論理的に複数の論理ドメインに分割して、複数のOSを稼働させることもできる。
「ノード間の共有メモリ」: 複数のノード(複数の異なるOS上で動作する複数のアプリケーション)からアクセス(リード/ライト)可能な共有メモリ。
「リモートノード」: ホームノードのメモリを参照したり更新したりするノード。
「セグメント」: 共有メモリの管理単位。セグメント毎に後述するメモリトークンを設定することができる。
「セグメントサイズ」: 共有メモリの管理単位のサイズ。例えば、4MB(メガバイト)、32MB、256MB、2GB(ギガバイト)等。
「PA」: 物理アドレス。物理位置によって割り振られるアドレス。
「アクセストークン」: リモートノードからホームノード(他ノード)の共有メモリにアクセスする際に設定されるメモリアクセスキー。
・リモートノードからのメモリアクセス要求に付加されたアクセストークンとホームノードのメモリトークンレジスタに設定されたメモリトークンに基づいて、ハードウェアがメモリアクセス要求実行の可否を制御する。
・ホームノードのメモリトークンとリモートノードのアクセストークンが一致する場合は、共有メモリにアクセス(リード及びライト)することが可能。
・ホームノードのメモリトークンとリモートノードのアクセストークンが不一致の場合、共有メモリにアクセス(リード及びライト)しようとすると、例外トラップが発生してアクセス不可。
2 情報処理システム
2a 許可設定レジスタ
3 サービスプロセッサ
4 クロスバーネットワーク
11 CPUチップ
12 ディスクユニット
13 通信インターフェイス
14 コア
15 メモリ
16 ストランド
17 HDD
18 二次キャッシュ
19 一次キャッシュ
20 命令キャッシュ
21 データキャッシュ
22 命令制御部
23 命令バッファ
24 演算部
25 レジスタ部
26 メモリ
27,27a メモリトークンレジスタ
28 アクセストークンレジスタ
29 チェック部
31 CPU
32 メモリ
33 通信インターフェイス
41 VCPU
42 ローカルメモリ
43 共有メモリ
44 ディスク装置
50 ハイパーバイザ
60 OS
61,61a 共有メモリ管理部
70 管理テーブル
71 ノード・プロセス管理部
72 許可設定部
72a メモリトークン設定部
73 セグメント情報把握部
74 キャッシュフラッシュ部
75 許可解除部
75a メモリトークン設定解除部
76 ログ出力部
80 アプリケーション
81 アクセストークン
82 セグメント
91 論理ドメイン
Claims (7)
- 複数の他の情報処理装置とともに情報処理システムを構築し、該複数の他の情報処理装置からアクセスされる共有メモリを有する情報処理装置において、
前記共有メモリの単位領域毎にアクセスの認証制御に用いる認証情報を記憶する認証情報記憶部と、
前記共有メモリの単位領域毎に各情報処理装置又は各情報処理装置に含まれる各演算処理装置からのリードアクセス及びライトアクセスのそれぞれについてアクセス可否制御に用いる可否情報を記憶する可否情報記憶部と、
他の情報処理装置のうちのいずれかの情報処理装置に異常が発生すると、異常が発生した異常情報処理装置が使用していた共有メモリの単位領域について異常情報処理装置又は異常情報処理装置に含まれる各演算処理装置に対応する前記可否情報のうちライトアクセスに対応する可否情報だけを不可に設定してリードアクセスに対応する可否情報を可のままとする設定部と、
他の情報処理装置又は他の情報処理装置に含まれる演算処理装置から認証情報を含むリードアクセス要求又はライトアクセス要求により共有メモリのいずれかの単位領域へのアクセスがあった場合に、
リードアクセス要求のときは前記可否情報記憶部が記憶するリードアクセスの可否情報に基づいて、リードアクセス要求された単位領域毎にアクセス可否を判定し、ライトアクセス要求のときは前記可否情報記憶部が記憶するライトアクセスの可否情報に基づいて、ライトアクセス要求された単位領域毎にアクセス可否を判定し、
前記他の情報処理装置又は他の情報処理装置に含まれる演算処理装置によるアクセスが不可であれば判定対象の単位領域へのアクセスを拒否し、
前記他の情報処理装置又は他の情報処理装置に含まれる演算処理装置によるアクセスが可であれば、前記リードアクセス要求又はライトアクセス要求に含まれる前記認証情報と前記認証情報記憶部が記憶する前記認証情報を比較した結果に基づいて、判定対象の単位領域へのアクセスを許可するか否かを判定する判定部と、
異常が発生した場合に、他の情報処理装置が備える共有メモリのうち使用していた単位領域のデータを読み込んでログを出力するログ出力部と
を有することを特徴とする情報処理装置。 - 前記設定部が前記可否情報を不可に設定する前に前記異常情報処理装置が使用していた共有メモリの単位領域に対してキャッシュフラッシュを実行するフラッシュ実行部をさらに有することを特徴とする請求項1に記載の情報処理装置。
- 前記演算処理装置は、CPUチップ、コア、ストランド、仮想ノード又は仮想CPUであることを特徴とする請求項1又は2に記載の情報処理装置。
- 前記異常情報処理装置は、動作するアプリケーションに異常が発生した情報処理装置であることを特徴とする請求項1〜3のいずれか1つに記載の情報処理装置。
- 前記共有メモリの単位領域と単位領域毎に使用許可を受けた情報処理装置を対応付ける管理情報を記憶する管理情報記憶部をさらに有し、
前記設定部は、前記管理情報を参照して、前記異常情報処理装置が使用していた共有メモリの単位領域を特定し、特定した単位領域について異常情報処理装置又は異常情報処理装置に含まれる各演算処理装置に対応する前記可否情報のうちライトアクセスに対応する可否情報だけを不可に設定してリードアクセスに対応する可否情報を可のままとすることを特徴とする請求項1〜4のいずれか1つに記載の情報処理装置。 - 複数の他の情報処理装置とともに情報処理システムを構築し、該複数の他の情報処理装置からアクセスされる共有メモリを有する情報処理装置による共有メモリ管理方法において、
前記共有メモリの単位領域毎に各情報処理装置又は各情報処理装置に含まれる各演算処理装置からのリードアクセス及びライトアクセスのそれぞれについてアクセス可否制御に用いる可否情報を記憶する可否情報記憶部にアクセス可を示す情報を設定し、
他の情報処理装置のうちのいずれかの情報処理装置に異常が発生すると、異常が発生した異常情報処理装置が使用していた共有メモリの単位領域について異常情報処理装置又は異常情報処理装置に含まれる各演算処理装置に対応する前記可否情報のうちライトアクセスに対応する可否情報だけを不可に設定してリードアクセスに対応する可否情報を可のままとし、
他の情報処理装置又は他の情報処理装置に含まれる演算処理装置から認証情報を含むリードアクセス要求又はライトアクセス要求により共有メモリのいずれかの単位領域へのアクセスがあった場合に、
リードアクセス要求のときは前記可否情報記憶部が記憶するリードアクセスの可否情報に基づいて、リードアクセス要求された単位領域毎にアクセス可否を判定し、ライトアクセス要求のときは前記可否情報記憶部が記憶するライトアクセスの可否情報に基づいて、ライトアクセス要求された単位領域毎にアクセス可否を判定し、
前記他の情報処理装置又は他の情報処理装置に含まれる演算処理装置によるアクセスが不可であれば判定対象の単位領域へのアクセスを拒否し、
前記他の情報処理装置又は他の情報処理装置に含まれる演算処理装置によるアクセスが可であれば、前記リードアクセス要求又はライトアクセス要求に含まれる前記認証情報と、前記共有メモリの単位領域毎にアクセスの認証制御に用いる認証情報を比較した結果に基づいて、判定対象の単位領域へのアクセスを許可するか否かを判定し、
異常が発生した場合に、他の情報処理装置が備える共有メモリのうち使用していた単位領域のデータを読み込んでログを出力する
処理を前記情報処理装置が実行する共有メモリ管理方法。 - 複数の他の情報処理装置とともに情報処理システムを構築し、該複数の他の情報処理装置からアクセスされる共有メモリを有する情報処理装置で実行される共有メモリ管理プログラムにおいて、
前記共有メモリの単位領域毎に各情報処理装置又は各情報処理装置に含まれる各演算処理装置からのリードアクセス及びライトアクセスのそれぞれについてアクセス可否制御に用いる可否情報を記憶する可否情報記憶部にアクセス可を示す情報を設定し、
他の情報処理装置のうちのいずれかの情報処理装置に異常が発生すると、異常が発生した異常情報処理装置が使用していた共有メモリの単位領域について異常情報処理装置又は異常情報処理装置に含まれる各演算処理装置に対応する前記可否情報のうちライトアクセスに対応する可否情報だけを不可に設定してリードアクセスに対応する可否情報を可のままとし、
他の情報処理装置又は他の情報処理装置に含まれる演算処理装置から認証情報を含むリードアクセス要求又はライトアクセス要求により共有メモリのいずれかの単位領域へのアクセスがあった場合に、
リードアクセス要求のときは前記可否情報記憶部が記憶するリードアクセスの可否情報に基づいて、リードアクセス要求された単位領域毎にアクセス可否を判定し、ライトアクセス要求のときは前記可否情報記憶部が記憶するライトアクセスの可否情報に基づいて、ライトアクセス要求された単位領域毎にアクセス可否を判定し、
前記他の情報処理装置又は他の情報処理装置に含まれる演算処理装置によるアクセスが不可であれば判定対象の単位領域へのアクセスを拒否し、
前記他の情報処理装置又は他の情報処理装置に含まれる演算処理装置によるアクセスが可であれば、前記リードアクセス要求又はライトアクセス要求に含まれる前記認証情報と、前記共有メモリの単位領域毎にアクセスの認証制御に用いる認証情報を比較した結果に基づいて、判定対象の単位領域へのアクセスを許可するか否かを判定し、
異常が発生した場合に、他の情報処理装置が備える共有メモリのうち使用していた単位領域のデータを読み込んでログを出力する
処理を前記情報処理装置に実行させる共有メモリ管理プログラム。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2015247744A JP6651836B2 (ja) | 2015-12-18 | 2015-12-18 | 情報処理装置、共有メモリ管理方法及び共有メモリ管理プログラム |
US15/348,494 US10628056B2 (en) | 2015-12-18 | 2016-11-10 | Information processing apparatus and shared memory management method |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2015247744A JP6651836B2 (ja) | 2015-12-18 | 2015-12-18 | 情報処理装置、共有メモリ管理方法及び共有メモリ管理プログラム |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2017111751A JP2017111751A (ja) | 2017-06-22 |
JP6651836B2 true JP6651836B2 (ja) | 2020-02-19 |
Family
ID=59064316
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2015247744A Active JP6651836B2 (ja) | 2015-12-18 | 2015-12-18 | 情報処理装置、共有メモリ管理方法及び共有メモリ管理プログラム |
Country Status (2)
Country | Link |
---|---|
US (1) | US10628056B2 (ja) |
JP (1) | JP6651836B2 (ja) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US10324722B2 (en) * | 2016-06-24 | 2019-06-18 | Hewlett Packard Enterprise Development Lp | Global capabilities transferrable across node boundaries |
Family Cites Families (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS59121561A (ja) * | 1982-12-28 | 1984-07-13 | Fuji Facom Corp | マルチプロセサシステムにおける共有資源アクセス保護方式 |
JP4123621B2 (ja) * | 1999-02-16 | 2008-07-23 | 株式会社日立製作所 | 主記憶共有型マルチプロセッサシステム及びその共有領域設定方法 |
US7917710B2 (en) * | 2006-06-05 | 2011-03-29 | Oracle America, Inc. | Memory protection in a computer system employing memory virtualization |
US8073922B2 (en) * | 2007-07-27 | 2011-12-06 | Twinstrata, Inc | System and method for remote asynchronous data replication |
JP2011070528A (ja) | 2009-09-28 | 2011-04-07 | Nec Corp | マルチプロセッサシステム及びメモリアクセス制御方法 |
JP5541275B2 (ja) * | 2011-12-28 | 2014-07-09 | 富士通株式会社 | 情報処理装置および不正アクセス防止方法 |
US20150269092A1 (en) * | 2014-03-19 | 2015-09-24 | Fujitsu Limited | Information processing device and shared memory management method |
-
2015
- 2015-12-18 JP JP2015247744A patent/JP6651836B2/ja active Active
-
2016
- 2016-11-10 US US15/348,494 patent/US10628056B2/en active Active
Also Published As
Publication number | Publication date |
---|---|
US20170177254A1 (en) | 2017-06-22 |
US10628056B2 (en) | 2020-04-21 |
JP2017111751A (ja) | 2017-06-22 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US11777705B2 (en) | Techniques for preventing memory timing attacks | |
JP6310061B2 (ja) | システムメモリから不揮発性データストレージに移行されるアプリケーションプログラムデータの選択的保持 | |
US7502872B2 (en) | Method for out of user space block mode I/O directly between an application instance and an I/O adapter | |
US8332363B2 (en) | Storage system and data management method of the same | |
CN110998562B (zh) | 在分布式集群系统中隔开节点 | |
US20110145243A1 (en) | Sharing of Data Across Disjoint Clusters | |
TW201933112A (zh) | 區域融合 | |
CN105049445B (zh) | 一种访问控制方法及独立式访问控制器 | |
US20070005815A1 (en) | System and method for processing block mode I/O operations using a linear block address translation protection table | |
US20180157605A1 (en) | Configuration of a memory controller for copy-on-write | |
US20060265525A1 (en) | System and method for processor queue to linear block address translation using protection table control based on a protection domain | |
JP2017004044A (ja) | ライセンス管理プログラム、ライセンス管理方法、およびライセンス管理システム | |
JP6651836B2 (ja) | 情報処理装置、共有メモリ管理方法及び共有メモリ管理プログラム | |
JP6337607B2 (ja) | 情報処理装置、共有メモリ管理方法及び共有メモリ管理プログラム | |
US9575658B2 (en) | Collaborative release of a virtual disk | |
KR20210132545A (ko) | 이상행위 탐지 장치, 방법 및 이를 포함하는 시스템 | |
US12069104B2 (en) | Dynamic management of role-based access control systems | |
JP5864534B2 (ja) | 仮想計算機システム、メモリ管理方法、メモリ管理プログラム、記録媒体および集積回路 | |
CN106557263B (zh) | 用于在数据块删除中检查伪共享的方法及设备 | |
US20170177508A1 (en) | Information processing apparatus and shared-memory management method | |
JP6680973B2 (ja) | 情報処理装置、情報処理装置の制御方法及び演算処理装置 | |
TW201926061A (zh) | 用於記憶體區域的巡檢清除-提交狀態 | |
CN117234431B (zh) | 缓存管理方法、装置、电子设备及存储介质 | |
US11520488B2 (en) | Method and apparatus for identifying a device missing from a consistency group | |
KR102607875B1 (ko) | 액세스 제어를 위한 블록체인 네트워크의 노드 장치 및 이의 동작방법 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20180810 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20190611 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20190625 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20190726 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20191224 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20200106 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6651836 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |