JP6650354B2 - 書き換え装置及び書き換え方法 - Google Patents
書き換え装置及び書き換え方法 Download PDFInfo
- Publication number
- JP6650354B2 JP6650354B2 JP2016125464A JP2016125464A JP6650354B2 JP 6650354 B2 JP6650354 B2 JP 6650354B2 JP 2016125464 A JP2016125464 A JP 2016125464A JP 2016125464 A JP2016125464 A JP 2016125464A JP 6650354 B2 JP6650354 B2 JP 6650354B2
- Authority
- JP
- Japan
- Prior art keywords
- recording
- information
- recording area
- block
- rewriting
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Landscapes
- Detection And Correction Of Errors (AREA)
- Techniques For Improving Reliability Of Storages (AREA)
- Retry When Errors Occur (AREA)
- Memory System (AREA)
Description
本発明の目的は、フラッシュメモリへの書き換え回数が少ない書き換え装置及び書き換え方法を提供することにある。
この構成によれば、特定の制御対象の制御に使用される複数の記録ブロックのうち、第2の記録領域がブランクとされる記録ブロックが複数個発生する状況が抑制される。これにより、制御部は、制御対象の好適な制御を実施することができる。
図1に示すように、マイクロコンピュータ1(以下、マイコン1)は、車載されるものであって、CPU(Central Processing Unit)2、フラッシュメモリ3、複数の内蔵周辺I/O(Input Output)4、接続モジュール5、及びこれら各種構成を相互接続するバス6を備える。
次に、マイコン1の作用及び効果について説明する。
・上記実施形態において、CPU2は、特定の制御対象の制御に使用される複数の記録ブロックのうち、第2の記録領域がブランクとされている記録ブロックが複数ある場合に、報知処理を実施したが、必ずしも実施しなくてもよい。
・上記実施形態において、マイコン1の適用先は、車両に限らない。
(イ)第2の記録領域に記録される第2の情報は記録回数とし、当該記録回数を特定の制御対象以外の他の制御対象に利用すること。
Claims (4)
- 第1の記録領域及びこれと対をなす第2の記録領域を有する記録ブロックが複数設けられるフラッシュメモリと、
第2の記録領域がブランクであることに基づきこれと対をなす第1の記録領域に記録される第1の情報を有効と判断し、有効と認められる第1の記録領域に記録される第1の情報に基づき制御対象の制御を実行する制御部とを備え、
前記制御部は、書き換え情報が入力されたことをトリガとして、第2の記録領域に第2の情報が記録されていない第2の記録領域がブランクである記録ブロックを検索する第1の処理と、
前記第1の処理で検索された記録ブロックの第2の記録領域に第2の情報を書き込む第2の処理と、
前記第2の処理を実施した記録ブロックとは別の記録ブロックの第1の記録領域及び第2の記録領域をブランクにする第3の処理と、
前記第3の処理を実施した記録ブロックの第1の記録領域に対し、前記書き換え情報に対応する第1の情報を書き込む第4の処理とを実施する書き換え装置。 - 請求項1に記載の書き換え装置において、
前記制御部は、特定の制御対象の制御に使用される複数の記録ブロックのうち、第2の記録領域がブランクとされている記録ブロックが複数ある場合には、ユーザの感覚に訴えるための報知情報を出力する報知処理を実施する書き換え装置。 - 請求項1又は2に記載の書き換え装置において、
前記制御部は、複数の記録ブロックのうち一つの記録ブロックに対して前記第3の処理を実施する書き換え装置。 - 第1の記録領域及びこれと対をなす第2の記録領域を有する記録ブロックが複数設けられるフラッシュメモリに対し、
書き換え情報が入力されたことをトリガとして、第2の記録領域に第2の情報が記録されていない第2の記録領域がブランクである記録ブロックを検索する第1の処理と、
前記第1の処理で検索された記録ブロックの第2の記録領域に第2の情報を書き込む第2の処理と、
前記第2の処理を実施した記録ブロックとは別の記録ブロックの第1の記録領域及び第2の記録領域をブランクにする第3の処理と、
前記第3の処理を実施した記録ブロックの第1の記録領域に対し、前記書き換え情報に対応する第1の情報を書き込む第4の処理とを実施する書き換え方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2016125464A JP6650354B2 (ja) | 2016-06-24 | 2016-06-24 | 書き換え装置及び書き換え方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2016125464A JP6650354B2 (ja) | 2016-06-24 | 2016-06-24 | 書き換え装置及び書き換え方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2017228201A JP2017228201A (ja) | 2017-12-28 |
JP6650354B2 true JP6650354B2 (ja) | 2020-02-19 |
Family
ID=60889332
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2016125464A Active JP6650354B2 (ja) | 2016-06-24 | 2016-06-24 | 書き換え装置及び書き換え方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP6650354B2 (ja) |
-
2016
- 2016-06-24 JP JP2016125464A patent/JP6650354B2/ja active Active
Also Published As
Publication number | Publication date |
---|---|
JP2017228201A (ja) | 2017-12-28 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN104317622B (zh) | 一种嵌入式设备程序烧录处理方法和系统 | |
US8015344B2 (en) | Apparatus and method for processing data of flash memory | |
US7908469B2 (en) | Method for executing power on self test on a computer system and updating SMBIOS information partially | |
JP2005209188A (ja) | フラッシュメモリのデータ復旧装置及び方法 | |
WO2017157158A1 (zh) | 写数据的方法及装置、计算机存储介质 | |
TWI594188B (zh) | 系統單晶片及其開機方法 | |
JP5695112B2 (ja) | データ記憶装置、データの記憶方法および車載用制御装置 | |
JP2006172206A5 (ja) | ||
US20100153622A1 (en) | Data Access Controller and Data Accessing Method | |
JP6650354B2 (ja) | 書き換え装置及び書き換え方法 | |
US9507665B2 (en) | Computing device and method for accessing BIOS using middleware controller of the computing device | |
JP2017097576A (ja) | 書換システム | |
JP5323030B2 (ja) | メモリ装置及びメモリ制御方法 | |
JP6301820B2 (ja) | リプログラミングシステム | |
US11307795B2 (en) | Electronic processing devices and memory control methods thereof | |
JP6349827B2 (ja) | 情報処理装置、初期化方法、及び、プログラム | |
JP2009223435A (ja) | データ記憶方法及び装置、並びにプログラム | |
JP5254879B2 (ja) | データ書込装置、データ書込方法及びプログラム | |
EP3502902B1 (en) | Method and apparatus for managing a non-volatile random-access memory using a monitor | |
JP2018156230A (ja) | 情報処理装置 | |
JP2011039825A (ja) | ファームウェア更新方法及びファームウェア更新装置 | |
JP5332800B2 (ja) | 記憶装置 | |
JP2017097404A (ja) | マイクロコンピュータ | |
CN115203704A (zh) | 一种安全策略加载方法、装置、电子设备及可读存储介质 | |
WO2019019800A1 (zh) | 一种硬盘数据访问方法及装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20181120 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20190814 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20190827 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20191025 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20200107 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20200120 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6650354 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |