JP6637754B2 - Power supply circuit and electronic device including the same - Google Patents
Power supply circuit and electronic device including the same Download PDFInfo
- Publication number
- JP6637754B2 JP6637754B2 JP2015245588A JP2015245588A JP6637754B2 JP 6637754 B2 JP6637754 B2 JP 6637754B2 JP 2015245588 A JP2015245588 A JP 2015245588A JP 2015245588 A JP2015245588 A JP 2015245588A JP 6637754 B2 JP6637754 B2 JP 6637754B2
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- circuit
- power supply
- gate
- nmosfet
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000006243 chemical reaction Methods 0.000 claims description 58
- 238000001514 detection method Methods 0.000 claims description 16
- 230000005856 abnormality Effects 0.000 claims description 4
- 230000009471 action Effects 0.000 claims description 4
- 239000003990 capacitor Substances 0.000 description 25
- 238000010586 diagram Methods 0.000 description 10
- 239000008186 active pharmaceutical agent Substances 0.000 description 5
- 230000008859 change Effects 0.000 description 4
- 230000015556 catabolic process Effects 0.000 description 3
- 230000006870 function Effects 0.000 description 3
- 230000004048 modification Effects 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- TVZRAEYQIKYCPH-UHFFFAOYSA-N 3-(trimethylsilyl)propane-1-sulfonic acid Chemical compound C[Si](C)(C)CCCS(O)(=O)=O TVZRAEYQIKYCPH-UHFFFAOYSA-N 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 229920006395 saturated elastomer Polymers 0.000 description 1
Images
Description
本発明は、電源回路およびそれを備える電子装置に関する。 The present invention relates to a power supply circuit and an electronic device including the same.
従来、直流電源からの入力電圧を降圧または昇圧する電圧変換回路を備える電源回路が知られている。かかる電源回路には、過電圧(例えば、サージ電圧)が入力される場合がある。そこで、電圧変換回路の前段に、過電圧から電圧変換回路を保護する過電圧保護回路が設けられる。 Conventionally, a power supply circuit including a voltage conversion circuit that steps down or boosts an input voltage from a DC power supply has been known. An overvoltage (for example, a surge voltage) may be input to such a power supply circuit. Therefore, an overvoltage protection circuit that protects the voltage conversion circuit from overvoltage is provided at a stage preceding the voltage conversion circuit.
例えば、特許文献1には、過電圧保護回路として、NチャネルMOSFETとツェナーダイオードとを備えるクランプ回路を設けることが開示されている。かかるクランプ回路は、過電圧が入力されても、NチャネルMOSFETのゲート電圧がツェナー電圧に維持されるため、NチャネルMOSFETのソースがツェナー電圧よりも低い電圧に抑制される。これにより、NチャネルMOSFETのソース側に接続された電圧変換回路が保護される。
For example,
しかしながら、特許文献1に記載の過電圧保護回路では、過電圧が入力された場合、NチャネルMOSFETのソース電圧のドレイン電圧に対する低下分が大きくなることから、NチャネルMOSFETによる電力損失の観点から課題があった。
However, the overvoltage protection circuit described in
本発明は、上記に鑑みてなされたものであって、過電圧保護を電力損失の低減をしつつ行うことができる電源回路およびそれを備える電子装置を提供することを目的とする。 The present invention has been made in view of the above, and an object of the present invention is to provide a power supply circuit capable of performing overvoltage protection while reducing power loss, and an electronic device including the same.
上記課題を解決し、目的を達成するために、本発明の電源回路は、電圧変換回路と、前記電圧変換回路の前段に配置される過電圧保護回路とを備える。前記過電圧保護回路は、入力側にドレインが接続され且つ前記電圧変換回路側にソースが接続されたNチャネルMOSFETと、前記NチャネルMOSFETのゲートと基準電位との間に設けられるツェナーダイオードと、前記入力側の電圧よりも高い電圧を前記NチャネルMOSFETのゲートに印加する電圧印加部とを備える。 In order to solve the above problems and achieve the object, a power supply circuit according to the present invention includes a voltage conversion circuit and an overvoltage protection circuit disposed at a stage preceding the voltage conversion circuit. The overvoltage protection circuit includes: an N-channel MOSFET having a drain connected to an input side and a source connected to the voltage conversion circuit side; a Zener diode provided between a gate of the N-channel MOSFET and a reference potential; A voltage application unit for applying a voltage higher than the voltage on the input side to the gate of the N-channel MOSFET.
本発明によれば、過電圧保護を電力損失の低減をしつつ行うことができる電源回路およびそれを備える電子装置を提供することができる。 According to the present invention, it is possible to provide a power supply circuit capable of performing overvoltage protection while reducing power loss, and an electronic device including the same.
以下に、本発明にかかる電源回路およびそれを備えた電子装置の実施形態を図面に基づいて詳細に説明する。なお、かかる実施形態によりこの発明が限定されるものではない。 Hereinafter, embodiments of a power supply circuit and an electronic device including the same according to the present invention will be described in detail with reference to the drawings. Note that the present invention is not limited by the embodiments.
[1.電源回路]
図1は、本発明の実施形態にかかる電源回路の構成を示す図である。図1に示すように、電源回路1は、入力端子T1と、電圧変換回路10と、過電圧保護回路11とを備える。
[1. Power supply circuit]
FIG. 1 is a diagram illustrating a configuration of a power supply circuit according to an embodiment of the present invention. As shown in FIG. 1, the
電圧変換回路10は、直流電源2から入力される直流電圧を異なる大きさの直流電圧へ変換する回路であり、例えば、DC/DCコンバータや降圧レギュレータである。過電圧保護回路11は、電圧変換回路10の前段に配置され、電圧変換回路10を過電圧から保護する。
The
かかる過電圧保護回路11は、NチャネルMOSFET20(以下、単にNMOSFET20と記載する場合がある)と、ツェナーダイオード21と、抵抗23と、電圧印加部28と、を備える。NMOSFET20のドレインは、入力端子T1(入力側の一例)に接続され、NMOSFET20のソースは、電圧変換回路10の入力側に接続される。
The
NMOSFET20のゲートは、ツェナーダイオード21を介してグランド電位GND(基準電位の一例)に接続される。そのため、過電圧として正電圧サージが入力端子T1に入力された場合、NMOSFET20のゲート電圧VGは、ツェナー電圧Vzでクランプされ、電圧変換回路10へ入力される電圧がツェナー電圧Vz未満に制限される。
The gate of the
これにより、例えば、電圧変換回路10の高耐圧化を避けることができる。そのため、例えば、電圧変換回路10で用いるスイッチング素子の低オン抵抗化や高速スイッチング化が容易になり、例えば、AMラジオの周波数帯よりも高い周波数のスイッチングを行うことで高効率に電圧変換を行うことができる。
Thereby, for example, an increase in the withstand voltage of the
また、正サージ電圧(過電圧の一例)が電源回路1へ入力された場合、NMOSFET20から電圧変換回路10への電圧供給を継続しつつも、電圧変換回路10へ入力される直流電圧Vidc1をツェナー電圧Vz未満に制限することができる。
When a positive surge voltage (an example of an overvoltage) is input to the
ここで、電圧印加部28を設けない場合について考える。NMOSFET20のドレインとゲートとの間には、抵抗23が接続される。そのため、NMOSFET20のゲートには、直流電源2から入力される直流電圧Vdc(以下、入力電圧Vidcまたは直流電圧Vidcと記載する)が抵抗23を介して印加される。
Here, a case where the
入力電圧Vidc(入力側の電圧の一例)がNMOSFET20のゲートに入力された場合、NMOSFET20のゲートとソースとの間の電圧VGSは、NMOSFET20の閾値電圧Vth1に対応する電圧になる。そのため、NMOSFET20のドレインとソースとの間の電圧VDS(以下、ドレイン−ソース間電圧VDSと記載する)は、閾値電圧Vth1に対応する電圧になり、NMOSFET20のチャネル抵抗による電力損失が大きい。
When the input voltage Vidc (an example of the voltage on the input side) is input to the gate of the
一方、実施形態にかかる電源回路1は、電圧印加部28を備える。かかる電圧印加部28は、電圧変換回路10から出力される直流電圧Vodcを昇圧して入力電圧Vidcよりも高い電圧Vudc(以下、印加電圧Vudcと記載する)をNMOSFET20のゲートに印加する。そのため、ゲート−ソース間電圧VDSは、閾値電圧Vth1よりも小さくなり、電圧印加部28を設けない場合に比べ、NMOSFET20のチャネル抵抗による電力損失を抑えることができる。
On the other hand, the
例えば、Vudc≧Vidc+Vth1とすることによって、NMOSFET20を十分に飽和状態にして動作させることができ、これにより、NMOSFET20のチャネル抵抗による電力損失をより低減することができる。
For example, by setting Vudc ≧ Vidc + Vth1, it is possible to operate the NMOSFET 20 in a sufficiently saturated state, whereby power loss due to the channel resistance of the
なお、印加電圧Vudcは、ツェナーダイオード21のツェナー電圧Vzよりも低く設定される。これにより、電圧印加部28からツェナーダイオード21に流れる電流を抑制でき、電源回路1の電力消費を抑えることができる。
Note that the applied voltage Vudc is set lower than the Zener voltage Vz of the Zener diode 21. Thus, the current flowing from the
また、電圧印加部28は、過電圧保護回路11の後段(出力側)の電圧に基づいてNMOSFET20のゲートへ印加する電圧を生成できることから、電圧印加部28の高耐圧化を避けることができる。
Further, since the
このように、電源回路1は、NMOSFET20での電力損失を抑制しつつ、電圧変換回路10へ入力される電圧をツェナー電圧Vz未満に制限することができる。以下、電源回路1の構成についてさらに詳細に説明する
As described above, the
[2.電源回路1を含む電子装置]
次に、実施形態にかかる電源回路1を有する電子装置について説明する。以下においては、電源回路1は車載装置(電子装置の一例)に組み込まれ、かかる車載装置に対して直流電源2から直流電圧が供給される例を説明する。
[2. Electronic device including power supply circuit 1]
Next, an electronic device having the
図2は、車載装置100の構成例を示す図である。図2に示すように、車載装置100は、電源回路1と、マイクロコンピュータ101(以下、マイコン101と記載する)、フラッシュメモリ102、ドライブモータ103およびアンプ104などを備える。かかる車載装置100は、例えば、カーナビゲーション装置である。
FIG. 2 is a diagram illustrating a configuration example of the vehicle-mounted
車載装置100には、バッテリーである直流電源2からヒューズ3を介して入力電圧Vidcが供給される。電源回路1は、入力電圧Vidcを大きさが異なる直流電圧Vodc1、Vodc2へ変換する。直流電圧Vodc1は、マイコン101やフラッシュメモリ102などへ供給され、直流電圧Vodc2は、ドライブモータ103やアンプ104などへ供給される。
The in-
図3は、図2に示す車載装置100が有する電源回路1の具体的構成の一例を示す図である。なお、図3に示す電源回路1は、図1に示す電源回路1を車載装置100に組み込んだ場合の具体的構成の一例であり、かかる構成に限定されるものではない。図3に示す電源回路1は、電圧変換回路10と、過電圧保護回路11とを備える。
FIG. 3 is a diagram illustrating an example of a specific configuration of the
[2.1.電圧変換回路10]
電圧変換回路10は、フィルタ30と、DC/DCコンバータ31、32(複数の電圧変換部の一例)とを備える。フィルタ30は、コイル40とコンデンサ41を有し、過電圧保護回路11から出力される直流電圧Vidc1に含まれるノイズ成分を除去する。なお、フィルタ30は、図3に示すLCフィルタに限定されない。
[2.1. Voltage conversion circuit 10]
The
DC/DCコンバータ31は、フィルタ30を介して入力される直流電圧Vidc1を降圧して直流電圧Vodc1(以下、出力電圧Vodc1と記載する場合がある)を生成して出力する。かかるDC/DCコンバータ31は、MOSFET51、52(例えば、NチャネルMOSFET)と、コイル53と、コンデンサ54と、制御部55とを備える。
The DC /
制御部55は、MOSFET51とMOSFET52とを交互にオン/オフする。MOSFET51がオンになると、コイル53にエネルギーが蓄積され、MOSFET52がオンになると、コイル53に蓄積されたエネルギーがコンデンサ54に出力される。制御部55は、出力電圧Vodc1が設定値になるように、MOSFET51、52のオン/オフ時間を調整する。
The
DC/DCコンバータ32は、フィルタ30を介して入力される直流電圧Vidc1を降圧して直流電圧Vodc2(以下、出力電圧Vodc2と記載する場合がある)を生成して出力する。かかるDC/DCコンバータ32は、MOSFET61、62と、コイル63と、コンデンサ64と、制御部65とを備える。DC/DCコンバータ32は、DC/DCコンバータ31の場合と同様に、制御部65が、出力電圧Vodc2が設定値になるように、MOSFET61、62のオン/オフ時間を調整する。
The DC /
[2.2.過電圧保護回路11]
過電圧保護回路11は、NMOSFET20と、ツェナーダイオード21と、スイッチングダイオード22と、抵抗23、24と、コンデンサ25と、整流用ダイオード26と、トランジスタ27と、電圧印加部28とを備える。
[2.2. Overvoltage protection circuit 11]
The
[2.2.1.NMOSFET20およびツェナーダイオード21]
NMOSFET20のドレインは入力端子T1に接続され、NMOSFET20のソースは電圧変換回路10の入力側に接続される。NMOSFET20のゲートとグランド電位GNDとの間には、ツェナーダイオード21および抵抗24(異常検出用抵抗の一例)の直列接続回路が配置される。
[2.2.1.
The drain of the
図3に示す例では、NMOSFET20のゲートには、ツェナーダイオード21のカソードが接続される。また、ツェナーダイオード21のアノードは、抵抗24の一端に接続され、抵抗24の他端は、グランド電位GNDに接続される。
In the example shown in FIG. 3, the cathode of the Zener diode 21 is connected to the gate of the
[2.2.2.スイッチングダイオード22および抵抗23]
スイッチングダイオード22と抵抗23とは直列に接続され、NMOSFET20のドレインとゲートとの間に接続される。これにより、電圧変換回路10が動作していない場合、スイッチングダイオード22および抵抗23を介して入力電圧VidcをNMOSFET20のゲートに印加することができる。
[2.2.2.
The switching
そのため、NMOSFET20を介して直流電圧Vidc1を電圧変換回路10へ供給することができる。なお、抵抗23の電圧降下を無視した場合、NMOSFET20のゲートに印加される電圧は、入力電圧Vidcよりもスイッチングダイオード22の順方向電圧Vf1だけ低い電圧である。
Therefore, the DC voltage Vidc1 can be supplied to the
また、スイッチングダイオード22は、電圧印加部28から印加される電圧によって抵抗23を介して入力端子T1側に電流が流れることを抑制する。そのため、電圧印加部28から電圧がツェナーダイオード21のカソードに印加されている場合に、抵抗23での電力消費を低減することができる。なお、図1に示すように、スイッチングダイオード22を設けない構成であってもよい。
Further, the switching
[2.2.3.コンデンサ25]
コンデンサ25は、NMOSFET20のゲートとグランド電位GNDとの間に配置される。かかるコンデンサ25によって、NMOSFET20のゲート電圧VGを安定させることができる。
[2.2.3. Capacitor 25]
Capacitor 25 is arranged between the gate of NMOSFET 20 and ground potential GND. With such a capacitor 25, it is possible to stabilize the gate voltage V G of the
[2.2.4.整流用ダイオード26]
整流用ダイオード26は、負電圧サージに対する保護素子であり、負電圧サージが入力端子T1に印加された場合であっても電圧変換回路10が故障することを避けることができる。
[2.2.4. Rectifier diode 26]
The rectifying
[2.2.5.トランジスタ27]
トランジスタ27は、抵抗24の両端電圧がトランジスタ27の閾値電圧以上になった場合に、オンになる。そのため、例えば、正電圧サージが発生した場合にツェナーダイオード21に流れる電流によってトランジスタ27をオンにするように抵抗24の値を調整することで、正電圧サージの発生を容易に検出することができる。
[2.2.5. Transistor 27]
The
例えば、入力電圧Vidcが電圧Ve(=Vz+Vf1)よりも高い電圧である場合、入力電圧Vidcと電圧Veとの差電圧に応じた電流が抵抗23と抵抗24に流れる。したがって、例えば、抵抗23と抵抗24との比を適切に調節することで、正電圧サージの発生を適切に検出することができる。
For example, when the input voltage Vidc is a voltage higher than the voltage Ve (= Vz + Vf1), a current corresponding to a difference voltage between the input voltage Vidc and the voltage Ve flows through the
このように、抵抗24およびトランジスタ27は、過電圧検出回路として機能する。かかる過電圧検出回路により、電源回路1を有する車載装置100の制御部(例えば、図2に示すマイコン101)に対して過電圧(例えば、正電圧サージ)の発生を容易に通知することができる。
Thus, the
車載装置100の制御部は、過電圧検出回路から過電圧の発生を通知された場合、例えば、表示部(図示せず)への電力供給を停止したり、表示部の動作を一部停止したりすることによって、電源回路1から出力される電力の消費を抑制することができる。また、車載装置100の制御部は、例えば、DC/DCコンバータ32を停止することで、電源回路1から出力される電力の消費を抑制することもできる。
When notified of the occurrence of overvoltage from the overvoltage detection circuit, the control unit of the in-
これにより、過電圧発生時に、NMOSFET20のドレイン−ソース間電圧VDSが高くなった場合であっても、NMOSFET20に流れる電流を抑え、NMOSFET20での電力損失を低減することができる。
Thus, when an overvoltage occurs, the drain of the NMOSFET 20 - even when the source voltage V DS is increased to suppress the current flowing through the
なお、過電圧検出回路は、抵抗24およびトランジスタ27で構成されるものに限定されない。例えば、過電圧検出回路は、ツェナーダイオード21に流れる電流を検出する磁電変換素子や電流トランスを用いてもよい。磁電変換素子は、例えば、ホール素子などである。なお、過電圧検出回路を抵抗24およびトランジスタ27によって構成することで、電圧検出回路を磁電変換素子や電流トランスにより構成する場合に比べ、過電圧検出回路を低コストかつ簡易に構成することができる。
Note that the overvoltage detection circuit is not limited to the one configured by the
[2.2.6.電圧印加部28]
電圧印加部28は、スイッチングダイオード71、73、75、77と、コンデンサ72、76と、抵抗74、78とを備える。
[2.2.6. Voltage application unit 28]
The
スイッチングダイオード71およびコンデンサ72は、DC/DCコンバータ31のスイッチング作用を利用して昇圧回路(以下、第1昇圧回路と記載する場合がある)として機能する。また、スイッチングダイオード75およびコンデンサ76は、DC/DCコンバータ32のスイッチング作用を利用して昇圧回路(以下、第2昇圧回路と記載する場合がある)として機能する。
The switching
第1昇圧回路によって昇圧された電圧Vudc1(以下、昇圧電圧Vudc1と記載する)は、スイッチングダイオード73および抵抗74を介してNMOSFET20のゲートに印加される。これにより、入力電圧Vidcよりも高い電圧がNMOSFET20のゲートに印加される。
The voltage Vudc1 boosted by the first boosting circuit (hereinafter referred to as boosted voltage Vudc1) is applied to the gate of the
また、第2昇圧回路によって昇圧された電圧Vudc2(以下、昇圧電圧Vudc2と記載する)は、スイッチングダイオード77および抵抗78を介してNMOSFET20のゲートに印加される。これにより、入力電圧Vidcよりも高い電圧がNMOSFET20のゲートに印加される。
The voltage Vudc2 boosted by the second booster circuit (hereinafter, referred to as boosted voltage Vudc2) is applied to the gate of the
図3に示す例では、第1昇圧回路の昇圧電圧Vudc1(印加電圧Vudcの一例)と第2昇圧回路の昇圧電圧Vudc2(印加電圧Vudcの一例)とを共にスイッチングダイオードおよび抵抗を介してツェナーダイオード21のカソードに印加する。そのため、例えば、DC/DCコンバータ31、32のうち一方を動作させない場合であっても、入力電圧Vidcよりも高い電圧をNMOSFET20のゲートに印加することができる。
In the example shown in FIG. 3, a boosted voltage Vudc1 (an example of the applied voltage Vudc) of the first booster circuit and a boosted voltage Vudc2 (an example of the applied voltage Vudc) of the second booster circuit are both connected via a switching diode and a resistor to a Zener diode. 21 is applied to the cathode. Therefore, for example, even when one of the DC /
なお、第1昇圧回路および第2昇圧回路が共に昇圧動作を行う場合、昇圧電圧Vudc1および昇圧電圧Vudc2のうち高い方の電圧がツェナーダイオード21のカソードに印加される。 When both the first booster circuit and the second booster circuit perform the boosting operation, the higher one of the boosted voltage Vudc1 and the boosted voltage Vudc2 is applied to the cathode of the Zener diode 21.
ここで、第1昇圧回路の動作について説明する。なお、第2昇圧回路の動作については、第1昇圧回路の動作と同様の動作であるため、説明を省略する。また、以下においては、第1昇圧回路の昇圧電圧Vudc1が第2昇圧回路の昇圧電圧Vudc2よりも低いものとし、また、MOSFET51およびMOSFET52のオン電圧は無視できるものとする。
Here, the operation of the first booster circuit will be described. Note that the operation of the second booster circuit is the same as the operation of the first booster circuit, and a description thereof will be omitted. In the following, it is assumed that the boosted voltage Vudc1 of the first booster circuit is lower than the boosted voltage Vudc2 of the second booster circuit, and that the ON voltages of the
MOSFET51がオフかつMOSFET52がオンの場合、コンデンサ72の一端はグランド電位GNDに接続されるため、コンデンサ72の一端電圧Vc1は0V(グランド電位)になる。一方、コンデンサ72の他端にはスイッチングダイオード71を介して出力電圧Vodc1が印加される。そのため、コンデンサ72の他端電圧Vc2は、出力電圧Vodc1とスイッチングダイオード71の順方向電圧Vf2との差電圧Vdif1(=Vodc1−Vf2)と同じ電圧になる。したがって、コンデンサ72の両端電圧Vcは、差電圧Vdif1と同じ電圧になる。
When the MOSFET 51 is off and the
その後、MOSFET51がオンかつMOSFET52がオフになった場合、コンデンサ72の一端にはMOSFET51を介して直流電圧Vidc1が印加されるため、コンデンサ72の一端電圧Vc1は、直流電圧Vidc1と同じ電圧になる。コンデンサ72の両端電圧Vcは差電圧Vdif1と同じ電圧であるため、コンデンサ72の一端電圧Vc1が直流電圧Vidc1になると、コンデンサ72の他端電圧Vc2は、Vc2=Vidc1+Vodc1−Vf2と表すことができる。
Thereafter, when the MOSFET 51 is turned on and the
MOSFET51、52のオン/オフは、所定のスイッチング周期TAで繰り返し行われることから、コンデンサ72の他端電圧Vc2は、電圧VA(=Vodc1−Vf2)と電圧VB(=Vidc1+Vodc1−Vf2)との間で交互に変更される。したがって、ツェナーダイオード21のカソードには、MOSFET51、52のオン/オフの周期で、電圧Va(=VA−Vf3)と電圧Vb(=VB−Vf3)とが交互に印加される。なお、Vf3は、スイッチングダイオード73の順方向電圧である。
Since the
ツェナーダイオード21のカソードには、コンデンサ25が接続されており、電圧Vaおよび電圧Vbがツェナー電圧Vzよりも低い場合には、ツェナーダイオード21に流れる電流は小さい。そのため、コンデンサ25によってツェナーダイオード21のカソード側電圧はほぼ電圧Vb(=Vidc1+Vodc1−Vf2−Vf3)になり、入力電圧Vidcよりも高い電圧をNMOSFET20のゲートへ印加することができる。なお、Vidc<(Vidc1+Vodc1−Vf2−Vf3)であるものとする。
A capacitor 25 is connected to the cathode of the Zener diode 21. When the voltage Va and the voltage Vb are lower than the Zener voltage Vz, the current flowing through the Zener diode 21 is small. Therefore, the voltage on the cathode side of the Zener diode 21 becomes substantially equal to the voltage Vb (= Vidc1 + Vodc1-Vf2-Vf3) by the capacitor 25, and a voltage higher than the input voltage Vidc can be applied to the gate of the
このように、入力電圧Vidcよりも高い電圧をNMOSFET20のゲートに印加することで、NMOSFET20を飽和状態にすることができ、NMOSFET20の損失を低減することができる。
As described above, by applying a voltage higher than the input voltage Vidc to the gate of the
図3に示す電源回路1では、DC/DCコンバータ31のスイッチング作用を利用して第1および第2昇圧回路を構成するため、部品点数やコストを抑えることができる。なお、電圧変換回路10の一部を共用して電圧印加部28を形成する例は、図3に示す構成に限定されず、他の構成であってもよい。この場合も、部品点数やコストを抑えることができる。
In the
例えば、スイッチングダイオード71、75のアノードは、過電圧保護回路11の出力側(直流電圧Vidc1)に接続してもよく、フィルタ30とDC/DCコンバータ31、32との間に接続してもよい。この場合も、電圧印加部28は、過電圧保護回路11の後段の電圧に基づいてNMOSFET20のゲートへ印加する電圧を生成できることから、電圧印加部28の高耐圧化を避けることができる。
For example, the anodes of the switching
また、第1および第2昇圧回路は、図3に示す構成に限定されない。すなわち、第1および第2昇圧回路は、入力電圧Vidcよりも高い電圧を生成することができる構成であればよい。 Further, the first and second booster circuits are not limited to the configuration shown in FIG. That is, the first and second boosting circuits may be configured to generate a voltage higher than the input voltage Vidc.
例えば、電圧変換回路10の一部を共用することなく、DC/DCコンバータ31の出力電圧Vodc1を昇圧する回路(例えば、昇圧チョッパー回路や昇圧DC/DCコンバータ)を第1昇圧回路として別途設けてもよい。また、電圧変換回路10の一部を共用することなく、DC/DCコンバータ32の出力電圧Vodc2を昇圧する回路(例えば、昇圧チョッパー回路や昇圧DC/DCコンバータ)を第2昇圧回路として設けてもよい。
For example, a circuit for boosting the output voltage Vodc1 of the DC / DC converter 31 (for example, a boost chopper circuit or a boost DC / DC converter) is provided separately as a first booster circuit without sharing a part of the
また、電圧変換回路10の一部を共用することなく、過電圧保護回路11から出力される直流電圧Vidc1を昇圧する回路(例えば、昇圧チョッパー回路や昇圧DC/DCコンバータ)を第1および第2昇圧回路として設けてもよい。
Further, a circuit (for example, a step-up chopper circuit or a step-up DC / DC converter) for boosting the DC voltage Vidc1 output from the
また、上述した例では、DC/DCコンバータ31、32を降圧型の電圧変換部として説明したが、DC/DCコンバータ31、32は昇圧型の電圧変換部であってもよい。この場合、出力電圧Vodc1、Vodc2が例えば入力電圧Vidcよりも順方向電圧Vf3以上大きければ、スイッチングダイオード71、75およびコンデンサ72、76を設けなくてよい。
In the above-described example, the DC /
この場合、例えば、電圧印加部28において、DC/DCコンバータ31の出力を直接スイッチングダイオード73へ接続することもでき、DC/DCコンバータ32の出力を直接スイッチングダイオード77へ接続することもできる。なお、電圧変換回路10は、3種類以上の出力電圧を生成する3つの電圧変換部を設けてもよく、また、1つの出力電圧を生成する構成であってもよい。
In this case, for example, in the
[3.電源回路1の動作]
次に、電源回路1の動作について説明する。図4は、スタートアップ時のNMOSFET20のゲート電圧VG、直流電圧Vidc1および出力電圧Vodc1の状態変化を示す図である。なお、Vidc=24V、Vodc1=5V、Vf1=Vf2=Vf3=0.7V、Vth1=3Vであるものと仮定し、DC/DCコンバータ32は動作していないものとする。また、例えば、MOSFET51およびMOSFET52のオン電圧および抵抗23、24、74、78の電圧降下は無視するものとする。
[3. Operation of power supply circuit 1]
Next, the operation of the
図4に示すように、直流電源2から入力電圧Vidcの入力が開始されると、NMOSFET20のゲート電圧VGは、入力電圧Vidcよりもスイッチングダイオード22の順方向電圧Vf1だけ低い電圧(VG=Vidc−Vf1=23.3V)になる。
As shown in FIG. 4, the input of the input voltage Vidc starts from the
そのため、過電圧保護回路11から出力される直流電圧Vidc1は、入力電圧Vidcよりも順方向電圧Vf1および閾値電圧Vth1分だけ低い電圧(Vidc1=Vidc−Vf1−Vth1=20.3V)になる。
Therefore, the DC voltage Vidc1 output from the
DC/DCコンバータ31は、過電圧保護回路11から出力される直流電圧Vidc1が所定値以上になってから所定期間後に電圧変換動作を開始し、出力電圧Vodc1が設定値V1(=5V)になるように出力電圧Vodc1を上昇させる。
The DC /
出力電圧Vodc1が上昇すると、NMOSFET20のゲート電圧VGが上昇していき、NMOSFET20のゲート電圧VGは、入力電圧Vidc(=24V)よりも高くなる。さらに、NMOSFET20のゲート電圧VGは、入力電圧VidcよりもNMOSFET20の閾値電圧Vth1以上の27.6V程度になり、NMOSFET20のドレイン−ソース間電圧VDSは、略0Vになる。そのため、電圧印加部28を設けない場合に比べ、NMOSFET20での電力損失を大幅に低減することができる。
When the output voltage Vodc1 rises, continue to increase the gate voltage V G of the
図5は、パルス状のサージ電圧が電源回路1に入力された場合の入力電圧Vidc、直流電圧Vidc1およびNMOSFET20のゲート電圧VGの状態変化を示す図である。
Figure 5 is a diagram showing an input voltage Vidc, state change of the gate voltage V G of the DC voltage Vidc1 and NMOSFET20 when pulsed surge voltage is input to the
図5に示すように、時刻t1でパルス状のサージ電圧(図5に示す例では、150V)が発生すると、パルス状の入力電圧Vidcが電源回路1に入力される。この場合、NMOSFET20のゲート電圧VGがツェナーダイオード21のツェナー電圧Vzでクランプされる。
As shown in FIG. 5, when a pulse-like surge voltage (150 V in the example shown in FIG. 5) occurs at time t1, a pulse-like input voltage Vidc is input to the
そのため、電圧変換回路10に入力される直流電圧Vidc1は、ツェナー電圧Vzよりも閾値電圧Vth1分だけ低い電圧になる。これにより、電圧変換回路10をサージ電圧から保護することができる。
Therefore, the DC voltage Vidc1 input to the
車載装置100が例えば商用車に搭載される場合、サージ電圧として150V程度のロードダンプサージが入力される。したがって、ツェナーダイオード21のツェナー電圧Vzを36Vとした場合、NMOSFET20の耐圧(VDSS)は、120V程度に抑えることができる。
When the in-
また、サージ電圧が入力電圧Vidcとして電源回路1に入力された場合であっても、過電圧保護回路11から電圧変換回路10への電圧供給は継続されることから、フィルタ30のコイル40による降伏現象の発生を抑えることができる。そのため、アバランシェ耐圧を考慮した設計が不要になる。
Further, even when the surge voltage is input to the
以上のように、実施形態に係る電源回路1は、NMOSFET20と、ツェナーダイオード21と、電圧印加部28とを有する過電圧保護回路11を備える。NMOSFET20は、入力端子T1(入力側の一例)にドレインが接続され且つ電圧変換回路10側にソースが接続される。ツェナーダイオード21は、NMOSFET20のゲートとグランド電位GND(基準電位の一例)との間に設けられる。電圧印加部28は、入力電圧Vidc(入力側の電圧の一例)よりも高い電圧をNMOSFET20のゲートに印加する。
As described above, the
これにより、NMOSFET20での電力損失を抑制しつつ、電圧変換回路10へ入力される電圧をツェナー電圧Vz未満に制限することができる。また、電源回路1を備える車載装置100(電子装置の一例)における電力消費を抑えることができる。また、電圧印加部28によってNMOSFET20のゲートに印加される電圧をツェナーダイオード21のツェナー電圧Vzよりも低く設定することで、電圧印加部28からツェナーダイオード21に流れる電流を抑制できる。そのため、電源回路1の電力消費を抑えることができる。
Thus, the voltage input to the
また、電圧印加部28は、電圧変換回路10から出力される直流電圧Vodc1、Vodc2または過電圧保護回路11から出力される直流電圧Vidc1を昇圧して入力電圧Vidcよりも高い電圧を生成し、生成した電圧をNMOSFET20のゲートへ印加する。これにより、過電圧保護回路11の後段の電圧に基づいてNMOSFET20のゲートへ印加する電圧を生成できることから、電圧生成回路の高耐圧化を避けることができる。
Further, the
また、電圧印加部28は、電圧変換回路10の一部を共用して構成される。これにより、例えば、部品点数を抑えることができ、小型化や低コスト化を図ることができる。
Further, the
また、電圧変換回路10は、複数のDC/DCコンバータ31、32(複数の電圧変換部の一例)を備える。電圧印加部28は、複数のDC/DCコンバータ31、32からそれぞれ出力される直流電圧Vodc1、Vodc2を入力電圧Vidcよりも高い電圧へ変換してNMOSFET20のゲートへ印加する。これにより、例えば、複数のDC/DCコンバータ31、32のうち一部のDC/DCコンバータを停止させた場合であっても、NMOSFET20での電力損失を抑制しつつ、電圧変換回路10へ入力される電圧をツェナー電圧Vz未満に制限することができる。
Further, the
また、電源回路1は、入力端子T1(入力側の一例)とNMOSFET20のゲートとの間に直列に接続されたスイッチングダイオード22と抵抗23とを備える。これにより、電圧印加部28から電圧がツェナーダイオード21のカソードに印加されている場合に、抵抗23での電力消費を低減することができる。
The
また、電源回路1は、ツェナーダイオード21に流れる電流に基づいて過電圧の発生を検出する過電圧検出回路を備える。これにより、例えば、電源回路1を有する車載装置100の制御部に対して過電圧の発生を容易に通知することができる。
In addition, the
また、過電圧検出回路として、NMOSFET20のゲートとグランド電位GNDとの間にツェナーダイオード21と直列に接続される抵抗24(異常検出用抵抗の一例)と、抵抗24の電圧に基づいて過電圧を検出するトランジスタ27とを備える。これにより、コストを抑えつつ、過電圧の検出を行うことができる。
Further, as an overvoltage detection circuit, a resistor 24 (an example of an abnormality detection resistor) connected in series with the Zener diode 21 between the gate of the
さらなる効果や変形例は、当業者によって容易に導き出すことができる。このため、本発明のより広範な態様は、以上のように表しかつ記述した特定の詳細および代表的な実施形態に限定されるものではない。したがって、添付の特許請求の範囲およびその均等物によって定義される総括的な発明の概念の精神または範囲から逸脱することなく、様々な変更が可能である。 Further effects and modifications can be easily derived by those skilled in the art. Thus, the broader aspects of the present invention are not limited to the specific details and representative embodiments shown and described above. Accordingly, various modifications may be made without departing from the spirit or scope of the general inventive concept as defined by the appended claims and equivalents thereof.
1 電源回路
2 直流電源
10 電圧変換回路
11 過電圧保護回路
20 NチャネルMOSFET
21 ツェナーダイオード
22 スイッチングダイオード
23、24 抵抗
28 電圧印加部
27 トランジスタ
31、32 DC/DCコンバータ(電圧変換部の一例)
32 DC/DCコンバータ
100 車載装置(電子装置の一例)
DESCRIPTION OF
Reference Signs List 21
32 DC /
Claims (6)
前記電圧変換回路の前段に配置される過電圧保護回路と、を備え、
前記過電圧保護回路は、
入力側にドレインが接続され且つ前記電圧変換回路側にソースが接続されたNチャネルMOSFETと、
前記NチャネルMOSFETのゲートと基準電位との間に設けられたツェナーダイオードと、
前記入力側の電圧よりも高い電圧を前記NチャネルMOSFETのゲートに印加する電圧印加部と、を備え、
前記電圧印加部は、
前記電圧変換回路から出力される直流電圧を昇圧して前記入力側の電圧よりも高い電圧を生成し、当該生成した電圧を前記NチャネルMOSFETのゲートへ印加し、
前記電圧変換回路の一部を共用して構成され、前記電圧変換回路のスイッチング作用を利用して昇圧回路として機能する
ことを特徴とする電源回路。 A voltage conversion circuit;
An overvoltage protection circuit arranged at a stage preceding the voltage conversion circuit,
The overvoltage protection circuit,
An N-channel MOSFET having a drain connected to the input side and a source connected to the voltage conversion circuit side;
A Zener diode provided between the gate of the N-channel MOSFET and a reference potential;
A voltage application unit that applies a voltage higher than the voltage on the input side to the gate of the N-channel MOSFET ,
The voltage application unit,
Boosting the DC voltage output from the voltage conversion circuit to generate a voltage higher than the voltage on the input side, applying the generated voltage to the gate of the N-channel MOSFET,
A power supply circuit configured to share a part of the voltage conversion circuit and to function as a booster circuit by using a switching action of the voltage conversion circuit.
前記電圧印加部は、
当該複数の電圧変換部からそれぞれ出力される直流電圧を前記入力側の電圧よりも高い電圧へ変換して前記NチャネルMOSFETのゲートへ印加する
ことを特徴とする請求項1に記載の電源回路。 The voltage conversion circuit includes a plurality of voltage conversion units,
The voltage application unit,
The power supply circuit according to claim 1 , wherein the DC voltage output from each of the plurality of voltage conversion units is converted into a voltage higher than the voltage on the input side and applied to the gate of the N-channel MOSFET.
ことを特徴とする請求項1または2に記載の電源回路。 A power supply circuit according to claim 1 or 2, characterized in that it comprises a and a diode connected resistor and between the input side to the gate.
ことを特徴とする請求項1〜3のいずれか一つに記載の電源回路。 The power supply circuit according to any one of claims 1 to 3 , further comprising: an overvoltage detection circuit that detects occurrence of an overvoltage based on a current flowing through the zener diode.
前記NチャネルMOSFETのゲートと前記基準電位との間に前記ツェナーダイオードと直列に接続される異常検出用抵抗と、
前記異常検出用抵抗の電圧に基づいて前記過電圧を検出するトランジスタと、を備える
ことを特徴とする請求項4に記載の電源回路。 The overvoltage detection circuit,
An abnormality detection resistor connected in series with the Zener diode between the gate of the N-channel MOSFET and the reference potential;
The power supply circuit according to claim 4 , further comprising: a transistor that detects the overvoltage based on a voltage of the abnormality detection resistor.
ことを特徴とする電子装置。 Electronic device characterized in that it comprises a power supply circuit according to any one of claims 1-5.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2015245588A JP6637754B2 (en) | 2015-12-16 | 2015-12-16 | Power supply circuit and electronic device including the same |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2015245588A JP6637754B2 (en) | 2015-12-16 | 2015-12-16 | Power supply circuit and electronic device including the same |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2017112738A JP2017112738A (en) | 2017-06-22 |
JP6637754B2 true JP6637754B2 (en) | 2020-01-29 |
Family
ID=59081435
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2015245588A Active JP6637754B2 (en) | 2015-12-16 | 2015-12-16 | Power supply circuit and electronic device including the same |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP6637754B2 (en) |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2019168754A (en) | 2018-03-22 | 2019-10-03 | 東芝メモリ株式会社 | Memory system |
JP7101016B2 (en) * | 2018-03-30 | 2022-07-14 | 株式会社デンソーテン | Power circuits and electronics |
WO2023032026A1 (en) * | 2021-08-31 | 2023-03-09 | Tdk株式会社 | Dc-dc converter |
Family Cites Families (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH03226227A (en) * | 1990-01-31 | 1991-10-07 | Nagano Japan Radio Co | Power source protecting circuit |
JP2007193458A (en) * | 2006-01-18 | 2007-08-02 | Fujitsu Ten Ltd | Power supply circuit |
JP2007267537A (en) * | 2006-03-29 | 2007-10-11 | Renesas Technology Corp | Semiconductor integrated circuit and electronic system |
JP2009177865A (en) * | 2008-01-21 | 2009-08-06 | Sony Corp | Overvoltage protection circuit |
JP6007040B2 (en) * | 2012-09-24 | 2016-10-12 | ルネサスエレクトロニクス株式会社 | Power supply |
-
2015
- 2015-12-16 JP JP2015245588A patent/JP6637754B2/en active Active
Also Published As
Publication number | Publication date |
---|---|
JP2017112738A (en) | 2017-06-22 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN109168326B (en) | Power supply device | |
US8415932B2 (en) | Switching control circuit | |
CN108123623B (en) | Rectifier and alternator using the same | |
JP6637754B2 (en) | Power supply circuit and electronic device including the same | |
JP5157603B2 (en) | Boost DC-DC converter and power source driving semiconductor integrated circuit | |
US9252664B2 (en) | DC-DC converter with short-circuit protection | |
US9531259B2 (en) | Power supply circuit | |
US10468981B2 (en) | Switching power supply device | |
JP6490565B2 (en) | Buck-boost power supply and power supply circuit | |
JP2015095948A (en) | Dc-dc converter | |
CN111837325A (en) | Vehicle-mounted DCDC converter | |
JP5715363B2 (en) | Inductive load drive | |
JP6309855B2 (en) | Regulator circuit | |
JP5626175B2 (en) | Overvoltage protection circuit | |
JP2009290937A (en) | Switching power supply | |
JP2016025774A (en) | Step-down type dc/dc converter | |
US20210391715A1 (en) | Polarity reversal protection circuit | |
JP2015089268A (en) | Drive circuit | |
JP2018007307A (en) | Switching regulator of synchronous rectification system | |
JP2021034916A (en) | Load drive device | |
JP6939087B2 (en) | Integrated circuit equipment | |
US11482933B2 (en) | Switching power supply device | |
JP7101016B2 (en) | Power circuits and electronics | |
WO2020021821A1 (en) | Switching power supply device | |
JP6084151B2 (en) | DC-DC converter |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20181130 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20190917 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20190911 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20191108 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20191203 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20191223 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6637754 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |