JP6623116B2 - Power supply device and image forming apparatus - Google Patents
Power supply device and image forming apparatus Download PDFInfo
- Publication number
- JP6623116B2 JP6623116B2 JP2016086756A JP2016086756A JP6623116B2 JP 6623116 B2 JP6623116 B2 JP 6623116B2 JP 2016086756 A JP2016086756 A JP 2016086756A JP 2016086756 A JP2016086756 A JP 2016086756A JP 6623116 B2 JP6623116 B2 JP 6623116B2
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- output
- power supply
- resistor
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Landscapes
- Electrostatic Charge, Transfer And Separation In Electrography (AREA)
- Control Or Security For Electrophotography (AREA)
- Dc-Dc Converters (AREA)
Description
本発明は、昇圧用トランスの出力電流を検出する電流検出機能を有する電源装置と、それを用いた画像形成装置と、に関するものである。 The present invention relates to a power supply device having a current detection function for detecting an output current of a step-up transformer, and an image forming apparatus using the power supply device.
従来、電流検出機能を有する電源装置とそれを用いた画像形成装置としては、例えば、特許文献1に開示されるものがある。この種の電源装置では、昇圧用トランスの2次側に設けられる整流回路の電圧を定電圧制御し、負荷に対しては出力抵抗を介して接続している。又、負荷に流れる電流経路を演算増幅器(以下「オペアンプ」という。)の出力電流と等価とすることにより、正確な電流検出を行っている。
Conventionally, as a power supply apparatus having a current detection function and an image forming apparatus using the same, for example, there is one disclosed in
しかしながら、従来の電源装置及びそれを用いた画像形成装置では、次のような課題があった。 However, the conventional power supply apparatus and the image forming apparatus using the same have the following problems.
昇圧用トランスの2次側整流回路と負荷との間に出力抵抗を設けているので、部品コストが増加すると共に、その出力抵抗に流れる電流が多い場合には、損失増となって無駄な電力を消費してしまう。更に、昇圧用トランスとして、例えば、負荷電流を大きく取れない圧電トランスを使用した場合、出力抵抗を設けないと、負荷電流の過大時に出力電圧が低下してしまい、周波数制御時に駆動周波数が共振周波数より低い周波数に制御されてしまう等の課題があった。 Since an output resistor is provided between the secondary side rectifier circuit of the step-up transformer and the load, the component cost increases, and if there is a large amount of current flowing through the output resistor, the loss increases and wasted power. Will be consumed. Furthermore, for example, when a piezoelectric transformer that cannot take a large load current is used as a step-up transformer, if the output resistance is not provided, the output voltage decreases when the load current is excessive, and the drive frequency becomes the resonance frequency during frequency control. There were problems such as being controlled to a lower frequency.
本発明の電源装置は、直流高圧出力電圧を負荷に出力する電源装置において、入力される高圧出力指示電圧と前記直流高圧出力電圧の分圧電圧とを比較して比較結果を出力する比較回路と、前記比較結果の出力を用いて駆動電圧を出力するトランス駆動回路と、前記駆動電圧を昇圧して交流電圧を発生するトランスと、前記交流電圧を整流して前記直流高圧出力電圧を出力する整流回路と、複数の分圧用抵抗を有し、前記直流高圧出力電圧を分圧して前記比較回路に入力する前記分圧電圧を生成する分圧回路と、前記複数の分圧用抵抗の一部の分圧用抵抗に対して直列に接続され、前記整流回路から前記負荷へ流れる負荷電流を流す電流検出用抵抗と、演算増幅器とを備えている。 A power supply apparatus according to the present invention is a power supply apparatus that outputs a DC high-voltage output voltage to a load, and compares the input high-voltage output instruction voltage with a divided voltage of the DC high-voltage output voltage and outputs a comparison result; A transformer driving circuit that outputs a drive voltage using the output of the comparison result; a transformer that boosts the drive voltage to generate an AC voltage; and a rectifier that rectifies the AC voltage and outputs the DC high-voltage output voltage. A voltage dividing circuit that has a plurality of voltage dividing resistors, divides the DC high-voltage output voltage and generates the divided voltage to be input to the comparison circuit, and a part of the plurality of voltage dividing resistors. A current detection resistor that is connected in series with the voltage resistor, and that flows a load current flowing from the rectifier circuit to the load, and an operational amplifier are provided.
そして、前記演算増幅器は、反転入力端子、非反転入力端子、及び出力電圧を出力する出力端子を有し、前記非反転入力端子が接地され、前記反転入力端子が仮想接地された状態で前記整流回路の電流入力側及び前記一部の分圧用抵抗に接続され、前記出力端子と前記反転入力端子との間が、前記一部の分圧用抵抗及び前記電流検出用抵抗を介して接続され、前記分圧回路は、前記整流回路の前記直流高圧出力電圧の出力側と前記反転入力端子との間に接続され、前記負荷電流は、前記演算増幅器の前記出力端子、前記電流検出用抵抗、前記一部の分圧用抵抗、前記整流回路の前記電流入力側、前記整流回路の前記直流高圧出力電圧の前記出力側、および前記負荷の経路に流れ、前記比較結果が零になるように前記トランス駆動回路が制御され、前記負荷電流に応じて前記直流高圧出力電圧を抑制し、且つ、前記演算増幅器の前記出力端子から前記負荷に流れる前記負荷電流を検出することを特徴とする。
Then, the operational amplifier has an inverting input terminal, a non-inverting input terminal, an output terminal for outputting the及beauty output voltage, the non-inverting input terminal grounded, in a state where the inverting input terminal is virtual ground The current input side of the rectifier circuit and the part of the voltage dividing resistor are connected, and the output terminal and the inverting input terminal are connected via the part of the voltage dividing resistor and the current detecting resistor. The voltage dividing circuit is connected between the output side of the DC high-voltage output voltage of the rectifier circuit and the inverting input terminal, and the load current is the output terminal of the operational amplifier, the current detection resistor, The voltage dividing resistor, the current input side of the rectifier circuit, the output side of the DC high-voltage output voltage of the rectifier circuit, and the load path, the transformer so that the comparison result becomes zero. The drive circuit is controlled The suppressing DC high output voltage in response to the load current, and, and detects the load current flowing to the load from the output terminal of the operational amplifier.
本発明の画像形成装置は、前記電源装置を備えることを特徴とする。 The image forming apparatus of the present invention includes the power supply device.
本発明の電源装置及び画像形成装置によれば、電流検出用抵抗に流れる電流に応じて、直流高圧出力電圧制御のフィードバック電位を変化させるようにしているので、出力抵抗を実装したときと同様な電圧降下を得ることができる。これにより、出力抵抗を不要にすることが可能になる。 According to the power supply device and the image forming apparatus of the present invention, since the feedback potential of the DC high voltage output voltage control is changed according to the current flowing through the current detection resistor, the same as when the output resistor is mounted. A voltage drop can be obtained. Thereby, it becomes possible to make an output resistance unnecessary.
本発明を実施するための形態は、以下の好ましい実施例の説明を添付図面と照らし合わせて読むと、明らかになるであろう。但し、図面はもっぱら解説のためのものであって、本発明の範囲を限定するものではない。 Modes for carrying out the present invention will become apparent from the following description of the preferred embodiments when read in light of the accompanying drawings. However, the drawings are only for explanation and do not limit the scope of the present invention.
(実施例1の構成) (Configuration of Example 1)
図2は、本発明の実施例1における画像形成装置1を示す概略の構成図である。
FIG. 2 is a schematic configuration diagram illustrating the
この画像形成装置1は、例えば、カラー電子写真直接転写方式のプリンタであり、筐体1aを備えている。筐体1a内の上部には、カラー4色分のカートリッジ式の現像器10(例えば、ブラック(K)用現像器10K、イエロー(Y)用現像器10Y、マゼンタ(M)用現像器10M、及びシアン(C)用現像器10C)が着脱自在に装着されている。各色の現像器10は、使用する現像剤としてのトナーの色が異なるだけであって、同一の構成である。
The
各色の現像器10は、トナー容器11、像担持手段としての感光体ドラム12、現像剤供給手段としての供給ローラ13、現像手段としての現像ローラ14、層形成手段としての現像ブレード15、帯電手段としての帯電ローラ16、及びクリーニング手段としてのクリーニングブレード17等により構成されている。
Each
トナー容器11は、現像器10の上部に配置され、この下方に、供給ローラ13、現像ローラ14、及び現像ブレード15が配置されている。現像ローラ14には、感光体ドラム12が接触している。更に、感光体ドラム12の外周面には、帯電ローラ16、及びクリーニングブレード17が接触している。
The
各色の現像器10(10K,10Y,10M,10C)の近傍には、各色の露光手段としての発光ダイオード(以下「LED」という。)ヘッド18(例えば、K用LEDヘッド18K、Y用LEDヘッド18Y、M用LEDヘッド18M、及びC用LEDヘッド18C)が配設されている。
Near each color developing device 10 (10K, 10Y, 10M, 10C), a light emitting diode (hereinafter referred to as “LED”) head 18 (for example, a
カラー4色分の現像器10K,10Y,10M,10Cの下方には、印刷媒体としての用紙27の上にトナー画像を転写するための転写ユニット20が設けられている。転写ユニット20は、張架ローラ21、駆動ローラ22、無端状の転写ベルト23、及び4色分の転写ローラ24(例えば、K用転写ローラ24K、Y用転写ローラ24Y、M用転写ローラ24M、及びC用転写ローラ24C)により構成されている。張架ローラ21と駆動ローラ22とは、所定距離隔てて配置され、この張架ローラ21と駆動ローラ22とに、転写ベルト23が張架されている。転写ベルト23の上辺の内側には、各色の感光体ドラム12に対向して、各色の転写ローラ24が配置されている。
Below the developing
転写ベルト23の下辺の外側には、残トナー除去用のクリーニングブレード25が接触している。転写ベルト23上の残トナーは、クリーニングブレード25によって除去され、この除去された廃トナーが、廃トナー容器26に収容されるようになっている。
A cleaning blade 25 for removing residual toner is in contact with the outside of the lower side of the
筐体1a内の下部には、積層された複数枚の用紙27を収容するための用紙カセット28が着脱自在に装着されている。用紙カセット28の用紙排出側には、用紙27を1枚ずつ取り出すホッピングローラ29が設けられている。ホッピングローラ27から取り出された用紙27は、図示しない搬送ローラによって搬送路の下流側へ搬送され、レジストローラ対30a,30bにて用紙の傾きが直されて所定のタイミングで、転写ベルト23上へ送られるようになっている。レジストローラ対30a,30bと駆動ローラ22との間には、用紙27の先端を検出するための用紙検出センサ31が設けられている。用紙検出センサ31にて用紙27の先端が検出されると、この検出信号に基づき、前記のタイミングが取られるようになっている。
A
張架ローラ21の下流側には、定着器32が設けられている。定着器32は、用紙27上に転写されたトナー画像を、加熱及び加圧によって定着するものであり、例えば、加熱ローラ32a及び加圧ローラ32等によって構成されている。定着器32によってトナー画像が定着された用紙27は、搬送ガイド33を経由して、筐体1aの上部に形成された排紙トレー1bへ排出されるようになっている。
A
図3は、図2の画像形成装置1の動作を制御するための制御回路の構成を示すブロック図である。
FIG. 3 is a block diagram showing a configuration of a control circuit for controlling the operation of the
この制御回路は、パーソナルコンピュータ等のホスト装置に接続されたホストインタフェース部40を有している。ホストインタフェース部40は、ホスト装置からの印刷命令(コマンド)及び印刷データを受け付けるものであり、この出力側に、コマンド・画像処理部41が接続されている。コマンド・画像処理部41は、ホストインタフェース部40で受け付けた印刷命令及び印刷データに対して命令解析及び印刷用の画像処理を行うものであり、この出力側に、LEDヘッドインタフェース部42及びプリンタエンジン制御部43が接続されている。
This control circuit has a
LEDヘッドインタフェース部42は、コマンド・画像処理部41の出力信号を受け付けて各色のLEDヘッド18(18K,18Y,18M,18C)を駆動制御するものである。プリンタエンジン制御部43は、コマンド・画像処理部41の出力信号に基づき、画像形成装置1の駆動機構部を制御するものである。
The LED
プリンタエンジン制御部43には、LEDヘッドインタフェース部42、ホッピングローラ29を回転させるホッピングモータ44、レジストローラ対30a,30bを回転させレジストモータ45、転写ベルト駆動用の駆動ローラ22を回転させるベルトモータ46、定着器32のローラを回転させる定着器ローラモータ47、及び、各色の感光体ドラム24を回転させるドラムモータ48が接続されている。プリンタエンジン制御部43には、更に、加熱ローラ32aを加熱する定着器ヒータ49、定着器32の周囲温度を検出する温度センサ(例えば、サーミスタ)50、用紙検出センサ31、データやプログラムを記憶する記憶手段51、及び、本実施例1における電源装置としての高圧電源装置60が接続されている。
The printer
高圧電源装置60は、高圧設定信号出力部61を有している。高圧設定信号出力部61は、プリンタエンジン制御部43の制御信号に基づき、高圧設定信号である高圧出力指示電圧を出力するものであり、演算及び制御機能を有するマイクロコンピュータ(以下「マイコン」という。)等で構成されている。高圧設定信号出力部61の出力側には、帯電バイアス発生部62、現像バイアス発生部63、及び転写バイアス発生部64が接続されている。
The high voltage
帯電バイアス発生部62は、高圧設定信号出力部61から出力される高圧設定信号に基づき、直流高電圧の帯電バイアスを発生して、負荷である各色の現像器10(=10K,10Y,10M,10C)へ供給する回路である。現像バイアス発生部63は、高圧設定信号出力部61から出力される高圧設定信号に基づき、直流高電圧の現像バイアスを発生して、負荷である各色の現像器10(=10K,10Y,10M,10C)へ供給する回路である。更に、転写バイアス発生部64は、高圧設定信号出力部61から出力される高圧設定信号に基づき、直流高電圧の転写バイアスを発生して、負荷である各色の転写ローラ24(=24K,24Y,24M,24C)へ供給する回路である。
The charging
図1は、高圧電源装置60Aの構成を示すブロック図である。
FIG. 1 is a block diagram showing a configuration of the high-voltage
この高圧電源装置60Aは、図3中の高圧電源装置60における高圧設定信号出力部61及び転写バイアス発生部64により構成されている。
The high-voltage
高圧設定信号出力部61は、演算制御機能を有するマイコン等で構成され、高圧出力指示電圧V91を出力するアナログ電圧出力ポート91と、出力電圧検出値としてのアナログの検出電圧V160を入力するアナログ電圧入力ポート92等と、を有している。アナログ電圧出力ポート91は、デジタル信号をアナログの高圧出力指示電圧V91に変換するデジタル/アナログ変換(以下「DAC」という。)機能を有している。アナログ電圧入力ポート92は、アナログの検出電圧V160をデジタル信号に変換するアナログ/デジタル変換(以下「ADC」という。)機能を有している。
The high voltage setting
転写バイアス発生部64は、高圧出力指示電圧V91を入力するための検出値の比較回路100を有している。比較回路100は、高圧出力指示電圧V91と直流高圧出力電圧Voutが分圧された分圧電圧Vaとを比較して比較結果を求める回路であり、この出力側に、トランス駆動回路110が接続されている。トランス駆動回路110は、比較回路100の比較結果を駆動して駆動電圧を出力する回路であり、この出力側に、昇圧用トランス120が接続されている。トランス120は、例えば、巻線式の電磁トランスで構成され、トランス駆動回路110の駆動電圧を昇圧して交流電圧を出力するものであり、この出力側に、整流回路としての正極性の整流回路130が接続されている。整流回路130は、トランス120で昇圧された交流電圧を整流し、整流された直流高圧出力電圧Voutを負荷である転写ローラ24へ出力する回路である。
The
整流回路130の出力側には、出力電圧検出用の分圧回路140が接続されている。分圧回路140は、直流高圧出力電圧Voutを分圧して分圧電圧Vaを出力する回路であり、高耐圧の分圧用抵抗141と、分圧電圧Vaを出力する接続点140aと、分圧用抵抗142と、出力端の接続点140bと、の直列回路により構成されている。接続点140aは、比較回路100の入力側に接続されている。接続点140bには、整流回路130の電流入力側と、オペアンプ150の反転入力端子150bと、が接続されている。
A
オペアンプ150は、仮想接地された非反転入力端子150aと、接続点140bに接続された反転入力端子150bと、出力電圧Vo出力用の出力端子150cと、を有している。出力端子150cと反転入力端子150bとは、電流検出用抵抗170と分圧用抵抗142との直列回路によって、フィードバック(帰還)接続されている。オペアンプ150の出力端子150cと電流検出用抵抗170とは、接続点150dで接続されている。
The
接続点150dには、平滑回路160を介して、高圧設定信号出力部61のアナログ電圧入力ポート92が接続されている。平滑回路160は、接続点150d上の出力電圧Voを平滑して、出力電圧検出値としての検出電圧V160を高圧設定信号出力部61のアナログ電圧入力ポート92へ出力する回路である。
The analog
図1の転写バイアス発生部64では、K、Y、M、Cの4色に対しての4出力のうち1出力のみが図示されているが、本実施例1では、同一回路が4個並置される。この場合、1個の高圧設定信号出力部61には、4組の入出力ポート(91,92)が設けられる。
In the transfer
図4は、図1の高圧電源装置60Aの構成例を示す回路図である。
FIG. 4 is a circuit diagram showing a configuration example of the high-voltage
高圧設定信号出力部61において、アナログ電圧出力ポート91は、高圧設定信号出力部61の内部で設定される8bitの値に応じて256段階に0〜3.3Vの高圧出力指示電圧V91を出力する。アナログ電圧入力ポート92は、入力される0〜3.3Vの検出電圧V160を10bitのデジタル値に変換する。高圧設定信号出力部61には、3.3Vの電源93から直流電圧が供給される。
In the high voltage setting
比較回路100は、入力側に、抵抗101及びコンデンサ102からなるRCフィルタと、コンデンサ103と、が設けられ、そのRCフィルタ及びコンデンサ103の出力側に、オペアンプ104が接続されている。オペアンプ104には、このオペアンプ104に電源電圧を供給する24V電源105が接続されている。オペアンプ104の反転入力端子と出力端子との間には、直列接続されたコンデンサ106及び抵抗107からなる積分回路が設けられている。
In the
トランス駆動回路110は、入力側の抵抗111及びコンデンサ112からなるRCフィルタと、このRCフィルタの出力側に接続された抵抗113と、この抵抗113に、トランス120の1次側を介してベースが接続されたNPNトランジスタ114と、このトランス駆動回路110に電源電圧を供給する24V電源115と、を有する自励発振回路により構成されている。
The
トランス120の2次側には、整流回路130が接続されている。整流回路130は、整流用の2つのダイオード131,132と、平滑用の2つのコンデンサ133,134と、により構成されている。整流回路130の出力側には、100MΩの第1の分圧用抵抗141が分岐接続されている。これらのトランス120、整流回路130、及び分圧用抵抗141は、一体化されてモールドトランスMTが構成されている。分圧用抵抗141には、33kΩの第2の分圧用抵抗142が直列に接続されている。
A
オペアンプ150には、これに電源電圧を供給する24V電源151が接続されている。オペアンプ150の入力側には、2つのコンデンサ153,155及び抵抗154からなるフィルタが接続され、更に、そのフィルタとオペアンプ150の出力端子150cとの間にも、フィルタを構成するコンデンサ152が接続されている。オペアンプ150の出力端子150cに接続された平滑回路160は、抵抗161及びコンデンサ162からなるRCフィルタにより構成されている。
The
(画像形成装置の全体の動作) (Overall operation of image forming apparatus)
図2の画像形成装置1と図3の制御回路とを参照しつつ、画像形成装置1の全体の動作を説明する。
The overall operation of the
図3の制御回路において、図示しない外部のホスト装置から、ホストインタフェース部40を介して、ページ記述言語(PDL)等で記述された所定フォーマットの印刷データが入力される。入力されたデータは、コマンド・画像処理部41により、ビットマップデータに変換される。プリンタエンジン制御部43の制御により、定着器ヒータ49がオンし、定着器32内の加熱ローラ32aが加熱される。定着器32の周囲温度が、サーミスタ50によって検出され、加熱ローラ32aが所定の温度になると、プリンタエンジン制御部43の制御により、印刷動作が開始される。
In the control circuit of FIG. 3, print data in a predetermined format described in a page description language (PDL) or the like is input from an external host device (not shown) via the
図2の画像形成装置1において、用紙カセット28に収容された用紙27は、ホッピングローラ29により、1枚ずつ取り出され、下流側のレジストローラ対30a,30bの方向へ搬送される。4色分の現像器10(10K,10Y,10M,10C)及び転写ユニット20による画像形成動作に同期したタイミングで、レジストローラ対30a,30bによって、用紙27が転写ベルト23上へ搬送される。
In the
4色分の現像器10(10K,10Y,10M,10C)の電子写真プロセスにより、各色の現像器10内の感光体ドラム12に、トナー画像が形成される。この時、前記ビットマップデータに応じて、各色のLEDヘッド18(18K,18Y,18M,18C)が点灯し、各色の感光体ドラム12に照射される。
A toner image is formed on the
高圧設定信号出力部61の制御により、転写バイアス発生部6から出力された転写バイアスである直流高圧出力電圧Voutが、各色の転写ローラ24(24K,24Y,24M,24C)へ供給される。各色の現像器10によって現像されたトナー画像は、転写ベルト23上を搬送される用紙27上に、各色の転写ローラ24によって順次転写される。トナー画像が転写された用紙27は、定着器32の加熱及び加圧によって定着された後、搬送ガイド33を経由して排紙トレー1bへ排紙される。
Under the control of the high voltage setting
この時、用紙27への印刷動作に先だって、用紙27が搬送されていない状態にて転写ベルト23を駆動し、転写バイアスである直流高圧出力電圧Voutを各色の転写ローラ24へ印加し、その時に流れる電流値を検出する。これにより、各色の転写ローラ24の抵抗値を算出し、実験等により予め求めたデータより、前記抵抗値と用紙種類によって転写バイアスである直流高圧出力電圧Voutを、プリンタエンジン制御部43に、予め記憶されたテーブル等により選択決定する。
At this time, prior to the printing operation on the paper 27, the
(高圧電源装置の動作) (Operation of high-voltage power supply)
先ず、図1の高圧電源装置60Aの動作を説明する。
First, the operation of the high-voltage
オペアンプ150の出力端子150cの出力電流は、負荷である転写ローラ24に流れる負荷電流と等しくなる。分圧用抵抗142には、オペアンプ150の出力電流が流れることに加え、正極性の整流回路130の直流高圧出力電圧Voutにより、分圧用抵抗141に流れる電流が加えられる。オペアンプ150のアナログの出力電圧Voは、分圧用抵抗142に、負荷電流と高圧分圧電流を加えた電圧となる。高圧設定信号出力部61のアナログ電圧入力ポート92は、その出力電圧Voの電圧値をAD変換する。高圧設定信号出力部61は、アナログ電圧出力ポート91で設定した電圧により決定される正極性出力電圧と前記AD変換により、負荷電流を演算する。
The output current of the
例えば、分圧用抵抗141が100MΩ、分圧用抵抗142及び電流検出用抵抗170が33kΩとする。アナログ電圧出力ポート91の設定値を4Dh(77dec)に設定し、
3.3×77/255≒1V
を出力する。比較回路100は、100MΩの分圧用抵抗141及び33kΩの分圧用抵抗142で分圧された分圧電圧Vaが、1Vに等しくなるように、比較結果の電流をトランス駆動回路110へ電流を供給する。
For example, the
3.3 × 77/255 ≒ 1V
Is output. The
例えば、負荷電流が0Aの場合、
(1/33000)×(100000000十33000)≒3031V
になるように、正極性の整流回路130から出力される直流高圧出力電圧Voutが制御される。この時、電流検出用抵抗170に流れる電流は、0Aなので、オペアンプ150の出力電圧Voは1Vであり、アナログ電圧入力ポート92に入力される検出電圧V160から、アナログ電圧出力ポート91の出力電圧である高圧出力指示電圧V91を差し引くと、0Vとなり、負荷電流の電流値が0Aであると算出できる。
For example, when the load current is 0A,
(1/33000) × (100000000 × 33000) ≈3031V
Thus, the DC high voltage output voltage Vout output from the
ここで、前記同一条件にて負荷である転写ローラ24に10μAの負荷電流が流れるとする。電流検出用抵抗170には、10μAの電流が流れ、33kΩの電流検出用抵抗170の両端の電位差が、
33000×10×10−6=0.33V
となる。分圧用抵抗142の両端の電位差は、1Vのままであり、そのうち0.33V分が負荷電流により生じる電位差となるので、残り0.67Vが、正極性の整流回路130から出力される直流高圧出力電圧Voutを分圧した電圧となる。よって、
(0.67/33000)×(100000000+33000)
≒2031V
になるように、正極性の直流高圧出力電圧Voutが制御される。前記無負荷時の直流高圧出力電圧Voutの3031Vに対して、1000Vの電圧降下を生じる。
Here, it is assumed that a load current of 10 μA flows through the
33000 × 10 × 10 −6 = 0.33V
It becomes. The potential difference between both ends of the
(0.67 / 33000) × (100000000 + 33000)
≒ 2031V
Thus, the positive direct current high voltage output voltage Vout is controlled. A voltage drop of 1000 V occurs with respect to 3031 V of the DC high-voltage output voltage Vout at the time of no load.
これは、従来のように、正極性の整流回路130と負荷である転写ローラ24との間に、100MΩの出力抵抗を設けた場合に、10μAの負荷電流が流れ、
(10×10−6)×(100×106)=1000V
の電圧降下を生じるのと同じ降下となる。この場合、アナログ電圧入力ポート92の検出電圧V160は、1.33Vとなるので、高圧出力指示電圧V91を差し引いた電圧0.33Vを、電流検出用抵抗170の抵抗値33kΩで除算すれば、負荷電流の電流値10μAを算出可能となる。
This is because a load current of 10 μA flows when an output resistance of 100 MΩ is provided between the
(10 × 10 −6 ) × (100 × 10 6 ) = 1000 V
This is the same drop that causes a voltage drop of. In this case, the detection voltage V160 of the analog
正極性の整流回路130から出力される直流高圧出力電圧Voutは、無負荷時の3031Vに対して、前記電流値10μAより2031Vとなることは、検出可能である。電流検出用抵抗170には、負荷電流と等価な電流のみ流れ、分圧用抵抗142には、負荷電流と分圧用抵抗141に流れる電流とを合わせた電流が流れる。これにより、負荷電流に応じて正極性の直流高圧出力電圧Voutが降下し、出力抵抗が無くても、従来のような出力抵抗が存在する場合と同様に、直流高圧出力電圧Voutが抑制される。又、電流検出用抵抗160により、従来通りの電流検出も両立可能となる。
It can be detected that the DC high-voltage output voltage Vout output from the
更に、図4の回路図を参照しつつ、高圧電源装置60Aの詳細な動作を説明する。
Furthermore, the detailed operation of the high-voltage
高圧設定信号出力部61は、アナログ電圧出力ポート91から高圧指示電圧V91を出力する。分圧用抵抗141が100MΩ、分圧用抵抗142が33kΩであるので、約0〜10000Vの範囲を約40Vステップで指定できる。
The high voltage setting
なお、本実施例1では、分圧用抵抗141,142を100MΩと33kΩとしているが、任意の値を取り得ることは自明である。
In the first embodiment, the
アナログ電圧出力ポート91から出力される高圧指示電圧V91は、抵抗101及びコンデンサ102からなるRCフィルタで平滑されると共に、立ち上がりを鈍らせて、オペアンプ104の非反転入力端子に入力される。100MΩの分圧用抵抗141と33kΩの分圧用抵抗142によって分圧された分圧電圧Vaは、コンデンサ103で平滑されて、オペアンプ104の非反転入力端子に入力される。
The high voltage instruction voltage V91 output from the analog
コンデンサ106及び抵抗107によって構成された積分回路により、所定の時定数で、オペアンプ104の非反転入力端子電圧と反転入力端子電圧とが等しくなるように、オペアンプ104の出力電圧が制御される。その結果、抵抗111と抵抗113及び昇圧用トランス120の1次側の補助巻線を介して、NPNトンランジス114のベース・エミッタ間に電流が流れ、トランス駆動回路110が自励発振し、トランス120の2次側に交流の高電圧が発生する。この交流の高電圧は、ダイオード131,132及びコンデンサ133,134によって整流され、整流された直流高圧出力電圧Voutが、負荷である転写ローラ24へ供給される。
The output voltage of the
オペアンプ150は、非反転入力端子が接地され、反転入力端子を仮想接地することにより、非反転入力端子を接地レベルとして、ダイオード132のアノード側に、オペアンプ150の出力端子150cから電流を供給する。負荷電流が流れない場合には、ダイオード132から流れ込む電流は、抵抗141、抵抗142を循環し、オペアンプ150の出力端子150cから電流は流れないが、負荷である転写ローラ24に電流が流れると、等しい電流がオペアンプ150の出力端子150cから出力され、抵抗170及び抵抗142を介して、ダイオード132のアノードへ供給される。オペアンプ150の出力電流は、トランス120のスイッチングの交流電流となるので、抵抗161及びコンデンサ162からなるRCフィルタにより、オペアンプ150の出力電圧Voが平滑化され、アナログ電圧入力ポート92に入力される。
The
ここで、負荷である転写ローラ24に印加される電圧は、アナログ電圧出力ポート91の高圧出力指示電圧V91の値から、転写ローラ24に流れる電流値に抵抗141の値を乗算した値に相当する電圧降下を生じる。且つ、高圧出力指示電圧V91とアナログ電圧入力ポート92の検出電圧V160との電位差を、電流検出用抵抗170の抵抗値で除算すると、転写ローラ24に流れる電流値を算出できる。
Here, the voltage applied to the
(実施例1の効果) (Effect of Example 1)
本実施例1の高圧電源装置60A及び画像形成装置1によれば、次の(a)〜(c)のような効果がある。
According to the high voltage
(a) 出力抵抗を実装しなくても、負荷電流の増大時に直流高圧出力電圧Voutを直ちに下げることが可能となる。これにより、例えば、画像形成装置1において、連続印刷時の用紙間等の負荷抵抗が下がる領域で、過剰なバイアス印加を抑えることが出力抵抗無しで可能となる。
(A) Even if an output resistor is not mounted, the DC high-voltage output voltage Vout can be immediately lowered when the load current increases. As a result, for example, in the
(b) 即ち、本実施例1によれば、電流検出用抵抗170に、分圧回路140の一部の分圧用抵抗142を直列に接続している。これにより、出力抵抗無しで、従来のような出力抵抗を実装した場合と同様の電圧降下が得られ、且つ、正確な電流検出を行うことの両立を、部品点数を多くすることなく可能となる。なお、抵抗141のような高耐圧抵抗以外の100kΩ未満の抵抗は、チップ抵抗等を使用することが可能であるので、これらの点数の増大は、殆どコスト変化に影響を及ぼさない。
(B) That is, according to the first embodiment, a part of the
(c) 負荷短絡等の故障時にも、直流高圧出力電圧Voutが降下することにより、安全性が向上する。 (C) Even when a failure such as a load short-circuit occurs, the DC high-voltage output voltage Vout drops to improve safety.
(実施例2の構成) (Configuration of Example 2)
図5は、本発明の実施例2における高圧電源装置60Bの構成を示すブロック図である。 FIG. 5 is a block diagram illustrating a configuration of a high-voltage power supply device 60B according to the second embodiment of the present invention.
本実施例2の高圧電源装置60Bは、図1に示す実施例1と同様の高圧設定信号出力部61と、実施例1の転写バイアス発生部64とは構成の異なる転写バイアス発生部64Bと、により構成されている。
The high-voltage power supply device 60B of the second embodiment includes a high-voltage setting
本実施例2の転写バイアス発生部64Bでは、実施例1の分圧回路140とは構成の異なる分圧回路140Bが設けられ、更に、正極性の整流回路130と接続点140bとの間に、新たな抵抗156が追加されている。本実施例2の分圧回路140Bでは、第1の分圧抵抗141と第2の分圧用抵抗142との間に、新たに第3の分圧用抵抗143が追加されている。
In the
図6は、図5の高圧電源装置60Bの構成例を示す回路図である。 FIG. 6 is a circuit diagram showing a configuration example of the high-voltage power supply device 60B of FIG.
図6の回路では、実施例1の図4の回路に対して、分圧用抵抗143が追加されている。整流回路130の電流供給側に、抵抗156とコンデンサ157とが追加されている。更に、高圧設定信号出力部61におけるアナログ電圧入力ポート92の入力側に、クランプ用ダイオード163、及び3.3V電源164が追加されている。ダイオード163は、オペアンプ150の出力電圧Voが3.3Vを越えた場合に、高圧設定信号出力部61を保護するものである。
In the circuit of FIG. 6, a
例えば、電流検出用抵抗170は51kΩ、分圧用抵抗141は100MΩ、分圧用抵抗142,143は33kΩ、抵抗156は10MΩ、更に、コンデンサ157は1000pFである。
For example, the
本実施例2のその他の構成は、実施例1と同様である。 Other configurations of the second embodiment are the same as those of the first embodiment.
(図5、図6の回路の動作) (Operation of the circuits of FIGS. 5 and 6)
本実施例2では、分圧用抵抗143が追加されたことにより、負荷である転写ローラ24に流れる負荷電流により抑制される電圧の割合を、分圧用抵抗141の値に寄らずに調整可能となる。
In the second embodiment, since the
又、10MΩの抵抗156が追加されている。この抵抗156は、負荷短絡時等の異常時に、抑制回路によって電圧降下をさせるだけでなく、入力側に設けられた抵抗156により、電流制限する機能を持たせている。抵抗値は、例えば、分圧用抵抗141が100MΩ、分圧用抵抗142,143が33kΩ、電流検出用抵抗170が51kΩである。
A 10 MΩ resistor 156 is added. The resistor 156 has a function of not only causing a voltage drop by the suppression circuit when an abnormality such as a load short-circuit occurs but also limiting the current by the resistor 156 provided on the input side. The resistance values are, for example, 100 MΩ for the
分圧用抵抗143と分圧用抵抗142のうち、負荷である転写ローラ24に流れる電流分余計に電流が流れる抵抗が142であるので、分圧用抵抗141,143,142で分圧された場合に、負荷電流によりフィードバック電圧が上昇する割合は半分になる。そのため、負荷電流に応じた電圧降下は、50MΩの抵抗を接続した場合と同様の効果を得る。これにより、分圧用抵抗141の値が一定でも、出力抑制電圧が調整可能となる。
Of the
この場合、高圧出力指示電圧V91をx(V)とすると、アナログ電圧出力ポート91から出力される高圧出力指示電圧V91の設定値は、
(x)×(33×103+33×103)
/(100×106+33×103+33×103)×255/3.3
となる。負荷電流をy(μA)、オペアンプ150の出力電圧Voをz(mV)とすると、
z=y×(51+33)+
{(x−y×100×(33/66))/100.066}×33
となる。
In this case, if the high voltage output instruction voltage V91 is x (V), the set value of the high voltage output instruction voltage V91 output from the analog
(X) × (33 × 10 3 + 33 × 10 3 )
/ (100 × 10 6 + 33 × 10 3 + 33 × 10 3 ) × 255 / 3.3
It becomes. When the load current is y (μA) and the output voltage Vo of the
z = y × (51 + 33) +
{(Xy × 100 × (33/66)) / 100.066} × 33
It becomes.
即ち、オペアンプ出力電圧zの要素は、第1に、負荷電流が抵抗170及び142に流れるものとなり、この電圧が、
y×(51+33)
に相当する。残りは、正極性の整流回路130から出力される直流高圧出力電圧Voutが、分圧用抵抗141,143,142で分圧される電圧であり、これが、
{(x−y×100×(33/66))/100.066}×33
に相当する。この中の、
y×100×(33/66)
は、直流高圧出力電圧Voutが高圧出力指示電圧V91に対して降下する分となる。これを解くと、
y=(z−0.329782x)/67.51088
になる。近似して、
y≒(z−0.33x)/67.5
を画像形成装置1の転写電流検出に使用すれば良い。
That is, the element of the operational amplifier output voltage z is that the load current flows through the
y × (51 + 33)
It corresponds to. The remainder is a voltage obtained by dividing the DC high-voltage output voltage Vout output from the
{(Xy × 100 × (33/66)) / 100.066} × 33
It corresponds to. Of these,
y × 100 × (33/66)
Is the amount that the DC high-voltage output voltage Vout drops with respect to the high-voltage output instruction voltage V91. Solving this,
y = (z−0.329782x) /67.51088
become. Approximate
y≈ (z−0.33x) /67.5
May be used for detecting the transfer current of the
(図6の回路の詳細な動作) (Detailed operation of the circuit of FIG. 6)
モールドトランスMT内の昇圧用トランス120は、トランス駆動回路110によって1次側が駆動され、2次側から交流の昇圧された高電圧を発生する。例えば、高圧出力指示電圧V91を3000Vとした場合、
3000×(33×103+33×103)
/(100×106+33×103+33×103)
×255/3.3≒153
の99hexが設定され、アナログ電圧出力ポート91から1.98Vの電圧が出力される。この時、例えば、負荷である転写ローラ24が50MΩ相当だとすると、分圧用抵抗141が100MΩ、各分圧用抵抗143,142が33kΩであるので、出力電圧降下が50MΩの出力抵抗がある場合と同等になる。そのため、3000V出力に対してトータル100MΩ負荷接続と同等の出力を得る。
The boosting
3000 × (33 × 10 3 + 33 × 10 3 )
/ (100 × 10 6 + 33 × 10 3 + 33 × 10 3 )
× 255 / 3.3 ≒ 153
99 hex is set, and a voltage of 1.98 V is output from the analog
転写ローラ24に流れる負荷電流は、30μAとなる。回路動作としては、直流高圧出力電圧Voutが、高圧出力指示電圧V91の3000Vに対してトランス駆動回路110によって1500Vに抑制され、負荷である転写ローラ24に30μAの電流が流れることになる。分圧用抵抗142には、負荷電流の30μAと分圧回路電流の合計が流れる。負荷電流30μAに対しての電位上昇分は、
(33×103)×(30×10−6)≒1V
となる。これを直流高圧出力電圧Voutから減算すると、
1500−1=1499V
となる。その1499Vを分圧用抵抗で除算した
1499/(100×106+33×103+33×103)≒15μA
が流れる。よって、分圧用抵抗142には、45μAの電流が流れる。分圧用抵抗143には、前記で計算した15μAが流れ、電流検出用抵抗170には、30μAの電流が流れる。これにより、分圧用抵抗142の両端電位差は、
(33×103)×(45×10−6)=1.485V
となる。
The load current flowing through the
(33 × 10 3 ) × (30 × 10 −6 ) ≈1V
It becomes. When this is subtracted from the DC high voltage output voltage Vout,
1500-1 = 1499V
It becomes. 1499V divided by the voltage dividing resistance 1499 / (100 × 10 6 + 33 × 10 3 + 33 × 10 3 ) ≈15 μA
Flows. Therefore, a current of 45 μA flows through the
(33 × 10 3 ) × (45 × 10 −6 ) = 1.485V
It becomes.
更に、分圧用抵抗143の両端電位差は、
(33×103)×(15×10−6)=0.495V
となる。オペアンプ104の反転入力端子電圧は、
1.485+0.495=1.98V
となり、高圧出力指示電圧V91と等しくなって、定電圧制御が行われる。この時、電流検出用抵抗170の両端電位差は、
(51×103)×(30×10−6)=1.53V
となり、オペアンプ150の出力電圧Voは、
1.485+1.53=3.015V
となる。
Furthermore, the potential difference across the
(33 × 10 3 ) × (15 × 10 −6 ) = 0.495V
It becomes. The inverting input terminal voltage of the
1.485 + 0.495 = 1.98V
Thus, it becomes equal to the high-voltage output instruction voltage V91, and constant voltage control is performed. At this time, the potential difference between both ends of the
(51 × 10 3 ) × (30 × 10 −6 ) = 1.53V
The output voltage Vo of the
1.485 + 1.53 = 3.015V
It becomes.
前記式
y≒(z−0.33x)/67.5
より、
y=(3.015×1000−0.33×3000)/67.5
=30μA
と負荷電流が計算できる。
Formula y≈ (z−0.33x) /67.5
Than,
y = (3.015 × 1000−0.33 × 3000) /67.5
= 30 μA
And the load current can be calculated.
以上説明したように、負荷電流に応じて直流高圧出力電圧Voutを抑制するので、従来必要だった出力抵抗を無くしても、安定して直流高圧出力電圧Voutの制御が可能となる。用紙サイズにもよるが、負荷電流である転写電流は通常40μA以下である。この転写電流を流すために、転写バイアスとして直流高圧出力電圧Voutを定電圧で供給するのであるが、用紙27が転写ローラ24とのニップ部にある間のみ転写バイアスを印加することが理想である。連続印刷時でも、用紙27と次の用紙27の間は転写バイアスをオフしているか、或いは、低い電圧に切り替えている。
As described above, since the DC high-voltage output voltage Vout is suppressed according to the load current, the DC high-voltage output voltage Vout can be stably controlled even if the conventionally required output resistance is eliminated. Depending on the paper size, the transfer current, which is a load current, is usually 40 μA or less. In order to flow this transfer current, the DC high-voltage output voltage Vout is supplied as a transfer bias at a constant voltage, but it is ideal to apply the transfer bias only while the paper 27 is in the nip portion with the
しかしながら、用紙先端から後端まで余白をなるべく少なく印刷可能にしようとした場合に、転写バイアス印加タイミングは、用紙先端がニップ部に到達すると同時に行わなければならない。同様に、用紙後端の到達時まで転写バイアスを印加し続けることとなる。このような場合に、用紙搬送のずれ等により、用紙27がニップ部にない状態においても、転写バイアスが印加されてしまう場合がある。用紙27の抵抗値に対して、転写ベルト23及び転写ローラ24の抵抗値は低い。同一電圧を印加してこの端部に転写バイアスが定電圧で印加された場合、電流制限抵抗を設けないと、過大な電流が流れてしまい、感光体ドラム12にその履歴が残り、横帯状の画像不良を生じる場合がある。従来、このような場合に、過大な電流が流れないように、50MΩ〜100MΩ程度の出力抵抗を設けている。これに対して、本実施例1では、そのような場合にも、回路が電圧を抑制するので、出力抵抗を無くすことが可能となる。
However, when printing is to be performed with as little margin as possible from the leading edge of the paper to the trailing edge, the transfer bias application timing must be performed at the same time as the leading edge of the paper reaches the nip portion. Similarly, the transfer bias is continuously applied until the trailing edge of the sheet is reached. In such a case, a transfer bias may be applied even when the paper 27 is not in the nip portion due to a paper conveyance deviation or the like. The resistance values of the
又、前記3000V出力指示設定時に、負荷電流60μAが流れた場合、直流高圧出力電圧Voutは0Vまで抑制されることとなるが、10MΩの抵抗156に前記電流が流れることにより、抵抗156の両端電位差が600Vとなる。ダイオード132のアノード側電位は−600Vになる。直流高圧出力電圧Voutは0Vとなるが、昇圧用トランス120は600V、60μA負荷の駆動となり、動作が安定する。負荷電流が減じた場合に、直ちに直流高圧出力電圧Voutが上昇する。負荷短絡等のアブノーマル時以外は、60μA未満での動作となる。前記60μAの電流時にはオペアンプ出力電圧は、
((51+33)×103)×(60×10−6)=5.04V
となるが、アナログ電圧入力ポート92の入力電圧は、ダイオード163により、3.3Vにクランプされて保護される。
In addition, when a load current of 60 μA flows when the 3000 V output instruction is set, the DC high voltage output voltage Vout is suppressed to 0 V, but the current flows through the resistor 156 of 10 MΩ, so that the potential difference between both ends of the resistor 156 Becomes 600V. The anode potential of the
((51 + 33) × 10 3 ) × (60 × 10 −6 ) = 5.04V
However, the input voltage of the analog
実施例1と同様に、本実施例2において、24V電源105は常に回路に供給されている状態で説明したが、この24V電源105をオン/オフ可能に構成することで、トランス駆動の動作停止を行う構成にしても良い。これにより、誤動作を防止できる。
Similar to the first embodiment, in the second embodiment, the
(実施例2の効果) (Effect of Example 2)
本実施例2によれば、実施例1と略同様の効果がある。 According to the second embodiment, there are substantially the same effects as the first embodiment.
(実施例3の構成) (Configuration of Example 3)
図7は、本発明の実施例3における高圧電源装置60Aの他の構成例を示す回路図である。
FIG. 7 is a circuit diagram illustrating another configuration example of the high-voltage
実施例1を示す図4の高圧電源装置60Aでは、トランス駆動回路110が自励発振回路で構成されているが、本実施例3では、そのトランス駆動回路110が他励発振回路で構成されている。
In the high-voltage
即ち、本実施例3では、実施例1の高圧設定信号出力部61とは構成の異なる高圧設定信号出力部61Bが設けられ、更に、実施例1のトランス駆動回路110とは構成の異なるトランス駆動回路110Bが設けられている。
That is, in the third embodiment, a high voltage setting signal output unit 61B having a configuration different from that of the high voltage setting
本実施例3の高圧設定信号出力部61Bは、実施例1と同様のアナログ電圧入力ポート92と、新たに追加されたアナログ電圧入力ポート94と、実施例1のアナログ電圧出力ポート91に代えたパルス幅変調(以下「PWM」という。)出力ポート95と、を有している。追加されたアナログ電圧入力ポート94は、分圧回路140から出力されるアナログの分圧電圧Vaを入力してデジタル信号に変換する機能を有している。追加されたPWM出力ポート95は、アナログ電圧入力ポート94で変換されたデジタル信号と、内部で設定された高圧出力指示電圧V91と、を比較してPWMパルスからなる比較結果を出力する機能を有している。PWM出力ポート95から出力された比較結果は、抵抗101を介して、トランス駆動回路110Bへ送られる。
The high voltage setting signal output unit 61B of the third embodiment is replaced with the analog
トランス駆動回路110Bは、他励発振回路で構成されており、実施例1と同様の24V電源115と、PWMパルスからなる比較結果に基づいてオン/オフ動作するNチャンネルの電界効果トランジスタ(以下「FET」という。)116と、逆流防止用のダイオード117と、を有している。
本実施例3のその他の構成は、実施例1と同様である。
The transformer driving circuit 110B includes a separately-excited oscillation circuit. The
Other configurations of the third embodiment are the same as those of the first embodiment.
(実施例3の動作) (Operation of Example 3)
分圧回路140から出力されたアナログの分圧電圧Vaが、高圧設定信号出力部61Bのアナログ電圧入力ポート94に入力され、デジタル信号に変換される。変換されたデジタル信号は、高圧設定信号出力部61B内で設定された高圧出力指示電圧V91と比較され、この比較結果がPWM変調されて、PWM出力ポート95から出力される。PWM変調された比較結果は、抵抗101を介してトランス駆動回路110Bに入力され、FET117がオン/オフ動作して駆動信号が生成される。生成された駆動信号は、実施例1と同様に、トランス120で昇圧された後、正極性の整流回路130で整流されて、直流高圧出力電圧Voutが生成され、負荷である転写ローラ24へ供給される。
The analog divided voltage Va output from the
(実施例3の効果) (Effect of Example 3)
本実施例3によれば、実施例1の自励発振回路で構成されたトランス駆動回路110に代えて、他励発振回路で構成されたトランス駆動回路110Bを設けたので、実施例1と略同様の効果がある。更に、実施例1の比較回路100の機能を、高圧設定信号出力部61B内に設けたので、転写バイアス発生部64内の回路構成が簡単になる。
According to the third embodiment, instead of the
(実施例4の構成) (Configuration of Example 4)
図8は、本発明の実施例4における高圧電源装置60Cの構成を示すブロック図である。 FIG. 8 is a block diagram illustrating a configuration of a high-voltage power supply device 60C according to the fourth embodiment of the present invention.
本実施例4の高圧電源装置60Cは、実施例1を示す図1の高圧電源装置60Aにおける高圧設定信号出力部61及び転写バイアス発生部64に代えて、これらとは構成の異なる高圧設定信号出力部61C及び転写バイアス発生部64Cが設けられている。
The high-voltage power supply device 60C according to the fourth embodiment is different from the high-voltage setting
本実施例4の高圧設定信号出力部61Cは、実施例1と同様のアナログ電圧出力ポート91及びアナログ電圧入力ポート92の他に、ロジック出力ポート96を有している。ロジック出力ポート96は、転写バイアス発生部64C内の電源供給を制御する機能を有している。
The high voltage setting signal output unit 61C of the fourth embodiment includes a
本実施例4の転写バイアス発生部64Cでは、実施例1の巻線式の電磁トランス130に代えて、圧電セラミックスからなる圧電トランス120Cが設けられている。圧電トランス120Cの入力側には、実施例1のトランス駆動回路110とは構成の異なるトランス駆動回路110Cが接続されている。圧電トランス120Cの出力側には、実施例1の正極性の整流回路130とは構成の異なる正極性の整流回路130Cが接続されている。トランス駆動回路110Cには、新たに追加された電源供給回路180が接続されている。電源供給回路180は、ロジック出力ポート96から出力される制御信号に基づき、トランス駆動回路110Cへの電源供給をオン/オフする回路である。
In the transfer bias generator 64C of the fourth embodiment, a piezoelectric transformer 120C made of piezoelectric ceramics is provided instead of the winding
本実施例4のその他の構成は、実施例1と同様である。 Other configurations of the fourth embodiment are the same as those of the first embodiment.
図9は、図8の高圧電源装置60Cの構成例を示す回路図である。 FIG. 9 is a circuit diagram showing a configuration example of the high-voltage power supply device 60C of FIG.
図8の比較回路100は、実施例1と同様に、オペアンプ104、24V電源105、コンデンサ106、及び抵抗からなる積分回路により構成されている。トランス駆動回路110Cは、オペアンプ104の出力電圧により発振周波数が変化する電圧制御発振器(以下「VCO」という。)116と、このVCO116の出力電圧によりオン/オフ動作するFET117と、このFET117のドレインに接続されたインダクタ118と、FET117のドレイン・ソースに対して並列に接続されたコンデンサ119により、構成されている。インダクタ118及びコンデンサ119により、LC共振回路が構成されている。インダクタ118には、電源供給回路180が接続されている。
Similar to the first embodiment, the
電源供給回路180は、24V電源181と、この24V電源181に接続されたバイアス用の抵抗182と、その24V電源181から供給される電源電流をオン/オフするNチャンネルFET183と、このFET183のゲートと接地との間に直列に接続された抵抗184及びNPNトランジスタ185と、このNPNトランジスタ185のベースとロジック出力ポート96との間に接続された抵抗186と、により構成されている。
The
圧電トランス120Cは、インダクタ118及びコンデンサ119で構成される共振回路の共振電流により振動して交流の高電圧を出力するトランスである。正極性の整流回路130Cは、圧電トランス120Cの出力電圧を整流して直流高圧出力電圧Voutを出力する回路であり、2つのダイオード131,132及び1つのコンデンサ133により構成されている。
The
実施例1と同様に、分圧用抵抗141は100MΩ、分圧用抵抗142は33kΩ、及び、電流検出用抵抗170は33kΩである。
As in the first embodiment, the
本実施例4のその他の構成は、実施例1と同様である。 Other configurations of the fourth embodiment are the same as those of the first embodiment.
(実施例4の動作) (Operation of Example 4)
図10は、図9中の圧電トランス120Cの負荷特性図である。 FIG. 10 is a load characteristic diagram of the piezoelectric transformer 120C in FIG.
図10の横軸は周波数、縦軸は圧電トランス120Cの出力電圧である。負荷抵抗が大きいときの共振周波数fyの出力電圧に比べて、負荷抵抗が小さいときの共振周波数fxの出力電圧が大きい。 The horizontal axis in FIG. 10 is the frequency, and the vertical axis is the output voltage of the piezoelectric transformer 120C. The output voltage of the resonance frequency fx when the load resistance is small is larger than the output voltage of the resonance frequency fy when the load resistance is large.
図8及び図9の高圧電源装置60Cを備える画像形成装置1の全体の動作は、実施例1と同様である。しかし、本実施例4の高圧電源装置60Cは、実施例1の高圧電源装置160と回路構成が異なるので、その動作も以下のように異なる。
The overall operation of the
本実施例4の高圧電源装置60Cでは、実施例1の巻線式の電磁トランス120に代えて、圧電トランス120Cが使用されている。この圧電トランス120Cを駆動するためのトランス駆動回路110Cは、VCO116から出力されるパルスによってNチャンネルFET117がスイッチングされ、インダクタ118とコンデンサ119及び圧電トランス120Cによってその圧電トランス120Cの1次側に、半波の正弦波が印加される。すると、VCO116の周波数に応じて、昇圧された交流の電圧が圧電トランス120Cの2次側に発生する。
In the high voltage power supply device 60C of the fourth embodiment, a piezoelectric transformer 120C is used instead of the winding
VCO116は、オペアンプ104から電圧が入力され、この入力電圧が高い程、周波数が高くなり、入力電圧が下がることにより、周波数が低くなる。オペアンプ104は、コンデンサ106と抵抗107により積分回路を構成し、分圧用抵抗141,142によって分圧された分圧電圧Vaと、アナログ電圧出力ポート91から出力される高圧出力指示電圧V91と、を等しくするように、オペアンプ出力電圧を制御する。これにより、直流高圧出力電圧Voutの分圧電圧Vaが、アナログ電圧出力ポート91から出力される高圧出力指示電圧V91と等しくなるように、VCO116に印加される電圧が変化し、所定の周波数で安定する。
The
高圧設定信号出力部61Cのロジック出力ポート96は、高圧オフ時には、出力信号をLレベルにし、NPNトランジスタ185を介して、PチャンネルFET183をオフし、インダクタ118に印加する電圧をオフする。これにより、NチャンネルFET117のゲートに、VCO116の出力電圧が印加されても、高圧出力をオフできる。
When the high voltage is off, the
高圧出力をオンするタイミングで、高圧設定信号出力部61Cは、ロジック出力ポート96の出力信号をHレベルにする。これにより、NPNトランジスタ185がオンし、PチャンネルFET183がオンする。すると、24V電源181の電圧が、オン状態のPチャンネルFET183及びインダクタ118を介して、NチャンネルFET117のドレインに印加される。VCO116は、入力電圧による上限周波数で、NチャンネルFET117のスイッチングを開始し、アナログ電圧出力ポート91から出力される高圧出力指示電圧V91と、分圧用抵抗141,142の分圧電圧Vaと、が等しくなるまで、VCO印加電圧を低下させる。この結果、VCO116の出力周波数が下がり、圧電トランス120Cの昇圧比が上昇する。
At the timing when the high voltage output is turned on, the high voltage setting signal output unit 61C sets the output signal of the
以下、電流検出動作及び出力電圧抑制動作については、実施例1と同様になるので、省略する。 Hereinafter, the current detection operation and the output voltage suppression operation are the same as those in the first embodiment, and thus will be omitted.
図10に示すように、圧電トランス120Cは、負荷抵抗によって出力電圧が大幅に変化する。例えば、従来の高圧電源装置を、出力抵抗無しで構成した場合、高圧出力指示電圧を高くして負荷電流が多く流れたときに、共振周波数fx,fyを超えて低い周波数に制御されてしまい、制御不能となる恐れがある。これに対し、本実施例4のように、圧電トランス120Cを使用しても、負荷電流に応じて直流高圧出力電圧Voutを抑制でき、負荷の大小による圧電トランス120Cの特性変化を吸収して安定した制御が可能となる。 As shown in FIG. 10, the output voltage of the piezoelectric transformer 120C varies greatly depending on the load resistance. For example, when a conventional high-voltage power supply device is configured without an output resistor, when a high load output instruction voltage is increased and a large amount of load current flows, it is controlled to a low frequency exceeding the resonance frequencies fx and fy, There is a risk of loss of control. On the other hand, as in the fourth embodiment, even when the piezoelectric transformer 120C is used, the DC high voltage output voltage Vout can be suppressed according to the load current, and the characteristic change of the piezoelectric transformer 120C due to the size of the load is absorbed and stabilized. Control becomes possible.
なお、本実施例4では、負荷抵抗100MΩ及び50MΩ相当の電圧降下を生じさせる構成としたが、これに限定されない。図10に示す負荷特性に合わせた電圧降下となるように、実験等で特性を合わせて降圧比を調整することも可能である。又、その場合に、出力抵抗等を付加して周波数特性が負荷によって変化しないように調整することも可能である。 In the fourth embodiment, the voltage drop corresponding to 100 MΩ and 50 MΩ of load resistance is generated. However, the present invention is not limited to this. It is also possible to adjust the step-down ratio by matching the characteristics through experiments or the like so that the voltage drop matches the load characteristics shown in FIG. In that case, it is also possible to adjust the frequency characteristics so as not to change depending on the load by adding an output resistance or the like.
(実施例4の効果) (Effect of Example 4)
本実施例4によれば、圧電トランス120Cを使用した場合でも、出力抵抗なしで、負荷電流増大時にも、制御範囲を外れることなく、定電圧制御が可能となる。 According to the fourth embodiment, even when the piezoelectric transformer 120C is used, constant voltage control is possible without an output resistance and without departing from the control range even when the load current increases.
つまり、負荷電流に応じて直流高圧出力電圧Voutを降下させることができるので、負荷と直流高圧出力電圧端子との間に出力抵抗を設けることなく、直流高圧出力電圧Voutを抑制することが可能となる。従って、負荷増大時に共振周波数fyを超えて低周波数側に制御されることなく、且つ負荷に流れる電流検出が可能な高圧電源装置60Cを実現できる。 That is, since the DC high voltage output voltage Vout can be lowered according to the load current, the DC high voltage output voltage Vout can be suppressed without providing an output resistance between the load and the DC high voltage output voltage terminal. Become. Accordingly, it is possible to realize the high voltage power supply device 60C that can detect the current flowing through the load without being controlled to the low frequency side exceeding the resonance frequency fy when the load is increased.
図11は、本発明の実施例5における高圧電源装置60Dの構成を示すブロック図である。
FIG. 11 is a block diagram illustrating a configuration of a high-voltage
本実施例5の高圧電源装置60Dにおける転写バイアス発生部64Dでは、実施例2の図5と同様に、実施例4の高圧電源装置60Cにおける転写バイアス発生部64C中に、第3の分圧用抵抗143が追加されている。
In the transfer bias generator 64D in the high-voltage
そのため、出力電圧抑制の電流対出力電圧比が、分圧用抵抗143と分圧用抵抗142との抵抗比によって調整可能となる。
Therefore, the current-to-output voltage ratio for suppressing the output voltage can be adjusted by the resistance ratio between the
図12は、図11の高圧電源装置60Dの構成例を示す回路図である。
FIG. 12 is a circuit diagram showing a configuration example of the high-voltage
33kΩの分圧用抵抗143が追加されている。例えば、分圧用抵抗器141は100MΩ、分圧用抵抗143は33kΩ、分圧用抵抗142は33kΩ、更に、電流検出用抵抗170は51kΩである。
A
図12において、分圧用抵抗141が100MΩ、分圧用抵抗142が33kΩの場合、負荷である転写ローラ24に流れる負荷電流に対して、従来の出力抵抗50MΩがある場合と同様な電圧降下を得ることが可能となる。この降下比は、分圧用抵抗143と分圧用抵抗142との抵抗比を変更することにより、調整可能である。例えば、分圧用抵抗143を66kΩにすれば、出力抵抗33MΩ相当の電圧降下に変更可能である。
In FIG. 12, when the
図13は、本発明の実施例6における高圧電源装置60Eの構成例を示す回路図である。 FIG. 13 is a circuit diagram illustrating a configuration example of a high-voltage power supply device 60E according to the sixth embodiment of the present invention.
本実施例6の高圧電源装置60Eでは、実施例4を示す図9の高圧電源装置60C中の比較回路100の機能を、高圧設定信号出力部61E内に設けている。高圧設定信号出力部61Eは、実施例3を示す図7中の高圧設定信号出力部61Bと略同様の構成である。
In the high-voltage power supply device 60E of the sixth embodiment, the function of the
本実施例6の高圧電源装置60Eによれば、実施例4の比較回路100の機能を高圧設定信号出力部61E内に設けている。そのため、回路の分圧電圧Vaをアナログ電圧入力ポート94で検出し、この検出電圧値が所定電圧となるように、PWM出力ポート95の出力信号を調整し、VCO116の入力電圧を調整することにより、周波数を制御する。これにより、実施例3、4と略同様の効果がある。
According to the high-voltage power supply device 60E of the sixth embodiment, the function of the
(実施例1〜6の変形例) (Modification of Examples 1-6)
本発明は、上記実施例1〜6に限定されず、種々の利用形態や変形が可能である。 This invention is not limited to the said Examples 1-6, A various utilization form and deformation | transformation are possible.
例えば、実施例1〜6では、タンデム方式の直接転写画像形成装置の高圧電源装置に適用したが、他の正バイアス印加の高圧電源装置に適用することも可能である。又、カラーだけでなく、モノクロの画像形成装置にも適用が可能である。 For example, in the first to sixth embodiments, the present invention is applied to the high-voltage power supply device of the tandem direct transfer image forming apparatus, but it can also be applied to other high-voltage power supply devices to which a positive bias is applied. Further, it can be applied not only to a color but also to a monochrome image forming apparatus.
1 画像形成装置
10(10K,10Y,10M,10C) 現像器
20 転写ユニット
24(24K,24Y,24M,24C) 転写ローラ
32 定着器
60A,60B,60C,60D,60E 高圧電源装置
61,61B,61C,61E 高圧設定信号出力部
64,64B,64C,64D 転写バイアス発生部
100 比較回路
110 トランス駆動回路
120 トランス
120C 圧電トランス
130 整流回路
140,140B 分圧回路
141,142,143 分圧用抵抗
150 オペアンプ(演算増幅器)
170 電流検出用抵抗
1 Image forming apparatus 10 (10K, 10Y, 10M, 10C)
170 Resistance for current detection
Claims (8)
入力される高圧出力指示電圧と前記直流高圧出力電圧の分圧電圧とを比較して比較結果を出力する比較回路と、
前記比較結果の出力を用いて駆動電圧を出力するトランス駆動回路と、
前記駆動電圧を昇圧して交流電圧を発生するトランスと、
前記交流電圧を整流して前記直流高圧出力電圧を出力する整流回路と、
複数の分圧用抵抗を有し、前記直流高圧出力電圧を分圧して前記比較回路に入力する前記分圧電圧を生成する分圧回路と、
前記複数の分圧用抵抗の一部の分圧用抵抗に対して直列に接続され、前記整流回路から前記負荷へ流れる負荷電流を流す電流検出用抵抗と、
演算増幅器と
を備え、
前記演算増幅器は、
反転入力端子、非反転入力端子、及び出力電圧を出力する出力端子を有し、前記非反転入力端子が接地され、前記反転入力端子が仮想接地された状態で前記整流回路の電流入力側及び前記一部の分圧用抵抗に接続され、前記出力端子と前記反転入力端子との間が、前記一部の分圧用抵抗及び前記電流検出用抵抗を介して接続され、
前記分圧回路は、前記整流回路の前記直流高圧出力電圧の出力側と前記反転入力端子との間に接続され、
前記負荷電流は、前記演算増幅器の前記出力端子、前記電流検出用抵抗、前記一部の分圧用抵抗、前記整流回路の前記電流入力側、前記整流回路の前記直流高圧出力電圧の前記出力側、および前記負荷の経路に流れ、
前記比較結果が零になるように前記トランス駆動回路が制御され、前記負荷電流に応じて前記直流高圧出力電圧を抑制し、且つ、前記演算増幅器の前記出力端子から前記負荷に流れる前記負荷電流を検出することを特徴とする電源装置。 In a power supply device that outputs a DC high-voltage output voltage to a load,
A comparison circuit that compares the input high-voltage output instruction voltage with the divided voltage of the DC high-voltage output voltage and outputs a comparison result;
A transformer drive circuit that outputs a drive voltage using the output of the comparison result;
A transformer that boosts the drive voltage to generate an AC voltage;
A rectifier circuit that rectifies the AC voltage and outputs the DC high-voltage output voltage;
A voltage dividing circuit that has a plurality of voltage dividing resistors, and divides the DC high-voltage output voltage and generates the divided voltage to be input to the comparison circuit;
A current detection resistor that is connected in series to a partial voltage dividing resistor of the plurality of voltage dividing resistors, and that causes a load current to flow from the rectifier circuit to the load ;
With operational amplifier
With
The operational amplifier is
Inverting input terminal, a non-inverting input terminal, an output terminal for outputting the及beauty output voltage, the non-inverting input terminal grounded, a current input side of the rectifier circuit in a state where the inverting input terminal is virtual ground And the partial voltage dividing resistor, and the output terminal and the inverting input terminal are connected via the partial voltage dividing resistor and the current detecting resistor,
The voltage dividing circuit is connected between an output side of the DC high-voltage output voltage of the rectifier circuit and the inverting input terminal,
The load current includes the output terminal of the operational amplifier, the current detection resistor, the partial voltage dividing resistor, the current input side of the rectifier circuit, the output side of the DC high-voltage output voltage of the rectifier circuit, And flow to the load path,
The transformer driving circuit is controlled so that the comparison result becomes zero, the DC high-voltage output voltage is suppressed according to the load current, and the load current flowing from the output terminal of the operational amplifier to the load is reduced. Detecting a power supply device.
前記演算増幅器の前記出力電圧を検出して出力電圧検出値を求め、前記高圧出力指示電圧の値と前記出力電圧検出値とに基づき、前記負荷電流を演算する演算手段と、
を備えることを特徴とする請求項1記載の電源装置。 The power supply device according to claim 1, further comprising:
An arithmetic means for detecting the output voltage of the operational amplifier to obtain an output voltage detection value, and calculating the load current based on the value of the high voltage output instruction voltage and the output voltage detection value;
The power supply device according to claim 1, further comprising:
前記高圧出力指示電圧と前記負荷電流とに基づき、前記直流高圧出力電圧を演算することを特徴とする請求項2記載の電源装置。 The computing means is
The power supply apparatus according to claim 2, wherein the DC high-voltage output voltage is calculated based on the high-voltage output instruction voltage and the load current.
直列接続された2つの第1及び第2の前記分圧用抵抗により構成され、
前記第1の分圧用抵抗と前記第2の分圧用抵抗との接続点が、前記電流検出用抵抗を介して、前記演算増幅器の前記出力端子に接続され、
前記第1の分圧用抵抗、前記第2の分圧用抵抗、及び前記電流検出用抵抗の接続点から、前記分圧電圧が取り出されて、前記比較回路に入力され、
前記比較回路により、前記分圧電圧が前記高圧出力指示電圧と比較され、前記負荷電流に応じて前記直流高圧出力電圧が(第1の分圧用抵抗の抵抗値×負荷電流の電流値)の電圧値だけ降下することを特徴とする請求項1〜3のいずれか1項記載の電源装置。 The voltage dividing circuit includes:
It is constituted by two first and second voltage dividing resistors connected in series,
A connection point between the first voltage dividing resistor and the second voltage dividing resistor is connected to the output terminal of the operational amplifier via the current detection resistor,
The divided voltage is extracted from a connection point of the first voltage dividing resistor, the second voltage dividing resistor, and the current detection resistor, and is input to the comparison circuit.
The divided voltage is compared with the high voltage output instruction voltage by the comparison circuit, and the DC high voltage output voltage is a voltage of (the resistance value of the first voltage dividing resistor × the current value of the load current) according to the load current. The power supply apparatus according to claim 1, wherein the power supply apparatus drops by a value.
直列接続された3つの第1、第2及び第3の前記分圧用抵抗により構成され、
前記第2の分圧用抵抗と前記第3の分圧用抵抗との接続点が、前記電流検出用抵抗を介して、前記演算増幅器の前記出力端子に接続され、
前記第1の分圧用抵抗と前記第3の分圧用抵抗との接続点から、前記分圧電圧が取り出されて、前記比較回路に入力され、
前記比較回路により、前記分圧電圧が前記高圧出力指示電圧と比較され、前記第2の分圧用抵抗の抵抗値と前記第3の分圧用抵抗の抵抗値との抵抗値比を適宜設定することにより、前記負荷電流に応じて前記直流高圧出力電圧が[第1の分圧用抵抗の抵抗値×(第3の分圧用抵抗の抵抗値/第2の分圧用抵抗の抵抗値)×負荷電流の電流値]の電圧値だけ降下することを特徴とする請求項1〜3のいずれか1項記載の電源装置。 The voltage dividing circuit includes:
It is constituted by three first, second and third voltage dividing resistors connected in series,
A connection point between the second voltage dividing resistor and the third voltage dividing resistor is connected to the output terminal of the operational amplifier via the current detection resistor,
The divided voltage is taken out from a connection point between the first voltage dividing resistor and the third voltage dividing resistor, and is input to the comparison circuit.
The divided voltage is compared with the high-voltage output instruction voltage by the comparison circuit, and a resistance value ratio between the resistance value of the second voltage dividing resistor and the resistance value of the third voltage dividing resistor is appropriately set. Thus, the DC high-voltage output voltage is [resistance value of the first voltage dividing resistor × (resistance value of the third voltage dividing resistor / resistance value of the second voltage dividing resistor) × load current according to the load current. The power supply device according to claim 1, wherein the power supply device drops by a voltage value of a current value].
圧電セラミックスからなる圧電トランスであることを特徴とする請求項1〜5のいずれか1項記載の電源装置。 The transformer is
6. The power supply device according to claim 1, wherein the power supply device is a piezoelectric transformer made of piezoelectric ceramics.
巻線式の電磁トランスであることを特徴とする請求項1〜5のいずれか1項記載の電源装置。 The transformer is
6. The power supply device according to claim 1, wherein the power supply device is a wound electromagnetic transformer.
を備えることを特徴とする画像形成装置。 The power supply device according to any one of claims 1 to 7,
An image forming apparatus comprising:
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2016086756A JP6623116B2 (en) | 2016-04-25 | 2016-04-25 | Power supply device and image forming apparatus |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2016086756A JP6623116B2 (en) | 2016-04-25 | 2016-04-25 | Power supply device and image forming apparatus |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2017200253A JP2017200253A (en) | 2017-11-02 |
JP6623116B2 true JP6623116B2 (en) | 2019-12-18 |
Family
ID=60239684
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2016086756A Active JP6623116B2 (en) | 2016-04-25 | 2016-04-25 | Power supply device and image forming apparatus |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP6623116B2 (en) |
Family Cites Families (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2001025249A (en) * | 1999-07-08 | 2001-01-26 | Canon Inc | High-voltage generator |
JP3639760B2 (en) * | 1999-12-09 | 2005-04-20 | キヤノン株式会社 | High voltage generator and image forming apparatus having the same |
JP5711619B2 (en) * | 2011-06-20 | 2015-05-07 | 株式会社沖データ | Power supply device and image forming apparatus |
-
2016
- 2016-04-25 JP JP2016086756A patent/JP6623116B2/en active Active
Also Published As
Publication number | Publication date |
---|---|
JP2017200253A (en) | 2017-11-02 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR100740402B1 (en) | Power supply apparatus, and image forming apparatus having the same | |
JP4420458B2 (en) | High voltage power supply, image forming device | |
JP6949567B2 (en) | Image forming device | |
JP2019004541A5 (en) | ||
US9141019B2 (en) | Power-supply device and image formation apparatus | |
US10564588B2 (en) | High-voltage power supply apparatus and image forming apparatus | |
JP5489048B2 (en) | AC high voltage power supply device, charging device, developing device, and image forming apparatus | |
JP5611568B2 (en) | Power supply circuit and image forming apparatus | |
US20170315483A1 (en) | Image forming apparatus | |
US8513834B2 (en) | Power supply apparatus and image forming apparatus | |
US20090252515A1 (en) | Image forming apparatus | |
JP2006204016A (en) | High-voltage power supply unit and image forming apparatus | |
JP6623116B2 (en) | Power supply device and image forming apparatus | |
US20200133181A1 (en) | Distinction of causes of errors in image forming apparatus | |
KR20080108741A (en) | Power supply device and image forming device having the same | |
JP2007011087A (en) | Power supply device and image forming apparatus | |
JP6151997B2 (en) | Voltage generator and image forming apparatus | |
JP2021144148A (en) | Temperature detection device, fixing device, and image forming apparatus | |
JP6765906B2 (en) | High-voltage generator and image forming device | |
JP5067857B2 (en) | Image forming apparatus and output control method | |
US11675286B2 (en) | Image forming apparatus configured to determine abnormality of drum unit earth terminal | |
JP2016126213A (en) | Power source device and image forming apparatus | |
JP2009163221A (en) | Image forming device | |
JP2007025251A (en) | Image forming apparatus | |
JP2020048364A (en) | Electric power unit and image formation device |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20160620 |
|
RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20160627 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A821 Effective date: 20160628 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20180912 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20190730 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20190813 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20191010 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20191029 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20191125 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6623116 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |