JP2021144148A - Temperature detection device, fixing device, and image forming apparatus - Google Patents
Temperature detection device, fixing device, and image forming apparatus Download PDFInfo
- Publication number
- JP2021144148A JP2021144148A JP2020042851A JP2020042851A JP2021144148A JP 2021144148 A JP2021144148 A JP 2021144148A JP 2020042851 A JP2020042851 A JP 2020042851A JP 2020042851 A JP2020042851 A JP 2020042851A JP 2021144148 A JP2021144148 A JP 2021144148A
- Authority
- JP
- Japan
- Prior art keywords
- temperature
- pulse signal
- state
- transmission unit
- time
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Fixing For Electrophotography (AREA)
- Control Of Resistance Heating (AREA)
Abstract
Description
本発明は、発熱体の温度を検知する温度検知装置と、記録材上の現像剤像を記録材に定着させる定着装置と、現像剤を用いて記録媒体に画像を形成する画像形成装置に関する。 The present invention relates to a temperature detection device that detects the temperature of a heating element, a fixing device that fixes a developer image on a recording material to a recording material, and an image forming device that forms an image on a recording medium using a developer.
従来の定着装置は、一次側回路に接続された発熱体と、二次側回路に接続された温度検知体とを有する。発熱体と温度検知体とが電気的に接続されることによるショート（短絡）を防ぐため、発熱体と温度検知体との間に十分な絶縁距離を設ける必要がある。特許文献１では、発熱体及び温度検知体を一次側回路で構成して定着装置内の安全上の距離を取る必要をなくすことで、加熱装置、定着装置及びこの定着装置を備える画像形成装置の小型化を図っている。
A conventional fixing device has a heating element connected to a primary circuit and a temperature detector connected to a secondary circuit. In order to prevent a short circuit due to the electrical connection between the heating element and the temperature detector, it is necessary to provide a sufficient insulation distance between the heating element and the temperature detector. In
発熱体及び温度検知体を一次側回路で構成する定着装置にあっては、一次側回路でパルス化された検知温度情報を二次側回路のＣＰＵ等の制御部に伝達する際にフォトカプラを用いる必要がある。フォトカプラは周囲温度の上昇や耐久劣化によって信号の伝達遅延時間が変化するため、検知温度情報が正確に伝達できず、その結果、二次側回路の制御部が検知する温度に誤差が生じるという課題がある。本発明は、二次側回路の制御部が検知する温度の誤差を抑制することを目的とする。 In a fixing device in which a heating element and a temperature detector are composed of a primary circuit, a photocoupler is used when transmitting pulsed detection temperature information in the primary circuit to a control unit such as a CPU in the secondary circuit. Need to be used. Since the signal transmission delay time of the photocoupler changes due to the rise in ambient temperature and deterioration of durability, the detected temperature information cannot be transmitted accurately, and as a result, an error occurs in the temperature detected by the control unit of the secondary circuit. There are challenges. An object of the present invention is to suppress a temperature error detected by a control unit of a secondary circuit.
上述の課題を解決するための本発明の温度検知装置は、
一次側回路と電気的に絶縁された二次側回路からの電力の供給により動作する制御部と、
前記制御部から出力される二次側基準パルス信号を光信号に変換し、変換された前記光信号を電気信号である一次側基準パルス信号に変換して前記一次側回路に伝達する第一伝達部と、
前記一次側回路の電力により発熱する発熱体と、
前記発熱体の温度に応じた温度信号を出力する出力部と、
前記温度信号及び前記一次側基準パルス信号を比較し、比較結果に基づいて一次側温度パルス信号を生成する信号生成部と、
前記一次側温度パルス信号を光信号に変換し、変換された前記光信号を電気信号である二次側温度パルス信号に変換して前記二次側回路に伝達する第二伝達部と、
を備える温度検知装置であって、
前記制御部は、前記二次側温度パルス信号のパルス幅に基づいて前記発熱体の温度を検知することを特徴とする。
The temperature detection device of the present invention for solving the above-mentioned problems is
A control unit that operates by supplying power from a secondary circuit that is electrically isolated from the primary circuit,
The first transmission that converts the secondary side reference pulse signal output from the control unit into an optical signal, converts the converted optical signal into a primary side reference pulse signal that is an electric signal, and transmits it to the primary side circuit. Department and
A heating element that generates heat due to the power of the primary circuit,
An output unit that outputs a temperature signal according to the temperature of the heating element, and
A signal generation unit that compares the temperature signal and the primary side reference pulse signal and generates a primary side temperature pulse signal based on the comparison result.
A second transmission unit that converts the primary side temperature pulse signal into an optical signal, converts the converted optical signal into a secondary side temperature pulse signal that is an electric signal, and transmits the second side circuit to the secondary side circuit.
It is a temperature detection device equipped with
The control unit is characterized in that the temperature of the heating element is detected based on the pulse width of the secondary side temperature pulse signal.
本発明によれば、二次側回路の制御部が検知する温度の誤差を抑制することができる。 According to the present invention, it is possible to suppress the temperature error detected by the control unit of the secondary circuit.
以下、図面を参照して本発明の実施形態について詳細に説明する。ただし、実施形態に記載されている構成部品の寸法や材質や形状やそれらの相対配置などは、発明が適用される装置の構成や各種条件などにより適宜変更されるべきものであり、この発明の範囲を以下の実施形態に限定する趣旨ではない。 Hereinafter, embodiments of the present invention will be described in detail with reference to the drawings. However, the dimensions, materials, shapes, and relative arrangements of the components described in the embodiments should be appropriately changed depending on the configuration of the apparatus to which the invention is applied, various conditions, and the like. It is not intended to limit the scope to the following embodiments.
（画像形成装置の説明）
図１に、本実施形態に係る定着装置を搭載する画像形成装置の構成を示す。画像形成装置は、記録紙（記録媒体）Ｐにイエロー（Ｙ）、マゼンタ（Ｍ）、シアン（Ｃ）、ブラック（Ｋ）の各色のトナー像（現像剤像）を形成するための画像形成部ＳＹ、ＳＭ、ＳＣ、ＳＫを有する。イエロー（Ｙ）、マゼンダ（Ｍ）、シアン（Ｃ）、ブラック（Ｋ）の各色において、感光体１２１、１２２、１２３、１２４上にはそれぞれ単色のトナー像が形成される。これら４色のトナー像が中間転写体１２５上に重ね合わされることで、多色トナー像が中間転写体１２５上に形成される。
(Explanation of image forming apparatus)
FIG. 1 shows the configuration of an image forming apparatus equipped with the fixing apparatus according to the present embodiment. The image forming apparatus is an image forming unit for forming a toner image (developer image) of each color of yellow (Y), magenta (M), cyan (C), and black (K) on the recording paper (recording medium) P. It has SY, SM, SC, and SK. In each of the yellow (Y), magenta (M), cyan (C), and black (K) colors, monochromatic toner images are formed on the
一方、給紙部１１１から給紙ローラ１１２によって給紙された記録紙Ｐは、搬送路Ｈに沿って搬送され、中間転写体１２５に形成された多色トナー像と共に、中間転写体１２５と転写ローラ１１３とに挟み込まれて加圧される。転写ローラ１１３には転写バイアス発生装置１１４から正バイアスが印加されているため、負に帯電された多色トナー像が記録紙Ｐに転写される。その後、記録紙Ｐの多色トナー像が、定着装置（加熱定着装置）１３０によって記録紙Ｐに定着する。多色トナー像が定着した記録紙Ｐは、最後に排出トレイ１１５に排出される。以上説明した画像形成のプロセスは、ＣＰＵやＡＳＩＣ及びプログラムＲＯＭ、メモリＲＡＭ等で構成されている、エンジン制御部２１９によって行われる。なお、本実施形態に係る画像形成装置１００は、定着装置１３０が画像形成装置１００の装置本体に対し着脱可能に構成されている。
On the other hand, the recording paper P fed from the
（定着装置の構成）
次に、図２を用いて、定着装置１３０の構成について説明する。定着装置１３０は、セラミック製の基板を有するヒータ２０４を備える。ヒータ２０４上には、発熱体パターン２０５が形成されており、ヒータ２０４はガラス等の絶縁層２０６によって被覆されている。絶縁層２０６は、ヒータ２０４から記録紙Ｐに効率よく熱が伝導するように極力薄いことが好ましい。
(Structure of fixing device)
Next, the configuration of the
一般的に、発熱体パターン２０５は、トライアック等のスイッチング素子やリレー等のメカニカルスイッチ素子を介して商用電源に接続されている。スイッチング素子のＯＮ／ＯＦＦをコントロールすることで、商用電源から発熱体パターン２０５に電力供給を行っている。エンジン制御部２１９は、ヒータ２０４の近傍に配置された（例えば、ヒータ２０４の裏面に所定の圧力で押し当てられた）サーミスタ２０７の抵抗値に基づいて、スイッチング素子のＯＮ／ＯＦＦのコントロールを行う。サーミスタ２０７の抵抗値は、サーミスタ２０７の温度によって変化する。本実施形態では、サーミスタ２０７の抵抗値から
サーミスタ２０７の温度を測定している。
Generally, the
ヒータホルダ２０３は、ヒータ２０４を固定し、支持するための部材であり、耐熱性及び断熱性を有する材料により形成されている。金属ステー２１１は、定着装置１３０に剛性を付与するための部材である。定着フィルム２０１は、円筒状の耐熱性フィルムであり、ヒータ２０４やヒータホルダ２０３等を覆うように配置されている。定着フィルム２０１としては、単層フィルムや、ＰＩ＋ＰＦＡコーティング、ＳＵＳ＋ゴムコーティング等が施された複合フィルム等が用いられ、定着フィルム２０１の内周面は導電性が高い。
The
加圧ローラ２０８は、弾性を有し、金属パイプ２０９又は芯金の外周にシリコーンゴム等の耐熱性弾性層２１０をローラ状に設けることで形成されている。加圧ローラ２０８は、定着フィルム２０１を介してヒータ２０４を押圧し、定着駆動モータにより矢印Ｂの方向に所定の周速度で回転駆動される。加圧ローラ２０８の回転駆動と、加圧ローラ２０８の外周面と定着フィルム２０１の外周面との摩擦力とによって、加圧ローラ２０８が定着フィルム２０１を回転させる。このとき、定着フィルム２０１は、絶縁層２０６と摺動しながら矢印Ｃの方向に回転する。ここで、ヒータホルダ２０３は、定着フィルム２０１の内周面をガイドするガイド部材としての役割も果たしており、これにより、定着フィルム２０１が容易に回転することができる。
The
加圧ローラ２０８の回転によって、定着フィルム２０１の回転も定常化して、ヒータ２０４の温度が所定の温度に上昇した状態で、多色トナー像が転写された記録紙Ｐが、定着フィルム２０１と加圧ローラ２０８とのニップ部に搬送される。図２に示すように、記録紙Ｐは、矢印Ａ方向に向かって搬送される。そして、搬送された記録紙Ｐは、加圧ローラ２０８によって、ヒータ２０４に向かって定着フィルム２０１と共に加圧される。これにより、ヒータ２０４の熱が定着フィルム２０１を介して記録紙Ｐに伝わり、多色トナー像が記録紙Ｐに定着する。このように、記録紙Ｐに形成されて多色トナー像をヒータ２０４が加熱することで、記録紙Ｐに多色トナー像を定着させる。
The rotation of the pressurizing
（定着装置を構成する回路）
図３は、本実施形態に係る定着装置１３０の回路図である。定着装置１３０は、温度検知装置を有する。温度検知装置は、一次側回路及び一次側回路と電気的に絶縁された二次側回路を備える。図３に示すように、商用電源１１、コモンモードチョークコイル１４、ダイオードブリッジ１２、平滑コンデンサ１３、トランス２４、ＦＥＴ２３、コントロール回路２２、及びフォトカプラ２７等が電源回路を構成する。定着装置１３０の電源回路において、二次側回路では、整流ダイオード３１とコンデンサ３２により２次側電源Ｖｃｃ２が出力される。２次側電源Ｖｃｃ２は、画像形成装置１００に設けられたモータ等の負荷８０に電力を供給する。また、２次側電源Ｖｃｃ２から流れる電流は、エラーアンプであるＡＭＰ２９によって変化した後にフォトカプラ２７に流れる。ＡＭＰ２９は、ＡＭＰ２９に流れる電流値を変化させるようなフィードバックループを構成している。なお、トランス２４は、一次側回路から受けた電力を変成して二次回路側に送る変圧器である。
(Circuit that constitutes the fixing device)
FIG. 3 is a circuit diagram of the
一方、商用電源１１は、トライアック３００を介してヒータ２０４に電力を供給する。これにより、発熱体としてのヒータ２０４は、二次側回路からの電力により発熱する。トライアック３００は、トランジスタ３０４にフォトトライアックカプラ３０２を介して接続される。トランジスタ３０４は、二次側回路に配置された制御部としてのＣＰＵ５に抵抗３０３を介して接続される。ＣＰＵ５は、二次側回路からの電力の供給により動作する。ヒータ２０４に近接配置されたサーミスタ（出力部）２０７は、ヒータ２０４の温度に応じた温度信号を出力する。ＣＰＵ５は、サーミスタ２０７の温度信号を元に、２種類の信号（Ｈｉｇｈ、Ｌｏｗ）に応じて制限抵抗３０５を通じてフォトトライアックカプラ３０２のダイオード側に電流を流し、商用電源１１からヒータ２０４への電力の供給又は電
力の遮断を制御する。また、ヒータ２０４の異常発熱時にヒータ２０４への通電を遮断する温度保護素子３０１がヒータ２０４に近接して配置される。
On the other hand, the
（サーミスタ回路ブロック図）
以下、サーミスタ回路ブロック３３０とその周辺回路の説明をする。
本実施形態では、ヒータ２０４とサーミスタ２０７と温度保護素子３０１がいずれもトランス２４の一次側回路に配置されており、定着装置１３０内に、二次側回路に接続された部品が配置されない。一次側回路と二次側回路とが接続されてしまうこと（短絡が生じてしまうこと）を回避するため、一次側回路と二次側回路との間の安全上の距離は一次側回路同士の距離よりも多く取る必要がある。このため、仮に定着装置１３０内に一次側回路と二次側回路が混在している場合、定着装置１３０の小型化が阻害されるが、本実施形態では定着装置１３０の小型化を図ることができる。
(Thermistor circuit block diagram)
Hereinafter, the
In the present embodiment, the
サーミスタ回路ブロック３３０にはトランス２４の補助巻き線Ｎｂからレギュレート回路ＲＥＧ３３９を介して電圧が供給される。補助巻き線Ｎｂには、２次側電源ＶＣＣ２と同様に、ＦＥＴ２３のスイッチングに伴い、整流ダイオード２５とコンデンサ２６により１次側電源ＶＣＣ１が発生する。１次側電源ＶＣＣ１がレギュレート回路ＲＥＧ３３９により高精度化された後、レギュレート回路ＲＥＧ３３９から電圧Ｖｒｅｇがサーミスタ回路ブロック３３０へ供給される。サーミスタ２０７の検知信号は、サーミスタ回路ブロック３３０により後述するＰＷＭ信号に変換され、フォトカプラ３４７を介してＣＰＵ５へフィードバックされる。
A voltage is supplied to the thermistor circuit block 330 from the auxiliary winding Nb of the
（サーミスタのＰＷＭ変換部の概要動作）
図３、図４、図５を用いてサーミスタ回路ブロック３３０の動作概要を説明する。
抵抗３５０、３５１、３５３とトランジスタ３５２によって定電流源３３１が形成されている。定電流源３３１は、コンデンサ（充電部）３５４の充電を行う。定電流源３３１に電圧Ｖｒｅｇが供給されることで、定電流源３３１に接続されたコンデンサ３５４の充電が開始される。コンデンサ３５４は、抵抗３５５を介してコンパレータ３３２の非反転入力端子（＋入力端子）とフォトカプラ３９（第一伝達部）のフォトトランジスタに接続されている。フォトカプラ３９は、２次側電源ＶＣＣ３に抵抗３０７を介して接続されている。２次側電源ＶＣＣ３は、ＤＣＤＣコンバータ（不図示）等によって２次側電源ＶＣＣ２から生成される。
(Overview operation of the PWM conversion unit of the thermistor)
The operation outline of the
A constant
ＣＰＵ５から出力されるＣＬＫ信号（二次側基準パルス信号）Ｖ１がオン（Ｈｉｇｈ）になるタイミングでトランジスタ３０８がオンし、フォトカプラ３９の発光ダイオード側に電流が流れて、フォトカプラ３９がオンする。フォトカプラ３９がオンすると、フォトカプラ３９の発光ダイオードによりＣＬＫ信号Ｖ１が光信号に変換された後、フォトカプラ３９のフォトトランジスタが光信号を受信して、フォトカプラ３９のフォトトランジスタ側に電流が流れる。これにより、コンデンサ３５４に溜まった電荷が抵抗３５５を介して放電され、コンパレータ３３２に入力される電圧Ｖ２がＬｏｗになる。ＣＬＫ信号Ｖ１がオフ（Ｌｏｗ）になるタイミングでトランジスタ３０８がオフし、フォトカプラ３９の発光ダイオード側に電流が流れず、フォトカプラ３９がオフする。これにより、フォトカプラ３９のフォトトランジスタ側がハイインピーダンスとなり、コンデンサ３５４の充電が再開され、コンパレータ３３２に入力される電圧Ｖ２がＨｉｇｈになる。このように、フォトカプラ３９が、ＣＬＫ信号Ｖ１を光信号に変換し、変換された光信号を電気信号である電圧Ｖ２（一次側基準パルス信号）に変換して一次側回路に伝達する。そして、コンデンサ３５４の充放電が制御されることで電圧Ｖ２のレベルが制御される。
The
以上の動作が繰り返され、定電流源３３１及びコンデンサ３５４を有する他励発振回路から弛張発振波としての電圧Ｖ２がコンパレータ３３２に入力され、発振動作が行われる
。図４に、ＣＬＫ信号Ｖ１と電圧Ｖ２の関係を示す。
The above operation is repeated, and the voltage V2 as a relaxation oscillation wave is input to the
コンパレータ３３２の非反転入力端子に電圧Ｖ２が入力され、コンパレータ３３２の反転入力端子（−入力端子）に抵抗３４３及びサーミスタ２０７により電圧Ｖｒｅｇを分圧した電圧Ｖ３が入力される。信号生成部としてのコンパレータ３３２は、電圧Ｖ２と電圧Ｖ３とを比較し、比較結果に基づいて電圧Ｖ４を生成する。一方、電圧Ｖｒｅｇは抵抗３４４を介してコンパレータ３３２の出力に接続される。コンパレータ３３２の出力は、フォトカプラ３４７に接続されている。サーミスタ２０７の温度が上がると、サーミスタ２０７の抵抗値が下がる。そのため、サーミスタ２０７の温度が上がると電圧Ｖ３が下がり、サーミスタ２０７の温度が下がると電圧Ｖ３が上がる。
The voltage V2 is input to the non-inverting input terminal of the
サーミスタ２０７の温度が高いときとサーミスタ２０７の温度が低いときのコンパレータ３３２の出力電圧（出力信号）Ｖ４を図５に示す。電圧Ｖ２に対して電圧Ｖ３が低い場合、つまりサーミスタ２０７の温度が高いときはコンパレータ３３２の出力電圧Ｖ４のオンＤＵＴＹ比が大きくなる。一方、電圧Ｖ２に対して電圧Ｖ３が高い場合、つまりサーミスタ２０７の温度が低いときはコンパレータ３３２の出力電圧Ｖ４のオンＤＵＴＹ比が小さくなる。コンパレータ３３２の出力電圧Ｖ４が電圧Ｖ５としてＣＰＵ５に入力される際に、フォトカプラ３４７（第二伝達部）で一次側回路から二次側回路へ信号を伝達する。このように、フォトカプラ３４７が、出力電圧Ｖ４（一次側温度パルス信号）を光信号に変換した後、変換された光信号を電気信号である電圧Ｖ５（二次側温度パルス信号）に変換して二次側回路に伝達する。フォトカプラ３４７は、２次側電源ＶＣＣ３に接続されている。また、フォトカプラ３４７と接地（ＧＮＤ）との間に抵抗３１０が設けられている。これにより、フォトカプラ３４７がオンのときに電圧Ｖ５がＨｉｇｈとなり、フォトカプラ３４７がオフのときに電圧Ｖ５がＬｏｗとなる。
FIG. 5 shows the output voltage (output signal) V4 of the
以上のように、サーミスタ２０７の温度によってＰＷＭ変換された電圧Ｖ５又は電圧Ｖ６がＣＰＵ５にフィードバックされる。電圧Ｖ６については後述する。ＣＰＵ５は、電圧Ｖ５のパルス幅又は電圧Ｖ６のパルス幅に基づいてヒータ２０４の温度を検知する。また、このように、二次側回路から一次側回路へフォトカプラ３９を介してＣＬＫ信号を入力することで、定電流源３３１、コンデンサ３５４及びＣＬＫ信号という簡易又は安価な構成で発振回路を形成することが可能である。
As described above, the voltage V5 or the voltage V6 PWM-converted by the temperature of the
（フォトカプラによる信号伝達の遅延）
一般的にフォトカプラはアナログ動作を行うため、信号伝達時に遅延が生じる。この信号伝達の遅延時間はフォトカプラの周囲温度や耐久状態によって変動し、周囲温度が上がったり耐久が進んだりするとフォトカプラの発光ダイオードの発光効率が下がり、ＣＴＲ（電流伝達率）が低下することが知られている。ＣＴＲが低下するとフォトトランジスタのコレクタ電流が減少する。そのため、フォトトランジスタがオンしにくく（フォトトランジスタがオンするまでの信号伝達の遅延時間が長く）なり、逆にフォトトランジスタがオフし易い（フォトトランジスタがオフするまでの信号伝達の遅延時間が短い）傾向になる。これらの信号伝達の遅延時間を把握してフォトトランジスタを制御するには周囲温度や耐久状況を逐次チェックする構成が必要であり、コストアップを伴う。本実施形態では上記の信号伝達の遅延時間による影響を、コストアップを抑えた構成で実現している。
(Delay of signal transmission by photocoupler)
Generally, since the photocoupler performs analog operation, a delay occurs during signal transmission. The delay time of this signal transmission varies depending on the ambient temperature and durability of the photocoupler, and if the ambient temperature rises or the durability increases, the luminous efficiency of the light emitting diode of the photocoupler decreases, and the CTR (current transmission rate) may decrease. Are known. When the CTR decreases, the collector current of the phototransistor decreases. Therefore, it becomes difficult for the phototransistor to turn on (the delay time of signal transmission until the phototransistor turns on is long), and conversely, the phototransistor tends to turn off (the delay time of signal transmission until the phototransistor turns off is short). It becomes a tendency. In order to grasp the delay time of these signal transmissions and control the phototransistor, it is necessary to have a configuration in which the ambient temperature and the durability status are sequentially checked, which is accompanied by an increase in cost. In the present embodiment, the influence of the above signal transmission delay time is realized in a configuration that suppresses cost increase.
（比較例の課題）
本実施形態の伝達遅延の改善効果をわかりやすくするため、まず比較例の構成の課題を図７、図８を用いて説明する。
図７の比較例の回路図では、図３の回路図のサーミスタ回路ブロック３３０をサーミスタ回路ブロック４３０に変更している。また、図７の比較例の回路図では、図３の回路図と異なり、ＣＰＵ５からサーミスタ回路ブロック４３０にＣＬＫ信号Ｖ１を出力していな
い。他の構成は、図３の回路図と図７の比較例の回路図とは同一であるため、詳細な説明は割愛する。サーミスタ回路ブロック４３０のコンパレータ３３２への入力は、図３の他励発振回路からの電圧Ｖ２ではなく、外部からのＣＬＫ信号の入力を必要としない自励発振回路４３１からの電圧（発振波）Ｖ１２である。しかしながら一般的に自励発振回路は他励発振回路と比較して複雑な構成を取り、コストも高くなる。
(Problems of comparative examples)
In order to make it easier to understand the effect of improving the transmission delay of the present embodiment, first, the problem of the configuration of the comparative example will be described with reference to FIGS. 7 and 8.
In the circuit diagram of the comparative example of FIG. 7, the
図８に、発振波Ｖ１２、電圧Ｖｒｅｇを抵抗３４３とサーミスタ２０７で分圧した電圧Ｖ１３、コンパレータ３３２の出力電圧Ｖ１４、及びフォトカプラ３４７の出力電圧Ｖ１５、Ｖ１６を示す。出力電圧Ｖ１５は、フォトカプラ３４７の周囲温度が通常温度（例えば１５℃〜３５℃）かつフォトカプラ３４７の耐久も進んでいない状態（以下、通常状態と記す）のときにフォトカプラ３４７から出力される。出力電圧Ｖ１６は、フォトカプラ３４７の周囲温度が高温（例えば６０℃）の状態又はフォトカプラ３４７の耐久が進んだ状態（以下、高温状態と記す）のときにフォトカプラ３４７から出力される。図８のＶｏは出力信号Ｖ１５、Ｖ１６の最大値であり、図８の閾値ＶＨはＣＰＵ５がＨｉｇｈを確定するための電圧値である。ＤＵＴＹ５０１、５０２は、ＣＰＵ５によって検知される出力信号Ｖ１５、１６のパルス幅（パルスの間隔）である。ＤＵＴＹ５０１は、出力信号Ｖ１５の立ち上がりエッジの閾値ＶＨから出力信号Ｖ１５の立ち下りエッジの閾値ＶＨまでの時間を示している。ＤＵＴＹ５０２は、出力信号Ｖ１６の立ち上がりエッジの閾値ＶＨから出力信号Ｖ１６の立ち下りエッジの閾値ＶＨまでの時間を示している。なお、図８の出力波形は説明上わかりやすくするために遅延時間を大きくして示している。
FIG. 8 shows the oscillation wave V12, the voltage V13 obtained by dividing the voltage Vreg by the
出力信号Ｖ１５、Ｖ１６の立ち上がりについては、フォトカプラ３４７がオンする側である。そのため、上述したように、通常状態のフォトカプラ３４７の出力信号Ｖ１５は速く立ち上がり、高温状態のフォトカプラ３４７の出力信号Ｖ１６は遅く立ち上がる。出力信号Ｖ１５、１６の立ち下がりについては、立ち上がりの逆であり、出力信号Ｖ１５が遅く立ち下がり、出力信号Ｖ１６が速く立ち下がる。このため、サーミスタ２０７の温度が変動していない場合であっても、フォトカプラ３４７の周囲温度や耐久状態によって、ＤＵＴＹ５０１がＤＵＴＹ５０２に変動してしまい、ＣＰＵ５はサーミスタ２０７の温度信号を正しく受信することができない。このように、比較例の回路図の構成では、コンパレータ３３２に入力される電圧Ｖ１３が変動していないにもかかわらず、フォトカプラ３４７の周囲温度や耐久状態によって、出力信号１５から出力信号１６に変動してしまうことが課題である。なお、出力信号Ｖ１５は出力信号Ｖ１４と完全に一致している必要はない。例えば、サーミスタ２０７の温度が高いときのフォトカプラ３４７の出力信号のパルス幅がＤＵＴＹ５０１である、という温度に対するＤＵＴＹのテーブルを不揮発メモリ（不図示）に記憶させておけばよい。
The rising edge of the output signals V15 and V16 is on the side where the
（実施形態における改善方法）
上記課題に対し、本実施形態における改善方法について、図３、図６を用いて説明する。図６の波形も図８と同様に、説明上わかりやすくするために遅延時間を大きくしている。図４、図５は概念説明のための図であり、図４、図５では説明の便宜のため、電圧Ｖ２、Ｖ４を遅延時間なしで図示しているが、電圧Ｖ２、Ｖ４は実際には図６のように遅延時間の影響を受ける。
(Improvement method in the embodiment)
The improvement method in the present embodiment will be described with reference to FIGS. 3 and 6 with respect to the above problems. Similar to FIG. 8, the waveform of FIG. 6 also has a large delay time for easy explanation. 4 and 5 are diagrams for explaining the concept, and in FIGS. 4 and 5, for convenience of explanation, the voltages V2 and V4 are shown without delay time, but the voltages V2 and V4 are actually shown. It is affected by the delay time as shown in FIG.
図６に示すように、ＣＰＵ５が出力するＣＬＫ信号Ｖ１に対して、フォトカプラ３９が通常状態である場合には電圧Ｖ２が生成され、フォトカプラ３９が高温状態である場合には電圧（弛張発振波）Ｖ２２が生成される。フォトカプラ３９の周囲温度が通常温度（例えば１５℃〜３５℃）かつフォトカプラ３９の耐久も進んでいない状態におけるフォトカプラ３９を、通常状態（第一状態）のフォトカプラ３９とする。フォトカプラ３９の周囲温度が高温（例えば６０℃）の状態又はフォトカプラ３９の耐久が進んだ状態におけるフォトカプラ３９を、高温状態（第二状態）のフォトカプラ３９とする。図３ではＣＬＫ信
号Ｖ１がＬｏｗからＨｉｇｈになるときにフォトカプラ３９のフォトトランジスタがオンすることで、コンデンサ３５４の放電が開始され、電圧Ｖ２、Ｖ２２がＬｏｗになる。逆に、ＣＬＫ信号Ｖ１がＨｉｇｈからＬｏｗになるときにフォトカプラ３９のフォトトランジスタがオフすることで、コンデンサ３５４の充電が開始され、電圧Ｖ２、Ｖ２２が立ち上がり始める。
As shown in FIG. 6, with respect to the CLK signal V1 output by the
ＣＬＫ信号Ｖ１がＬｏｗからＨｉｇｈになるときはフォトカプラ３９がオンする側になるため、電圧Ｖ２、Ｖ２２が立ち下がる。通常状態のフォトカプラ３９がオフからオンに切り替わるまでの時間（以下、第一オン時間と記す）は、高温状態のフォトカプラ３９がオフからオンに切り替わるまでの時間（以下、第二オン時間と記す）よりも短い。図６において、第一オン時間は、ＣＬＫ信号Ｖ１がＨｉｇｈになるタイミングから電圧Ｖ２が電圧Ｖ３に到達するタイミングまでの時間（遅延時間５２２）である。図６において、第二オン時間は、ＣＬＫ信号Ｖ１がＨｉｇｈになるタイミングから電圧Ｖ２２が電圧Ｖ３に到達するタイミングまでの時間（遅延時間５２１）である。
When the CLK signal V1 changes from Low to High, the
一方、ＣＬＫ信号Ｖ１がＨｉｇｈからＬｏｗになるときはフォトカプラ３９がオフする側になるため、電圧Ｖ２、Ｖ２２が立ち上がる。通常状態のフォトカプラ３９がオンからオフに切り替わるまでの時間（以下、第一オフ時間と記す）は、高温状態のフォトカプラ３９がオンからオフに切り替わるまでの時間（以下、第二オフ時間と記す）よりも長い。図６において、第一オフ時間は、ＣＬＫ信号Ｖ１がＬｏｗになるタイミングから電圧Ｖ２が立ち上がり始めるタイミングまでの時間（遅延時間５１１）である。図６において、第二オフ時間は、ＣＬＫ信号Ｖ１がＬｏｗになるタイミングからＶ２２が立ち上がり始めるタイミングまでの時間（遅延時間５１２）である。ＣＬＫ信号Ｖ１がＬｏｗになった時からコンデンサ３５４の充電が開始されるまでの時間は、フォトカプラ３９が通常状態である場合には遅延時間５１１であり、フォトカプラ３９が高温状態である場合には遅延時間５１２である。
On the other hand, when the CLK signal V1 changes from High to Low, the
図６には、フォトカプラ３９が通常状態であるときのコンパレータ３３２の出力電圧Ｖ４（以下、電圧Ｖ４と記す）と、フォトカプラ３９が高温状態であるときのコンパレータ３３２の出力電圧Ｖ２４（以下、電圧Ｖ２４と記す）が示されている。コンパレータ３３２は、電圧Ｖ２と電圧Ｖ３とを比較して電圧Ｖ４を出力し、電圧Ｖ２２と電圧Ｖ３とを比較して電圧Ｖ２４を出力する。電圧Ｖ２、Ｖ２２が電圧Ｖ３未満である場合、電圧Ｖ４、Ｖ２４はＬｏｗであり、電圧Ｖ２、Ｖ２２が電圧Ｖ３以上である場合、電圧Ｖ４、Ｖ２４はＨｉｇｈである。電圧Ｖ２４のＨｇｉｈのパルス幅（ＤＵＴＹ５３２）が、電圧Ｖ４のＨｉｇｈのパルス幅（ＤＵＴＹ５３１）よりも大きい。
In FIG. 6, the output voltage V4 of the comparator 332 (hereinafter, referred to as voltage V4) when the
図６には、フォトカプラ３４７が通常状態（第三状態）であるときのフォトカプラ３４７の出力電圧Ｖ５（以下、電圧Ｖ５と記す）が示されている。また、図６には、フォトカプラ３４７の状態が高温状態（第四状態）であるときのフォトカプラ３４７の出力電圧Ｖ６（以下、電圧Ｖ６と記す）が示されている。図６のＶｏは電圧Ｖ５、Ｖ６の最大値であり、図６の閾値ＶＨはＣＰＵ５がＨｉｇｈを確定するための電圧値である。フォトカプラ３４７は、電圧Ｖ４、Ｖ２４（一次側温度パルス信号）を二次側回路に電圧Ｖ５、Ｖ６（二次側温度パルス信号）として伝達する。
FIG. 6 shows the output voltage V5 (hereinafter, referred to as voltage V5) of the
電圧Ｖ４、Ｖ２４がＬｏｗからＨｉｇｈになるとき、フォトカプラ３４７がオンする側になるため、電圧Ｖ５、Ｖ６が立ち上がる。通常状態のフォトカプラ３４７がオフからオンに切り替わるまでの時間（以下、第三オン時間と記す）は、高温状態のフォトカプラ３４７がオフからオンに切り替わるまでの時間（以下、第四オン時間と記す）よりも短い。図６において、第三オン時間は、電圧Ｖ４がＨｉｇｈになるタイミングから電圧Ｖ５が閾値ＶＨに到達するタイミングまでの時間（遅延時間５４１）である。図６において、第四
オン時間は、電圧Ｖ２４がＨｉｇｈになるタイミングから電圧Ｖ６が閾値ＶＨに到達するタイミングまでの時間（遅延時間５４２）である。
When the voltages V4 and V24 change from Low to High, the
電圧Ｖ４、Ｖ２４がＨｉｇｈからＬｏｗになるとき、フォトカプラ３４７がオフする側になるため、電圧Ｖ５、Ｖ６が立ち下がる。通常状態のフォトカプラ３４７がオンからオフに切り替わるまでの時間（以下、第三オフ時間と記す）は、高温状態のフォトカプラ３４７がオンからオフに切り替わるまでの時間（以下、第四オフ時間と記す）よりも長い。図６において、第三オフ時間は、電圧Ｖ４がＬｏｗになるタイミングから電圧Ｖ５が閾値ＶＨに到達するタイミングまでの時間（遅延時間５４３）である。図６において、第四オフ時間は、電圧Ｖ２４がＬｏｗになるタイミングから電圧Ｖ６が閾値ＶＨに到達するタイミングまでの時間（遅延時間５４４）である。
When the voltages V4 and V24 change from High to Low, the
フォトカプラ３９が高温状態であり、かつ、フォトカプラ３４７が高温状態である場合、ＣＰＵ５は、電圧Ｖ６のパルス幅に基づいてヒータ２０４の温度を検知する。電圧Ｖ６の立ち下がりエッジ（一方のエッジ）及び立ち上がりエッジ（他方のエッジ）は、ＣＰＵ５により以下のタイミングで検出される。電圧Ｖ６の立ち下がりエッジは、電圧Ｖ４の立ち下がりエッジのタイミングに対して、第二オン時間（５２１）と第一オン時間（５２２）との差分時間（５２３）、及び、第四オフ時間（５４４）、が加算されたタイミングで検出される。電圧Ｖ６の立ち上がりエッジは、電圧Ｖ４の立ち上がりエッジのタイミングに対して、第四オン時間（５４２）から第一オフ時間（５１１）と第二オフ時間（５１２）との差分時間（５１３）を減算した時間（５５１）が加算されたタイミングで検出される。電圧Ｖ４の立ち下がりエッジのタイミングは、電圧Ｖ４が立ち上がり始めたタイミングである。
When the
フォトカプラ３９が通常状態であり、かつ、フォトカプラ３４７が通常状態である場合、ＣＰＵ５は、電圧Ｖ５のパルス幅に基づいてヒータ２０４の温度を検知する。電圧Ｖ５の立ち下がりエッジ（一方のエッジ）及び立ち上がりエッジ（他方のエッジ）は、ＣＰＵ５により以下のタイミングで検出される。電圧Ｖ５の立ち下がりエッジは、電圧Ｖ４の立ち下がりエッジのタイミングに対して、第三オフ時間（５４３）が加算されたタイミングで検出される。電圧Ｖ５の立ち上がりエッジは、電圧Ｖ４の立ち上がりエッジのタイミングに対して、第三オン時間（５４１）が加算されたタイミングで検出される。電圧Ｖ４の立ち下がりエッジのタイミングは、電圧Ｖ４が立ち下がり始めたタイミングである。
When the
図６に示すように、電圧Ｖ６が立ち上がり始めるタイミングが、電圧Ｖ５が立ち上がり始めるタイミングよりも早い。電圧Ｖ６が立ち上がり始めてから電圧Ｖ６が閾値ＶＨに到達するまでの時間が、電圧Ｖ５が立ち上がり始めてから電圧Ｖ５が閾値ＶＨに到達するまでの時間よりも長い。また、電圧Ｖ５が立ち下がり始めるタイミングが、電圧Ｖ６が立ち下がり始めるタイミングよりも早い。電圧Ｖ５が立ち下がり始めてから電圧Ｖ５が閾値ＶＨに到達するまでの時間が、電圧Ｖ６が立ち下がり始めてから電圧Ｖ６が閾値ＶＨに到達するまでの時間よりも長い。これにより、図６に示す電圧Ｖ５のパルス幅（ＤＵＴＹ５０３）と電圧Ｖ６のパルス幅（ＤＵＴＹ５０４）との差分が、図８に示す比較例の電圧Ｖ１５のパルス幅（ＤＵＴＹ５０１）と電圧Ｖ１６のパルス幅（ＤＵＴＹ５０２）との差分よりも小さくなる。従って、フォトカプラ３９、３４７の周囲温度や耐久状態の影響によるＣＰＵ５の検知誤差を抑制することができる。この結果、ヒータ２０４の温度制御を精度良く行うことができる。
As shown in FIG. 6, the timing at which the voltage V6 starts to rise is earlier than the timing at which the voltage V5 starts to rise. The time from when the voltage V6 starts to rise until the voltage V6 reaches the threshold value VH is longer than the time from when the voltage V5 starts to rise until the voltage V5 reaches the threshold value VH. Further, the timing at which the voltage V5 starts to fall is earlier than the timing at which the voltage V6 starts to fall. The time from when the voltage V5 starts to fall until the voltage V5 reaches the threshold value VH is longer than the time from when the voltage V6 starts to fall until the voltage V6 reaches the threshold value VH. As a result, the difference between the pulse width of the voltage V5 (DUTY503) shown in FIG. 6 and the pulse width of the voltage V6 (DUTY504) is the pulse width of the voltage V15 (DUTY501) and the pulse width of the voltage V16 shown in FIG. It is smaller than the difference from (DUTY502). Therefore, it is possible to suppress the detection error of the
ＣＰＵ５は、電圧Ｖ５の立ち上がりエッジの検出タイミングからＣＬＫ信号Ｖ１の立ち上がりエッジ（一方のエッジ）のタイミング５０５までの時間５０６に基づいて、ヒータ２０４の温度を検知してもよい。また、ＣＰＵ５は、電圧Ｖ６の立ち上がりエッジの検出タイミングからＣＬＫ信号Ｖ１の立ち上がりエッジのタイミング５０５までの時間５０７
に基づいて、ヒータ２０４の温度を検知してもよい。ＣＬＫ信号Ｖ１の立ち上がりエッジのタイミング５０５は、ＣＬＫ信号Ｖ１が立ち上がり始めたタイミングである。図６に示す時間５０６と時間５０７との差分が、図８に示す比較例の電圧Ｖ１５のパルス幅（ＤＵＴＹ５０１）と電圧Ｖ１６のパルス幅（ＤＵＴＹ５０２）との差分よりも小さい。従って、フォトカプラ３９、３４７の周囲温度や耐久状態の影響によるＣＰＵ５の検知誤差を抑制することができる。なお、ＣＰＵ５によって検知される時間は、電圧Ｖ５のパルス幅（ＤＵＴＹ５０３）に対応する時間又は電圧Ｖ６のパルス幅（ＤＵＴＹ５０４）に対応する時間よりも短くなる。ＣＰＵ５は、ヒータ２０４の温度を補正するための補正テーブルを用いて、ヒータ２０４の温度を補正してもよい。
The
The temperature of the
図９は、本実施形態に係る定着装置１３０の回路図である。図９に示すように、定着装置１３０の回路構成を変更してもよい。図９の回路図は、図３の回路図と比較して、フォトカプラ３９の近傍にトランジスタ６０１及び抵抗６０２を設けている点が異なっている。他の構成は、図３の回路図と図９の回路図とは同一であるため、詳細な説明は割愛する。
FIG. 9 is a circuit diagram of the fixing
ＣＰＵ５から出力されるＣＬＫ信号Ｖ１がオフ（Ｌｏｗ）になるタイミングでトランジスタ３０８がオフし、フォトカプラ３９の発光ダイオード側に電流が流れず、フォトカプラ３９がオフする。フォトカプラ３９がオフすると、トランジスタ６０１がオンする。これにより、コンデンサ３５４に溜まった電荷が抵抗３５５を介して放電され、コンパレータ３３２に入力される電圧Ｖ２がＬｏｗになる。ＣＬＫ信号Ｖ１がオン（Ｈｉｇｈ）になるタイミングでトランジスタ３０８がオンし、フォトカプラ３９の発光ダイオード側に電流が流れて、フォトカプラ３９がオンする。フォトカプラ３９がオンすると、トランジスタ６０１がオフする。これにより、トランジスタ６０１側がハイインピーダンスとなり、コンデンサ３５４の充電が再開され、コンパレータ３３２に入力される電圧Ｖ２がＨｉｇｈになる。
The
図１０は、図９の回路図における各電圧の波形を示す図である。図１０の波形も図６と同様に、説明上わかりやすくするために遅延時間を大きくしている。図１０のＣＬＫ信号Ｖ１のＨｉｇｈ及びＬｏｗが、図６のＣＬＫ信号Ｖ１のＨｉｇｈ及びＬｏｗと逆になっている。図１０のＣＬＫ信号Ｖ１のＨｉｇｈのパルス幅が、図６のＣＬＫ信号Ｖ１のＬｏｗのパルス幅と同じであり、図１０のＣＬＫ信号Ｖ１のＬｏｗのパルス幅が、図６のＣＬＫ信号Ｖ１のＨｉｇｈのパルス幅と同じである。図１０の電圧Ｖ２、Ｖ２２が、図６の電圧Ｖ２、Ｖ２２と逆になっている。図１０に示すように、ＣＬＫ信号Ｖ１がＨｉｇｈからＬｏｗになるときはフォトカプラ３９がオンする側になるため、電圧Ｖ２、Ｖ２２が立ち下がる。ＣＬＫ信号Ｖ１がＬｏｗからＨｉｇｈになるときはフォトカプラ３９がオフする側になるため、電圧Ｖ２、Ｖ２２が立ち上がる。図１０の電圧Ｖ４、Ｖ２４が、図６の電圧Ｖ４、Ｖ２４と逆になっている。図１０の電圧Ｖ５、Ｖ６が、図６の電圧Ｖ５、Ｖ６と逆になっている。
FIG. 10 is a diagram showing waveforms of each voltage in the circuit diagram of FIG. Similar to FIG. 6, the waveform of FIG. 10 also has a large delay time for easy explanation. The High and Low of the CLK signal V1 in FIG. 10 are opposite to the High and Low of the CLK signal V1 in FIG. The High pulse width of the CLK signal V1 in FIG. 10 is the same as the Low pulse width of the CLK signal V1 in FIG. 6, and the Low pulse width of the CLK signal V1 in FIG. 10 is the High pulse width of the CLK signal V1 in FIG. It is the same as the pulse width of. The voltages V2 and V22 in FIG. 10 are opposite to the voltages V2 and V22 in FIG. As shown in FIG. 10, when the CLK signal V1 changes from High to Low, the
図１０において、第一オン時間は、ＣＬＫ信号Ｖ１がＨｉｇｈになるタイミングからＶ２が立ち上がり始めるタイミングまでの時間（遅延時間５１２）である。図１０において、第二オン時間は、ＣＬＫ信号Ｖ１がＨｉｇｈになるタイミングからＶ２２が立ち上がり始めるタイミングまでの時間（遅延時間５１１）である。図１０において、第一オフ時間は、ＣＬＫ信号Ｖ１がＬｏｗになるタイミングから電圧Ｖ２が電圧Ｖ３に到達するタイミングまでの時間（遅延時間５２１）である。図１０において、第二オフ時間は、ＣＬＫ信号Ｖ１がＬｏｗになるタイミングから電圧Ｖ２２が電圧Ｖ３に到達するタイミングまでの時間（遅延時間５２２）である。 In FIG. 10, the first on-time is the time (delay time 512) from the timing when the CLK signal V1 becomes High to the timing when V2 starts to rise. In FIG. 10, the second on-time is the time (delay time 511) from the timing when the CLK signal V1 becomes High to the timing when V22 starts to rise. In FIG. 10, the first off time is the time (delay time 521) from the timing when the CLK signal V1 becomes Low to the timing when the voltage V2 reaches the voltage V3. In FIG. 10, the second off time is the time (delay time 522) from the timing when the CLK signal V1 becomes Low to the timing when the voltage V22 reaches the voltage V3.
電圧Ｖ４、Ｖ２４がＬｏｗからＨｉｇｈになるとき、フォトカプラ３４７がオフする側
になるため、電圧Ｖ５、Ｖ６が立ち上がる。電圧Ｖ４、Ｖ２４がＨｉｇｈからＬｏｗになるとき、フォトカプラ３４７がオンする側になるため、電圧Ｖ５、Ｖ６が立ち下がる。図１０において、第三オン時間は、電圧Ｖ４がＬｏｗになるタイミングから電圧Ｖ５が閾値ＶＨに到達するタイミングまでの時間（遅延時間５４４）である。図１０において、第四オン時間は、電圧Ｖ２４がＬｏｗになるタイミングから電圧Ｖ６が閾値ＶＨに到達するタイミングまでの時間（遅延時間５４３）である。図１０において、第三オフ時間は、電圧Ｖ４がＨｉｇｈになるタイミングから電圧Ｖ５が閾値ＶＨに到達するタイミングまでの時間（遅延時間５４２）である。図１０において、第四オフ時間は、電圧Ｖ２４がＨｉｇｈになるタイミングから電圧Ｖ６が閾値ＶＨに到達するタイミングまでの時間（遅延時間５４１）である。
When the voltages V4 and V24 change from Low to High, the
フォトカプラ３９が高温状態であり、かつ、フォトカプラ３４７が高温状態である場合、ＣＰＵ５は、電圧Ｖ６のパルス幅に基づいてヒータ２０４の温度を検知する。電圧Ｖ６の立ち上がりエッジ（一方のエッジ）及び立ち下がりエッジ（他方のエッジ）は、ＣＰＵ５により以下のタイミングで検出される。電圧Ｖ６の立ち上がりエッジは、電圧Ｖ４の立ち上がりエッジのタイミングに対して、第一オン時間（５１２）と第二オン時間（５１１）との差分（５１３）、及び、第四オフ時間（５４１）、が加算されたタイミングで検出される。電圧Ｖ６の立ち下がりエッジは、電圧Ｖ４の立ち下がりエッジのタイミングに対して、第四オン時間（５４３）から第一オフ時間（５２１）と第二オフ時間（５２２）との差分（５２３）を減算した時間が加算されたタイミングで検出される。
When the
フォトカプラ３９が通常状態であり、かつ、フォトカプラ３４７が通常状態である場合、ＣＰＵ５は、電圧Ｖ５のパルス幅に基づいてヒータ２０４の温度を検知する。電圧Ｖ５の立ち上がりエッジ（一方のエッジ）及び立ち下がりエッジ（他方のエッジ）は、ＣＰＵ５により以下のタイミングで検出される。電圧Ｖ５の立ち上がりエッジは、電圧Ｖ４の立ち上がりエッジのタイミングに対して、第三オフ時間（５４２）が加算されたタイミングで検出される。電圧Ｖ５の立ち下がりエッジは、電圧Ｖ４の立ち下がりエッジのタイミングに対して、第三オン時間（５４４）が加算されたタイミングで検出される。
When the
図１０に示すように、電圧Ｖ５が立ち上がり始めるタイミングが、電圧Ｖ６が立ち上がり始めるタイミングよりも早い。電圧Ｖ５が立ち上がり始めてから電圧Ｖ５が閾値ＶＨに到達するまでの時間が、電圧Ｖ６が立ち上がり始めてから電圧Ｖ６が閾値ＶＨに到達するまでの時間よりも長い。また、電圧Ｖ６が立ち下がり始めるタイミングが、電圧Ｖ５が立ち下がり始めるタイミングよりも早い。電圧Ｖ６が立ち下がり始めてから電圧Ｖ６が閾値ＶＨに到達するまでの時間が、電圧Ｖ５が立ち下がり始めてから電圧Ｖ５が閾値ＶＨに到達するまでの時間よりも長い。これにより、図１０に示す電圧Ｖ５のパルス幅（ＤＵＴＹ５０３）と電圧Ｖ６のパルス幅（ＤＵＴＹ５０４）との差分が、図８に示す比較例の電圧Ｖ１５のパルス幅（ＤＵＴＹ５０１）と電圧Ｖ１６のパルス幅（ＤＵＴＹ５０２）との差分よりも小さくなる。従って、フォトカプラ３９、３４７の周囲温度や耐久状態の影響によるＣＰＵ５の検知誤差を抑制することができる。この結果、ヒータ２０４の温度制御を精度良く行うことができる。
As shown in FIG. 10, the timing at which the voltage V5 starts to rise is earlier than the timing at which the voltage V6 starts to rise. The time from when the voltage V5 starts to rise until the voltage V5 reaches the threshold value VH is longer than the time from when the voltage V6 starts to rise until the voltage V6 reaches the threshold value VH. Further, the timing at which the voltage V6 starts to fall is earlier than the timing at which the voltage V5 starts to fall. The time from when the voltage V6 starts to fall until the voltage V6 reaches the threshold value VH is longer than the time from when the voltage V5 starts to fall until the voltage V5 reaches the threshold value VH. As a result, the difference between the pulse width of the voltage V5 (DUTY503) shown in FIG. 10 and the pulse width of the voltage V6 (DUTY504) is the pulse width of the voltage V15 (DUTY501) and the pulse width of the voltage V16 shown in FIG. It is smaller than the difference from (DUTY502). Therefore, it is possible to suppress the detection error of the
ＣＰＵ５は、電圧Ｖ５の立ち上がりエッジの検出タイミングからＣＬＫ信号Ｖ１の立ち下がりエッジ（一方のエッジ）のタイミング５０８までの時間５０９に基づいて、ヒータ２０４の温度を検知してもよい。また、ＣＰＵ５は、電圧Ｖ６の立ち上がりエッジの検出タイミングからＣＬＫ信号Ｖ１の立ち下がりエッジのタイミング５０８までの時間５１０に基づいて、ヒータ２０４の温度を検知してもよい。ＣＬＫ信号Ｖ１の立ち下がりエッジのタイミング５０８は、ＣＬＫ信号Ｖ１が下がり始めたタイミングである。図１０に示す時間５０９と時間５１０との差分が、比較例の電圧Ｖ１５のパルス幅（ＤＵＴＹ５０１）と電圧Ｖ１６のパルス幅（ＤＵＴＹ５０２）との差分よりも小さい。従って、フォトカプ
ラ３９、３４７の周囲温度や耐久状態の影響によるＣＰＵ５の検知誤差を抑制することができる。
The
図６、１０に示す定着装置１３０の構成は、図７に示す比較例の定着装置の構成と比較して、フォトカプラ３９やＣＰＵ５の制御ポートが追加されている。しかしながら、発振回路を簡易な構成にすることができるため、回路全体のコストアップを抑えながら、ヒータ２０４の温度制御の精度を向上することが可能となる。
The configuration of the fixing
５…ＣＰＵ、３９、３４７…フォトカプラ、２０４…ヒータ、２０７…サーミスタ、３３２…コンパレータ 5 ... CPU, 39, 347 ... Photocoupler, 204 ... Heater, 207 ... Thermistor, 332 ... Comparator
Claims (14)
前記制御部から出力される二次側基準パルス信号を光信号に変換し、変換された前記光信号を電気信号である一次側基準パルス信号に変換して前記一次側回路に伝達する第一伝達部と、
前記一次側回路の電力により発熱する発熱体と、
前記発熱体の温度に応じた温度信号を出力する出力部と、
前記温度信号及び前記一次側基準パルス信号を比較し、比較結果に基づいて一次側温度パルス信号を生成する信号生成部と、
前記一次側温度パルス信号を光信号に変換し、変換された前記光信号を電気信号である二次側温度パルス信号に変換して前記二次側回路に伝達する第二伝達部と、
を備える温度検知装置であって、
前記制御部は、前記二次側温度パルス信号のパルス幅に基づいて前記発熱体の温度を検知することを特徴とする温度検知装置。 A control unit that operates by supplying power from a secondary circuit that is electrically isolated from the primary circuit,
The first transmission that converts the secondary side reference pulse signal output from the control unit into an optical signal, converts the converted optical signal into a primary side reference pulse signal that is an electric signal, and transmits it to the primary side circuit. Department and
A heating element that generates heat due to the power of the primary circuit,
An output unit that outputs a temperature signal according to the temperature of the heating element, and
A signal generation unit that compares the temperature signal and the primary side reference pulse signal and generates a primary side temperature pulse signal based on the comparison result.
A second transmission unit that converts the primary side temperature pulse signal into an optical signal, converts the converted optical signal into a secondary side temperature pulse signal that is an electric signal, and transmits the second side circuit to the secondary side circuit.
It is a temperature detection device equipped with
The control unit is a temperature detecting device characterized in that the temperature of the heating element is detected based on the pulse width of the secondary side temperature pulse signal.
前記第一状態の前記第一伝達部がオンからオフに切り替わるまでの第一オフ時間は、前記第二状態の前記第一伝達部がオンからオフに切り替わるまでの第二オフ時間よりも長く、
第三状態の前記第二伝達部がオフからオンに切り替わるまでの第三オン時間は、第四状態の前記第二伝達部がオフからオンに切り替わるまでの第四オン時間よりも短く、
前記第三状態の前記第二伝達部がオンからオフに切り替わるまでの第三オフ時間は、前記第四状態の前記第二伝達部がオンからオフに切り替わるまでの第四オフ時間よりも長く、
前記第一伝達部が前記第二状態であり、かつ、前記第二伝達部が前記第四状態である場合、前記二次側温度パルス信号の一方のエッジが、前記第一伝達部が前記第一状態であるときの前記一次側温度パルス信号の一方のエッジのタイミングに対して、前記第一オン時間と前記第二オン時間との差分時間、及び、前記第四オフ時間、が加算されたタイミングで、前記制御部により検出され、かつ、前記二次側温度パルス信号の他方のエッジが、前記第一伝達部が前記第一状態であるときの前記一次側温度パルス信号の他方のエッジのタイミングに対して、前記第四オン時間から前記第一オフ時間と前記第二オフ時間との差分時間を減算した時間が加算されたタイミングで、前記制御部により検出されることを特徴とする請求項１に記載の温度検知装置。 The first on-time until the first transmission unit in the first state is switched from off to on is shorter than the second on time until the first transmission unit in the second state is switched from off to on.
The first off time until the first transmission unit in the first state is switched from on to off is longer than the second off time until the first transmission unit in the second state is switched from on to off.
The third on time until the second transmission unit in the third state is switched from off to on is shorter than the fourth on time until the second transmission unit in the fourth state is switched from off to on.
The third off time until the second transmission unit in the third state is switched from on to off is longer than the fourth off time until the second transmission unit in the fourth state is switched from on to off.
When the first transmission unit is in the second state and the second transmission unit is in the fourth state, one edge of the secondary side temperature pulse signal is the first transmission unit. The difference time between the first on time and the second on time and the fourth off time are added to the timing of one edge of the primary side temperature pulse signal in one state. At the timing, the other edge of the secondary temperature pulse signal detected by the control unit is the other edge of the primary temperature pulse signal when the first transmission unit is in the first state. The claim is characterized in that it is detected by the control unit at the timing when the time obtained by subtracting the difference time between the first off time and the second off time from the fourth on time is added to the timing. Item 1. The temperature detection device according to item 1.
前記第一状態の前記第一伝達部がオンからオフに切り替わるまでの第一オフ時間は、前記第二状態の前記第一伝達部がオンからオフに切り替わるまでの第二オフ時間よりも長く、
第三状態の前記第二伝達部がオフからオンに切り替わるまでの第三オン時間は、第四状態の前記第二伝達部がオフからオンに切り替わるまでの第四オン時間よりも短く、
前記第三状態の前記第二伝達部がオンからオフに切り替わるまでの第三オフ時間は、前記第四状態の前記第二伝達部がオンからオフに切り替わるまでの第四オフ時間よりも長く、
前記第一伝達部が前記第一状態であり、かつ、前記第二伝達部が前記第三状態である場合、前記二次側温度パルス信号の一方のエッジが、前記第一伝達部が前記第一状態であるときの前記一次側温度パルス信号の一方のエッジのタイミングに対して、前記第三オフ時
間が加算されたタイミングで、前記制御部により検出され、かつ、前記二次側温度パルス信号の他方のエッジが、前記第一伝達部が前記第一状態であるときの前記一次側温度パルス信号の他方のエッジのタイミングに対して、前記第三オン時間が加算されたタイミングで、前記制御部により検出されることを特徴とする請求項１に記載の温度検知装置。 The first on-time until the first transmission unit in the first state is switched from off to on is shorter than the second on time until the first transmission unit in the second state is switched from off to on.
The first off time until the first transmission unit in the first state is switched from on to off is longer than the second off time until the first transmission unit in the second state is switched from on to off.
The third on time until the second transmission unit in the third state is switched from off to on is shorter than the fourth on time until the second transmission unit in the fourth state is switched from off to on.
The third off time until the second transmission unit in the third state is switched from on to off is longer than the fourth off time until the second transmission unit in the fourth state is switched from on to off.
When the first transmission unit is in the first state and the second transmission unit is in the third state, one edge of the secondary temperature pulse signal is the first transmission unit. The secondary side temperature pulse signal detected by the control unit at the timing when the third off time is added to the timing of one edge of the primary side temperature pulse signal in one state. The other edge of the control is the timing at which the third on-time is added to the timing of the other edge of the primary temperature pulse signal when the first transmission unit is in the first state. The temperature detection device according to claim 1, wherein the temperature detection device is detected by a unit.
前記二次側温度パルス信号の他方のエッジは、立ち上がりエッジであることを特徴とする請求項２から５の何れか一項に記載の温度検知装置。 One edge of the secondary temperature pulse signal is a falling edge.
The temperature detection device according to any one of claims 2 to 5, wherein the other edge of the secondary temperature pulse signal is a rising edge.
前記二次側温度パルス信号の他方のエッジは、立ち下がりエッジであることを特徴とする請求項２、３、７又は８の何れか一項に記載の温度検知装置。 One edge of the secondary temperature pulse signal is a rising edge.
The temperature detection device according to any one of claims 2, 3, 7, or 8, wherein the other edge of the secondary temperature pulse signal is a falling edge.
前記第一伝達部及び前記第二伝達部は、フォトカプラであることを特徴とする請求項１から９の何れか一項に記載の温度検知装置。 The signal generation unit is a comparator.
The temperature detection device according to any one of claims 1 to 9, wherein the first transmission unit and the second transmission unit are photocouplers.
前記一次側回路に設けられ、前記充電部の充電を行う定電流源と、
を備え、
前記充電部の充放電を制御することで前記一次側基準パルス信号のレベルを制御することを特徴とする請求項１から１０の何れか一項に記載の温度検知装置。 The charging unit provided in the primary circuit and
A constant current source provided in the primary circuit and charging the charging unit, and
With
The temperature detection device according to any one of claims 1 to 10, wherein the level of the primary side reference pulse signal is controlled by controlling the charging / discharging of the charging unit.
記録媒体に形成された現像剤像を前記発熱体が加熱することで、前記記録媒体に前記現像剤像を定着させることを特徴とする定着装置。 The temperature detection device according to any one of claims 1 to 12 is provided.
A fixing device characterized in that the developer image formed on a recording medium is heated by the heating element to fix the developer image on the recording medium.
請求項１３に記載の定着装置と、
を有することを特徴とする画像形成装置。 An image forming unit that forms the developer image on the recording medium,
The fixing device according to claim 13 and
An image forming apparatus characterized by having.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2020042851A JP2021144148A (en) | 2020-03-12 | 2020-03-12 | Temperature detection device, fixing device, and image forming apparatus |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2020042851A JP2021144148A (en) | 2020-03-12 | 2020-03-12 | Temperature detection device, fixing device, and image forming apparatus |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2021144148A true JP2021144148A (en) | 2021-09-24 |
Family
ID=77766490
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2020042851A Pending JP2021144148A (en) | 2020-03-12 | 2020-03-12 | Temperature detection device, fixing device, and image forming apparatus |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2021144148A (en) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2022094296A (en) * | 2021-09-03 | 2022-06-24 | 株式会社ユニバーサルエンターテインメント | Game machine |
-
2020
- 2020-03-12 JP JP2020042851A patent/JP2021144148A/en active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2022094296A (en) * | 2021-09-03 | 2022-06-24 | 株式会社ユニバーサルエンターテインメント | Game machine |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US9823617B2 (en) | Power supply apparatus and image forming apparatus | |
| US9897964B2 (en) | Power supply apparatus and image forming apparatus | |
| US9665048B2 (en) | Image forming apparatus having a temperature setting portion to control a target temperature | |
| US9575456B2 (en) | Image forming apparatus having fixing portion including independently controllable first and second heat generating elements | |
| US20100310267A1 (en) | Image forming apparatus | |
| US9740158B2 (en) | Power supply unit and image forming apparatus | |
| US9291960B2 (en) | Image forming apparatus supplying or shutting off AC voltage to heat generating member | |
| JP6188415B2 (en) | Image heating device | |
| US9122224B2 (en) | Image forming apparatus and power supply device | |
| US9024614B2 (en) | Power supply device performing voltage conversion | |
| US10069435B2 (en) | Power supply apparatus and image forming apparatus | |
| US10394173B2 (en) | Image forming apparatus | |
| US10222735B2 (en) | Fixing apparatus and image forming apparatus | |
| JP7224860B2 (en) | image forming device | |
| JP2021144148A (en) | Temperature detection device, fixing device, and image forming apparatus | |
| US9535379B2 (en) | Image forming apparatus with warmup power control and connectable option device | |
| JP6351345B2 (en) | Image forming apparatus | |
| US11822268B2 (en) | Image forming apparatus | |
| US20210112172A1 (en) | Image forming apparatus | |
| JP6071392B2 (en) | Image forming apparatus | |
| JP6535983B2 (en) | Induction heating apparatus, fixing apparatus and image forming apparatus | |
| JP2022135237A (en) | Switching power supply and image forming apparatus | |
| JP2017116781A (en) | Image forming device |