JP6611547B2 - Multi-stage inverter controller - Google Patents

Multi-stage inverter controller Download PDF

Info

Publication number
JP6611547B2
JP6611547B2 JP2015201179A JP2015201179A JP6611547B2 JP 6611547 B2 JP6611547 B2 JP 6611547B2 JP 2015201179 A JP2015201179 A JP 2015201179A JP 2015201179 A JP2015201179 A JP 2015201179A JP 6611547 B2 JP6611547 B2 JP 6611547B2
Authority
JP
Japan
Prior art keywords
inverter
stages
phase difference
stage
switching
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2015201179A
Other languages
Japanese (ja)
Other versions
JP2017073941A (en
Inventor
光一 山川
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Canon Medical Systems Corp
Original Assignee
Canon Medical Systems Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Canon Medical Systems Corp filed Critical Canon Medical Systems Corp
Priority to JP2015201179A priority Critical patent/JP6611547B2/en
Priority to CN201521127928.2U priority patent/CN205453534U/en
Publication of JP2017073941A publication Critical patent/JP2017073941A/en
Application granted granted Critical
Publication of JP6611547B2 publication Critical patent/JP6611547B2/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Description

本発明は、インバータの多重化技術を用いて構成された、例えば磁気共鳴イメージング装置の各種電源部や発電システムのパワーコンディショナーなど高出力電源を扱う機器類に適用して好適な多段インバータ制御装置に関する。   The present invention relates to a multi-stage inverter control device suitable for use in devices that handle high-output power supplies such as various power supply units of magnetic resonance imaging apparatuses and power conditioners of power generation systems, which are configured using inverter multiplexing technology. .

インバータを用いたパルス幅変調（ＰＷＭ：pulse width modulation）制御によるスイッチング制御で負荷に供給する所望の高出力電源を得るインバータ装置においては、スイッチングエネルギー容量の拡大、実効スイッチング周波数の向上などの目的でインバータの多段構成や、それに伴うマルチフェーズ化の技術が使われているが、特に実効スイッチング周波数の向上を図る上ではスイッチング制御のマルチフェーズ化が不可欠となる。多段に構成されたインバータの各段のスイッチングタイミングに位相差を設けてマルチフェーズ化を行う場合、インバータの段数に応じ位相差を増やすことで出力電源の高効率化を図ることができる。ここでは多段に構成されたインバータを、ＰＷＭ制御により各段毎に生成したスイッチング制御信号によりスイッチング制御し、各段毎にスイッチングタイミングに位相差をもたせてマルチフェーズ化を図っている。   In an inverter device that obtains a desired high-output power supply to be supplied to a load by switching control by pulse width modulation (PWM) control using an inverter, the purpose is to increase switching energy capacity and increase effective switching frequency. Inverter multi-stage configuration and the accompanying multi-phase technology are used, but switching control multi-phase is indispensable especially in order to improve the effective switching frequency. When the phase difference is provided in the switching timing of each stage of the inverter configured in multiple stages and the multi-phase conversion is performed, the efficiency of the output power supply can be increased by increasing the phase difference according to the number of stages of the inverter. Here, a multi-stage inverter is subjected to switching control by a switching control signal generated for each stage by PWM control, and a multi-phase is achieved by giving a phase difference to the switching timing for each stage.

この多段に構成されたインバータのスイッチングタイミングに各段毎に位相差をもたせたスイッチング制御タイミングの具体例を図４および図５に示している。ここでは、ＰＷＭ制御によるスイッチング制御信号の生成に用いられる各段毎に位相差をもたせた三角波の信号波形を（ａ１）〜（ａ５）および（ａ１）〜（ａ４）に示し、この三角波により生成されたスイッチング制御信号（１Ａ−１Ｂ，２Ａ−２Ｂ，…）を（ｂ１）〜（ｂ５）および（ｂ１）〜（ｂ４）に示している。なお、図中のＴｈ−ａ，Ｔｈ−ｂは三角波からＰＷＭ信号（スイッチング制御信号）を得るためのスレッショルドレベルである。   4 and 5 show specific examples of the switching control timing in which a phase difference is provided for each stage in the switching timing of the inverter configured in multiple stages. Here, triangular wave signal waveforms having a phase difference for each stage used for generating a switching control signal by PWM control are shown in (a1) to (a5) and (a1) to (a4), and generated by this triangular wave. The switched control signals (1A-1B, 2A-2B,...) Are shown in (b1) to (b5) and (b1) to (b4). In the figure, Th-a and Th-b are threshold levels for obtaining a PWM signal (switching control signal) from a triangular wave.

この図４および図５に示すスイッチング制御では、インバータの段数に応じて位相を異ならせた三角波の正負各ピーク値をもとに各段のスイッチング制御信号を生成している。インバータの段数を５段（奇数段）とした場合の各段毎に均等な位相差をもたせたＰＷＭ制御によるスイッチング制御タイミングを図４に示し、インバータの段数を４段（偶数段）とした場合の上記同様のＰＷＭ制御によるスイッチング制御タイミングを図５に示している。   In the switching control shown in FIG. 4 and FIG. 5, the switching control signal of each stage is generated based on the positive and negative peak values of the triangular wave having different phases according to the number of stages of the inverter. When the number of inverter stages is 5 (odd stages), the switching control timing by PWM control with an equal phase difference for each stage is shown in FIG. 4, and when the number of inverter stages is 4 (even stages) FIG. 5 shows the switching control timing by the same PWM control.

ここで、インバータの段数を５段（奇数段）とした図４に示すスイッチング制御タイミングでは、位相の重複が無く、インバータの段数に応じた位相差が得られる「インバータ段数＝スイッチング位相」であることから、実効スイッチング周波数向上の面で多段化の効果を十分に発揮している。インバータの段数を他の奇数段（例えば３段、７段等の素数段）とした場合も同様に多段化の効果を発揮することができる。   Here, at the switching control timing shown in FIG. 4 where the number of inverter stages is five (odd number), there is no phase overlap, and “inverter stage number = switching phase” that provides a phase difference according to the inverter stage number. For this reason, the effect of increasing the number of stages is sufficiently exhibited in terms of improving the effective switching frequency. Even when the number of inverter stages is another odd number (for example, a prime number such as three or seven), the multi-stage effect can be similarly achieved.

これに対してインバータの段数を４段（偶数段）とした図５に示すスイッチング制御では、上記奇数段と同様の手法でスイッチング制御を行った場合、位相の重複が生じ、「インバータ段数＞スイッチング位相」となってインバータ段数に応じた位相差が得られず、インバータ段数を多段としたマルチフェーズ化の効果が低減する。   On the other hand, in the switching control shown in FIG. 5 in which the number of inverter stages is four (even number stages), when switching control is performed in the same manner as the odd number stages, phase overlap occurs, and “number of inverter stages> switching” occurs. The phase difference according to the number of inverter stages cannot be obtained, and the effect of multi-phase with the number of inverter stages is reduced.

このように、インバータの段数を３段、５段、７段などの素数段構成とした場合は、実効スイッチング周波数向上の面で多段化の効果を十分に発揮したマルチフェーズ化を容易に実現できるが、インバータの段数を偶数段で構成した際は、奇数段のときと同様の位相差制御では各インバータ段において位相の重複が生じて、インバータの段数に応じた位相差が得られず、インバータ段数を多段としたマルチフェーズ化の効果が低減するという問題があった。   As described above, when the number of inverter stages is a prime number configuration such as 3, 5, 7, etc., it is possible to easily realize multi-phase that sufficiently exhibits the effect of multi-stage in terms of improving the effective switching frequency. However, when the number of inverter stages is an even number, the same phase difference control as in the odd number stage causes a phase overlap in each inverter stage, and a phase difference corresponding to the number of inverter stages cannot be obtained. There has been a problem that the effect of multi-phase with a multi-stage is reduced.

特許第４８３８０３１号公報Japanese Patent No. 4838031

上述したように、インバータを多段に構成して各段のスイッチングタイミングに位相差をもたせたマルチフェーズ化技術において、インバータの段数を偶数段とした場合に、実効スイッチング周波数向上の面で奇数段の場合と同様のインバータの積み上げ段数に応じたマルチフェーズ化の効果を期待できないという問題があった。   As described above, in the multi-phase technology in which the inverter is configured in multiple stages and the phase difference is provided in the switching timing of each stage, when the number of inverter stages is an even number, the odd number of stages is improved in terms of improving the effective switching frequency. There was a problem that the effect of multi-phase according to the number of stacked inverter stages could not be expected.

本発明は上記実情に鑑みなされたもので、インバータを多段に構成して各段のスイッチングタイミングに位相差をもたせたマルチフェーズ化技術において、インバータの段数を偶数段とした場合においても実効スイッチング周波数向上の面で奇数段の場合と同様のインバータ段数に応じたマルチフェーズ化の効果を期待できる多段インバータ制御装置を提供することを目的とする。   The present invention has been made in view of the above circumstances, and in a multi-phase technology in which inverters are configured in multiple stages and a phase difference is given to the switching timing of each stage, even when the number of inverter stages is an even number, the effective switching frequency An object of the present invention is to provide a multi-stage inverter control device that can expect the effect of multi-phase according to the number of inverter stages as in the case of odd-numbered stages in terms of improvement.

実施形態の多段インバータ制御装置は、多段に構成されたインバータをＰＷＭ制御により生成したスイッチング制御信号によりスイッチング制御し、段毎にスイッチングタイミングに位相差をもたせてマルチフェーズ化した出力を得る多段インバータ制御装置であり、位相差演算手段を具備する。前記位相差演算手段は、前記ＰＷＭ制御に用いるＰＷＭカウント値をＴ、前記インバータの段数をＳ、前記位相差をΔｔ、値が１以上の係数をＫとして［Δｔ＝Ｔ／（Ｓ×Ｋ）］の位相差演算を行う。前記位相差演算手段は、前記インバータの段数が４以上の偶数である第１の場合に、前記係数Ｋの値を１を超える値とし、前記インバータの段数が前記第１の場合を除く段数である第２の場合に、前記係数Ｋの値を１として、前記位相差演算を行う。 Multistage inverter control device of the implementation mode, the inverter formed in multiple stages by switching control by the switching control signal generated by the PWM control, the multistage inverter to obtain an output having the multi-phased by remembering phase difference switching timing for each stage It is a control device and comprises phase difference calculation means. The phase difference calculation means sets T as the PWM count value used for the PWM control, S as the number of stages of the inverter, Δt as the phase difference, and K as a coefficient having a value of 1 or more [Δt = T / (S × K) ] Is calculated . In the first case where the number of stages of the inverter is an even number of 4 or more, the phase difference calculation means sets the value of the coefficient K to a value exceeding 1, and the number of stages of the inverter is the number of stages excluding the first case. In a second case, the value of the coefficient K is set to 1, and the phase difference calculation is performed .

本発明の実施形態によれば、インバータの段数を偶数段とした場合においても実効スイッチング周波数向上の面で奇数段の場合と同様に段数に応じたマルチフェーズ化の効果が期待できる。   According to the embodiment of the present invention, even when the number of inverter stages is an even number, the effect of multi-phase in accordance with the number of stages can be expected as in the case of an odd number of stages in terms of improving the effective switching frequency.

本発明の実施形態に係る多段インバータ制御装置の構成を示すブロック図。The block diagram which shows the structure of the multistage inverter control apparatus which concerns on embodiment of this invention. 図１に示す制御部で生成された、インバータの段数を４段（偶数段）とした場合のスイッチング制御タイミングの一例を示すタイムチャート。The time chart which shows an example of the switching control timing at the time of making the stage number of an inverter produced | generated by the control part shown in FIG. 1 into 4 stages (even number stage). 図２に示すスイッチング制御信号の図１に示すインバータブロックへの具体的な供給例を示す回路図。FIG. 3 is a circuit diagram showing a specific example of supplying the switching control signal shown in FIG. 2 to the inverter block shown in FIG. 1. インバータの段数を５段（奇数段）とした場合の各段に均等な位相差をもたせたＰＷＭ制御によるスイッチング制御タイミングを示すタイムチャート。The time chart which shows the switching control timing by PWM control which gave the equal phase difference to each stage when the number of stages of an inverter is five (odd number). インバータの段数を４段（偶数段）とした場合の各段に均等な位相差をもたせた従来のＰＷＭ制御によるスイッチング制御タイミングを示すタイムチャート。The time chart which shows the switching control timing by the conventional PWM control which gave the equal phase difference to each stage when the number of stages of an inverter is 4 stages (even stages).

以下図面を参照して本発明の実施形態を説明する。なお、ここでは実施形態に係る多段インバータ制御装置を磁気共鳴イメージング装置の傾斜磁場電源装置（Ｇ−ＡＭＰ）に用いた例を示しているが、これに留まらず、インバータを用いた他の高出力電源装置においても広く適用可能である。   Embodiments of the present invention will be described below with reference to the drawings. In addition, although the example which used the multistage inverter control apparatus based on embodiment for the gradient magnetic field power supply apparatus (G-AMP) of a magnetic resonance imaging apparatus is shown here, it does not stop in this and other high output using an inverter The present invention can be widely applied to power supply devices.

本発明の実施形態に係る多段インバータ制御装置の構成を図１に示し、図１に示す制御部で生成したスイッチング制御信号の具体例を図２に示し、図２に示すスイッチング制御信号により図１に示すインバータブロックをスイッチング制御する具体的な信号供給例を図３に示している。   The configuration of the multistage inverter control apparatus according to the embodiment of the present invention is shown in FIG. 1, a specific example of the switching control signal generated by the control unit shown in FIG. 1 is shown in FIG. 2, and the switching control signal shown in FIG. FIG. 3 shows a specific signal supply example for switching control of the inverter block shown in FIG.

図１に示すように、多段インバータ制御装置１は、制御部１０と、インバータ部１１とを有して構成される。制御部１０は位相差演算器１０Ａを有し、インバータ部１１は多段に構成されたインバータブロック１２−１，１２−２，…，１２−ｎにより構成されている。   As shown in FIG. 1, the multistage inverter control device 1 includes a control unit 10 and an inverter unit 11. The control unit 10 includes a phase difference calculator 10A, and the inverter unit 11 includes inverter blocks 12-1, 12-2, ..., 12-n configured in multiple stages.

制御部１０は、外部より設定されたインバータ出力制御情報（ＩＰ）をもとに制御対象にあるインバータブロックの段数に応じた位相差を位相差演算器１０Ａにより算出し、演算器１０Ａで算出した位相差（図１のＡ部に示すΔｔ参照）をそれぞれにもつ、インバータブロックの段数に応じたスイッチング制御信号を生成して、このスイッチング制御信号を制御信号線（ＳＣ）を介してインバータ部１１に供給する。インバータ部１１は制御信号線（ＳＣ）を介してスイッチング制御信号を入力し、制御部１０のスイッチング制御に応じた負荷電源をインバータ出力端（ＤＴ−Ｐ、ＤＴ−Ｎ）より出力する。   Based on the inverter output control information (IP) set from the outside, the control unit 10 calculates a phase difference according to the number of stages of the inverter block being controlled by the phase difference calculator 10A, and the calculator 10A calculates the phase difference. A switching control signal corresponding to the number of stages of inverter blocks, each having a phase difference (see Δt shown in part A of FIG. 1), is generated, and this switching control signal is transmitted to the inverter unit 11 via the control signal line (SC). To supply. The inverter unit 11 inputs a switching control signal via the control signal line (SC), and outputs a load power source corresponding to the switching control of the control unit 10 from the inverter output terminal (DT-P, DT-N).

ここでインバータ部１１が４段のインバータブロック（ｎ＝４）で構成された場合の制御部１０におけるスイッチング制御信号の生成例を図２を参照して説明する。なお、（ａ１）〜（ａ４）において、Ｔｈ−ａ，Ｔｈ−ｂは三角波からＰＷＭ信号（スイッチング制御信号）を得るためのスレッショルドレベルを示している。   Here, an example of generating a switching control signal in the control unit 10 when the inverter unit 11 is configured by four stages of inverter blocks (n = 4) will be described with reference to FIG. In (a1) to (a4), Th-a and Th-b indicate threshold levels for obtaining a PWM signal (switching control signal) from a triangular wave.

制御部１０に設けられた位相差演算器１０Ａは、上記インバータ出力制御情報（ＩＰ）に含まれる、ＰＷＭ制御に用いるＰＷＭカウント値Ｔと、制御対象にあるインバータブロックの段数Ｓと、１を超える係数Ｋとを用いて、制御対象にあるインバータブロックの段数に応じた位相差Δｔを算出する演算［Δｔ＝Ｔ／（Ｓ×Ｋ）］ を実施する。ここで、ＰＷＭ制御に用いるＰＷＭカウント値Ｔは、図２（ａ１）〜（ａ４）に示す三角波の１周期のアップダウンカウント値（三角波を生成するＰＷＭ制御の基準となるＰＷＭ制御信号の三角波１周期分のカウント値）であり、係数Ｋは、制御対象にあるインバータブロックの段数に応じて予め定めた１を超える値であり、ここでは段数が４段であることから偶数段（４，６，８，…）に用いる整数「２」が演算パラメータとして設定される。 The phase difference calculator 10A provided in the control unit 10 exceeds the PWM count value T used for PWM control, the number S of inverter block stages in the control target, and 1 included in the inverter output control information (IP). Using the coefficient K, an operation [Δt = T / (S × K) ] for calculating the phase difference Δt according to the number of stages of the inverter block being controlled is performed. Here, the PWM count value T used for the PWM control is an up / down count value of one period of the triangular wave shown in FIGS. 2A1 to 2A4 (triangular wave 1 of the PWM control signal serving as a reference of the PWM control for generating the triangular wave). The coefficient K is a value that exceeds a predetermined value 1 depending on the number of stages of the inverter block that is the control target. Here, since the number of stages is 4, the even number (4, 6 , 8,...), An integer “2” is set as a calculation parameter.

制御部１０は、この位相差演算器１０Ａで算出した位相差Δｔをもたせて制御対象にあるインバータブロックの段数に応じた三角波を生成し（図２（ａ１）〜（ａ４）参照）、この各三角波をもとに段数毎にそれぞれ位相差Δｔをもたせた同図（ｂ１）〜（ｂ４）に示すスイッチング制御信号（１Ａ−１Ｂ，２Ａ−２Ｂ，…）を生成し、この各段毎にそれぞれ位相差Δｔをもたせたスイッチング制御信号（１Ａ−１Ｂ，２Ａ−２Ｂ，…）を制御信号線（ＳＣ）を介してインバータ部１１の各インバータブロック（１２−１〜１２−４）に供給する。   The control unit 10 generates a triangular wave corresponding to the number of stages of the inverter block as a control target with the phase difference Δt calculated by the phase difference calculator 10A (see FIGS. 2A1 to 2A4). Based on the triangular wave, the switching control signals (1A-1B, 2A-2B,...) Shown in (b1) to (b4) having the phase difference Δt for each stage number are generated. A switching control signal (1A-1B, 2A-2B,...) Having a phase difference Δt is supplied to each inverter block (12-1 to 12-4) of the inverter unit 11 through a control signal line (SC).

このように、制御部１０は、制御対象にあるインバータブロックの段数が４段であるとき、位相の重複が無く「インバータ段数＝スイッチング位相」となる、段毎にそれぞれ均等に位相差Δｔをもたせたスイッチング制御信号（１Ａ−１Ｂ，２Ａ−２Ｂ，…）を生成し、各インバータブロックをスイッチング制御する。このスイッチング制御信号（１Ａ−１Ｂ，２Ａ−２Ｂ，…）の具体的な供給例を図３に示している。ここでは各スイッチング制御信号（１Ａ−１Ｂ，２Ａ−２Ｂ，…）と、その反転信号（１Ａ−−１Ｂ−，２Ａ−−２Ｂ−，…）を用いて、インバータの段数を偶数段とした場合においても奇数段の場合と同様に位相の重複が無く実効スイッチング周波数向上の面で多段化の効果を十分に発揮したスイッチング制御を可能にしている。 As described above, when the number of stages of the inverter block to be controlled is four, the control unit 10 does not have a phase overlap and “inverter stage = switching phase”, so that each stage has an equal phase difference Δt. Switching control signals (1A-1B, 2A-2B,...) Are generated to control each inverter block. FIG. 3 shows a specific supply example of the switching control signals (1A-1B, 2A-2B,...). Where each switching control signal (1A-1B, 2A-2B , ...) and its inverted signal (1A - -1B -, 2A - -2B -, ...) using a case where the number of stages of inverters and the even stages As in the case of odd-numbered stages, there is no overlapping of phases, and switching control that sufficiently exhibits the effect of multi-stages in terms of improving the effective switching frequency is enabled.

これにより、例えば、求められるスイッチングエネルギー容量や実効スイッチング周波数から、３段では不足だが５段では過剰となる場合や、ハードウェア規模の制約等からその中間段数（４段）が求められる場合、４段構成としてのマルチフェーズ化の効果を維持したインバータ多重化（多段構成）が実現可能となる。   Thus, for example, when the required switching energy capacity and effective switching frequency are insufficient in 3 stages but excessive in 5 stages, or when the number of intermediate stages (4 stages) is required due to hardware scale restrictions, etc., 4 Inverter multiplexing (multi-stage configuration) that maintains the effect of multi-phase as a stage configuration can be realized.

また、例えば、特開昭２０１４−８３３０３号公報に示されるように、多段インバータ構成においてインバータ（インバータブロック）の積み上げ段数を１段単位で切換可能に構成した装置において、インバータの積み上げ段数が４段以上の偶数段であるとき、上記係数Ｋを「Ｋ＝２」とし、図４にスイッチングタイミングを示す５段構成又は他の奇数段であるとき、上記係数Ｋを「Ｋ＝１」とすることで、インバータの段数（偶数段／奇数段）に拘わらず、常に、位相の重複が無い「インバータ段数＝スイッチング位相」とした、段毎にそれぞれ均等に位相差Δｔをもたせたスイッチング制御信号（１Ａ−１Ｂ，２Ａ−２Ｂ，…）による、実効スイッチング周波数向上の面で多段化の効果を十分に発揮したスイッチング制御が可能となる。   Further, for example, as disclosed in Japanese Patent Application Laid-Open No. 2014-83303, in a multi-stage inverter configuration in which the number of inverters (inverter blocks) can be switched in units of one stage, the number of inverters stacked is four. The coefficient K is set to “K = 2” for the above even stages, and the coefficient K is set to “K = 1” for the five-stage configuration shown in FIG. 4 or other odd stages. Therefore, regardless of the number of inverter stages (even number / odd number), a switching control signal (1A) having an equal phase difference Δt for each stage, where “the number of inverter stages = switching phase”, which always has no phase overlap. -1B, 2A-2B,...) Enables switching control that sufficiently exhibits the multistage effect in terms of improving the effective switching frequency.

なお、上記した実施形態では、インバータの積み上げ段数が４段以上の偶数段であるとき、上記係数Ｋを「Ｋ＝２」としたが、負荷の特性や多段構成の段数など、種々の条件に応じて、１を超える値を設定してもよく、要は、本発明の要旨を逸脱しない範囲で種々の変形、応用が可能である。   In the embodiment described above, when the number of stacked inverter stages is an even number of 4 or more, the coefficient K is set to “K = 2”. However, there are various conditions such as load characteristics and the number of stages in a multistage configuration. Accordingly, a value exceeding 1 may be set. In short, various modifications and applications are possible without departing from the gist of the present invention.

１…多段インバータ制御装置、１０…制御部、１０Ａ…位相差演算器、１１…インバータ部、１２−１，１２−２，…，１２−ｎ…インバータブロック、ＳＣ…制御信号線。   DESCRIPTION OF SYMBOLS 1 ... Multistage inverter control apparatus, 10 ... Control part, 10A ... Phase difference calculator, 11 ... Inverter part, 12-1, 12-2, ..., 12-n ... Inverter block, SC ... Control signal line.

Claims (2)

多段に構成されたインバータをＰＷＭ制御により生成したスイッチング制御信号によりスイッチング制御し、段毎にスイッチングタイミングに位相差をもたせてマルチフェーズ化した出力を得る多段インバータ制御装置において、
前記ＰＷＭ制御に用いるＰＷＭカウント値をＴ、前記インバータの段数をＳ、前記位相差をΔｔ、値が１以上の係数をＫとして［Δｔ＝Ｔ／（Ｓ×Ｋ）］の位相差演算を行う位相差演算手段を具備し、
前記位相差演算手段は、前記インバータの段数が４以上の偶数である第１の場合に前記係数Ｋの値を１を超える値とし、前記インバータの段数が前記第１の場合を除く段数である第２の場合に前記係数Ｋの値を１として、前記位相差演算を行うことを特徴とする、
多段インバータ制御装置。 In a multi-stage inverter control device that performs switching control on a multi-stage inverter by a switching control signal generated by PWM control, and obtains a multi-phase output by giving a phase difference to the switching timing for each stage,
The phase difference calculation of [Δt = T / (S × K) ] is performed with T as the PWM count value used for the PWM control, S as the number of stages of the inverter, Δt as the phase difference, and K as a coefficient having a value of 1 or more. Comprising phase difference calculation means ,
The phase difference calculation means sets the value of the coefficient K to a value exceeding 1 in the first case where the number of stages of the inverter is an even number of 4 or more, and the number of stages of the inverter is the number of stages excluding the first case. In the second case, the value of the coefficient K is set to 1, and the phase difference calculation is performed.
Multi-stage inverter control device. 前記位相差演算手段は、前記第１の場合に前記係数Ｋの値を２とする、The phase difference calculating means sets the value of the coefficient K to 2 in the first case;
請求項１に記載の多段インバータ制御装置。The multistage inverter control device according to claim 1.
JP2015201179A 2015-10-09 2015-10-09 Multi-stage inverter controller Active JP6611547B2 (en)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2015201179A JP6611547B2 (en) 2015-10-09 2015-10-09 Multi-stage inverter controller
CN201521127928.2U CN205453534U (en) 2015-10-09 2015-12-29 Multistage dc -to -ac converter controlling means

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2015201179A JP6611547B2 (en) 2015-10-09 2015-10-09 Multi-stage inverter controller

Publications (2)

Publication Number Publication Date
JP2017073941A JP2017073941A (en) 2017-04-13
JP6611547B2 true JP6611547B2 (en) 2019-11-27

Family

ID=56599500

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2015201179A Active JP6611547B2 (en) 2015-10-09 2015-10-09 Multi-stage inverter controller

Country Status (2)

Country Link
JP (1) JP6611547B2 (en)
CN (1) CN205453534U (en)

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5494618B2 (en) * 2011-10-28 2014-05-21 株式会社安川電機 Power converter
JP5916526B2 (en) * 2012-06-18 2016-05-11 三菱電機株式会社 Power converter control device and multi-winding motor drive device
JP6017272B2 (en) * 2012-11-12 2016-10-26 株式会社日立製作所 Power conversion device and power conversion method

Also Published As

Publication number Publication date
JP2017073941A (en) 2017-04-13
CN205453534U (en) 2016-08-10

Similar Documents

Publication Publication Date Title
US7894224B2 (en) Voltage drive system with hysteretic current control and method of operating the same
KR20150109724A (en) Apparatus for driving motor
TWI551053B (en) Pulcse width modulation signal generation circuit and method
WO2019146124A1 (en) Serially multiplexed inverter
JP6176495B2 (en) 3-level inverter control method and control apparatus
JP6145038B2 (en) DC-DC converter and semiconductor integrated circuit
JP2006303992A (en) Inductive load driving device
JP4911241B1 (en) Power converter
JP2016144012A (en) Modulation signal generation device and radio equipment
JP6611547B2 (en) Multi-stage inverter controller
US7880428B2 (en) Controller for induction motor
JP6337659B2 (en) 5-level power converter
JP2020127268A5 (en)
JP2012070497A (en) Inverter device and control method
JP2010283627A (en) Synchronization signal generating circuit
US7486122B1 (en) Digitized method for generating pulse width modulation signals
JP5906822B2 (en) Pulse width modulation signal output device
JP4833161B2 (en) AC current generation circuit
JP6145025B2 (en) Inverter control device
JP7055620B2 (en) Power converter
JPWO2017034028A1 (en) Inverter control method
US7498963B2 (en) Method for generating a modulator input signal and premodulator
JP5673120B2 (en) Inverter control method
TW201251338A (en) Fractional-n clock generator and method thereof
RU2356160C1 (en) Method for converting constant voltage into quasi-sinusoidal voltage with pulse-width modulation (versions)

Legal Events

Date Code Title Description
A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A712

Effective date: 20170210

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20180914

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20190723

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20190717

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20190911

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20191001

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20191029

R150 Certificate of patent or registration of utility model

Ref document number: 6611547

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150