JP6017272B2 - Power conversion device and power conversion method - Google Patents

Power conversion device and power conversion method Download PDF

Info

Publication number
JP6017272B2
JP6017272B2 JP2012248626A JP2012248626A JP6017272B2 JP 6017272 B2 JP6017272 B2 JP 6017272B2 JP 2012248626 A JP2012248626 A JP 2012248626A JP 2012248626 A JP2012248626 A JP 2012248626A JP 6017272 B2 JP6017272 B2 JP 6017272B2
Authority
JP
Japan
Prior art keywords
unit
converter
arm
unit converter
phase difference
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2012248626A
Other languages
Japanese (ja)
Other versions
JP2014096969A (en
Inventor
政和 永留
政和 永留
吉雄 江口
吉雄 江口
一瀬 雅哉
雅哉 一瀬
顕哲 山本
顕哲 山本
井上 重徳
重徳 井上
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP2012248626A priority Critical patent/JP6017272B2/en
Publication of JP2014096969A publication Critical patent/JP2014096969A/en
Application granted granted Critical
Publication of JP6017272B2 publication Critical patent/JP6017272B2/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H02GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02MAPPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M1/00Details of apparatus for conversion
    • H02M1/12Arrangements for reducing harmonics from ac input or output
    • HELECTRICITY
    • H02GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02MAPPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M1/00Details of apparatus for conversion
    • H02M1/14Arrangements for reducing ripples from dc input or output
    • H02M1/15Arrangements for reducing ripples from dc input or output using active elements
    • HELECTRICITY
    • H02GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02MAPPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M7/00Conversion of ac power input into dc power output; Conversion of dc power input into ac power output
    • H02M7/42Conversion of dc power input into ac power output without possibility of reversal
    • H02M7/44Conversion of dc power input into ac power output without possibility of reversal by static converters
    • H02M7/48Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
    • H02M7/483Converters with outputs that each can have more than two voltages levels
    • H02M7/4835Converters with outputs that each can have more than two voltages levels comprising two or more cells, each including a switchable capacitor, the capacitors having a nominal charge voltage which corresponds to a given fraction of the input voltage, and the capacitors being selectively connected in series to determine the instantaneous output voltage
    • HELECTRICITY
    • H02GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02MAPPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M1/00Details of apparatus for conversion
    • H02M1/0043Converters switched with a phase shift, i.e. interleaved

Description

本発明は、電圧型電力変換装置及び電力変換方法に関する。   The present invention relates to a voltage type power conversion device and a power conversion method.

近年、交流を直流にあるいは直流を交流に変換する電力変換装置が多く用いられている。この種の電力変換装置は高電圧の分野にも応用されている。その場合に、例えば、半導体スイッチング素子(Insulated-gate bipolar transistor:IGBTなど)を含んだ単位変換器を利用して、この単位変換器を複数直列に接続する。このような構成であれば高い電圧に耐えられる。   In recent years, power converters that convert alternating current to direct current or direct current to alternating current have been widely used. This type of power converter is also applied to the field of high voltage. In this case, for example, a plurality of unit converters are connected in series using a unit converter including a semiconductor switching element (Insulated-gate bipolar transistor: IGBT or the like). Such a configuration can withstand high voltages.

このような構成では、例えば、単位変換器を直列に接続しアームとして構成し、さらに、このアームを直列に接続してレグとして構成する。レグにおいてアームの接続点を交流端子とし、一方、レグの他端を直流端子とする。各単位変換器の動作を制御することで、アームに流れる電流を制御して、交流端子と直流端子の間で電力変換を行う。   In such a configuration, for example, unit converters are connected in series and configured as an arm, and further, this arm is connected in series and configured as a leg. In the leg, the connection point of the arm is an AC terminal, and the other end of the leg is a DC terminal. By controlling the operation of each unit converter, the current flowing through the arm is controlled to perform power conversion between the AC terminal and the DC terminal.

一般に、電力変換の分野では、複数の相を扱うことが多い。そのため、各々のレグにおいてアームの接続点を交流端子とすると共に、一方、各々のレグの直流端子を互いに接続する。そして、このような構成において、各々のアームに交流端子が接続される交流系統の周波数の逆数で決まる周期的な電流が流れるように制御することで、複数の相を扱いながら、直流端子と交流端子の間で電力変換を行う(例えば、特許文献1参照)。   In general, in the field of power conversion, a plurality of phases are often handled. Therefore, the connecting point of the arm in each leg is an AC terminal, while the DC terminals of each leg are connected to each other. In such a configuration, the DC terminal and the AC are handled while handling a plurality of phases by controlling so that a periodic current determined by the reciprocal of the frequency of the AC system in which the AC terminal is connected to each arm flows. Power conversion is performed between terminals (see, for example, Patent Document 1).

非特許文献1には、モジュラー・マルチレベルPWM変換器(Modular Multilevel PMW Converter:MMC)記載されている。
MMCは、直列(カスケード)接続された1つ又は複数の単位変換器(以下、セルと呼ぶことにする)で構成されたアームをブリッジ状に接続して構成されている。各セルは、例えば双方向チョッパ回路であり、スイッチング素子と直流コンデンサを備えている。アームのうち半数はMMCの正側直流母線に接続されており、残りの半数はMMCの負側直流母線に接続されている。以下の説明において、正側直流母線に接続されたアームを正側アーム(P側アーム)、負側直流母線に接続されたアームを負側アーム(N側アーム)と呼称する。MMCは、正側アームと、2つのリアクトルと、負側アームの直列回路の並列接続で構成されており、2つのリアクトルの接続点が、MMCの交流端子となる。
Non-Patent Document 1 describes a modular multilevel PWM converter (Modular Multilevel PMW Converter: MMC).
The MMC is configured by connecting arms configured by one or a plurality of unit converters (hereinafter referred to as cells) connected in series (cascade) in a bridge shape. Each cell is a bidirectional chopper circuit, for example, and includes a switching element and a DC capacitor. Half of the arms are connected to the positive DC bus of the MMC, and the other half are connected to the negative DC bus of the MMC. In the following description, an arm connected to the positive DC bus is called a positive arm (P side arm), and an arm connected to the negative DC bus is called a negative arm (N side arm). The MMC is configured by a parallel connection of a series circuit of a positive arm, two reactors, and a negative arm, and a connection point of the two reactors is an AC terminal of the MMC.

各単位変換器をPWM(Pulse-Width Modulation)制御している場合、各単位変換器に与えるキャリア波の位相を適切にシフトすることによって、MMCの出力電圧波形をマルチレベル波形にできる。これによって、2レベル変換器に比較して交流出力の高調波成分を低減することができる。   When each unit converter is controlled by PWM (Pulse-Width Modulation), the output voltage waveform of the MMC can be changed to a multi-level waveform by appropriately shifting the phase of the carrier wave applied to each unit converter. As a result, the harmonic component of the AC output can be reduced as compared with the two-level converter.

特開2011−250534号公報JP 2011-250534 A 特開2010−233411号公報JP 2010-233411 A

萩原誠・赤木泰文:「モジュラー・マルチレベル変換器(MMC)のPWM制御法と動作検証」、電気学会論文誌D、128巻7号、pp.957−965。Makoto Sugawara and Yasufumi Akagi: “PWM Control Method and Operational Verification of Modular Multilevel Converter (MMC)”, IEEJ Transactions D, Vol. 957-965.

非特許文献1のPWM制御方式では、1アームの単位変換器の直列数M(以下、単位変換器の個数Mという)が4の場合、各単位変換器のキャリア波の初期位相を2π/(2×4)=π/4ずらすことによって高調波低減と制御性向上を実現できることが報告されている。しかしながら、1アームの単位変換器の直列数Mが偶数の場合、確かに上記の方法で高調波低減は実現できるものの、Mが奇数の場合に同じ方法で位相を設定すると、P側アームとN側アームの出力電圧が重なってしまい高調波が増えるという欠点がある。すなわち、各単位変換器のキャリア波の初期位相をずらす方法では、1アームの単位変換器の個数Mが奇数である場合には、対応することができない。
このように、非特許文献1のPWM制御方式では、単位変換器の個数の偶数/奇数については考慮されていない。単位変換器の個数の偶数/奇数を考慮していないので、単位変換器の個数が偶数から奇数、また奇数から偶数に変わったことを認識することができず、高調波が増える場合がある。
In the PWM control method of Non-Patent Document 1, when the serial number M of unit converters of one arm (hereinafter referred to as the number of unit converters M) is 4, the initial phase of the carrier wave of each unit converter is 2π / ( It has been reported that harmonics can be reduced and controllability can be improved by shifting 2 × 4) = π / 4. However, when the number M of series converters of one arm is an even number, although the harmonic reduction can be achieved by the above method, if the phase is set by the same method when M is an odd number, the P-side arm and the N There is a drawback that the output voltage of the side arm overlaps and harmonics increase. That is, the method of shifting the initial phase of the carrier wave of each unit converter cannot cope with the case where the number M of unit converters of one arm is an odd number.
Thus, in the PWM control system of Non-Patent Document 1, the even / odd number of unit converters is not considered. Since the even / odd number of unit converters is not taken into account, it may not be possible to recognize that the number of unit converters has changed from even to odd, and from odd to even, and harmonics may increase.

本発明は、このような事情に鑑みてなされたものであり、高調波を低減することができる電力変換装置及び電力変換方法を提供することを目的とする。   This invention is made | formed in view of such a situation, and it aims at providing the power converter device and power conversion method which can reduce a harmonic.

上記課題を解決するために、本発明の電力変換装置は、コンデンサを有する単位変換器を所定数直列に接続した単位変換器列を複数列備えて、入力端子と出力端子の間で、直流を交流に又は交流を直流に変換する変換回路と、前記単位変換器の個数Mを検出する単位変換器数検出部と、単位変換器列内の前記単位変換器の位置kに応じて、前記単位変換器列の各単位変換器のキャリア位相が2π/Mずつずれるように位相差指令値θkを指定するキャリア位相指令部と、前記単位変換器毎に該当する変調波と生成したキャリア波とを大小比較してゲートパルスを生成するゲートパルス生成部と、を備え、第1単位変換器列と第2単位変換器列とが直列接続されており、前記Mが奇数の場合と偶数の場合とそれぞれに応じて前記第1単位変換器列と前記第2単位変換器列の位相差φを出力する位相差指令部をさらに備え、前記キャリア位相指令部は、前記Mが奇数の場合と偶数の場合とに基づいて、前記第1単位変換器列のキャリア波と、前記第2単位変換器列のキャリア波の間に位相差φを設定して、前記第1単位変換器列と前記第2単位変換器列の出力電圧パルスがずれるようにすることを特徴とする。 In order to solve the above-described problem, the power conversion device of the present invention includes a plurality of unit converter rows in which a predetermined number of unit converters having capacitors are connected in series, and direct current is generated between the input terminal and the output terminal. According to the conversion circuit that converts alternating current into alternating current or direct current, the unit converter number detection unit that detects the number M of the unit converters, and the unit converter position k in the unit converter row, the unit A carrier phase command unit for designating a phase difference command value * θk so that the carrier phase of each unit converter in the converter row is shifted by 2π / M, a modulated wave corresponding to each unit converter, and a generated carrier wave the example Bei gate pulse generator which by size comparison generates a gate pulse, a first unit converter columns and the second unit converter columns are connected in series, wherein M is the case of odd and even The first unit converter according to the case and each And a phase difference command unit that outputs a phase difference φ of the second unit converter row, wherein the carrier phase command unit is configured to perform the first unit conversion based on whether the M is an odd number or an even number. A phase difference φ is set between the carrier wave of the array and the carrier wave of the second unit converter array so that the output voltage pulses of the first unit converter array and the second unit converter array are shifted. It is characterized by.

本発明によれば、高調波を低減することができる電力変換装置及び電力変換方法を提供する。   ADVANTAGE OF THE INVENTION According to this invention, the power converter device and power conversion method which can reduce a harmonic are provided.

本発明の第1の実施形態に係る電力変換装置の構成を示す図である。It is a figure which shows the structure of the power converter device which concerns on the 1st Embodiment of this invention. 上記第1の実施形態に係る電力変換装置の双方向チョッパ型単位変換器の内部構成を示す図である。It is a figure which shows the internal structure of the bidirectional chopper type | mold unit converter of the power converter device which concerns on the said 1st Embodiment. 上記第1の実施形態に係る電力変換装置の制御装置の内部で実行されている制御を示す図である。It is a figure which shows the control currently performed inside the control apparatus of the power converter device which concerns on the said 1st Embodiment. 上記第1の実施形態に係る電力変換装置のR相P側アームゲートパルス生成部の内部で実行されている演算を示すブロック図である。It is a block diagram which shows the calculation performed inside the R phase P side arm gate pulse generation part of the power converter device which concerns on the said 1st Embodiment. 上記第1の実施形態に係る電力変換装置のR相N側アームゲートパルス生成部の内部で実行されている演算を示すブロック図である。It is a block diagram which shows the calculation currently performed inside the R phase N side arm gate pulse generation part of the power converter device which concerns on the said 1st Embodiment. 上記第1の実施形態に係る電力変換装置の単位変換器の個数Mが4(偶数)、パルス数Dを2とし、P側アームとN側アームの位相差φ=π/Mの場合の各種波形を示す図である。Various in the case where the number M of unit converters of the power converter according to the first embodiment is 4 (even), the number of pulses D is 2, and the phase difference φ = π / M between the P-side arm and the N-side arm. It is a figure which shows a waveform. 上記第1の実施形態に係る電力変換装置の単位変換器の個数Mが4(偶数)、パルス数Dを2とし、P側アームとN側アームの位相差φ=0の場合の各種波形を示す図である。Various waveforms in the case where the number M of unit converters of the power conversion device according to the first embodiment is 4 (even), the number of pulses D is 2, and the phase difference φ = 0 between the P-side arm and the N-side arm are shown. FIG. 上記第1の実施形態に係る電力変換装置の単位変換器の個数Mが3(奇数)、パルス数Dを2とし、P側アームとN側アームの位相差φ=π/Mの場合の各種波形を示す図である。Various in the case where the number M of unit converters of the power converter according to the first embodiment is 3 (odd number), the number of pulses D is 2, and the phase difference φ = π / M between the P-side arm and the N-side arm. It is a figure which shows a waveform. 上記第1の実施形態に係る電力変換装置の単位変換器の個数Mが3(奇数)、パルス数Dを2とし、P側アームとN側アームの位相差φ=0の場合の各種波形を示す図である。Various waveforms in the case where the number M of unit converters of the power converter according to the first embodiment is 3 (odd number), the number of pulses D is 2, and the phase difference φ = 0 between the P-side arm and the N-side arm are shown. FIG. 上記第1の実施形態に係る電力変換装置のP側アームとN側アームの出力電圧位相をベクトルで示す図である。It is a figure which shows the output voltage phase of the P side arm and N side arm of the power converter device which concerns on the said 1st Embodiment by a vector. 上記第1の実施形態に係る電力変換装置の動作できる単位変換器Mが偶数から奇数に変わった場合のキャリア波の変化を説明する図である。It is a figure explaining the change of a carrier wave when the unit converter M which can operate | move the power converter device which concerns on the said 1st Embodiment changes from the even number to the odd number. 本発明の第2の実施形態に係るZC−MMCの構成を示す図である。It is a figure which shows the structure of ZC-MMC which concerns on the 2nd Embodiment of this invention.

以下、本発明の実施形態について図面を参照して詳細に説明する。
(第1の実施形態)
図1は、本発明の第1の実施形態に係る電力変換装置の構成を示す図である。本実施形態の電力変換装置は、モジュラー・マルチレベルPWM変換器型の電力変換装置に適用した例である。本実施形態の電力変換装置では、各アームは双方向チョッパ回路型単位変換器で構成される。ここでは、双方向チョッパ回路型単位変換器の例で説明するが、その他の、例えばフルブリッジ型単位変換器を用いても同等の効果があり、単位変換器として他の型の単位変換器を使ってもよい。以下、双方向チョッパ型単位変換器について適宜、単位変換器又はセルと略称する。
Hereinafter, embodiments of the present invention will be described in detail with reference to the drawings.
(First embodiment)
FIG. 1 is a diagram illustrating a configuration of a power conversion device according to the first embodiment of the present invention. The power converter of this embodiment is an example applied to a modular multilevel PWM converter type power converter. In the power conversion device of the present embodiment, each arm is composed of a bidirectional chopper circuit type unit converter. Here, the bidirectional chopper circuit type unit converter will be described as an example. However, other types of unit converters such as a full bridge type unit converter have the same effect. You may use it. Hereinafter, the bidirectional chopper type unit converter is abbreviated as a unit converter or a cell as appropriate.

[電力変換装置の構成]
図1に示すように、直流送電システムは、交流系統101aに接続される電力変換装置102aと、電力変換装置102aの直流端子(正側出力端子)P点及び直流端子(負側出力端子)N点と交流系統101bに接続される電力変換装置102bと、を備える。電力変換装置102aは、電力変換装置102bと直流電力授受を行う。電力変換装置102bは、電力変換装置102aと同一構成であるため、電力変換装置102aを代表して説明する。なお、以下の説明において、電力変換装置102a,102bを特に区別しない場合には、電力変換装置102と記す。
ここでは、上下アームを持つMMC(Modular Multilevel Converter)型で構成された直流送電システムを例に説明するが、後記する第2の実施形態のようにZC−MMC(Zero-Sequence Cancelling Modular Multilevel Converter:特許文献2参照)に適用してもよい。
[Configuration of power converter]
As shown in FIG. 1, a DC power transmission system includes a power converter 102a connected to an AC system 101a, a DC terminal (positive output terminal) P point, and a DC terminal (negative output terminal) N of the power converter 102a. And a power conversion device 102b connected to the AC system 101b. The power converter 102a exchanges DC power with the power converter 102b. Since the power converter 102b has the same configuration as the power converter 102a, the power converter 102a will be described as a representative. In the following description, the power conversion devices 102a and 102b will be referred to as the power conversion device 102 unless otherwise distinguished.
Here, a DC power transmission system configured with an MMC (Modular Multilevel Converter) type having upper and lower arms will be described as an example. However, ZC-MMC (Zero-Sequence Canceling Modular Multilevel Converter: You may apply to patent document 2).

まず、電力変換装置102aと外部回路との接続状態を説明する。
電力変換装置102aは、変圧器103を介して交流系統101aに接続している。本実施形態では、変圧器103の交流系統101a側を1次側とし、R点、S点、T点と称し、また、変圧器103の2次側をR′点、S′点、T′点と称する。
電力変換装置102aは、正側直流母線に接続された直流端子P点と負側直流母線に接続された直流端子N点とを備えており、P点とN点は他の電力変換装置102bの直流端子P点と直流端子N点にそれぞれ接続される。ここで、直流端子P点の電位は、直流端子N点の電位よりも高いものとする。
First, a connection state between the power conversion device 102a and an external circuit will be described.
The power conversion device 102a is connected to the AC system 101a via the transformer 103. In the present embodiment, the AC system 101a side of the transformer 103 is the primary side and is referred to as the R point, S point, and T point, and the secondary side of the transformer 103 is the R ′ point, S ′ point, T ′. This is called a point.
The power conversion device 102a includes a DC terminal P point connected to the positive DC bus and a DC terminal N point connected to the negative DC bus. The P point and the N point are the other power conversion devices 102b. Connected to the DC terminal P point and the DC terminal N point, respectively. Here, it is assumed that the potential at the DC terminal P point is higher than the potential at the DC terminal N point.

[電力変換装置102aの内部構成]
次に、電力変換装置102aの内部構成を説明する。
電力変換装置102aは、変圧器103、R相レグ104R、S相レグ104S、T相レグ104T、電圧センサ110,115、電流センサ111、制御装置112、ゲート信号線113、及びコンデンサ電圧検出線114を備えている。なお、図1では、ゲート信号線113、コンデンサ電圧検出線114は、それぞれ3本で示されているが、これは図面描画上の制約であって、実際はセル数分の信号線の数で構成されている。また、電力変換装置102aの内部構成のうち、制御装置112を除く部分が変換回路を構成する。
[Internal configuration of power conversion apparatus 102a]
Next, the internal configuration of the power conversion device 102a will be described.
The power converter 102a includes a transformer 103, an R-phase leg 104R, an S-phase leg 104S, a T-phase leg 104T, voltage sensors 110 and 115, a current sensor 111, a control device 112, a gate signal line 113, and a capacitor voltage detection line 114. It has. In FIG. 1, three gate signal lines 113 and three capacitor voltage detection lines 114 are shown, but this is a restriction on drawing and is actually constituted by the number of signal lines corresponding to the number of cells. Has been. Moreover, the part except the control apparatus 112 comprises the conversion circuit among the internal structures of the power converter device 102a.

R相レグ104Rは、RPアーム105RP、RNアーム105RNを直列接続した回路であり、RPアーム105RPとRNアーム105RNの接続点を変圧器103のR′点に接続するとともに、RPアーム105RPのRNアーム105RNに接続した端子とは反対側の端子を直流端子P点に接続する。また、RNアーム105RNのRPアーム105RPに接続した端子とは反対側の端子を直流端子N点に接続している。   The R-phase leg 104R is a circuit in which an RP arm 105RP and an RN arm 105RN are connected in series. The connection point between the RP arm 105RP and the RN arm 105RN is connected to the R ′ point of the transformer 103, and the RN arm of the RP arm 105RP. The terminal opposite to the terminal connected to 105RN is connected to the DC terminal P point. Further, a terminal on the opposite side of the terminal connected to the RP arm 105RP of the RN arm 105RN is connected to the DC terminal N point.

R相レグと同様に、S相レグ104Sは、SPアーム105SP、SNアーム105SNを直列接続した回路であり、SPアーム105SPとSNアーム105SNの接続点を変圧器103のS′点に接続するとともに、SPアーム105SPのSNアーム105SNに接続した端子とは反対側の端子を直流端子P点に接続する。また、SNアーム105SNのSPアーム105SPに接続した端子とは反対側の端子を直流端子N点に接続している。   Similar to the R-phase leg, the S-phase leg 104S is a circuit in which the SP arm 105SP and the SN arm 105SN are connected in series, and the connection point between the SP arm 105SP and the SN arm 105SN is connected to the S ′ point of the transformer 103. The terminal opposite to the terminal connected to the SN arm 105SN of the SP arm 105SP is connected to the DC terminal P point. Further, the terminal opposite to the terminal connected to the SP arm 105SP of the SN arm 105SN is connected to the DC terminal N point.

R相レグと同様に、T相レグ104Tは、TPアーム105TP、TNアーム105TNを直列接続した回路であり、TPアーム105TPとTNアーム105TNの接続点を変圧器103のT′点に接続するとともに、TPアーム105TPのTNアーム105TNに接続した端子とは反対側の端子を直流端子P点に接続する。また、TNアーム105TNのTPアーム105TPに接続した端子とは反対側の端子を直流端子N点に接続している。   Similar to the R-phase leg, the T-phase leg 104T is a circuit in which the TP arm 105TP and the TN arm 105TN are connected in series, and the connection point between the TP arm 105TP and the TN arm 105TN is connected to the T ′ point of the transformer 103. The terminal opposite to the terminal connected to the TN arm 105TN of the TP arm 105TP is connected to the DC terminal P point. Further, a terminal of the TN arm 105TN opposite to the terminal connected to the TP arm 105TP is connected to the DC terminal N point.

なお、各アーム105等の番号に付した2桁の記号は、左側がこのアームの属するレグの記号、右側がこのアームが接続される直流端子の極性を意味している。以下の説明では、同様の約束に基づく記号付与を随所で行っており、その都度の説明を省略する。   In the two-digit symbol attached to the number of each arm 105, the left side indicates the symbol of the leg to which this arm belongs, and the right side indicates the polarity of the DC terminal to which this arm is connected. In the following description, the symbol assignment based on the same promise is performed everywhere, and the description thereof is omitted.

[各アームの内部構成]
次に、各アームの内部構成を説明する。
RP側アーム105RPは、M個の双方向チョッパ型単位変換器108を直列接続して構成した双方向チョッパ群106RPと、P側のリアクトル107RPとを直列接続して構成する。双方向チョッパ群106RPの出力電圧をVRPと称する。
[Internal configuration of each arm]
Next, the internal configuration of each arm will be described.
The RP side arm 105RP is configured by serially connecting a bidirectional chopper group 106RP configured by serially connecting M bidirectional chopper type unit converters 108 and a P side reactor 107RP. The output voltage of the bidirectional chopper group 106RP is referred to as VRP.

RN側アーム105RNは、M個の双方向チョッパ型単位変換器108を直列接続して構成した双方向チョッパ群106RNと、N側のリアクトル107RNとを直列接続して構成する。双方向チョッパ群106RNの出力電圧をVRNと称する。   The RN side arm 105RN includes a bidirectional chopper group 106RN configured by connecting M bidirectional chopper type unit converters 108 in series and an N side reactor 107RN in series. The output voltage of bidirectional chopper group 106RN is referred to as VRN.

SP側アーム105SPは、M個の双方向チョッパ型単位変換器108を直列接続して構成した双方向チョッパ群106SPと、P側のリアクトル107SPとを直列接続して構成する。双方向チョッパ群106SPの出力電圧をVSPと称する。   The SP-side arm 105SP is configured by serially connecting a bidirectional chopper group 106SP configured by serially connecting M bidirectional chopper type unit converters 108 and a P-side reactor 107SP. The output voltage of the bidirectional chopper group 106SP is referred to as VSP.

SN側アーム105SNは、M個の双方向チョッパ型単位変換器108を直列接続して構成した双方向チョッパ群106SNと、N側のリアクトル107SNとを直列接続して構成する。双方向チョッパ群106SNの出力電圧をVSNと称する。   The SN side arm 105SN is configured by serially connecting a bidirectional chopper group 106SN configured by connecting M number of bidirectional chopper type unit converters 108 in series and an N side reactor 107SN. The output voltage of the bidirectional chopper group 106SN is referred to as VSN.

TP側アーム105TPは、M個の双方向チョッパ型単位変換器108を直列接続して構成した双方向チョッパ群106TPと、P側のリアクトル107TPとを直列接続して構成する。双方向チョッパ群106TPの出力電圧をVTPと称する。   The TP side arm 105TP is configured by serially connecting a bidirectional chopper group 106TP configured by serially connecting M bidirectional chopper type unit converters 108 and a P side reactor 107TP. The output voltage of the bidirectional chopper group 106TP is referred to as VTP.

TN側アーム105TNは、M個の双方向チョッパ型単位変換器108を直列接続して構成した双方向チョッパ群106TNと、N側のリアクトル107TNとを直列接続して構成する。双方向チョッパ群106TNの出力電圧をVTNと称する。   The TN side arm 105TN is configured by serially connecting a bidirectional chopper group 106TN configured by connecting M bidirectional chopper type unit converters 108 in series and an N side reactor 107TN. The output voltage of the bidirectional chopper group 106TN is referred to as VTN.

各アーム105RP、105SP、105TP、105RN、105SN、105TNは、そのアームを流れるアーム電流IRP、ISP、ITP、IRN、ISN、ITN(図示略)を検出する電流センサ111(図1)を備えており、検出結果を制御装置112に伝送する。   Each arm 105RP, 105SP, 105TP, 105RN, 105SN, 105TN includes a current sensor 111 (FIG. 1) that detects an arm current IRP, ISP, ITP, IRN, ISN, ITN (not shown) flowing through the arm. The detection result is transmitted to the control device 112.

電圧センサ110は、変圧器103のR点、S点、T点に接続されており、変圧器103の巻線と同じ巻線構造とすることで、R′点、S′点、T′点の位相と同じ位相の電圧VGR、VGS、VGTを検出する。電圧センサ110は、系統電圧VGR、VGS、VGTを取り込み、検出結果を制御装置112に伝送する。電圧センサ115は、電圧VDCを取り込み、検出結果を制御装置112に伝送する。   The voltage sensor 110 is connected to the R point, the S point, and the T point of the transformer 103. By adopting the same winding structure as the winding of the transformer 103, the R 'point, the S' point, and the T 'point The voltages VGR, VGS, and VGT having the same phase as the first phase are detected. The voltage sensor 110 takes in the system voltages VGR, VGS, and VGT and transmits the detection result to the control device 112. The voltage sensor 115 takes in the voltage VDC and transmits the detection result to the control device 112.

制御装置112は、電力変換装置102a全体を制御する。制御装置112は、交流電圧VGR、VGS、VGT、アーム電流IRP、ISP、ITP、IRN、ISN、ITN、単位変換器108が出力するコンデンサ電圧VCjk(図2)を取り込み、図示しないゲート信号GHjk、GLjk(j=RP,SP,TP,RN,SN,TN,k=1,2,…,M)を、ゲート信号線113を介して各双方向チョッパ型単位変換器108に転送する。ゲート信号GHjkは、後記するハイサイドスイッチング素子を駆動する信号であり、ゲート信号GLjkは、後記するローサイドスイッチング素子を駆動する信号である。   The control device 112 controls the entire power conversion device 102a. The control device 112 takes in the AC voltages VGR, VGS, VGT, the arm current IRP, ISP, ITP, IRN, ISN, ITN, the capacitor voltage VCjk (FIG. 2) output from the unit converter 108, and receives a gate signal GHjk, not shown. GLjk (j = RP, SP, TP, RN, SN, TN, k = 1, 2,..., M) is transferred to each bidirectional chopper type unit converter 108 via the gate signal line 113. The gate signal GHjk is a signal for driving a high side switching element described later, and the gate signal GLjk is a signal for driving a low side switching element described later.

[双方向チョッパ型単位変換器108の内部構成]
次に、双方向チョッパ型単位変換器108の内部構成を説明する。
図2は、双方向チョッパ型単位変換器108の内部構成を示す図である。図2では、RP側アーム105RPについて説明する。他のアーム105SP、105TP、105RN、105SN、105TNについても同様の構成であるので説明は省略する。
[Internal configuration of bidirectional chopper type unit converter 108]
Next, the internal configuration of the bidirectional chopper type unit converter 108 will be described.
FIG. 2 is a diagram showing an internal configuration of the bidirectional chopper type unit converter 108. In FIG. 2, the RP side arm 105RP will be described. The other arms 105SP, 105TP, 105RN, 105SN, and 105TN have the same configuration and will not be described.

双方向チョッパ型単位変換器108の主回路は、ハイサイドスイッチング素子201Hとハイサイド環流ダイオード202Hの並列回路と、ローサイドスイッチング素子201Lとローサイド還流ダイオード202Lの並列回路とを直列接続した回路と、コンデンサ203とを並列接続した構成である。ハイサイドスイッチング素子201Hとローサイドスイッチング素子201Lを総称して、スイッチング素子と呼ぶ。   The main circuit of the bidirectional chopper type unit converter 108 includes a circuit in which a parallel circuit of a high side switching element 201H and a high side freewheeling diode 202H, a parallel circuit of a low side switching element 201L and a low side freewheeling diode 202L, and a capacitor 203 is connected in parallel. The high side switching element 201H and the low side switching element 201L are collectively referred to as switching elements.

ダイオード202H,202Lは、コンデンサ電圧VCjk(j=RP,SP,TP,RN,SN,TN,k=1,2,…,M)に対して電流を流さない方向に直列に接続される。ダイオード202H,202Lと並列に接続されたスイッチング素子201H、201Lは、状態がONの時にコンデンサ電圧VCjkを放電する方向に取り付ける。コンデンサ電圧の電位が高い方に付く素子(記号H付)を、ここではハイサイドと呼ぶ。逆をローサイド(記号L付)と呼ぶ。   The diodes 202H and 202L are connected in series in a direction in which no current flows with respect to the capacitor voltage VCjk (j = RP, SP, TP, RN, SN, TN, k = 1, 2,..., M). Switching elements 201H and 201L connected in parallel with diodes 202H and 202L are attached in a direction to discharge capacitor voltage VCjk when the state is ON. The element (with symbol H) attached to the capacitor having the higher potential is referred to herein as the high side. The opposite is called low side (with symbol L).

ローサイドスイッチング素子201Lとローサイド還流ダイオード202Lの並列回路の印加電圧Vjkを、双方向チョッパ型単位変換器108の出力電圧と称する。   The applied voltage Vjk of the parallel circuit of the low side switching element 201L and the low side freewheeling diode 202L is referred to as the output voltage of the bidirectional chopper type unit converter 108.

なお、図2では、スイッチング素子201H,201LにIGBTの記号を用いているが、MOSFET(Metal-Oxide-Semiconductor Field Effect Transistor)、GCT(Gate commutated Turn-off Thyristor)、GTO(Gate-Turn-Off Thysistor)、その他のオン・オフ制御素子であれば、スイッチング素子201H,201Lとして用いることができる。   In FIG. 2, IGBT symbols are used for the switching elements 201 </ b> H and 201 </ b> L, but a MOSFET (Metal-Oxide-Semiconductor Field Effect Transistor), a GCT (Gate commutated Turn-off Thyristor), and a GTO (Gate-Turn-Off) are used. Thysistor) and other on / off control elements can be used as the switching elements 201H and 201L.

双方向チョッパ型単位変換器108は、コンデンサ電圧VCjk(j=RP,SP,TP,RN,SN,TN,k=1,2,…,M)を検出する電圧センサ204を備えており、セル電圧検出線114を介して制御装置112(図1)に接続している。   The bi-directional chopper type unit converter 108 includes a voltage sensor 204 that detects a capacitor voltage VCjk (j = RP, SP, TP, RN, SN, TN, k = 1, 2,..., M). The voltage detection line 114 is connected to the control device 112 (FIG. 1).

また、双方向チョッパ型単位変換器108は、制御装置112からゲート信号線113を介して伝送されたゲート信号GHjk、GLjkに基づいて、スイッチング素子201H,201Lのそれぞれのゲート・エミッタ間にゲート電圧を印加するゲートドライバ205を備えている。   In addition, the bidirectional chopper type unit converter 108 has a gate voltage between the respective gates and emitters of the switching elements 201H and 201L based on the gate signals GHjk and GLjk transmitted from the control device 112 via the gate signal line 113. Is provided.

次に、双方向チョッパ型単位変換器108の出力電圧Vjkと、スイッチング素子201H,201Lのオン・オフ状態の関係を説明する。
ハイサイドスイッチング素子201Hがオン、ローサイドスイッチング素子201Lがオフの場合、単位変換器108の電流Ij(j=RP,SP,TP,RN,SN,TN)に関わらず、出力電圧Vjkはコンデンサ電圧VCjkと概ね等しくなる。
ハイサイドスイッチング素子201Hがオフ、ローサイドスイッチング素子201Lがオンの場合、電流Ijに関わらず、出力電圧Vjkは零と概ね等しくなる。
Next, the relationship between the output voltage Vjk of the bidirectional chopper type unit converter 108 and the on / off states of the switching elements 201H and 201L will be described.
When the high-side switching element 201H is on and the low-side switching element 201L is off, the output voltage Vjk is the capacitor voltage VCjk regardless of the current Ij (j = RP, SP, TP, RN, SN, TN) of the unit converter 108. Is almost equal to
When the high side switching element 201H is off and the low side switching element 201L is on, the output voltage Vjk is substantially equal to zero regardless of the current Ij.

[制御装置112の制御]
次に、制御装置112の内部で実行されている制御を説明する。
図3は、制御装置112の内部で実行されている制御を示す図である。本実施形態では、変圧器103の巻数比が1:1である場合を想定して説明する。
[Control of control device 112]
Next, control executed inside the control device 112 will be described.
FIG. 3 is a diagram showing the control executed inside the control device 112. In this embodiment, the case where the turns ratio of the transformer 103 is 1: 1 will be described.

図3に示すように、制御装置112は、アーム電圧指令値生成部311と、ゲートパルス生成部312を有する指令分配部313と、を備える。アーム電圧指令値生成部311は、位相検出器(Phase angle detector)301、フィードバック電流演算器302、電流調整器303、1/2定数器304、交流側電力演算器305、加算器307及び比例積分器(PI)308からなる指令値生成部(APR,AQR)から構成される。   As shown in FIG. 3, the control device 112 includes an arm voltage command value generation unit 311 and a command distribution unit 313 having a gate pulse generation unit 312. The arm voltage command value generation unit 311 includes a phase detector 301, a feedback current calculator 302, a current regulator 303, a ½ constant unit 304, an AC side power calculator 305, an adder 307, and a proportional integral. It comprises a command value generation unit (APR, AQR) comprising a device (PI) 308.

アーム電圧指令値生成部311は、ゲートパルス生成部312に与えるアーム電圧指令値を生成する。   The arm voltage command value generation unit 311 generates an arm voltage command value to be given to the gate pulse generation unit 312.

指令値分配部313は、アーム電圧指令値生成部311により生成されたゲートパルス指令値を各単位変換器108に分配する。なお、ゲートパルス生成部312については、後記する。   The command value distribution unit 313 distributes the gate pulse command value generated by the arm voltage command value generation unit 311 to each unit converter 108. The gate pulse generation unit 312 will be described later.

[ゲートパルス生成部312の内部構成]
図4及び図5は、ゲートパルス生成部312の内部で実行されている演算を示すブロック図である。図4は、R相P側アームゲートパルス生成部312の内部で実行されている演算を、また図5は、R相N側アームゲートパルス生成部312の内部で実行されている演算をブロック図として示す。S相、T相も同様の動作のため、説明は省略する。
[Internal configuration of gate pulse generator 312]
FIG. 4 and FIG. 5 are block diagrams showing computations executed inside the gate pulse generation unit 312. FIG. 4 is a block diagram showing operations executed in the R-phase P-side arm gate pulse generator 312, and FIG. 5 is a block diagram showing operations executed in the R-phase N-side arm gate pulse generator 312. As shown. Since the S-phase and T-phase operations are the same, description thereof is omitted.

図4に示すように、R相P側アームゲートパルス生成部312は、パルス数D乗算器400、単位変換器数検出装置401、θk指令装置403、キャリア波生成部404、及びコンパレーター405を備える。 As illustrated in FIG. 4, the R-phase P-side arm gate pulse generation unit 312 includes a pulse number D multiplier 400, a unit converter number detection device 401, a * θk command device 403, a carrier wave generation unit 404, and a comparator 405. Is provided.

図5に示すように、R相N側アームゲートパルス生成部312は、パルス数D乗算器400、単位変換器数検出装置401、φ指令装置402、θk指令装置403、キャリア波生成部404、及びコンパレーター405を備える。R相N側アームゲートパルス生成部312は、図4のR相P側アームゲートパルス生成部312に、さらにφ指令装置402が追加された構成である。 As shown in FIG 5, R-phase N-side arm gate pulse generator 312, the number of pulses D multiplier 400, unit converter speed meter 401, phi command device 402, * .theta.k command device 403, the carrier wave generator 404 , And a comparator 405. The R-phase N-side arm gate pulse generator 312 has a configuration in which a φ command device 402 is further added to the R-phase P-side arm gate pulse generator 312 in FIG.

パルス数D出力部400は、位相検出器301により検出された位相θを基に、単位変換器の1周期分のパルス数Dをθに乗算し、Dθを出力する。   Based on the phase θ detected by the phase detector 301, the pulse number D output unit 400 multiplies the number of pulses D for one period of the unit converter by θ, and outputs Dθ.

単位変換器数検出装置401は、動作している単位変換器の個数Mを出力する。   The unit converter number detector 401 outputs the number M of unit converters in operation.

φ指令装置402は、偶数・奇数判定部402aと、選択部402bとを備える。偶数・奇数判定部402aは、1アーム中で動作している単位変換器108が何個有るかの個数(以下、動作している単位変換器108の個数という)Mとkを単位変換器数検出装置401から取り込み、Mが奇数か偶数かを判定する。選択部402bは、Mが奇数か偶数かに応じてP側アームとN側アームの位相差φを選択する。具体的には、選択部402bは、Mが奇数の場合は、P側アームとN側アームの位相差φ=0を選択し、Mが偶数の場合は、P側アームとN側アームの位相差φ=π/Mを選択する。因みに、従来は、位相差φは固定値であった。   The φ command device 402 includes an even / odd number determination unit 402a and a selection unit 402b. The even / odd determination unit 402a determines the number of unit converters 108 operating in one arm (hereinafter referred to as the number of operating unit converters 108) M and k as the number of unit converters. Taking in from the detection device 401, it is determined whether M is an odd number or an even number. The selection unit 402b selects the phase difference φ between the P-side arm and the N-side arm according to whether M is an odd number or an even number. Specifically, the selection unit 402b selects the phase difference φ = 0 between the P side arm and the N side arm when M is an odd number, and selects the phase difference between the P side arm and the N side arm when M is an even number. Select the phase difference φ = π / M. Incidentally, conventionally, the phase difference φ is a fixed value.

θk指令装置403は、動作している単位変換器108の個数Mを単位変換器数検出装置401から取り込み、アーム内の単位変換器の位置kに応じて、アーム内の各単位変換器のキャリア位相が2π/Mずつずれる位相差指令値θkを出力する。 * The θk command device 403 takes in the number M of unit converters 108 that are operating from the unit converter number detection device 401, and determines each unit converter in the arm according to the position k of the unit converter in the arm. The phase difference command value * θk in which the carrier phase is shifted by 2π / M is output.

P側キャリア波生成部404は、位相検出器301から位相Dθを取り込み、N側キャリア波生成部404は位相Dθ+φを取り込み、アーム内の単位変換器の位相差指令値θkに基づいて、単位変換器毎のキャリア波を生成する。 The P-side carrier wave generation unit 404 takes in the phase Dθ from the phase detector 301, the N-side carrier wave generation unit 404 takes in the phase Dθ + φ, and based on the phase difference command value * θk of the unit converter in the arm, A carrier wave for each converter is generated.

コンパレーター405は、キャリア生成部404より生成されたキャリア波と電流調整器303の電圧指令値(図4はVRP、図5はVRN)を比較し、ゲートパルス信号GHjk、GLjk(図4、図5ではj=RP,RN、k=1,2,3,…,M)を出力する。 The comparator 405 compares the carrier wave generated by the carrier generation unit 404 with the voltage command value of the current regulator 303 (FIG. 4 is VRP * , FIG. 5 is VRN * ), and compares the gate pulse signals GHjk and GLjk (FIG. 4). In FIG. 5, j = RP, RN, k = 1, 2, 3,..., M) is output.

以下、上述のように構成された電力変換装置102の動作について説明する。
[アーム電圧指令値生成部311の動作]
まず、アーム電圧指令値生成部311の動作を説明する。
アーム電圧指令値生成部311は、交流系統101aから電力変換装置102aに流入する電力を一定に制御する電力制御機能APR,AQRと、アーム105jに流す電流Ij(j=RP,SP,TP,RN,SN,TN)を制御する電流制御機能303と、上記2つの制御機能を実現するためのアーム電圧指令値Vj(j=RP,SP,TP,RN,SN,TN)を生成する機能を備えている。
Hereinafter, the operation of the power conversion apparatus 102 configured as described above will be described.
[Operation of Arm Voltage Command Value Generation Unit 311]
First, the operation of the arm voltage command value generation unit 311 will be described.
The arm voltage command value generation unit 311 includes power control functions APR and AQR that control the power flowing into the power conversion device 102a from the AC system 101a to constant, and currents Ij (j = RP, SP, TP, and RN) that flow through the arm 105j. , SN, TN) and a function for generating an arm voltage command value Vj * (j = RP, SP, TP, RN, SN, TN) for realizing the above two control functions. I have.

[ゲートパルス生成部312の概略動作]
次に、ゲートパルス生成部312の動作を説明する。
チョッパ群106RPに対するゲートパルス生成部312は、例えばパルス幅変調方式(PWM方式)を用い、電圧指令値VRPと双方向チョッパ群106RPの出力電圧VRPが極力一致するように双方向チョッパ群106RPに含まれるM個の双方向チョッパ型単位変換器108の出力電圧VRPを制御するゲート信号GHRPk、GLRPkを生成する。
[Schematic operation of the gate pulse generator 312]
Next, the operation of the gate pulse generator 312 will be described.
The gate pulse generation unit 312 for the chopper group 106RP uses, for example, a pulse width modulation method (PWM method), and the bidirectional chopper group 106RP is configured so that the voltage command value VRP * and the output voltage VRP of the bidirectional chopper group 106RP match as much as possible. Gate signals GHRPk and GLRPk for controlling the output voltage VRP of the included M bidirectional chopper type unit converters 108 are generated.

同様に、チョッパ群106RNに対するゲートパルス生成部312は、例えばパルス幅変調方式(PWM方式)を用い、電圧指令値VRNと双方向チョッパ群106RNの出力電圧VRNが極力一致するように双方向チョッパ群106RNに含まれるM個の双方向チョッパ型単位変換器108の出力電圧VRNを制御するゲート信号GHRNk、GLRNkを生成する。 Similarly, the gate pulse generation unit 312 for the chopper group 106RN uses a pulse width modulation method (PWM method), for example, and the bidirectional chopper so that the voltage command value VRN * and the output voltage VRN of the bidirectional chopper group 106RN coincide as much as possible. Gate signals GHRNk and GLRNk for controlling the output voltage VRN of the M bidirectional chopper type unit converters 108 included in the group 106RN are generated.

同様に、チョッパ群106SPに対するゲートパルス生成部312は、例えばパルス幅変調方式(PWM方式)を用い、電圧指令値VSPと双方向チョッパ群106SPの出力電圧VSPが極力一致するように双方向チョッパ群106SPに含まれるM個の双方向チョッパ型単位変換器108の出力電圧VSPを制御するゲート信号GHSPk、GLSPkを生成する。 Similarly, the gate pulse generation unit 312 for the chopper group 106SP uses, for example, a pulse width modulation method (PWM method), and the bidirectional chopper so that the voltage command value VSP * matches the output voltage VSP of the bidirectional chopper group 106SP as much as possible. Gate signals GHSPk and GLSPk for controlling the output voltage VSP of the M bidirectional chopper type unit converters 108 included in the group 106SP are generated.

同様に、チョッパ群106SNに対するゲートパルス生成部312は、例えばパルス幅変調方式(PWM方式)を用い、電圧指令値VSNと双方向チョッパ群106SNの出力電圧VSNが極力一致するように双方向チョッパ群106SNに含まれるM個の双方向チョッパ型単位変換器108の出力電圧VSNを制御するゲート信号GHSNk、GLSNkを生成する。 Similarly, the gate pulse generation unit 312 for the chopper group 106SN uses, for example, a pulse width modulation method (PWM method), and the bidirectional chopper so that the voltage command value VSN * matches the output voltage VSN of the bidirectional chopper group 106SN as much as possible. Gate signals GHSNk and GLSNk for controlling the output voltage VSN of the M bidirectional chopper type unit converters 108 included in the group 106SN are generated.

同様に、チョッパ群106TPに対するゲートパルス生成部312は、例えばパルス幅変調方式(PWM方式)を用い、電圧指令値VTPと双方向チョッパ群106TPの出力電圧VTPが極力一致するように双方向チョッパ群106TPに含まれるM個の双方向チョッパ型単位変換器108の出力電圧VTPを制御するゲート信号GHTPk、GLTPkを生成する。 Similarly, the gate pulse generator 312 for the chopper group 106TP uses, for example, a pulse width modulation method (PWM method), and the bidirectional chopper so that the voltage command value VTP * and the output voltage VTP of the bidirectional chopper group 106TP match as much as possible. Gate signals GHTPk and GLTPk for controlling the output voltage VTP of the M bidirectional chopper type unit converters 108 included in the group 106TP are generated.

同様に、チョッパ群106TNに対するゲートパルス生成部312は、例えばパルス幅変調方式(PWM方式)を用い、電圧指令値VTNと双方向チョッパ群106TNの出力電圧VTNが極力一致するように双方向チョッパ群106TNに含まれるM個の双方向チョッパ型単位変換器108の出力電圧VTNを制御するゲート信号GHTNk、GLTNkを生成する。 Similarly, the gate pulse generator 312 for the chopper group 106TN uses, for example, a pulse width modulation method (PWM method), and the bidirectional chopper so that the voltage command value VTN * and the output voltage VTN of the bidirectional chopper group 106TN are matched as much as possible. Gate signals GHTNk and GLTNk for controlling the output voltage VTN of the M bidirectional chopper type unit converters 108 included in the group 106TN are generated.

[ゲートパルス生成部312の詳細動作]
次に、ゲートパルス生成部312の詳細動作について説明する。
まず、R相P側アームゲートパルス生成部312の動作について述べ、次いでR相P側アームゲートパルス生成部312と異なる点のR相N側アームゲートパルス生成部312の動作について述べる。
[Detailed Operation of Gate Pulse Generation Unit 312]
Next, the detailed operation of the gate pulse generator 312 will be described.
First, the operation of the R-phase P-side arm gate pulse generation unit 312 will be described, and then the operation of the R-phase N-side arm gate pulse generation unit 312 which is different from the R-phase P-side arm gate pulse generation unit 312 will be described.

[R相P側アームゲートパルス生成部312の動作]
図4に示すように、R相P側アームゲートパルス生成部312では、単位変換器数検出装置401は、例えば単位変換器108のコンデンサ203の電圧を測定し、異常な放電又は充電を観測した場合にその単位変換器が故障したと診断するなど、なんらかの方法で動作している単位変換器の個数Mを出力する。
[Operation of R-phase P-side arm gate pulse generator 312]
As shown in FIG. 4, in the R-phase P-side arm gate pulse generator 312, the unit converter number detection device 401 measures the voltage of the capacitor 203 of the unit converter 108, for example, and observes abnormal discharge or charging. In some cases, the number M of unit converters operating in some way is output, such as diagnosing that the unit converter has failed.

θk指令装置403は、動作している単位変換器108の個数Mを単位変換器数検出装置401から取り込み、アーム内の単位変換器の位置kに応じて、アーム内の各単位変換器のキャリア位相が2π/Mずつずれるようにする。 * The θk command device 403 takes in the number M of unit converters 108 that are operating from the unit converter number detection device 401, and determines each unit converter in the arm according to the position k of the unit converter in the arm. The carrier phase is shifted by 2π / M.

キャリア生成部404は、位相検出器301から位相Dθを取り込み、アーム内の単位変換器の位相差指令値θkに従い、単位変換器毎のキャリア波を生成する。
コンパレーター405は、上記キャリア生成部404より生成されたキャリア波と電流調整器303の電圧指令値(VRP)を比較し、ゲートパルス信号GHjk、GLjk(j=RP,k=1,2,3,…,M)を出力する。
The carrier generation unit 404 takes in the phase Dθ from the phase detector 301 and generates a carrier wave for each unit converter according to the phase difference command value * θk of the unit converter in the arm.
The comparator 405 compares the carrier wave generated by the carrier generator 404 with the voltage command value (VRP * ) of the current regulator 303, and compares the gate pulse signals GHjk, GLjk (j = RP, k = 1, 2, 3, ..., M) is output.

[R相N側アームゲートパルス生成部312の動作]
図5に示すように、R相N側アームゲートパルス生成部312では、φ指令装置402は、動作している単位変換器108の個数Mを単位変換器数検出装置401から取り込み、Mが奇数か偶数かに応じてP側アームとの位相差φを出力する。
[Operation of R-phase N-side arm gate pulse generator 312]
As shown in FIG. 5, in the R-phase N-side arm gate pulse generator 312, the φ command device 402 takes in the number M of unit converters 108 that are operating from the unit converter number detection device 401, and M is an odd number. The phase difference φ with the P-side arm is output according to whether it is an even number or not.

θk指令装置403は、動作している単位変換器108の個数Mを単位変換器数検出装置401から取り込み、アーム内の単位変換器の位置kに応じて、アーム内の各単位変換器のキャリア位相が2π/Mずつずれるようにする。 * The θk command device 403 takes in the number M of unit converters 108 that are operating from the unit converter number detection device 401, and determines each unit converter in the arm according to the position k of the unit converter in the arm. The carrier phase is shifted by 2π / M.

キャリア生成部404は、位相検出器301より位相θを取り込み、単位変換器の1周期分のパルス数D、P側アームとN側アームの位相差φ、及びアーム内の単位変換器の位相差指令値θkに従い、単位変換器毎のキャリア波を生成する。 The carrier generation unit 404 captures the phase θ from the phase detector 301, the number of pulses D for one period of the unit converter, the phase difference φ between the P-side arm and the N-side arm, and the phase difference between the unit converters in the arm. A carrier wave for each unit converter is generated according to the command value * θk.

コンパレーター405は、上記キャリア生成部404より生成されたキャリア波と電流調整器303の電圧指令値(VRN)を比較し、ゲートパルス信号GHjk、GLjk(j=RN,k=1,2,3,…,M)を出力する。 The comparator 405 compares the carrier wave generated by the carrier generator 404 with the voltage command value (VRN * ) of the current regulator 303, and compares the gate pulse signals GHjk, GLjk (j = RN, k = 1, 2, 3, ..., M) is output.

[キャリア波、変調波、及び出力電圧]
次に、図6乃至図9を参照して、P側アーム及びN側アームのキャリア波、変調波、及び出力電圧について説明する。
[Carrier wave, modulation wave, and output voltage]
Next, the carrier wave, modulation wave, and output voltage of the P-side arm and N-side arm will be described with reference to FIGS.

図6は、単位変換器108の個数Mが4(偶数)、パルス数Dを2とし、P側アームとN側アームの位相差φ=π/Mの場合の各種波形を示し、(a)はP側アームの変調波と各単位変換器のキャリア波を、(b)はN側アームの変調波と各単位変換器のキャリア波を、(c)は(a)の変調波とキャリア波を大小比較した出力電圧波形を、(d)はP側アームとN側アームの合計出力電圧をそれぞれ表す。   FIG. 6 shows various waveforms when the number M of unit converters 108 is 4 (even), the number of pulses D is 2, and the phase difference between the P-side arm and the N-side arm is φ = π / M. Is the modulated wave of the P side arm and the carrier wave of each unit converter, (b) is the modulated wave of the N side arm and the carrier wave of each unit converter, and (c) is the modulated wave and carrier wave of (a). (D) represents the total output voltage of the P-side arm and the N-side arm, respectively.

図7は、単位変換器108の個数Mが4(偶数)、パルス数Dを2とし、P側アームとN側アームの位相差φ=0の場合の各種波形を示し、(a)はP側アームの変調波と各単位変換器のキャリア波を、(b)はN側アームの変調波と各単位変換器のキャリア波を、(c)はP側アームの出力電圧波形を、(d)はP側アームとN側アームの合計出力電圧をそれぞれ表す。   FIG. 7 shows various waveforms when the number M of unit converters 108 is 4 (even number), the number of pulses D is 2, and the phase difference φ = 0 between the P-side arm and the N-side arm. The modulation wave of the side arm and the carrier wave of each unit converter, (b) the modulation wave of the N side arm and the carrier wave of each unit converter, (c) the output voltage waveform of the P side arm, (d ) Represents the total output voltage of the P-side arm and the N-side arm, respectively.

図8は、単位変換器108の個数Mが3(奇数)、パルス数Dを2とし、P側アームとN側アームの位相差φ=π/Mの場合の各種波形を示し、(a)はP側アームの変調波と各単位変換器のキャリア波を、(b)はN側アームの変調波と各単位変換器のキャリア波を、(c)はP側アームの出力電圧波形を、(d)はP側アームとN側アームの合計出力電圧をそれぞれ表す。   FIG. 8 shows various waveforms when the number M of unit converters 108 is 3 (odd number), the number D of pulses is 2, and the phase difference between the P-side arm and the N-side arm is φ = π / M. Is the modulation wave of the P side arm and the carrier wave of each unit converter, (b) is the modulation wave of the N side arm and the carrier wave of each unit converter, (c) is the output voltage waveform of the P side arm, (D) represents the total output voltage of the P-side arm and the N-side arm, respectively.

図9は、単位変換器108の個数Mが3(奇数)、パルス数Dを2とし、P側アームとN側アームの位相差φ=0の場合の各種波形を示し、(a)はP側アームの変調波と各単位変換器のキャリア波を、(b)はN側アームの変調波と各単位変換器のキャリア波を、(c)はP側の出力電圧波形を、(d)はP側アームとN側アームの合計出力電圧をそれぞれ表す。   FIG. 9 shows various waveforms when the number M of unit converters 108 is 3 (odd number), the number of pulses D is 2, and the phase difference φ = 0 between the P-side arm and the N-side arm. (B) shows the modulation wave of the side arm and the carrier wave of each unit converter, (b) shows the modulation wave of the N side arm and the carrier wave of each unit converter, (c) shows the output voltage waveform of the P side, and (d). Represents the total output voltage of the P-side arm and the N-side arm, respectively.

図6及び図7は、Mが偶数の場合の各波形を示し、図8及び図9は、Mが奇数の場合の各波形を示す。また、図7及び図8は、従来の各波形を示し、図6及び図9は、本実施形態の各波形を表す。   6 and 7 show waveforms when M is an even number, and FIGS. 8 and 9 show waveforms when M is an odd number. 7 and 8 show conventional waveforms, and FIGS. 6 and 9 show the waveforms of the present embodiment.

まず、従来の位相差φ制御について簡単に説明する。
<従来の位相差φ制御>
図6及び図8は、従来のP側アーム及びN側アームのキャリア波、変調波、及び出力電圧を示す。図6(a)に示すように、P側アームでは、Mが偶数の場合、P側アーム変調波とキャリア波を比較してパルスを出力する。この場合、例えばキャリア波k=1は、電力変換装置102a(図1)のR相レグ104RのRPアーム105RPの最上位の単位変換器108に用いられ、以下同様に、k=2,…,4が下位の単位変換器108に用いられる。キャリア波k=1,…,4の位相差指令値θkは、θk=π(k-1)/Mである。また、図6(b)に示すように、N側アームでは、Mが偶数の場合、N側アーム変調波とキャリア波を比較してパルスを出力する。この場合、例えばキャリア波k=1は、電力変換装置102a(図1)のR相レグ104RのRPアーム105RNの最上位の単位変換器108に用いられ、以下同様に、k=2,…,4が下位の単位変換器108に用いられる。キャリア波k=1,…,4の位相差指令値θkは、*θk=π(k-1)/Mである。但し、図6(a)に示すP側アームのk=1,…,4のキャリア波と図6(b)に示すN側アームk=1,…,4のキャリア波は、位相がφ=π/M=π/4ずれている。また、図6(a)に示すP側アーム変調波と図6(b)に示すN側アーム変調波とは、互いに周期が180°ずれている。
First, conventional phase difference φ control will be briefly described.
<Conventional phase difference φ control>
6 and 8 show the carrier wave, modulation wave, and output voltage of the conventional P-side arm and N-side arm. As shown in FIG. 6A, in the P-side arm, when M is an even number, the P-side arm modulated wave and the carrier wave are compared and a pulse is output. In this case, for example, the carrier wave k = 1 is used for the uppermost unit converter 108 of the RP arm 105RP of the R-phase leg 104R of the power conversion device 102a (FIG. 1), and similarly k = 2,. 4 is used for the lower unit converter 108. The phase difference command value * θk of the carrier wave k = 1,..., 4 is * θk = π (k−1) / M. As shown in FIG. 6B, in the N-side arm, when M is an even number, the N-side arm modulated wave and the carrier wave are compared and a pulse is output. In this case, for example, the carrier wave k = 1 is used for the uppermost unit converter 108 of the RP arm 105RN of the R-phase leg 104R of the power conversion device 102a (FIG. 1), and similarly k = 2,. 4 is used for the lower unit converter 108. The phase difference command value * θk of the carrier wave k = 1,..., 4 is * θk = π (k−1) / M. However, the carrier wave of k = 1,..., 4 of the P side arm shown in FIG. 6A and the carrier wave of the N side arm k = 1,. There is a deviation of π / M = π / 4. Also, the P-side arm modulated wave shown in FIG. 6A and the N-side arm modulated wave shown in FIG. 6B are shifted from each other by 180 °.

そして、P側アームの各単位変換器は、図6(a)に示す変調波とキャリア波を大小比較して、(c)に示す出力電圧波形を出力する。また図示は省略するが、N側アームの各単位変換器も同様に、(b)に示す変調波とキャリア波を大小比較して、(c)と同様な出力電圧波形を出力する(図示略)。(d)はP側アームとN側アームの合計出力電圧である。(d)に示すように、単位変換器の個数Mが偶数の場合、P側アームとN側アームの合計出力電圧の段数が、P側アーム又はN側アーム単独の出力電圧の段数より増える。出力電圧の段数がより多くなることで、目的の正弦波により近い波形を出力することができ、高調波の次数をより高い次数にずらすことができる。そもそもMMCは、正弦波を出力するときにいかに細かくより正弦波に近い電圧を出力できるかが特性上重要であり、段数の多い合計出力電圧波形が求められている。
このように、従来の位相差φ制御は、P側アームの出力電圧とN側アームの出力電圧とが重ならないようにする(後述する図10(d)のベクトル図参照)。
Each unit converter of the P-side arm compares the modulated wave and the carrier wave shown in FIG. 6A, and outputs the output voltage waveform shown in FIG. Although not shown, each unit converter of the N-side arm similarly compares the modulation wave and carrier wave shown in (b) and outputs the same output voltage waveform as in (c) (not shown). ). (D) is the total output voltage of the P-side arm and the N-side arm. As shown in (d), when the number M of unit converters is an even number, the number of stages of the total output voltage of the P-side arm and the N-side arm is larger than the number of stages of the output voltage of the P-side arm or the N-side arm alone. By increasing the number of output voltage stages, a waveform closer to the target sine wave can be output, and the harmonic order can be shifted to a higher order. In the first place, it is important in terms of characteristics that the MMC can output a voltage closer to a sine wave when outputting a sine wave, and a total output voltage waveform having a large number of stages is required.
Thus, the conventional phase difference φ control prevents the output voltage of the P-side arm and the output voltage of the N-side arm from overlapping (see the vector diagram in FIG. 10D described later).

<従来の位相差φ制御の欠点>
1アームの単位変換器の個数Mが偶数の場合、上記方法で高調波低減は実現できる。しかし、Mが奇数の場合に同じ方法で位相を設定するとP側アームとN側アームの出力電圧が重なってしまい、電圧高調波が増えるという欠点がある。
<Disadvantages of conventional phase difference φ control>
When the number M of unit converters of one arm is an even number, harmonic reduction can be realized by the above method. However, if M is an odd number and the phase is set by the same method, the output voltages of the P-side arm and the N-side arm overlap, and there is a drawback that voltage harmonics increase.

すなわち、図8(a)(b)に示すように、P側アーム及びN側アームのキャリア波(k=1,…,3)は、位相φ=π/M=π/3シフトしている。また、図8(a)に示すP側アーム変調波と図8(b)に示すN側アーム変調波とは、互いに周期が180°ずれている。このため、図8(c)に示すP側アームの出力電圧と、図示は省略するがN側アームの出力電圧とは位相も含めて同じ出力電圧波形となる。その結果、図8(d)に示すように、P側アームとN側アームの合計出力電圧の段数は、P側アーム又はN側アーム単独の出力電圧の段数と変わらない。すなわち、Mが奇数の場合にはP側アームとN側アームの出力電圧が重なってしまい(後述する図10(a)のベクトル図参照)、出力電圧の段数を増やすことはできない。   That is, as shown in FIGS. 8A and 8B, the carrier waves (k = 1,..., 3) of the P-side arm and the N-side arm are shifted in phase φ = π / M = π / 3. . Further, the P-side arm modulated wave shown in FIG. 8A and the N-side arm modulated wave shown in FIG. For this reason, the output voltage of the P-side arm shown in FIG. 8C and the output voltage of the N-side arm, although not shown, have the same output voltage waveform including the phase. As a result, as shown in FIG. 8D, the number of stages of the total output voltage of the P side arm and the N side arm is not different from the number of stages of the output voltage of the P side arm or the N side arm alone. That is, when M is an odd number, the output voltages of the P-side arm and the N-side arm overlap (see the vector diagram of FIG. 10A described later), and the number of output voltage stages cannot be increased.

図6(d)の合計出力電圧と図8(d)の合計出力電圧とを比較して明らかなように、従来の位相差φ制御では、Mが奇数の場合に、同じ方法で位相を設定するとP側アームとN側アームの出力電圧が重なってしまい、合計出力電圧の段数を増やすことはできない。   As is clear by comparing the total output voltage of FIG. 6D and the total output voltage of FIG. 8D, in the conventional phase difference φ control, the phase is set in the same way when M is an odd number. Then, the output voltages of the P-side arm and the N-side arm overlap, and the number of stages of the total output voltage cannot be increased.

次に、本実施形態の、単位変換器の個数Mの奇数/偶数によるP側アームとN側アームの位相差φ制御ついて説明する。
本実施形態では、アーム内の単位変換器の位置kに応じて、アームの各単位変換器のキャリア位相が2π/Mずつずれるように位相差指令値θkを指定し、Mが奇数の場合と偶数の場合とそれぞれに応じてP側アームとN側アームの位相差φを制御する。
Next, control of the phase difference φ between the P-side arm and the N-side arm according to the odd number / even number of unit converters M according to this embodiment will be described.
In the present embodiment, in accordance with the position k of the unit converter in the arm, the phase difference command value * θk is specified so that the carrier phase of each unit converter of the arm is shifted by 2π / M, and M is an odd number And the phase difference φ between the P-side arm and the N-side arm is controlled in accordance with the case of the even number.

[Mが偶数の場合]
Mが偶数の場合、P側アームとN側アームの位相差φと高調波低減の関係について図6及び図7を用いて説明する。上述したように図6は従来例、図7は本実施形態の各波形図である。
[When M is an even number]
When M is an even number, the relationship between the phase difference φ between the P-side arm and the N-side arm and harmonic reduction will be described with reference to FIGS. 6 and 7. As described above, FIG. 6 is a conventional example, and FIG. 7 is a waveform diagram of this embodiment.

図6(a)に示すk=1のキャリア波と図6(b)に示すk=1のキャリア波を比べると、位相がφ=π/M=π/4ずれていることが分かる。同様に、k=2、k=3、k=4のキャリア位相もπ/4ずれている。また、図6(a)の変調波ピーク位置(Dθ=360°)とキャリア波ピークが重なっていることに対して、図6(b)の変調波ピーク位置(Dθ=360°)とキャリア波ピークはπ/8ずれている。
つまり図6の例では、P側アームとN側アームのキャリア位相をπ/8ずらしたため、P側アームとN側アームの各セルが出力するパルス波形がπ/8ずれ、図6(d)に示すように、合計出力電圧の段数が1アーム分の倍に増え、電圧高調波が減る結果となる。
Comparing the carrier wave of k = 1 shown in FIG. 6A with the carrier wave of k = 1 shown in FIG. 6B, it can be seen that the phase is shifted by φ = π / M = π / 4. Similarly, the carrier phases of k = 2, k = 3, and k = 4 are also shifted by π / 4. Further, the modulation wave peak position (Dθ = 360 °) and the carrier wave peak in FIG. 6A overlap with the carrier wave peak, whereas the modulation wave peak position (Dθ = 360 °) and the carrier wave in FIG. The peak is shifted by π / 8.
That is, in the example of FIG. 6, since the carrier phases of the P side arm and the N side arm are shifted by π / 8, the pulse waveforms output from the cells of the P side arm and the N side arm are shifted by π / 8, and FIG. As shown, the number of stages of the total output voltage is increased by a factor of one arm, and voltage harmonics are reduced.

一方で、図7(a)に示すk=1のキャリア波と図7(b)に示すk=1のキャリア波の位相差φ=0である。同様にk=2、k=3、k=4のキャリア位相差φ=0である。また、図7(a)(b)の変調波ピーク位置(Dθ=360°)とキャリア波ピーク位置は両方ともDθ=360°の時点で重なっている。
つまり図7の例では、P側アームとN側アームの出力するパルス波形が重なるため、図7(d)に示すように、合計出力電圧の段数は変わらず、図6(d)の例と比べて段数が半分に減り、電圧高調波が増える結果となる。
On the other hand, the phase difference φ = 0 between the carrier wave of k = 1 shown in FIG. 7A and the carrier wave of k = 1 shown in FIG. 7B. Similarly, the carrier phase difference φ = 0 for k = 2, k = 3, and k = 4. In addition, the modulation wave peak position (Dθ = 360 °) and the carrier wave peak position in FIGS. 7A and 7B overlap at the time of Dθ = 360 °.
That is, in the example of FIG. 7, since the pulse waveforms output from the P-side arm and the N-side arm overlap, the number of stages of the total output voltage does not change as shown in FIG. In comparison, the number of stages is reduced by half, resulting in an increase in voltage harmonics.

[Mが奇数の場合]
Mが奇数の場合、P側アームとN側アームの位相差φと高調波低減の関係について図8及び図9を用いて説明する。上述したように図8は従来例、図9は本実施形態の各波形図である。
[When M is an odd number]
When M is an odd number, the relationship between the phase difference φ between the P-side arm and the N-side arm and harmonic reduction will be described with reference to FIGS. As described above, FIG. 8 is a conventional example, and FIG. 9 is a waveform diagram of this embodiment.

図8(a)に示すk=1のキャリア波と図8(b)に示すk=1のキャリア波を比べると、位相がφ=π/M=π/3ずれていることが分かる。同様に、k=2、k=3のキャリア位相もπ/3ずれている。しかし、図8(a)(b)の変調波ピーク位置(Dθ=360°)とキャリア波ピーク位置はDθ=360°の時点で両方とも重なっている。
つまり図8の例では、P側アームとN側アームのキャリア位相をπ/3ずらしたため、P側アームとN側アームの出力電圧波形が重なり、図8(d)の通り、合計出力電圧の段数は変わらず、電圧高調波が増える結果となる。
Comparing the carrier wave of k = 1 shown in FIG. 8A and the carrier wave of k = 1 shown in FIG. 8B, it can be seen that the phase is shifted by φ = π / M = π / 3. Similarly, the carrier phase of k = 2 and k = 3 is also shifted by π / 3. However, the modulation wave peak position (Dθ = 360 °) and the carrier wave peak position in FIGS. 8A and 8B overlap at the time of Dθ = 360 °.
That is, in the example of FIG. 8, since the carrier phases of the P-side arm and the N-side arm are shifted by π / 3, the output voltage waveforms of the P-side arm and the N-side arm overlap, and as shown in FIG. The number of stages remains unchanged, resulting in increased voltage harmonics.

一方で、図9(a)に示すk=1のキャリア波と図9(b)に示すk=1のキャリア波の位相差φ=0である。同様に、k=2、k=3のキャリア位相差φ=0である。図9(a)の変調波ピーク位置(Dθ=360°)とキャリア波ピーク位置が重なっていることに対して、図9(b)の変調波ピーク位置(Dθ=360°)とキャリア波ピーク位置はπ/3ずれている。
つまり図9の例では、P側アームとN側アームのキャリア位相をなくしたため(φ=0)、P側アームとN側アームの出力電圧波形がπ/3ずれ、図9(d)に示すように、合計出力電圧の段数が1アーム分の倍に増え、電圧高調波が減る結果となる。
On the other hand, the phase difference φ = 0 between the carrier wave of k = 1 shown in FIG. 9A and the carrier wave of k = 1 shown in FIG. 9B. Similarly, the carrier phase difference φ = 0 for k = 2 and k = 3. The modulation wave peak position (Dθ = 360 °) and carrier wave peak position in FIG. 9A overlap with the carrier wave peak position, whereas the modulation wave peak position (Dθ = 360 °) and carrier wave peak in FIG. The position is shifted by π / 3.
That is, in the example of FIG. 9, since the carrier phases of the P-side arm and the N-side arm are eliminated (φ = 0), the output voltage waveforms of the P-side arm and the N-side arm are shifted by π / 3, which is shown in FIG. Thus, the number of stages of the total output voltage is increased by a factor of one arm, resulting in a decrease in voltage harmonics.

このように、本実施形態では、Mが奇数の場合、図9(a)(b)に示すように、P側アーム及びN側アームのキャリア波(k=1,…,3)は、位相φ=0の同一波形である。これにより、1アームの単位変換器の個数Mが奇数である時もP側アームとN側アームの出力電圧が重ならないようキャリア位相を制御する(後述する図10(c)のベクトル図参照)。   Thus, in this embodiment, when M is an odd number, the carrier waves (k = 1,..., 3) of the P-side arm and the N-side arm are in phase as shown in FIGS. The same waveform with φ = 0. Thus, the carrier phase is controlled so that the output voltages of the P-side arm and the N-side arm do not overlap even when the number M of unit converters of one arm is an odd number (see the vector diagram of FIG. 10C described later). .

そして、P側アームの各単位変換器は、図9(a)に示す変調波とキャリア波を大小比較して、(c)に示す出力電圧波形を出力する。また図示は省略するが、N側アームの各単位変換器も同様に、(b)に示す変調波とキャリア波を大小比較して、(c)と同様な出力電圧波形を出力する(図示略)。(d)はP側アームとN側アームの合計出力電圧である。(d)に示すように、Mが奇数の場合、P側アームとN側アームの合計出力電圧の段数がより多くなる。出力電圧の段数がより多くなることで、目的の正弦波により近い波形を出力することができ、高調波の次数をより高い次数にずらすことができる。   Each unit converter of the P-side arm compares the modulated wave and the carrier wave shown in FIG. 9A, and outputs the output voltage waveform shown in (c). Although not shown, each unit converter of the N-side arm similarly compares the modulation wave and carrier wave shown in (b) and outputs the same output voltage waveform as in (c) (not shown). ). (D) is the total output voltage of the P-side arm and the N-side arm. As shown in (d), when M is an odd number, the number of stages of the total output voltage of the P-side arm and the N-side arm is increased. By increasing the number of output voltage stages, a waveform closer to the target sine wave can be output, and the harmonic order can be shifted to a higher order.

[出力電圧位相がずれる条件]
次に、P側アームとN側アームの出力電圧位相がずれる条件について説明する。
P側アームとN側アームの出力電圧位相がずれる条件は、図10のベクトル図によっても表される。
[Conditions for phase shift of output voltage]
Next, conditions for shifting the output voltage phase between the P-side arm and the N-side arm will be described.
The condition that the output voltage phases of the P-side arm and the N-side arm are shifted is also expressed by the vector diagram of FIG.

図10は、P側アームとN側アームの出力電圧位相をベクトルで示す図であり、(a)はキャリア位相差φ=0,M=3(奇数)、(b)はキャリア位相差φ=0,M=4(偶数)、(c)はキャリア位相差φ=π/M,M=3(奇数)、(d)はキャリア位相差φ=π/M,M=4(偶数)をそれぞれ表す。図10中、実線で示すベクトルは、P側アームの出力電圧を表し、破線で示すベクトルは、N側アームの出力電圧を表す。なお、図示の関係で、ベクトル同士をわずかにずらして描いているが、実際には原点は同一である。図10のベクトルの360°はキャリア波の1周期を表している。   FIG. 10 is a diagram showing the output voltage phases of the P-side arm and the N-side arm as vectors, (a) shows the carrier phase difference φ = 0, M = 3 (odd number), and (b) shows the carrier phase difference φ = 0, M = 4 (even number), (c) shows carrier phase difference φ = π / M, M = 3 (odd number), and (d) shows carrier phase difference φ = π / M, M = 4 (even number). Represent. In FIG. 10, a vector indicated by a solid line represents the output voltage of the P-side arm, and a vector indicated by a broken line represents the output voltage of the N-side arm. Although the vectors are drawn with a slight shift in the illustrated relationship, the origin is actually the same. 360 in the vector in FIG. 10 represents one cycle of the carrier wave.

図10では、Mが奇数の場合と偶数の場合、それぞれでP側アームとN側アームの位相差φ=0の時とφ=π/Mの時の出力電圧位相をベクトルで示す。   In FIG. 10, when M is an odd number and an even number, the output voltage phases when the phase difference φ = 0 and φ = π / M between the P-side arm and the N-side arm are indicated by vectors, respectively.

図10(a)(b)に示すように、P側アームとN側アームのキャリア位相差φ=0の時、P側変調波とN側変調波は180°ずれているため、P側k=1出力電圧とN側k=1出力電圧も180°ずれている。図10(a)に示すように、Mが奇数の場合は、P側アームとN側アームの出力電圧位相がずれるが、Mが偶数の場合は出力電圧パルスの位相が重なってしまい、電圧高調波が増える結果となる。   As shown in FIGS. 10A and 10B, when the carrier phase difference φ = 0 between the P-side arm and the N-side arm, the P-side modulated wave and the N-side modulated wave are shifted by 180 °. = 1 output voltage and N side k = 1 output voltage are also shifted by 180 °. As shown in FIG. 10A, when M is an odd number, the output voltage phases of the P-side arm and the N-side arm are shifted. However, when M is an even number, the phases of the output voltage pulses are overlapped, resulting in voltage harmonics. The result is an increase in waves.

図10(c)(d)ではN側アームのキャリア波を、P側アームのキャリア波よりφ=π/Mずらしている。これは図10(c)のようにMが奇数の場合P側とN側の出力電圧が重なってしまい、図10(d)のようにMが偶数の場合は位相がずれる。   10C and 10D, the carrier wave of the N side arm is shifted by φ = π / M from the carrier wave of the P side arm. This is because the output voltages on the P side and N side overlap when M is an odd number as shown in FIG. 10C, and the phase is shifted when M is an even number as shown in FIG. 10D.

本実施形態では、P側アーム、N側アームのそれぞれにおいて、P側アームの出力電圧パルスの位相とN側アームの出力電圧パルスの位相とが重ならないように制御することを特徴とする。すなわち、P側アームの出力電圧パルスの位相とN側アームの出力電圧パルスの位相とが、図10(a)(d)となるように制御する。図10(a)に示すように、Mが奇数の場合、P側アームとN側アームがキャリア位相差φ=0,M=3(奇数)の出力電圧位相となるように制御し、またMが偶数の場合、図10(d)に示すようにキャリア位相差φ=π/M,M=4(奇数)の出力電圧位相となるように制御する。   The present embodiment is characterized in that in each of the P side arm and the N side arm, control is performed so that the phase of the output voltage pulse of the P side arm and the phase of the output voltage pulse of the N side arm do not overlap. That is, control is performed so that the phase of the output voltage pulse of the P-side arm and the phase of the output voltage pulse of the N-side arm are as shown in FIGS. As shown in FIG. 10A, when M is an odd number, control is performed so that the P-side arm and the N-side arm have an output voltage phase of carrier phase difference φ = 0, M = 3 (odd number). Is even, as shown in FIG. 10 (d), the output voltage phase is controlled such that the carrier phase difference φ = π / M and M = 4 (odd number).

以上、Mが偶数の時は位相差φ=π/M、奇数の場合はφ=0の時に高調波低減ができることを図6乃至図10を用いて説明した。   As described above, it has been described with reference to FIGS. 6 to 10 that harmonics can be reduced when the phase difference φ = π / M when M is an even number, and when φ = 0 when the odd number is M.

[Mの偶数/偶数の変更例]
次に、動作できる単位変換器の個数Mが、故障等により奇数から偶数、又は偶数から奇数に変わった時のゲートパルス生成部312の動作と、P側アームとN側アームのキャリア波について説明する。
[Example of changing even number / even number of M]
Next, the operation of the gate pulse generator 312 when the number M of unit converters that can be operated is changed from odd to even or even to odd due to a failure or the like, and carrier waves of the P-side arm and the N-side arm will be described. To do.

図11は、動作できる単位変換器Mが偶数から奇数に変わった場合のキャリア波の変化を説明する図であり、(a)はM=4(偶数),キャリア位相差φ=π/MのP側アームのキャリア波を、(b)は、M=4(偶数),キャリア位相差φ=π/MのN側アームのキャリア波を、(c)はM=3(奇数),キャリア位相差φ=0のN側アームのキャリア波を、(d)はM=3(奇数),キャリア位相差φ=0のN側アームのキャリア波をそれぞれ表す。   FIG. 11 is a diagram for explaining the change of the carrier wave when the operable unit converter M changes from an even number to an odd number. FIG. 11A shows M = 4 (even number) and the carrier phase difference φ = π / M. The carrier wave of the P side arm, (b) is the carrier wave of the N side arm with M = 4 (even number) and carrier phase difference φ = π / M, (c) is M = 3 (odd number), carrier position The carrier wave of the N side arm with phase difference φ = 0, (d) represents the carrier wave of the N side arm with M = 3 (odd number) and carrier phase difference φ = 0.

故障が発生していない場合(偶数)、(a)に示すP側アームのキャリア波に対し、(b)に示すN側アームのキャリア波は、キャリア位相差φ=π/Mの位相差がある。   When no failure has occurred (even), the carrier wave of the N side arm shown in (b) of the carrier wave of the P side arm shown in (a) has a carrier phase difference φ = π / M. is there.

単位変換器数検出装置401(図5)は、単位変換器の異常・故障を検出し、動作している単位変換器の数、(k=1,2,3,…,M)を検出し、φ指令装置402に出力する。   The unit converter number detection device 401 (FIG. 5) detects an abnormality / failure of the unit converter and detects the number of unit converters in operation (k = 1, 2, 3,..., M). , Output to the φ command device 402.

φ指令装置402は、再度Mが偶数か奇数かを判断し、Mが偶数か奇数かに応じてP側アームとN側アームのキャリア位相差φを出力する。図11の例では、単位変換器k=4が故障し、動作できる単位変換器Mが、図11(a)(b)に示すM=4(偶数)から図11(c)(d)に示すM=3(奇数)に変わったことを表している。k=4が故障し、動作できる単位変換器Mが、図11(a)(b)に示すM=4(偶数)から図11(c)(d)に示すM=3(奇数)に変わった時、φ指令装置402は、故障が発生していない場合(偶数)のキャリア位相差φ=π/Mを、故障が発生した場合(奇数)のキャリア位相差φ=0に変える。図11(c)(d)に示すように、P側アームのキャリア波とN側アームのキャリア波のキャリア位相差φ=0とする。図11では、単位変換器k=4が故障したため、Mは4(偶数)から3(奇数)に変化し、φはπ/Mから0に変わった。   The φ command device 402 determines again whether M is an even number or an odd number, and outputs the carrier phase difference φ between the P side arm and the N side arm depending on whether M is an even number or an odd number. In the example of FIG. 11, the unit converter k = 4 fails, and the unit converter M that can operate is changed from M = 4 (even number) shown in FIGS. 11 (a) and 11 (b) to FIGS. 11 (c) and 11 (d). It shows that it changed to M = 3 (odd number) shown. The unit converter M that can operate because k = 4 has failed is changed from M = 4 (even) shown in FIGS. 11 (a) and 11 (b) to M = 3 (odd) shown in FIGS. 11 (c) and 11 (d). The φ command device 402 changes the carrier phase difference φ = π / M when no failure occurs (even number) to the carrier phase difference φ = 0 when a failure occurs (odd number). As shown in FIGS. 11C and 11D, the carrier phase difference φ = 0 between the carrier wave of the P-side arm and the carrier wave of the N-side arm. In FIG. 11, since the unit converter k = 4 has failed, M has changed from 4 (even) to 3 (odd), and φ has changed from π / M to 0.

θk指令装置403は、動作している単位変換器108の個数Mを単位変換器数検出装置405から取り込み、アーム内の単位変換器の位置kに応じて、アーム内の動作している各単位変換器のキャリア位相が2π/Mずつずれるよう指定する。
以上、Mが偶数から奇数、又は奇数から偶数に変わった時のゲートパルス生成部312の動作とキャリア波形を説明した。なお、図示は省略するが、このM=3(奇数)の状態から更に故障が発生し、M=2(偶数)となった場合、図11(a)(b)に示すようなキャリア位相差φ=π/Mに変わる。但し、M=2であるためM=4の場合よりキャリア位相差φは大きくなる。
* The θk command device 403 takes in the number M of unit converters 108 in operation from the unit converter number detection device 405, and operates each of the unit converters operating in the arm according to the position k of the unit converter in the arm. Specifies that the carrier phase of the unit converter is shifted by 2π / M.
The operation of the gate pulse generation unit 312 and the carrier waveform when M is changed from an even number to an odd number or from an odd number to an even number have been described above. Although illustration is omitted, when a failure further occurs from the state of M = 3 (odd number) and M = 2 (even number), the carrier phase difference as shown in FIGS. φ changes to π / M. However, since M = 2, the carrier phase difference φ is larger than when M = 4.

以上説明したように、本実施形態に係る電力変換装置102は、単位変換器の個数Mを検出する単位変換器数検出装置401と、Mが奇数の場合と偶数の場合とそれぞれに応じてP側アームとN側アームの位相差φを出力するφ指令部402と、アーム内の単位変換器の位置kに応じて、アームの各単位変換器のキャリア位相が2π/Mずつずれるように位相差指令値θkを指定するθk指令装置403と、キャリア波を生成するキャリア波生成部404と、単位変換器毎に該当する変調波とキャリア波を大小比較してゲートパルスを生成するゲートパルス生成部312を備える。 As described above, the power conversion device 102 according to the present embodiment includes the unit converter number detection device 401 that detects the number M of unit converters, and P depending on whether the number M is an odd number or an even number. In accordance with the φ command unit 402 that outputs the phase difference φ between the side arm and the N side arm and the position k of the unit converter in the arm, the carrier phase of each unit converter of the arm is shifted by 2π / M. Phase difference command value * θk is specified * θk command device 403, carrier wave generation unit 404 that generates a carrier wave, and a gate that generates a gate pulse by comparing the corresponding modulation wave and carrier wave for each unit converter A pulse generation unit 312 is provided.

θk指令装置403は、Mが奇数の場合と偶数の場合に応じてP側アームのキャリア波と、N側アームのキャリア波の間に位相差φを設定して、P側アームとN側アームの出力電圧パルスがずれるようスイッチングする。特に、θk指令装置403は、Mが偶数の場合には、P側アームとN側アームのキャリア位相差をπ/Mとし、また、Mが奇数の場合には、P側アームとN側アームのキャリア位相差をゼロに設定する。すなわち、単位変換器のパルス数をDとし、直列接続された双方向チョッパ型単位変換器の個数Mが奇数の時に限りP側アームとN側アームのキャリア位相差をゼロに設定し、また、Mが偶数の時はP側アームとN側アームのキャリア位相差をπ/Mに設定する。また、双方向チョッパ型単位変換器の単数故障などによりMが奇数から偶数、又はその逆に変わった場合、Mを常時監視し、変化時にP側アームとN側アームに上記キャリア位相差を指令する。 * The θk command device 403 sets a phase difference φ between the carrier wave of the P-side arm and the carrier wave of the N-side arm depending on whether M is an odd number or an even number, and the P-side arm and the N-side Switching is performed so that the output voltage pulse of the arm shifts. In particular, * .theta.k command device 403, if M is an even number, the carrier phase difference between the P-side arm and the N-side arm and [pi / M, also when M is odd, P-side arm and the N-side Set the carrier phase difference of the arm to zero. That is, the number of pulses of the unit converter is set to D, and the carrier phase difference between the P side arm and the N side arm is set to zero only when the number M of the series-connected bidirectional chopper type unit converters is an odd number. When M is an even number, the carrier phase difference between the P-side arm and the N-side arm is set to π / M. Also, when M changes from odd to even or vice versa due to a single failure of the bi-directional chopper type unit converter, M is constantly monitored, and the carrier phase difference is commanded to the P-side arm and N-side arm at the time of change. To do.

この構成により、1アームの単位変換器の個数Mが奇数である時もP側アームとN側アームの出力電圧が重ならないようキャリア位相を制御することができる。例えば、直列接続された双方向チョッパ型単位変換器の個数Mが奇数から偶数、又はその逆に変わった時にパルスタイミングの重なりを避けることができる。これにより、合計パルス数が従来の倍になり、高調波対策にかける費用等を減らすことができる。   With this configuration, the carrier phase can be controlled so that the output voltages of the P-side arm and the N-side arm do not overlap even when the number M of unit converters of one arm is an odd number. For example, overlapping of pulse timings can be avoided when the number M of bidirectionally connected chopper type unit converters connected in series is changed from odd to even or vice versa. As a result, the total number of pulses is doubled compared to the prior art, and the cost for taking measures against harmonics can be reduced.

(第2の実施形態)
第1の実施形態は、上下アームを持つMMC方式の電圧型電力変換装置に適用した例であるが、どのようなMMCにも適用することが可能である。
第2の実施形態は、本発明に係る電力変換装置をZC−MMCに適用した例である。
一般に、ZC−MMCは、第1アーム(P側アーム)と第2アーム(N側アーム)の接続点がない。第2の実施形態では、第1の実施形態の各構成要素を引用する説明の便宜上、単位変換器108を所定数直列に接続した単位変換器列を、RPアーム105RP、SPアーム105SP、TPアーム105TPと呼んでいる。
(Second Embodiment)
The first embodiment is an example applied to an MMC voltage-type power conversion device having upper and lower arms, but can be applied to any MMC.
2nd Embodiment is an example which applied the power converter device which concerns on this invention to ZC-MMC.
In general, the ZC-MMC has no connection point between the first arm (P side arm) and the second arm (N side arm). In the second embodiment, for convenience of description that cites each component of the first embodiment, a unit converter row in which a predetermined number of unit converters 108 are connected in series is connected to an RP arm 105RP, an SP arm 105SP, and a TP arm. It is called 105TP.

図12は、本発明の第2の実施形態に係るZC−MMCの構成を示す図である。図1と同一構成部分には、同一符号を付して重複箇所の説明を省略する。
図10に示すように、直流送電システムは、変圧器1001を介して交流系統101aに接続されるZC−MMC型電力変換装置1000を備える。
変圧器1001は、交流系統101a側を1次側とし、R点、S点、T点に接続されたΔ結線と、2次側をR′点、S′点、T′点に接続した千鳥形結線とを有し、直流端子N点は、変圧器1001千鳥形結線の中性点に接続されている。直流端子N点を中性点に接続することで、接点電位を安定化する。
FIG. 12 is a diagram showing a configuration of a ZC-MMC according to the second embodiment of the present invention. The same components as those in FIG. 1 are denoted by the same reference numerals, and description of overlapping portions is omitted.
As shown in FIG. 10, the DC power transmission system includes a ZC-MMC type power converter 1000 connected to the AC system 101a via a transformer 1001.
Transformer 1001 has AC connection 101a as the primary side, a Δ connection connected to R point, S point, and T point, and a staggered connection that connects the secondary side to R 'point, S' point, and T 'point. The DC terminal N point is connected to the neutral point of the transformer 1001 staggered connection. The contact potential is stabilized by connecting the DC terminal N point to the neutral point.

ZC−MMC型電力変換装置1000は、コンデンサを有する単位変換器108を所定数直列に接続した単位変換器列を複数列備える。図10では、上記単位変換器列は、RPアーム105RP、SPアーム105SP、及びTPアーム105TPである。また、上記単位変換器列の複数列は、3列(三相)である。
ZC−MMC型電力変換装置1000は、変圧器1001、RPアーム105RP、SPアーム105SP、TPアーム105TP、電圧センサ110,115、制御装置112、ゲート信号線113、及びコンデンサ電圧検出線114を備えている。
各アーム105RP、105SP、105TPは、そのアームを流れるアーム電流IRP、ISP、ITP(図示略)を検出する電流センサ111を備えており、検出結果を制御装置112に伝送する。なお、ZC−MMC型電力変換装置1000の構成のうち、制御装置112を除く部分が変換回路を構成する。
The ZC-MMC type power conversion apparatus 1000 includes a plurality of unit converter arrays in which a predetermined number of unit converters 108 each having a capacitor are connected in series. In FIG. 10, the unit converter rows are an RP arm 105RP, an SP arm 105SP, and a TP arm 105TP. Further, the plurality of unit converter rows are three rows (three phases).
The ZC-MMC type power conversion device 1000 includes a transformer 1001, an RP arm 105RP, an SP arm 105SP, a TP arm 105TP, voltage sensors 110 and 115, a control device 112, a gate signal line 113, and a capacitor voltage detection line 114. Yes.
Each of the arms 105RP, 105SP, and 105TP includes a current sensor 111 that detects arm currents IRP, ISP, and ITP (not shown) flowing through the arms, and transmits the detection result to the control device 112. Of the configuration of the ZC-MMC type power conversion device 1000, a portion excluding the control device 112 constitutes a conversion circuit.

制御装置112は、ZC−MMC型電力変換装置1000全体を制御する。制御装置109は、交流電圧VGR、VGS、VGT、アーム電流IRP、ISP、ITP、単位変換器108が出力するコンデンサ電圧VCjk(図2)をセル電圧検出線208と故障及び電圧信号検出線114を介して取り込み、ゲート信号GHjk、GLjk(図2)(j=RP,SP,TP,k=1,2,…,M)を、ゲート信号線113を介して単位変換器108に転送する。   The control device 112 controls the entire ZC-MMC type power conversion device 1000. The control device 109 supplies the AC voltage VGR, VGS, VGT, arm current IRP, ISP, ITP, the capacitor voltage VCjk (FIG. 2) output from the unit converter 108 to the cell voltage detection line 208 and the failure and voltage signal detection line 114. The gate signals GHjk and GLjk (FIG. 2) (j = RP, SP, TP, k = 1, 2,..., M) are transferred to the unit converter 108 via the gate signal line 113.

このように、本実施形態では、ZC−MMC型電力変換装置1000は、制御装置112のθk指令装置403(図4)が、単位変換器の個数Mを基に、単位変換器列の各単位変換器のキャリア位相が2π/Mずつずれるようにθkを指定するので、ZC−MMCにあっても第1の実施形態と同様の効果、すなわち、パルスタイミングの重なりを避けることができ、ノイズフィルタの小型化などのノイズ対策にかけるリソースを減らすことができる。 Thus, in the present embodiment, the ZC-MMC type power converter 1000 has the * θk command device 403 (FIG. 4) of the control device 112 configured so that each of the unit converter trains is based on the number M of unit converters. Since * θk is specified so that the carrier phase of the unit converter is shifted by 2π / M, the same effect as in the first embodiment, that is, overlapping of the pulse timing can be avoided even in ZC-MMC, Resources for noise countermeasures such as miniaturization of noise filters can be reduced.

[変形例]
(1)上記各実施形態では、図1に示すように、リアクトル107RP、SP、TP、RN、SN、TNが変圧器103の2次巻線に接続されている、すなわちR′点、S′点、T′点に接続している回路を例示しているが、リアクトル107RP、SP、TPが直流端子P点との間に、また、リアクトル107RN、SN、TNが直流端子N点との間に接続している回路でも同様の効果を得られる。
[Modification]
(1) In each of the above-described embodiments, as shown in FIG. 1, the reactors 107RP, SP, TP, RN, SN, and TN are connected to the secondary winding of the transformer 103, that is, the R ′ point, S ′ The circuit connected to the point T ′ is illustrated, but the reactors 107RP, SP, TP are between the DC terminal P point, and the reactors 107RN, SN, TN are between the DC terminal N point. A similar effect can be obtained with a circuit connected to the.

(2)上記各実施形態では、MMC方式の電圧型電力変換装置に適用した例であるが、どのようなMMCであってもよく、例えば図12のようなZC−MMCも含まれる。一般に、MMCは、レグに流れる過電流を制御するために各レグにリアクトルが必要である。本実施形態は、P側のアームとN側のアームを直列接続してレグを構成し、P側のアームとN側のアームの接続部分に交流端子を接続し、P側のアームの他端をP側の直流端子とし、N側のアームの他端をN側の直流端子とし、P側の端子を正側、N側の端子を負側としたレグを複数設ける電力変換装置であればよく、P側のアームとN側のアームを貫いて流れる循環電流を抑制するためのリアクトルは、必須の構成ではない。   (2) In each of the above embodiments, the present invention is an example applied to an MMC voltage-type power converter, but any MMC may be used, for example, a ZC-MMC as shown in FIG. In general, the MMC requires a reactor in each leg in order to control overcurrent flowing through the leg. In this embodiment, a P-side arm and an N-side arm are connected in series to form a leg, an AC terminal is connected to a connection portion between the P-side arm and the N-side arm, and the other end of the P-side arm Is a P-side DC terminal, the other end of the N-side arm is the N-side DC terminal, the P-side terminal is the positive side, and the N-side terminal is the negative side. Well, the reactor for suppressing the circulating current flowing through the P-side arm and the N-side arm is not an essential configuration.

(3)上記各実施形態では、電力変換装置102として三相電力系統に連系する三相MMCに適用例を示したが、同様の理由で、上記P側のアームとN側のアームが直列接続されたレグが1つの単相系統に連系する単相MMCにも適用可能である。   (3) In each of the above embodiments, the power conversion device 102 is applied to a three-phase MMC linked to a three-phase power system. However, for the same reason, the P-side arm and the N-side arm are connected in series. The present invention can also be applied to a single-phase MMC in which connected legs are connected to one single-phase system.

(4)上記各実施形態では、各単位変換器をPWM(Pulse-Width Modulation)制御している。各単位変換器に与えるキャリア波の位相を適切にシフトすることによって、MMCの出力電圧波形をマルチレベル波形にして交流出力の高調波成分を低減している。かかるマルチレベルの方法において、マルチレベル数、変調波周波数、搬送波周波数などはどのようなものでもよい。   (4) In each of the above embodiments, each unit converter is controlled by PWM (Pulse-Width Modulation). By appropriately shifting the phase of the carrier wave applied to each unit converter, the output voltage waveform of the MMC is changed to a multi-level waveform to reduce the harmonic component of the AC output. In such a multi-level method, any number of multi-levels, modulation wave frequencies, carrier frequencies, etc. may be used.

(5)上記各実施形態では、入力端子からの直流を交流に変換して出力端子から出力する例について説明したが、入力端子と出力端子の間で、交流を直流に電力変換する変換回路にも容易に適用可能である。例えば交流ラインと直流ラインとの間に接続されたスイッチング素子を、制御装置から出力される高周波パルスでスイッチングすることにより交流から直流に電力変換を行うことができる。   (5) In each of the above embodiments, an example in which direct current from the input terminal is converted into alternating current and output from the output terminal has been described. However, a conversion circuit that converts alternating current into direct current between the input terminal and the output terminal is used. Is also easily applicable. For example, power can be converted from alternating current to direct current by switching a switching element connected between the alternating current line and the direct current line with a high frequency pulse output from the control device.

本発明は上記の実施形態例に限定されるものではなく、特許請求の範囲に記載した本発明の要旨を逸脱しない限りにおいて、他の変形例、応用例を含む。
例えば、上記した実施形態例は本発明をわかりやすく説明するために詳細に説明したものであり、必ずしも説明した全ての構成を備えるものに限定されるものではない。また、ある実施形態例の構成の一部を他の実施形態例の構成に置き換えることが可能であり、また、ある実施形態例の構成に他の実施形態例の構成を加えることも可能である。また、各実施形態例の構成の一部について、他の構成の追加・削除・置換をすることが可能である。
The present invention is not limited to the above-described embodiments, and includes other modifications and application examples without departing from the gist of the present invention described in the claims.
For example, the above-described exemplary embodiments have been described in detail for easy understanding of the present invention, and are not necessarily limited to those having all the configurations described. Further, a part of the configuration of an embodiment can be replaced with the configuration of another embodiment, and the configuration of another embodiment can be added to the configuration of an embodiment. . Further, it is possible to add, delete, and replace other configurations for a part of the configuration of each exemplary embodiment.

また、上記の各構成、機能、処理部、処理手段等は、それらの一部又は全部を、例えば集積回路で設計する等によりハードウェアで実現してもよい。また、上記の各構成、機能等は、プロセッサがそれぞれの機能を実現するプログラムを解釈し、実行するためのソフトウェアで実現してもよい。各機能を実現するプログラム、テーブル、ファイル等の情報は、メモリや、ハードディスク、SSD(Solid State Drive)等の記録装置、又は、IC(Integrated Circuit)カード、SD(Secure Digital)カード、光ディスク等の記録媒体に保持することができる。また、本明細書において、時系列的な処理を記述する処理ステップは、記載された順序に沿って時系列的に行われる処理はもちろん、必ずしも時系列的に処理されなくとも、並列的あるいは個別に実行される処理(例えば、並列処理あるいはオブジェクトによる処理)をも含むものである。   Each of the above-described configurations, functions, processing units, processing means, and the like may be realized by hardware by designing a part or all of them with, for example, an integrated circuit. Further, each of the above-described configurations, functions, and the like may be realized by software for interpreting and executing a program that realizes each function by the processor. Information such as programs, tables, and files for realizing each function is stored in a memory, a hard disk, a recording device such as an SSD (Solid State Drive), an IC (Integrated Circuit) card, an SD (Secure Digital) card, an optical disk, etc. It can be held on a recording medium. Further, in this specification, the processing steps describing time-series processing are not limited to processing performed in time series according to the described order, but are not necessarily performed in time series, either in parallel or individually. The processing (for example, parallel processing or object processing) is also included.

また、制御線や情報線は説明上必要と考えられるものを示しており、製品上必ずしもすべての制御線や情報線を示しているとは限らない。実際には殆ど全ての構成が相互に接続されていると考えてもよい。   In addition, the control lines and information lines are those that are considered necessary for the explanation, and not all the control lines and information lines on the product are necessarily shown. Actually, it may be considered that almost all the components are connected to each other.

101a,101b 交流系統
102,102a,102b 電力変換装置
103,1001 変圧器
104R R相レグ
104S S相レグ
104T T相レグ
105RP RPアーム(単位変換器列)
105RN RNアーム(単位変換器列)
105SP SPアーム(単位変換器列)
105SN SNアーム(単位変換器列)
105TP TPアーム(単位変換器列)
105TN TNアーム(単位変換器列)
107 リアクトル(誘導性素子)
108 双方向チョッパ型単位変換器(セル)
112 制御装置
311 アーム電圧指令値生成部
312 ゲートパルス生成部
313 指令分配部
401 単位変換器数検出装置
402 φ指令部
403 θk指令部
404 キャリア波生成部
1000 ZC−MMC型電力変換装置
101a, 101b AC system 102, 102a, 102b Power converter 103, 1001 Transformer 104R R-phase leg 104S S-phase leg 104T T-phase leg 105RP RP arm (unit converter array)
105RN RN arm (unit converter row)
105SP SP arm (unit converter array)
105SN SN arm (unit converter line)
105TP TP arm (unit converter line)
105TN TN arm (unit converter row)
107 Reactor (inductive element)
108 Bidirectional chopper type unit converter (cell)
112 control device 311 arm voltage command value generation unit 312 gate pulse generation unit 313 command distribution unit 401 unit converter number detection device 402 φ command unit 403 * θk command unit 404 carrier wave generation unit 1000 ZC-MMC type power conversion device

Claims (8)

コンデンサを有する単位変換器を所定数直列に接続した単位変換器列を複数列備えて、入力端子と出力端子の間で、直流を交流に又は交流を直流に変換する変換回路と、
前記単位変換器の個数Mを検出する単位変換器数検出部と、
単位変換器列内の前記単位変換器の位置kに応じて、前記単位変換器列の各単位変換器のキャリア位相が2π/Mずつずれるように位相差指令値θkを指定するキャリア位相指令部と、
前記単位変換器毎に該当する変調波と生成したキャリア波とを大小比較してゲートパルスを生成するゲートパルス生成部と、を備え、
第1単位変換器列と第2単位変換器列とが直列接続されており、
前記Mが奇数の場合と偶数の場合とそれぞれに応じて前記第1単位変換器列と前記第2単位変換器列の位相差φを出力する位相差指令部をさらに備え、
前記キャリア位相指令部は、前記Mが奇数の場合と偶数の場合とに基づいて、前記第1単位変換器列のキャリア波と、前記第2単位変換器列のキャリア波の間に位相差φを設定して、前記第1単位変換器列と前記第2単位変換器列の出力電圧パルスがずれるようにする
ことを特徴とする電力変換装置。
A plurality of unit converter rows in which a predetermined number of unit converters each having a capacitor are connected in series, and a converter circuit that converts direct current to alternating current or alternating current to direct current between an input terminal and an output terminal;
A unit converter number detector for detecting the number M of the unit converters;
A carrier phase command that designates a phase difference command value * θk so that the carrier phase of each unit converter in the unit converter row is shifted by 2π / M according to the position k of the unit converter row in the unit converter row. And
E Bei and a gate pulse generator for generating a gate pulse and a carrier wave generated modulation wave to compares corresponding to each of the unit converter,
The first unit converter row and the second unit converter row are connected in series,
A phase difference command unit that outputs the phase difference φ between the first unit converter row and the second unit converter row according to the case where the M is an odd number and the even number;
The carrier phase command unit determines a phase difference φ between the carrier wave of the first unit converter row and the carrier wave of the second unit converter row based on the cases where M is an odd number and an even number. The output voltage pulses of the first unit converter row and the second unit converter row are shifted so that the power conversion device is set.
前記位相差指令部は、前記単位変換器数検出部の検出結果により前記Mが変わった時に、再度前記Mが奇数か偶数かを判断し、判断結果に基づいて位相差指令信号を出力する
ことを特徴とする請求項1に記載の電力変換装置。
The phase difference command unit determines again whether the M is an odd number or an even number when the M changes according to a detection result of the unit converter number detection unit, and outputs a phase difference command signal based on the determination result. The power conversion device according to claim 1 .
前記位相差指令部は、前記Mが偶数の場合には、前記第1単位変換器列と前記第2単位変換器列のキャリア位相差をπ/Mとし、また、前記Mが奇数の場合には、前記第1単位変換器列と前記第2単位変換器列のキャリア位相差をゼロに設定する
ことを特徴とする請求項1に記載の電力変換装置。
The phase difference command unit sets the carrier phase difference between the first unit converter row and the second unit converter row to π / M when M is an even number, and when M is an odd number. The power converter according to claim 1, wherein a carrier phase difference between the first unit converter array and the second unit converter array is set to zero.
前記位相差指令部は、前記Mが奇数の場合、前記第1単位変換器列の出力電圧と前記第2単位変換器列の出力電圧パルスとが重ならないように位相差φを指定する
ことを特徴とする請求項1に記載の電力変換装置。
The phase difference command unit designates the phase difference φ so that the output voltage of the first unit converter row and the output voltage pulse of the second unit converter row do not overlap when M is an odd number. The power converter according to claim 1, wherein
前記単位変換器列はアームであり、
前記変換回路は、第1のアームと第2のアームの一端同士を直列に接続してレグを構成し、前記第1のアームと前記第2のアームの接続部分に交流の前記出力端子を接続し、前記第1のアームの他端を前記入力端子のうちの正側の直流端子とし、前記第2のアームの他端を前記入力端子のうちの負側の直流端子としたモジュラー・マルチレベル・カスケード変換器である
ことを特徴とする請求項1乃至請求項のいずれか1項に記載の電力変換装置。
The unit converter row is an arm;
The conversion circuit is configured by connecting one end of a first arm and a second arm in series to form a leg, and connecting the AC output terminal to a connection portion of the first arm and the second arm. And the other end of the first arm is a positive DC terminal of the input terminals, and the other end of the second arm is a negative DC terminal of the input terminals. and electric power conversion device according to any one of claims 1 to 4, characterized in that the cascade is converter.
前記変換回路は、前記単位変換器列を3列と、前記単位変換器列に接続されたΔ結線及び千鳥形結線とを有する変圧器と、を備える零相キャンセル形モジュラー・マルチレベル・カスケード変換器である
ことを特徴とする請求項1乃至請求項4のいずれか1項に記載の電力変換装置。
The conversion circuit comprises a zero-phase cancel modular multilevel cascade conversion comprising: three units converter rows; and a transformer having a Δ connection and a staggered connection connected to the unit converter rows. The power conversion device according to any one of claims 1 to 4, wherein the power conversion device is a transformer.
前記第1のアームと前記第2のアームを貫いて流れる循環電流を抑制するための誘導性素子を前記レグの一部に備えることを特徴とする請求項記載の電力変換装置。 The power converter according to claim 5 , wherein an inductive element for suppressing a circulating current flowing through the first arm and the second arm is provided in a part of the leg. 電力変換装置に備わる制御装置が、
変換回路を介して、コンデンサを有する単位変換器を所定数直列に接続した単位変換器列を複数列備えて、入力端子と出力端子の間で、直流を交流に又は交流を直流に変換し、
単位変換器数検出部を介して、前記単位変換器の個数Mを検出し、
キャリア位相指令部を介して、単位変換器列内の前記単位変換器の位置kに応じて、前記単位変換器列の各単位変換器のキャリア位相が2π/Mずつずれるように位相差指令値θkを指定し、
ゲートパルス生成部を介して、前記単位変換器毎に該当する変調波と生成したキャリア波とを大小比較してゲートパルスを生成し、
第1単位変換器列と第2単位変換器列とが直列接続されており、
さらに位相差指令部を介して、前記Mが奇数の場合と偶数の場合とそれぞれに応じて前記第1単位変換器列と前記第2単位変換器列の位相差φを出力し、
前記キャリア位相指令部では、前記Mが奇数の場合と偶数の場合とに基づいて、前記第1単位変換器列のキャリア波と、前記第2単位変換器列のキャリア波の間に位相差φを設定して、前記第1単位変換器列と前記第2単位変換器列の出力電圧パルスがずれるようにする
ことを特徴とする電力変換装置の制御方法。
The control device provided in the power converter is
A plurality of unit converter rows in which a predetermined number of unit converters having capacitors are connected in series via a converter circuit, and convert direct current to alternating current or alternating current to direct current between the input terminal and the output terminal,
The number M of unit converters is detected through a unit converter number detection unit,
A phase difference command value so that the carrier phase of each unit converter in the unit converter array is shifted by 2π / M in accordance with the position k of the unit converter in the unit converter array via the carrier phase command unit. * Specify θk,
Via a gate pulse generator, the corresponding modulated wave for each unit converter and the generated carrier wave are compared in magnitude to generate a gate pulse,
The first unit converter row and the second unit converter row are connected in series,
Further, via the phase difference command unit, the phase difference φ between the first unit converter row and the second unit converter row is output according to the case where the M is an odd number and the even number, respectively.
In the carrier phase command unit, a phase difference φ between the carrier wave of the first unit converter array and the carrier wave of the second unit converter array is determined based on whether M is an odd number or an even number. by setting the control method of the first unit converter columns and the second unit converters column of the output voltage pulse characteristics and to that power converting apparatus <br/> to ensure that deviates.
JP2012248626A 2012-11-12 2012-11-12 Power conversion device and power conversion method Active JP6017272B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2012248626A JP6017272B2 (en) 2012-11-12 2012-11-12 Power conversion device and power conversion method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2012248626A JP6017272B2 (en) 2012-11-12 2012-11-12 Power conversion device and power conversion method

Publications (2)

Publication Number Publication Date
JP2014096969A JP2014096969A (en) 2014-05-22
JP6017272B2 true JP6017272B2 (en) 2016-10-26

Family

ID=50939608

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2012248626A Active JP6017272B2 (en) 2012-11-12 2012-11-12 Power conversion device and power conversion method

Country Status (1)

Country Link
JP (1) JP6017272B2 (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110190767A (en) * 2019-05-24 2019-08-30 华北电力大学 A kind of simplified method of multi-level inverter bridge arm suitable for real-time simulation
US10461662B1 (en) 2018-09-19 2019-10-29 Kabushiki Kaisha Toshiba AC/DC converter

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2016017517A1 (en) * 2014-08-01 2016-02-04 三菱電機株式会社 Power conversion device
JP6253548B2 (en) * 2014-08-25 2017-12-27 株式会社東芝 Power converter
JP6611547B2 (en) * 2015-10-09 2019-11-27 キヤノンメディカルシステムズ株式会社 Multi-stage inverter controller
AR107145A1 (en) * 2015-12-18 2018-03-28 Southwire Co Llc CURRENT INVERSORS OF SOLAR CELLS INTEGRATED TO A CABLE
CN106357141B (en) * 2016-09-29 2018-06-26 国网青海省电力公司经济技术研究院 A kind of brownout operation method of the HVDC systems based on mixed type MMC
CN107276444B (en) * 2017-06-09 2019-06-04 南京理工大学 Redundancy fault-tolerant PWM method and modular series connection inverter based on this method
JP6821268B2 (en) * 2017-11-16 2021-01-27 東芝三菱電機産業システム株式会社 Power converter
JP2020080627A (en) * 2018-11-14 2020-05-28 株式会社日立製作所 Power conversion device and power conversion method thereof
CN109921672B (en) * 2019-02-27 2020-07-03 上海宝准电源科技有限公司 Three-phase inverter minimum switching loss method based on double carrier waves and synthesized modulation waves
JP7249238B2 (en) * 2019-08-09 2023-03-30 東芝三菱電機産業システム株式会社 Series multiplex power converter
CN112803808B (en) * 2020-12-31 2022-04-08 东南大学溧阳研究院 Control method for reducing high-frequency pulsating current on direct current side of modular multilevel converter

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102005045091B4 (en) * 2005-09-21 2007-08-30 Siemens Ag Control method for redundancy use in case of failure of a multiphase power converter with distributed energy storage
JP2008099436A (en) * 2006-10-12 2008-04-24 Hitachi Ltd Power converter
JP5268739B2 (en) * 2009-03-30 2013-08-21 株式会社日立製作所 Power converter
JP5435464B2 (en) * 2009-09-30 2014-03-05 国立大学法人東京工業大学 Motor starting method
JP5455055B2 (en) * 2010-02-26 2014-03-26 国立大学法人東京工業大学 Power converter

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10461662B1 (en) 2018-09-19 2019-10-29 Kabushiki Kaisha Toshiba AC/DC converter
CN110190767A (en) * 2019-05-24 2019-08-30 华北电力大学 A kind of simplified method of multi-level inverter bridge arm suitable for real-time simulation

Also Published As

Publication number Publication date
JP2014096969A (en) 2014-05-22

Similar Documents

Publication Publication Date Title
JP6017272B2 (en) Power conversion device and power conversion method
JP6203353B2 (en) Power conversion device and power conversion method
US9036379B2 (en) Power converter based on H-bridges
JP6012387B2 (en) Power conversion device and power conversion method
Massoud et al. Three-phase, three-wire, five-level cascaded shunt active filter for power conditioning, using two different space vector modulation techniques
JP4811917B2 (en) Power converter
JP5721096B2 (en) Power converter
Choupan et al. A new structure for multilevel inverters with fault-tolerant capability against open circuit faults
CN108370221B (en) Power conversion device
BR102014011275B1 (en) multilevel power converter, and power conversion system
KR101862615B1 (en) Voltage source converter including hybrid active filter
US20170250621A1 (en) Converter for an ac system
WO2022024218A1 (en) Power conversion device
JP2016197940A (en) Power conversion system and method of controlling the same
Gaur et al. Various control strategies for medium voltage high power multilevel converters: A review
Ghias et al. Voltage balancing strategy for a five-level flying capacitor converter using phase disposition PWM with sawtooth-shaped carriers
Choi et al. Detection method of an open-switch fault and fault-tolerant strategy for a grid-connected T-type three-level inverter system
Yadav et al. Survey of open-circuit fault detection and localization methods applicable to cascaded H-bridge multilevel converters
Barwar et al. A multilevel PFC rectifier with sensor-less voltage balancing capability
CN111030497B (en) Three-phase four-leg inverter parallel system, control method thereof and electric energy management equipment
JP5490263B2 (en) Power converter
Salari et al. A novel nine-level boost inverter with reduced structure and simple DC link capacitor control
CN108604877B (en) Sub-module of chain-link converter
BANAEI et al. A ladder multilevel inverter topology with reduction of on-state voltage drop
CN113228493A (en) Composite power conversion system

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20150825

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20160518

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20160531

RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20160715

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20160725

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20160906

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20160928

R150 Certificate of patent or registration of utility model

Ref document number: 6017272

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150