JP6611523B2 - センサ入出力数低減回路およびセンサ入出力数低減回路を備えた表示装置 - Google Patents

Description

本発明は、液晶表示装置あるいは有機ＥＬ表示装置といった表示装置に内蔵されるタッチセンサなどのセンサ駆動技術に関し、特に、表示パネルと駆動ＩＣとの間の入出力数低減技術に関するものである。

表示装置にタッチ機能を内蔵する技術は、株式会社ジャパンディスプレイから、高解像度タブレット向けの「Ｐｉｘｅｌ Ｅｙｅｓ（登録商標）」として、表示パネルの内部にセンサ電極を内蔵する製品が発売されている。

また、本願の出願人は、「ＡＩＴ（Ａｄｖａｎｃｅｄ Ｉｎ−Ｃｅｌｌ Ｔｏｕｃｈ）」と呼ばれる新しいタッチ技術を開発している。図５は、ＡＩＴタッチセンサの配線に関する説明図である。ＡＩＴ技術は、画素表示面に約４ｍｍ角の透明電極を設け、その電極と指の間に形成される容量変化を検出することで、タッチがあったか否かと、そのタッチ強度を検出している。

各透明電極の大きさは、検出の細度と精度を決める重要な要素であり、この電極サイズを大きくすることは、細度と精度を低下させる要因となる。各センサ電極は、図５に示すように、Ｍ３（第３メタル）配線で接続され、パネル外部のＲｅａｄ Ｏｕｔ ＩＣ（ＲＯＩＣ）に接続されている（例えば、特許文献１参照）。

特開２０１４−１１５６１３号公報

しかしながら、従来技術には、以下のような課題がある。
図６は、従来型ＡＩＴ駆動ＩＣの配線構成を示した説明図である。タッチ用の各透明電極には、駆動ＩＣから信号が入力され、その電位の到達値を駆動ＩＣに伝えるための配線が接続されている。従って、センサの数だけ入出力パッドが必要となり、駆動ＩＣにセンサ（透明電極）数のパッド用面積が必要となる。

通常、パッド周りのレイアウト設計ルールは、ＴＦＴ周りのレイアウト設計ルールよりも大きなルール（配線幅や面積を大きくすること）が必要である。この結果、入出力パッド数が多くなるほど、駆動ＩＣチップ面積の有効活用度が低下し、無駄に大きな面積を含む駆動ＩＣとなり、コスト増加の元となる。

ビデオ信号用とセンサ信号用の入出力配線が接続されることで、駆動ＩＣとしては、大きな面積を有することが分かる。

近年、タッチ機能の高度化は目覚ましく、細いペン先の検知を実現すべく、センサ面積の最小化が推進されている。この結果、センサ数が増加し、それに伴う駆動入出力線の増加に至っている。

さらに、センサ数の増加に起因して、表示パネルとセンサ駆動ＩＣとの間のパッド数の増加、駆動ＩＣのピッチ面積の増加およびそれに伴うコストの増加にも繋がっている。従って、センサ入出力数の低減が求められている。

従来技術の問題点の発生原因を整理すると、以下の２点が挙げられる。
（１）タッチ機能の高度化に伴ってセンサ数が多くなると、センサ用の入出力線を直接駆動ＩＣに接続していることで、センサ入出力線の増加につながる。さらに、これに伴って、駆動ＩＣパッド数、および駆動ＩＣの面積が増加し、結果的にコストアップにつながってしまう。
（２）センサ入出力パッド数を低減させようとすると、表示面での検知精度が劣化する。また、検知精度を維持しようとすると、Ｈｏｖｅｒ Ｔｏｕｃｈ機能（Ｆｌｏａｔｉｎｇ Ｔｏｕｃｈ機能）が低下する。

本発明は、前記のような課題を解決するためになされたものであり、センサ精度を劣化させることなく、Ｈｏｖｅｒ精度の向上を図るとともに、駆動ＩＣ面積の縮小およびコスト低減を可能にするセンサ入出力数低減回路およびセンサ入出力数低減回路を備えた表示装置を得ることを目的とする。

本発明に係るセンサ入出力数低減回路は、表示パネルに内蔵される複数のセンサと、複数のセンサと電気的に接続されることで複数のセンサのそれぞれの検出結果を読み取る駆動ＩＣとの間に配置されるセンサ入出力数低減回路であって、複数のセンサは、２以上のセンサからなる複数のセンサ群にブロック化されており、表示パネル上で複数のセンサ群と駆動ＩＣとの間に設けられ、外部指令に応じて、ブロック化された複数のセンサ群のいずれか１つを順次選択切り替えして駆動ＩＣに接続するマルチプレクサを実現する薄膜トランジスタ回路を備え、複数のセンサのそれぞれの検出結果をブロック単位で読み出すことを可能とするものである。

本発明によれば、複数のセンサをブロック化し、ブロックごとに順次データを読み出せる回路を、マルチプレクサを用いて実現する回路構成を備えている。この結果、センサ精度を劣化させることなく、Ｈｏｖｅｒ精度の向上を図るとともに、駆動ＩＣ面積の縮小およびコスト低減を可能にするセンサ入出力数低減回路およびセンサ入出力数低減回路を備えた表示装置を得ることができる。

本発明の実施の形態１におけるセンサ入出力線数低減回路を適用した表示装置による配線構成を示した説明図である。 本発明の実施の形態１におけるセンサ入出力数低減回路を備えた表示装置によるＨｏｖｅｒ信号強さについて、表面からの距離依存性と、センサブロック数依存性に関するシミュレーション結果を示した図である。 本発明の実施の形態１に係るセンサ入出力数低減回路を備えた表示装置において、ブロック状にデータを読み出す一例を示した説明図である。 本発明の実施の形態１におけるマルチプレクサ回路とシフトレジスタ回路の具体的な配置例を示した図である。 ＡＩＴタッチセンサの配線に関する説明図である。 従来型ＡＩＴ駆動ＩＣの配線構成を示した説明図である。

以下、本発明のセンサ入出力数低減回路およびセンサ入出力数低減回路を備えた表示装置の好適な実施の形態につき、図面を用いて説明する。

実施の形態１．
図１は、本発明の実施の形態１におけるセンサ入出力線数低減回路を適用した表示装置による配線構成を示した説明図である。本実施の形態１における駆動ＩＣは、ビデオ信号を入力する従来のＤｉｓｐｌａｙ Ｄｒｉｖｅｒ ＩＣ（ＤＤＩＣ）の機能と、センサを駆動するＲｅａｄ Ｏｕｔ ＩＣ（ＲＯＩＣ）の機能の両方を含むものである。

本実施の形態１に係るセンサ入出力線数低減回路の主要ポイントを以下に示す。
・従来技術では、センサ線を駆動ＩＣに直接接続していた。これに対して、本実施の形態１におけるセンサ入出力線数低減回路は、パネル上に形成されたＴＦＴ（Ｔｈｉｎ Ｆｉｌｍ Ｔｒａｎｓｉｓｔｏｒ）を介して、駆動ＩＣに接続されている。ここで、ＴＦＴは、切り替え機能を有したマルチプレクサ（Ｍｕｌｔｉｐｌｅｘｅｒ：図１および後述する図３では、単に「Ｍｕｘ．」と省略して表記している）に相当する。

・マルチプレクサ用ＴＦＴは、同一パネル上に形成されたシフトレジスタ回路によって駆動され、時分割で、ＲＯＩＣと接続される。
・図１においては、本実施の形態１におけるセンサ入出力線数低減回路の具体的な接続構成として、（ａ）〜（ｃ）の３パターンを示している。

・図１（ａ）は、センサ線を左側に配置し、ビデオデータ線を右側に配置することで、信号線を２つに分離した場合を示している。この場合には、センサ配線の負荷のバランスは、悪いこととなる。

・図１（ｂ）は、センサ線を両側に配置し、ビデオデータ線を中央に配置することで、信号線を３つに分離した場合を示している。この場合は、先の図３（ａ）と比較して、負荷のバランスはよい。

・図１（ｃ）は、センサ線を両側に配置し、ビデオデータ線を中央に配置し、さらに、駆動ＩＣをセンサ線用の２つのＲＯＩＣと、ビデオデータ線用のＤＤＩＣとに分離した場合を示している。すなわち、図１（ｃ）では、駆動ＩＣの機能を特化して、３つのＩＣを個別配置している。この場合には、汎用ＩＣを使うこともできるため、コスト低下に有効である。

次に、本発明によるＨｏｖｅｒ機能の改善について、検証結果も含めて説明する。
図２は、本発明の実施の形態１におけるセンサ入出力数低減回路を備えた表示装置によるＨｏｖｅｒ信号強さについて、表面からの距離依存性と、センサブロック数依存性に関するシミュレーション結果を示した図である。

センササイズを、４×４、８×８、１２×１２、１６×１６、４×１２０の５通りのブロック化とし、表示装置の表面からの距離を、０、１、２、４ｍｍの４通りとし、Ｈｏｖｅｒ信号強さをシミュレーションにより求めた結果である。図２（ａ）は、シミュレーション結果をまとめた表であり、図２（ｂ）は、シミュレーション結果をグラフ化したものである。

Ｈｏｖｅｒ信号（感度）は、表面からの距離が遠くなるほど弱くなり、センサブロックが正方形でなるべく多くのブロック数でセンシングする方が、強いことがわかる。

つまり、タッチ精度を保ちつつ、Ｈｏｖｅｒ感度を向上させるためには、小さく分割したセンサ電極を同時に駆動し、見掛け上の電極サイズを大きくして駆動することが有効であることがわかる。

図３は、本発明の実施の形態１に係るセンサ入出力数低減回路を備えた表示装置において、ブロック状にデータを読み出す一例を示した説明図である。具体的には、ＡＩＴセンサにおいて、ブロック状に読み出す場合を例に、以下のような図３（ａ）から図３（ｃ）に分けて記載されている。

図３（ａ）は、センサ電極の配置図を示しており、縦２８×横２０、合計５６０個のセンサが表示装置に配置されている状態を示している。そして、本実施の形態１では、横５×縦４＝２０を１ブロックとして、ブロックごとにデータを一度に読み出す構成を示している。

図３（ｂ）は、ブロック化されたセンサからの読み出し方法を説明した図であり、センサ部を表示装置の左右で２つの領域に分割し、左右から２０個×２＝４０個のデータを一度に読み出す場合を示している。

２０個のセンサからなる１つのブロックは、上下方向に７つ存在しており、上部を読み出した後、順次下へ移動しながら、データが読み出されている。左側の分割領域と右側の分割領域のそれぞれでは、全部で７×２＝１４回のスキャンにより全データが読み出されることとなる。

図３（ｃ）は、センサ部から入出力パッドまでの配線の流れを示した図である。配線は、センサ部から左右に集められ、マルチプレクサに接続されている。そして、マルチプレクサは、シフトレジスタ回路によって順次「Ｏｎ」され、「Ｏｎ」された部分のデータが、パッドを介してＲＯＩＣに順次出力される。

図３（ｃ）に例示したシフトレジスタ回路は、１つのマルチプレクサ回路の左右に、それぞれ２つずつ、計４個、分散配置されている。

この図３のように、ブロック化されたセンサデータを順次読み出す回路構成とすることで、センサ数５６０個は変えることなく、パッド数およびセンサ配線数を、４０に縮小することができる。また、ブロック状に一度にデータを読み出せるので、先の図２を用いて説明したシミュレーション結果から明らかなように、Ｈｏｖｅｒ感度も大きくすることができる。

図４は、本発明の実施の形態１におけるマルチプレクサ回路とシフトレジスタ回路の具体的な配置例を示した図である。より具体的には、先の図３に示したようなブロック構成によるセンサ信号を順次読み出すための具体的な回路構成を示している。

左右のそれぞれの領域内の各ブロックは、縦に７つ、横に２つとして分割され、シフトレジスタ回路の出力ＢＬＫ１〜１４が順番に「Ｈ」となることで、１４個のブロックであるブロック１〜ブロック１４のセンシングデータが出力される。

例えば、左側の領域の１４ブロックを例にして説明すると、ＢＬＫ１＝「Ｈ」で、１４個のブロックのうちのブロック１から
Ｈ１〜Ｈ５×Ｖ１〜Ｖ４＝５×４＝２０
のセンサデータがそれぞれ出力される。

次に、ＢＬＫ２＝「Ｈ」で、１４個のブロックのうちのブロック２から
Ｈ１〜Ｈ５×Ｖ５〜Ｖ８＝２０
のセンサデータがそれぞれ出力される。

ＢＬＫ１〜７が順次「Ｈ」となった後は、ＢＬＫ８〜１４が順次「Ｈ」になり、左側の領域内のブロック８〜１４から、データが出力される。全部で７×２＝１４回のスキャンで、左右それぞれの領域内のデータ出力が終了する。

ＲＯＩＣからセンサを見た場合、従来は、駆動ＩＣ内のＢｕｌｋ Ｓｉ Ｔｒａｎｓｉｓｔｏｒによって駆動されていた。これに対して、本実施の形態１の場合には、性能が低いＴＦＴで駆動することが可能となる。

ここで、ＲＯＩＣにとっては、以下のような２点の問題がある。
（問題１）トランジスタの「Ｏｎ抵抗」が大きくなる
（問題２）ＴＦＴの特徴である飛び込み電圧が大きくなる。

これらの問題を回避するには、「Ｏｎ抵抗」を小さくし、飛び込み電圧を均一化することに配慮する必要があり、パターン設計が重要となる。「Ｏｎ抵抗」を小さくするためには、
ＧＷ／ＧＬ比＞１０
の条件を満たす必要がある。また、センシング時において、ビデオ信号がセンサ信号に与える影響を除くために、ビデオデータ線は、フローティングとしている。

上述した本実施の形態１に係るセンサ入出力数低減回路およびセンサ入出力数低減回路を備えた表示装置の特徴を整理すると、以下のようになる。
（１）センサ配線と駆動ＩＣとの間で、パネル基板上にマルチプレクサを実現するＴＦＴを設ける。
（２）ＴＦＴは、同一パネル基板上に作られたシフトレジスタ回路によってＯｎ／Ｏｆｆ駆動される。

（３）ＴＦＴのサイズは、ＯＮ抵抗を小さくするため、ＧＷ／ＧＬ比＞３０とする。
（４）シフトレジスタ回路は、１組の極性の異なるＣＬＫ、ＣＬＫＢ信号、センシング開始（Ｓｓｔ）、終了（Ｓｒｓｔ）を指示する信号で駆動される。
（５）センサからのデータ読み出しを、例えば、センサ電極５×４＝２０を１ブロックとして、ブロックを一度に読み出す方式にすることで、Ｈｏｖｅｒセンシング精度を向上させる。

（６）センシングは、それぞれのゲート線活性化後に行われ、１画面終了と同時に、全センサからのデータ読み出しを終える。
（７）センシング時、ビデオ信号のセンサ信号への影響を除くため、ビデオデータ線は、フローティングとする。

以上のように、実施の形態１によれば、複数のセンサをブロック化し、ブロックごとに順次データを読み出せる回路を、マルチプレクサおよびシフトレジスタを用いて実現している。この結果、以下のような優れた効果を得ることができる。
（効果１）センサ数は減らないため、検知精度維持が可能となる。
（効果２）センサをブロック化し、ブロックごとにデータを時分割多重して読み出せる構成とすることで、センサ内蔵パネルと駆動ＩＣとの間の入出力パッド数を劇的に減らすことができ、駆動ＩＣ面積の縮小化が可能となる。
（効果３）汎用ＩＣ化、多チップ化構成を採用することで、コスト削減が可能となる。
（効果４）センサからの信号読出しをブロック単位（広範囲面積）で取得できることにより、Ｈｏｖｅｒ機能の高精度化を図ることも実現できる。

なお、上述した実施の形態１では、マルチプレクサ（薄膜トランジスタ）とシフトレジスタによりセンサ入出力数低減回路を構成する場合について説明したが、本発明のセンサ入出力数低減回路は、この構成に限定されるものではない。シフトレジスタがない構成とし、駆動ＩＣからマルチプレクサを時分割駆動するようにして本発明のセンサ入出力数低減回路を実現することも可能であり、同様の効果を得ることができる。

Ｍｕｘ マルチプレクサ（薄膜トランジスタ回路）、ＳＲ シフトレジスタ

Claims (8)

1. 表示パネルに内蔵される複数のセンサと、前記複数のセンサと電気的に接続されることで前記複数のセンサのそれぞれの検出結果を読み取る駆動ＩＣとの間に配置されるセンサ入出力数低減回路であって、
   前記複数のセンサは、２以上のセンサからなる複数のセンサ群にブロック化されており、
   前記表示パネル上で前記複数のセンサ群と前記駆動ＩＣとの間に設けられ、外部指令に応じて、ブロック化された前記複数のセンサ群のいずれか１つを順次選択切り替えして前記駆動ＩＣに接続するマルチプレクサを実現する薄膜トランジスタ回路
   を備え、
   前記複数のセンサ群は、第１から第Ｌのセンサ群を含み、前記第１から第Ｌのセンサ群のうちの各々は、Ｍ×Ｎ個のセンサを含み、
   前記薄膜トランジスタ回路は、第１から第Ｌのブロックの信号にしたがい、前記検出結果を順次出力する第１から第Ｎの回路を含み、
   前記第１から第Ｎの回路のうちの各々は、第１から第Ｌのブロックの信号にしたがい、第１から第Ｍの検出結果を同時に出力し、前記複数のセンサのそれぞれの検出結果をブロック単位で読み出すことを可能とする、センサ入出力数低減回路。
2. 前記薄膜トランジスタ回路は、前記駆動ＩＣからの前記外部指令により時分割駆動されることで、前記マルチプレクサを実現する
   請求項１に記載のセンサ入出力数低減回路。
3. 前記表示パネル上に設けられ、前記外部指令を出力することで、前記複数のセンサ群が、時分割で順次前記駆動ＩＣに接続されるように前記薄膜トランジスタ回路を切り替え制御するシフトレジスタ回路
   をさらに備える請求項１に記載のセンサ入出力数低減回路。
4. 前記シフトレジスタ回路は、１組の極性の異なるＣＬＫ，ＣＬＫＢ信号と、センシングの開始、終了を指示する信号で駆動される
   請求項３に記載のセンサ入出力数低減回路。
5. 前記薄膜トランジスタ回路は、回路パターンサイズが
   ＧＷ／ＧＬ＞１０
   を満たす請求項１から４のいずれか１項に記載のセンサ入出力数低減回路。
6. 請求項１から５のいずれか１項に記載のセンサ入出力数低減回路を備えた表示装置。
7. 前記複数のセンサのそれぞれは、ＡＩＴタッチセンサである
   請求項６に記載のセンサ入出力数低減回路を備えた表示装置。
8. 前記複数のセンサによるセンシング時には、前記表示パネルに設けられたビデオデータ線は、フローティングとする
   請求項６又は７に記載のセンサ入出力数低減回路を備えた表示装置。

Images