JP6610812B2 - Semiconductor device manufacturing method, vacuum processing apparatus, and substrate processing apparatus - Google Patents
Semiconductor device manufacturing method, vacuum processing apparatus, and substrate processing apparatus Download PDFInfo
- Publication number
- JP6610812B2 JP6610812B2 JP2019002112A JP2019002112A JP6610812B2 JP 6610812 B2 JP6610812 B2 JP 6610812B2 JP 2019002112 A JP2019002112 A JP 2019002112A JP 2019002112 A JP2019002112 A JP 2019002112A JP 6610812 B2 JP6610812 B2 JP 6610812B2
- Authority
- JP
- Japan
- Prior art keywords
- film
- substrate
- mask
- etching
- wafer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Landscapes
- Drying Of Semiconductors (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Description
本発明は、半導体装置を製造するための基板上に形成された被エッチング膜を、エッチングマスクを用いてエッチングする技術に関する。 The present invention relates to a technique for etching a film to be etched formed on a substrate for manufacturing a semiconductor device using an etching mask.
多層化された半導体装置の製造において、動作速度を向上させるために基板である半導体ウエハ(以下、ウエハと記載する)に形成された層間絶縁膜の寄生容量を小さくする手法として、多孔質の低誘電率膜が使用されている。この種の膜としては、例えばシリコン、炭素及び酸素を含み、Si‐C結合を有するSiOC膜が挙げられる。SiOC膜は、配線材料である例えば銅を埋め込むために、レジストマスク及び下層マスクを用いて、CF系のガスである例えばCF4ガスのプラズマによりエッチングが行われ、次いで酸素ガスのプラズマによりレジストマスクのアッシングが行われる。 As a technique for reducing the parasitic capacitance of an interlayer insulating film formed on a semiconductor wafer as a substrate (hereinafter referred to as a wafer) in order to improve the operation speed in the manufacture of a multilayered semiconductor device, a porous low A dielectric film is used. Examples of this type of film include a SiOC film containing silicon, carbon, and oxygen and having a Si—C bond. The SiOC film is etched by using, for example, CF 4 gas, which is a CF-based gas, using a resist mask and a lower layer mask in order to embed, for example, copper, which is a wiring material. Ashing is performed.
ところでSiOC膜に対してエッチングやアッシングなどのプラズマ処理を行う場合、プラズマに曝されたSiOC膜の露出面、即ち凹部の側壁及び底面において、プラズマによって例えばSi−C結合が切れてCが膜中から脱離する。Cの脱離によって不飽和結合手の生成したSiは、その状態では不安定であるため、その後例えば大気中の水分等と結合してSi−OHとなる。 By the way, when plasma processing such as etching or ashing is performed on the SiOC film, for example, Si—C bonds are broken by plasma on the exposed surface of the SiOC film exposed to the plasma, that is, the side wall and the bottom surface of the recess, and C is in the film Detach from. Since the Si generated by the bond of C due to the elimination of C is unstable in that state, it is subsequently combined with, for example, moisture in the atmosphere to become Si—OH.
このようにプラズマ処理によって、SiOC膜の露出面にはダメージ層が形成されてしまうが、このダメージ層は炭素の含有量が低下していることから、誘電率が上昇してしまう。配線パターンの線幅の微細化及び配線層や絶縁膜等の薄膜化が進んでいることから、ウエハ全体に対して表面部の与える影響の割合が大きくなっており、表面部といえどもその誘電率の上昇により半導体装置の特性が設計値から外れてしまう要因の一つになる。また、上記のようにプラズマを形成することによりSiOC膜のエッチングに用いたマスクの除去を行っているが、より簡易な方法でマスクの除去を行うことが望ましい。 As described above, a damaged layer is formed on the exposed surface of the SiOC film by the plasma treatment, but since the damaged layer has a reduced carbon content, the dielectric constant increases. Since the line width of the wiring pattern is becoming finer and the thickness of the wiring layer and insulating film is being reduced, the proportion of the influence of the surface portion on the entire wafer has increased, and even the surface portion has its dielectric properties. The increase in the rate becomes one of the factors that cause the characteristics of the semiconductor device to deviate from the design value. Further, although the mask used for etching the SiOC film is removed by forming plasma as described above, it is desirable to remove the mask by a simpler method.
特許文献1には、基板上の多孔質の低誘電率膜の孔部に事前にPMMA(アクリル樹脂)を埋め込み、低誘電率膜に対してエッチングなどの処理を行った後、基板を加熱し、溶剤を供給し、更にマイクロ波を供給してPMMAを除去する技術が記載されている。しかしながらPMMAを除去するためには、プラズマにより20分程度もの長い時間をかける必要があり、また400℃以上の温度まで基板を加熱しなければならないことから、基板に既に形成されている素子部分に悪影響を与える懸念が大きいという課題がある。
In
本発明はこのような事情の下になされたものであり、その目的は、基板に形成された被エッチング膜をエッチングするためのマスクを当該エッチングを行った後に、簡易な手法で、被エッチング膜のダメージが抑えられるように除去することができる技術を提供することにある。 The present invention has been made under such circumstances, and an object of the present invention is to perform etching on a mask for etching a film to be etched formed on a substrate by a simple method after performing the etching. It is an object of the present invention to provide a technique that can be removed so as to suppress damage.
本発明の半導体装置の製造方法は、基板に対して処理を行い、半導体装置を製造する方法において、
被エッチング膜が形成された基板の表面に重合用の原料であるイソシアネートとアミンとを供給して、尿素結合を有する重合体からなるマスク用の膜を形成する工程と、
前記マスク用の膜にエッチング用のパターンを形成する工程と、
次いで前記パターンを用いて前記被エッチング膜を処理ガスによりエッチングする工程と、
その後、前記基板を加熱して前記重合体を解重合して前記マスク用の膜を除去する工程と、
を含み、
前記イソシアネートはイソシアネート基を1つのみ有する一官能性分子であるか、あるいは前記アミンはアミノ基を1つのみ有する一官能性分子であることを特徴とする。
A method for manufacturing a semiconductor device of the present invention is a method for processing a substrate and manufacturing a semiconductor device.
Supplying a polymerization raw material isocyanate and amine to the surface of the substrate on which the film to be etched is formed, and forming a mask film made of a polymer having a urea bond;
Forming an etching pattern on the mask film;
Next, etching the film to be etched with a processing gas using the pattern;
Thereafter, the step of heating the substrate to depolymerize the polymer and removing the mask film;
Including
The isocyanate is a monofunctional molecule having only one isocyanate group, or the amine is a monofunctional molecule having only one amino group.
本発明の真空処理装置は、イソシアネートとアミンとを重合させて形成された尿素結合を有する重合体からなるマスク用の膜が被エッチング膜の上に形成され、前記マスク用の膜の上にマスクパターンを形成している膜が積層されている基板を、真空容器内にて処理ガスによりエッチングして前記マスクパターンを前記マスク用の膜に転写するための第1のエッチング処理モジュールと、
第1のエッチング処理モジュールにてエッチングされた基板を、真空容器内にて前記マスク用の膜をマスクとして処理ガスにより被エッチング膜をエッチングするための第2のエッチング処理モジュールと、
前記第2のエッチング処理モジュールにてエッチングされた後の基板を真空容器内にて加熱して前記マスク用の膜を解重合して除去するための除去モジュールと、
を備え、
前記イソシアネートはイソシアネート基を1つのみ有する一官能性分子であるか、あるいは前記アミンはアミノ基を1つのみ有する一官能性分子であることを特徴とする。
In the vacuum processing apparatus of the present invention, a mask film made of a polymer having a urea bond formed by polymerizing isocyanate and amine is formed on a film to be etched, and the mask film is formed on the mask film. A first etching processing module for etching a substrate on which a film forming a pattern is laminated with a processing gas in a vacuum container to transfer the mask pattern to the mask film;
A second etching processing module for etching a substrate to be etched with a processing gas in a vacuum vessel using the mask film as a mask in a substrate etched by the first etching processing module;
A removal module for heating the substrate after being etched in the second etching processing module in a vacuum vessel to depolymerize and remove the mask film;
With
The isocyanate is a monofunctional molecule having only one isocyanate group, or the amine is a monofunctional molecule having only one amino group .
本発明の基板処理装置は、被エッチング膜が形成された基板の表面に、イソシアネート、アミンを各々液体またはミストとして供給して尿素結合を有する重合体からなるマスク用の膜を形成するための成膜部と、
前記マスク用の膜が成膜された基板にレジストを塗布するためのレジスト塗布部と、
レジストが塗布された基板を加熱処理する露光前の加熱処理部と、
露光後の基板を加熱処理する露光後の加熱処理部と、
加熱処理された基板を現像するための現像処理部と、
基板を処理する各部の間の搬送を行うための搬送機構と、を備え、
前記イソシアネートはイソシアネート基を1つのみ有する一官能性分子であるか、あるいは前記アミンはアミノ基を1つのみ有する一官能性分子であることを特徴とする。
The substrate processing apparatus of the present invention, the surface of the substrate film to be etched is formed, Lee isocyanate, amine to form a film for mask made of polymer supplied to having a urea bond as each liquid or mist A film forming unit;
A resist coating section for coating a resist on the substrate on which the mask film is formed;
A pre-exposure heat treatment part that heat-treats the substrate coated with the resist;
A post-exposure heat treatment section that heat-treats the substrate after exposure;
A development processing unit for developing the heat-treated substrate;
A transport mechanism for transporting between each part that processes the substrate,
The isocyanate is a monofunctional molecule having only one isocyanate group, or the amine is a monofunctional molecule having only one amino group.
本発明によれば、被エッチング膜が形成された基板の表面に重合用の原料を供給して、尿素結合を有する重合体からなるマスク用の膜を形成する。そして、当該マスク用の膜に形成したエッチング用のパターンを用いて前記被エッチング膜をエッチングした後は、前記基板を加熱し、前記重合体を解重合して前記マスク用の膜を除去する。従って、マスク用の膜を除去するためのプラズマを形成する必要が無い。そのために、当該プラズマによって被エッチング膜がダメージを受けることを防ぐことができ、当該マスク用の膜の除去処理を簡易に行うことができる。 According to the present invention, a raw material for polymerization is supplied to the surface of a substrate on which a film to be etched is formed, and a film for a mask made of a polymer having a urea bond is formed. Then, after etching the film to be etched using the etching pattern formed on the mask film, the substrate is heated to depolymerize the polymer and remove the mask film. Therefore, it is not necessary to form plasma for removing the mask film. Therefore, the film to be etched can be prevented from being damaged by the plasma, and the removal process of the mask film can be easily performed.
本発明の半導体装置の製造方法を半導体装置の配線を形成する工程に適用した実施形態について説明する。この配線の形成工程は、基板であるウエハWに対して行われるデュアルダマシンである。図1〜図5は、下層側の回路部分に上層側の回路部分を形成する様子を段階的に示す説明図であり、11は下層側の例えば層間絶縁膜、12は層間絶縁膜11に埋め込まれた配線材料、13はエッチング時のストッパーの機能を持つエッチングストッパー膜である。エッチングストッパー膜13は、例えばSiC(炭化ケイ素)やSiCN(炭化窒化ケイ素)などにより形成されている。
An embodiment in which the method for manufacturing a semiconductor device of the present invention is applied to a process for forming wiring of a semiconductor device will be described. This wiring formation process is dual damascene performed on the wafer W as a substrate. FIG. 1 to FIG. 5 are explanatory views showing step by step how the upper circuit portion is formed in the lower circuit portion, 11 is an interlayer insulating film on the lower layer side, and 12 is embedded in the
エッチングストッパー膜13の上には、層間絶縁膜である低誘電率膜20が形成されている。低誘電率膜20としては、この例ではSiOC膜が用いられ、SiOC膜は例えばDEMS(Diethoxymethylsilane)をプラズマ化してCVD(Chemical Vapor Deposition)法により成膜される。従って、低誘電率膜20は主成分として、シリコン、炭素及び酸素を含んでいる。なお下層側の層間絶縁膜11についても例えばSiOC膜が用いられる。
On the
本実施形態では、ウエハWの表面において図1(a)に示すように下層側の回路部分が形成され、この回路部分の上に低誘電率膜20が形成されている状態から処理が始まり、この低誘電率膜20にビアホール及びトレンチ(配線埋め込み用の溝)が形成された後、配線が埋め込まれるまでの処理を説明する。
先ず図1(b)に示すように低誘電率膜20の表面に、トレンチに対応する部位が開口する例えばTiN(チタンナイトライド)膜からなるエッチング用のパターンマスクであるハードマスク22が公知の手法により形成される。
In the present embodiment, the processing starts from a state in which a lower circuit portion is formed on the surface of the wafer W as shown in FIG. 1A, and the low dielectric
First, as shown in FIG. 1B, a
続いて、ハードマスク22及び低誘電率膜20上に、ビアホールをエッチングするときのマスクとなるマスク用の膜として、ポリ尿素膜23が形成される(図1(c))。このポリ尿素膜23については、図6に一例を示すように、原料モノマーであるイソシアネート及びアミンを、尿素結合が形成されるように共重合させることにより形成することができる。なお、Rは例えばアルキル基(直鎖状アルキル基または環状アルキル基)またはアリール基であり、nは2以上の整数である。
Subsequently, a
アミンとしては、例えば脂環式化合物または脂肪族化合物を用いることができ、当該脂環式化合物としては、例えば1,3−ビス(アミノメチル)シクロヘキサン(H6XDA)が、当該脂肪族化合物としては、例えば1,12−ジアミノドデカン(DAD)が夫々挙げられる。
イソシアネートとしては、例えば脂環式化合物、脂肪族化合物、芳香族化合物などを用いることができる。当該脂環式化合物としては、例えば1,3−ビス(イソシアネートメチル)シクロヘキサン(H6XDI)が、当該脂肪族化合物としては、例えばヘキサメチレンジイソシアネートが夫々挙げられる。
As the amine, for example, an alicyclic compound or an aliphatic compound can be used. As the alicyclic compound, for example, 1,3-bis (aminomethyl) cyclohexane (H6XDA) is used, and as the aliphatic compound, An example is 1,12-diaminododecane (DAD).
As isocyanate, an alicyclic compound, an aliphatic compound, an aromatic compound etc. can be used, for example. Examples of the alicyclic compound include 1,3-bis (isocyanatomethyl) cyclohexane (H6XDI), and examples of the aliphatic compound include hexamethylene diisocyanate.
上記の原料モノマーを含むガスをウエハWに供給して、蒸着重合によりポリ尿素膜23を形成するためのCVD装置3を図7に示しておく。30は真空雰囲気を区画する真空容器であり、図中39は当該真空雰囲気を形成するために真空容器30内を排気する排気機構である。31a、32aは夫々原料モノマーであるイソシアネート及びアミンを液体で収容する原料供給源であり、イソシアネートの液体及びアミンの液体は供給管31b、32bに介在する気化器31c、32cにより気化され、各蒸気が、ガス吐出部であるシャワーヘッド33に導入される。
FIG. 7 shows a CVD apparatus 3 for supplying the gas containing the raw material monomer to the wafer W and forming the
シャワーヘッド33は、下面に多数の吐出孔が形成されており、イソシアネートの蒸気及びアミンの蒸気を別々の吐出孔から処理雰囲気に吐出するように構成されている。ウエハWは、温調機構を備えた載置台34に載置される。そして、真空容器30内を所定の圧力の真空雰囲気とした状態で、ウエハWに対してイソシアネートの蒸気及びアミンの蒸気が供給されて、ウエハW表面で蒸着重合され、既述のポリ尿素膜23が形成される。このように蒸着重合させるときの真空容器30内の温度は、原料モノマーの種類に応じて定めることができ、例えば40℃〜150℃とすることができる。例えば原料モノマーの蒸気圧が比較的低い場合にはウエハWの比較的温度は高い方が好ましく、例えば原料モノマーの蒸気圧が比較的高い場合にはウエハWの温度は比較的低い方が好ましい。ポリ尿素膜23の膜厚は、例えばポリ尿素膜23の屈折率や消衰係数に応じて定めることができる。
The
このポリ尿素膜23の形成後は、当該ポリ尿素膜23上にマスク膜24が形成され、マスク膜24は例えばSiO2(酸化シリコン)膜であり、例えばシリコン系の反射防止膜を用いることができる。マスク膜24は、例えば減圧化学気相堆積法(LPCVD:Low Pressure Chemical Vapor Deposition)やALD(Atomic Layer Deposition)により形成される。LPCVDによって、マスク膜24としてSiO2(酸化シリコン)膜を形成する場合、原料ガスとしては、例えばシランガス及び酸化ガスが用いられる。
After the formation of the
続いて、マスク膜24上に、レジスト膜26が形成される。そしてレジスト膜26が露光、現像されることにより、ビアホールに対応する部位に開口部27が設けられるレジストパターンが形成され(図2(e))、このレジストパターンを用いてマスク膜24がエッチングされる(図2(f))。
Subsequently, a resist
このエッチングについては、マスク膜24がSiO2膜である場合、例えばCH3Fガスをプラズマ化して得たプラズマにより行う。さらにマスク膜24をマスクとして、ポリ尿素膜23をエッチングすることで、ビアホールに対応する部位に開口部28が形成される(図3(g))。このときエッチングとしては、例えばO2(酸素)ガス、CO2(二酸化炭素)ガス、NH3(アンモニア)ガスあるいはN2(窒素)ガスとH2(水素)ガスとの混合ガスをプラズマ化して得たプラズマにより行うことができる。続いてポリ尿素膜23をエッチングマスクとして用い、低誘電率膜20をエッチングし、ビアホール29を形成する(図3(h))。低誘電率膜20、この例ではSiOC膜をエッチングする手法としては、処理ガスである例えばC6F6ガスをプラズマ化して得たプラズマにより行うことができ、この場合、更に微量の酸素ガスを添加するようにしてもよい。なお、ポリ尿素膜23上のマスク膜24は、このエッチング工程で除去される。
When the
その後、ビアホール29の底部のエッチングストッパー膜13がエッチングして除去される。このエッチングは、エッチングストッパー膜13が例えばSiC膜である場合には、例えばCF4ガスをプラズマ化して得たプラズマにより行うことができる。
ポリ尿素膜23を形成してから、この段階までに行われる各プロセスは、ポリ尿素が解重合する温度よりも低い温度で実施されることが必要である。従って、各膜をエッチングする際のウエハWの処理温度は、例えば100℃以下であり、CVDやALDにより各膜を形成する場合におけるウエハWの処理温度は例えば室温〜200℃である。
Thereafter, the
Each process performed after the formation of the
然る後、ポリ尿素膜23が除去される(図4(i))。ポリ尿素は、300℃以上、例えば350℃に加熱するとアミンに解重合して蒸発するが、ウエハW上に既に形成されている素子部分、特に銅配線に悪影響を与えないようにするためには、400℃以下、例えば390℃以下で加熱することが好ましく、例えば300℃〜350℃で加熱することがより好ましい。ポリ尿素の解重合を行う時間、例えば300℃〜400℃で加熱する時間は、素子への熱的ダメージを抑えるという観点から、例えば5分以下が好ましい。従って加熱レシピの好ましい例としては、350℃、5分以下を挙げることができる。加熱の手法としては、赤外線ランプを用いてもよいし、ヒーターを内蔵した載置台の上にウエハWを載せて加熱するようにしてもよい。加熱雰囲気は例えば窒素ガスなどの不活性ガス雰囲気とされる。
Thereafter, the
次にビアホール29を形成したプロセスと同様にして、ハードマスク22を用いて低誘電率膜20がエッチングされ、ビアホール29を囲む領域にトレンチ2Aが形成される(図4(j))。その後、ハードマスク22が除去される(図5(k))。ハードマスク22がTiN膜であるときには、例えば硫酸、過酸化水素水及び水の混合溶液をエッチング液としてウエットエッチングにより除去することができる。続いてビアホール29及びトレンチ2Aに銅が埋め込まれ、余分な銅がCMP(Chemical Mechanical Polishing)により除去されて銅配線2Bが形成され、上層の回路部分が形成される(図5(l))。図5(l)では省略しているが、銅配線2Bが形成される前に、ビアホール29及びトレンチ2A内に例えばTiとTiONとの積層膜からなるバリアメタル層と銅からなるシード層が形成される。
Next, in the same manner as the process for forming the via
以上の手法によれば、ウエハWに形成された低誘電率膜20をエッチングする際のエッチングマスクとなるポリ尿素膜23を蒸着重合により形成し、低誘電率膜20をエッチングしてビアホール29を形成する。その後、ウエハWを400℃未満の温度で加熱してポリ尿素を解重合させ、ポリ尿素膜23を除去する。従って、低誘電率膜20のエッチングマスクを除去するにあたり、低誘電率膜20をプラズマに曝す必要が無いため、低誘電率膜20の表面が受けるダメージが抑制される。結果として、低誘電率膜20の誘電率の上昇が抑制されるため、配線間の容量の増大を防ぐことができるので、ウエハWから信頼性の高い半導体製品を製造することができる。また、低誘電率膜20をプラズマに曝す必要が無いということは、低誘電率膜20とポリ尿素膜23との間に当該ポリ尿素膜23を除去するにあたり低誘電率膜20をプラズマから保護するための膜を設ける必要が無いということである。そのため、以上の手法によれば、処理工程の増加が抑制されることになる。また、ポリ尿素膜23を除去するためにプラズマを用いる必要が無いため、このポリ尿素膜23の除去を簡易に行うことができ、この除去処理を行う解重合モジュール50の構成を簡素なものとすることができる。また、ポリ尿素についてはアミド基を含んでおり、一のポリマーを構成するアミド基と他のポリマーを構成するアミド基との間に水素結合が形成されるので、比較的高い耐薬品性及び200℃程度という実用上十分な耐熱性を有する。つまり、ポリ尿素膜23はマスクとして好適な性質を備えている。
According to the above method, the
続いて、上記の一連の処理において、レジストパターンが形成されてからポリ尿素膜23が解重合されるまでの処理を行う真空処理装置4について、図8の平面図を参照しながら説明する。真空処理装置4は、その内部雰囲気が例えば乾燥した窒素ガスにより常圧雰囲気とされる横長の常圧搬送室41を備え、常圧搬送室41の手前には、キャリアCを載置するための搬入出ポート42が左右方向に並べて設置されている。常圧搬送室41の正面壁には、前記キャリアCの蓋と一緒に開閉されるドア43が取り付けられている。常圧搬送室41内には、ウエハWを搬送するための関節アームで構成された第1の搬送機構44が設けられている。さらに、常圧搬送室41の搬入出ポート42側から見て左側壁には、ウエハWの向きや偏心の調整を行うアライメント室45が設けられている。
Next, the vacuum processing apparatus 4 that performs the processing from the formation of the resist pattern until the
常圧搬送室41における搬入出ポート42の反対側には、例えば2個のロードロック室46A、46Bが左右に並ぶように配置されている。ロードロック室46A、46Bと常圧搬送室41との間には、ゲートバルブ47が設けられている。ロードロック室46A、46Bの常圧搬送室41側から見て奥側には、真空搬送室48がゲートバルブ49を介して配置されている。
On the opposite side of the carry-in / out
真空搬送室48には、ゲートバルブ4Aを介して、2つのエッチング処理モジュール5及び2つの解重合モジュール50が接続されている。真空搬送室48には、関節アームからなる2本の搬送アームを備えた第2の搬送機構4Bが設けられており、第2の搬送機構4Bにより、ロードロック室46A、46B、エッチング処理モジュール5及び解重合モジュール50間でウエハWの受け渡しが行われる。
Two
続いて、エッチング処理モジュール5について、縦断側面図である図9を参照しながら説明する。このエッチング処理モジュール5は、容量結合プラズマを形成し、既述のプラズマによる各エッチング処理を行うことができるように構成されている。図中51は接地された処理容器であり、図8で説明したゲートバルブ4Aを介して真空搬送室48に接続されている。処理容器51内は、排気機構59によって内部が排気されることで、所望の圧力の真空雰囲気とされる。
Next, the
図中52はウエハWが載置される載置台であり、ウエハWを加熱するための図示しないヒーターが埋設されている。載置台52は、処理容器51の底面上に電気的に接続されて配置されており、下部電極としての役割を果たし、アノード電極として機能する。また、載置台52は第2の搬送機構4Bとの間でウエハWの受け渡しができるように、載置台52の表面において突没し、ウエハWの裏面を支持する昇降ピンを備えるが、図示は省略している。
In the figure,
載置台52の上方にはこの載置台52の上面と対向するように、シャワーヘッド53が設けられている。図中54は絶縁部材であり、シャワーヘッド53と処理容器51とを絶縁する。シャワーヘッド53には、プラズマ発生用の高周波電源55が接続されており、シャワーヘッド53はカソード電極として機能する。図中56はガス供給部であり、既述の各膜のエッチングに用いられるエッチングガスを独立して、シャワーヘッド53内に設けられる拡散空間57に供給する。拡散空間57に供給されたエッチングガスは、シャワーヘッド53の吐出口からシャワー状にウエハWに供給される。このようにウエハWにエッチングガスが供給されるときに高周波電源55がオンになり、電極間に電界が形成されてエッチングガスがプラズマ化することで、ウエハW表面における膜のエッチングが行われる。
A
次に、ポリ尿素膜23を除去する除去モジュールである解重合モジュール50について説明する。この解重合モジュール50は、エッチング処理モジュール5と同様に、内部が真空雰囲気とされる処理容器51を備える。つまり、解重合モジュール50は、エッチング処理モジュール5とは別個の処理容器51を備えている。そして、解重合モジュール50の処理容器51内においても、エッチング処理モジュール5の処理容器51内と同様に、ヒーターを備える載置台52が設けられており、当該載置台52に載置されたウエハWは既述した温度に加熱されて、ポリ尿素膜23の解重合が行われる。また、解重合モジュール50においては、例えば処理容器51内に不活性ガスを供給する不活性ガス供給部が設けられ、上記のようにウエハWが加熱される際には、処理容器51内は不活性ガス雰囲気とされる。
Next, the
真空処理装置4はコンピュータである制御部40を備えており、この制御部40は、プログラム、メモリ、CPUを備えている。このプログラムは、コンピュータ記憶媒体、例えばコンパクトディスク、ハードディスク、光磁気ディスク等に収納され、制御部40にインストールされる。制御部4は当該プログラムにより、真空処理装置4の各部に制御信号を出力し、各部の動作を制御する。具体的に、このプログラムは、真空処理装置4内におけるウエハWの搬送、各モジュール5、50におけるウエハWへの各ガスの給断、高周波電源55のオンオフなどの動作を制御し、ウエハWに対して上記の図2(e)〜図4(i)で説明した一連の処理が実施されるようにステップ群が組まれている。
The vacuum processing apparatus 4 includes a
この真空処理装置4の動作について説明する。図2(e)で示したようにレジストパターンが形成されたウエハWを収容したキャリアCが搬入出ポート42上に載置されると、当該キャリアC内のウエハWが、第1の搬送機構44によって取り出され、常圧搬送室41、アライメント室45、ロードロック室46Aの順で搬送された後、第2の搬送機構4Bにより、真空搬送室48、エッチング処理モジュール5の順で搬送される。そして、図2(f)で説明した、プラズマ化したCH3Fガスによるマスク膜24のエッチング、図3(g)で説明した、プラズマ化した酸素ガスなどによるポリ尿素膜23のエッチング、図3(h)で説明した、プラズマ化したC6F6ガスによる低誘電率膜20のエッチングが順番に行われる。
The operation of the vacuum processing apparatus 4 will be described. As shown in FIG. 2E, when the carrier C containing the wafer W on which the resist pattern is formed is placed on the loading / unloading
その後、ウエハWは第2の搬送機構4Bにより、真空搬送室48、解重合モジュール50の順で搬送され、当該モジュール5の載置台52に載置されて加熱されて、図4(i)に示したようにポリ尿素膜23が解重合されて除去される。然る後、ウエハWは、第2の搬送機構4Bにより、真空搬送室48、ロードロック室46Bの順で搬送され、第1の搬送機構44によってキャリアCに戻される。
Thereafter, the wafer W is transferred by the second transfer mechanism 4B in the order of the
上記の真空処理装置4では、1つのエッチング処理モジュール5において、レジストパターン(マスクパターン)をマスク用の膜であるポリ尿素膜23へ転写する処理と、ポリ尿素膜23をマスクとして被エッチング膜である低誘電率膜20をエッチングする処理とが行われる。即ち、当該レジストパターンの転写を行うための第1のエッチング処理モジュールの真空容器と、低誘電率膜20のエッチングを行うための第2のエッチング処理モジュールの真空容器とが共通化された構成となっている。そのような構成により、装置の製造コスト及び運用コストを抑えることができる。ただしマスクパターンのポリ尿素膜への転写と、低誘電率膜20のエッチングとを互いに異なるエッチング処理モジュール5で行ってもよい。つまり、上記のエッチング工程のすべてを一つのエッチング処理モジュール5で行うことには限られない。
In the above vacuum processing apparatus 4, in one
続いて、基板処理装置である塗布、現像装置6について説明する。この塗布、現像装置6は、図1(c)で説明したポリ尿素膜23の形成から図2(e)で説明したレジスト膜26及びレジストパターンの形成に至るまでの一連の処理を行う装置である。以降、塗布、現像装置6の平面図、斜視図、概略縦断側面図である図10、図11、図12を夫々参照して説明する。
Next, the coating and developing
この塗布、現像装置6は、キャリアブロックD1と、処理ブロックD2と、インターフェイスブロックD3と、を直線状に接続して構成されている。インターフェイスブロックD3には、露光装置D4が接続されている。以降の説明ではブロックD1〜D3の配列方向を前後方向とする。キャリアブロックD1は、キャリアCの載置台61と、載置台61に載置されるキャリアCの正面に設けられた、キャリアCの蓋と共に開閉される開閉部と、開閉部62を介してキャリアC内とキャリアブロックD1内との間でウエハWを搬送する移載機構63とを備えている。
The coating and developing
処理ブロックD2は、ウエハWに液処理を行う6つの単位ブロックEが下から順に積層されて構成されている。この6つの単位ブロックEとしてはE1〜E3の3種類が2層ずつ設けられており、同じ単位ブロックについては同様に構成され、互いに同じ処理が行われる。また、各単位ブロックEでは、互いに独立してウエハWの搬送及び処理が行われる。 The processing block D2 is configured by stacking six unit blocks E that perform liquid processing on the wafer W in order from the bottom. As the six unit blocks E, two types of E1 to E3 are provided in two layers. The same unit block is configured in the same manner and the same processing is performed. In each unit block E, the wafer W is transferred and processed independently of each other.
図10に示す単位ブロックE1について説明する。キャリアブロックD1からインターフェイスブロックD3へ向かうウエハWの搬送領域64が設けられており、搬送領域64の左右の一方側には加熱処理部である加熱モジュール60が前後に沿って複数設けられている。搬送領域64の左右の他方側には成膜部であるマスク用膜形成モジュール8と、マスク膜24を形成するための薬液塗布モジュール65とが設けられている。マスク用膜形成モジュール8は、ウエハWの表面に薬液を塗布することで、上記のポリ尿素膜23を形成する。マスク用膜形成モジュール8の構成については、後に詳しく説明する。薬液塗布モジュール65は、ウエハWの表面に薬液を塗布してマスク膜24を形成するためのモジュールである。搬送領域64には、ウエハWの搬送機構である搬送アームF1が設けられている。
The unit block E1 shown in FIG. 10 will be described. A
単位ブロックE2は、マスク用膜形成モジュール8及び薬液塗布モジュール65の代わりに、レジスト塗布部であるレジスト塗布モジュール67を2つ備えることを除いて、単位ブロックE1と同様に構成されている。レジスト塗布モジュール67は、ウエハWの表面に薬液としてレジストを塗布してレジスト膜26を形成するためのモジュールである。
The unit block E2 is configured in the same manner as the unit block E1, except that two resist
単位ブロックE3は、マスク用膜形成モジュール8及び薬液塗布モジュール65の代わりに、現像モジュール68を2つ備えることを除いて、単位ブロックE1と同様に構成されている。現像処理部である現像モジュール68は、ウエハWの表面に薬液として現像液を供給して、レジストを現像する。薬液塗布モジュール65、レジスト塗布モジュール67及び現像モジュール68は、ウエハWに供給する薬液の種類が異なることを除いて、マスク用膜形成モジュール8と同様に構成されている。また、単位ブロックE1の搬送アームF1に相当し、単位ブロックE2、E3に設けられる搬送アームを夫々F2、F3とする。なお、単位ブロックE2に設けられる加熱モジュール60は、レジストが塗布されたウエハWを加熱処理する露光前の加熱処理部として構成され、単位ブロックE3に設けられる加熱モジュール60は、露光後のウエハWを加熱する露光後の加熱処理部として構成されている。
The unit block E3 is configured in the same manner as the unit block E1, except that two developing
処理ブロックD2におけるキャリアブロックD1側には、6つの単位ブロックEに跨って上下に伸びるタワーT1と、タワーT1に対してウエハWの受け渡しを行うための昇降自在な搬送機構である受け渡しアーム71とが設けられている。タワーT1は互いに積層された複数の受け渡しモジュールTRSを備え、単位ブロックE1〜E3の各高さに設けられる受け渡しモジュールは、当該単位ブロックE1〜E3の各搬送アームF1〜F3との間でウエハWを受け渡すことができる。
On the carrier block D1 side in the processing block D2, a tower T1 extending up and down across the six unit blocks E, and a
インターフェイスブロックD3においては、6つの単位ブロックEに跨って上下に伸びるタワーT2、T3、T4が設けられている。また、タワーT2とタワーT3に対してウエハWの受け渡しを行うための昇降自在な搬送機構であるインターフェイスアーム72と、タワーT2とタワーT4に対してウエハWの受け渡しを行うための昇降自在な搬送機構であるインターフェイスアーム73と、タワーT2と露光装置D4の間でウエハWの受け渡しを行うための搬送機構であるインターフェイスアーム74と、が設けられている。
The interface block D3 is provided with towers T2, T3, and T4 extending up and down across the six unit blocks E. Further, the
タワーT2は、受け渡しモジュールTRS、露光処理前の複数枚のウエハWを格納して滞留させるバッファモジュール、露光処理後の複数枚のウエハWを格納するバッファモジュール、及びウエハWの温度調整を行う温調モジュールなどが互いに積層されて構成されているが、ここでは、バッファモジュール及び温調モジュールの図示は省略する。なお、タワーT3、T4にも夫々ウエハWが搬送されるモジュールが設けられているが、ここでは説明を省略する。 The tower T2 includes a delivery module TRS, a buffer module for storing and retaining a plurality of wafers W before exposure processing, a buffer module for storing a plurality of wafers W after exposure processing, and a temperature for adjusting the temperature of the wafers W. Although the adjustment module and the like are stacked on each other, illustration of the buffer module and the temperature adjustment module is omitted here. The towers T3 and T4 are each provided with a module for transferring the wafer W, but the description thereof is omitted here.
図10中70は、塗布、現像装置6に設けられる制御部であり、真空処理装置4の制御部40と同様に構成されている。この制御部70を構成するプログラムについては、後述のようにウエハWを搬送し、各モジュールにて処理を行うことができるように塗布、現像装置6の各部に制御信号を出力するよう、ステップ群が組まれている。
In FIG. 10,
上記のマスク用膜形成モジュール8について、図13を参照して説明する。図中、81は、ウエハWを吸着保持して回転機構80により回転する載置台であるバキュームチャック、82は、カップモジュール、83は、下方に伸びる外周壁及び内周壁が筒状に形成されたガイド部材である。84は、全周に亘って排気、排液を行うことができるように外カップ85と前記外周壁との間に形成された排出空間であり、排出空間84の下方側は気液分離できる構造になっている。図中80は、例えば下方側からウエハWに光を照射することにより加熱するLED(発光ダイオード)であり、後述のようにウエハWに薬液が供給されるときに、重合が行われるように、当該ウエハWを加熱する。
The mask film forming module 8 will be described with reference to FIG. In the figure,
供給源86Bから、図5で説明したジアミンの溶液(第1の薬液とする)が、供給源87Aから、図5で説明したジイソシアネートの溶液(第2の薬液とする)が、各々薬液ノズル86に向けて供給され、これらの溶液は薬液ノズル86に供給される直前で合流し、混合溶液をなす。つまり、第1の薬液と第2の薬液とは基板に供給される直前に混合される。そして、薬液ノズル86は当該混合溶液を鉛直下方に吐出する。原料吐出部である薬液ノズル86は、図示しない駆動機構に接続されており、ウエハWの中心部上と外カップ85の外側との間で移動自在に構成されている。
The diamine solution (referred to as the first chemical solution) described in FIG. 5 from the supply source 86B, and the diisocyanate solution (referred to as the second chemical solution) described in FIG. These solutions are combined just before being supplied to the
マスク用膜形成モジュール8におけるウエハWの処理について説明する。先ず、原料吐出部をなす薬液ノズル86からウエハWの中心部に上記の混合溶液が供給されると共に所定の回転数でウエハWを回転させ、当該混合溶液がウエハWの表面に展伸される。つまり、第1の溶液、第2の溶液が各々ウエハWにスピンコーティングされる。そして混合溶液によってウエハW表面でポリ尿素膜23が形成される。
The processing of the wafer W in the mask film forming module 8 will be described. First, the above mixed solution is supplied from the
なお、ウエハWには第1の薬液及び第2の薬液のうちの一方の薬液を先に供給し、その後、他方の薬液を供給することで成膜を行ってもよい。その場合は、供給源86Bに接続されるジアミン用の薬液ノズル86と、供給源87Aに接続されるジイソシアネート用の薬液ノズル86とを設けて、これらの薬液ノズル86から薬液を各々ウエハWに吐出する。ところで、上記の各薬液ノズル86は、供給源から供給された薬液をミストとして、ウエハWに吐出するように構成されていてもよい。なお、ミストをウエハWに供給するにあたっては、ウエハWについては回転しておらず、停止した状態とされていてもよい。
The wafer W may be formed by supplying one of the first chemical and the second chemical first, and then supplying the other chemical. In that case, a diamine
この塗布、現像装置6及び露光装置D4からなるシステムにおけるウエハWの搬送経路について説明する。図1(b)で説明したハードマスク22が形成された状態のウエハWが格納されたキャリアCがキャリアブロックD1の載置台61に載置され、移載機構63により処理ブロックD2におけるタワーT1の受け渡しモジュールTRS0に搬送される。この受け渡しモジュールTRS0からウエハWは、受け渡しアーム71により、単位ブロックE1に対応する受け渡しモジュールTRS1(搬送アームF1によりウエハWの受け渡しが可能な受け渡しモジュール)に搬送される。
A transfer path of the wafer W in the system including the coating / developing
然る後、ウエハWは搬送アームF1により、受け渡しモジュールTRS1からマスク用膜形成モジュール8に搬送され、ポリ尿素膜23が形成された後、薬液塗布モジュール65に搬送されて薬液が塗布される。次に、ウエハWは加熱モジュール60に搬送されて加熱され、薬液中の溶剤が蒸発して、図2(d)に示したようにマスク膜24が形成される。続いてウエハWは、受け渡しモジュールTRS1に搬送され、さらに受け渡しアーム71により、単位ブロックE2に対応する受け渡しモジュールTRS2に搬送される。
Thereafter, the wafer W is transferred from the transfer module TRS1 to the mask film forming module 8 by the transfer arm F1, and after the
続いて、ウエハWは搬送アームF2により、受け渡しモジュールTRS2からウエハWはレジスト塗布モジュール67に搬送されて、レジストが塗布された後、加熱モジュール60に搬送され、レジスト中の溶剤が蒸発して、マスク膜24上にレジスト膜26が形成される。然る後、ウエハWは、タワーT2の受け渡しモジュールTRS21に搬送され、インターフェイスアーム72、74により、タワーT3を介して露光装置D4へ搬入されて、レジスト膜26が所定のパターンに沿って露光される。露光後のウエハWは、インターフェイスアーム73、74によりタワーT2、T4間を搬送されて、単位ブロックE3に対応するタワーT2の受け渡しモジュールTRS31に搬送される。
Subsequently, the wafer W is transferred from the transfer module TRS2 to the resist
然る後、搬送アームF3により、ウエハWは加熱モジュール60に搬送されてポストエクスポージャベークを受けた後、現像モジュール68に搬送されて現像液が供給され、図2(e)に示したようにレジストパターンが形成される。その後、ウエハWはタワーT1の単位ブロックE3に対応する受け渡しモジュールTRS3に搬送され、移載機構63によりキャリアCに戻される。なお、ポリ尿素膜23を形成してからの各処理は、当該ポリ尿素が解重合する温度よりも低い温度で行われる。
Thereafter, the wafer W is transferred to the
また図14(a)〜(d)に示すように、原料モノマーとして一官能性分子を用いてもよい。この図に示すように、ウエハWに形成される尿素膜としては上記のポリ尿素膜23のように高分子化合物であることに限られず、オリゴマーであってもよい。更にまた図15(a)、(b)に示すように、イソシアネートと二級アミンとを用いてもよく、この場合に生成される重合体に含まれる結合も尿素結合である。
Moreover, as shown to Fig.14 (a)-(d), you may use a monofunctional molecule | numerator as a raw material monomer. As shown in this figure, the urea film formed on the wafer W is not limited to a polymer compound like the
ところで、図16は、上記の図6の反応式中の原子団であるRの構造の一例を示したものであり、この図16の構造式中のR′は図6の反応式中のNCOまたはNH2である。図16(a)(b)に示すようにRは、ベンゼン環を含むように構成してもよい。図16(a)では、Rに含まれるベンゼン環と、アミン及びジイソシアネートを構成する窒素との間に炭素が存在しない構造を、図16(b)では、Rに含まれるベンゼン環と、アミン及びジイソシアネートを構成する窒素との間に炭素が存在する構造を夫々示している。図16(a)に示すように上記の炭素が存在しない化合物を用いて形成されたポリ尿素膜23は光による変質が起るおそれが有るが、図16(b)に示すように当該炭素が存在する化合物を用いることで、比較的高い耐光性及び膜強度を有するポリ尿素膜23を形成することができる。
FIG. 16 shows an example of the structure of R, which is an atomic group in the reaction formula of FIG. 6, and R ′ in the structural formula of FIG. 16 represents NCO in the reaction formula of FIG. or NH 2. As shown in FIGS. 16A and 16B, R may be configured to include a benzene ring. 16 (a) shows a structure in which no carbon exists between the benzene ring contained in R and the nitrogen constituting the amine and diisocyanate. In FIG. 16 (b), the benzene ring contained in R, the amine and Each shows a structure in which carbon exists between nitrogen and diisocyanate. As shown in FIG. 16 (a), the
また、図16(c)に示すように脂環式炭化水素を有するようにRを構成してもよく、このような構造を有する化合物を用いることで、比較的高い透明性を有するポリ尿素膜23を形成することができる。さらに、図16(d)に示すように脂肪族によりRを構成してもよく、その場合、ポリ尿素膜23は比較的高い柔軟性を有する。図16(d)ではRが炭素の直鎖を備える例と、Rが3級アミンである例とを示しており、そのうちの直鎖を備える例について、当該直鎖を構成する炭素の数は、例えば2〜18である。図14、図15に示した原料モノマーを構成するRについても、このようにベンゼン環、脂環式炭化水素、脂肪族を持つようにすることで、以上に説明した各性質をポリ尿素膜23に付与することができる。
Further, as shown in FIG. 16 (c), R may be configured to have an alicyclic hydrocarbon, and a polyurea film having a relatively high transparency can be obtained by using a compound having such a structure. 23 can be formed. Furthermore, as shown in FIG. 16 (d), R may be constituted by an aliphatic group. In that case, the
上記の例では、層間絶縁膜である低誘電率膜20上にポリ尿素膜23のマスクを形成しているが、ポリ尿素膜23のマスクとしては既述のように除去するにあたり、当該マスクの下層の膜が受けるダメージを抑えることができるという利点が有る。そのためポリ尿素膜23のマスクは層間絶縁膜以外の被エッチング膜上に形成し、当該被エッチング膜をエッチングした後、マスクの除去による当該被エッチング膜へのダメージを抑えるようにしてもよい。また、ポリ尿素膜23の除去方法としては、上記のように加熱された載置台にウエハWを載置することに限られず、例えば真空雰囲気でランプヒーターなどによりウエハWに赤外線を照射して加熱することで行ってもよい。なお、本発明は既述した実施形態に限られず、各実施形態は適宜変更することが可能である。
In the above example, the mask of the
続いて本発明に関連する評価試験について説明する。
評価試験1
ウエハWに層間絶縁膜、ポリ尿素膜23、反射防止膜、パターンが形成されたレジスト膜を下側からこの順に形成し、レジストをマスクとして反射防止膜をエッチングし、続いて反射防止膜をマスクとしてポリ尿素膜23をエッチングし、然る後、ポリ尿素膜23をマスクとした層間絶縁膜のエッチング及び反射防止膜の除去を行った。その後、ウエハWを350℃で1時間加熱処理した。
Subsequently, an evaluation test related to the present invention will be described.
An interlayer insulating film, a
図17は加熱処理前のウエハWの写真、図18は加熱処理後のウエハWの写真であり、走査顕微鏡によって各々撮像されたものである。これらの図では上側がウエハWの縦断側面を撮像したものであり、下側がウエハWの上面を斜め方向から撮像したものである。図18ではポリ尿素膜23が解重合により消失する様子が示されている。
FIG. 17 is a photograph of the wafer W before the heat treatment, and FIG. 18 is a photograph of the wafer W after the heat treatment, each taken by a scanning microscope. In these drawings, the upper side is an image of the longitudinal side surface of the wafer W, and the lower side is an image of the upper surface of the wafer W taken from an oblique direction. FIG. 18 shows how the
評価試験2
アミンとしてH6XDAを気化させて生成した蒸気、イソシアネートとしてH6XDIを気化させて生成した蒸気をウエハWに供給してポリ尿素膜23を形成した。ただし、この評価試験2では、図7で説明したCVD装置3とは異なり、ウエハWの一端側から他端側へ向けて水平方向に各蒸気が供給されるCVD装置を用いて成膜を行った。H6XDAとしては85℃に加熱して、気化量は0.3g/分とした。H6XDIとしては110℃に加熱して、気化量は0.1g/分とした。これらの蒸気のウエハWへの供給は300秒間行い、真空容器30内の圧力は0.2Torr(26.67Pa)とした。また、蒸気の供給中におけるウエハWの温度は処理を行う度に変更しており、80℃、70℃または60℃に設定した。成膜が行われたウエハWについては、面内の各部に形成されたポリ尿素膜23の膜厚を測定した。
Evaluation test 2
A vapor generated by vaporizing H6XDA as an amine and a vapor generated by vaporizing H6XDI as an isocyanate were supplied to the wafer W to form a
ウエハWの温度が80℃である場合において、膜厚の平均値は54nm、最大値は65nm、最小値は40nm、1σは13%であった。ウエハWの温度が70℃である場合において、膜厚の平均値は144nm、最大値は188nm、最小値は92nm、1σは20%であった。ウエハWの温度が60℃である場合において、膜厚の平均値は297nm、最大値は468nm、最小値は142nm、1σは34%であった。以上のように、この評価試験2からは、ウエハWに対してアミンの蒸気及びイソシアネートの蒸気を供給することにより、ポリ尿素膜を形成することが可能であることが確認された。 When the temperature of the wafer W was 80 ° C., the average value of the film thickness was 54 nm, the maximum value was 65 nm, the minimum value was 40 nm, and 1σ was 13%. When the temperature of the wafer W was 70 ° C., the average value of the film thickness was 144 nm, the maximum value was 188 nm, the minimum value was 92 nm, and 1σ was 20%. When the temperature of the wafer W was 60 ° C., the average value of the film thickness was 297 nm, the maximum value was 468 nm, the minimum value was 142 nm, and 1σ was 34%. As described above, it was confirmed from this evaluation test 2 that a polyurea film can be formed by supplying amine vapor and isocyanate vapor to the wafer W.
評価試験3
ウエハWの表面にポリ尿素膜23を形成し、その膜厚を測定した。その後、当該ウエハWを熱板上に5分載置して加熱処理した後、ポリ尿素膜23の膜厚を測定した。複数枚のウエハWに対して、このような処理及び膜厚の測定を行い、ウエハWの加熱温度は150℃〜450℃の範囲内で、処理毎に変更した。また、ポリ尿素膜23としては、第1の化合物、第2の化合物、第3の化合物のうちから選択してウエハWに形成している。これら第1〜第3の化合物は、図6で示した分子構造を有し、構造式中の原子団Rが互いに異なっている。この評価試験3において、ポリ尿素膜23を第1の化合物、第2の化合物、第3の化合物としてものを、夫々評価試験3−1、3−2、3−3とする。
Evaluation test 3
A
図19〜図21は、評価試験3−1〜3−3の結果を各々示すグラフである。グラフの横軸はウエハWの温度(単位:℃)であり、グラフの縦軸は加熱処理前のウエハWの膜厚を100%としたときの加熱処理後のウエハWの膜厚を百分率で表したものである。また、図19〜図21には、評価試験3−1〜3−3で使用されたポリ尿素膜23を構成する上記のRを示しており、図中のR1はアミンに由来するRであり、R2はイソシアネートに由来するRである。
19 to 21 are graphs showing the results of the evaluation tests 3-1 to 3-3, respectively. The horizontal axis of the graph is the temperature of the wafer W (unit: ° C.), and the vertical axis of the graph is the percentage of the film thickness of the wafer W after the heat treatment when the film thickness of the wafer W before the heat treatment is 100%. It is a representation. Moreover, in said FIG. 19-FIG. 21, said R which comprises the polyurea film |
グラフに示されるように、評価試験3−1〜3−3において、加熱温度が300℃では膜厚が30%以下であり、350℃以上の温度では0%となっている。この結果から、分子構造によらず、加熱することでポリ尿素膜23を分解することが可能と考えられ、350℃以上の温度で加熱する場合は確実に解重合を起こすことができると考えられる。
As shown in the graph, in the evaluation tests 3-1 to 3-3, the film thickness is 30% or less at a heating temperature of 300 ° C., and 0% at a temperature of 350 ° C. or more. From this result, it is considered that the
評価試験4
評価試験4として、既述のように液処理によりポリ尿素膜23を形成した他は、評価試験2と同様の試験を行った。
Evaluation test 4
As the evaluation test 4, a test similar to the evaluation test 2 was performed except that the
図22のグラフは、評価試験3の各グラフと同様に、評価試験4の結果を示している。グラフに示されるように、評価試験4において、加熱温度が300℃では膜厚が30%以下であり、350℃以上の温度では0%となっている。なお、評価試験4では、膜収縮が見られた最低温度が200℃であった。この評価試験4の結果から、液処理により形成したポリ尿素膜であっても、加熱することで分解されることが確認された。 The graph of FIG. 22 shows the result of the evaluation test 4 like each graph of the evaluation test 3. As shown in the graph, in the evaluation test 4, the film thickness is 30% or less at a heating temperature of 300 ° C., and 0% at a temperature of 350 ° C. or more. In Evaluation Test 4, the lowest temperature at which film shrinkage was observed was 200 ° C. From the result of the evaluation test 4, it was confirmed that even a polyurea film formed by liquid treatment was decomposed by heating.
W ウエハ
20 低誘電率膜
22 ハードマスク
23 ポリ尿素膜
26 レジスト膜
29 ビアホール
3 CVD装置
4 真空処理装置
5 エッチング処理モジュール
50 解重合モジュール
6 塗布、現像装置
8 マスク用膜形成モジュール
9 水蒸気処理モジュール
Claims (5)
被エッチング膜が形成された基板の表面に重合用の原料であるイソシアネートとアミンとを供給して、尿素結合を有する重合体からなるマスク用の膜を形成する工程と、
前記マスク用の膜にエッチング用のパターンを形成する工程と、
次いで前記パターンを用いて前記被エッチング膜を処理ガスによりエッチングする工程と、
その後、前記基板を加熱して前記重合体を解重合して前記マスク用の膜を除去する工程と、
を含み、
前記イソシアネートはイソシアネート基を1つのみ有する一官能性分子であるか、あるいは前記アミンはアミノ基を1つのみ有する一官能性分子であることを特徴とする半導体装置の製造方法。 In a method of processing a substrate and manufacturing a semiconductor device,
Supplying a polymerization raw material isocyanate and amine to the surface of the substrate on which the film to be etched is formed, and forming a mask film made of a polymer having a urea bond;
Forming an etching pattern on the mask film;
Next, etching the film to be etched with a processing gas using the pattern;
Thereafter, the step of heating the substrate to depolymerize the polymer and removing the mask film;
Including
The method for manufacturing a semiconductor device, wherein the isocyanate is a monofunctional molecule having only one isocyanate group, or the amine is a monofunctional molecule having only one amino group.
第1のエッチング処理モジュールにてエッチングされた基板を、真空容器内にて前記マスク用の膜をマスクとして処理ガスにより被エッチング膜をエッチングするための第2のエッチング処理モジュールと、
前記第2のエッチング処理モジュールにてエッチングされた後の基板を真空容器内にて加熱して前記マスク用の膜を解重合して除去するための除去モジュールと、
を備え、
前記イソシアネートはイソシアネート基を1つのみ有する一官能性分子であるか、あるいは前記アミンはアミノ基を1つのみ有する一官能性分子であることを特徴とする真空処理装置。 A film for a mask made of a polymer having a urea bond formed by polymerizing an isocyanate and an amine is formed on the film to be etched, and a film forming a mask pattern on the film for the mask A first etching processing module for etching the laminated substrate with a processing gas in a vacuum container to transfer the mask pattern to the mask film;
A second etching processing module for etching a substrate to be etched with a processing gas in a vacuum vessel using the mask film as a mask in a substrate etched by the first etching processing module;
A removal module for heating the substrate after being etched in the second etching processing module in a vacuum vessel to depolymerize and remove the mask film;
With
The vacuum processing apparatus, wherein the isocyanate is a monofunctional molecule having only one isocyanate group, or the amine is a monofunctional molecule having only one amino group.
前記マスク用の膜が成膜された基板にレジストを塗布するためのレジスト塗布部と、
レジストが塗布された基板を加熱処理する露光前の加熱処理部と、
露光後の基板を加熱処理する露光後の加熱処理部と、
加熱処理された基板を現像するための現像処理部と、
基板を処理する各部の間の搬送を行うための搬送機構と、を備え、
前記イソシアネートはイソシアネート基を1つのみ有する一官能性分子であるか、あるいは前記アミンはアミノ基を1つのみ有する一官能性分子であることを特徴とする基板処理装置。 A film forming unit for forming a film for a mask made of a polymer having a urea bond by supplying isocyanate and amine as liquid or mist to the surface of the substrate on which the film to be etched is formed,
A resist coating section for coating a resist on the substrate on which the mask film is formed;
A pre-exposure heat treatment part that heat-treats the substrate coated with the resist;
A post-exposure heat treatment section that heat-treats the substrate after exposure;
A development processing unit for developing the heat-treated substrate;
A transport mechanism for transporting between each part that processes the substrate,
The substrate processing apparatus, wherein the isocyanate is a monofunctional molecule having only one isocyanate group, or the amine is a monofunctional molecule having only one amino group.
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2016143265 | 2016-07-21 | ||
JP2016143265 | 2016-07-21 |
Related Parent Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2017206391A Division JP6465189B2 (en) | 2016-07-21 | 2017-10-25 | Semiconductor device manufacturing method and vacuum processing apparatus |
Publications (3)
Publication Number | Publication Date |
---|---|
JP2019075579A JP2019075579A (en) | 2019-05-16 |
JP2019075579A5 JP2019075579A5 (en) | 2019-06-20 |
JP6610812B2 true JP6610812B2 (en) | 2019-11-27 |
Family
ID=61165976
Family Applications (2)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2017206391A Active JP6465189B2 (en) | 2016-07-21 | 2017-10-25 | Semiconductor device manufacturing method and vacuum processing apparatus |
JP2019002112A Active JP6610812B2 (en) | 2016-07-21 | 2019-01-09 | Semiconductor device manufacturing method, vacuum processing apparatus, and substrate processing apparatus |
Family Applications Before (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2017206391A Active JP6465189B2 (en) | 2016-07-21 | 2017-10-25 | Semiconductor device manufacturing method and vacuum processing apparatus |
Country Status (1)
Country | Link |
---|---|
JP (2) | JP6465189B2 (en) |
Families Citing this family (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP6910319B2 (en) * | 2018-04-23 | 2021-07-28 | 東京エレクトロン株式会社 | How to etch the organic region |
JP7058545B2 (en) * | 2018-04-25 | 2022-04-22 | 東京エレクトロン株式会社 | Gas supply pipe cleaning method and processing system |
JP7045929B2 (en) * | 2018-05-28 | 2022-04-01 | 東京エレクトロン株式会社 | Manufacturing method of semiconductor equipment and substrate processing equipment |
JP2019212777A (en) * | 2018-06-05 | 2019-12-12 | 東京エレクトロン株式会社 | Composition for deposition and deposition apparatus |
WO2019235256A1 (en) * | 2018-06-05 | 2019-12-12 | 東京エレクトロン株式会社 | Film-forming composition and film-forming device |
JP2019212776A (en) * | 2018-06-05 | 2019-12-12 | 東京エレクトロン株式会社 | Composition for deposition and deposition apparatus |
JP7169910B2 (en) * | 2019-03-11 | 2022-11-11 | 東京エレクトロン株式会社 | Semiconductor device manufacturing method |
JP7192588B2 (en) * | 2019-03-12 | 2022-12-20 | 東京エレクトロン株式会社 | SUBSTRATE PROCESSING APPARATUS AND SUBSTRATE PROCESSING METHOD |
JP7193731B2 (en) * | 2019-03-29 | 2022-12-21 | 東京エレクトロン株式会社 | Etching method and etching apparatus |
Family Cites Families (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4810601A (en) * | 1984-12-07 | 1989-03-07 | International Business Machines Corporation | Top imaged resists |
JPH0335239A (en) * | 1989-06-30 | 1991-02-15 | Toshiba Corp | Production of semiconductor device |
JPH0517285A (en) * | 1991-07-12 | 1993-01-26 | Fuji Xerox Co Ltd | Formation of multilayered resist |
JPH07258370A (en) * | 1994-03-28 | 1995-10-09 | Ulvac Japan Ltd | Production of polyurea film |
JP3863934B2 (en) * | 1995-11-14 | 2006-12-27 | 株式会社アルバック | Method for forming polymer thin film |
JP2005292528A (en) * | 2004-04-01 | 2005-10-20 | Jsr Corp | Composition for forming resist lower layer film, resist lower film and method for forming pattern |
KR101579266B1 (en) * | 2008-01-11 | 2016-01-04 | 닛산 가가쿠 고교 가부시키 가이샤 | Composition Having Urea Group For Forming Silicon-Containing Resist Underlying Film |
JP5860668B2 (en) * | 2011-10-28 | 2016-02-16 | 東京エレクトロン株式会社 | Manufacturing method of semiconductor device |
JP6226142B2 (en) * | 2012-07-02 | 2017-11-08 | 日産化学工業株式会社 | Method of manufacturing semiconductor device using organic underlayer film forming composition for solvent development lithography process |
JP2014056884A (en) * | 2012-09-11 | 2014-03-27 | Konica Minolta Inc | Electronic device and manufacturing method of the same |
JP6239466B2 (en) * | 2014-08-15 | 2017-11-29 | 東京エレクトロン株式会社 | Manufacturing method of semiconductor device |
-
2017
- 2017-10-25 JP JP2017206391A patent/JP6465189B2/en active Active
-
2019
- 2019-01-09 JP JP2019002112A patent/JP6610812B2/en active Active
Also Published As
Publication number | Publication date |
---|---|
JP6465189B2 (en) | 2019-02-06 |
JP2019075579A (en) | 2019-05-16 |
JP2018022925A (en) | 2018-02-08 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP6610812B2 (en) | Semiconductor device manufacturing method, vacuum processing apparatus, and substrate processing apparatus | |
KR102268929B1 (en) | Method of fabricating semiconductor device | |
JP7045929B2 (en) | Manufacturing method of semiconductor equipment and substrate processing equipment | |
JP6729335B2 (en) | Method of manufacturing semiconductor device | |
TWI700731B (en) | Method for producing semiconductor device, substrate processing device and vacuum treatment device | |
US11495490B2 (en) | Semiconductor device manufacturing method | |
JP6696491B2 (en) | Semiconductor device manufacturing method and vacuum processing apparatus | |
KR102270547B1 (en) | Method of manufacturing semiconductor device and vacuum processing apparatus | |
US10790135B2 (en) | Method of manufacturing semiconductor device |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20190109 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20190424 |
|
TRDD | Decision of grant or rejection written | ||
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20190919 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20191001 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20191014 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6610812 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |