JP6588820B2

JP6588820B2 - Current source circuit

Info

Publication number: JP6588820B2
Application number: JP2015255084A
Authority: JP
Inventors: 喜隆渡邉
Original assignee: Simplex Quantum Inc
Current assignee: Simplex Quantum Inc
Priority date: 2015-12-25
Filing date: 2015-12-25
Publication date: 2019-10-09
Anticipated expiration: 2035-12-25
Also published as: JP2017117392A; WO2017110555A1

Description

本発明は、電流源回路に関する。 The present invention relates to a current source circuit.

移動体通信機や携帯用ゲーム機等の電子機器に用いられる電力増幅器を安定して稼働させるためには、当該電力増幅器に対して一定の基準電流を供給する必要がある。 In order to stably operate a power amplifier used in an electronic device such as a mobile communication device or a portable game machine, it is necessary to supply a constant reference current to the power amplifier.

特許文献１には、一定の基準電流を出力するための電流源回路について開示されている。特許文献１に記載の電流源回路は、電圧が入力される演算増幅器と、該演算増幅器の出力によって制御される電流制御手段とから成る電圧−電流変換回路に、カレントミラー回路と、抵抗器とを接続して構成したものである。 Patent Document 1 discloses a current source circuit for outputting a constant reference current. A current source circuit described in Patent Document 1 includes a current-mirror circuit, a resistor, a voltage-current conversion circuit including an operational amplifier to which voltage is input and current control means controlled by the output of the operational amplifier. Are connected.

特開平１０−１３２６０１号公報JP-A-10-132601

特許文献１に開示されたような従来の電流源回路を用いて基準電流を発生させる場合、電源電圧を基準に種々の抵抗器を用いて、電圧を電流に変換する。しかしながら、このような従来の電流源回路では、電源電圧の変動に応じて基準電流が変動してしまう。 When a reference current is generated using a conventional current source circuit as disclosed in Patent Document 1, the voltage is converted into a current using various resistors based on the power supply voltage. However, in such a conventional current source circuit, the reference current fluctuates according to the fluctuation of the power supply voltage.

本発明はこのような事情に鑑みてなされたものであり、電源電圧の変動に対して安定した基準電流を供給可能な電流源回路を提供することを目的とする。 The present invention has been made in view of such circumstances, and an object of the present invention is to provide a current source circuit capable of supplying a stable reference current against fluctuations in power supply voltage.

本発明の一側面に係る電流源回路は、エミッタに電源電圧が供給される第１及び第２トランジスタと、ダイオード接続され、コレクタが第１トランジスタのコレクタに接続された第３トランジスタと、第３トランジスタとカレントミラー接続され、コレクタが第２トランジスタのコレクタに接続され、エミッタが接地された第４トランジスタと、第３トランジスタのエミッタと接地との間に設けられ、直列に接続された第１及び第２抵抗器と、ベースが第２トランジスタのコレクタに接続され、エミッタが第１及び第２抵抗器の間に接続された第５トランジスタと、を備えるものを含む。 A current source circuit according to one aspect of the present invention includes a first transistor and a second transistor whose power supply voltage is supplied to an emitter, a diode-connected third transistor whose collector is connected to the collector of the first transistor, and a third transistor A fourth transistor having a collector connected to the collector of the second transistor, a collector connected to the collector of the second transistor, an emitter grounded, and an emitter connected to the ground of the third transistor and the ground; And a fifth resistor having a base connected to the collector of the second transistor and an emitter connected between the first and second resistors.

本発明によれば、電源電圧の変動に対して安定した基準電流を供給可能な電流源回路を提供することが可能となる。 According to the present invention, it is possible to provide a current source circuit capable of supplying a stable reference current against fluctuations in power supply voltage.

本発明の一実施形態であるオペアンプ１０Ａの構成を示す図である。It is a figure which shows the structure of operational amplifier 10A which is one Embodiment of this invention. 本発明の他の実施形態であるオペアンプ１０Ｂの構成を示す図である。It is a figure which shows the structure of operational amplifier 10B which is other embodiment of this invention. 本発明の他の実施形態であるオペアンプ１０Ｃの構成を示す図である。It is a figure which shows the structure of operational amplifier 10C which is other embodiment of this invention. 本発明の他の実施形態であるオペアンプ１０Ｄの構成を示す図である。It is a figure which shows the structure of operational amplifier 10D which is other embodiment of this invention. 本実施形態に係るオペアンプ１０Ｃのシミュレーション結果を示す図である。It is a figure showing a simulation result of operational amplifier 10C concerning this embodiment. 本実施形態に係るオペアンプ１０Ｃのシミュレーション結果を示す図である。It is a figure showing a simulation result of operational amplifier 10C concerning this embodiment. 本実施形態に係るオペアンプ１０Ｃのシミュレーション結果を示す図である。It is a figure showing a simulation result of operational amplifier 10C concerning this embodiment. 本実施形態に係るオペアンプ１０Ｃのシミュレーション結果を示す図である。It is a figure showing a simulation result of operational amplifier 10C concerning this embodiment. 本実施形態に係るオペアンプ１０Ｃのシミュレーション結果を示す図である。It is a figure showing a simulation result of operational amplifier 10C concerning this embodiment. 本実施形態に係るオペアンプ１０Ｃのシミュレーション結果を示す図である。It is a figure showing a simulation result of operational amplifier 10C concerning this embodiment. 本実施形態に係るオペアンプ１０Ｃのシミュレーション結果を示す図である。It is a figure showing a simulation result of operational amplifier 10C concerning this embodiment.

（１．オペアンプ１０Ａ）
（１−１．オペアンプ１０Ａの構成）
以下、図面を参照して本発明の一実施形態について説明する。図１は、本発明の一実施形態であるオペアンプ１０Ａの構成を示す図である。オペアンプ１０Ａは、例えば、携帯電話等の移動体通信機において、入力された信号を基地局への送信に必要なレベルまで増幅し、増幅信号を出力する。 (1. Operational amplifier 10A)
(1-1. Configuration of Operational Amplifier 10A)
Hereinafter, an embodiment of the present invention will be described with reference to the drawings. FIG. 1 is a diagram showing a configuration of an operational amplifier 10A according to an embodiment of the present invention. The operational amplifier 10A amplifies an input signal to a level necessary for transmission to a base station in a mobile communication device such as a mobile phone, and outputs an amplified signal.

図１に示すように、オペアンプ１０Ａは、第１電流源回路１００Ａ、第２電流源回路２００Ａ、第１増幅回路３００、第２増幅回路５００Ａ、及び出力回路６００Ａを備える。 As shown in FIG. 1, the operational amplifier 10A includes a first current source circuit 100A, a second current source circuit 200A, a first amplifier circuit 300, a second amplifier circuit 500A, and an output circuit 600A.

第１電流源回路１００Ａ及び第２電流源回路２００Ａは、第１増幅回路３００をバイアスする電流Ｉ_BIASを供給する。 The first current source circuit 100A and the second current source circuit 200A supply a current I _BIAS that biases the first amplifier circuit 300.

第１増幅回路３００及び第２増幅回路５００Ａは、二段の増幅回路を構成している。第１増幅回路３００は、差動入力信号である入力電圧＋ＶＩＮ，−ＶＩＮの電圧差を増幅して出力電流Ｉ_OUT1を出力する。第２増幅回路５００は、出力電流Ｉ_OUT1を増幅して出力電流Ｉ_OUT2を出力する。 The first amplifier circuit 300 and the second amplifier circuit 500A constitute a two-stage amplifier circuit. The first amplifier circuit 300 amplifies the voltage difference between the input voltages + VIN and −VIN, which are differential input signals, and outputs an output current I _OUT1 . The second amplifier circuit 500 amplifies the output current I _OUT1 and outputs the output current I _OUT2 .

出力回路６００は、プッシュ・プル回路であり、第１増幅回路３００及び第２増幅回路５００によって増幅された信号を電源側と接地側とにそれぞれ出力信号Ｉ_Source，Ｉ_Sinkとして出力端子Ｖ_OUTに出力する。なお、図１には示さないが、出力端子Ｖ_OUTには負荷抵抗が接続されている。 The output circuit 600 is a push-pull circuit, and the signals amplified by the first amplifier circuit 300 and the second amplifier circuit 500 are output to the output terminal V _OUT as output signals I _Source and I _Sink on the power supply side and the ground side, respectively. Output. Although not shown in FIG. 1, a load resistor is connected to the output terminal V _OUT .

（１−２．第１電流源回路１００Ａ）
第１電流源回路１００Ａは、ＮＰＮトランジスタ１０１（第４トランジスタの一例である。），１０２（第３トランジスタの一例である。），１０３（第５トランジスタの一例である。）、ＰＮＰトランジスタ１０４（第２トランジスタの一例である。），１０５（第６トランジスタの一例である。），１０６（第１トランジスタの一例である。）及び抵抗器１３１（第１抵抗器の一例である。）を備える。なお、本明細書では、ＮＰＮトランジスタ及びＰＮＰトランジスタを区別せずに、単に「トランジスタ」ともいう。本実施形態におけるトランジスタは、例えば、シリコンバイポーラトランジスタ（ＢＪＴ：Bipolar junction transistor）である。 (1-2. First Current Source Circuit 100A)
The first current source circuit 100A includes NPN transistors 101 (an example of a fourth transistor), 102 (an example of a third transistor), 103 (an example of a fifth transistor), and a PNP transistor 104 (an example of a fifth transistor). This is an example of a second transistor.), 105 (an example of a sixth transistor), 106 (an example of a first transistor), and a resistor 131 (an example of a first resistor). . In this specification, the NPN transistor and the PNP transistor are not distinguished from each other and are also simply referred to as “transistors”. The transistor in this embodiment is, for example, a silicon bipolar transistor (BJT: Bipolar junction transistor).

トランジスタ１０５は、ダイオード接続され、エミッタに電源電圧ＶＣＣが供給される。トランジスタ１０４は、トランジスタ１０５とカレントミラー接続されている。トランジスタ１０５とトランジスタ１０４のサイズ比（エミッタ面積比）を１：Ｎとすると、トランジスタ１０４には、トランジスタ１０５に流れる電流Ｉ₁₀₅のＮ倍の電流Ｉ₁₀₄が流れる。同様に、トランジスタ１０６は、トランジスタ１０５とカレントミラー接続されている。トランジスタ１０５とトランジスタ１０６のサイズ比を１：Ｎとすると、トランジスタ１０６には、トランジスタ１０５に流れる電流Ｉ₁₀₅のＮ倍の電流Ｉ₁₀₄が流れる。 The transistor 105 is diode-connected, and the power supply voltage VCC is supplied to the emitter. The transistor 104 is current mirror connected to the transistor 105. When the size ratio (emitter area ratio) between the transistor 105 and the transistor 104 is 1: N, a current I _{104 that} is N times the current I ₁₀₅ flowing through the transistor 105 flows through the transistor ₁₀₄ . Similarly, the transistor 106 is current-mirror connected to the transistor 105. The size ratio of the transistor 105 and the transistor 106 1: When N, the transistor 106, N times larger current I ₁₀₄ in the current I ₁₀₅ flowing through the transistor 105 flows.

トランジスタ１０３は、トランジスタ１０５の接地側に設けられており、ベースがトランジスタ１０４のコレクタと接続され、エミッタが接地され、コレクタがトランジスタ１０５のコレクタと接続される。トランジスタ１０２は、トランジスタ１０６の接地側に設けられており、ダイオード接続され、エミッタが抵抗器１３１を介して接地され、コレクタがトランジスタ１０６のコレクタと接続される。トランジスタ１０１は、トランジスタ１０４の接地側に設けられており、トランジスタ１０２とカレントミラー接続され、エミッタが接地され、コレクタがトランジスタ１０４のコレクタと接続される。 The transistor 103 is provided on the ground side of the transistor 105, the base is connected to the collector of the transistor 104, the emitter is grounded, and the collector is connected to the collector of the transistor 105. The transistor 102 is provided on the ground side of the transistor 106, is diode-connected, the emitter is grounded via the resistor 131, and the collector is connected to the collector of the transistor 106. The transistor 101 is provided on the ground side of the transistor 104, is current-mirror connected to the transistor 102, the emitter is grounded, and the collector is connected to the collector of the transistor 104.

また、抵抗器１３１は一端がトランジスタ１０２のエミッタに接続され、他端が接地される。 The resistor 131 has one end connected to the emitter of the transistor 102 and the other end grounded.

第１電流源回路１００Ａは、トランジスタ１０３，１０４から形成される正帰還増幅回路と、トランジスタ１０３，１０６，１０１から形成される負帰還増幅回路とを有している。これにより第１電流源回路１００Ａは電源電圧ＶＣＣの変動に対する、温度特性や電流精度の調整を、高い精度で行うことが可能となる。また、トランジスタ１０２のエミッタ面積をトランジスタ１０１のエミッタ面積より大きくすることで、抵抗器１３１の両端に、バンドギャップ電圧を発生させることができる。 The first current source circuit 100A has a positive feedback amplifier circuit formed from the transistors 103 and 104 and a negative feedback amplifier circuit formed from the transistors 103, 106, and 101. As a result, the first current source circuit 100A can adjust the temperature characteristics and the current accuracy with respect to fluctuations in the power supply voltage VCC with high accuracy. Further, by making the emitter area of the transistor 102 larger than the emitter area of the transistor 101, a band gap voltage can be generated at both ends of the resistor 131.

なお、第１電流源回路１００Ａは、トランジスタ１０５を備えない構成でもよい。また、第１電流源回路１００Ａは、各トランジスタ１０１〜１０６がそれぞれのエミッタに抵抗器が接続される構成でもよい。この場合、第１電流源回路１００Ａ内のトランジスタ間におけるベース・エミッタ電圧の相互偏差を低減することができる。 The first current source circuit 100A may not include the transistor 105. Further, the first current source circuit 100A may be configured such that each of the transistors 101 to 106 has a resistor connected to each emitter. In this case, the mutual deviation of the base-emitter voltage between the transistors in the first current source circuit 100A can be reduced.

また、第１電流源回路１００Ａは、トランジスタを直列に２段接続させる構成であるため、電源電圧ＶＣＣが１Ｖを下回るような低い電圧である場合にも、動作することが可能である。 Further, since the first current source circuit 100A has a configuration in which transistors are connected in two stages in series, the first current source circuit 100A can operate even when the power supply voltage VCC is a low voltage lower than 1V.

（１−３．第１増幅回路３００）
次に、第１増幅回路３００の構成について説明する。
第１増幅回路３００は、ＰＮＰトランジスタ３０１，３０２、ＮＰＮトランジスタ３０３，３０４、及びＰＮＰトランジスタ３０５，３０６を備える。 (1-3. First Amplifier Circuit 300)
Next, the configuration of the first amplifier circuit 300 will be described.
The first amplifier circuit 300 includes PNP transistors 301 and 302, NPN transistors 303 and 304, and PNP transistors 305 and 306.

トランジスタ３０６は、ダイオード接続され、エミッタに電源電圧ＶＣＣが供給される。トランジスタ３０５は、トランジスタ３０６とカレントミラー接続され、エミッタに電源電圧ＶＣＣが供給される。 The transistor 306 is diode-connected, and the power supply voltage VCC is supplied to the emitter. The transistor 305 is current-mirror connected to the transistor 306, and the power supply voltage VCC is supplied to the emitter.

トランジスタ３０１は、ベースに入力電圧＋ＶＩＮが供給され、コレクタが接地される。トランジスタ３０２は、ベースに入力電圧−ＶＩＮが供給され、コレクタが接地される。トランジスタ３０３は、トランジスタ３０５の接地側に設けられており、ベースにトランジスタ３０１を介して入力電圧＋ＶＩＮが供給され、エミッタが後述する第２電流源回路２００に接続され、コレクタがトランジスタ３０５のコレクタと接続される。トランジスタ３０４は、トランジスタ３０６の接地側に設けられており、ベースにトランジスタ３０２を介して入力電圧−ＶＩＮが供給され、エミッタが後述する第２電流源回路２００に接続され、コレクタがトランジスタ３０６のコレクタと接続される。また、本実施形態において、トランジスタ３０５，３０６のサイズ比は略同じである。 In the transistor 301, the input voltage + VIN is supplied to the base, and the collector is grounded. In the transistor 302, the input voltage -VIN is supplied to the base, and the collector is grounded. The transistor 303 is provided on the ground side of the transistor 305, the base is supplied with the input voltage + VIN via the transistor 301, the emitter is connected to a second current source circuit 200 described later, and the collector is connected to the collector of the transistor 305. Connected. The transistor 304 is provided on the ground side of the transistor 306, the input voltage −VIN is supplied to the base via the transistor 302, the emitter is connected to a second current source circuit 200 described later, and the collector is the collector of the transistor 306. Connected. In this embodiment, the size ratio of the transistors 305 and 306 is substantially the same.

第１増幅回路３００の機能について説明する。
第１増幅回路３００は、入力電圧（＋ＶＩＮ，−ＶＩＮ）の差を増幅して、トランジスタ３０３のコレクタから出力する差動増幅回路である。 The function of the first amplifier circuit 300 will be described.
The first amplifier circuit 300 is a differential amplifier circuit that amplifies a difference between input voltages (+ VIN, −VIN) and outputs the amplified voltage from the collector of the transistor 303.

ここで、トランジスタ３０３〜３０６におけるコレクタ電流をそれぞれ電流Ｉ_C303〜Ｉ_C306とする。第１増幅回路３００では、＋ＶＩＮ＝−ＶＩＮの場合に、電流Ｉ_C303＝電流Ｉ_C304となる。＋ＶＩＮ＞−ＶＩＮの場合、電流Ｉ_C303＞電流Ｉ_C304となる。また、＋ＶＩＮ＜−ＶＩＮの場合、電流Ｉ_C303＜電流Ｉ_C304となる。トランジスタ３０５はトランジスタ３０６とカレントミラー接続されているため、電流Ｉ_C304はコピーされ、これによって、電流Ｉ_C304と電流Ｉ_C305とは等しくなる。トランジスタ３０５，３０３はコレクタ同士が接続されているため、電流Ｉ_C305と電流Ｉ_C303との差分が出力電流Ｉ_OUT1となる。すなわち、出力電流Ｉ_OUT1は以下の式で表される。 Here, collector currents in the transistors 303 to ₃₀₆ are referred to as currents I _{C303 to} I C306, respectively. In the first amplifying circuit 300, when the + VIN = -VIN, the current I _C303 = current I _C304. For + VIN> -VIN, the current I _C303> current I _C304. Also, if the + VIN <-VIN, the current I _C303 <current I _C304. Since transistor 305 is a transistor 306 and a current mirror connection, the current I _C304 is copied, thereby, is equal to the current I _C304 and the current I _C305. Since the collectors of the transistors 305 and 303 are connected to each other, the difference between the current I _C305 and the current I _C303 becomes the output current I _OUT1 . That is, the output current I _OUT1 is expressed by the following equation.

Ｉ_OUT1＝Ｉ_C305−Ｉ_C303＝Ｉ_C304−Ｉ_C303 _{_{_{I OUT1 = I C305 -I C303 =}}} I C304 -I C303

従って、出力電流Ｉ_OUT1は、＋ＶＩＮ＞−ＶＩＮの場合に、正となり、他方で、＋ＶＩＮ＜−ＶＩＮの場合に、負となる。 Therefore, the output current I _OUT1 is positive when + VIN> −VIN, and is negative when + VIN <−VIN.

（１−４．第２増幅回路５００Ａ）
第２増幅回路５００Ａは、ＰＮＰトランジスタ５０１を備える。トランジスタ５０１は、ベースに出力電流Ｉ_OUT1が入力され、エミッタに電源電圧ＶＣＣが供給され、コレクタが接地されている。 (1-4. Second Amplifier Circuit 500A)
The second amplifier circuit 500A includes a PNP transistor 501. In the transistor 501, the output current I _OUT1 is input to the base, the power supply voltage VCC is supplied to the emitter, and the collector is grounded.

トランジスタ５０１は、出力電流Ｉ_OUT1に応じて、コレクタから出力電流Ｉ_OUT1を反転増幅した出力電流Ｉ_OUT2A，Ｉ_OUT2Bを出力する。即ち、出力電流Ｉ_OUT2A，Ｉ_OUT2Bは、出力電流Ｉ_OUT1Aの増加に伴って減少する。 Transistor 501 in response to the output current I _OUT1, the output current obtained by inverting amplifying the output current I _OUT1 from the collector I _OUT2A, outputs the I _OUT2B. That is, the output currents I _OUT2A and I _OUT2B decrease as the output current I _OUT1A increases.

（１−５．第２電流源回路２００Ａ）
第２電流源回路２００Ａの構成について説明する。
第２電流源回路２００Ａは、ＰＮＰトランジスタ２０１，２０２，２０３，２０４、及びＮＰＮトランジスタ２０５，２０６，２０７を備える。 (1-5. Second Current Source Circuit 200A)
The configuration of the second current source circuit 200A will be described.
The second current source circuit 200A includes PNP transistors 201, 202, 203, and 204 and NPN transistors 205, 206, and 207.

トランジスタ２０１は、第１電流源回路１００Ａのトランジスタ１０５とカレントミラー接続されている。トランジスタ１０５とトランジスタ２０１とのサイズ比を１：Ｎとすると、トランジスタ２０１には、トランジスタ１０５に流れる電流Ｉ₁₀₅のＮ倍の電流Ｉ₂₀₁が流れる。トランジスタ２０１は、コレクタから電流Ｉ₂₀₁をバイアス電流Ｉ_BIASとして出力する。
トランジスタ２０２は、第１電流源回路１００Ａのトランジスタ１０５とカレントミラー接続され、コレクタが、第１増幅回路３００におけるトランジスタ３０１のエミッタと接続される。トランジスタ１０５とトランジスタ２０２とのサイズ比を１：Ｎとすると、トランジスタ２０２には、トランジスタ１０５に流れる電流Ｉ₁₀₅のＮ倍の電流Ｉ₂₀₂が流れる。
同様に、トランジスタ２０３は、第１電流源回路１００Ａのトランジスタ１０５とカレントミラー接続され、コレクタが、第１増幅回路３００におけるトランジスタ３０２のエミッタと接続される。トランジスタ１０５とトランジスタ２０３とのサイズ比を１：Ｎとすると、トランジスタ２０３には、トランジスタ１０５に流れる電流Ｉ₁₀₅のＮ倍の電流Ｉ₂₀₃が流れる。また、トランジスタ２０４は、第１電流源回路１００Ａのトランジスタ１０５とカレントミラー接続され、コレクタが、出力回路６００Ａと接続される。トランジスタ１０５とトランジスタ２０４とのサイズ比を１：Ｎとすると、トランジスタ２０４には、トランジスタ１０５に流れる電流Ｉ₁₀₅のＮ倍の電流Ｉ₂₀₄が流れる。 The transistor 201 is current mirror connected to the transistor 105 of the first current source circuit 100A. The size ratio between the transistor 105 and the transistor 201 1: When N, the transistor 201, N times larger current I ₂₀₁ in the current I ₁₀₅ flowing through the transistor 105 flows. Transistor 201 outputs current I ₂₀₁ from the collector as bias current I _BIAS .
The transistor 202 is current-mirror connected to the transistor 105 of the first current source circuit 100A, and the collector is connected to the emitter of the transistor 301 in the first amplifier circuit 300. The size ratio between the transistor 105 and the transistor 202 1: When N, the transistor 202, N times larger current I ₂₀₂ in the current I ₁₀₅ flowing through the transistor 105 flows.
Similarly, the transistor 203 is current-mirror connected to the transistor 105 of the first current source circuit 100A, and the collector is connected to the emitter of the transistor 302 in the first amplifier circuit 300. The size ratio between the transistor 105 and the transistor 203 1: When N, the transistor 203, N times larger current I ₂₀₃ in the current I ₁₀₅ flowing through the transistor 105 flows. The transistor 204 is current mirror connected to the transistor 105 of the first current source circuit 100A, and the collector is connected to the output circuit 600A. The size ratio between the transistor 105 and the transistor 204 1: When N, the transistor 204, N times larger current I ₂₀₄ in the current I ₁₀₅ flowing through the transistor 105 flows.

なお、トランジスタ２０１〜２０４と、トランジスタ１０４〜１０６とのサイズ比は自由に選択することができる。トランジスタ２０１〜２０４は電源電圧ＶＣＣの変動に対して安定化された電流を得ることができ、さらにトランジスタ１０４〜１０６における温度特性をコピーすることができる。 Note that the size ratio between the transistors 201 to 204 and the transistors 104 to 106 can be freely selected. The transistors 201 to 204 can obtain a current that is stabilized against fluctuations in the power supply voltage VCC, and can copy the temperature characteristics of the transistors 104 to 106.

トランジスタ２０５は、トランジスタ２０１の接地側に設けられており、ダイオード接続され、コレクタがトランジスタ２０１のコレクタと接続され、エミッタが接地されている。
トランジスタ２０６は、第１増幅回路３００の接地側に設けられており、トランジスタ２０５とカレントミラー接続され、コレクタが第１増幅回路３００におけるトランジスタ３０３，３０４のエミッタに接続され、エミッタが接地されている。
トランジスタ２０７は、第２増幅回路５００Ａの接地側に設けられており、トランジスタ２０５とカレントミラー接続され、コレクタが第２増幅回路５００Ａにおけるトランジスタ５０１と接続され、エミッタが接地されている。 The transistor 205 is provided on the ground side of the transistor 201, is diode-connected, has a collector connected to the collector of the transistor 201, and has an emitter grounded.
The transistor 206 is provided on the ground side of the first amplifier circuit 300, is current mirror connected to the transistor 205, the collector is connected to the emitters of the transistors 303 and 304 in the first amplifier circuit 300, and the emitter is grounded. .
The transistor 207 is provided on the ground side of the second amplifier circuit 500A, is current-mirror connected to the transistor 205, has a collector connected to the transistor 501 in the second amplifier circuit 500A, and has an emitter grounded.

トランジスタ２０５は、コレクタにバイアス電流Ｉ_BIASが供給されることで電流源として機能する。
トランジスタ２０６，２０７はトランジスタ２０５とカレントミラー接続されている。従って、トランジスタ２０５とトランジスタ２０６とのサイズ比を１：Ｎとすると、トランジスタ２０６には、トランジスタ２０５に流れるバイアス電流Ｉ_BIASのＮ倍の電流Ｉ₂₀₆が流れる。同様に、トランジスタ２０５とトランジスタ２０７とのサイズ比を１：Ｎとすると、トランジスタ２０７には、トランジスタ２０５に流れるバイアス電流Ｉ_BIASのＮ倍の電流Ｉ₂₀₇が流れる。
これによって、トランジスタ２０６は、第１増幅回路３００に対する電流源として機能し、トランジスタ２０７は、第２増幅回路５００Ａに対する電流源として機能する。 The transistor 205 functions as a current source when a bias current I _BIAS is supplied to the collector.
The transistors 206 and 207 are current mirror connected to the transistor 205. Accordingly, when the size ratio of the transistor 205 and the transistor 206 is 1: N, a current I ₂₀₆ N times the bias current I _BIAS flowing through the transistor 205 flows through the transistor ₂₀₆ . Similarly, when the size ratio of the transistor 205 and the transistor 207 is 1: N, a current _I207 N times the bias current _IBIAS flowing through the transistor 205 flows through the transistor ₂₀₇ .
Thus, the transistor 206 functions as a current source for the first amplifier circuit 300, and the transistor 207 functions as a current source for the second amplifier circuit 500A.

さらに、第２電流源回路２００Ａはカレントミラー回路によって構成されているため、第２電流源回路２００Ａは、第１増幅回路３００に対して温度変化や電源電圧ＶＣＣの変動に対して安定した電流を供給することができる。 Furthermore, since the second current source circuit 200A is configured by a current mirror circuit, the second current source circuit 200A provides a stable current to the first amplifier circuit 300 with respect to temperature changes and power supply voltage VCC fluctuations. Can be supplied.

次に、入力電圧ＶＩＮ（ＤＣ電圧）の低下時における、トランジスタ２０５〜２０７の機能について説明する。
トランジスタ３０１，３０３のベース・エミッタ間電圧をＶｂｅ３０１，Ｖｂｅ３０３、トランジスタ２０６のコレクタ電圧をＶｃ２０６とすると、Ｖｃ２０６＝ＶＩＮ＋Ｖｂｅ３０１−Ｖｂｅ３０３≒ＶＩＮとなる。入力電圧ＶＩＮが低下して（例えば、ＶＩＮ＝０Ｖ）、トランジスタ２０６のコレクタ電圧も低下し、トランジスタ２０６のコレクタ・エミッタ間電圧が飽和電圧よりも低くなると、トランジスタ２０６は飽和動作する。トランジスタ２０５は、トランジスタ２０６とベースを共有しているため、トランジスタ２０６が飽和動作した場合、トランジスタ２０５におけるベース・エミッタ間電圧が低下する。この結果、トランジスタ２０５におけるコレクタ電流Ｉ_BIASが減少する。 Next, functions of the transistors 205 to 207 when the input voltage VIN (DC voltage) is decreased will be described.
When the base-emitter voltages of the transistors 301 and 303 are Vbe301 and Vbe303, and the collector voltage of the transistor 206 is Vc206, Vc206 = VIN + Vbe301−Vbe303≈VIN. When the input voltage VIN decreases (for example, VIN = 0V), the collector voltage of the transistor 206 also decreases, and when the collector-emitter voltage of the transistor 206 becomes lower than the saturation voltage, the transistor 206 performs saturation operation. Since the transistor 205 shares the base with the transistor 206, the base-emitter voltage in the transistor 205 decreases when the transistor 206 performs a saturation operation. As a result, collector current I _BIAS in transistor 205 decreases.

他方で、トランジスタ２０７においても、トランジスタ２０６とベースを共有しているため、トランジスタ２０６が飽和動作した場合、トランジスタ２０７におけるベース・エミッタ間電圧が低下する。しかし、トランジスタ２０７においては、入力電圧ＶＩＮの低下時においてもコレクタ・エミッタ間電圧の低下は発生しないため、線形動作することができる。トランジスタ２０７では、ベース・エミッタ間電圧が低下による電流Ｉ₂₀₆の減少と、ベース電流の減少が発生する。この結果、トランジスタ５０１における出力抵抗値が増加するため、第２増幅回路５００Ａにおける入力抵抗値が増加する。従って、本実施形態に係るオペアンプ１０Ａを用いて電力増幅回路を構成することによって、入力電圧ＶＩＮが低下した場合でも、回路全体としての電圧ゲインを維持することができる。 On the other hand, since the transistor 207 also shares the base with the transistor 206, the base-emitter voltage in the transistor 207 decreases when the transistor 206 is saturated. However, the transistor 207 can operate linearly because the collector-emitter voltage does not decrease even when the input voltage VIN decreases. In the transistor 207, a decrease in the current I ₂₀₆ due to a decrease in the base-emitter voltage and a decrease in the base current occur. As a result, since the output resistance value in the transistor 501 increases, the input resistance value in the second amplifier circuit 500A increases. Therefore, by configuring the power amplifier circuit using the operational amplifier 10A according to the present embodiment, the voltage gain of the entire circuit can be maintained even when the input voltage VIN decreases.

（１−６．出力回路６００Ａ）
出力回路６００Ａの構成について説明する。
出力回路６００Ａは、接地側に設けられたＮＰＮトランジスタ６０１，６０２，６０３，６０４，６０５、電源電圧ＶＣＣ側に設けられたＰＮＰトランジスタ６１１，６１２，６１３，６１４及びキャパシタ６５１を備えている。出力回路６００Ａにおけるトランジスタは、シンク出力経路、又はソース出力経路を構成している。 (1-6. Output circuit 600A)
The configuration of the output circuit 600A will be described.
The output circuit 600A includes NPN transistors 601, 602, 603, 604, and 605 provided on the ground side, PNP transistors 611, 612, 613, and 614 provided on the power supply voltage VCC side, and a capacitor 651. The transistors in the output circuit 600A constitute a sink output path or a source output path.

まず、シンク出力経路を構成するトランジスタについて説明する
トランジスタ６０１は、ベースに出力電流Ｉ_OUT2Bが供給され、コレクタに第２電流源回路２００Ａにおけるトランジスタ２０４のコレクタから電流Ｉ₂₀₄が供給され、エミッタが接地される。トランジスタ６０２は、ベースがトランジスタ６０１のコレクタと接続され、エミッタが接地される。トランジスタ６１１は、ダイオード接続され、エミッタに電源電圧ＶＣＣが供給され、コレクタがトランジスタ６０２のコレクタと接続される。トランジスタ６１２は、トランジスタ６１１とカレントミラー接続され、エミッタに電源電圧ＶＣＣが供給されている。トランジスタ６０３は、ダイオード接続され、コレクタがトランジスタ６１２のコレクタと接続され、エミッタが接地される。トランジスタ６０５は、トランジスタ６０３とカレントミラー接続され、エミッタが接地され、コレクタが出力端子Ｖ_OUTに接続する。 First, the transistor constituting the sink output path will be described. In the transistor 601, the output current I _OUT2B is supplied to the base, the current I ₂₀₄ is supplied from the collector of the transistor 204 in the second current source circuit 200A, and the emitter is grounded. Is done. The base of the transistor 602 is connected to the collector of the transistor 601, and the emitter is grounded. The transistor 611 is diode-connected, the power supply voltage VCC is supplied to the emitter, and the collector is connected to the collector of the transistor 602. The transistor 612 is current-mirror connected to the transistor 611, and the power supply voltage VCC is supplied to the emitter. The transistor 603 is diode-connected, the collector is connected to the collector of the transistor 612, and the emitter is grounded. The transistor 605 is current-mirror connected to the transistor 603, the emitter is grounded, and the collector is connected to the output terminal _VOUT .

次に、ソース出力経路を構成するトランジスタについて説明する。
トランジスタ６０４は、ベースに出力電流Ｉ_OUT2Aが供給され、エミッタが接地される。トランジスタ６１３は、ダイオード接続され、エミッタに電源電圧ＶＣＣが供給され、コレクタがトランジスタ６０４のコレクタと接続される。トランジスタ６１４は、トランジスタ６１３とカレントミラー接続され、エミッタに電源電圧ＶＣＣが供給され、コレクタが出力端子Ｖ_OUTに接続する。 Next, transistors constituting the source output path will be described.
In the transistor 604, the output current I _OUT2A is supplied to the base, and the emitter is grounded. The transistor 613 is diode-connected, the power supply voltage VCC is supplied to the emitter, and the collector is connected to the collector of the transistor 604. The transistor 614 is current-mirror connected to the transistor 613, the power supply voltage VCC is supplied to the emitter, and the collector is connected to the output terminal _VOUT .

なお、出力回路６００Ａにおいては、トランジスタ６１３とトランジスタ６１４とのサイズ比、及びトランジスタ６０３とトランジスタ６０５とのサイズ比は、例えばいずれも１：５となるように調整されている。また、トランジスタ６１１とトランジスタ６１２とのサイズ比は、例えば１：２となるように調整されている。なお、サイズ比の調整には、例えばエミッタ面積の調整や、配置するトランジスタの員数による調整を含む。 In the output circuit 600A, the size ratio between the transistors 613 and 614 and the size ratio between the transistors 603 and 605 are adjusted to be, for example, 1: 5. Further, the size ratio between the transistor 611 and the transistor 612 is adjusted to be, for example, 1: 2. Note that the adjustment of the size ratio includes, for example, adjustment of the emitter area and adjustment based on the number of transistors to be arranged.

キャパシタ６５１は、一端が第２増幅回路５００Ａにおけるトランジスタ３０３のコレクタに接続され、他端が出力端子Ｖ_OUTに接続する。 One end of the capacitor 651 is connected to the collector of the transistor 303 in the second amplifier circuit 500A, and the other end is connected to the output terminal _VOUT .

第２増幅回路５００Ａから出力される出力電流Ｉ_OUT2Aは、トランジスタ６０４において増幅される（電流Ｉ₆₀₄）。トランジスタ６０４に接続するトランジスタ６１３と、トランジスタ６１４はカレントミラー接続されているため、トランジスタ６１３とトランジスタ６１４とのサイズ比を１：Ｎとすると、トランジスタ６１４には、トランジスタ６０４が増幅した電流Ｉ₆₀₄のＮ倍の電流Ｉ_Sourceが流れる。この電流Ｉ_Sourceは、出力端子Ｖ_OUTへ出力（ソース）される。 The output current I _OUT2A output from the second amplifier circuit 500A is amplified by the transistor 604 (current I ₆₀₄ ). Since the transistor 613 connected to the transistor 604 and the transistor 614 are current mirror connected, when the size ratio of the transistor 613 and the transistor 614 is 1: N, the transistor 614 includes the current I ₆₀₄ amplified by the transistor ₆₀₄ . N times the current I _Source flows. This current I _Source is output (sourced) to the output terminal V _OUT .

他方で、第２増幅回路５００Ａから出力される出力電流Ｉ_OUT2Bは、トランジスタ６０１，６０２において増幅される（電流Ｉ₆₀₂）。トランジスタ６０２に接続するトランジスタ６１１と、トランジスタ６１２は、カレントミラー接続されている。そのため、トランジスタ６１２とトランジスタ６１１とのサイズ比を１：Ｎとすると、トランジスタ６１２には、トランジスタ６０２が増幅した電流Ｉ₆₀₂のＮ倍の電流Ｉ₆₁₂が流れる。さらにトランジスタ６１２に接続するトランジスタ６０３と、トランジスタ６０５は、カレントミラー接続されている。そのため同様に、トランジスタ６０５とトランジスタ６０３とのサイズ比を１：Ｎとすると、トランジスタ６０５には、電流Ｉ₆₁₂のＮ倍の電流Ｉ_Sinkが流れる。この電流Ｉ_Sinkは、出力端子Ｖ_OUTへ出力（シンク）される。第２増幅回路５００Ａからの出力がシンクされる経路において、トランジスタ６０３，６０５の電流比を調整することで、電流ゲインを増加させることができる。 On the other hand, the output current I _OUT2B output from the second amplifier circuit 500A is amplified by the transistors 601 and ₆₀₂ (current I ₆₀₂ ). The transistor 611 connected to the transistor 602 and the transistor 612 are current mirror connected. Therefore, when the size ratio of the transistor 612 and the transistor 611 is 1: N, a current I _{612 that} is N times the current I ₆₀₂ amplified by the transistor 602 flows through the transistor ₆₁₂ . Further, the transistor 603 connected to the transistor 612 and the transistor 605 are current mirror connected. Therefore, similarly, if the size ratio of the transistor 605 and the transistor 603 is 1: N, a current I _Sink N times the current I ₆₁₂ flows in the transistor 605. This current I _Sink is output (sinked) to the output terminal V _OUT . The current gain can be increased by adjusting the current ratio of the transistors 603 and 605 in the path through which the output from the second amplifier circuit 500A is sinked.

（２．オペアンプ１０Ｂの構成）
図２は、本発明の他の実施形態であるオペアンプ１０Ｂの構成を示す図である。なお、図１に示したオペアンプ１０Ａと同等の要素には、同等の符号を付して説明を省略する。 (2. Configuration of operational amplifier 10B)
FIG. 2 is a diagram showing a configuration of an operational amplifier 10B according to another embodiment of the present invention. The same elements as those of the operational amplifier 10A shown in FIG.

オペアンプ１０Ｂは、オペアンプ１０Ａにおける第２電流源回路２００Ａ、第２増幅回路５００Ａ、及び出力回路６００Ａに代えて、第２電流源回路２００Ｂ、第２増幅回路５００Ｂ、及び出力回路６００Ｂを備える。 The operational amplifier 10B includes a second current source circuit 200B, a second amplifier circuit 500B, and an output circuit 600B instead of the second current source circuit 200A, the second amplifier circuit 500A, and the output circuit 600A in the operational amplifier 10A.

（２−１．第２増幅回路５００Ｂ）
第２増幅回路５００Ｂは、第２増幅回路５００Ａの構成に加えて、トランジスタ５０２を備える。トランジスタ５０２は、ＰＮＰトランジスタであり、出力電流Ｉ_OUT1がベースに供給され、エミッタが電源電圧ＶＣＣに接続され、コレクタが第２電流源回路２００Ｂに接続されている。第２増幅回路５００Ｂにおいて、トランジスタ５０１は、コレクタから出力電流Ｉ_OUT1を反転増幅した出力電流Ｉ_OUT2Cを出力する。また、トランジスタ５０２は、コレクタから出力電流Ｉ_OUT1を反転増幅した出力電流Ｉ_OUT3を出力する。 (2-1. Second Amplifier Circuit 500B)
The second amplifier circuit 500B includes a transistor 502 in addition to the configuration of the second amplifier circuit 500A. The transistor 502 is a PNP transistor, the output current I _OUT1 is supplied to the base, the emitter is connected to the power supply voltage VCC, and the collector is connected to the second current source circuit 200B. In the second amplifier circuit 500B, the transistor 501 outputs an output current I _OUT2C _obtained by inverting and amplifying the output current I _OUT1 from the collector. The transistor 502 outputs an output current I _OUT3 _obtained by inverting and amplifying the output current I _OUT1 from the collector.

第２増幅回路５００Ｂでは、トランジスタ５０１，５０１が、それぞれ、出力信号Ｉ_OUT2C，Ｉ_OUT3を出力する。 In the second amplifier circuit 500B, the transistors 501 and 501 output the output signals I _OUT2C and I _OUT3 , respectively.

前述の第２増幅回路５００Ａは、ソース出力経路、及びシンク出力経路両方に対する出力信号をトランジスタ５０１が出力する構成である。従って、第２増幅回路５００Ａにおいては、シンク出力経路のトランジスタ６０１と、ソース出力経路のトランジスタ６０４の両方が、トランジスタ５０１の出力負荷抵抗となる。ここで、入力電圧ＶＩＮとして交流電圧等の振幅を有する信号が入力された場合を例に、第２増幅回路５００Ａにおけるトランジスタ５０１の挙動を説明する。入力された振幅信号に応じて、トランジスタ６０１，６０４のいずれかがカットオフした場合、そのカットオフした側のトランジスタにおける入力抵抗（ｈｉｅ）が増加する。トランジスタ６０１，６０４における入力抵抗が低下することで、トランジスタ５０１の出力負荷抵抗が増加することになる。これに伴い、トランジスタ５０１における入力抵抗が低下することにより、第１増幅回路３００におけるトランジスタ３０３のコレクタ負荷抵抗が低下する。この結果、第１増幅回路３００における開回路ゲインの低下を招くことになる。 The above-described second amplifier circuit 500A has a configuration in which the transistor 501 outputs output signals for both the source output path and the sink output path. Accordingly, in the second amplifier circuit 500A, both the transistor 601 in the sink output path and the transistor 604 in the source output path serve as the output load resistance of the transistor 501. Here, the behavior of the transistor 501 in the second amplifier circuit 500A will be described by taking as an example a case where a signal having an amplitude such as an alternating voltage is input as the input voltage VIN. When any of the transistors 601 and 604 is cut off in accordance with the input amplitude signal, the input resistance (hie) of the transistor on the cut-off side increases. As the input resistance of the transistors 601 and 604 decreases, the output load resistance of the transistor 501 increases. Along with this, the input resistance of the transistor 501 decreases, so that the collector load resistance of the transistor 303 in the first amplifier circuit 300 decreases. As a result, the open circuit gain in the first amplifier circuit 300 is reduced.

これに対し、第２増幅回路５００Ｂにおいては、ソース出力経路に対する出力信号Ｉ_OUT2C、及びシンク出力経路に対する出力信号Ｉ_OUT3をそれぞれ別のトランジスタが独立して出力する。これにより、トランジスタ６０１，６０４のいずれかがカットオフすることによる、第１増幅回路３００のコレクタ抵抗の変動を低減することができる。従って、第２増幅回路５００Ｂの構成においては、第１増幅回路３００の開回路ゲインの低下を抑制することができる。 On the other hand, in the second amplifier circuit 500B, different transistors independently output the output signal I _OUT2C for the source output path and the output signal I _OUT3 for the sink output path. As a result, fluctuations in the collector resistance of the first amplifier circuit 300 due to any one of the transistors 601 and 604 being cut off can be reduced. Therefore, in the configuration of the second amplifier circuit 500B, it is possible to suppress a decrease in the open circuit gain of the first amplifier circuit 300.

（２−２．第２電流源回路２００Ｂ）
第２電流源回路２００Ｂは、第２電流源回路２００Ａの構成に加え、トランジスタ２０８を備えている。トランジスタ２０８は、トランジスタ２０５とカレントミラー接続され、コレクタが第２増幅回路５００Ｂにおけるトランジスタ５０２のコレクタと接続され、エミッタが接地される。 (2-2. Second Current Source Circuit 200B)
The second current source circuit 200B includes a transistor 208 in addition to the configuration of the second current source circuit 200A. The transistor 208 is current-mirror connected to the transistor 205, the collector is connected to the collector of the transistor 502 in the second amplifier circuit 500B, and the emitter is grounded.

トランジスタ２０８が、入力電圧ＶＩＮの低下時において、トランジスタ２０７と同様の振る舞いをすることにより、トランジスタ５０２における出力抵抗値が増加するため、第２増幅回路５００Ｂにおける電圧ゲインを維持することができる。 Since the transistor 208 behaves in the same manner as the transistor 207 when the input voltage VIN decreases, the output resistance value in the transistor 502 increases, so that the voltage gain in the second amplifier circuit 500B can be maintained.

（２−３．出力回路６００Ｂ）
出力回路６００Ｂは、出力回路６００Ａの構成に加え、トランジスタ６０６を備えている。トランジスタ６０６は、ダイオード接続され、コレクタがトランジスタ６０１のコレクタと接続され、エミッタが接地される。また、出力回路６００Ｂにおいてトランジスタ６０２はトランジスタ６０６とカレントミラー接続される。 (2-3. Output circuit 600B)
The output circuit 600B includes a transistor 606 in addition to the configuration of the output circuit 600A. The transistor 606 is diode-connected, the collector is connected to the collector of the transistor 601, and the emitter is grounded. In the output circuit 600B, the transistor 602 is connected to the transistor 606 as a current mirror.

出力回路６００Ａにおいては、ソース側のトランジスタ６０４のコレクタ負荷はダイオード接続されたトランジスタである。一方、シンク側増幅経路のトランジスタ６０１のコレクタ負荷はトランジスタ２０４による電流源である。このため、出力回路６００Ａにおいてはソース側と比べシンク側の電圧ゲインが大きくなり、シンク側とソース側とでゲインが異なってしまう。しかし、出力回路６００Ｂは、ダイオード接続されたトランジスタ６０６を備えることによって、トランジスタ６０６の動作抵抗により、トランジスタ６０１のゲインを低下させることができるため、シンク側のゲインを低下させることができる。これによって、出力回路６００Ｂにおいては、ソース側のトランジスタ６１４とシンク側のトランジスタ６０５とを、ほぼ同じゲインで駆動させることができる。 In the output circuit 600A, the collector load of the source-side transistor 604 is a diode-connected transistor. On the other hand, the collector load of the transistor 601 in the sink side amplification path is a current source by the transistor 204. For this reason, in the output circuit 600A, the voltage gain on the sink side is larger than that on the source side, and the gain is different between the sink side and the source side. However, since the output circuit 600B includes the diode-connected transistor 606, the gain of the transistor 601 can be reduced by the operating resistance of the transistor 606, and thus the gain on the sink side can be reduced. Thus, in the output circuit 600B, the source-side transistor 614 and the sink-side transistor 605 can be driven with substantially the same gain.

（３．オペアンプ１０Ｃの構成）
図３は、本発明の他の実施形態であるオペアンプ１０Ｃの構成を示す図である。なお、図１、２に示したオペアンプ１０Ａ、１０Ｂと同等の要素には、同等の符号を付して説明を省略する。 (3. Configuration of operational amplifier 10C)
FIG. 3 is a diagram showing a configuration of an operational amplifier 10C according to another embodiment of the present invention. The same elements as those of the operational amplifiers 10A and 10B shown in FIGS.

オペアンプ１０Ｃは、オペアンプ１０Ｂにおける第１電流源回路１００Ａ、第２増幅回路５００Ｂ、及び出力回路６００Ｂに代えて、第１電流源回路１００Ｂ、第２増幅回路５００Ｃ，及び出力回路６００Ｃを備える。 The operational amplifier 10C includes a first current source circuit 100B, a second amplifier circuit 500C, and an output circuit 600C instead of the first current source circuit 100A, the second amplifier circuit 500B, and the output circuit 600B in the operational amplifier 10B.

（３−１．第１電流源回路１００Ｂ）
第１電流源回路１００Ｂは、第１電流源回路１００Ａの構成に加えて、トランジスタ１０７、抵抗器１３２（第２抵抗器の一例である。），１３３（第３抵抗器の一例である。），１３４を備える。トランジスタ１０７は、ＰＮＰトランジスタである。トランジスタ１０７は、トランジスタ１０５とカレントミラー接続され、エミッタが電源電圧に接続され、コレクタが基準電圧ＶＲＥＦに接続される。抵抗器１３３は、一端がトランジスタ１０２のコレクタと接続され、他端がトランジスタ１０２のエミッタと接続される。抵抗器１３２は、一端が抵抗器１３１の他端と接続され、他端がトランジスタ１０１のエミッタと接続され接地される。抵抗器１３４は、一端がトランジスタ１０７のコレクタに接続され、他端が接地される。 (3-1. First Current Source Circuit 100B)
In addition to the configuration of the first current source circuit 100A, the first current source circuit 100B includes a transistor 107, a resistor 132 (an example of a second resistor), and 133 (an example of a third resistor). , 134. The transistor 107 is a PNP transistor. The transistor 107 is current-mirror connected to the transistor 105, the emitter is connected to the power supply voltage, and the collector is connected to the reference voltage VREF. The resistor 133 has one end connected to the collector of the transistor 102 and the other end connected to the emitter of the transistor 102. The resistor 132 has one end connected to the other end of the resistor 131 and the other end connected to the emitter of the transistor 101 and is grounded. The resistor 134 has one end connected to the collector of the transistor 107 and the other end grounded.

前述した第１電流源回路１００Ａの構成例は、負性抵抗特性を有する回路である。この第１電流源回路１００Ａに抵抗器１３２を備える構成とすることで、第１電流源回路１００Ｂにおいては、回路の負性抵抗を打ち消すことが可能になる。さらに、第１電流源回路１００Ｂにおいては、抵抗器１３１，１３２の合成値と抵抗器１３２の値、及びトランジスタ１０１に対するトランジスタ１０２のエミッタ面積を調整することにより、より高い出力抵抗を得ることができる。また、第１電流源回路１００Ｂは、温度補償が可能であり、また、電源電圧ＶＣＣの変動に対して安定した電流精度を得ること可能となる。 The configuration example of the first current source circuit 100A described above is a circuit having negative resistance characteristics. By providing the first current source circuit 100A with the resistor 132, the first current source circuit 100B can cancel the negative resistance of the circuit. Further, in the first current source circuit 100B, a higher output resistance can be obtained by adjusting the combined value of the resistors 131 and 132, the value of the resistor 132, and the emitter area of the transistor 102 with respect to the transistor 101. . Further, the first current source circuit 100B can perform temperature compensation, and can obtain stable current accuracy with respect to fluctuations in the power supply voltage VCC.

なお、第１電流源回路１００Ｂは、図３に示した構成に限定されない。例えば、トランジスタ１０４のベースとトランジスタ１０１のエミッタとの間に起動回路が接続する構成でもよい。また、第１電流源回路１００Ｂは、この起動回路を接続し、さらに、トランジスタ１０３のベースとトランジスタ１０１のエミッタとの間に位相補正回路が接続する構成でもよい。さらに第１電流源回路１００Ｂは、トランジスタ１０７のコレクタに外部電源を接続する構成でもよい。 The first current source circuit 100B is not limited to the configuration shown in FIG. For example, a starting circuit may be connected between the base of the transistor 104 and the emitter of the transistor 101. In addition, the first current source circuit 100B may be configured such that this activation circuit is connected and a phase correction circuit is connected between the base of the transistor 103 and the emitter of the transistor 101. Further, the first current source circuit 100B may be configured to connect an external power source to the collector of the transistor 107.

（３−２．第２増幅回路５００Ｃ）
第２増幅回路５００Ｃは、第２増幅回路５００Ｂの構成に加えて、抵抗器５３１を備える。抵抗器５３１は、一端がトランジスタ５０１のコレクタに接続され、他端がトランジスタ５０２のコレクタに接続される。 (3-2. Second Amplifier Circuit 500C)
The second amplifier circuit 500C includes a resistor 531 in addition to the configuration of the second amplifier circuit 500B. The resistor 531 has one end connected to the collector of the transistor 501 and the other end connected to the collector of the transistor 502.

抵抗器５３１の機能について説明する。出力回路６００Ｃにおいて、信号入力がない場合であっても、トランジスタ６０５，６１４それぞれのコレクタには微弱なアイドル電流が発生している。トランジスタ６０５，６１４を駆動するトランジスタ５０１，５０２のコレクタ間に設けられる抵抗器５３１の抵抗値を調整することによって、このアイドル電流を所定の目標値になるように調整することができる。これによって、出力回路６００Ｃに入力される信号が振幅信号である場合にも、トランジスタ６０５，６１４における出力が調整されたアイドル電流を中心にスムーズに切り替わることができ、出力信号Ｉ_Source，Ｉ_Sinkの波形にひずみが生じるのを低減することができる。 The function of the resistor 531 will be described. In the output circuit 600C, a weak idle current is generated in the collectors of the transistors 605 and 614 even when there is no signal input. By adjusting the resistance value of the resistor 531 provided between the collectors of the transistors 501 and 502 that drive the transistors 605 and 614, the idle current can be adjusted to a predetermined target value. As a result, even when the signal input to the output circuit 600C is an amplitude signal, the output from the transistors 605 and 614 can be smoothly switched around the adjusted idle current, and the output signals I _Source and I _Sink can be switched. Generation of distortion in the waveform can be reduced.

（３−３．出力回路６００Ｃ）
出力回路６００Ｃは、出力回路６００Ｂの構成に加えて、抵抗器６３１、及びキャパシタ６５２，６５３を備える。抵抗器６３１は、一端がトランジスタ６０２のベースに接続され、他端がトランジスタ６０３のベースに接続される。キャパシタ６５２は、一端がトランジスタ６１４のベースに接続され、他端がキャパシタ６５１と出力端子Ｖ_OUTととの間に接続される。また、キャパシタ６５３は、一端がトランジスタ６０５のベースに接続され、他端がキャパシタ６５１と出力端子Ｖ_OUTととの間に接続される。 (3-3. Output circuit 600C)
The output circuit 600C includes a resistor 631 and capacitors 652 and 653 in addition to the configuration of the output circuit 600B. The resistor 631 has one end connected to the base of the transistor 602 and the other end connected to the base of the transistor 603. The capacitor 652 has one end connected to the base of the transistor 614 and the other end connected between the capacitor 651 and the output terminal V _OUT . The capacitor 653 has one end connected to the base of the transistor 605 and the other end connected between the capacitor 651 and the output terminal _VOUT .

抵抗器６３１の機能について説明する。出力回路６００Ｃが、抵抗器６３１を備えることによって、トランジスタ６０２，６０３，６１２，６１１を通る経路において、正帰還経路が形成される。出力回路６００Ｃは、この正帰還経路を備えることによって、トランジスタ６０５におけるベース電流の変動に伴い、変動を増強させる方向に、トランジスタ６０５に対して供給するベース電流量を調整することが可能になる。 The function of the resistor 631 will be described. Since the output circuit 600C includes the resistor 631, a positive feedback path is formed in a path passing through the transistors 602, 603, 612, and 611. By providing this positive feedback path, the output circuit 600 </ b> C can adjust the amount of base current supplied to the transistor 605 in a direction in which the fluctuation is increased in accordance with the fluctuation of the base current in the transistor 605.

さらに、出力回路６００Ｃは、抵抗器６３１によって正帰還経路が形成されるため、トランジスタ６１１に対するトランジスタ６１２の員数を低減させた場合でも電流ゲインを確保することができる。さらに、トランジスタ６１１に対するトランジスタ６１２の員数を低減させることによって、トランジスタ６１２の接合容量が減少し、出力回路６００Ｃを含むオペアンプ１０Ｃにおける増幅部（第１増幅部３００、第２増幅部２００Ｂ）を負帰還動作させた場合であっても位相シフトが低減でき、動作の安定性を向上させることが可能になる。 Further, since a positive feedback path is formed by the resistor 631, the output circuit 600C can ensure a current gain even when the number of transistors 612 with respect to the transistor 611 is reduced. Further, by reducing the number of transistors 612 relative to the transistor 611, the junction capacitance of the transistor 612 is reduced, and the amplifying units (the first amplifying unit 300 and the second amplifying unit 200B) in the operational amplifier 10C including the output circuit 600C are negatively fed back. Even when operated, the phase shift can be reduced and the stability of the operation can be improved.

（４．オペアンプ１０Ｄの構成）
図４は、本発明の他の実施形態であるオペアンプ１０Ｄの構成を示す図である。なお、図１、２、３に示したオペアンプ１０Ａ、１０Ｂ、１０Ｃと同等の要素には、同等の符号を付して説明を省略する。 (4. Configuration of operational amplifier 10D)
FIG. 4 is a diagram showing a configuration of an operational amplifier 10D according to another embodiment of the present invention. In addition, the same code | symbol is attached | subjected to the element equivalent to operational amplifier 10A, 10B, 10C shown to FIG.1, 2, 3, and description is abbreviate | omitted.

オペアンプ１０Ｄは、オペアンプ１０Ｃにおける第２増幅回路５００Ｃに代えて、第２増幅回路５００Ｄを備える。 The operational amplifier 10D includes a second amplifier circuit 500D instead of the second amplifier circuit 500C in the operational amplifier 10C.

第２増幅回路５００Ｄは、第２増幅回路５００Ｃの構成に加えて、抵抗器５３２を備える。抵抗器５３２は、一端が電源電圧ＶＣＣに接続し、他端がトランジスタ５０１のエミッタとトランジスタ５０２のエミッタとの間に接続される。 The second amplifier circuit 500D includes a resistor 532 in addition to the configuration of the second amplifier circuit 500C. The resistor 532 has one end connected to the power supply voltage VCC and the other end connected between the emitter of the transistor 501 and the emitter of the transistor 502.

第２増幅回路５００Ｄは、抵抗器５３２を備えることにより、上述したアイドル電流の調整をよりスムーズに行うことができる。 By providing the resistor 532, the second amplifier circuit 500D can adjust the idle current described above more smoothly.

（５．シミュレーション結果）
（５−１．入力電圧低下時における動作特性に関するシミュレーション）
図５〜８は、本実施形態に係るオペアンプ１０Ｃにおけるシミュレーション結果を示す図である。なお、図５〜８におけるシミュレーションを行った回路において用いられたトランジスタのベース・エミッタ間電圧は約０．６Ｖであり、コレクタ・エミッタ間の飽和電圧は約０．１Ｖである。また、回路における動作電流（静止時）は約６０μＡとした。 (5. Simulation results)
(5-1. Simulation of operating characteristics when input voltage drops)
5 to 8 are diagrams illustrating simulation results in the operational amplifier 10C according to the present embodiment. 5 to 8 has a base-emitter voltage of about 0.6V and a collector-emitter saturation voltage of about 0.1V. The operating current in the circuit (at rest) was about 60 μA.

さらに図５〜図８の例では、オペアンプ１０Ｃの−ＶＩＮとＶ_OUTとの間、及び−ＶＩＮ及びＶＥＥとの間にそれぞれ抵抗器を接続して閉回路を形成した状態（非反転増幅器）でシミュレーションを行っている。なお、シミュレーションは、回路設計シミュレータ（ＳＩＭｅｔｒｉｘ−７０）を用いて行った。 Further, in the examples of FIGS. 5 to 8, in a state where a resistor is connected between −VIN and V _OUT of the operational amplifier 10C and between −VIN and VEE to form a closed circuit (non-inverting amplifier). A simulation is in progress. The simulation was performed using a circuit design simulator (SIMtrix-70).

まず、図５〜７を用いて、本実施形態に係るオペアンプ１０Ｃの、入力電圧ＶＩＮ低下時における動作特性について説明する。図５〜７は、オペアンプ１０Ｃに、後述する各パラメータで電源電圧及び入力電圧を与えた場合における、入力電圧ＶＩＮの応答波形（図５Ａ〜７Ａ）、及び出力電圧ＶＯＵＴの応答波形（図５Ｂ〜７Ｂ）を示している。図５〜７において、横軸は時間（秒）、縦軸は電圧（ｍＶ）である。また、図５〜図７に示す入力電圧ＶＩＮは、三角波形状に変化する＋ＶＩＮである。 First, the operational characteristics of the operational amplifier 10C according to the present embodiment when the input voltage VIN is lowered will be described with reference to FIGS. 5 to 7 show the response waveform of the input voltage VIN (FIGS. 5A to 7A) and the response waveform of the output voltage VOUT (FIG. 5B to FIG. 5B) when a power supply voltage and an input voltage are given to the operational amplifier 10C with parameters described later. 7B). 5 to 7, the horizontal axis represents time (seconds) and the vertical axis represents voltage (mV). Also, the input voltage VIN shown in FIGS. 5 to 7 is + VIN that changes to a triangular wave shape.

図５は、以下のパラメータで電圧を与えた場合のシミュレーション結果を示している。
・電源電圧ＶＣＣ０．８Ｖ
・接地電圧ＶＥＥ −０．２Ｖ
・入力電圧ＶＩＮ０〜０．１Ｖ（三角形状ランプ波０．２Ｈｚ）
・出力端子Ｖ_OUTに接続される負荷抵抗値１ＭΩ
・閉回路における電圧ゲイン１倍（０ｄＢ） FIG. 5 shows a simulation result when a voltage is applied with the following parameters.
・ Power supply voltage VCC 0.8V
・ Ground voltage VEE -0.2V
・ Input voltage VIN 0 to 0.1V (triangular ramp wave 0.2Hz)
・ Load resistance connected to output terminal V _OUT 1MΩ
・ Voltage gain in closed circuit is 1 time (0dB)

図５におけるシミュレーションにおいては、トランジスタ２０６におけるコレクタ・エミッタ間電圧を約０．２Ｖに維持できるように、電源電圧ＶＣＣ，ＶＥＥの値を設定している。これにより、図５の例では、トランジスタ２０６の飽和動作による回路に対する影響を最小にした状態においてシミュレーションを行っている。 In the simulation in FIG. 5, the values of the power supply voltages VCC and VEE are set so that the collector-emitter voltage in the transistor 206 can be maintained at about 0.2V. Accordingly, in the example of FIG. 5, the simulation is performed in a state where the influence on the circuit due to the saturation operation of the transistor 206 is minimized.

図５の例では、第２電流源回路２００Ｂにおけるトランジスタ２０６のコレクタ・エミッタ間電圧は飽和しておらず、トランジスタ２０６は、線形動作している。トランジスタ２０６の増幅率（ｈｆｅ）は１２０程度である。図５においては、図５Ａ，５Ｂに示す入出力の応答波形は、ほぼ重なる形状をしており、オペアンプ１０Ｃは回路全体として線形動作していることが分かる。なお、図５のグラフは、図６、及び図７に示すグラフと対比するための基準となる応答波形である。 In the example of FIG. 5, the collector-emitter voltage of the transistor 206 in the second current source circuit 200B is not saturated, and the transistor 206 operates linearly. The amplification factor (hfe) of the transistor 206 is about 120. In FIG. 5, the input / output response waveforms shown in FIGS. 5A and 5B have substantially overlapping shapes, and it can be seen that the operational amplifier 10C operates linearly as a whole circuit. The graph of FIG. 5 is a response waveform that serves as a reference for comparison with the graphs shown in FIGS. 6 and 7.

図６は、以下のパラメータで電圧を与えた場合のシミュレーション結果を示している。
・電源電圧ＶＣＣ０．８Ｖ
・接地電圧ＶＥＥ０Ｖ
・入力電圧ＶＩＮ０〜８０ｍＶ（三角形状ランプ波０．２Ｈｚ）
・出力端子Ｖ_OUTに接続する負荷抵抗値１ＭΩ
・閉回路における電圧ゲイン１０倍（２０ｄＢ） FIG. 6 shows a simulation result when a voltage is applied with the following parameters.
・ Power supply voltage VCC 0.8V
・ Ground voltage VEE 0V
・ Input voltage VIN 0 ~ 80mV (Triangular ramp wave 0.2Hz)
・ Load resistance connected to output terminal V _OUT 1MΩ
・ Voltage gain in closed circuit 10 times (20dB)

図６の例では、第２電流源回路２００Ｂにおけるトランジスタ２０６のコレクタ・エミッタ間電圧は飽和しており、トランジスタ２０６は、飽和動作している。この場合、トランジスタ２０６の増幅率（ｈｆｅ）は５程度である。図６においても、図６Ａ，６Ｂに示す入出力の応答波形は、ほぼ重なる形状をしており、トランジスタ２０６が飽和動作した場合においても、オペアンプ１０Ｃほぼ線形動作（直線応答）していることが分かる。なお、電圧ゲインは、直線応答の検証と確認をし易くするため１０倍（２０ｄＢ）とし、
出力振幅を、ほぼ電源電圧（約０．８Ｖ）まで増幅（ＲＡＩＬ-ｔｏ-ＲＡＩＬ-ｏｕｔｐｕｔ）させた時の入力信号対出力信号の直線性を比較している。 In the example of FIG. 6, the collector-emitter voltage of the transistor 206 in the second current source circuit 200B is saturated, and the transistor 206 is in saturation operation. In this case, the amplification factor (hfe) of the transistor 206 is about 5. 6A and 6B, the input / output response waveforms shown in FIGS. 6A and 6B are substantially overlapped, and the operational amplifier 10C is almost linearly operated (linear response) even when the transistor 206 is saturated. I understand. The voltage gain is 10 times (20 dB) for easy verification and confirmation of the linear response.
The linearity of the input signal versus the output signal when the output amplitude is amplified (RAIL-to-RAIL-output) to approximately the power supply voltage (about 0.8 V) is compared.

図７は、以下のパラメータで電圧を与えた場合のシミュレーション結果を示している。
・電源電圧ＶＣＣ０．８Ｖ
・接地電圧ＶＥＥ０Ｖ
・入力電圧ＶＩＮ０〜８ｍＶ（三角形状ランプ波０．２Ｈｚ）
・出力端子Ｖ_OUTに接続する負荷抵抗値１ＭΩ
・閉回路におけるゲイン１００倍（４０ｄＢ） FIG. 7 shows a simulation result when a voltage is applied with the following parameters.
・ Power supply voltage VCC 0.8V
・ Ground voltage VEE 0V
・ Input voltage VIN 0-8mV (triangular ramp wave 0.2Hz)
・ Load resistance connected to output terminal V _OUT 1MΩ
・ Gain in closed circuit: 100 times (40 dB)

図７の例では、第２電流源回路２００Ｂにおけるトランジスタ２０６のコレクタ・エミッタ間電圧は図６の場合よりもさらに飽和しており、トランジスタ２０６は、強い飽和状態にある。この場合、トランジスタ２０６の増幅率（ｈｆｅ）は１以下である。しかし、図７においても、図７Ａ，７Ｂに示す入出力の応答波形は、ほぼ重なる形状をしていることから、トランジスタ２０６が強い飽和状態に陥った場合であっても、オペアンプ１０Ｃは回路全体としてほぼ線形動作（直線応答）していることが分かる。尚、電圧ゲインは、入力電圧波形と出力電圧波形との対比を視認しやすくするため、閉回路における電圧ゲインを１００倍（４０ｄＢ）とし、出力振幅を、ほぼ電源電圧（約０．８Ｖ）まで増幅（ＲＡＩＬ-ｔｏ-ＲＡＩＬ-ｏｕｔｐｕｔ）させた時の入力信号対出力信号の直線性を比較している。 In the example of FIG. 7, the collector-emitter voltage of the transistor 206 in the second current source circuit 200B is more saturated than in the case of FIG. 6, and the transistor 206 is in a strongly saturated state. In this case, the amplification factor (hfe) of the transistor 206 is 1 or less. However, in FIG. 7 as well, the input / output response waveforms shown in FIGS. 7A and 7B are substantially overlapped, so that even if the transistor 206 is in a strongly saturated state, the operational amplifier 10C is the entire circuit. It can be seen that there is a substantially linear operation (linear response). In order to make it easy to visually recognize the contrast between the input voltage waveform and the output voltage waveform, the voltage gain is 100 times (40 dB) in the closed circuit, and the output amplitude is substantially up to the power supply voltage (about 0.8 V). The linearity of the input signal versus the output signal when amplified (RAIL-to-RAIL-output) is compared.

図８は、オペアンプ１０Ｃを低入力電圧（直流バイアス）で動作させた場合であって、周波数領域が１００μＨｚ〜１００ＭＨｚにおける、オペアンプ１０Ｃの開回路ゲインの周波数特性を示すシミュレーション結果である。図８において、横軸は入力電圧の周波数、縦軸は開回路電圧ゲインである。図８において設定した各パラメータは以下のとおりである。 FIG. 8 is a simulation result showing the frequency characteristics of the open circuit gain of the operational amplifier 10C when the operational amplifier 10C is operated at a low input voltage (DC bias) and the frequency region is 100 μHz to 100 MHz. In FIG. 8, the horizontal axis represents the frequency of the input voltage, and the vertical axis represents the open circuit voltage gain. Each parameter set in FIG. 8 is as follows.

（共通条件）
・０．８Ｖ（ＤＣ）の電源電圧ＶＣＣによる単電源動作
・出力電圧Ｖ_out ０．４Ｖ（ＤＣ）
（変更した条件）
・一点鎖線のグラフにおいては、入力電圧を１００ｍＶとし、閉回路ゲインを４倍とした。
・実線のグラフにおいては、入力電圧を１０ｍＶとし、閉回路ゲインを４０倍とした。
・点線のグラフにおいては、入力電圧を１ｍＶとし、閉回路ゲインを４００倍とした。 (Common conditions)
・ Single power supply operation with 0.8V (DC) power supply voltage VCC ・ Output voltage _Vout 0.4V (DC)
(Changed conditions)
In the one-dot chain line graph, the input voltage is 100 mV and the closed circuit gain is four times.
In the solid line graph, the input voltage was 10 mV and the closed circuit gain was 40 times.
In the dotted line graph, the input voltage was 1 mV and the closed circuit gain was 400 times.

なお、オペアンプ１０Ｃの交流周波数における開回路ゲイン検証時(無帰還と等価)には、直流を含む超低周波領域（約１μＨｚ以下）でのみ、上述の閉回路ゲインを有するように負帰還回路を設けている。これによって、３種類の各入力電圧（直流バイアス）に対し、出力電圧が０．４Ｖ（ＤＣ）（電源電圧の１／２）となるように、閉回路ゲインをそれぞれ調整することが可能になる。この結果、図８の開回路ゲイン特性を正しく取得することができる。（図示はしていない） When verifying the open circuit gain at the AC frequency of the operational amplifier 10C (equivalent to no feedback), the negative feedback circuit is set so as to have the above-mentioned closed circuit gain only in the ultra-low frequency region including DC (about 1 μHz or less). Provided. As a result, the closed circuit gain can be adjusted so that the output voltage is 0.4 V (DC) (1/2 of the power supply voltage) for each of the three types of input voltages (DC bias). . As a result, the open circuit gain characteristic of FIG. 8 can be acquired correctly. (Not shown)

図８に示すように、ＶＩＮへの３種類の低い入力電圧におけるシミュレーションでは、周波数が１ｍＨｚ以下の帯域において、いずれの場合においても、電圧ゲイン（交流周波数が１００μＨｚ〜１００ＭＨｚにおける、オペアンプ１０Ｃの開回路の電圧ゲイン）が１４０ｄＢ程度に維持されていることが分かる。図８の結果から、本実施形態に係るオペアンプ１０Ｃにおいては、従来は実現できなかったような、電源電圧が約０．８Ｖ（ＤＣ）程度という低い電圧からの動作を実現可能とし、且つ、オペアンプ１０Ｃにおいて大きな開回路ゲインが得られる。これによって、オペアンプ１０Ｃを負帰還動作させた場合の帰還量が増大するため、オペアンプ１０Ｃにおいてより高い精度を得ることができる。さらに、図８のシミュレーションの例においては、アイドリング時は約６０μＡ程度の少ない消費電流であり、電源電圧は約０．８Ｖであるので、低消費電力化を図ることができる。 As shown in FIG. 8, in the simulation with three kinds of low input voltages to VIN, the voltage gain (the open circuit of the operational amplifier 10C at an AC frequency of 100 μHz to 100 MHz) in any case in a frequency band of 1 mHz or less. It can be seen that the voltage gain is maintained at about 140 dB. From the result of FIG. 8, in the operational amplifier 10C according to the present embodiment, it is possible to realize an operation from a voltage as low as about 0.8 V (DC), which has not been realized in the past, and the operational amplifier A large open circuit gain is obtained at 10C. As a result, the amount of feedback when the operational amplifier 10C is negatively fed back increases, so that higher accuracy can be obtained in the operational amplifier 10C. Furthermore, in the simulation example of FIG. 8, the current consumption is as low as about 60 μA during idling, and the power supply voltage is about 0.8 V, so that the power consumption can be reduced.

なお、この一連の図５〜図８の動作特性の評価目的について説明する。図５〜図７においては、入力電圧対時間領域（ＶｉｎｖｓＴｉｍｅ）の測面から捉えることを目的として動作特性の評価を行っている。他方、図８においては、開回路ゲイン対周波数領域（ＧａｉｎｖｓＦｒｅｑｕｅｎｃｙ）の側面から捉えることを目的として、いずれもオペアンプ１０Ｃを３種の低い入力電圧で動作させた場合に、その動作を補償する開回路ゲインの評価を行っている。
このように、図５〜図８のシミュレーションは、入力対出力の直線性の検証と、動作を補償する開回路ゲインの検証との両面を通じ、トランジスタ２０６の飽和動作発生時における、その低入力電圧動作が可能であることを証明する（裏付ける）ことを目的としている。 The purpose of evaluating the operating characteristics of the series of FIGS. 5 to 8 will be described. 5 to 7, the operation characteristics are evaluated for the purpose of capturing from the measurement surface of the input voltage versus time domain (Vin vs Time). On the other hand, in FIG. 8, the operation is compensated when the operational amplifier 10C is operated with three kinds of low input voltages for the purpose of grasping from the side of the open circuit gain vs. frequency domain (Gain vs Frequency). Evaluation of open circuit gain.
As described above, the simulations of FIGS. 5 to 8 show the low input voltage when the saturation operation of the transistor 206 occurs through both the verification of the linearity of the input-to-output and the verification of the open circuit gain to compensate the operation. The purpose is to prove that the operation is possible.

（５−２．第１電流源回路における負性抵抗特性に関するシミュレーション）
図９Ａ〜図９Ｃを参照して、トランジスタ１０３のエミッタと抵抗器１３２との接続関係と、第１電流源回路１００Ｂにおける負性抵抗特性との関係について説明する。図９Ａ〜図９Ｃは、第１電流源回路１００Ｂにおける、電圧と電流との関係を示すグラフである。各グラフにおいて、横軸は電圧値を縦軸は電流値を表している。なお、第１電流源回路１００Ｂにおける、図９Ａ〜図９Ｃの特性取得にあたっては、第１電流源回路１００Ｂにおけるトランジスタ１０４，１０５，１０６、の各エミッタ電流を合計した電流値が１００μＡ（後述する図９Ｂの特性）となるように、抵抗器１３１，１３２、の抵抗値を調整している。これは電流を１００μＡとすることにより、図９Ａ〜図９Ｃの特性差をより解り易く示すためである。 (5-2. Simulation on negative resistance characteristics in first current source circuit)
With reference to FIGS. 9A to 9C, the relationship between the connection relationship between the emitter of the transistor 103 and the resistor 132 and the negative resistance characteristic in the first current source circuit 100 </ b> B will be described. 9A to 9C are graphs showing the relationship between voltage and current in the first current source circuit 100B. In each graph, the horizontal axis represents the voltage value and the vertical axis represents the current value. In obtaining the characteristics of FIGS. 9A to 9C in the first current source circuit 100B, the total current value of the emitter currents of the transistors 104, 105, and 106 in the first current source circuit 100B is 100 μA (a diagram to be described later). 9B), the resistance values of the resistors 131 and 132 are adjusted. This is because the difference in characteristics in FIGS. 9A to 9C can be more easily understood by setting the current to 100 μA.

図９Ａは、トランジスタ１０３のエミッタが抵抗器１３２の接地側に接続された場合における、第１電流源回路１００Ｂの電圧と電流との関係を示すグラフである。図９Ａのグラフから、この場合、第１電流源回路１００Ｂは負性抵抗特性を有することが分かる。
図９Ｂは、トランジスタ１０３のエミッタが、抵抗器１３２と抵抗器１３１との接続箇所に接続された場合における、第１電流源回路１００Ｂの電圧と電流との関係を示すグラフである。図９Ｂのグラフから、この場合、第１電流源回路１００Ｂは負性抵抗特性を有しないことが分かる。
図９Ｃは、トランジスタ１０３のエミッタが、抵抗器１３１の電源電圧ＶＣＣ側に接続された場合における、第１電流源回路１００Ｂの電圧と電流との関係を示すグラフである。図９Ｃのグラフから、この場合、第１電流源回路１００Ｂは正性抵抗特性を有することが分かる。 FIG. 9A is a graph showing the relationship between the voltage and current of the first current source circuit 100B when the emitter of the transistor 103 is connected to the ground side of the resistor 132. From the graph of FIG. 9A, it can be seen that in this case, the first current source circuit 100B has a negative resistance characteristic.
FIG. 9B is a graph showing the relationship between the voltage and current of the first current source circuit 100 </ b> B when the emitter of the transistor 103 is connected to the connection point between the resistor 132 and the resistor 131. From the graph of FIG. 9B, it can be seen that in this case, the first current source circuit 100B does not have negative resistance characteristics.
FIG. 9C is a graph showing the relationship between the voltage and current of the first current source circuit 100B when the emitter of the transistor 103 is connected to the power supply voltage VCC side of the resistor 131. From the graph of FIG. 9C, it can be seen that in this case, the first current source circuit 100B has a positive resistance characteristic.

従って、図９Ａ〜図９Ｃのグラフから、第１電流源回路１００Ｂは、トランジスタ１０３のエミッタが、抵抗器１３２の電源電圧ＶＣＣ側に接続された場合には、負性抵抗特性を打ち消すことが可能であることが分かる。 9A to 9C, the first current source circuit 100B can cancel the negative resistance characteristic when the emitter of the transistor 103 is connected to the power supply voltage VCC side of the resistor 132. It turns out that it is.

このように本実施形態に係るオペアンプ１０Ａ〜１０Ｄによると、トランジスタを飽和領域においても動作させることができ、これによって、オペアンプ１０Ａ〜１０Ｄを含む増幅回路を低電圧から動作させることができる。 As described above, according to the operational amplifiers 10A to 10D according to the present embodiment, the transistor can be operated even in the saturation region, whereby the amplifier circuit including the operational amplifiers 10A to 10D can be operated from a low voltage.

以上説明した各実施形態は、本発明の理解を容易にするためのものであり、本発明を限定して解釈するためのものではない。本発明は、その趣旨を逸脱することなく、変更／改良され得るととともに、本発明にはその等価物も含まれる。即ち、各実施形態に当業者が適宜設計変更を加えたものも、本発明の特徴を備えている限り、本発明の範囲に包含される。例えば、各実施形態が備える各要素およびその配置、材料、条件、形状、サイズなどは、例示したものに限定されるわけではなく適宜変更することができる。また、各実施形態が備える各要素は、技術的に可能な限りにおいて組み合わせることができ、これらを組み合わせたものも本発明の特徴を含む限り本発明の範囲に包含される。 Each embodiment described above is for facilitating understanding of the present invention, and is not intended to limit the present invention. The present invention can be changed / improved without departing from the spirit thereof, and the present invention includes equivalents thereof. In other words, those obtained by appropriately modifying the design of each embodiment by those skilled in the art are also included in the scope of the present invention as long as they include the features of the present invention. For example, each element included in each embodiment and its arrangement, material, condition, shape, size, and the like are not limited to those illustrated, and can be changed as appropriate. In addition, each element included in each embodiment can be combined as much as technically possible, and combinations thereof are included in the scope of the present invention as long as they include the features of the present invention.

例えば、図５〜図で８は、オペアンプを用いた非反転増幅器におけるシミュレーション結果を示したが、本発明のオペアンプは、非反転増幅器に限られず、反転増幅器やレギュレータ等、様々な回路に適用することができる。 For example, FIG. 5 to FIG. 8 show simulation results in a non-inverting amplifier using an operational amplifier, but the operational amplifier of the present invention is not limited to a non-inverting amplifier, and is applied to various circuits such as an inverting amplifier and a regulator. be able to.

１０Ａ，１０Ｂ，１０Ｃ，１０Ｄオペアンプ
１００第１電流源回路
１０１，１０２，１０３，１０４，１０５，１０６，１０７トランジスタ
１３１，１３２，１３３，１３４抵抗器
２００第２電流源回路
２０１，２０２，２０３，２０４，２０５，２０６，２０７トランジスタ
３００第１増幅回路
３０１，３０２，３０３，３０４，３０５，３０６，トランジスタ
５００第２増幅回路
５０１，５０２トランジスタ
５３１、５３２抵抗器
６００出力回路
６０１，６０２，６０３，６０４，６０５，６０６トランジスタ
６１１，６１２，６１３，６１４トランジスタ
６３１抵抗器
６５１，６５２，６５３キャパシタ 10A, 10B, 10C, 10D Operational amplifier 100 First current source circuit 101, 102, 103, 104, 105, 106, 107 Transistor 131, 132, 133, 134 Resistor 200 Second current source circuit 201, 202, 203, 204 , 205, 206, 207 Transistor 300 First amplifier circuit 301, 302, 303, 304, 305, 306, Transistor 500 Second amplifier circuit 501, 502 Transistor 531, 532 Resistor 600 Output circuit 601, 602, 603, 604 605, 606 transistor 611, 612, 613, 614 transistor 631, resistor 651, 652, 653 capacitor

Claims

First and second transistors to which a power supply voltage is supplied to an emitter;
A third transistor having a diode connection and a collector connected to the collector of the first transistor;
A fourth transistor having a current mirror connection with the third transistor, a collector connected to the collector of the second transistor, and an emitter grounded;
First and second resistors connected between the emitter of the third transistor and ground and connected in series;
A fifth transistor having a base connected to the collector of the second transistor and an emitter connected between the first and second resistors;
Comprising
Current source circuit.

A third resistor having one end connected to the collector of the third transistor and the other end connected to the emitter of the third transistor;
The current source circuit according to claim 1.

The current source circuit is:
A sixth transistor having a diode connection, the power supply voltage supplied to an emitter, and a collector connected to a collector of the fifth transistor;
The first and second transistors are current mirror connected to the sixth transistor,
The current source circuit according to claim 1 or 2.