(第1の実施の形態)
図1は、本発明の第1の実施の形態に係る撮像装置の構成を模式的に示す断面図である。撮像装置1は、撮像光学系2、撮像素子3、制御部4、レンズ駆動部5、および表示部6を備える。撮像光学系2は、撮像素子3の撮像面に被写体像を結像させる。撮像光学系2は、レンズ2a、フォーカシングレンズ2b、およびレンズ2cから成る。フォーカシングレンズ2bは、撮像光学系2の焦点調節を行うためのレンズである。フォーカシングレンズ2bは、光軸O方向に駆動可能に構成されている。レンズ駆動部5は、不図示のアクチュエータを有する。レンズ駆動部5は、このアクチュエータにより、フォーカシングレンズ2bを光軸O方向に所望の量だけ駆動する。撮像素子3は、被写体像を撮像して画像を出力する。制御部4は、撮像素子3等の各部を制御する。制御部4は、撮像素子3により出力された画像信号に対して画像処理等を施して、不図示の記録媒体に記録したり、表示部6に画像を表示したりする。表示部6は、例えば液晶パネル等の表示部材を有する表示装置である。
図2(a)は、有機光電変換膜10の上面101を模式的に示す平面図であり、図2(b)は、撮像素子3の断面を模式的に示す断面図であり、図2(c)は、有機光電変換膜10の下面102を模式的に示す平面図である。なお、有機光電変換膜10の上面101は、被写体光が入射する面である。
撮像素子3は、有機光電変換膜10と半導体基板11とを有している。有機光電変換膜10と半導体基板11は積層されている。
有機光電変換膜10は、可視光を吸収し、吸収した光の量に応じた量の電荷(電子正孔対)を生成する。有機光電変換膜10には、画素103が二次元状に複数配列されている。画素103は、それぞれ、上面101に形成された透明な上部電極103aと、下面102に形成された下部電極103bとを有する。有機光電変換膜10は、全ての画素103に共通な1枚の薄膜として形成されている。上部電極103aは、全ての画素103について共通な1つの電極として設けられている。下部電極103bは、互いに分離して設けられている。下部電極103bは、上部電極103aと対向するように設けられている。なお、有機光電変換膜10を、画素103ごとに異なる特性を有するように構成してもよい。例えば、画素103ごとに、光電変換の対象となる(吸収する)波長を異ならせてもよい。具体的には、ある画素103は緑の光を光電変換し、ある画素103は赤の光を光電変換し、ある画素103は青の光を光電変換するようにしてもよい。
有機光電変換膜10に可視光が入射すると、入射位置において、入射光量に応じた量の電荷が生成される。生成された電荷は、その入射位置に設けられた画素103が有する下部電極103bに導かれる。換言すると、各々の画素103に入射した光は、各々の画素103により光電変換される。
半導体基板11には、周辺回路12が、画素103ごとに形成されている。下部電極103bは、配線13により、半導体基板11に形成された周辺回路12と電気的に接続されている。
図3は、撮像素子3の回路構成を示す図である。説明の都合上、図3では、撮像素子3の回路構成を、水平方向6画素×垂直方向4画素のレイアウトに簡略化して示す。図3に示すように、撮像素子3は、垂直走査回路X2と水平走査回路X3と出力回路X1とを有している。各々の画素103からの出力信号(後述する積算信号)は、垂直走査回路X2が発生する垂直制御信号φV1〜V4により、行ごとに独立して制御される。例えば、垂直走査回路X2が垂直制御信号φV1を出力すると、1行目の画素103からの出力信号が、垂直信号線X4に出力される。水平走査回路X3は、水平制御信号φH1〜H6を順次出力して、垂直信号線X4に出力された行ごとの画素103からの出力信号を、1列ずつ、出力回路X1に順次転送する。出力回路X1は、画素103からの出力信号を所定の増幅度で増幅し、制御部4に出力する。制御部4は、この出力信号(すなわち撮像信号)に基づき被写体の画像データを作成する。
なお、図3では水平方向1行ごとに画素103からの出力信号を読み出す回路を例示したが、例えば回路を三次元実装することにより、全画素を同時に読み出すようにしてもよい。
図4は、画素103の構成を示す回路図である。画素103は、キャパシタ105、リセットスイッチ113、および周辺回路12を備える。周辺回路12には、比較部106および積算部107が含まれる。上部電極103aには、所定のバイアス電圧を印加する電源Vaが接続されている。電源Vaによって、有機光電変換膜10で発生した電荷(電子正孔対)のうちの正孔は、上部電極103aに引き寄せられる。下部電極103bからは、有機光電変換膜10で発生した電荷のうちの電子に基づく電位が取り出される。
比較部106は、第1入力端子1060a、第2入力端子1060b、第1インピーダンス1061a、第2インピーダンス1061b、第1トランジスタ1062a、第2トランジスタ1062b、定電流源1063、バッファ1064、およびリセットスイッチ108を備える。第1インピーダンス1061aおよび第2インピーダンス1061bは、例えば抵抗、スイッチドキャパシタ、インダクタ、定電流源、カレントミラー等により構成される。他のインピーダンスについても同様である。下部電極103bは、キャパシタ105を介して、第2入力端子1060bに接続されている。つまり、比較部106が有する2つの入力端子のうちの第2入力端子1060bには、下部電極103bから取り出された電子に基づく信号S2が入力される。キャパシタ105を介することで、信号S2は直流成分がカットされた信号となる。これにより、有機光電変換膜10の出力電圧のバラツキやリセットスイッチ113によるリセット後の電圧のバラツキが低減される。なお、キャパシタ105を省略してもよい。第1入力端子1060aには、所定の参照電圧VREFが入力される。すなわち第1入力端子1060aには、一定の信号レベルを有する参照信号S1が入力される。
比較部106は、差動対を用いて実装されたコンパレータである。比較部106は、第2入力端子1060bへの入力電圧(信号S2の電圧)が第1入力端子1060aへの入力電圧(参照信号S1の電圧、すなわち参照電圧VREF)以上である場合には、所定のローレベルの信号(以下、L信号と称する)を、積算部107およびリセットスイッチ113に出力する。他方、第2入力端子1060bへの入力電圧が第1入力端子1060aへの入力電圧未満である場合には、所定のハイレベルの信号(以下、H信号と称する)を、積算部107およびリセットスイッチ113に出力する。以下の説明では、比較部106の出力信号を、信号S3と総称する。
第1入力端子1060aは、第1トランジスタ1062aのゲートに接続される。第2入力端子1060bは、第2トランジスタ1062bのゲートに接続される。第1トランジスタ1062aのドレインは、第1インピーダンス1061aを介して所定の電源Vcに接続される。第2トランジスタ1062bのドレインは、第2インピーダンス1061bを介して所定の電源Vcに接続される。第1トランジスタ1062aおよび第2トランジスタ1062bのソースは、共に定電流源1063を介してグラウンドに接続される。第1トランジスタ1062aおよび第2トランジスタ1062bのドレイン間には、リセットスイッチ108が接続される。第1トランジスタ1062aのドレインは、バッファ1064の入力端子に接続される。バッファ1064の出力端子は、比較部106の出力端子に接続される。
なお、バッファ1064の入力端子を、第1トランジスタ1062aのドレインではなく第2トランジスタ1062bのドレインに接続してもよい。また、バッファ1064を2入力とし、第1トランジスタ1062aおよび第2トランジスタ1062bのドレインを両方とも入力するように構成してもよい。
比較部106のリセットスイッチ108は、差動対の入力電位を等しくするためのスイッチである。制御部4は、撮像素子3全体の初期化過程でリセットスイッチ108をオンオフし、比較部106を初期化する。
下部電極103bには、リセットスイッチ113が接続されている。リセットスイッチ113の他端は、所定の電源Vbに接続されている。リセットスイッチ113がオン状態になると、下部電極103bの電圧は電源Vbの電圧に等しくなる。リセットスイッチ113は、比較部106からの出力信号S3に基づき制御される。比較部106がL信号を出力しているとき、リセットスイッチ113はオフ状態になる。比較部106がH信号を出力しているとき、リセットスイッチ113はオン状態になる。
有機光電変換膜10で光電変換がなされ、下部電極103bに電子が導かれると、下部電極103bの電位は低下する。この電位の変化は、キャパシタ105を介して比較部106の第2入力端子1060bに伝達され、第2入力端子1060bに入力される電圧が低下する。下部電極103bに導かれた電子が多いほど、第2入力端子1060bの電圧は小さくなる。
積算部107は、インピーダンス1071、スイッチ1072、リセットスイッチ1073、およびキャパシタ1074を備える。インピーダンス1071は、一端が所定の電源Vdに、他端がスイッチ1072に接続される。スイッチ1072の他端は、積算部107の出力端子である。積算部107の出力端子には、更に、リセットスイッチ1073およびキャパシタ1074が接続されている。リセットスイッチ1073の他端は、グラウンドに接続されている。キャパシタ1074の他端は、グラウンドに接続されている。
積算部107は、比較部106によるH信号の出力頻度に基づく積算信号S4を出力するように構成されている。具体的には、比較部106がH信号を頻繁に出力するほど、積算部107が出力する積算信号S4の電圧は大きくなる。積算部107は、いわゆる積分回路である。スイッチ1072がオン状態であり、かつ、リセットスイッチ1073がオフ状態のとき、キャパシタ1074には電荷が蓄えられる。また、積算部107の出力電圧は上昇する。スイッチ1072がオフ状態になった場合、積算部107の出力電圧は、キャパシタ1074の働きにより維持される。つまり、積算部107は、スイッチ1072がオン状態である期間の長さに基づく積算信号S4を出力する。スイッチ1072がより長い間オン状態であるほど、積算部107の出力信号S4の電圧は高くなる。スイッチ1072のオンオフは、比較部106が出力したH信号やL信号により制御される。比較部106がL信号を出力しているとき、スイッチ1072はオフ状態になる。比較部106がH信号を出力しているとき、スイッチ1072はオン状態になる。
積算部107のリセットスイッチ1073は、積算部107の出力電圧を所定のリセットレベル(例えばグラウンド電位に対応する電圧)にするためのスイッチである。制御部4は、撮像素子3全体の初期化過程でリセットスイッチ1073をオンオフし、積算部107を初期化する。
なお、図4に図示した電源Va,Vb,Vc,Vdは、一部もしくは全部を共通の電源としてもよい。各々を独立した電源とすると、各電源を独立制御できるので、より好ましい。
図5は、画素103からの信号読み出し動作を説明するためのタイミングチャートである。なお、図5に含まれる全てのタイミングチャートにおいて、縦軸が電圧であり、横軸が時刻である。
被写体光が、時刻t1から有機光電変換膜10に入射を始める。時刻t1以降、有機光電変換膜10で生成される電荷によって、下部電極103bの電位は下降する。その結果、比較部106の第2入力端子1060bに入力される信号S2の電圧は、基準電圧VHから下降する。この電圧が参照電圧VREF以上である限り、比較部106からはL信号が出力され続ける。
時刻t2に、信号S2の電圧が参照電圧VREFに到達する。これに応じて、比較部106は、H信号の出力を開始する。すなわち、出力信号S3の信号レベルはハイレベルになる。このH信号は、下部電極103bのリセットスイッチ113、および、積算部107のスイッチ1072に供給される。
下部電極103bのリセットスイッチ113は、比較部106からのH信号に応じてオン状態になる(時刻t2)。これにより、下部電極103bには電源Vbから所定電圧が供給され、下部電極103bがリセットされる。結果として、比較部106の第2入力端子1060bに入力される信号S2の電圧は、基準電圧VHに復帰する(時刻t3)。そして、比較部106の出力信号S3はL信号に戻る。このL信号によって、下部電極103bのリセットスイッチ113は、再びオフ状態になり、下部電極103bの電位は下降する。
積算部107のスイッチ1072は、比較部106からのH信号に応じてオン状態になる。これにより、積算部107から出力される出力信号S4の電圧は上昇する。その後、スイッチ1072はオフ状態になる。これにより、積算部107からの出力信号S4の電圧の上昇は停止する。
被写体光が有機光電変換膜10に入射する間、以上の動作が繰り返し実行される。その結果、被写体光の光量が一定である場合、図5に示すように、比較部106からは、一定周期のパルス信号S3が出力される。
図6は、比較部106および積算部107からの光量ごとの出力信号を例示するタイミングチャートである。なお、図6に含まれる全てのタイミングチャートにおいて、縦軸が電圧であり、横軸が時刻である。図6(a)に、ある光量に対応する比較部106の出力信号S3aおよび積算部107の出力信号S4aを示す。また、図6(b)に、より少ない光量に対応する比較部106の出力信号S3bおよび積算部107の出力信号S4bを示す。
図5を用いて説明した通り、積算部107からの出力信号S4の電圧は、比較部106からのH信号に応じて上昇する。一方、キャパシタ1074からの漏れ電流により、積算部107からの出力信号S4の電圧は、時間経過と共に下降する。その結果、積算部107からの出力信号S4の電圧は、比較部106の出力信号S3bのパルス数に基づくレベルで安定する。
例えば図6(a)に示すパルス信号S3aは、周期F1を有している。積算部107からの出力信号S4aは、これに対応する電圧V1で安定する。一方、図6(b)に示すパルス信号S3bは、周期F2を有している。周期F2は、周期F1より長い。つまり、図6(b)に示すパルス信号S3bの単位時間当たりのパルス数は、図6(a)に示すパルス信号S3aに比べて少ない。そのため、積算部107からの出力信号S4bは、より低い電圧V2で安定することになる。
このように、被写体光の光量が大きいほど、比較部106から出力されるパルス信号S3のパルス数は多くなる。そして、比較部106から出力されるパルス信号S3のパルス数が多いほど(H信号の出力頻度が高いほど)、積算部107からの出力信号S4の電圧は高くなる。つまり、積算部107からの出力信号S4は、光量に応じた電圧を有する。
なお、光量が極めて少ない場合、比較部106の第2入力端子1060bに入力される信号S2の変化も極めて小さくなる。この場合、参照電圧VREFの設定によっては、比較部106からH信号が全く出力されない可能性がある。そのため、参照電圧VREFは、リセット時の基準電圧VHに十分に近い電圧を設定しておくことが望ましい。
上述した実施の形態によれば、次の作用効果が得られる。
(1)比較部106は、下部電極103bから出力される信号S2と参照信号S1とを比較し、比較結果に基づいてL信号およびH信号のいずれか一方を出力する。積算部107は、H信号の出力頻度に基づく積算信号S4を出力する。このようにしたので、光量が多い場合であっても、有機光電変換膜10に蓄積される電荷を飽和させることなく光量に応じた大きさの撮像信号を得ることができる。
(2)リセットスイッチ113は、比較部106によるH信号の出力に応じて下部電極103bをリセットする。このようにしたので、光量が多い場合であっても、有機光電変換膜10に蓄積される電荷は飽和しない。
(3)積算部107は、H信号の出力頻度(パルス数)に基づく積算信号S4を出力する。このようにしたので、比較部106から出力されるパルス信号を、より扱いやすい信号として得ることができる。
(4)積算部107は、H信号の出力頻度(パルス数)に基づく信号レベルを有する積算信号S4を出力する。このようにしたので、従来の撮像素子と同様の光電変換信号(光量に応じた信号レベルを有する信号)を得ることができる。
(5)比較部106と積算部107とが設けられた半導体基板11を、有機光電変換膜10と積層した。このようにしたので、有機光電変換膜10の感光面をより大きく取ることができる。
(第2の実施の形態)
第2の実施の形態に係る撮像装置は、第1の実施の形態に係る撮像装置とは異なる構成の撮像素子3を有している。以下、第1の実施の形態に係る撮像素子3との相違点を中心に説明する。なお、以下の説明において、第1の実施の形態と同一の部分については、第1の実施の形態と同一の符号を付して説明を省略する。
図7(a)は、有機光電変換膜10の上面101を模式的に示す平面図であり、図7(b)は、撮像素子3の断面を模式的に示す断面図であり、図7(c)は、有機光電変換膜10の下面102を模式的に示す平面図である。
画素203は、それぞれ、上面101に形成された透明な上部電極103aと、下面102に形成された下部電極103bとを有する。有機光電変換膜10は、全ての画素103に共通な1枚の薄膜として形成されている。上部電極103aは、互いに分離して設けられている。下部電極103bは、互いに分離して設けられている。下部電極103bは、上部電極103aと対向するように設けられている。
図8は、第2の実施の形態に係る画素203の構成を示す回路図である。なお、撮像素子3の全体の回路構成は図4に示した第1の実施の形態と同様であるので説明を省略し、ここでは個別の画素の回路についてのみ説明する。画素203は、第1キャパシタ105a、第2キャパシタ105b、リセットスイッチ109、リセットスイッチ113a、リセットスイッチ113b、および周辺回路12を備える。周辺回路12には、比較部206および積算部207が含まれる。
上部電極103aは、第1キャパシタ105aを介して、比較部206の第1入力端子1060aに接続されている。上部電極103aには、有機光電変換膜10で生成された電子正孔対のうちの正孔が導かれる。正孔が導かれることにより、上部電極103aの電位は上昇する。これにより、比較部207の第1入力端子1060aに入力される信号S1の電圧は上昇する。つまり第1キャパシタ105aは、上部電極103aに導かれた正孔に基づく信号S1を出力する。上部電極103aに導かれた正孔が多いほど、比較部206の第1入力端子1060aに入力される信号S1の電圧は大きくなる。
下部電極103bは、第2キャパシタ105bを介して、比較部206の第2入力端子1060bに接続されている。下部電極103bからは、有機光電変換膜10で生成された電子正孔対のうちの電子が導かれる。電子が導かれることにより、下部電極103bの電位は下降する。これにより、第2入力端子1060bに入力される信号S2の電圧は下降する。つまり第2キャパシタ105bは、下部電極103bに導かれた電子に基づく信号S2を出力する。下部電極103bに導かれた電子が多いほど、比較部206の第2入力端子1060bに入力される信号S2の電圧は小さくなる。
上部電極103aには、リセットスイッチ113aが接続されている。リセットスイッチ113aの他端は、グラウンドに接続されている。リセットスイッチ113aがオン状態になると、上部電極103aの電圧は所定のリセットレベル(例えばグラウンド電位に対応する電圧)になる。下部電極103bには、リセットスイッチ113bが接続されている。リセットスイッチ113bの他端は、所定の電源Vbに接続されている。リセットスイッチ113bがオン状態になると、下部電極103bの電圧は電源Vbの電圧と等しくなる。
リセットスイッチ113aおよびリセットスイッチ113bは、比較部206からの出力信号S3に基づき制御される。比較部206がL信号を出力しているとき、リセットスイッチ113aおよびリセットスイッチ113bはオフ状態になる。比較部206がH信号を出力しているとき、リセットスイッチ113aおよびリセットスイッチ113bはオン状態になる。なお、リセットスイッチ113aの前段に設けられたインバータ110は、リセットスイッチ113aおよびリセットスイッチ113bの極性が逆であることに起因するものである。
比較部206は、差動対を用いて実装された差動増幅回路である。第1の実施の形態に係る比較部106(図4)との違いは、1入力のバッファ1064の代わりに、2入力のバッファ2064を設けた点である。バッファ2064の2つの入力端子は、それぞれ、第1トランジスタ1062aおよび第2トランジスタ1062bのドレインに接続される。
比較部206の動作は、第1の実施の形態に係る比較部106(図4)と同様である。すなわち比較部206は、第2入力端子1060bへの入力電圧が第1入力端子1060aへの入力電圧以上である場合には、L信号を出力する。他方、第2入力端子1060bへの入力電圧が第1入力端子1060aへの入力電圧未満である場合には、H信号を出力する。
リセットスイッチ109は、比較部206の第1入力端子1060aと第2入力端子1060bとを短絡するスイッチである。リセットスイッチ109は、第1の実施の形態に係るリセットスイッチ108(図4)と同様に、差動対の入力電位を等しくするためのスイッチである。制御部4は、撮像素子3全体の初期化過程でリセットスイッチ109をオンオフし、比較部206を初期化する。
積算部207は、比較部206によるH信号の出力頻度に基づく積算信号S40,S41,…を出力するように構成されている。積算部207は、いわゆるカウンタ(計数回路)である。積算部207は、N個(例えば12個)のD型フリップフロップ2070を有し、入力信号S3のパルス数をNビットのデジタル値として出力する。なお、図8では代表して2個のD型フリップフロップ2070のみを図示しているが、実際にはより多数のD型フリップフロップ2070が存在する。各々のD型フリップフロップ2070の出力信号がデジタル値の各ビットに対応する。例えばデジタル値の0ビット目(LSB)は信号S40に対応し、1ビット目は信号S41に対応する。
図9は、画素203からの信号読み出し動作を説明するためのタイミングチャートである。なお、図9に含まれる全てのタイミングチャートにおいて、縦軸が電圧であり、横軸が時刻である。
被写体光が、時刻t1から有機光電変換膜10に入射を始めると仮定する。時刻t1以降、有機光電変換膜10で生成される電荷によって、上部電極103aの電位は上昇し始め、下部電極103bの電位は下降し始める。その結果、比較部206の第1入力端子1060aに入力される信号S1の電圧は、基準電圧VLから上昇を始める。また、第2入力端子1060bに入力される信号S2の電圧は、基準電圧VHから下降を始める。信号S1の電圧が信号S2の電圧未満である限り、比較部206からはL信号が出力され続ける。
時刻t2に、信号S1の電圧が信号S2の電圧以上になる。これに応じて、比較部206は、H信号を出力する。このH信号は、上部電極103aのリセットスイッチ113a、下部電極103bのリセットスイッチ113b、および、積算部207に供給される。
上部電極103aのリセットスイッチ113aは、比較部206からのH信号に応じてオン状態になる。これにより、上部電極103aの電圧は所定のリセットレベルになる。すなわち、上部電極103aがリセットされる。下部電極103bのリセットスイッチ113bは、比較部206からのH信号に応じてオン状態になる。これにより、下部電極103bには電源Vbからの電圧が供給され、下部電極103bがリセットされる。結果として、比較部206の第1入力端子1060aに入力される信号S1の電圧は、基準電圧VLに復帰する。また、比較部206の第2入力端子1060bに入力される信号S2の電圧は、基準電圧VHに復帰する。その後、比較部206の出力信号S3はL信号に戻る。このL信号によって、上部電極103aのリセットスイッチ113aおよび下部電極103bのリセットスイッチ113は、再びオフ状態になる。
被写体光が有機光電変換膜10に入射する間、以上の動作が繰り返し実行される。被写体光の光量が一定である場合、比較部206からは、一定周期のパルス信号S3が出力される。被写体光の光量が大きいほど、比較部206から出力されるパルス信号S3のパルス数は多くなる。積算部207は、比較部206から出力されたパルスの数をデジタル値として出力する。例えば、信号S40はデジタル値の0ビット目(LSB)を表し、信号S41はデジタル値の1ビット目を表す。
上述した実施の形態によれば、次の作用効果が得られる。
(6)比較部206は、下部電極103bから出力された信号S2と参照信号S1とを比較し、比較結果に基づいてL信号およびH信号のいずれか一方を出力する。積算部207は、H信号の出力頻度に基づく積算信号S40,S41,…を出力する。このようにしたので、光量が多い場合であっても、有機光電変換膜10に蓄積される電荷を飽和させることなく光量に応じた大きさの撮像信号を得ることができる。
(7)リセットスイッチ113bは、比較部206によるH信号の出力に応じて下部電極103bをリセットする。このようにしたので、光量が多い場合であっても、有機光電変換膜10に蓄積される電荷が飽和しない。
(8)有機光電変換膜10の他方の面に設けられた上部電極103aからは、電荷のうちの正孔に基づく参照信号S1が取り出される。このようにしたので、有機光電変換膜10により生成された電荷を、より有効活用することができる。
(9)リセットスイッチ113aは、比較部206によるH信号の出力に応じて上部電極103aをリセットする。このようにしたので、上部電極103aと下部電極103bを同時にリセットすることができる。
(10)リセットスイッチ113aにはH信号が入力され、リセットスイッチ113bにはH信号の極性を逆転させた信号が入力される。このようにしたので、上部電極103aと下部電極103bを同時にリセットすることができる。
(11)積算部207は、H信号の出力頻度(パルス数)に基づく積算信号S40,S41,…を出力する。このようにしたので、比較部206から出力されるパルス信号S3を、より扱いやすい信号として得ることができる。
(12)積算部207は、H信号の出力頻度(パルス数)を表すデジタル信号S40,S41,…を出力する。このようにしたので、別途A/D変換回路を設ける必要がない。
(13)比較部206と積算部207とが設けられた半導体基板11を、有機光電変換膜10と積層した。このようにしたので、有機光電変換膜10の感光面をより大きく取ることができる。
(第3の実施の形態)
第3の実施の形態に係る撮像装置は、第1の実施の形態に係る撮像装置とは異なる構成の撮像素子3を有している。以下、第1の実施の形態に係る撮像素子3との相違点を中心に説明する。なお、以下の説明において、第1の実施の形態と同一の部分については、第1の実施の形態と同一の符号を付して説明を省略する。
図10は、第3の実施の形態に係る撮像素子3の概要を示す図である。なお、図10では、撮像素子3の光入射側を上側とした状態を示している。このため、以下の説明では、撮像素子3の光入射側の方向を「上方」または「上」とし、光入射側に対して反対側の方向を「下方」または「下」とする。撮像素子3は、有機光電変換膜10に加えて、更に、下部光電変換層32を有する。以下の説明では、第1の実施の形態で説明した有機光電変換膜10による画素の層を、上部光電変換層31と称する。
上部光電変換層31と下部光電変換層32とは、同一光路上に積層配置されている。上部光電変換層31は、所定の色成分(詳しくは後述する)の光を吸収(光電変換)する有機光電変換膜で構成される。上部光電変換層31で吸収(光電変換)されなかった色成分の光は、上部光電変換層31を透過して下部光電変換層32に入射し、下部光電変換層32で光電変換される。下部光電変換層32は、半導体基板11に形成されたフォトダイオードにより光電変換を行う。なお、上部光電変換層31で光電変換される色成分と、下部光電変換層32で光電変換される色成分とは、補色関係である。上部光電変換層31と下部光電変換層32の各画素位置は一対一に対応する。たとえば上部光電変換層31の1行1列目の画素は、下部光電変換層32の1行1列目の画素に対応する。
図11(a)は、上部光電変換層31の画素配置を示す図である。図11(a)において、水平方向をx軸、垂直方向をy軸とし、画素Pの座標をP(x,y)と表記する。図11(a)に示す上部光電変換層31の例では、奇数行の各画素にMg(マジェンタ)とYe(イエロー)の光を光電変換する有機光電変換膜を交互に配置し、偶数行の各画素にCy(シアン)とMg(マジェンタ)の光を光電変換する有機光電変換膜を交互に配置している。そして、各画素で受光されない光は透過される。たとえば画素P(1,1)はMgの光を光電変換してMgの補色であるG(グリーン)の光を透過する。同様に、画素P(2,1)はYeの光を光電変換してYeの補色であるB(ブルー)の光を透過し、画素P(1,2)はCyの光を光電変換してCyの補色であるR(レッド)の光を透過する。
図11(b)は、下部光電変換層32の画素配置を示す図である。なお、図11(b)に示す各画素位置は、図11(a)と同じである。たとえば下部光電変換層32の画素(1,1)は、上部光電変換層31の画素(1,1)に対応する。図11(b)において、下部光電変換層32には、カラーフィルターなどは設けられておらず、上部光電変換層31を透過する色成分(すなわち有機光電変換膜で吸収されて光電変換される色成分の補色)の光を光電変換する。従って、図11(c)に示すように、下部光電変換層32において、奇数行の画素ではGとBの色成分の画像信号、偶数行の各画素ではRとGの色成分の画像信号が得られる。たとえば画素P(1,1)ではMgの補色のG成分の画像信号が得られる。同様に、画素P(2,1)ではYeの補色のB成分の画像信号、画素P(1,2)ではCyの補色のR成分の画像信号がそれぞれ得られる。
このように、本実施形態に係る撮像素子3では、有機光電変換膜で構成される上部光電変換層31が下部光電変換層32に対してカラーフィルターの役割を果たし、下部光電変換層32から上部光電変換層31の補色画像(図11の例ではベイヤー配列の画像)が得られる。したがって、本実施形態に係る撮像素子3では、上部光電変換層31からはCy、Mg、Yeの3色からなるCMY画像を取得することができ、下部光電変換層32からはR、G、Bの3色からなるRGB画像を取得することができる。
図12は、撮像素子3の断面の一部を例示する図である。図12に示すように、撮像素子3は、下部光電変換層32と上部光電変換層31とを、配線層40を介して積層した構造を有している。上部光電変換層31は、第1の実施の形態で説明した有機光電変換膜10の層である。下部光電変換層32は、第1の実施の形態で説明した半導体基板11に形成される層である。上部光電変換層31の上方には、1つの画素に対して1つのマイクロレンズMLが形成されている。たとえば、上部光電変換層31において、画素P(1,1)の光電変換部を構成する有機光電変換膜による受光部PC(1,1)は、マイクロレンズML(1,1)から入射された被写体光におけるMgの光を光電変換して補色であるGの光を透過する。下部光電変換層32において、画素P(1,1)を構成するフォトダイオードPD(1,1)は、上部光電変換層31の受光部PC(1,1)を透過したGの光を受光して光電変換する。第1の実施の形態で説明した周辺回路12は、一部が配線層40に形成され、残りは半導体基板11のフォトダイオードPDが存在しない領域に形成される。
図13は、撮像素子3における1つの画素P(x,y)の回路構成を例示する図である。なお、撮像素子3の全体の回路構成は図4に示した第1の実施の形態と同様であるので説明を省略し、ここでは個別の画素の回路についてのみ説明する。画素P(x,y)は、下部光電変換層32を構成するための回路として、フォトダイオードPDと、転送トランジスタTxと、リセットトランジスタR2と、出力トランジスタSF2と、選択トランジスタSEL2とを有する。フォトダイオードPDは、入射光の光量に応じた電荷を蓄積する。転送トランジスタTxは、フォトダイオードPDに蓄積された電荷を出力トランジスタSF2側の浮遊拡散領域(FD部)に転送する。出力トランジスタSF2は選択トランジスタSEL2を介して電流源PW2とソースホロワを構成し、FD部に蓄積された電荷に応じた電気信号を出力信号OUT2として垂直信号線VLINE2に出力する。なお、リセットトランジスタR2は、FD部の電荷を電源電圧Vccにリセットする。
また、画素P(x,y)は、上部光電変換層31を構成するための回路として、第1の実施の形態で説明した各部に加えて、選択トランジスタSEL1を有する。比較部106は、有機光電変換膜10から読み出された信号に基づくパルス信号を出力する。このパルス信号は、リセットトランジスタ113のゲートと、積算部107とに供給される。積算部107は、パルス信号を、パルス信号のパルス数に応じた信号レベルを有する信号に変換し、選択トランジスタSEL1を介して出力信号OUT1として垂直信号線VLINE1に出力する。各トランジスタはMOSFETで構成される。
ここで、下部光電変換層32に係る回路の動作について説明する。まず、選択信号φSEL2が“High”になると、選択トランジスタSEL2がオンする。次に、リセット信号φR2が“High”になると、FD部で電源電圧Vccにリセットされ、出力信号OUT2もリセットレベルになる。そして、リセット信号φR2が“Low”になった後、転送信号φTxが“High”になり、フォトダイオードPDに蓄積された電荷がFD部に転送され、出力信号OUT2が電荷量に応じて変化し始め、安定する。そして、転送信号φTxが“Low”になり、画素から垂直信号線VLINE2に読み出される出力信号OUT2の信号レベルが確定する。そして、垂直信号線VLINE2に読み出された各画素の出力信号OUT2は、不図示の水平出力回路に行毎に一時的に保持された後、撮像素子3から出力される。このようにして、撮像素子3の下部光電変換層32の各画素から信号が読み出される。
また、上部光電変換層31に係る回路の動作について説明する。まず、選択信号φSEL1が“High”になると、選択トランジスタSEL1がオンする。次にリセットスイッチ1073(図4)がオンオフされ、出力信号OUT1もリセットレベルになる。その後、有機光電変換膜10の電荷蓄積が開始され、電荷量に応じて出力信号OUT1が変化する。そして、出力信号OUT1が不図示の水平出力回路に行毎に一時的に保持された後、撮像素子3から出力される。このようにして、撮像素子3の上部光電変換層31の各画素から信号が読み出される。
以上のように構成された撮像装置によれば、上部光電変換層31からはCy、Mg、Yeの3色からなるCMY画像を取得することができ、下部光電変換層32からはR、G、Bの3色からなるRGB画像を取得することができる。有機光電変換膜10は、フォトダイオードPDに比べ、被写体光量が多い場合であっても出力が飽和しづらい。他方、フォトダイオードPDは、例えば相関二重サンプリング(CDS)等の技術を適用することにより、被写体光量が少ない場合であってもノイズに強い。つまり、上部光電変換層31から取得されたCMY画像と、下部光電変換層32から取得されたRGB画像は、それぞれ異なる特性を有している。従って、例えば被写体光量が多い場合にはCMY画像を記録し、被写体光量が少ない場合にはRGB画像を記録するようにすることで、被写体ごとに最適な画像を記録することができる。
また、CMY画像とRGB画像とを合成して(いわゆるハイダイナミックレンジ合成)、ダイナミックレンジの広い画像を作成することもできる。例えば、上部光電変換層31の露出設定を明るめにし、下部光電変換層32の露出設定を暗めにする。そして、上部光電変換層31と下部光電変換層32とで、同時に、同一の被写体に関する2つの撮影画像(CMY画像とRGB画像)を得る。上部光電変換層31は、被写体光量が多くとも白飛びが生じにくい(出力が飽和しにくい)特性を有しているので、CMY画像は被写体が明るく写っているにも関わらず、白飛びが生じていないことが期待できる。下部光電変換層32は、被写体光量が少なくともノイズが生じにくい特性を有しているので、RGB画像は被写体が暗く写っているにも関わらず、暗部にノイズがあまり生じていないことが期待できる。従って、CMY画像とRGB画像とを合成すると、従来よりも好ましいハイダイナミックレンジ画像を得ることができる。
上述した実施の形態によれば、第1の実施の形態と同様の作用効果に加えて、更に次の作用効果が得られる。
(14)半導体基板11に、有機光電変換膜10を透過した光束を受光して光電変換信号を出力するフォトダイオードPDを更に設けた。このようにしたので、入射光を更に効率よく利用することができる。
次のような変形も本発明の範囲内であり、変形例の一つ、もしくは複数を上述の実施形態と組み合わせることも可能である。
(変形例1)
上述した第3の実施の形態では、下部光電変換層32の読み出し回路を、いわゆる4Tr型の読み出し回路として構成していたが、これを、いわゆる3Tr型の読み出し回路としてもよい。
図14は、変形例1に係る撮像素子3における1つの画素P(x,y)の回路構成を例示する図である。図13に示した回路との違いは、転送トランジスタTxが省略されていることである。読み出し回路をこのように構成することで、下部光電変換層32に必要な回路素子が減り、フォトダイオードの受光面積をより大きくとることができる。
図15は、更に、上部光電変換層31と下部光電変換層32の読み出し回路を共通化した回路構成を例示する図である。図13に示した回路との違いは、出力端子が1つしかない点である。この場合、上部光電変換層31と下部光電変換層32の一方の画素をリセット中に、他方の画素を読み出すことになる。つまり、画素の読み出しを時分割的に行うことになる。このように構成することで、半導体基板11に配置する回路素子を更に減らすことができる。
なお、上部光電変換層31と下部光電変換層32の読み出し回路だけでなく、その先のA/D変換回路の一部までも共通化させることができる。例えば、下部光電変換層32から読み出されたアナログ信号としての光電変換信号を、信号量に応じたパルス数に変換する回路を設ける。そうすると、その回路の出力と、上部光電変換層31における比較部106の出力は、いずれも光量に応じたパルス信号となる。従って、その後段に設ける積算回路を、上部光電変換層31と下部光電変換層32とで共通化することができる。
(変形例2)
上述した各実施の形態では、有機光電変換膜10を全ての画素で共通な1枚の部材としていたが、有機光電変換膜10は画素ごとに分割してもよい。
(変形例3)
第1の実施の形態では、有機光電変換膜10と積層した半導体基板11に、比較部106および積算部107を含む周辺回路12を設けていた。つまり、図4に示した画素103の回路を、周辺回路12の手前で分割し、片方を半導体基板11に実装していた。半導体基板11に実装される回路部分を、これとは異なる回路部分とすることも可能である。
例えば、比較部106と積算部107との間で回路を分割する。そして、積算部107を半導体基板11に実装してもよい。図8に示した画素203の回路についても同様である。
また、半導体基板11を、有機光電変換膜10と積層しない構成とすることも可能である。例えば、同一平面上に有機光電変換膜10と半導体基板11とを配置して撮像素子3を構成することもできる。
(変形例4)
第1の実施の形態で説明した積算部107を、第2の実施の形態で説明した積算部207で置き換えてもよい。また、第2の実施の形態で説明した積算部207を、第1の実施の形態で説明した積算部107で置き換えることもできる。すなわち、比較部106や比較部206から出力されるパルス信号S3の積算は、アナログ的に行われてもよいし、デジタル的に行われてもよい。更に、積算部107から出力されるアナログ信号を周知のA/D変換回路によってデジタル信号に変換することもできる。
図16は、第1の実施の形態で説明した積算部107を、第2の実施の形態で説明した積算部207で置き換える場合の、参照電圧VREFごとのパルス信号S3を例示するタイミングチャートである。図16(a)では、参照電圧VREFを所定電圧V3に設定したときの、比較部106への入力信号S2cおよび比較部106からの出力信号S3cを示している。これに対し、図16(b)では、図16(a)と入射光量が同一である場合において、V3より高い電圧V4を参照電圧VREFをに設定したときの、比較部106への入力信号S2dおよび比較部106からの出力信号S3dを示している。また、図16(c)では、図16(a)、(b)と入射光量が同一である場合において、V4より高い電圧V5を参照電圧VREFをに設定したときの、比較部106への入力信号S2eおよび比較部106からの出力信号S3eを示している。
図16(a)〜(c)から明らかな通り、リセット時の基準電圧VHと参照電圧VREFが近いほど、同一光量に対するパルス数は多くなる。つまり、同一光量であっても、参照電圧VREFを基準電圧VHに近づけると、積算部207から出力されるデジタル値は大きくなる。従って、光量が大きい場合、参照電圧VREFを基準電圧VHに近づけすぎると、このデジタル値を表現するために必要なビット数が増加してしまう。
そこで、第1の実施の形態で説明した積算部107を、第2の実施の形態で説明した積算部207で置き換える場合には、参照電圧VREFを切替可能にしてもよい。例えば、参照電圧VREFの電圧を、電圧V5と電圧V3との間で切り替える切替部を設ける。切替部は、被写体光量が少ない場合には参照電圧VREFの電圧を電圧V5に切り替え、被写体光量が多い場合には参照電圧VREFの電圧を電圧V3に切り替える。つまり、被写体光量が少ない場合には、図16(c)に示すように、参照電圧VREFをV5にして、少ない光量でも確実に捉えられるようにする。逆に、被写体光量が多い場合には、図16(a)に示すように、参照電圧VREFをV5より小さなV3にして、デジタル値がある範囲に確実に収まるようにする。なお、参照電圧VREFを被写体光量に応じて切替可能とした場合、制御部4が、積算部207からのデジタル値と、現在の参照電圧VREFとから、実際の被写体光量を演算するようにすればよい。
(変形例5)
上述した第1の実施の形態では、画素103ごとに比較部106と積算部107とを設けていたが、これを画素103ごとではなく、行ごとに設けてもよい。つまり、画素103の数だけ比較部106や積算部107を用意するのではなく、画素103の行数分だけ比較部106および積算部107を設けるようにしてもよい。また、比較部106は画素103の数だけ用意し、積算部107は行ごとに設けることも可能である。第2の実施の形態に係る比較部206や積算部207についても同様である。
なお、比較部106を行ごとに設けることにする場合、画素103のキャパシタ105と行ごとの比較部106との間に、スイッチやバッファを追加することが望ましい。
(変形例6)
第1の実施の形態において、上部電極103aに印加するバイアス電圧の極性を逆にしてもよい。この場合、第1の実施の形態で説明した電子と正孔の関係は逆転し、下部電極103bには、電子ではなく正孔が引き寄せられる。その他の極性についても逆転する。例えば、リセットスイッチ113の接続先は、グラウンドや負のバイアス電圧になる。また、NMOSトランジスタはPMOSトランジスタになり、図5等に示した入力信号S2は電圧の極性が逆転し、パルス信号S3はハイレベルとローレベルが逆転する。更に、積算部107から出力される積算信号S4の極性も逆転し、リセットスイッチ113に供給される信号S3の信号レベルも逆転する。
上記では、種々の実施の形態および変形例を説明したが、本発明はこれらの内容に限定されるものではない。本発明の技術的思想の範囲内で考えられるその他の態様も本発明の範囲内に含まれる。