JP6575440B2 - Electronics - Google Patents

Electronics Download PDF

Info

Publication number
JP6575440B2
JP6575440B2 JP2016111753A JP2016111753A JP6575440B2 JP 6575440 B2 JP6575440 B2 JP 6575440B2 JP 2016111753 A JP2016111753 A JP 2016111753A JP 2016111753 A JP2016111753 A JP 2016111753A JP 6575440 B2 JP6575440 B2 JP 6575440B2
Authority
JP
Japan
Prior art keywords
energy saving
program
storage unit
unit
saving mode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2016111753A
Other languages
Japanese (ja)
Other versions
JP2017220709A (en
Inventor
山口 博史
博史 山口
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kyocera Document Solutions Inc
Original Assignee
Kyocera Document Solutions Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kyocera Document Solutions Inc filed Critical Kyocera Document Solutions Inc
Priority to JP2016111753A priority Critical patent/JP6575440B2/en
Publication of JP2017220709A publication Critical patent/JP2017220709A/en
Application granted granted Critical
Publication of JP6575440B2 publication Critical patent/JP6575440B2/en
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Description

本発明は、画像形成装置(複写機、複合機)等の電子機器に関する。   The present invention relates to an electronic apparatus such as an image forming apparatus (a copying machine or a multifunction machine).

従来、複写機や複合機等の画像形成装置では、一定期間以上操作がない場合に省エネモードに移行することにより、低消費電力化を図っている(例えば、特許文献1参照)。特許文献1では、次に実行される可能性の高い印刷ジョブを予測し、当該印刷ジョブを予めHDDから省エネモード中に動作するメモリーに読み出し、HDDの起動回数を低減することにより、低消費電力化を図っている。   2. Description of the Related Art Conventionally, image forming apparatuses such as copiers and multi-function machines have reduced power consumption by shifting to an energy saving mode when there is no operation for a certain period of time (see, for example, Patent Document 1). In Patent Document 1, a print job that is likely to be executed next is predicted, the print job is read from the HDD in advance into a memory that operates in the energy saving mode, and the number of times the HDD is started up to reduce power consumption. We are trying to make it.

特開2007−210222号公報JP 2007-210222 A

画像形成装置の制御を行うLSIは、複数の電源階層で構成されており、個別に電源のON/OFFを設定することができる。各電源階層は、複数のモジュールを備えている。LSIは、内部が4つの電源階層としてFP(フルパワー)階層、DRAM階層、メインCPU階層、DS(ディープスリープ)階層に分かれ、電源モードは、通常モードと、ライトスリープ状態及びディープスリープ状態の2つの省エネモードとからなる。通常モードでは、全ての階層への電源供給がオンされ、ライトスリープ状態の省エネモードでは、FP階層への電源供給がオフされ(DRAM階層、メインCPU階層、DS階層への電源供給はオン)、ディープスリープ状態の省エネモードでは、DS階層を除く他の階層への電源供給がオフされる。   The LSI that controls the image forming apparatus is configured by a plurality of power supply hierarchies, and can individually set the power ON / OFF. Each power supply hierarchy includes a plurality of modules. The LSI is internally divided into four power supply hierarchies: an FP (full power) hierarchy, a DRAM hierarchy, a main CPU hierarchy, and a DS (deep sleep) hierarchy. The power supply modes are two modes: a normal mode, a light sleep state, and a deep sleep state. It consists of two energy saving modes. In the normal mode, the power supply to all layers is turned on, and in the energy saving mode in the light sleep state, the power supply to the FP layer is turned off (power supply to the DRAM layer, main CPU layer, DS layer is on), In the energy saving mode in the deep sleep state, power supply to other tiers other than the DS tier is turned off.

DS階層には、ネットワーク通信を制御するモジュールが存在する。そして、省エネモードでは、通常、DS階層への電源供給のみがオンされているディープスリープ状態であるが、ネットワーク応答の目的で、定期的(例えば、30秒毎)に一度ライトスリープ状態になる。そして、ライトスリープ状態でネットワーク処理(DS階層で対応できないネットワークパケットへの対応)を実行し終わると、再びディープスリープ状態になり、これを繰り返す。   A module for controlling network communication exists in the DS hierarchy. In the energy saving mode, normally, only the power supply to the DS layer is in a deep sleep state, but for the purpose of a network response, the light sleep state is once periodically (for example, every 30 seconds). When network processing (corresponding to a network packet that cannot be supported by the DS layer) is completed in the light sleep state, the deep sleep state is entered again, and this is repeated.

ここで、FP階層には、複数のモジュール(LCDC/VIDEO/NANDC/SPIB/USB−H/SDIF−CARD/KCD−FP/SCAN/IEPHT/GEU/GBCU/KCS/I2C/SSI/UART/CoreSight/CLKGEN−FP/その他GICL系等)が存在し、ライトスリープ状態ではこれらにアクセスできない。すなわち、FP階層への電源供給がオフ中であるため、FP階層にアクセスするとアボートされ、実行されているプログラムを中断される。   Here, the FP hierarchy includes a plurality of modules (LCDC / VIDEO / NANDC / SPIB / USB-H / SDIF-CARD / KCD-FP / SCAN / IEPHT / GEU / GBCU / KCS / I2C / SSI / UART / CoreSight / CLKGEN-FP / other GICL systems, etc.) exist and cannot be accessed in the light sleep state. That is, since the power supply to the FP hierarchy is off, accessing the FP hierarchy aborts and interrupts the program being executed.

FP階層の複数のモジュールの中で特に問題となるのが、NAND型フラッシュメモリー(以下、NANDメモリーと称す)へのアクセスを制御するNANDCである。NANDメモリーは、不揮発性記憶素子のフラッシュメモリーの一種であり、メインCPUが必要とするアプリケーションやライブラリのプログラムが格納されている。従って、メインCPUは、必要とするプログラムを逐次DRAMにロードして実行している。しかし、ライトスリープ状態では、NANDCが存在するFP階層への電源供給がオフであるため、メインCPUは、DRAM上に必要とするプログラムが無くなっても、NANDメモリーからリードできない。このため、従来では、ライトスリープ状態でネットワーク処理(DS階層で対応できないネットワークパケットへの対応)を実行する際に、DRAM上に必要とするプログラムが無くなったら、NANDメモリーからプログラムをロードするために、FP階層への電源供給がオンさせなければならなくなるという問題点があった。   Among the plurality of modules in the FP hierarchy, NANDC that controls access to a NAND flash memory (hereinafter referred to as NAND memory) is particularly problematic. The NAND memory is a kind of flash memory of a nonvolatile memory element, and stores applications and library programs required by the main CPU. Therefore, the main CPU sequentially loads the necessary program into the DRAM and executes it. However, in the write sleep state, the power supply to the FP hierarchy in which the NANDC exists is off, so that the main CPU cannot read from the NAND memory even if there is no program required on the DRAM. Therefore, conventionally, when executing a network process in the light sleep state (corresponding to a network packet that cannot be supported by the DS layer), if there is no program required on the DRAM, the program is loaded from the NAND memory. The power supply to the FP hierarchy has to be turned on.

本発明は、かかる点に鑑みてなされたものであり、その目的とするところは、省エネモード中にプログラムをロードする回数を低減させることができる電子機器を提供することにある。   This invention is made | formed in view of this point, The place made into the objective is to provide the electronic device which can reduce the frequency | count of loading a program during an energy saving mode.

本発明の電子機器は、通常モードよりも消費電力を削減させた省エネモードを有する電子機器であって、前記電子機器を動作させる複数のプログラムが記憶され、前記省エネモード時に読み書きが停止される不揮発性の第2記憶部と、前記第2記憶部に比べると記憶容量は小さいがデータの読み書き速度は速く、前記省エネモード時にも動作する第1記憶部と、使用する前記プログラムを前記第2記憶部から前記第1記憶部にロードし、前記第1記憶部上で実行する第1モジュールと、前記通常モード時に、前記第2記憶部に記憶された複数のプログラムの内、前記省エネモードにおいて前記第1モジュールの使用が見込まれるプログラムを使用見込プログラムとして予測する予測部と、前記通常モードから前記省エネモードへの移行時に、前記予測部により予測された前記使用見込プログラムを前記第2記憶部から前記第1記憶部にロードさせるロード部とを具備することを特徴とする。
さらに、本発明の電子機器は、ネットワークに接続された通信インターフェースを具備し、前記予測部は、前記通常モード中に前記ネットワーク経由で受信されたネットワークパケットに基づいて前記使用見込プログラムを予測しても良い。
さらに、本発明の電子機器は、前記予測部は、前記ネットワークパケットの単位時間当たりのパケット量と、前記ネットワークパケットの種類と、前記ネットワークパケットの応答処理に使用するプログラムとのいずれか1以上に基づいて前記使用見込プログラムを予測しても良い。
さらに、本発明の電子機器は、前記省エネモードは、前記第1記憶部及び前記第1モジュールが動作する第1スリープ状態と、前記第1記憶部及び前記第1モジュールが動作を停止させ、前記第1スリープ状態よりもさらに消費電力が削減される第2スリープ状態とからなり、前記第2スリープ状態で動作し、前記ネットワーク経由で前記ネットワークパケットを代理受信する第2モジュールを具備し、前記省エネモードでは、前記第1スリープ状態と前記第2スリープ状態との間で繰り返し移行され、前記第1モジュールは、前記第1スリープ状態において、前記第2モジュールで対応できない前記ネットワークパケットへの対応を実行しても良い。
さらに、本発明の電子機器は、前記予測部は、有効になっている機能と、接続されているデバイスの情報とのいずれか1以上に基づいて前記使用見込プログラムを予測しても良い。
さらに、本発明の電子機器は、前記予測部は、所定時間毎に前記使用見込プログラムを予測し、前記ロード部は、前記通常モードから前記省エネモードへの移行時に、前記予測部により直前に予測された前記使用見込プログラムを前記第2記憶部から前記第1記憶部にロードさせても良い。
An electronic device according to the present invention is an electronic device having an energy saving mode in which power consumption is reduced as compared with a normal mode, wherein a plurality of programs for operating the electronic device are stored and reading / writing is stopped in the energy saving mode The second storage unit has a smaller storage capacity than that of the second storage unit, but the data read / write speed is high, and the first storage unit operates even in the energy saving mode, and the program to be used is stored in the second storage unit. The first module that is loaded from the unit into the first storage unit and executed on the first storage unit, and the plurality of programs stored in the second storage unit during the normal mode, the energy saving mode A prediction unit that predicts a program that is expected to use the first module as a use expected program, and at the time of transition from the normal mode to the energy saving mode, Serial characterized by comprising a loading section for loading in the first storage unit the use expected program predicted from the second storage unit by the prediction unit.
Furthermore, the electronic device of the present invention includes a communication interface connected to a network, and the prediction unit predicts the expected use program based on a network packet received via the network during the normal mode. Also good.
Further, in the electronic device according to the present invention, the prediction unit may include one or more of a packet amount per unit time of the network packet, a type of the network packet, and a program used for response processing of the network packet. The expected use program may be predicted based on this.
Furthermore, in the electronic device of the present invention, in the energy saving mode, the first storage unit and the first module operate, the first storage unit and the first module stop the operation, consists of a second sleep state, further power consumption is reduced than in the first sleep mode, and operates in the second sleep state, comprising a second module for proxy receiving said network packet over said network, said In the energy saving mode, a transition is repeatedly made between the first sleep state and the second sleep state, and the first module responds to the network packet that cannot be handled by the second module in the first sleep state. May be executed.
Furthermore, in the electronic device of the present invention, the prediction unit may predict the use expected program based on any one or more of an enabled function and connected device information.
Furthermore, in the electronic device of the present invention, the prediction unit predicts the expected use program every predetermined time, and the load unit predicts immediately before by the prediction unit at the time of transition from the normal mode to the energy saving mode. The used expected program may be loaded from the second storage unit to the first storage unit.

本発明によれば、第1記憶部には、予測部によって省エネモード中の使用が予測された使用見込プログラムが記憶された状態となり、省エネモード中にプログラムを第2記憶部から第1記憶部へロードする回数を低減させることができるという効果を奏する。   According to the present invention, the first storage unit is in a state where a use expected program predicted to be used during the energy saving mode by the prediction unit is stored, and the program is stored from the second storage unit to the first storage unit during the energy saving mode. There is an effect that the number of times of loading can be reduced.

本発明に係る電子機器の実施の形態である画像形成装置の概略構成を示すブロック図である。1 is a block diagram illustrating a schematic configuration of an image forming apparatus that is an embodiment of an electronic apparatus according to the invention. 図1に示すネットワークCPU及びメインCPUの構成を示すブロック図である。It is a block diagram which shows the structure of network CPU and main CPU shown in FIG. 図1に示す主制御部の電源状態の遷移図である。It is a transition diagram of the power supply state of the main control part shown in FIG. 図1に示す主制御部の省エネモード移行動作を説明するフローチャートである。It is a flowchart explaining the energy saving mode transfer operation | movement of the main-control part shown in FIG. 図2に示す測定部によって蓄積されるパケット情報例を示す図である。It is a figure which shows the example of packet information accumulate | stored by the measurement part shown in FIG. 図2に示す省エネ制御部の動作を説明する説明図である。It is explanatory drawing explaining operation | movement of the energy-saving control part shown in FIG. 図1に示す画像形成装置における省エネモード移動動作の他の例を説明するフローチャートである。6 is a flowchart for explaining another example of the energy saving mode moving operation in the image forming apparatus shown in FIG. 1.

次に、本発明の実施の形態を、図面を参照して具体的に説明する。
本発明の電子機器は、複写機や複合機等の画像形成装置1であり、図1を参照すると、原稿読取部2と、原稿給送部3と、記録部4と、操作部5と、パネルCPU6と、エンジンCPU7と、主制御部8と、通信インターフェース(I/F)9と、記憶部10とを備えている。操作部5は、液晶表示部、各種の操作ボタン等が設けられ、ユーザーは操作部5を操作して指示を入力することで、画像形成装置1の各種の設定を行い、画像形成等の各種機能を実行させる。
Next, embodiments of the present invention will be specifically described with reference to the drawings.
An electronic apparatus according to the present invention is an image forming apparatus 1 such as a copying machine or a multifunction peripheral. Referring to FIG. 1, a document reading unit 2, a document feeding unit 3, a recording unit 4, an operation unit 5, A panel CPU 6, an engine CPU 7, a main control unit 8, a communication interface (I / F) 9, and a storage unit 10 are provided. The operation unit 5 is provided with a liquid crystal display unit, various operation buttons, and the like. A user operates the operation unit 5 to input instructions, thereby performing various settings of the image forming apparatus 1 and various types of image formation and the like. Execute the function.

原稿給送部3は、載置された原稿を1枚ずつ順に繰り出して原稿読取部2に給送し、原稿読取部2は、原稿給送部3による給送動作と同期して原稿を読み取って画像データを取得し、取得した画像データを記録部4に出力する。そして、記録部4は、感光体ドラム、帯電部、露光部、現像部、転写部、定着部等を備え、帯電、露光、現像、転写、定着からなる画像形成プロセスを実行することで、取得した画像データに基づくトナー像を記録紙Pに記録する。   The document feeding unit 3 sequentially feeds the placed documents one by one and feeds them to the document reading unit 2. The document reading unit 2 reads the document in synchronization with the feeding operation by the document feeding unit 3. The image data is acquired, and the acquired image data is output to the recording unit 4. The recording unit 4 includes a photosensitive drum, a charging unit, an exposure unit, a development unit, a transfer unit, a fixing unit, and the like, and is acquired by executing an image forming process including charging, exposure, development, transfer, and fixing. A toner image based on the processed image data is recorded on the recording paper P.

パネルCPU6は、主制御部8からの指示に基づいて操作部5における液晶表示部の表示制御を行う表示制御部として機能する。エンジンCPU7は、主制御部8から指示に基づいて原稿読取部2、原稿給送部3及び記録部4の動作制御を行う記録制御部として機能する。   The panel CPU 6 functions as a display control unit that performs display control of the liquid crystal display unit in the operation unit 5 based on an instruction from the main control unit 8. The engine CPU 7 functions as a recording control unit that controls operations of the document reading unit 2, the document feeding unit 3, and the recording unit 4 based on instructions from the main control unit 8.

主制御部8は、画像形成装置の制御を行うLSI(大規模集積回路)であり、ネットワークCPU81と、メインCPU82と、DRAMC83と、NANDC84と、SDRAM85と、NANDメモリー86とを備えている。主制御部8は、内部が4つの電源階層としてFP(フルパワー)階層、DRAM階層、メインCPU階層、DS(ディープスリープ)階層に分かれ、電源モードは、通常モードと、ライトスリープ状態及びディープスリープ状態の2つの省エネモードとからなる。通常モードでは、全ての階層への電源供給がオンされ、ライトスリープ状態の省エネモードでは、FP階層への電源供給がオフされ(DRAM階層、メインCPU階層、DS階層への電源供給はオン)、ディープスリープ状態の省エネモードでは、DS階層を除く他の階層への電源供給がオフされる。   The main control unit 8 is an LSI (Large Scale Integrated circuit) that controls the image forming apparatus, and includes a network CPU 81, a main CPU 82, a DRAM C 83, a NAND C 84, an SDRAM 85, and a NAND memory 86. The main control unit 8 is internally divided into four power supply hierarchies: an FP (full power) hierarchy, a DRAM hierarchy, a main CPU hierarchy, and a DS (deep sleep) hierarchy. The power supply modes are a normal mode, a light sleep state, and a deep sleep state. It consists of two energy saving modes. In the normal mode, the power supply to all layers is turned on, and in the energy saving mode in the light sleep state, the power supply to the FP layer is turned off (power supply to the DRAM layer, main CPU layer, DS layer is on), In the energy saving mode in the deep sleep state, power supply to other tiers other than the DS tier is turned off.

DS階層には、ネットワークCPU81が存在する。ネットワークCPU81は、通信I/F9に接続されたLANやインターネット等のネットワーク経由で受信したネットワークパケットの最小限の応答処理(代理応答)を実行する。すなわち、ネットワークCPU81は、図2に示すように、代理通信部101として機能する。   A network CPU 81 exists in the DS hierarchy. The network CPU 81 executes minimum response processing (proxy response) of network packets received via a network such as a LAN or the Internet connected to the communication I / F 9. That is, the network CPU 81 functions as the proxy communication unit 101 as shown in FIG.

メインCPU階層には、メインCPU82が存在する。メインCPU82は、装置全体の制御を行うと共に、図2に示すように、ネットワーク通信を制御する通信部100や、省エネ制御部110としても機能する。   A main CPU 82 exists in the main CPU hierarchy. The main CPU 82 controls the entire apparatus, and also functions as a communication unit 100 that controls network communication and an energy saving control unit 110, as shown in FIG.

DRAM階層には、SDRAM85へのデータの書き込み及びSDRAM85からのデータの読み出しを制御するコントローラーであるDRAMC83が存在する。SDRAM85は、揮発性メモリーであり、メインCPU82が使用するプログラムが一時的に記憶される。また、SDRAM85は、NANDメモリー86に比べると、記憶容量は小さいが、データの読み書き速度は速い。なお、SDRAM85のリフレッシュは、図示しないハードウェアによって実行され、DRAM階層への電源供給がオフされるディープスリープ状態の省エネモードにおいても記憶内容が保持される。   In the DRAM hierarchy, there is a DRAM C 83 that is a controller that controls the writing of data to the SDRAM 85 and the reading of data from the SDRAM 85. The SDRAM 85 is a volatile memory, and temporarily stores a program used by the main CPU 82. The SDRAM 85 has a smaller storage capacity than the NAND memory 86, but has a high data read / write speed. Note that the refresh of the SDRAM 85 is executed by hardware (not shown), and the stored contents are retained even in the energy saving mode in the deep sleep state in which the power supply to the DRAM hierarchy is turned off.

FP階層には、NANDメモリー86へのデータの書き込み及びNANDメモリー86からのデータの読み出しを制御するコントローラーであるNANDC84が存在する。NANDメモリー86は不揮発性メモリーであり、装置全体を制御するための各種のプログラムが記憶されている。メインCPUは、使用するプログラムをNANDメモリー86からSDRAM85にロードさせ、SDRAM85上からプログラムを実行する。   In the FP hierarchy, there is a NANDC 84 that is a controller that controls the writing of data to the NAND memory 86 and the reading of data from the NAND memory 86. The NAND memory 86 is a nonvolatile memory, and stores various programs for controlling the entire apparatus. The main CPU loads a program to be used from the NAND memory 86 to the SDRAM 85 and executes the program from the SDRAM 85.

記憶部10は、半導体メモリーやHDD(Hard Disk Drive)等の記憶手段であり、原稿読取部2によって取得された画像データ等が記憶される。   The storage unit 10 is a storage unit such as a semiconductor memory or an HDD (Hard Disk Drive), and stores image data acquired by the document reading unit 2.

図3には、主制御部8の電源状態の遷移図が示されている。主制御部8は、通常、通常モードで動作しており、キー押下等による省エネ移行命令もしくは、タイマーによって所定期間動作なしを検知した場合に、省エネモード(ディープスリープ状態)に移行する。
省エネモード(ディープスリープ状態)においては、ネットワークCPU81が動作しており、受信したネットワークパケットの最小限の応答処理(代理応答)を実行する。しかし、ネットワークCPU81だけでは処理しきれないネットワークパケットが存在し、これらの対応不可パケットを受信された場合は、メインCPU82を起動して処理を実行する必要がある。そこで、主制御部8は、定期的(例えば、30秒毎)に設定されている移行時間もしくは、対応不可パケットの受信時に省エネモード(ライトスリープ状態)へ移行し、メインCPU82およびDRAMC83を起動させ、受信したネットワークパケットの応答処理を実行する。そして、主制御部8は、省エネモード(ライトスリープ状態)でネットワーク処理(DS階層のネットワークCPU81で対応できない対応不可パケットの応答処理)を実行し終わると、再びディープスリープ状態になり、これを繰り返す。なお、省エネモード(ライトスリープ状態)において、メインCPU82はSDRAM85上に存在するプログラムを実行するが、使用するプログラムがSDRAM85上に存在しない場合は、一旦FP階層の電源供給をオンさせてNANDC83を起動させ、使用するプログラムをNANDメモリー86からSDRAM85へロードさせる。その後、メインCPU82は、FP階層の電源供給をオフさせた後、SDRAM85にロードしたプログラムを実行する。
FIG. 3 shows a transition diagram of the power supply state of the main control unit 8. The main control unit 8 normally operates in the normal mode, and shifts to the energy saving mode (deep sleep state) when detecting no energy saving transition command by pressing a key or the like or a timer for a predetermined period of time.
In the energy saving mode (deep sleep state), the network CPU 81 operates and executes a minimum response process (proxy response) of the received network packet. However, there are network packets that cannot be processed by the network CPU 81 alone, and when these unacceptable packets are received, it is necessary to start the main CPU 82 and execute the processing. Therefore, the main control unit 8 shifts to the energy saving mode (light sleep state) when a transition time set periodically (for example, every 30 seconds) or a packet that cannot be handled is received, and activates the main CPU 82 and the DRAM C 83. The response processing of the received network packet is executed. When the main control unit 8 finishes executing the network process (response process for incompatible packet not supported by the network CPU 81 in the DS hierarchy) in the energy saving mode (light sleep state), the main control unit 8 again enters the deep sleep state and repeats this. . In the energy saving mode (light sleep state), the main CPU 82 executes a program that exists on the SDRAM 85. If the program to be used does not exist on the SDRAM 85, the power supply to the FP hierarchy is turned on once and the NANDC 83 is activated. The program to be used is loaded from the NAND memory 86 to the SDRAM 85. Thereafter, the main CPU 82 turns off the power supply of the FP hierarchy and then executes the program loaded in the SDRAM 85.

次に、主制御部8の省エネモード移行動作について図4乃至図6を参照して詳細に説明する。
図4を参照すると、主制御部8のメインCPU82は、通常モードにおいて、省エネ制御部110として機能し、通信I/F9に接続されたLANやインターネット等のネットワークからのネットワークパケットの受信を監視していると共に(ステップS11)、省エネモードへの移行トリガー(キー押下等による省エネ移行命令もしくは、タイマーによって所定期間動作なしの検知)を監視している(ステップS12)。
Next, the energy saving mode transition operation of the main controller 8 will be described in detail with reference to FIGS.
Referring to FIG. 4, the main CPU 82 of the main control unit 8 functions as the energy saving control unit 110 in the normal mode, and monitors reception of network packets from a network such as a LAN or the Internet connected to the communication I / F 9. (Step S11), and a transition trigger to the energy saving mode (energy saving transition command by pressing a key or detection of no operation for a predetermined period by a timer) is monitored (step S12).

ステップS11でネットワークパケットが受信されると、省エネ制御部110は測定部111として機能し、図5(a)に示すように、ネットワークパケットの受信時刻と、受信したネットワークパケットの種類と、受信したネットワークパケットの応答処理に使用するプログラムとをパケット情報としてSDRAM85に蓄積させ(ステップS13)、ステップS11に戻る。なお、パケット情報は、NANDメモリー86もしくは、記憶部10に蓄積するようにしても良い。   When the network packet is received in step S11, the energy saving control unit 110 functions as the measurement unit 111. As illustrated in FIG. 5A, the reception time of the network packet, the type of the received network packet, and the received packet are received. The program used for network packet response processing is stored in the SDRAM 85 as packet information (step S13), and the process returns to step S11. The packet information may be accumulated in the NAND memory 86 or the storage unit 10.

ステップS12で省エネモードへの移行トリガーが検出されると、省エネ制御部110は予測部112として機能し、SDRAM85に蓄積されているパケット情報に基づき、省エネモード中に使用が見込まれるプログラムを予測する(ステップS14)。なお、SDRAM85にパケット情報を蓄積する蓄積時間Tが予め設定されており、図6(a)に示すように、時刻t1に省エネモードへの移行トリガーが検出されると、直前の時刻t1−Tから時刻t1がパケット情報蓄積期間となる。このパケット情報蓄積期間に蓄積されたパケット情報に基づき、予測部112は、省エネモード中に使用するプログラムを予測する。以下、予測部112によって予測されたプログラムを使用見込プログラムと称す。また、使用見込プログラムの数は、使用見込プログラムの大きさとSDRAM85の空き容量との兼ね合いで適宜決定される。なお、パケット情報を蓄積する蓄積時間Tの代わりに、パケット情報を蓄積する数を予め設定しておくようにしても良い。   When a transition trigger to the energy saving mode is detected in step S12, the energy saving control unit 110 functions as the prediction unit 112, and predicts a program expected to be used during the energy saving mode based on the packet information stored in the SDRAM 85. (Step S14). Note that an accumulation time T for accumulating packet information in the SDRAM 85 is set in advance, and as shown in FIG. 6A, when a transition trigger to the energy saving mode is detected at time t1, the previous time t1-T. To time t1 is the packet information accumulation period. Based on the packet information accumulated in the packet information accumulation period, the prediction unit 112 predicts a program to be used during the energy saving mode. Hereinafter, the program predicted by the prediction unit 112 is referred to as a use expected program. Further, the number of expected use programs is determined as appropriate in consideration of the size of the expected use program and the free space of the SDRAM 85. Note that the number of packet information to be accumulated may be set in advance instead of the accumulation time T for accumulating packet information.

予測部112は、例えば、パケット情報蓄積期間に蓄積されたネットワークパケットの種類のカウント数に基づき、カウント数が多い順に、応答処理に使用するプログラムを使用見込プログラムとする。また、予測部112は、パケット情報蓄積期間に蓄積されたネットワークパケットの順番に基づき、直近の蓄積した種類から順に、応答処理に使用するプログラムを使用見込プログラムとする。さらに、予測部112は、単位時間当たりのパケット量、有効になっている機能、接続されているデバイスの情報に基づいて使用見込プログラムを予測するようにしても良い。   For example, the prediction unit 112 sets the programs used for the response processing as the expected use program in descending order of the count number based on the count number of the types of network packets accumulated in the packet information accumulation period. Also, the prediction unit 112 sets a program used for response processing as a use expected program in order from the most recently stored type based on the order of network packets stored in the packet information storage period. Further, the prediction unit 112 may predict the expected use program based on the amount of packets per unit time, the enabled function, and the information of the connected device.

次に、省エネ制御部110はロード部113として機能し、ステップS14で予測された使用見込プログラムをNANDメモリー86からSDRAM85へロードさせた後(ステップS15)、メインCPU階層(メインCPU82)、DRAM階層(DRAMC83)及びFP階層(NANDC84)への電源供給をオフさせて省エネモード(ディープスリープ状態)に移行する(ステップS16)。これにより、SDRAM85には、予測部112によって省エネモード中の使用が予測された使用見込プログラムが記憶された状態となる。従って、省エネモード(ライトスリープ状態)でのメインCPU82によるネットワーク処理で使用するプログラムが、使用見込プログラムとしてSDRAM85に記憶されている確率が高くなり、省エネモード中にFP階層(NANDC84)を起動させてプログラムをNANDメモリー86からSDRAM85へロードする回数を低減させることができる。これにより、省エネ効果を向上させることができる。   Next, the energy-saving control unit 110 functions as the load unit 113, and after loading the expected use program predicted in step S14 from the NAND memory 86 to the SDRAM 85 (step S15), the main CPU hierarchy (main CPU 82), the DRAM hierarchy The power supply to the (DRAMC 83) and the FP hierarchy (NANDC 84) is turned off to shift to the energy saving mode (deep sleep state) (step S16). As a result, the SDRAM 85 is in a state where a use expectation program predicted to be used in the energy saving mode by the prediction unit 112 is stored. Therefore, there is a high probability that the program used in the network processing by the main CPU 82 in the energy saving mode (light sleep state) is stored in the SDRAM 85 as the expected use program, and the FP hierarchy (NANDC84) is activated during the energy saving mode. The number of times the program is loaded from the NAND memory 86 to the SDRAM 85 can be reduced. Thereby, the energy-saving effect can be improved.

本実施の形態では、省エネモードへの移行トリガーが検出された後に使用見込プログラムを予測するように構成したが、使用見込プログラムを定期的に予測するようにしても良い。以下、使用見込プログラムを定期的に予測する場合の主制御部8の省エネモード移行動作について図7を参照して詳細に説明する。   In this embodiment, the use expectation program is predicted after the transition trigger to the energy saving mode is detected. However, the use expectation program may be regularly predicted. Hereinafter, the energy saving mode transition operation of the main control unit 8 when the expected use program is regularly predicted will be described in detail with reference to FIG.

図7を参照すると、主制御部8のメインCPU82は、通常モードにおいて、省エネ制御部110として機能し、時間計測を開始する(ステップS21)。そして、省エネ制御部110は、通信I/F9に接続されたLANやインターネット等のネットワークからのネットワークパケットの受信と(ステップS22)、ステップS21で開始した時間計測の予め設定された蓄積時間Tへの到達と(ステップS23)、省エネモードへの移行トリガー(キー押下等による省エネ移行命令もしくは、タイマーによって所定期間動作なしの検知)とを監視している(ステップS24)。   Referring to FIG. 7, the main CPU 82 of the main control unit 8 functions as the energy saving control unit 110 in the normal mode, and starts time measurement (step S21). Then, the energy saving control unit 110 receives a network packet from a network such as a LAN or the Internet connected to the communication I / F 9 (step S22), and reaches the preset accumulation time T of the time measurement started in step S21. (Step S23), and a transition trigger to the energy saving mode (energy saving transition command by key pressing or detection of no operation for a predetermined period by a timer) is monitored (step S24).

ステップS22でネットワークパケットが受信されると、省エネ制御部110は測定部111として機能し、受信したネットワークパケットのパケット情報をSDRAM85に蓄積させ(ステップS25)、ステップS22に戻る。なお、パケット情報は、NANDメモリー86もしくは、記憶部10に蓄積するようにしても良い。また、図5(b)に示すように、パケット情報としてネットワークパケットの種類を予め設定しておき、それぞれ種類ごとのカウント値を構築するようにしても良い。   When the network packet is received in step S22, the energy saving control unit 110 functions as the measurement unit 111, accumulates packet information of the received network packet in the SDRAM 85 (step S25), and returns to step S22. The packet information may be accumulated in the NAND memory 86 or the storage unit 10. Also, as shown in FIG. 5B, network packet types may be set in advance as packet information, and a count value for each type may be constructed.

ステップS23で時間計測の予め設定された蓄積時間Tに到達すると、省エネ制御部110は予測部112として機能し、SDRAM85に蓄積されているパケット情報に基づき、省エネモード中に使用が見込まれる使用見込プログラムを予測し(ステップS26)、予測した使用見込プログラムをSDRAM85に記憶させる(ステップS27)。なお、ステップS27でSDRAM85に記憶させる使用見込プログラムは、ロードに行う際に用いるインデックスである。また、使用見込プログラム(インデックス)は、NANDメモリー86もしくは、記憶部10に記憶させるようにしても良い。さらに、前回予測して使用見込プログラムが記憶されている場合には、新たに予測した使用見込プログラムに更新して記憶させる。次に、省エネ制御部110は測定部111として機能し、蓄積しているパケット情報を消去し(ステップS28)、ステップS21に戻る。これにより、図6(b)に示すように、蓄積時間Tがパケット情報蓄積期間となり、このパケット情報蓄積期間に蓄積されたパケット情報に基づき、予測部112によって、省エネモード中に使用するプログラムが蓄積時間T毎に予測されることになる。   When the preset accumulation time T of time measurement is reached in step S23, the energy saving control unit 110 functions as the prediction unit 112 and is expected to be used during the energy saving mode based on the packet information accumulated in the SDRAM 85. The program is predicted (step S26), and the predicted use expected program is stored in the SDRAM 85 (step S27). Note that the expected use program stored in the SDRAM 85 in step S27 is an index used when loading. The expected use program (index) may be stored in the NAND memory 86 or the storage unit 10. Further, when a predicted use program is stored in the previous prediction, the predicted use program is updated and stored. Next, the energy saving control unit 110 functions as the measurement unit 111, deletes the accumulated packet information (step S28), and returns to step S21. As a result, as shown in FIG. 6B, the accumulation time T becomes the packet information accumulation period. Based on the packet information accumulated in the packet information accumulation period, the prediction unit 112 can use the program used during the energy saving mode. This is predicted every accumulation time T.

ステップS24で省エネモードへの移行トリガーが検出されると、省エネ制御部110はロード部113として機能し、ステップS27で記憶させた使用見込プログラムをNANDメモリー86からSDRAM85へロードさせた後(ステップS29)、メインCPU階層(メインCPU82)、DRAM階層(DRAMC83)及びFP階層(NANDC84)への電源供給をオフさせて省エネモード(ディープスリープ状態)に移行する(ステップS30)。   When a transition trigger to the energy saving mode is detected in step S24, the energy saving control unit 110 functions as the load unit 113, and after loading the expected use program stored in step S27 from the NAND memory 86 to the SDRAM 85 (step S29). ), The power supply to the main CPU hierarchy (main CPU 82), DRAM hierarchy (DRAMC83) and FP hierarchy (NANDC84) is turned off to shift to the energy saving mode (deep sleep state) (step S30).

以上説明したように、本実施の形態によれば、通常モードよりも消費電力を削減させた省エネモードを有する画像形成装置1であって、省エネモード時に動作する第1記憶部であるSDRAM85と、省エネモード時にSDRAM85上のプログラムによって動作する第1モジュールであるメインCPU82と、メインCPU82を動作させる複数のプログラムが記憶され、省エネモード時に読み書きが停止される第2記憶部であるNANDメモリー86と、通常モード時に、NANDメモリー86に記憶された複数のプログラムの内、省エネモードにおいてメインCPU82の使用が見込まれるプログラムを使用見込プログラムとして予測する予測部112と、通常モードから省エネモードへの移行時に、予測部112により予測された使用見込プログラムをNANDメモリー86からSDRAM85にロードさせるロード部113とを備えている。
この構成により、SDRAM85には、予測部112によって省エネモード中の使用が予測された使用見込プログラムが記憶された状態となる。従って、省エネモードでのメインCPU82によるネットワーク処理で使用するプログラムが、使用見込プログラムとしてSDRAM85に記憶されている確率が高くなり、省エネモード中にプログラムをNANDメモリー86からSDRAM85へロードする回数を低減させることができる。
As described above, according to the present embodiment, the image forming apparatus 1 having the energy saving mode in which the power consumption is reduced as compared with the normal mode, the SDRAM 85 being the first storage unit operating in the energy saving mode; A main CPU 82 that is a first module that operates according to a program on the SDRAM 85 in the energy saving mode; a NAND memory 86 that is a second storage unit that stores a plurality of programs for operating the main CPU 82 and that stops reading and writing in the energy saving mode; Of the plurality of programs stored in the NAND memory 86 in the normal mode, a prediction unit 112 that predicts a program that is expected to be used by the main CPU 82 in the energy saving mode as a use expected program, and at the time of transition from the normal mode to the energy saving mode, Usage predicted by the prediction unit 112 And a load unit 113 to load the prospective program from the NAND memory 86 to SDRAM85.
With this configuration, the SDRAM 85 is in a state where a use expectation program predicted to be used in the energy saving mode by the prediction unit 112 is stored. Therefore, the probability that the program used in the network processing by the main CPU 82 in the energy saving mode is stored in the SDRAM 85 as the expected use program is increased, and the number of times the program is loaded from the NAND memory 86 to the SDRAM 85 during the energy saving mode is reduced. be able to.

さらに、本実施の形態によれば、ネットワークに接続された通信I/F9を具備し、予測部112は、通常モード中にネットワーク経由で受信されたネットワークパケットに基づいて使用見込プログラムを予測する。
この構成により、省エネモード中に受信されるネットワークパケットに対するネットワーク処理を、使用見込プログラムを用いて実行できる確率が高くなる。
Furthermore, according to the present embodiment, the communication I / F 9 connected to the network is provided, and the prediction unit 112 predicts the expected use program based on the network packet received via the network during the normal mode.
With this configuration, there is a high probability that network processing for network packets received during the energy saving mode can be executed using the expected use program.

さらに、本実施の形態によれば、予測部112は、ネットワークパケットの単位時間当たりのパケット量と、ネットワークパケットの種類と、ネットワークパケットの応答処理に使用するプログラムとのいずれか1以上に基づいて使用見込プログラムを予測する。   Further, according to the present embodiment, the prediction unit 112 is based on one or more of the packet amount per unit time of the network packet, the type of the network packet, and the program used for the response processing of the network packet. Estimate expected program usage.

さらに、本実施の形態によれば、省エネモードは、SDRAM85及びメインCPU82が動作する第1スリープ状態であるライトスリープ状態と、SDRAM85及びメインCPU82が動作を停止させ、第1スリープ状態よりもさらに消費電力が削減される第2スリープ状態であるディープスリープ状態とからなり、ディープスリープ状態で動作し、ネットワーク経由でネットワークパケットを代理受信する第2モジュールであるネットワークCPU81とを具備し、省エネモードでは、ライトスリープ状態とディープスリープ状態との間で繰り返し移行され、メインCPU82は、ライトスリープ状態において、ネットワークCPU81で対応できないネットワークパケットへの対応を実行する。   Furthermore, according to the present embodiment, the energy saving mode includes the light sleep state, which is the first sleep state in which the SDRAM 85 and the main CPU 82 operate, and the SDRAM 85 and the main CPU 82 stop the operation and consume more than in the first sleep state. The network CPU 81, which is a second module that consists of a deep sleep state, which is a second sleep state in which power is reduced, operates in the deep sleep state, and receives a network packet as a proxy via the network, Transition is repeated between the light sleep state and the deep sleep state, and the main CPU 82 executes a response to a network packet that cannot be handled by the network CPU 81 in the light sleep state.

さらに、本実施の形態によれば、予測部112は、有効になっている機能と、接続されているデバイスの情報とのいずれか1以上に基づいて使用見込プログラムを予測する。   Furthermore, according to the present embodiment, the prediction unit 112 predicts a use expected program based on any one or more of the enabled function and the information of the connected device.

さらに、本実施の形態によれば、予測部112は、所定時間毎に使用見込プログラムを予測し、ロード部113は、通常モードから省エネモードへの移行時に、予測部112により直前に予測された使用見込プログラムをNANDメモリー86からSDRAM85にロードさせる。
この構成により、通常モードから省エネモードへの移行時に、予測部112による予測動作を行う必要がないため、通常モードから省エネモードへ速やかに移行することができる。
Further, according to the present embodiment, the prediction unit 112 predicts a use expected program every predetermined time, and the load unit 113 is predicted immediately before by the prediction unit 112 when shifting from the normal mode to the energy saving mode. The expected use program is loaded from the NAND memory 86 to the SDRAM 85.
With this configuration, since it is not necessary to perform the prediction operation by the prediction unit 112 when shifting from the normal mode to the energy saving mode, it is possible to quickly shift from the normal mode to the energy saving mode.

なお、本発明が上記各実施の形態に限定されず、本発明の技術思想の範囲内において、各実施の形態は適宜変更され得ることは明らかである。   Note that the present invention is not limited to the above-described embodiments, and it is obvious that the embodiments can be appropriately changed within the scope of the technical idea of the present invention.

1 画像形成装置
2 原稿読取部
3 原稿給送部
4 記録部
5 操作部
6 パネルCPU
7 エンジンCPU
8 主制御部
9 通信インターフェース(I/F)
10 記憶部
81 ネットワークCPU
82 メインCPU
83 DRAMC
84 NANDC
85 SDRAM
86 NANDメモリー
100 通信部
101 代理通信部
110 省エネ制御部
111 測定部
112 予測部
113 ロード部
DESCRIPTION OF SYMBOLS 1 Image forming apparatus 2 Original reading part 3 Original feeding part 4 Recording part 5 Operation part 6 Panel CPU
7 Engine CPU
8 Main controller 9 Communication interface (I / F)
10 storage unit 81 network CPU
82 Main CPU
83 DRAMC
84 NANDC
85 SDRAM
86 NAND memory 100 communication unit 101 proxy communication unit 110 energy saving control unit 111 measurement unit 112 prediction unit 113 load unit

Claims (6)

通常モードよりも消費電力を削減させた省エネモードを有する電子機器であって、
前記電子機器を動作させる複数のプログラムが記憶され、前記省エネモード時に読み書きが停止される不揮発性の第2記憶部と、
前記第2記憶部に比べると記憶容量は小さいがデータの読み書き速度は速く、前記省エネモード時にも動作する第1記憶部と、
使用する前記プログラムを前記第2記憶部から前記第1記憶部にロードし、前記第1記憶部上で実行する第1モジュールと、
前記通常モード時に、前記第2記憶部に記憶された複数のプログラムの内、前記省エネモードにおいて前記第1モジュールの使用が見込まれるプログラムを使用見込プログラムとして予測する予測部と、
前記通常モードから前記省エネモードへの移行時に、前記予測部により予測された前記使用見込プログラムを前記第2記憶部から前記第1記憶部にロードさせるロード部とを具備することを特徴とする電子機器。
An electronic device having an energy saving mode in which power consumption is reduced compared to the normal mode,
A plurality of programs for operating the electronic device is stored, and a non-volatile second storage unit in which reading and writing is stopped in the energy saving mode;
Compared to the second storage unit, the storage capacity is small, but the data read / write speed is fast, and the first storage unit operates even in the energy saving mode,
A first module that loads the program to be used from the second storage unit to the first storage unit and executes the program on the first storage unit;
A predicting unit that predicts, as a use expected program, a program that is expected to use the first module in the energy saving mode among the plurality of programs stored in the second storage unit during the normal mode;
And a load unit that loads the expected use program predicted by the prediction unit from the second storage unit to the first storage unit when shifting from the normal mode to the energy saving mode. machine.
ネットワークに接続された通信インターフェースを具備し、
前記予測部は、前記通常モード中に前記ネットワーク経由で受信されたネットワークパケットに基づいて前記使用見込プログラムを予測することを特徴とする請求項1記載の電子機器。
A communication interface connected to the network;
The electronic device according to claim 1, wherein the prediction unit predicts the use expected program based on a network packet received via the network during the normal mode.
前記予測部は、前記ネットワークパケットの単位時間当たりのパケット量と、前記ネットワークパケットの種類と、前記ネットワークパケットの応答処理に使用するプログラムとのいずれか1以上に基づいて前記使用見込プログラムを予測することを特徴とする請求項2記載の電子機器。   The prediction unit predicts the expected use program based on any one or more of a packet amount per unit time of the network packet, a type of the network packet, and a program used for response processing of the network packet. The electronic device according to claim 2. 前記省エネモードは、前記第1記憶部及び前記第1モジュールが動作する第1スリープ状態と、前記第1記憶部及び前記第1モジュールが動作を停止させ、前記第1スリープ状態よりもさらに消費電力が削減される第2スリープ状態とからなり、
前記第2スリープ状態で動作し、前記ネットワーク経由で前記ネットワークパケットを代理受信する第2モジュールを具備し、
前記省エネモードでは、前記第1スリープ状態と前記第2スリープ状態との間で繰り返し移行され、
前記第1モジュールは、前記第1スリープ状態において、前記第2モジュールで対応できない前記ネットワークパケットへの対応を実行することを特徴とする請求項2又は3記載の電子機器
The energy saving mode includes a first sleep state in which the first storage unit and the first module operate, and the first storage unit and the first module stop operating, and further power consumption than in the first sleep state. A second sleep state in which
Operating in the second sleep state, comprising a second module for proxy receiving said network packet over said network,
In the energy saving mode, a transition is repeatedly made between the first sleep state and the second sleep state,
4. The electronic device according to claim 2, wherein the first module performs a response to the network packet that cannot be handled by the second module in the first sleep state. 5.
前記予測部は、有効になっている機能と、接続されているデバイスの情報とのいずれか1以上に基づいて前記使用見込プログラムを予測することを特徴とする請求項1乃至4のいずれかに記載の電子機器。   The said prediction part predicts the said use expectation program based on any one or more of the function in which it is enabled, and the information of the connected device, The Claim 1 thru | or 4 characterized by the above-mentioned. The electronic device described. 前記予測部は、所定時間毎に前記使用見込プログラムを予測し、
前記ロード部は、前記通常モードから前記省エネモードへの移行時に、前記予測部により直前に予測された前記使用見込プログラムを前記第2記憶部から前記第1記憶部にロードさせることを特徴とする請求項1乃至5のいずれかに記載の電子機器。
The prediction unit predicts the expected use program every predetermined time,
The load unit loads the expected use program predicted immediately before by the prediction unit from the second storage unit to the first storage unit when shifting from the normal mode to the energy saving mode. The electronic device according to claim 1.
JP2016111753A 2016-06-03 2016-06-03 Electronics Expired - Fee Related JP6575440B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2016111753A JP6575440B2 (en) 2016-06-03 2016-06-03 Electronics

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2016111753A JP6575440B2 (en) 2016-06-03 2016-06-03 Electronics

Publications (2)

Publication Number Publication Date
JP2017220709A JP2017220709A (en) 2017-12-14
JP6575440B2 true JP6575440B2 (en) 2019-09-18

Family

ID=60657773

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2016111753A Expired - Fee Related JP6575440B2 (en) 2016-06-03 2016-06-03 Electronics

Country Status (1)

Country Link
JP (1) JP6575440B2 (en)

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4358041B2 (en) * 2004-06-18 2009-11-04 シャープ株式会社 Control device, information processing device, control method, power saving control program, and recording medium
JP2006221381A (en) * 2005-02-09 2006-08-24 Sharp Corp Processor system and image forming device provided with this processor system
JP4720926B2 (en) * 2009-03-26 2011-07-13 ブラザー工業株式会社 Processing equipment
JP2012121194A (en) * 2010-12-07 2012-06-28 Ricoh Co Ltd Image forming apparatus, operation control method, and program
JP2015126445A (en) * 2013-12-26 2015-07-06 株式会社リコー Information processing apparatus, information processing method, and program

Also Published As

Publication number Publication date
JP2017220709A (en) 2017-12-14

Similar Documents

Publication Publication Date Title
JP5781255B1 (en) System and method for adaptive thermal management in portable computing devices
US8339626B2 (en) Image forming apparatus and controlling method thereof
US9813576B2 (en) Communication apparatus, control method, and program
JP2011095916A (en) Electronic apparatus
JP2013222321A (en) Memory control apparatus, memory control method, information processing apparatus and program
US9065953B2 (en) Image forming apparatus, method for controlling the image forming apparatus, and program, with mode shifting based on duration required for shifting and amount of information to be stored
US10638011B2 (en) Image processing apparatus, method of controlling the same, and storage medium
JP2010191951A (en) Electronic device, power saving control method for the same, and program
US9065941B2 (en) Image processing apparatus and method for controlling the same
JP6000238B2 (en) Image forming apparatus
JP6575440B2 (en) Electronics
US11379165B2 (en) Image forming apparatus and method of controlling image forming apparatus for executing notification processing of notifying a storage of an area
JP6768425B2 (en) Information processing equipment, its control method, and programs
US20140149645A1 (en) Information processing apparatus, method of controlling the same, and storage medium
JP5887989B2 (en) Information processing apparatus, control apparatus, and image forming apparatus
JP5889833B2 (en) Image forming apparatus and activation control method thereof
JP4419963B2 (en) Image processing apparatus and image processing system
US10701231B2 (en) Information processing apparatus capable of stopping power feed to nonvolatile storage portion, power feed control method
JP5277262B2 (en) Electronic equipment and system management program
JP2011034305A (en) Image forming device, method of controlling generation of garbage collection function, program, and storage medium
US20210191677A1 (en) Image forming apparatus and method of controlling image forming apparatus
US20230280934A1 (en) Information processing apparatus, control method of information processing apparatus, and non-transitory storage medium
JP6481378B2 (en) Image forming apparatus, task control method and task control program in the same
JP2022143497A (en) Information processing apparatus and power supply control method
US11531580B2 (en) Electronic apparatus equipped with HDD, control method therefor, and storage medium

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20180326

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20190326

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20190515

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20190723

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20190805

R150 Certificate of patent or registration of utility model

Ref document number: 6575440

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees