JP4358041B2 - Control device, information processing device, control method, power saving control program, and recording medium - Google Patents
Control device, information processing device, control method, power saving control program, and recording medium Download PDFInfo
- Publication number
- JP4358041B2 JP4358041B2 JP2004181464A JP2004181464A JP4358041B2 JP 4358041 B2 JP4358041 B2 JP 4358041B2 JP 2004181464 A JP2004181464 A JP 2004181464A JP 2004181464 A JP2004181464 A JP 2004181464A JP 4358041 B2 JP4358041 B2 JP 4358041B2
- Authority
- JP
- Japan
- Prior art keywords
- storage unit
- power saving
- address
- program
- unit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
- Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management
Landscapes
- Memory System (AREA)
- Memory System Of A Hierarchy Structure (AREA)
- Accessory Devices And Overall Control Thereof (AREA)
- Record Information Processing For Printing (AREA)
- Power Sources (AREA)
Description
本発明は、演算処理装置と記憶部とに接続され、該記憶部における省電力化を制御する制御装置、該制御装置を備える情報処理装置、該制御装置における制御方法、制御装置が実行する省電力制御プログラムおよび記録媒体に関するものである。 The present invention relates to a control device that is connected to an arithmetic processing device and a storage unit and controls power saving in the storage unit, an information processing device including the control device, a control method in the control device, and a saving executed by the control device. The present invention relates to a power control program and a recording medium.
従来、例えば、パーソナルコンピュータ(Personal Computer:PC)のような情報処理装置において、CPU(Central Processing Unit)の外部に備えられるDRAM(Dynamic Random Access Memory)のような外部メモリなどを省電力化することが提案されている。 Conventionally, for example, in an information processing apparatus such as a personal computer (PC), an external memory such as a DRAM (Dynamic Random Access Memory) provided outside a CPU (Central Processing Unit) is reduced in power consumption. Has been proposed.
ここで、CPUには、その内部にキャッシュと呼ばれる高速小容量のメモリが備えられているものがある。この場合、CPUは、キャッシュと外部メモリとを適宜使い分けて各処理を行っており、例えば、通常はキャッシュだけを書き換え、必要に応じてキャッシュの書き換えられた内容を外部メモリに反映させる、いわゆるライトバック制御を行う。 Here, some CPUs are provided with a high-speed and small-capacity memory called a cache. In this case, the CPU performs each process by appropriately using the cache and the external memory. For example, the CPU normally rewrites only the cache and reflects the rewritten contents of the cache in the external memory as necessary. Perform back control.
このようなライトバック制御を行うCPUを備えた情報処理装置の一例として、レジューム時に必要なプログラムを予めCPUのキャッシュにロードしておき、復帰時に外部メモリが使用可能になったことのチェックを、外部のハードウェアではなくキャッシュに書き込まれたプログラムを用いて処理を行うことで、消費電力を抑えることが可能な情報処理装置が提案されている(特許文献1参照)。 As an example of an information processing apparatus equipped with a CPU that performs such a write-back control, a program necessary for resuming is loaded in advance in the CPU cache, and a check is made that the external memory can be used when returning. There has been proposed an information processing apparatus capable of suppressing power consumption by performing processing using a program written in a cache instead of external hardware (see Patent Document 1).
また、特許文献2に記載の電子機器では、低消費電力モードに移行するスリープ機能を有する電子機器において、データを記憶するデータ記憶部と、該データ記憶部のキャッシュメモリであるDRAMとを備え、スリープ機能が有効である際、前記データ記憶部からのデータの読み出しが要求されたときに、その読み出すべきデータがDRAMに存在する場合には、該データの読み出しをDRAMに対して実行する。また、データ記憶部およびDRAMにはデータのみが格納されているだけであり、各種プログラムを格納するフラッシュメモリをさらに備えている。
しかしながら、特許文献1に記載の情報処理装置は、レジューム時に外部メモリ等に対する電力供給を停止しているものの、CPUが処理を行う場合には、外部メモリへのアクセスが必要となる。このため、レジューム時から通常の処理動作時に移行する際には、再度外部メモリに電力を供給する必要がある。このように、外部メモリへの電力供給の停止期間がレジューム時にのみであるため、十分に消費電力の低減を図ることができないという問題がある。
However, although the information processing apparatus described in
また、特許文献1に記載の技術は、キャッシュメモリを内蔵しており、かつ、該キャッシュメモリで処理を行うための特別な制御回路が設けられたCPUが必要である。したがって、市販されている汎用のCPUを利用することができない。
Further, the technique described in
一方、特許文献2に記載の電子機器では、各種プログラムを格納するフラッシュメモリが低消費電力モードからの復帰時に必要なものであるため、該フラッシュメモリに要する消費電力を低減することができない。加えて、第2の記憶手段に一時的に記憶されるデータは、低消費電力モードに移る前の通常時に第1の記憶手段から読み出されたデータであるため、次に復帰したときに使用されるデータとは限らない。また、第2の記憶手段に空き領域がない場合、第2の記憶手段内のデータはクリアされる。したがって、低消費電力モードから通常時に移行する際、第1の記憶手段を復帰させる頻度が高く、十分に消費電力の低減を図ることができないという問題がある。
On the other hand, in the electronic device described in
本発明は、上記の問題点に鑑みてなされたものであり、その目的は、汎用のCPUを用いることができるとともに、従来よりも省電力効果を向上させることのできる制御装置、情報処理装置、情報処理装置の制御方法、省電力制御プログラムおよび記録媒体を実現することにある。 The present invention has been made in view of the above-described problems, and an object of the present invention is to provide a control device, an information processing device, a general-purpose CPU, and a power saving effect that can be improved as compared with the conventional one. An information processing apparatus control method, a power saving control program, and a recording medium are provided.
本発明に係る制御装置は、上記課題を解決するために、演算処理装置と、プログラムおよびデータを記憶する第1記憶部とに接続され、前記演算処理装置が処理を行う場合に、演算処理装置を第1記憶部にアクセスさせる制御装置であって、前記第1記憶部よりも小容量の第2記憶部に接続されており、前記第1記憶部を、少なくとも記憶内容の読み出しが可能な通常状態、または、該通常状態よりも消費電力の小さい省電力状態に切り替える第1電力切り替え手段と、前記第1電力切り替え手段が第1記憶部を通常状態から省電力状態に切り替える前に、前記第1記憶部に記憶されているプログラムおよびデータのうち予め定められた一部を前記第2記憶部に複写する複写手段と、前記第1記憶部が省電力状態であるときに前記演算処理装置が処理を行う場合、該処理に用いるプログラムおよびデータが前記複写手段により複写されたものであれば、前記演算処理装置を第2記憶部にアクセスさせるアクセス制御手段とを備えることを特徴としている。 In order to solve the above problems, a control device according to the present invention is connected to an arithmetic processing device and a first storage unit that stores a program and data. When the arithmetic processing device performs processing, the arithmetic processing device Is connected to a second storage unit having a smaller capacity than the first storage unit, and the first storage unit can normally read at least stored contents. A first power switching means for switching to a state or a power saving state that consumes less power than the normal state, and before the first power switching means switches the first storage unit from the normal state to the power saving state, Copying means for copying a predetermined part of the program and data stored in one storage unit to the second storage unit; and the arithmetic processing unit when the first storage unit is in a power saving state. There when processing, as long as the program and data used for the process is copied by said copying means, characterized by comprising an access control means for accessing said processor in the second storage unit.
本発明に係る制御方法は、上記課題を解決するために、演算処理装置と、プログラムおよびデータを記憶する第1記憶部と、該第1記憶部よりも小容量の第2記憶部とに接続され、前記第1記憶部を、少なくとも記憶内容の読み出しが可能な通常状態と、該通常状態よりも消費電力の小さい省電力状態とを切り替える制御装置における制御方法であって、第1記憶部が通常状態から省電力状態に切り替わる前に、前記第1記憶部に記憶されているプログラムおよびデータのうち予め定められた一部を前記第2記憶部に複写し、前記第1記憶部が省電力状態であるときに前記演算処理装置が処理を行う場合、該処理に用いるプログラムおよびデータが複写したものであれば、前記演算処理装置を第2記憶部にアクセスさせることを特徴としている。 In order to solve the above problems, a control method according to the present invention is connected to an arithmetic processing unit, a first storage unit that stores a program and data, and a second storage unit that has a smaller capacity than the first storage unit. And a control method in the control device for switching the first storage unit between a normal state in which at least stored contents can be read and a power saving state in which the power consumption is smaller than the normal state, wherein the first storage unit Before switching from the normal state to the power saving state, a predetermined part of the program and data stored in the first storage unit is copied to the second storage unit, and the first storage unit saves power. When the arithmetic processing unit performs processing in a state, if the program and data used for the processing are copied, the arithmetic processing unit is made to access the second storage unit. .
上記の構成または方法によれば、第1記憶部が通常状態から省電力状態に切り替わる前に、第1記憶部に格納されているプログラムおよびデータの一部が前記第2記憶部に複写される。そして、第1記憶部が省電力状態であるとき演算処理装置が処理を行う場合、該処理に用いるプログラムおよびデータが複写されたものであれば、演算処理装置を第2記憶部にアクセスさせる。これにより、複写したプログラムおよびデータに対して演算処理装置がアクセスしたい場合、第1記憶部を省電力状態から復帰させる必要がなく、第1記憶部よりも小容量であり消費電力の少ない第2記憶部だけで処理が実行できる。 According to the above configuration or method, before the first storage unit switches from the normal state to the power saving state, a part of the program and data stored in the first storage unit is copied to the second storage unit. . When the arithmetic processing unit performs processing when the first storage unit is in the power saving state, if the program and data used for the processing are copied, the arithmetic processing unit is made to access the second storage unit. Thereby, when the arithmetic processing unit wants to access the copied program and data, it is not necessary to restore the first storage unit from the power saving state, and the second storage unit has a smaller capacity and lower power consumption than the first storage unit. Processing can be executed only by the storage unit.
また、予め定められたプログラムおよびデータが複写される。よって、第1記憶部が省電力状態であるときに頻繁に起動するようなプログラムおよび該プログラムに必要なデータを複写するものとして予め設定することにより、演算処理装置は、第2記憶部だけで処理を実行でき、第1記憶部が省電力状態から通常状態に復帰する頻度を一層低くすることができる。それゆえ、消費電力の低減を図ることができる。また、演算処理装置内に特許文献1に記載されているような特殊なキャッシュメモリを設ける必要がないため、汎用の演算処理装置(例えば、CPU)を使用することができるという効果を奏する。
A predetermined program and data are copied. Accordingly, by setting in advance as a copy of a program that is frequently started when the first storage unit is in the power saving state and data necessary for the program, the arithmetic processing unit can be used only by the second storage unit. Processing can be executed, and the frequency with which the first storage unit returns from the power saving state to the normal state can be further reduced. Therefore, power consumption can be reduced. Further, since it is not necessary to provide a special cache memory as described in
さらに、本発明に係る制御装置は、上記の構成に加えて、前記第1電力切り替え手段が第1記憶部を省電力状態から通常状態へ復帰させた後、前記複写手段は、前記第2記憶部が記憶するプログラムおよびデータを、第1記憶部が通常状態から省電力状態に切り替えられる前に複写したときの複写元である第1記憶部の記憶領域に複写しなおすことを特徴としている。 Further, in addition to the above configuration, the control device according to the present invention may be configured such that, after the first power switching unit returns the first storage unit from the power saving state to the normal state, the copying unit includes the second storage unit. The program and data stored in the storage unit are copied again to the storage area of the first storage unit that is the copy source when the first storage unit is copied before the first storage unit is switched from the normal state to the power saving state.
上記の構成によれば、複写手段は、第1記憶部が省電力状態から復帰する際に、第2記憶部に複写していたプログラムおよびデータを第1記憶部の元の記憶領域に複写しなおす。そのため、第1記憶部が省電力状態であるときに、演算処理装置が第2記憶部にアクセスしたときの最新情報を含むプログラムおよびデータが第1記憶部に複写されることとなる。その結果、第1記憶部が通常状態に復帰した後、演算処理装置は、第1記憶部にアクセスすることにより最新の情報を含むプログラムおよびデータで処理を実行することができる。また、第1記憶部が通常状態に復帰している状態において、演算処理装置は、第1記憶部にアクセスすることで処理を実行するため、第2記憶部を他の用途に利用することができるという効果を奏する。 According to the above configuration, the copying unit copies the program and data copied to the second storage unit to the original storage area of the first storage unit when the first storage unit returns from the power saving state. fix. Therefore, when the first storage unit is in the power saving state, the program and data including the latest information when the arithmetic processing device accesses the second storage unit are copied to the first storage unit. As a result, after the first storage unit returns to the normal state, the arithmetic processing unit can execute processing with the program and data including the latest information by accessing the first storage unit. In addition, in a state where the first storage unit is restored to the normal state, the arithmetic processing device executes processing by accessing the first storage unit, and therefore the second storage unit can be used for other purposes. There is an effect that can be done.
さらに、本発明に係る制御装置は、上記の構成に加えて、前記第1記憶部および第2記憶部の記憶領域には、該記憶領域を指定するためのアドレスが付与されており、前記演算処理装置からアクセス先の記憶領域を指定するアクセス先アドレスを受けるアドレス受信手段と、前記複写手段が複写したプログラムおよびデータの複写元の記憶領域を指定するアドレスを、複写先の記憶領域を指定するアドレスに変換するアドレス変換手段とを備え、前記アクセス制御手段は、前記第1記憶部が省電力状態であるとき、前記アドレス受信手段が受信したアクセス先アドレスを前記アドレス変換手段により変換させ、前記演算処理装置を変換後のアドレスが指定する記憶領域にアクセスさせることを特徴としている。 Furthermore, in addition to the above-described configuration, the control device according to the present invention is provided with an address for designating the storage area in the storage areas of the first storage unit and the second storage unit. An address receiving means for receiving an access destination address for designating an access destination storage area from the processing device, and an address for designating a copy source storage area for the program and data copied by the copying means, for designating the copy destination storage area Address conversion means for converting into an address, wherein the access control means causes the address conversion means to convert the access destination address received by the address receiving means when the first storage unit is in a power saving state, The arithmetic processing unit is made to access a storage area specified by the converted address.
上記の構成によれば、第1記憶部が省電力状態であるとき、アドレス受信手段が受信したアクセス先アドレスを前記アドレス変換手段により変換させる。 According to the above configuration, when the first storage unit is in the power saving state, the access destination address received by the address receiving unit is converted by the address converting unit.
例えば、複写手段が、第1記憶部のアドレスAから第2記憶部のアドレスBへプログラムPを転送させる場合を考える。この場合、アドレス変換手段は、第1記憶部が省電力状態であるとき、アクセス先アドレスとしてのアドレスAをアドレスBに変換する。したがって、アクセス制御手段は、第1記憶部が省電力状態であるときに演算処理装置からアドレスAをアクセス先として指定された場合、該演算処理装置をアドレスBにアクセスさせる。このように、演算処理装置からみれば、第1記憶部のアドレスを指定することで、第2記憶部に複写したプログラムおよびデータにアクセスすることができる。それゆえ、演算処理装置は、第1記憶部が省電力状態であるか否かに応じて、アクセス先のアドレスを変更する必要がないという効果を奏する。 For example, consider a case where the copying means transfers the program P from the address A of the first storage unit to the address B of the second storage unit. In this case, the address conversion unit converts the address A as the access destination address into the address B when the first storage unit is in the power saving state. Therefore, when the address A is designated as the access destination from the arithmetic processing device when the first storage unit is in the power saving state, the access control means causes the arithmetic processing device to access the address B. Thus, from the viewpoint of the arithmetic processing unit, the program and data copied to the second storage unit can be accessed by designating the address of the first storage unit. Therefore, the arithmetic processing unit has an effect that it is not necessary to change the access destination address depending on whether or not the first storage unit is in the power saving state.
さらに、本発明に係る制御装置は、上記の構成に加えて、前記複写手段は、ダイレクトメモリアクセス方式に従ってプログラムおよびデータの複写を行うことを特徴としている。 Furthermore, in addition to the above-described configuration, the control device according to the present invention is characterized in that the copying means copies a program and data according to a direct memory access method.
上記の構成によれば、第1記憶部と第2記憶部との間でのプログラムおよびデータの複写をダイレクトメモリアクセス方式により行うため、該複写を実行するための処理を演算処理装置で行う必要がなくなる。そのため、演算処理装置に対する負担を削減することができるという効果を奏する。 According to the above configuration, since the program and data are copied between the first storage unit and the second storage unit by the direct memory access method, it is necessary to perform processing for executing the copy by the arithmetic processing unit. Disappears. As a result, the load on the arithmetic processing unit can be reduced.
さらに、本発明に係る制御装置は、上記の構成に加えて、前記第1記憶部および第2記憶部の記憶領域には、該記憶領域を特定するためのアドレスが付与されており、前記複写手段は、複写元アドレスと複写先アドレスとを指定して、ダイレクトメモリアクセス方式に従ってプログラムおよびデータの複写するものであって、前記複写手段がプログラムおよびデータを第2記憶部から第1記憶部に複写する場合、前記複写手段が指定した複写元アドレスと複写先アドレスとを入れ替えるアドレス変換手段を備えることを特徴としている。 Furthermore, in addition to the above configuration, the control device according to the present invention is provided with an address for specifying the storage area in the storage area of the first storage unit and the second storage unit, and the copy The means designates a copy source address and a copy destination address, and copies the program and data according to the direct memory access method. The copy means transfers the program and data from the second storage unit to the first storage unit. In the case of copying, an address conversion means for exchanging the copy source address and the copy destination address designated by the copy means is provided.
上記の構成によれば、複写手段が、複写元アドレスと複写先アドレスとを指定して、ダイレクトメモリアクセス方式に従ってプログラムおよびデータを複写する。さらに、アドレス変換手段は、複写手段がプログラムおよびデータを第2記憶部から第1記憶部に複写する場合、複写手段が指定した複写元アドレスと複写先アドレスとを入れ替える。 According to the above configuration, the copying unit specifies the copy source address and the copy destination address, and copies the program and data according to the direct memory access method. Further, the address conversion means replaces the copy source address and the copy destination address designated by the copy means when the copy means copies the program and data from the second storage section to the first storage section.
ここで、例えば、第1記憶部のアドレスAにプログラムPが格納されているとする。そして、第1記憶部を通常状態から省電力状態にする前に、ダイレクトメモリアクセス方式の複写手段は、第1記憶部のアドレスAを複写元アドレス、第2記憶部のアドレスBを複写先アドレスとして指定して、アドレスAに格納されているプログラムPをアドレスBに複写する。 Here, for example, it is assumed that the program P is stored at the address A of the first storage unit. Before changing the first storage unit from the normal state to the power saving state, the direct memory access type copying means uses the address A of the first storage unit as the copy source address and the address B of the second storage unit as the copy destination address. And the program P stored at the address A is copied to the address B.
一方、第1記憶部を省電力状態から通常状態に復帰させるとき、ダイレクトメモリアクセス方式の複写手段は、プログラムPを第2記憶部のアドレスBから第1記憶部のアドレスAに複写しなおす。このとき、アドレス変換手段は、前記複写手段が指定した複写元アドレスと複写先アドレスとを入れ替える。したがって、複写手段が複写元アドレスとしてアドレスAを指定し、複写先アドレスとしてアドレスBを指定すると、実際には、複写元がアドレスBに、複写先がアドレスAとなり、アドレスBに格納されているプログラムPがアドレスAに複写されることとなる。 On the other hand, when the first storage unit is returned from the power saving state to the normal state, the direct memory access type copying means copies the program P from the address B of the second storage unit to the address A of the first storage unit. At this time, the address conversion unit exchanges the copy source address and the copy destination address designated by the copy unit. Therefore, when the copying means designates address A as a copy source address and designates address B as a copy destination address, the copy source is actually address B and the copy destination is address A and is stored in address B. Program P is copied to address A.
以上のように、ダイレクトメモリアクセス方式の複写手段は、予め定められたプログラムおよびデータを第1記憶部から第2記憶部に複写するときと、該プログラムおよびデータを第2記憶部から第1記憶部へ複写しなおすときとにおいて、同じ設定(上記の場合、アドレスAを複写元アドレス、アドレスBを複写先アドレスとして指定する)により、所望の複写を行うことができる。これにより、複写手段における複写プログラムを簡略化することができるという効果を奏する。 As described above, the direct memory access type copying means copies the predetermined program and data from the first storage unit to the second storage unit, and stores the program and data from the second storage unit to the first storage unit. The desired copy can be performed with the same setting (in the above case, the address A is designated as the copy source address and the address B is designated as the copy destination address). This produces an effect that the copying program in the copying means can be simplified.
さらに、本発明に係る制御装置は、上記の構成に加えて、前記第2記憶部を、少なくとも記憶内容の読み出しが可能な通常状態、または、該通常状態よりも消費電力の小さい省電力状態に切り替える第2電力切り替え手段を備え、前記第2電力切り替え手段は、前記複写手段がプログラムおよびデータを前記第1記憶部から前記第2記憶部に複写した後に第2記憶部を省電力状態とし、その後、演算処理装置が処理を行うときに第2記憶部を通常状態にすることを特徴としている。 Furthermore, in addition to the above-described configuration, the control device according to the present invention sets the second storage unit to a normal state in which at least stored contents can be read, or to a power saving state in which power consumption is smaller than the normal state. A second power switching unit for switching, wherein the second power switching unit sets the second storage unit in a power saving state after the copying unit copies the program and data from the first storage unit to the second storage unit; Thereafter, the second storage unit is brought into a normal state when the arithmetic processing unit performs processing.
上記の構成によれば、第1記憶部を省電力状態にしてから次に演算処理装置が処理を行うまでの間、第2記憶部を省電力状態にすることができ、一層の省電力化を図ることができるという効果を奏する。 According to the above configuration, the second storage unit can be set in the power saving state after the first storage unit is set in the power saving state until the next time the arithmetic processing unit performs processing, and further power saving is achieved. There is an effect that can be achieved.
さらに、本発明に係る制御装置は、上記の構成に加えて、前記演算処理装置から前記第2記憶部へのアクセスの可否を切り替えるアクセス切り替え手段を備えており、該アクセス切り替え手段は、少なくとも第1記憶部が省電力状態であるときに、前記演算処理装置から前記第2記憶部へのアクセスを可能とすることを特徴としている。 Furthermore, in addition to the above configuration, the control device according to the present invention further includes an access switching unit that switches whether the arithmetic processing unit can access the second storage unit, and the access switching unit includes at least a first switch. When one storage unit is in a power saving state, the arithmetic processing device can access the second storage unit.
上記の構成によれば、第1記憶部が省電力状態である間、演算処理装置が第2記憶部にアクセスできる。そして、第1記憶部が省電力状態ではない場合、演算処理装置から第2記憶部へのアクセスを不可とすることができ、第2記憶部を演算処理装置以外のデバイス専用の記憶手段として使用することができるという効果を奏する。 According to the above configuration, the arithmetic processing device can access the second storage unit while the first storage unit is in the power saving state. When the first storage unit is not in the power saving state, access from the arithmetic processing unit to the second storage unit can be disabled, and the second storage unit is used as a storage unit dedicated to devices other than the arithmetic processing unit. There is an effect that can be done.
また、本発明に係る情報処理装置は、上記の課題を解決するために、演算処理装置と、プログラムおよびデータを記憶する第1記憶部と、該第1記憶部よりも小容量の第2記憶部と、請求項1から7の何れか1項に記載の制御装置とを備えることを特徴としている。
In order to solve the above-described problem, an information processing apparatus according to the present invention includes an arithmetic processing device, a first storage unit that stores a program and data, and a second storage having a smaller capacity than the first storage unit. And a control device according to any one of
上記の構成によれば、第1記憶部が省電力状態であるとき演算処理装置が処理を行う場合、該処理に用いるプログラムおよびデータが複写手段により複写されたものであれば、演算処理装置を第2記憶部にアクセスさせる。これにより、複写したプログラムおよびデータに対して演算処理装置がアクセスする場合、第1記憶部を省電力状態から復帰させる必要がなく、第1記憶部よりも小容量であり消費電力の少ない第2記憶部だけで処理が実行できる。 According to the above configuration, when the arithmetic processing unit performs processing when the first storage unit is in the power saving state, if the program and data used for the processing are copied by the copying unit, the arithmetic processing unit is The second storage unit is accessed. Thus, when the arithmetic processing device accesses the copied program and data, it is not necessary to restore the first storage unit from the power saving state, and the second storage unit has a smaller capacity and lower power consumption than the first storage unit. Processing can be executed only by the storage unit.
また、複写するプログラムおよびデータは、第1記憶部に格納されているプログラムおよびデータのうちの予め定められた一部である。そのため、複写手段は、同じプログラムおよびデータを複写する。よって、第1記憶部が省電力状態であるときに頻繁に起動するようなプログラムおよび該プログラムに必要なデータを複写するものとして予め設定することにより、CPUが第1記憶部を省電力状態から復帰させることなく第2記憶部だけで処理を実行する頻度が高くなる。それゆえ、消費電力の低減を図ることができる。また、演算処理装置内に特殊なキャッシュメモリを設ける必要がないため、汎用の演算処理装置(例えば、CPU)を使用することができるという効果を奏する。 Further, the program and data to be copied are a predetermined part of the program and data stored in the first storage unit. Therefore, the copying means copies the same program and data. Therefore, the CPU sets the first storage unit from the power saving state by presetting a program that starts frequently when the first storage unit is in the power saving state and data necessary for the program. The frequency with which the processing is executed only by the second storage unit without returning is increased. Therefore, power consumption can be reduced. Further, since it is not necessary to provide a special cache memory in the arithmetic processing unit, there is an effect that a general-purpose arithmetic processing unit (for example, CPU) can be used.
なお、上記制御装置における各手段を、制御プログラムによりコンピュータ上で実行させることができる。さらに、上記制御プログラムをコンピュータ読取り可能な記録媒体に記憶させることにより、任意のコンピュータ上で上記制御プログラムを実行させることができる。 Each unit in the control device can be executed on a computer by a control program. Furthermore, the control program can be executed on any computer by storing the control program in a computer-readable recording medium.
本発明に係る制御装置は、以上のように、前記第1記憶部よりも小容量の第2記憶部に接続されており、前記第1記憶部を、少なくとも記憶内容を読み出し可能な通常状態と、該通常状態よりも消費電力の小さい省電力状態とを切り替える第1電力切り替え手段と、前記第1電力切り替え手段が第1記憶部を通常状態から省電力状態に切り替える前に、前記第1記憶部に記憶されているプログラムおよびデータのうち予め定められた一部を前記第2記憶部に複写する複写手段と、前記第1記憶部が省電力状態であるときに前記演算処理装置が処理を行う場合、該処理に用いるプログラムおよびデータが前記複写手段により複写されたものであれば、前記演算処理装置を第2記憶部にアクセスさせるアクセス制御手段とを備える。 As described above, the control device according to the present invention is connected to the second storage unit having a smaller capacity than the first storage unit, and the first storage unit is in a normal state in which at least stored contents can be read out. A first power switching unit that switches between a power saving state that consumes less power than the normal state, and the first memory before the first power switching unit switches the first storage unit from the normal state to the power saving state. Copying means for copying a predetermined part of the program and data stored in the storage unit to the second storage unit, and the arithmetic processing unit performs processing when the first storage unit is in a power saving state. When performing, if the program and data used for the processing are copied by the copying unit, the processing unit includes an access control unit for accessing the second storage unit.
それゆえ、複写したプログラムおよびデータに対して演算処理装置がアクセスしたい場合、第1記憶部を省電力状態から復帰させる必要がなく、第1記憶部よりも小容量であり消費電力の少ない第2記憶部だけで処理が実行できる。 Therefore, when the arithmetic processing unit wants to access the copied program and data, there is no need to restore the first storage unit from the power saving state, and the second storage unit has a smaller capacity and lower power consumption than the first storage unit. Processing can be executed only by the storage unit.
また、予め定められたプログラムおよびデータが複写される。よって、第1記憶部が省電力状態であるときに頻繁に起動するようなプログラムおよび該プログラムに必要なデータを複写するものとして予め設定することにより、演算処理装置は、第2記憶部だけで処理を実行でき、第1記憶部が省電力状態から通常状態に復帰する頻度を一層低くすることができる。それゆえ、消費電力の低減を図ることができる。また、演算処理装置内に特許文献1に記載されているような特殊なキャッシュメモリを設ける必要がないため、汎用の演算処理装置(例えば、CPU)を使用することができるという効果を奏する。
A predetermined program and data are copied. Accordingly, by setting in advance as a copy of a program that is frequently started when the first storage unit is in the power saving state and data necessary for the program, the arithmetic processing unit can be used only by the second storage unit. Processing can be executed, and the frequency with which the first storage unit returns from the power saving state to the normal state can be further reduced. Therefore, power consumption can be reduced. Further, since it is not necessary to provide a special cache memory as described in
以下の実施形態では、電子機器としての一例であるプリンタに備えられる情報処理装置(ここでは、プリンタコントローラ)を例にとり説明する。しかしながら、本発明に係る情報処理装置はプリンタコントローラに限定されるものではない。本発明は、PC、AV機器、制御機器等の電子機器一般に備えられる情報処理装置、すなわち、CPUと、CPUにおける動作手順を表す各種プログラムおよび該プログラムで用いるデータを格納するメインメモリと、メインメモリとは独立したサブメモリを持つ情報処理装置であれば適用することができる。 In the following embodiments, an information processing apparatus (here, a printer controller) provided in a printer which is an example of an electronic apparatus will be described as an example. However, the information processing apparatus according to the present invention is not limited to the printer controller. The present invention relates to an information processing apparatus generally provided in electronic devices such as PCs, AV devices, and control devices, that is, a CPU, a main memory for storing various programs representing operation procedures in the CPU, and data used in the programs, and a main memory The present invention can be applied to any information processing apparatus having a sub memory independent of the above.
〔実施形態1〕
本発明の情報処理装置および制御装置の一実施形態について図1ないし図4に基づいて説明すると以下の通りである。図1は、本実施形態に係るプリンタコントローラ(情報処理装置)1の構成、および、プリンタコントローラ1を含むプリンタ2およびパーソナルコンピュータ3との関係を示すブロック図である。
An embodiment of an information processing apparatus and a control apparatus according to the present invention will be described below with reference to FIGS. FIG. 1 is a block diagram illustrating the configuration of a printer controller (information processing apparatus) 1 according to the present embodiment and the relationship between a
図1に示されるように、パーソナルコンピュータ3およびプリンタ2は、例えばLAN(local area network)等の通信ネットワーク4により接続されている。パーソナルコンピュータ3は、プリンタ2に対して、各種の指示およびデータを送信する。例えば、パーソナルコンピュータ3は、プリンタ2において印刷出力を行う場合、印刷出力する文書等を表すプリンタ言語データおよび印刷出力要求をプリンタ2に対して出力する。また、パーソナルコンピュータ3は、プリンタ2が使用可能であるか否かを問い合わせる状態通知要求(プリンタ2が正常に動作できる状態か否かの通知を指示する要求)をプリンタ2に対して出力する。
As shown in FIG. 1, the
プリンタ2は、プリンタコントローラ1と、プリンタエンジン5とを備えている。
The
プリンタコントローラ1は、パーソナルコンピュータ3から通信ネットワーク4を介して送られてくるプリンタ言語データを受信し、印字出力データ(ビットマップデータ等)に変換してプリンタエンジン5へ送る印字動作処理や、パーソナルコンピュータ3からの状態通知要求に対してプリンタ2の状態をパーソナルコンピュータ3に通知する状態通知処理などの各種処理を行う。また、プリンタコントローラ1は、通常の処理動作を行うために各ブロックに所定の電力が供給されている定常状態モードと、該定常状態モードと比較して消費電力を削減した状態である低消費電力モードとを有している。なお、該低消費電力モードにおける各ブロックの状態については後述する。
The
プリンタエンジン5は、プリンタコントローラ1から送られてきた印字出力データを紙等の記録媒体に印字出力するものである。
The
次に、プリンタコントローラ1の詳細な構成について説明する。プリンタコントローラ1は、図1に示されるように、CPU11と、システムコントローラ12と、メインメモリ13と、サブメモリ14と、その他のデバイスであるROM・I/O15とを備えている。
Next, a detailed configuration of the
CPU11は、データ変換処理や各種の演算処理等の情報処理を行うものである。CPU11は、メインメモリ13にアクセスし、該メインメモリ13からプログラムおよびデータを読み出し、各種の処理を行う。このとき、CPU11は、データをメインメモリ13およびサブメモリ14に書き込むこともできる。
The
また、CPU11は、一定時間パーソナルコンピュータ3からの指示がない場合、プリンタコントローラ1を消費電力の低い低消費電力モードに移行させることを決定する。このとき、CPU11は、メインメモリ13に格納されているプログラム・データの一部をサブメモリ14にコピー(複写)させるコピー指示とともに、後述するアドレス変換オン指示をシステムコントローラ12に送る。さらに、CPU11は、メインメモリ13およびサブメモリ14を省電力モード(後述する)にする省電力モード指示をシステムコントローラ12に送るとともに、自身もクロック数を低下させた状態であるCPU省電力モードとする。
Further, when there is no instruction from the
また、低消費電力モード時においてパーソナルコンピュータ3からの指示をシステムコントローラ12が受信した場合、CPU11は、システムコントローラ12から復帰要求信号を受け、システムコントローラ12に対して復帰指示を送るとともに、自身もクロック数を通常の状態に戻しCPU省電力モードから復帰する。このとき、CPU11は、システムコントローラ12から後述するメインメモリ復帰通知を受けて、サブメモリ14にコピーしていたプログラム・データをメインメモリ13に戻すコピー指示とともに、後述するアドレス変換オフ指示をシステムコントローラ12に送る。
When the
メインメモリ13は、プリンタコントローラ1における各種の制御プログラムおよび該制御プログラムに必要な所定のデータを記憶するとともに、パーソナルコンピュータ3から送られたプリンタ言語データおよび印字出力データを記憶するメモリである。メインメモリ13は、例えば、512MBのDRAMであり、その領域がアドレス0000_0000h以上1000_0000h未満で定められている。また、メインメモリ13は、書き込み/読み出しを可能とする通常動作モードと、書き込み/読み出しはできないが記憶している内容を保持することができ、通常動作モードよりも消費電力の少ないメモリ省電力モード(selfRefreshモード)とを有している。
The
メインメモリ13が記憶する各種の制御プログラムとしては、例えば、印字動作処理を制御する印字動作プログラムや、状態通知処理を行うための状態通知プログラムなどがある。これらのプログラムは、それぞれ必要なプログラム容量と、その実行に必要なデータ容量とが決められている。印字動作プログラムは比較的大きなプログラム容量を有しており、状態通知プログラムは印字動作プログラムに比べて小さなプログラム容量およびデータ容量を有している。各プログラムとそれに必要なデータは、メインメモリ13の所定の領域に格納されている。例えば、状態通知プログラムなどの比較的小容量で実行可能なプログラムは、メインメモリ13のアドレス0000_0000h以上0400_0000h未満の領域に格納されており、印字動作プログラムは、メインメモリ13のアドレス0400_0000h以上1000_0000h未満の領域に格納されている。
Various control programs stored in the
サブメモリ14は、メインメモリ13よりも小容量のメモリであり、例えば、64MBのDRAMである。サブメモリ14は、CPU11からの書き込みが可能である。また、サブメモリ14も、書き込み/読み出しを可能とする通常動作モードと、書き込み/読み出しはできないが記憶している内容を保持することができ、通常動作モードよりも消費電力の少ないメモリ省電力モードとを有している。
The
ROM・I/O15は、HDD、ROM等の記憶装置や、キーボード等の入出力装置である。
The ROM / I /
システムコントローラ12は、接続されている各デバイスの制御、および、各デバイス間のデータおよびプログラムの転送を行うものであり、例えば、LSIにより構成される。後述するように、システムコントローラ12は、CPU11が処理を行う場合に、CPU11をメインメモリ13またはサブメモリ14にアクセスさせる。
The
システムコントローラ12は、図1で示されるように、CPUインターフェース21、DMA(ダイレクトメモリアクセス:Direct Memory Access)コントローラ22、エンジンインターフェース23、ネットワークインターフェース24、ROM・I/Oインターフェース25、メインメモリコントローラ26、サブメモリコントローラ27、および内部バス29を備えている。
As shown in FIG. 1, the
CPUインターフェース21、エンジンインターフェース23、ネットワークインターフェース24およびROM・I/Oインターフェース25は、それぞれCPU11、プリンタエンジン5、通信ネットワーク4およびROM・I/O15との接続を行うものであり、接続されている装置との間で指示やデータの送受信を行う。
The
DMAコントローラ22は、CPU11からのコピー指示に応じて、予め定められたアドレスに対応するメインメモリ13(または、サブメモリ14)の領域に格納されているプログラムおよびデータを、予め定められたアドレスに対応するサブメモリ14(または、メインメモリ13)の領域にコピー(複写)するコピー処理を行うものである。つまり、上記コピー指示は、DMAコントローラ22に対して、予め定められたアドレスに格納されているプログラムおよびデータを、予め定められたアドレスにコピーさせる指示である。
In response to a copy instruction from the
ここで、上記CPUインターフェース21、DMAコントローラ22、エンジンインターフェース23は、プログラムおよびデータの転送を起動する機能を有している。すなわち、CPUインターフェース21は、CPU11からの指示を受けて、メインメモリ13、サブメモリ14、ROM・I/O15に格納されたプログラムやデータおよびネットワークインターフェース24が受信したプリンタ言語データを所定のデバイスへ転送させる。また、エンジンインターフェース23は、サブメモリ14からプリンタエンジン5への印字出力データの転送を起動する。また、DMAコントローラ22は、メインメモリ13とサブメモリ14との間におけるプログラムおよびデータの転送を起動させる。このように、転送を起動する機能をもつCPUインターフェース21、DMAコントローラ22、エンジンインターフェース23をバスマスタと称する。
Here, the
メインメモリコントローラ26およびサブメモリコントローラ27は、それぞれメインメモリ13およびサブメモリ14と接続されており、接続されているメモリに対するプログラムおよびデータの読み出し/書き込みを行うものである。また、メインメモリコントローラ26およびサブメモリコントローラ27は、それぞれメインメモリ13およびサブメモリ14におけるメモリ省電力モードと通常動作モードとを切り替える。
The
ここで、上記ネットワークインターフェース24、ROM・I/Oインターフェース25、メインメモリコントローラ26およびサブメモリコントローラ27は、上記バスマスタからの指示によりプログラムおよびデータの転送を受け付けるものであり、バスターゲットと称する。
Here, the
内部バス29は、バスマスタと、バスターゲットとを接続するものである。内部バス29は、各デバイスを一意的にマッピングしたアドレス空間(アドレスマップ)を有しており、バスマスタから指定されたアドレスに相当するバスターゲットを選択して、プログラムおよびデータの転送要求を伝達する。
The
また、内部バス29は、アドレスの変換を行うアドレス変換回路29aを有している。アドレス変換回路29aは、所定のアドレスを別のアドレスに変換するものである。ここでは、アドレス変換回路29aは、DMAコントローラ22がコピー処理を実行する際のコピー元アドレスをコピー先アドレスに変換するとともに、コピー先アドレスをコピー元アドレスに変換するアドレス変換機能を有する。内部バス29は、アドレス変換回路29aにおけるアドレス変換機能が有効であり、かつ、バスマスタから指定されたアドレスが上記コピー先アドレスまたはコピー元アドレスである場合、該指定されたアドレスをアドレス変換回路29aによりアドレス変換させ、変換後のアドレス(変換後アドレス)に相当するバスターゲットにアクセスする。
The
なお、アドレス変換回路29aは、CPU11からアドレス変換オン指示を受けると、上記アドレス変換機能を有効にする。一方、アドレス変換回路29aは、CPU11からアドレス変換オフ指示を受けると、上記アドレス変換機能を無効にする。すなわち、上記アドレス変換オン/オフ指示は、アドレス変換回路29aの機能を有効/無効に切り替えるための指示である。
The
次に、DMAコントローラ22におけるコピー処理およびアドレス変換回路29aにおける機能について、図2および図3を参照しながら具体的に説明する。
Next, the copy processing in the
図2は、アドレス変換回路29aのアドレス変換機能が無効であるときのアドレスマッピングを示す図であり、図3は、該アドレス変換機能が有効であるときアドレスマッピングを示す図である。
FIG. 2 is a diagram showing address mapping when the address translation function of the
図に示されるように、バスターゲット側であるメインメモリ13、サブメモリ14およびROM・I/O15の各領域は、それぞれ異なるアドレスを有しており、例えば、メインメモリ13の領域は、アドレス0000_0000h以上1000_0000h未満で指定され、サブメモリ14の領域は、アドレス1000_0000h以上1400_0000h未満で指定される。
As shown in the figure, the areas of the
図2に示されるように、アドレス変換機能が無効である場合、内部バス29は、バスマスタ側で指定したアドレスに対応するバスターゲットの領域にアクセスする。すなわち、バスマスタ側でアドレス0000_0000hが指定される場合、内部バス29は、該アドレス0000_0000hに対応する領域(ここでは、メインメモリ13の先頭)にアクセスする。これにより、バスマスタ側は、指定した領域のプログラムまたはデータに対する読み出しまたは転送等の処理を行うことができる。
As shown in FIG. 2, when the address conversion function is invalid, the
次に、アドレス変換機能が有効である場合について、図3を参照しながら説明する。後述するように、アドレス変換回路29aは、DMAコントローラ22がコピー処理を実行した際に、上記アドレス変換機能の有効/無効を切り替える。すなわち、アドレス変換回路29aの機能が有効に切り替えられる場合、図3に示されるように、DMAコントローラ22は、コピー元のアドレス(ここでは、アドレス0000_0000h以上0400_0000h未満)およびコピー先のアドレス(ここでは、アドレス1000_0000h以上1400_0000h未満)を指定し、メインメモリ13からサブメモリ14に所定のプログラムおよびデータをコピーする。ここで、コピーされるプログラムおよびデータは、予めメインメモリ13のアドレス0000_0000h以上0400_0000h未満に格納されており、該アドレスで指定された領域の容量だけで実行可能なプログラムおよび該プログラムに必要なデータである。たとえば、比較的小容量で実行可能な上記状態通知プログラムおよびそれに必要なステータスデータである。なお、以下では、DMAコントローラ22によりコピー処理されるプログラムおよびデータをコピー対象プログラム・データと称する。
Next, a case where the address conversion function is effective will be described with reference to FIG. As will be described later, the
そして、アドレス変換回路29aは、上記コピー処理におけるコピー元のアドレスが指定された場合、これをコピー先のアドレスに変換し、該コピー先のアドレスが指定された場合、これをコピー元のアドレスに変換する。具体的には、アドレス変換回路29aは、アドレス0000_0000h以上0400_0000h未満が指定された場合、先頭の0を1に変換し、アドレス1000_0000h以上1400_0000h未満が指定された場合、先頭の1を0に変換する。例えば、0000_0000hが指定された場合、アドレス変換回路29aは、該アドレスの先頭0を1に変換し、アドレス1000_0000hとする。
The
この場合、内部バス29は、バスマスタ側で指定した所定のアドレスに対してアドレス変換回路29aで変換させ、変換後のアドレス(変換済アドレス)に対応するバスターゲットの領域にアクセスする。例えば、図3で示されるように、バスマスタ側で所定のアドレス(ここでは、例えばアドレス0000_0000h)が指定される場合、アドレス変換回路29aは、該アドレスを所定のアドレス(ここでは、例えばアドレス1000_0000h)に変換する。そして、内部バス29は、変換済アドレスに対応する領域(ここでは、サブメモリ14の先頭領域)にアクセスする。
In this case, the
次に、プリンタ2における処理の流れについて、図4のフローチャートを参照しながら説明する。
Next, the flow of processing in the
まず、プリンタ2に対する主電源が入ると、プリンタコントローラ1のCPU11、メインメモリ13およびサブメモリ14を含む各デバイスに電力が供給され、定常状態モードにおいて各処理が行われる(S1)。なお、主電源が入れられたとき、図2に示されるように、アドレス変換回路29aの機能が無効であり、コピー対象プログラム・データがメインメモリ13の所定領域に格納されている。また、メインメモリ13およびサブメモリ14は、ともに通常動作モードである。
First, when the main power supply to the
ここで各処理としては、印字動作処理や、状態通知処理があるが、ここでは、印字動作処理について説明する。 Here, each process includes a print operation process and a status notification process. Here, the print operation process will be described.
まず、ネットワークインターフェース24は、通信ネットワーク4を介して、パーソナルコンピュータ3から印字出力すべき文書等に対応するプリンタ言語データを受信する。ネットワークインターフェース24がプリンタ言語データを受信すると、CPU11は、該プリンタ言語データをネットワークインターフェース24からメインメモリ13に転送させる。これにより、ネットワークインターフェース24が受信したプリンタ言語データは、メインメモリ13に記憶される。
First, the
次に、CPU11は、メインメモリ13からプリンタ言語データを読み出し、演算処理によって印字出力データに変換してから、サブメモリ14へと格納する。
Next, the
そして、エンジンインターフェース23は、サブメモリ14に格納された印字出力データを読み出してプリントエンジン23に出力することにより、印字動作を実現する。以上により、印字処理が完了する(S2)。
The
ここで、プリンタ2がレーザプリンタである場合、プリントエンジン23は、あるページの印字出力データの読み出しを開始すると、そのページの印字を終了するまで一定速度で印字出力データを出力し続ける必要がある。このため、印字出力データの読み出し速度を保障する必要がある。
Here, when the
印字出力データをメインメモリ13に格納した場合、メインメモリ13からの印字出力データの読み出し速度を保障するとともに、システム制御用プログラムを動作させるためにCPU11からメインメモリ13へのアクセスする必要がある。さらに、プリンタを高速動作させるためには、印字出力データの読み出しの間に、次ページのプリンタ言語データを受信して印字出力データへ変換する処理を同時動作させる必要があり、この場合にはメインメモリ13への負荷がさらに高まることになる。つまり、プリンタ2を高速動作させようとするとメインメモリ13への負荷が高まり、プリンタの高速化が制限されることになる。
When the print output data is stored in the
しかしながら、本実施形態では、上記のように印字出力データをメインメモリ13ではなく、サブメモリ14に格納する。これにより、印字出力データの読み出し時において、メインメモリ13に対する負荷が減少し、CPU11が次ページの印字出力データを生成するためにメインメモリ13にアクセスする速度を向上させることができ、動作速度を向上させることができる。
However, in the present embodiment, the print output data is stored not in the
なお、通常動作モードにおいては、プリンタコントローラを制御するプログラムおよびデータは大容量のメインメモリ13上に格納されており、サブメモリ14は、印字出力データ等の一時的なデータのみを格納するために使用される。
In the normal operation mode, the program and data for controlling the printer controller are stored on the large-capacity
印字処理を含む各処理が完了すると、CPU11は、該完了時刻からの経過時間の計測を開始する(S3)。
When each process including the printing process is completed, the
次に、CPU11は、通信ネットワーク4を介してネットワークインターフェース24が何らかの指示を受信したか否かを判断する(S4)。何らかの指示を受信した場合(S4でYes)、CPU11は、ネットワークインターフェース24が受信した指示に応じて、定常状態モードでの処理ステップ(S1)に戻る。このとき、CPU11は、S3で計測していた経過時間をリセットする。
Next, the
指示を受信しない場合(S4でNo)、CPU11は、S3で計測開始している経過時間が予め設定されている指定時間(例えば、30分)に達したか否かを判断する(S4)。指定時間に達していない場合(S5でNo)、S4の処理に戻る。
When the instruction is not received (No in S4), the
指定時間に達した場合(S5でYes)、CPU11は、低消費電力モードへの移行を決定する。
When the designated time has been reached (Yes in S5), the
CPU11は、低消費電力モードへの移行を決定すると、まずコピー指示をシステムコントローラ12に出力する。
When the
コピー指示を受けたDMAコントローラ22は、メインメモリ13からサブメモリ14へ、コピー対象プログラム・データ(状態通知プログラムおよびステータスデータなど)のコピー処理を実行させる。なお、本実施形態では、コピー対象プログラム・データは、例えばメインメモリ13のアドレス0000_0000h〜0400_0000hの領域に格納されている。すなわち、DMAコントローラ22は、アドレス0000_0000h以上0400_0000h未満をコピー元アドレスとして指定し、サブメモリ14のアドレス1000_0000h以上1400_0000h未満をコピー先アドレスとして指定し、コピー対象プログラム・データをコピーする(S6)。
Upon receiving the copy instruction, the
次に、CPU11は、アドレス変換回路29aの機能を有効とするアドレス変換オン指示をシステムコントロール12に出力する(S7)。アドレス変換オン指示を受けたアドレス変換回路29aは、バスマスタ側で指定されたアドレス0000_0000h以上0400_0000h未満について、その先頭0を1に変換するとともに、バスマスタ側で指定されたアドレス1000_0000h以上1400_0000h未満について、その先頭1を0に変換する。つまり、アドレス変換回路29aは、DMAコントローラ22がコピー処理を行ったコピー元アドレスとコピー先アドレスとを入れ替える。なお、バスマスタ側でアドレス0000_0000h以上0400_0000h未満およびアドレス1000_0000h以上1400_0000h未満以外のアドレスが指定された場合、アドレス変換回路29aは、指定アドレスの変換を行わない。
Next, the
次に、CPU11は、メインメモリ13をメモリ省電力モードとするメインメモリ省電力モード移行指示を、システムコントローラ12に出力する。該メインメモリ省電力モード移行指示を受けたメインメモリコントローラ26は、メインメモリ13をメモリ省電力モードに切り替える(S8)。
Next, the
続いて、CPU11は、サブメモリ14をメモリ省電力モードとするサブメモリ省電力モード移行指示を、システムコントローラ12に出力する。該サブメモリ省電力モード移行指示を受けたサブメモリコントローラ27は、サブメモリ14をメモリ省電力モードに切り替える(S9)。
Subsequently, the
さらに、CPU11は、メインメモリ13およびサブメモリ14がメモリ省電力モードに切り替えられたことを確認して、自身もクロック数を下げ、CPU省電力モードに移行する(S10)。これにより、プリンタコントローラ1は、低消費電力モードとなる。
Further, the
次に、CPU11は、ネットワークインターフェース24からの復帰要求信号の有無を判断する(S11)。復帰要求信号とは、ネットワークインターフェース24がパーソナルコンピュータ3から通信ネットワーク4経由で指示やデータが送信されてきたことを検知した場合に生成する信号であり、ネットワークインターフェース24からCPU11に送られる。
Next, the
復帰要求信号がない場合(S11でNo)、S11の処理を繰り返す。 If there is no return request signal (No in S11), the process of S11 is repeated.
一方、復帰要求信号を受けた場合(S11でYes)、CPU11は、自身のクロック数を上げて、CPU省電力モードから復帰する(S12)。そして、CPU11は、システムコントローラ12に対して復帰指示を送る。
On the other hand, when the return request signal is received (Yes in S11), the
CPU11からの復帰指示を受けたシステムコントローラ12では、サブメモリコントローラ27が、サブメモリ14を通常動作モードに復帰させる(S13)。
In the
次に、CPU11は、ネットワークインターフェース24が受信した指示に応じた処理を開始する(S14)。すなわち、CPU11は、該処理を実行するためのプログラムおよびデータをメインメモリ13またはサブメモリ14から取り出すためにアドレスを指定してシステムコントローラ12に送る。
Next, the
次に、システムコントローラ12は、CPU11が実行する処理がサブメモリ14内だけで完了するか否かを判断する(S15)。
Next, the
具体的には、システムコントローラ12は、CPU11から指定されたアドレスに対応してアクセスする領域がサブメモリ14である場合、処理がサブメモリ14内だけで完了すると判断し(S15でYes)、CPU11から指定されたアドレスに対応してアクセスする領域がメインメモリ13である場合、処理がサブメモリ14内だけで完了しないと判断する(S15でNo)。
Specifically, when the area accessed corresponding to the address designated by the
システムコントローラ12がサブメモリ14内だけで処理が完了すると判断する場合(S15でYes)について説明する。CPU11が行う処理が状態通知処理のように、コピー対象プログラム・データだけで実行できるものである場合、CPU11は、コピー対象プログラム・データに含まれる状態通知プログラムおよびステータスデータを読み出す。ただし、上記S6の処理により、メインメモリ13のアドレス0000_0000h〜0400_0000hに格納されていたコピー対象プログラム・データは、サブメモリ14にコピーされている。しかしながら、上記S7の処理によりアドレス変換機能が有効になっているため、図4で示されるように、上記コピー処理が行われる前と同じように、CPU11がアドレス0000_0000h以上0400_0000h未満の領域を指定アドレスとすることで、アドレス変換回路29aの変換機能により、内部バス29は、サブメモリ14にアクセスすることとなる。
A case where the
このように、CPU11を含むバスマスタ側からみれば、メインメモリ13のアドレスを指示することでサブメモリ14にアクセスすることができる。すなわち、CPU11は、コピー対象プログラム・データがサブメモリ14にコピーされていても、メインメモリ13のアドレスを指定することで、所望のプログラム・データにアクセスすることができる。サブメモリ14は、上記S13において復帰しているため、CPU11は、正常に処理を行うことができる。処理が終了すると、CPU11は、再度低消費電力モードに移行することを決定し、上記S9に戻る。
In this way, when viewed from the bus master side including the
一方、システムコントローラ12がサブメモリ14内だけで処理が完了しないと判断する場合(S15でNo)について説明する。CPU11が行う処理が印字動作処理のように、コピー対象プログラム・データだけで実行できないものである場合、CPU11は、コピー対象プログラム・データに含まれない印字プログラムを読み出すために、アドレス0400_0000h〜1000_0000h内の所定領域を指定アドレスとする。該指定アドレスは、アドレス変換回路29aにより変換されないため、そのままアクセス先アドレスとなる。該アクセス先アドレス0400_0000h〜1000_0000hは、メインメモリ13内の領域である。しかしながら、メインメモリ13がまだメモリ省電力モードであるため、メインメモリコントローラ26は、メインメモリ13にアクセスすることができない。これにより、システムコントローラ12は、サブメモリ14内だけで処理が完了しないことを判断することができる。
On the other hand, a case where the
システムコントローラ12がサブメモリ14内だけで処理が完了しないと判断すると(S15でNo)、メインメモリコントローラ26は、メインメモリ13を通常動作モードに復帰させる(S16)。このとき、メインメモリコントローラ26は、CPU11に対して、メインメモリ13が通常動作モードに復帰したことを通知するメインメモリ復帰通知を送る。
When the
メインメモリコントローラ26からのメインメモリ復帰通知を受けたCPU11は、サブメモリ14にコピーしていたコピー対象プログラム・データをメインメモリ13に戻すために、システムコントローラ12に対してコピー指示を出力する。コピー指示を受けたDMAコントローラ22は、コピー対象プログラム・データを、元のメインメモリ13のアドレス0000_0000h〜0400_0000h領域に戻す処理を行う(S17)。
Upon receiving the main memory return notification from the
このとき、アドレス変換回路29aの機能が有効であるため、DMAコントローラ22は、上記S6と同様に、アドレス0000_0000h〜0400_0000hの領域に格納されているプログラムおよびデータを、アドレス1000_0000h〜1400_0000hの領域にコピーすることを内部バスに指示すればよい。これにより、内部バス29は、指定されたアドレスを変換し、アドレス1000_0000h〜1400_0000hの領域に格納されているプログラム・データをアドレス0000_0000h〜0400_0000hの領域にコピーする指示を、メインメモリコントローラ26およびサブメモリコントローラ27に伝達する。この結果、サブメモリ14にコピーされていたコピー対象プログラム・データは、再び、メインメモリ13の所定の領域に復旧される(S17)。
At this time, since the function of the
これにより、メインメモリ13がメモリ省電力モードに移行している間にサブメモリ14内で編集されたステータスデータ等の最新情報を、メインメモリ13に反映させることができ、メインメモリ13が最新情報に更新される。よって、CPU11は、メインメモリ13にコピーされた最新情報を基に、処理を実行することができる。
Thus, the latest information such as status data edited in the
その後、CPU11は、アドレス変換回路29aの機能を有効から無効に切り替えるために、システムコントローラ12に対してアドレス変換オフ指示を出力する。これにより、アドレス変換回路29aは、アドレス変換機能を無効にする(S18)。その後、S1の通常動作モードにおける処理ステップ(S1)に戻る。
Thereafter, the
以上のように、本実施形態のシステムコントローラ12は、CPU11と、プログラムおよびデータを記憶するメインメモリ13とに接続され、定常状態モード時、CPU11が処理を行う場合に、該CPU11をメインメモリ13にアクセスさせる。そして、システムコントローラ12は、メインメモリ13よりも小容量のサブメモリ14に接続されている。さらに、メインメモリ13を、少なくとも記憶内容の読み出しが可能な通常動作モード(通常状態)と、該通常状態よりも消費電力が小さいメモリ省電力モード(省電力状態)とを切り替えるメインメモリコントローラ26と、メインメモリコントローラ26がメインメモリ13を通常動作モードからメモリ省電力モードに切り替える前に、メインメモリ13に記憶されているプログラムおよびデータのうち予め定められた一部をサブメモリ14に複写するDMAコントローラ22と、メインメモリ13がメモリ省電力モードであるときにCPU11が処理を行う場合、該処理に用いるプログラムおよびデータがDMAコントローラ22により複写されたものであれば、CPU11をサブメモリ14にアクセスさせる内部バス29とを備える。
As described above, the
これにより、メインメモリ13がメモリ省電力モードであり、かつ、複写したプログラムおよびデータに対してCPU11がアクセスしたい場合、メインメモリ13をメモリ省電力モードから復帰させる必要がなく、メインメモリ13よりも小容量であり消費電力の少ないサブメモリ14だけで処理が実行できる。
Thereby, when the
また、予め定められたプログラムおよびデータが複写される。よって、メインメモリ13がメモリ省電力モードであるときに頻繁に起動するようなプログラムおよび該プログラムに必要なデータを複写するものとして予め設定することにより、CPU11は、サブメモリ14だけで処理を実行でき、メインメモリ13がメモリ省電力モードから通常動作モードに復帰する頻度を一層低くすることができる。それゆえ、消費電力の低減を図ることができる。また、CPU11内に特許文献1に記載されているような特殊なキャッシュメモリを設ける必要がないため、汎用のCPUを使用することができる。
A predetermined program and data are copied. Therefore, the
さらに、メインメモリコントローラ26がメインメモリ13をメモリ省電力モードから通常動作モードへ復帰させた後、DMAコントローラ22は、サブメモリ14が記憶するプログラムおよびデータを、メインメモリ13の元の記憶領域に複写しなおす。
Further, after the
そのため、メインメモリ13がメモリ省電力モードであるときにCPU11がサブメモリ14にアクセスしたときの最新情報を含むプログラムおよびデータが、メインメモリ13に複写されることとなる。その結果、メインメモリ13が通常動作モードに復帰した後、CPU11は、メインメモリ13にアクセスすることにより最新の情報を含むプログラムおよびデータで処理を実行することができる。また、メインメモリ13が通常動作モードに復帰している状態において、サブメモリ14を他の用途に利用することができる。
Therefore, the program and data including the latest information when the
さらに、メインメモリ13およびサブメモリ14の記憶領域には、該記憶領域を指定するためのアドレスが付与されている。そして、システムコントローラ12は、CPU11からアクセス先の記憶領域を指定するアクセス先アドレスを受けるCPUインターフェース21と、DMAコントローラ22が複写したプログラムおよびデータの複写元アドレスを、複写先アドレスに変換するアドレス変換回路29aとを備える。そして、内部バス29は、メインメモリ13がメモリ省電力モードであるとき、CPUインターフェース21が受信したアクセス先アドレスをアドレス変換回路29aにより変換させ、CPU11を変換後のアドレスが指定する記憶領域にアクセスさせる。それゆえ、CPU11は、メインメモリ13がメモリ省電力モードであるか否かに応じて、アクセス先のアドレスを変更する必要がない。
Further, the storage areas of the
また、上記コピー処理は、DMAコントローラ22が行う。そのため、該コピー処理をCPU11で行う必要がなく、CPU11に対する負担を削減することができる。
The copy process is performed by the
また、サブメモリコントローラ27は、DMAコントローラ22がプログラムおよびデータをメインメモリ13からサブメモリ14にコピー後に、サブメモリ14を省電力モード(省電力状態)とする。その後、CPU11が処理を行うときにサブメモリ14を通常動作モードに復帰させる。よって、メインメモリ13がメモリ省電力モードに移行してから次にCPU11が処理を行うまでの間、サブメモリ14における消費電力を削減し、一層の省電力化を図ることができる。
The
〔実施形態2〕
上記実施形態では、定常状態モード時に印字出力データを一時的に格納するためのサブメモリ14に、該サブメモリ14の容量だけで実行可能なプログラムおよびその必要データを低消費電力モード移行時にメインメモリ13からコピーする構成とした。定常状態モード時においてサブメモリ14にはCPU11にてデータ変換処理された印字出力データが記憶されるため、CPU11は、サブメモリ14に対してアクセスする必要がある。そのため、図1に示したように、サブメモリ14は内部バス29に接続されている構成であった。
[Embodiment 2]
In the above embodiment, the sub-memory 14 for temporarily storing the print output data in the steady state mode, the program executable by the capacity of the sub-memory 14 alone and the necessary data thereof are transferred to the main memory at the time of shifting to the low power consumption mode. It was set as the structure copied from 13. In the steady state mode, the
しかしながら、内部バス29と直接接続されているサブメモリを有さず、内部バス29と接続されていないサブメモリを有する情報処理装置もある。例えば、プリンタに含まれる情報処理装置の場合、エンジンインターフェースに直結され、プリンタエンジン専用メモリとして使用されているサブメモリのみを有する構成である。この場合、サブメモリは、エンジンインターフェース専用で内部バスには接続されていないため、CPU11やDMAコントローラ22は、該サブメモリに直接アクセスすることができない。
However, there is an information processing apparatus that does not have a sub memory directly connected to the
本実施形態は、このように定常状態モード時にCPUやDMAコントローラが直接アクセスできないサブメモリであっても、該サブメモリを低消費電力モード時に利用することにより、省電力化を図る構成である。 In the present embodiment, even if the sub memory cannot be directly accessed by the CPU or the DMA controller in the steady state mode as described above, the sub memory is used in the low power consumption mode to save power.
本実施形態について、図5,図6に基づいて説明すれば、以下のとおりである。なお、説明の便宜上、前記実施の形態1にて説明した図面と同じ機能を有する部材については、同じ符号を付記し、その説明を省略する。 The following describes the present embodiment with reference to FIGS. 5 and 6. For convenience of explanation, members having the same functions as those in the drawings described in the first embodiment are given the same reference numerals, and descriptions thereof are omitted.
図5は、本実施形態におけるプリンタコントローラ(情報処理装置)101の構成、および、プリンタコントローラ101を含むプリンタ102およびパーソナルコンピュータ3との関係を示すブロック図である。
FIG. 5 is a block diagram showing the configuration of the printer controller (information processing apparatus) 101 in this embodiment and the relationship between the
図5に示されるように、プリンタ102は、プリンタコントローラ101と、プリンタエンジン5とを備えている。
As shown in FIG. 5, the
プリンタコントローラ101は、上記プリンタコントローラ1と同様に、印字動作処理や状態通知処理などの各種処理を行う。プリンタコントローラ101は、図5に示されるように、CPU11と、システムコントローラ112と、メインメモリ13と、サブメモリ114と、その他のデバイスであるROM・I/O15とを備えている。
Similar to the
サブメモリ114は、メインメモリよりも小容量のメモリであり、例えば、64MBのRAMである。サブメモリ114は、定常モード時において、プリンタエンジン5専用のメモリとして使用される。また、サブメモリ114は、書き込み/読み出しを可能とする通常動作モードと、書き込み/読み出しはできないが記憶している内容を保持することができ、通常動作モードよりも消費電力の少ないメモリ省電力モードとを有している。
The
システムコントローラ112は、接続されている各デバイスの制御、および、各デバイス間のデータおよびプログラムの転送を行うものである。
The
システムコントローラ112は、図5で示されるように、CPUインターフェース21、DMAコントローラ22、エンジンインターフェース123、ネットワークインターフェース24、I/Oインターフェース25、メインメモリコントローラ26、サブメモリコントローラ127、内部バス29およびバイパス回路30を備えている。
As shown in FIG. 5, the
エンジンインターフェース123は、内部バス29を介して、メインメモリ23やROM・I/O15から所望のデータ等の転送を起動するものである。また、エンジンインターフェース123は、サブメモリコントローラ127と直接接続されており、サブメモリ114を専用のメモリとして使用することができる。
The
サブメモリコントローラ127は、サブメモリ114へのプログラムおよびデータの書き込み/読み出し処理を行うものであり、エンジンインターフェース123専用のメモリとして設置されている。また、サブメモリコントローラ127は、サブメモリ114におけるメモリ省電力モードと通常動作モードとを切り替える。
The
バイパス回路30は、サブメモリコントローラ127と内部バス29とに接続されており、サブメモリコントローラ127と内部バス29とを中継するための回路である。バイパス回路30は、CPU11からのバイパス回路オン/オフ指示に応じて、サブメモリコントローラ127と内部バス29との接続/遮断を切り替える。
The
DMAコントローラ22は、上記実施形態と同様に、CPU11からのコピー指示に応じて、予め定められたアドレスに対応するメインメモリ13(または、サブメモリ114)の領域に格納されているプログラムおよびデータ(すなわち、コピー対象プログラム・データ)を、予め定められたアドレスに対応するサブメモリ114(または、メインメモリ13)の領域にコピーする処理を行う。なお、該コピー処理が実行されるときは、後述するようにバイパス回路30により内部バス29とサブメモリコントローラ127とが接続されているため、サブメモリ114のアドレスが内部バス29のアドレスマップ上にマッピングされる。この結果、DMAコントローラ22は、サブメモリ114にアクセスすることができる。
As in the above-described embodiment, the
また、上記実施形態と同様に、内部バス29が備えるアドレス変換回路29aは、DMAコントローラ22がコピー処理を実行する際のコピー元アドレスをコピー先アドレスに変換するとともに、コピー先アドレスをコピー元アドレスに変換する。
Similarly to the above embodiment, the
次に、プリンタ102における処理の流れについて、図6のフローチャートを参照しながら説明する。
Next, the flow of processing in the
まず、プリンタ102に対する主電源が入ると、プリンタコントローラ101のCPU11、メインメモリ13およびサブメモリ114を含む各デバイスに電力が供給され、定常状態モードにおいて各処理が行われる(S1)。なお、主電源が入れられたとき、アドレス変換回路29aの機能が無効であり、コピー対象プログラム・データがメインメモリ13の所定領域に格納されている。
First, when the main power to the
なお、本実施形態では、サブメモリ114がエンジンインターフェース123専用メモリであるため、CPU11は、プリンタ言語データから演算処理された印字出力データをメインメモリ13に格納する。そして、エンジンインターフェース123は、メインメモリ13に格納された印字出力データを読み出してプリントエンジン23に出力することにより、印字動作を実現する。以上により、印字処理が完了する。また、エンジンインターフェース123は、メインメモリ13に格納された印字出力データを読み出してプリントエンジン23に出力する際、サブメモリ114を利用してもよい。
In this embodiment, since the
印字処理を含む各処理が完了する(S2)と、CPU11は、該完了時刻からの経過時間の計測を開始する(S3)。
When each process including the printing process is completed (S2), the
次に、CPU11は、通信ネットワーク4を介してネットワークインターフェース24が何らかの指示を受信したか否かを判断する(S4)。指示を受信した場合(S4でYes)、CPU11は、ネットワークインターフェース24が受信した指示に応じて、定常状態モードでの処理ステップ(S1)に戻る。このとき、CPU11は、S3で計測していた経過時間をリセットする。
Next, the
指示を受信しない場合(S4でNo)、CPU11は、S3で計測開始している経過時間が予め設定されている指定時間(例えば、30分)に達したか否かを判断する(S4)。指定時間に達していない場合(S5でNo)、S4の処理に戻る。
When the instruction is not received (No in S4), the
指定時間に達した場合(S5でYes)、CPU11は、低消費電力モードへの移行を決定する。
When the designated time has been reached (Yes in S5), the
CPU11は、低消費電力モードへの移行を決定すると、まずバイパス回路30の機能を有効とするために、バイパス回路オン指示をシステムコントローラ112に出力する。これにより、バイパス回路30は、内部バス29とサブメモリコントローラ127とを接続する(S21)。このとき、内部バス29のアドレスマップにサブメモリ114の領域がマッピングされる。
When the
次に、CPU11は、コピー指示をシステムコントローラ112に出力する。コピー指示を受けたDMAコントローラ22は、メインメモリ13からサブメモリ114へ、コピー対象プログラム・データ(状態通知プログラムおよびステータスデータなど)のコピー処理を実行させる。例えば、コピー対象プログラムおよびデータがメインメモリ13のアドレス0000_0000h〜0400_0000hの領域に格納されている場合、DMAコントローラ22は、アドレス0000_0000h以上0400_0000h未満に対応する領域に格納されているコピー対象プログラム・データを、サブメモリ114(アドレス1000_0000h以上1400_0000h未満に対応する領域)にコピーする(S22)。
Next, the
次に、CPU11は、アドレス変換回路29aの機能を有効とするアドレス変換オン指示をシステムコントロール112に出力する(S23)。アドレス変換オン指示を受けたアドレス変換回路29aは、バスマスタ側で指定されたアドレス0000_0000h以上0400_0000h未満について、その先頭0を1に変換するとともに、バスマスタ側で指定されたアドレス1000_0000h以上1400_0000h未満について、その先頭1を0に変換する。なお、バスマスタ側でアドレス0000_0000h以上0400_0000h未満およびアドレス1000_0000h以上1400_0000h未満以外のアドレスが指定された場合、アドレス変換回路29aは、指定アドレスの変換を行わない。
Next, the
次に、CPU11は、メインメモリ13をメモリ省電力モードとするメインメモリ省電力モード移行指示を、システムコントローラ112に出力する。該メインメモリ省電力モード移行指示を受けたメインメモリコントローラ26は、メインメモリ13をメモリ省電力モードに切り替える(S24)。
Next, the
続いて、CPU11は、サブメモリ114をメモリ省電力モードとするサブメモリ省電力モード移行指示を、システムコントローラ112に出力する。該サブメモリ省電力モード移行指示を受けたサブメモリコントローラ127は、サブメモリ114をメモリ省電力モードに切り替える(S25)。
Subsequently, the
さらに、CPU11は、自身もCPU省電力モードに移行する(S26)。これにより、プリンタコントローラ101は、低消費電力モードとなる。
Further, the
次に、CPU11は、ネットワークインターフェース24からの復帰要求信号の有無を判断する(S27)。復帰要求信号がない場合(S27でNo)、S27の処理を繰り返す。一方、復帰要求信号を受けた場合(S27でYes)、CPU11は、自身のクロック数を上げて、CPU省電力モードから復帰する(S28)。また、CPU11は、復帰するとともに、システムコントローラ112に対して復帰指示を送る。
Next, the
CPU11からの復帰指示を受けたシステムコントローラ112では、サブメモリコントローラ127が、サブメモリ114を通常動作モードに復帰させる(S29)。
In the
次に、CPU11は、ネットワークインターフェース24が受信した指示に応じた処理を開始する(S30)。すなわち、CPU11は、該処理を実行するためのプログラムおよびデータをメモリから取り出すためにアドレスを指定してシステムコントローラ112に送る。
Next, the
次に、システムコントローラ112は、CPU11が実行する処理がサブメモリ114内だけで完了するか否かを判断する(S31)。具体的には、内部バス29がアクセスする領域がサブメモリ114だけである場合、システムコントローラ112は、処理がサブメモリ114内だけで完了すると判断し(S31でYes)、内部バス29がアクセスする領域がメインメモリ13である場合、システムコントローラ112は、処理がサブメモリ114内だけで完了しないと判断する(S31でNo)。
Next, the
S31における処理は、上記実施形態において説明したS15と同様であるため、ここでは詳細な説明を省略する。S31でYesの場合、上記S25に戻る。 Since the process in S31 is the same as S15 described in the above embodiment, a detailed description thereof is omitted here. If Yes in S31, the process returns to S25.
一方、S31でNoの場合、メインメモリコントローラ26は、メインメモリ13を通常動作モードに復帰させる(S32)。このとき、メインメモリコントローラ26は、CPU11に対して、メインメモリ13が通常動作モードに復帰したことを通知するメインメモリ復帰通知を送る。
On the other hand, in the case of No in S31, the
メインメモリコントローラ26からのメインメモリ復帰通知を受けたCPU11は、サブメモリ114にコピーしていたコピー対象プログラム・データをメインメモリ13に戻すために、システムコントローラ112に対してコピー指示を出力する。コピー指示を受けたDMAコントローラ22は、コピー対象プログラム・データを、元のメインメモリ13のアドレス0000_0000h〜0400_0000h領域に戻す(S33)。
Upon receiving the main memory return notification from the
このとき、アドレス変換回路29aの機能が有効であるため、DMAコントローラ22は、上記S22と同様に、アドレス0000_0000h〜0400_0000hの領域に格納されているプログラムおよびデータを、アドレス1000_0000h〜1400_0000hの領域にコピーすることを内部バスに指示すればよい。これにより、内部バス29は、アドレスを変換し、アドレス1000_0000h〜1400_0000hの領域に格納されているコピー対象プログラム・データをアドレス0000_0000h〜0400_0000hの領域にコピーする指示を、メインメモリコントローラ26およびサブメモリコントローラ127に伝達する。この結果、サブメモリ114に移動されていたコピー対象プログラム・データは、再び、メインメモリ13の所定の領域に戻される。
At this time, since the function of the
その後、CPU11は、アドレス変換回路29aの機能を有効から無効に切り替えるために、システムコントローラ112に対してアドレス変換オフ指示を出力する。これにより、アドレス変換回路29aは、アドレス変換機能を無効にする(S34)。
Thereafter, the
さらに、CPU11は、バイパス回路30の機能を無効にするバイパス回路オフ指示をシステムコントローラ112に出力する。これにより、バイパス回路30は、サブメモリコントローラ127と内部バス29とを遮断させる(S35)。そして、定常状態モードにおける処理ステップ(S1)に戻る。
Further, the
以上のように、本実施形態では、定常状態モード時にエンジンインターフェース専用メモリであるサブメモリ114に、該サブメモリ114の容量だけで実行可能なプログラムおよびその必要データを、低消費電力モード移行時にメインメモリ13からコピーする。同時に、サブメモリコントローラ127と内部バス29との接続を行う。これにより、低消費電力モード時においてコピーしたプログラムに基づいた処理の実行が指示された場合、サブメモリ114だけを復帰させるだけで、処理を行うことができる。つまり、大容量のメインメモリ13を復帰させる必要がないため、省電力化を図ることができる。
As described above, in this embodiment, a program that can be executed only by the capacity of the
また、本実施形態のシステムコントローラ112は、CPU11からサブメモリ14へのアクセスの可否を切り替えるバイパス回路30を備えている。そして、該バイパス回路30は、少なくともメインメモリ13がメモリ省電力モードであるときに、CPU11からサブメモリ14へのアクセスを可能とする。そして、メインメモリ13が通常動作モードに復帰したとき、CPU11からサブメモリ14へのアクセスを不可とすることで、サブメモリ14をCPU11以外のデバイス(例えば、本実施形態ではプリンタエンジン5)のデバイス専用の記憶手段として使用することができる。
Further, the
なお、本実施形態では、サブメモリ114をシステムコントローラ112の外部としたが、システムコントローラ112がサブメモリ114を備えていてもよい。この場合、サブメモリ114を除くシステムコントローラ112がメインメモリ13、サブメモリ114等のデバイスを制御する制御装置といえる。
In the present embodiment, the
本発明は上述した各実施形態に限定されるものではなく、請求項に示した範囲で種々の変更が可能であり、異なる実施形態にそれぞれ開示された技術的手段を適宜組み合わせて得られる実施形態についても本発明の技術的範囲に含まれる。 The present invention is not limited to the above-described embodiments, and various modifications are possible within the scope shown in the claims, and embodiments obtained by appropriately combining technical means disclosed in different embodiments. Is also included in the technical scope of the present invention.
最後に、システムコントローラ12・112の各ブロックは、ハードウェアロジックによって構成してもよいし、次のように演算手段(CPU11または別のCPU)を用いてソフトウェアによって実現してもよい。
Finally, each block of the
すなわち、システムコントローラ12・112は、各機能を実現する省電力制御プログラムの命令を実行するCPU、上記省電力制御プログラムおよび各種データを格納するメモリ等の記憶装置(記録媒体)などを備えている。そして、本発明の目的は、上述した機能を実現するソフトウェアであるシステムコントローラ12・112の省電力制御プログラムのプログラムコード(実行形式プログラム、中間コードプログラム、ソースプログラム)をコンピュータで読み取り可能に記録した記録媒体を、システムコントローラ12・112に供給し、そのコンピュータ(またはCPUやMPU)が記録媒体に記録されているプログラムコードを読み出し実行することによっても、達成可能である。
That is, the
上記記録媒体としては、例えば、磁気テープやカセットテープ等のテープ系、フロッピー(登録商標)ディスク/ハードディスク等の磁気ディスクやCD−ROM/MO/MD/DVD/CD−R等の光ディスクを含むディスク系、ICカード(メモリカードを含む)/光カード等のカード系、あるいはマスクROM/EPROM/EEPROM/フラッシュROM等の半導体メモリ系などを用いることができる。 Examples of the recording medium include a tape system such as a magnetic tape and a cassette tape, a magnetic disk such as a floppy (registered trademark) disk / hard disk, and an optical disk such as a CD-ROM / MO / MD / DVD / CD-R. Card system such as IC card, IC card (including memory card) / optical card, or semiconductor memory system such as mask ROM / EPROM / EEPROM / flash ROM.
また、システムコントローラ12・112を通信ネットワークと接続可能に構成し、上記プログラムコードを通信ネットワークを介して供給してもよい。この通信ネットワークとしては、特に限定されず、例えば、インターネット、イントラネット、エキストラネット、LAN、ISDN、VAN、CATV通信網、仮想専用網(virtual private network)、電話回線網、移動体通信網、衛星通信網等が利用可能である。また、通信ネットワークを構成する伝送媒体としては、特に限定されず、例えば、IEEE1394、USB、電力線搬送、ケーブルTV回線、電話線、ADSL回線等の有線でも、IrDAやリモコンのような赤外線、Bluetooth(登録商標)、802.11無線、HDR、携帯電話網、衛星回線、地上波デジタル網等の無線でも利用可能である。なお、本発明は、上記プログラムコードが電子的な伝送で具現化された搬送波あるいはデータ信号列の形態でも実現され得る。
Further, the
本発明の制御装置または情報処理装置によれば、汎用の演算処理装置を用いることができるとともに、従来よりも省電力化を図ることができる。そのため、プリンタや、AV機器、パーソナルコンピュータなどの電子機器に適用することができる。ここで、電子機器とは、CPUなどの演算処理装置と2つの記憶部と該2つの記憶部の読み出し/書き込み処理を行う制御装置とを備えていればよい。 According to the control device or the information processing device of the present invention, a general-purpose arithmetic processing device can be used, and power saving can be achieved as compared with the related art. Therefore, the present invention can be applied to electronic devices such as printers, AV devices, and personal computers. Here, the electronic apparatus may include an arithmetic processing device such as a CPU, two storage units, and a control device that performs read / write processing of the two storage units.
1・101 プリンタコントローラ(情報処理装置)
11 CPU(演算処理装置)
12・112 システムコントローラ(制御装置)
13 メインメモリ(第1記憶部)
14・114 サブメモリ(第2記憶部)
22 DMAコントローラ(複写手段)
26 メインメモリコントローラ(第1電力切り替え手段)
27・127 サブメモリコントローラ(第2電力切り替え手段)
29 内部バス(アクセス制御手段)
29a アドレス変換回路(アドレス変換手段)
30 バイパス回路(アクセス切り替え手段)
1.101 Printer controller (information processing device)
11 CPU (arithmetic processing unit)
12.112 System controller (control device)
13 Main memory (first storage)
14.114 Sub memory (second storage)
22 DMA controller (copying means)
26 Main memory controller (first power switching means)
27/127 Sub-memory controller (second power switching means)
29 Internal bus (access control means)
29a Address conversion circuit (address conversion means)
30 Bypass circuit (access switching means)
Claims (10)
前記演算処理装置が処理を行う場合に、演算処理装置を第1記憶部にアクセスさせる制御装置であって、
前記第1記憶部よりも小容量の第2記憶部に接続されており、
前記第1記憶部を、少なくとも記憶内容の読み出しが可能な通常状態、または、該通常状態よりも消費電力の小さい省電力状態に切り替える第1電力切り替え手段と、
前記第1電力切り替え手段が第1記憶部を通常状態から省電力状態に切り替える前に、前記第1記憶部に記憶されているプログラムおよびデータのうち予め定められた一部を前記第2記憶部に複写する複写手段と、
前記第1記憶部が省電力状態であるときに前記演算処理装置が処理を行う場合、該処理に用いるプログラムおよびデータが前記複写手段により複写されたものであれば、前記演算処理装置を前記第2記憶部にアクセスさせるアクセス制御手段とを備え、
前記第1記憶部が省電力状態であるときに前記演算処理装置が処理を行うとき、前記演算処理装置が前記第1記憶部にアクセスすることなしに該処理が完了するか否かを判断し、前記第1記憶部にアクセスすることなしには該処理が完了しない場合には、前記第1電力切り替え手段に前記第1記憶部を省電力状態から通常状態へ切り替えさせ、前記第1記憶部にアクセスすることなしに該処理が完了する場合には、前記第1電力切り替え手段に前記第1記憶部を省電力状態から通常状態へ切り替えさせず、
前記第1電力切り替え手段が前記第1記憶部を省電力状態から通常状態へ復帰させた後、前記複写手段は、前記第2記憶部が記憶するプログラムおよび前記第1記憶部が省電力状態である間に編集された前記第2記憶部が記憶するデータを、前記第1記憶部が通常状態から省電力状態に切り替えられる前に複写処理したときの複写元である前記第1記憶部の記憶領域に複写することを特徴とする制御装置。 Connected to the arithmetic processing unit and a first storage unit for storing a program and data;
When the arithmetic processing device performs processing, the control device causes the arithmetic processing device to access the first storage unit,
Connected to a second storage unit having a smaller capacity than the first storage unit,
First power switching means for switching the first storage unit to a normal state in which at least stored contents can be read, or to a power saving state in which power consumption is lower than the normal state;
Before the first power switching unit switches the first storage unit from the normal state to the power saving state, a predetermined part of the program and data stored in the first storage unit is stored in the second storage unit. Copying means to copy to,
When the arithmetic processing unit performs processing when the first storage unit is in a power saving state, if the program and data used for the processing are copied by the copying unit, the arithmetic processing unit is Two access control means for accessing the storage unit,
When the arithmetic processing unit performs processing when the first storage unit is in a power saving state, the arithmetic processing unit determines whether or not the processing is completed without accessing the first storage unit. If the process is not completed without accessing the first storage unit, the first storage unit is caused to switch the first storage unit from a power saving state to a normal state. When the process is completed without accessing the first storage unit, the first power switching unit does not switch the first storage unit from the power saving state to the normal state .
After the first power switching unit returns the first storage unit from the power saving state to the normal state, the copying unit includes the program stored in the second storage unit and the first storage unit in the power saving state. Storage of the first storage unit that is a copy source when the data stored in the second storage unit edited during a certain period is copied before the first storage unit is switched from the normal state to the power saving state A control device for copying to an area .
前記演算処理装置からアクセス先の記憶領域を指定するアクセス先指定アドレスを受けるアドレス受信手段と、
前記複写手段が複写したプログラムおよびデータの複写元の記憶領域を指定するアドレスを、複写先の記憶領域を指定するアドレスに変換するアドレス変換手段とを備え、
前記アクセス制御手段は、前記第1記憶部が省電力状態であるとき、前記アドレス受信手段が受信した指定アドレスを前記アドレス変換手段により変換させ、前記演算処理装置を変換後のアドレスが指定する記憶領域にアクセスさせることを特徴とする請求項1に記載の制御装置。 An address for designating the storage area is given to the storage areas of the first storage unit and the second storage unit,
An address receiving means for receiving an access destination designation address for designating an access destination storage area from the arithmetic processing unit;
Address conversion means for converting an address designating a copy source storage area of the program and data copied by the copy means into an address designating a copy destination storage area,
The access control means is configured to cause the address conversion means to convert the designated address received by the address receiving means when the first storage unit is in a power saving state, and to store the arithmetic processing device by the converted address. The control apparatus according to claim 1, wherein the area is accessed.
前記複写手段は、複写元アドレスと複写先アドレスとを指定して、ダイレクトメモリアクセス方式に従ってプログラムおよびデータを複写するものであって、
前記複写手段がプログラムおよびデータを前記第2記憶部から前記第1記憶部に複写する場合、前記複写手段が指定した複写元アドレスと複写先アドレスとを入れ替えるアドレス変換手段を備えることを特徴とする請求項1に記載の制御装置。 An address for specifying the storage area is given to the storage area of the first storage unit and the second storage unit,
The copying means designates a copy source address and a copy destination address, and copies a program and data according to a direct memory access method.
When the copying unit copies a program and data from the second storage unit to the first storage unit, the copying unit includes an address conversion unit that replaces a copy source address and a copy destination address designated by the copy unit. The control device according to claim 1 .
前記第2電力切り替え手段は、前記複写手段がプログラムおよびデータを前記第1記憶部から前記第2記憶部に複写した後に第2記憶部を省電力状態とし、その後、前記演算処理装置が処理を行うときに前記第2記憶部を通常状態にすることを特徴とする請求項1に記載の制御装置。 A second power switching unit configured to switch the second storage unit to at least a normal state in which stored contents can be read or a power saving state in which power consumption is smaller than the normal state;
The second power switching unit sets the second storage unit in a power saving state after the copying unit copies the program and data from the first storage unit to the second storage unit, and then the arithmetic processing unit performs processing. The control device according to claim 1, wherein the second storage unit is set in a normal state when performing.
該アクセス切り替え手段は、少なくとも前記第1記憶部が省電力状態であるときに、前記演算処理装置から前記第2記憶部へのアクセスを可能とすることを特徴とする請求項1に記載の制御装置。 Comprising an access switching means for switching availability of access from the arithmetic processing unit to the second storage unit;
2. The control according to claim 1, wherein the access switching unit enables access from the arithmetic processing device to the second storage unit at least when the first storage unit is in a power saving state. apparatus.
前記第1記憶部が通常状態から省電力状態に切り替わる前に、前記第1記憶部に記憶されているプログラムおよびデータのうち予め定められた一部を前記第2記憶部に複写し、
前記第1記憶部が省電力状態であるときに前記演算処理装置が処理を行う場合、該処理に用いるプログラムおよびデータが複写したものであれば、前記演算処理装置を前記第2記憶部にアクセスさせ、
前記第1記憶部が省電力状態であるときに前記演算処理装置が処理を行うとき、前記演算処理装置が前記第1記憶部にアクセスすることなしに該処理が完了するか否かを判断し、前記第1記憶部にアクセスすることなしには該処理が完了しない場合には、前記第1記憶部を省電力状態から通常状態へ切り替え、前記第1記憶部にアクセスすることなしに該処理が完了する場合には、前記第1記憶部を省電力状態から通常状態へ切り替えず、
前記第1記憶部を省電力状態から通常状態へ復帰させた後、前記第2記憶部が記憶するプログラムおよび前記第1記憶部が省電力状態である間に編集された前記第2記憶部が記憶するデータを、前記第1記憶部が通常状態から省電力状態に切り替えられる前に複写処理したときの複写元である前記第1記憶部の記憶領域に複写することを特徴とする制御方法。 It is connected to an arithmetic processing unit, a first storage unit for storing programs and data, and a second storage unit having a smaller capacity than the first storage unit, and at least the stored contents can be read out from the first storage unit A control method in a control device for switching to a normal state or a power saving state in which the power consumption is smaller than the normal state,
Before the first storage unit switches from the normal state to the power saving state, a predetermined part of the program and data stored in the first storage unit is copied to the second storage unit,
When the arithmetic processing unit performs processing when the first storage unit is in a power saving state, if the program and data used for the processing are copied, the arithmetic processing unit is accessed to the second storage unit. Let
When the arithmetic processing unit performs processing when the first storage unit is in a power saving state, the arithmetic processing unit determines whether or not the processing is completed without accessing the first storage unit. If the process is not completed without accessing the first storage unit, the first storage unit is switched from the power saving state to the normal state, and the process is performed without accessing the first storage unit. Is completed, the first storage unit is not switched from the power saving state to the normal state ,
A program stored in the second storage unit and the second storage unit edited while the first storage unit is in the power saving state after the first storage unit is returned from the power saving state to the normal state. A control method, wherein data to be stored is copied to a storage area of the first storage unit which is a copy source when the first storage unit is copied before the normal state is switched from a normal state to a power saving state .
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004181464A JP4358041B2 (en) | 2004-06-18 | 2004-06-18 | Control device, information processing device, control method, power saving control program, and recording medium |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004181464A JP4358041B2 (en) | 2004-06-18 | 2004-06-18 | Control device, information processing device, control method, power saving control program, and recording medium |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2006004284A JP2006004284A (en) | 2006-01-05 |
JP4358041B2 true JP4358041B2 (en) | 2009-11-04 |
Family
ID=35772619
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2004181464A Expired - Fee Related JP4358041B2 (en) | 2004-06-18 | 2004-06-18 | Control device, information processing device, control method, power saving control program, and recording medium |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4358041B2 (en) |
Families Citing this family (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP5072267B2 (en) | 2006-06-13 | 2012-11-14 | キヤノン株式会社 | Device apparatus and access request response method |
JP5209993B2 (en) * | 2008-03-03 | 2013-06-12 | キヤノン株式会社 | Information processing apparatus and control method thereof |
US20090292934A1 (en) * | 2008-05-22 | 2009-11-26 | Ati Technologies Ulc | Integrated circuit with secondary-memory controller for providing a sleep state for reduced power consumption and method therefor |
JP4720926B2 (en) * | 2009-03-26 | 2011-07-13 | ブラザー工業株式会社 | Processing equipment |
JP2011059937A (en) * | 2009-09-09 | 2011-03-24 | Seiko Epson Corp | Electronic device |
WO2011030428A1 (en) | 2009-09-10 | 2011-03-17 | 株式会社 東芝 | Infrared imaging element |
JP5321866B2 (en) * | 2009-09-16 | 2013-10-23 | 株式会社東芝 | Computer system |
JP2014215738A (en) * | 2013-04-24 | 2014-11-17 | 京セラドキュメントソリューションズ株式会社 | Memory management device and image forming apparatus |
JP6575440B2 (en) * | 2016-06-03 | 2019-09-18 | 京セラドキュメントソリューションズ株式会社 | Electronics |
JP6774027B2 (en) * | 2016-12-09 | 2020-10-21 | コニカミノルタ株式会社 | Information processing equipment and programs |
JP7102198B2 (en) * | 2018-04-05 | 2022-07-19 | キヤノン株式会社 | Image forming apparatus having a storage means, control method of image forming apparatus |
-
2004
- 2004-06-18 JP JP2004181464A patent/JP4358041B2/en not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2006004284A (en) | 2006-01-05 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4310709B2 (en) | Information processing device | |
JP5780769B2 (en) | Data processing apparatus, control method and program thereof, and storage medium | |
JP4358041B2 (en) | Control device, information processing device, control method, power saving control program, and recording medium | |
JP2006221381A (en) | Processor system and image forming device provided with this processor system | |
JP2007199841A (en) | Controller of electronic apparatus, and bus control device | |
JPWO2008117520A1 (en) | MEMORY CONTROLLER, NONVOLATILE MEMORY SYSTEM, AND HOST DEVICE | |
JP5448496B2 (en) | Information processing apparatus and control method thereof | |
US9244692B2 (en) | Information processing apparatus, control method for information processing apparatus, and program to stop supply of clock to a DSP | |
WO2001037066A1 (en) | Information processor and computer-readable medium | |
JP6590718B2 (en) | Information processing apparatus and control method thereof | |
JP5060241B2 (en) | Information processing apparatus and control method thereof | |
CN107656708B (en) | Electronic device and control method thereof | |
JP2011003060A (en) | Information processor, and control method and program of the same | |
JP5056486B2 (en) | Image forming controller and image forming apparatus | |
JP2010068355A (en) | Electronic apparatus and method of controlling the same | |
US7457943B2 (en) | Controller, image processing apparatus, and method of controlling execution of program | |
JP2006260092A (en) | Information processor or data transfer controller | |
JP6992142B2 (en) | Electronic devices and control methods for electronic devices | |
JPH11184801A (en) | Interface device and data processing system | |
JP2020127184A (en) | Electronic apparatus including device connected with pci device and capable of shifting to power saving state, and control method thereof | |
JP4736354B2 (en) | Controller, image processing apparatus, and method for controlling execution of program | |
JP2006261996A (en) | Information processor | |
JP2008276557A (en) | Communication control device, image forming apparatus, communication control method and communication control program | |
JPH10254781A (en) | Auxiliary storage device | |
KR100636817B1 (en) | The graphic execution device for reducing the transaction with the system bus |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20060912 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090106 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20090218 |
|
RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20090218 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20090317 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20090410 |
|
A911 | Transfer of reconsideration by examiner before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20090522 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20090804 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20090805 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120814 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 4358041 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120814 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130814 Year of fee payment: 4 |
|
LAPS | Cancellation because of no payment of annual fees |