JP6572602B2 - パケット受信処理装置及びパケット受信処理方法 - Google Patents

パケット受信処理装置及びパケット受信処理方法 Download PDF

Info

Publication number
JP6572602B2
JP6572602B2 JP2015081035A JP2015081035A JP6572602B2 JP 6572602 B2 JP6572602 B2 JP 6572602B2 JP 2015081035 A JP2015081035 A JP 2015081035A JP 2015081035 A JP2015081035 A JP 2015081035A JP 6572602 B2 JP6572602 B2 JP 6572602B2
Authority
JP
Japan
Prior art keywords
unit
packet
processing
packet data
processing unit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2015081035A
Other languages
English (en)
Other versions
JP2016201696A (ja
Inventor
崇 奥田
崇 奥田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Socionext Inc
Original Assignee
Socionext Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Socionext Inc filed Critical Socionext Inc
Priority to JP2015081035A priority Critical patent/JP6572602B2/ja
Publication of JP2016201696A publication Critical patent/JP2016201696A/ja
Application granted granted Critical
Publication of JP6572602B2 publication Critical patent/JP6572602B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Description

本発明は、パケット受信処理装置及びパケット受信処理方法に関する。
現在、様々な機器がネットワークを介して通信を行えるようになってきている。ネットワーク対応機器には、「エコ規制」という制限がかけられるようになってきている。このエコ規制には、機器のネットワーク通信状態がスタンバイ(待機)状態での電力値を規制しているものがある。その規制値をクリアしないと、その規制がなされている地域での機器の販売ができなくなるため、スタンバイ(待機)状態での電力値を抑制すべく、より一層の省電力化の技術が要求されている。
また、少なくともネットワーク経由で供給される画像データを受信するネットワークファクシミリ装置が知られている(特許文献1参照)。消費電力制御手段は、ネットワークファクシミリ装置の全体的な動作を制御する制御手段の消費電力を制御する。検出手段は、消費電力制御手段によって制御手段の消費電力が制限されているときに、ネットワーク経由で受信したデータの宛先アドレスを検出する。復帰要求手段は、検出手段が検出した宛先アドレスがネットワークファクシミリ装置宛であるときに、消費電力制御手段に制御手段の消費電力の制限の解除を要求する。
また、リレーを介して供給される入力電源から第1の出力電圧を生成する電圧生成回路と、電圧生成回路によって生成された第1の出力電圧により充電されるバックアップコンデンサとを有する電子機器の電源制御システムが知られている(特許文献2参照)。リモコン受信機は、バックアップコンデンサに充電された電圧を電源として用い、リモコン送信機から送信されたリモコン信号を受信する。コントローラは、バックアップコンデンサに充電された電圧を電源として用いる。コントローラは、電子機器の電源がオフの状態において、バックアップコンデンサに充電された電圧が所定の値まで低下した時にリレーをオンさせて電圧生成回路によりバックアップコンデンサを充電し、その充電後にリレーをオフさせる。また、コントローラは、電子機器の電源がオフの状態において、リモコン受信機を間欠的に動作させ、リモコン受信機がリモコン送信機から電源オンコマンドを受けたことを検知した時に、電子機器の電源をオンさせる。
特開2002−185665号公報 特開2010−268255号公報
パケット受信部は、パケットデータを受信する。第1及び第2の処理ユニットが1個のパケット受信部を共有する場合、第2の処理ユニットがパケット受信部を制御している間は、第1の処理ユニットはパケット受信部を制御することができない。
本発明の目的は、適切なタイミングで、第2の処理ユニットのパケットデータの処理を停止させ、第1の処理ユニットのパケットデータの処理を開始させることができるパケット受信処理装置及びパケット受信処理方法を提供することである。
パケット受信処理装置は、第1のシステム部と、第2のシステム部とを有し、前記第2のシステム部は、パケットデータを受信するパケット受信部と、前記パケット受信部により受信されたパケットデータの処理を実行する第2の処理ユニットとを有し、前記第1のシステム部は、前記パケット受信部により受信されたパケットデータの処理を実行する第1の処理ユニットを有し、前記パケット受信部は、受信パケットデータ量を数える受信パケットカウンタを有し、前記第2の処理ユニットは、前記第1のシステム部が停止し前記第2の処理ユニットがパケットデータの処理を実行している状態で、前記第1の処理ユニットに前記第1のシステム部の復帰要求を出力し、前記第1の処理ユニットは、前記第1のシステム部の復帰要求を入力すると、前記第1のシステム部の起動処理を行い、前記第1のシステム部の起動通知を前記第2の処理ユニットに出力し、前記第1のシステム部は、前記第1の処理ユニットが前記第1のシステム部の復帰要求を入力した後、前記第2の処理ユニットのパケットデータの処理を停止させて前記第1の処理ユニットのパケットデータの処理を開始させるための停止信号を生成する停止信号生成部を有し、前記第2のシステム部は、前記パケット受信部が受信しているパケットデータ間にある境界位置と前記停止信号に基づいて、前記パケット受信部のパケットデータの受信処理を停止させる受信停止制御部と、前記パケット受信部が受信しているパケットデータ間にある境界位置と前記停止信号に基づいて、前記受信パケットカウンタの動作を停止させるカウンタ停止制御部とを有し、前記第1のシステム部は、前記パケット受信部のパケットデータの受信処理の停止状態を解除する解除信号を生成する解除信号生成部を有し、前記停止信号生成部は、前記解除信号に基づいて前記停止信号を無効にし、前記第2の処理ユニットは、前記第1のシステム部の起動通知を入力すると、パケットデータの処理を停止し、前記第1の処理ユニットのパケットデータの処理を開始させる。
パケットデータ間の境界で、第2の処理ユニットのパケットデータの処理を停止させ、第1の処理ユニットのパケットデータの処理を開始させることができる。
図1は、第1の実施形態によるパケット通信処理装置の構成例を示す図である。 図2は、図1の停止回路、制御回路及びパケット受信回路の構成例を示す図である。 図3は、図2のパケット受信回路、制御回路、パケット受信部、サブCPU、停止回路及びメインCPUのパケット受信処理方法を示すシーケンス図である。 図4は、第2の実施形態によるメインシステム部及びサブシステム部の構成例を示す図である。 図5は、図4のパケット受信回路、制御回路、パケット受信部、サブCPU、停止回路及びメインCPUのパケット受信処理方法を示すシーケンス図である。 図6は、第3の実施形態によるメインシステム部及びサブシステム部の構成例を示す図である。 図7は、図6のパケット受信回路、制御回路、パケット受信部、サブCPU、停止回路及びメインCPUのパケット受信処理方法を示すシーケンス図である。 図8は、第4の実施形態によるメインシステム部及びサブシステム部の構成例を示す図である。 図9は、第5の実施形態によるメインシステム部及びサブシステム部の構成例を示す図である。
(第1の実施形態)
図1は、第1の実施形態によるパケット通信処理装置100の構成例を示す図である。パケット通信処理装置100は、パケットデータを受信するパケット受信処理装置であり、SoC(system on a chip)である。パケット通信処理装置100には、通信インターフェース112及び外付けメモリ113が接続される。パケット通信処理装置100は、メインシステム部101、サブシステム部102及びバス103を有する。メインシステム部101及びサブシステム部102は、バス103を介して接続される。メインシステム部101は、第1のシステム部であり、メイン中央処理ユニット(メインCPU)104及び停止回路105を有する。メインCPU104は、第1の処理ユニットである。サブシステム部102は、第2のシステム部であり、メディアアクセス制御(MAC:media access control)部106、サブ中央処理ユニット(サブCPU)107、メモリ108及びダイレクトメモリアクセス(DMA)コントローラ109を有する。サブCPU107は、第2の処理ユニットである。MAC部106は、制御回路110及びパケット受信回路111を有する。
メインシステム部101は、サブシステム部102より消費電力が大きく、大きなジョブを処理する。メインCPU104は、サブCPU107より消費電力が大きい。サブシステム部102は、メインシステム部101より消費電力が小さく、小さなジョブを処理する。小さなジョブを処理する場合、サブシステム部102が小さなジョブを処理し、大きな電力を消費するメインシステム部101を休止状態(スタンバイ状態)にすることにより、消費電力を低減させる。大きなジョブを処理する場合、メインシステム部101が大きなジョブを処理する。サブシステム部102は、常に動作状態である。
メインCPU104及びサブCPU107は、MAC部106及びDMAコントローラ109を共有する。サブCPU107がハードウェア制御権を有する場合、サブCPU107がMAC部106及びDMAコントローラ109を制御可能であり、メインCPU104はMAC部106及びDMAコントローラ109を制御できない。逆に、メインCPU104がハードウェア制御権を有する場合、メインCPU104がMAC部106及びDMAコントローラ109を制御可能であり、サブCPU107はMAC部106及びDMAコントローラ109を制御できない。
パケット受信回路111は、通信インターフェース112を介して、外部からパケットデータを受信する。メインシステム部101がスタンバイ状態である場合、サブCPU107がハードウェア制御権を有し、DMAコントローラ109を制御する。DMAコントローラ109は、ダイレクトメモリアクセスにより、パケット受信回路111が受信したパケットデータをメモリ108に転送する。サブCPU107は、メモリ108内のパケットデータを処理し、MAC部106による送信を制御する。MAC部106は、通信インターフェース112を介して、外部にパケットデータを送信する。
サブCPU107は、小さなジョブのパケットデータを処理することができるが、大きなジョブのパケットデータを処理することができない。メインCPU104は、小さなジョブ及び大きなジョブのパケットデータを処理することができる。パケット受信回路111は、受信したパケットデータの種類を判別し、大きなジョブのパケットデータである場合には、メインシステム部101をスタンバイ状態から動作状態に復帰させる。DMAコントローラ109の転送は継続される。サブCPU107は、大きなジョブのパケットデータの前まで、パケットデータの処理を行う。パケット受信回路111の処理が停止すると、DMAコントローラ109は、ダイレクトメモリアクセスにより、メモリ108内の未処理のパケットデータを外付けメモリ113に転送する。サブCPU107がハードウェア制御権を解放し、メインCPU104がハードウェア制御権を取得する。パケット受信回路111は、受信処理を再開する。メインCPU104は、DMAコントローラ109を制御する。DMAコントローラ109は、ダイレクトメモリアクセスにより、パケット受信回路111が受信したパケットデータを外付けメモリ113に転送する。メインCPU104は、外付けメモリ113内のパケットデータを処理し、MAC部106による送信を制御する。MAC部106は、通信インターフェース112を介して、外部にパケットデータを送信する。
図2は、図1の停止回路105、制御回路110及びパケット受信回路111の構成例を示す図である。停止回路105は、解除判断部201及び停止信号生成部202を有する。制御回路110は、境界検知部203、カウンタ停止制御部204及び受信停止制御部205を有する。パケット受信回路111は、パケット受信部206を有し、割り込みステータス207を記憶する。パケット受信部206は、バッファリング回路208を有する。バッファリング回路208は、受信パケットカウンタ209を有する。パケット受信部206は、図1の通信インターフェース112を介して、パケットデータ210を受信し、受信したパケットデータ210をバッファリング回路208にバッファリングする。受信パケットカウンタ209は、受信パケットデータ量を数える。メインCPU104は、ハードウェア制御権を有する場合、パケット受信部206により受信されたパケットデータの処理を実行する。サブCPU107は、ハードウェア制御権を有する場合、パケット受信部206により受信されたパケットデータの処理を実行する。
図3は、図2のパケット受信回路111、制御回路110、パケット受信部206、サブCPU107、停止回路105及びメインCPU104のパケット受信処理方法を示すシーケンス図である。最初、メインCPU104が処理を停止し、サブCPU107が処理を実行している状態である。
パケット受信回路111は、パケットデータ210を受信すると、割り込みステータス207を有効にする。すると、サブCPU107がハードウェア制御権を有するので、パケット受信回路111は、受信割り込み信号をサブCPU107に出力する。すると、サブCPU107の制御により、DMAコントローラ109は、パケット受信部206が受信したパケットデータをメモリ108に転送する。その転送されたパケットデータ量は、パケットカウント値として、受信パケットカウンタ209に設定される。
ステップS302では、サブCPU107は、受信パケットカウンタ209のパケットカウント値を取得する。次に、ステップS303では、サブCPU107は、パケットカウント値が0か否かをチェックする。パケットカウント値が0でない場合にはステップS304に進み、パケットカウント値が0である場合にはステップS305に進む。ステップS304では、サブCPU107は、メモリ108内の1個のパケットデータを処理し、受信パケットカウンタ209のパケットカウント値をデクリメントする。次に、ステップS305では、サブCPU107は、メインシステム起動通知を入力していない場合には、ステップS302に戻る。
パケット受信部206は、受信したパケットデータ210の種類を判別し、大きなジョブのパケットデータである場合には、復帰トリガ検知信号をサブCPU107に出力する。すると、サブCPU107は、メインシステム復帰要求をメインCPU104に出力する。すると、ステップS306では、メインCPU104は、メインシステム部101の起動処理を行い、受信処理停止信号S211を停止回路105内の停止信号生成部202に出力し、メインシステム起動通知をサブCPU107に出力する。すると、停止信号生成部202は、強制停止信号S212を制御回路110内のカウンタ停止制御部204及び受信停止制御部205に出力する。すなわち、停止信号生成部202は、パケット受信部206の指示によりサブCPU107の処理を停止させてメインCPU104の処理を開始させるための強制停止信号S212を生成する。境界検知部203は、パケット受信部206から受信パケット情報S213を入力し、パケット受信部206が受信しているパケットデータ間の境界位置を検知し、検知信号をカウンタ停止制御部204及び受信停止制御部205に出力する。サブCPU107は、上記のメインシステム起動通知を入力すると、ステップS305において、メインシステム部101の起動有と判断する。
受信停止制御部205は、停止信号生成部202から強制停止信号S212を入力し、かつ境界検知部203から検知信号を入力すると、パケット受信停止信号S214をパケット受信部206に出力する。すると、パケット受信部206は、パケットデータの受信処理を停止する。以後、パケット受信部206は、受信パケットをバッファリング回路208にバッファリングせず、割り込みステータス207による割り込みを停止する。
カウンタ停止制御部204は、停止信号生成部202から強制停止信号S212を入力し、かつ境界検知部203から検知信号を入力すると、パケットカウンタ停止信号S215を受信パケットカウンタ209に出力する。すると、受信パケットカウンタ209は、パケットカウント値のデクリメント動作を停止する。ステップS301では、パケット受信部206は、新規受信パケットの破棄処理を行う。
解除判断部201は、解除信号生成部であり、タイマを用いて、停止信号生成部202が強制停止信号S212を出力してから一定時間後に、パケット受信部206のパケットデータの処理の停止状態を解除する強制停止解除信号S216を生成し、強制停止解除信号S216を停止信号生成部202に出力する。すると、停止信号生成部202は、強制停止解除信号S216をカウンタ停止制御部204及び受信停止制御部205に出力する。すなわち、停止信号生成部202は、カウンタ停止制御部204及び受信停止制御部205への強制停止信号S212を無効にする。すると、カウンタ停止制御部204は、受信パケットカウンタ209へのパケットカウンタ停止信号を無効にし、受信停止制御部205は、パケット受信部206へのパケット受信停止信号を無効にする。受信パケットカウンタ209及びパケット受信部206は、動作可能状態になる。なお、DMAコントローラ109は、メモリ108内の未処理のパケットデータを外付けメモリ113に転送する。
次に、サブCPU107は、ハードウェア制御権解放信号をメインCPU104に出力する。すると、サブCPU107は、ハードウェア制御権を解放し、メインCPU104がハードウェア制御権を取得する。サブCPU107はパケットデータの処理を停止し、メインCPU104はパケットデータの処理を開始する。
パケット受信回路111は、パケットデータ210を受信すると、割り込みステータス207を有効にし、受信割り込み信号をメインCPU104に出力する。すると、メインCPU104の制御により、DMAコントローラ109は、パケット受信部206が受信したパケットデータを外付けメモリ113に転送する。その転送されたパケットデータ量は、受信パケットカウンタ209のパケットカウント値に加算される。
ステップS307では、メインCPU104は、受信パケットカウンタ209のパケットカウント値を取得する。次に、ステップS308では、メインCPU104は、パケットカウント値が0か否かをチェックする。パケットカウント値が0でない場合にはステップS309に進み、パケットカウント値が0である場合には受信処理を終了する。ステップS309では、メインCPU104は、外付けメモリ113内の1個のパケットデータを処理し、受信パケットカウンタ209のパケットカウント値をデクリメントする。その後、ステップS307に戻る。
以上のように、本実施形態は、サブCPU107の受信処理の途中でパケット受信部206の受信処理を停止させることができる。これにより、メインシステム部101のスタンバイ状態から動作状態に復帰するタイミングが、サブCPU107の受信処理が終了するまで長時間待機させられる課題を解決することができ、メインシステム部101を早期に動作状態に復帰させることができる。
また、本実施形態は、サブCPU107の受信処理からメインサブCPU104の受信処理に切り替える際、パケットデータ間の境界位置で、パケット受信部206の受信処理を停止させる。これにより、受信処理が細切れになるような割り込み処理の増加を防止し、適切なタイミングで上記の切り替えを行うことができるので、受信処理効率を向上させ、パケットロスを防止することができる。
(第2の実施形態)
図4は、第2の実施形態によるメインシステム部101及びサブシステム部102の構成例を示す図である。本実施形態(図4)は、第1の実施形態(図2)に対して、退避バッファ401を追加したものである。退避バッファ401は、制御回路110内に設けられる。以下、本実施形態が第1の実施形態と異なる点を説明する。
第1の実施形態では、パケット受信部206内に一定量の受信パケットをバッファリングするためのバッファリング回路208が設けられている。しかし、パケット受信部206がパケット受信停止信号S214により受信処理を停止している期間にパケットを受信した場合、図3のステップS301で後続の新規受信パケットを破棄してしまう。このため、第1の実施形態では、パケットロスが発生する可能性があるという課題がある。
本実施形態では、この課題を解決するため、制御回路110内に退避バッファ401を設ける。退避バッファ401は、パケット受信部206が受信処理を停止中に新規に受信するパケットを保管する。メインシステム部101がスタンバイ状態から動作状態に復帰した後、退避バッファ401内のパケットはメインシステム部101に転送される。これにより、本実施形態は、パケットロスを防止することができる。
図5は、図4のパケット受信回路111、制御回路110、パケット受信部206、サブCPU107、停止回路105及びメインCPU104のパケット受信処理方法を示すシーケンス図である。以下、本実施形態(図5)が第1の実施形態(図3)と異なる点を説明する。
制御回路110内のカウンタ停止制御部204は、パケットカウンタ停止信号S215を受信パケットカウンタ209に出力した後、ステップS501に進む。ステップS501では、制御回路110は、新規受信パケットデータ210を退避バッファ401に保存(保管)。
サブCPU107は、ステップS305でメインシステム起動通知を入力したと判断した後、退避パケット転送要求S217を制御回路110に出力する。すると、制御回路110は、退避バッファ401に保存されているパケットデータS218をパケット受信部206内のバッファリング回路208に転送する。次に、DMAコントローラ109は、サブCPU107の制御により、バッファリング回路208内のパケットデータS219をメインCPU104の外付けメモリ113に転送する。その後、サブCPU107は、第1の実施形態と同様に、ハードウェア制御権解放信号をメインCPU104に出力する。
以上のように、退避バッファ401は、パケット受信部206のパケットデータの処理の停止期間中に、受信パケットデータを保管する。サブシステム部102は、メインCPU104がパケットデータの処理を開始する前に、退避バッファ401に保管された受信パケットデータをメインシステム部101へ転送する。これにより、パケットロスを防止することができる。
(第3の実施形態)
図6は、第3の実施形態によるメインシステム部101及びサブシステム部102の構成例を示す図である。本実施形態(図6)は、第2の実施形態(図4)に対して、解除判断部201の代わりに解除処理部602を設けたものである。解除処理部602は、停止回路105内に設けられる。以下、本実施形態が第2の実施形態と異なる点を説明する。
第2の実施形態では、解除判断部201は、停止信号生成部202が強制停止信号S212を出力してから一定時間後に、強制停止解除信号S216を停止信号生成部202に出力する。しかし、強制停止解除信号S216の出力タイミングは、サブCPU107がパケットデータの処理を停止するタイミングと必ずしも一致しない。
本実施形態では、サブCPU107は、受信処理を終了すると、受信処理終了通知信号S601を解除処理部602に出力する。すると、解除処理部602は、強制停止解除信号S216を停止信号生成部202に出力する。すると、停止信号生成部202は、カウンタ停止制御部204及び受信停止制御部205への強制停止信号S212を無効にする。
図7は、図6のパケット受信回路111、制御回路110、パケット受信部206、サブCPU107、停止回路105及びメインCPU104のパケット受信処理方法を示すシーケンス図である。以下、本実施形態(図7)が第2の実施形態(図5)と異なる点を説明する。
サブCPU107は、ステップS305でメインシステム起動通知を入力したと判断すると、ステップS304の受信処理を終了し、受信処理終了通知信号S601を解除処理部602に出力する。すると、解除処理部602は、強制停止解除信号S216を停止信号生成部202に出力する。すると、停止信号生成部202は、第2の実施形態と同様に、強制停止解除信号S216をカウンタ停止制御部204及び受信停止制御部205に出力する。すなわち、停止信号生成部202は、カウンタ停止制御部204及び受信停止制御部205への強制停止信号S212を無効にする。
以上のように、解除処理部602は、解除信号生成部であり、サブCPU107のパケットデータの処理終了時に出力される受信処理終了通知信号S601に基づいて強制停止解除信号S216を生成し、強制停止解除信号S216を停止信号生成部202に出力する。すると、停止信号生成部202は、カウンタ停止制御部204及び受信停止制御部205への強制停止信号S212を無効にする。
(第4の実施形態)
図8は、第4の実施形態によるメインシステム部101及びサブシステム部102の構成例を示す図である。本実施形態(図8)は、第3の実施形態(図6)に対して、解除判断部201を追加したものである。解除判断部201は、停止回路105内に設けられる。以下、本実施形態が第3の実施形態と異なる点を説明する。
解除処理部602は、受信処理終了通知信号S601をサブCPU107から入力すると、強制停止解除信号を解除判断部201に出力する。すると、解除判断部201は、タイミング調整し、適切なタイミングで強制停止解除信号S216を停止信号生成部202に出力する。すると、停止信号生成部202は、カウンタ停止制御部204及び受信停止制御部205への強制停止信号S212を無効にする。なお、解除判断部201は、解除処理部602から強制停止解除信号を入力してから一定時間後に、強制停止解除信号S216を停止信号生成部202に出力してもよい。
(第5の実施形態)
図9は、第5の実施形態によるメインシステム部101及びサブシステム部102の構成例を示す図である。本実施形態(図9)は、第4の実施形態(図8)に対して、選択部901を追加したものである。選択部901は、停止回路105内に設けられる。以下、本実施形態が第4の実施形態と異なる点を説明する。
解除処理部602は、第3の実施形態(図6)と同様に、受信処理終了通知信号S601をサブCPU107から入力すると、強制停止解除信号を選択部901に出力する。解除判断部201は、第1の実施形態(図2)と同様に、停止信号生成部202が強制停止信号S212を出力してから一定時間後に、強制停止解除信号を選択部901に出力する。
選択部901は、解除処理部602及び解除判断部201が出力する強制停止解除信号のいずれかを選択し、その選択した強制停止解除信号を停止信号生成部202に出力する。例えば、選択部901は、解除処理部602及び解除判断部201が出力する強制停止解除信号のうちの先に入力した強制停止信号を選択することができる。また、選択部901は、解除処理部602及び解除判断部201が出力する強制停止解除信号のうちの後に入力した強制停止信号を選択してもよい。停止信号生成部202は、選択部901から強制停止解除信号を入力すると、カウンタ停止制御部204及び受信停止制御部205への強制停止信号S212を無効にする。
以上のように、第1〜第5の実施形態によれば、サブシステム部102が持っているハードウェア制御権を意識することなく、メインシステム部101をスタンバイ状態から動作状態に復帰させることができる。メインシステム部101は、サブシステム部102でループしている受信処理を強制停止させる。サブシステム部102は、強制停止直前までに受信したパケットまでを処理した後、メインシステム部101の動作状態への復帰処理を実行する。復帰処理が完了すると、停止回路105は強制停止解除を行う。第2〜第5の実施形態では、強制停止中に受信したパケットは、退避バッファ401に保管され、パケットロスの発生を防止できる。その後、メインシステム部101は、退避バッファ401に保管されているパケットの受信処理を行う。
なお、上記実施形態は、何れも本発明を実施するにあたっての具体化の例を示したものに過ぎず、これらによって本発明の技術的範囲が限定的に解釈されてはならないものである。すなわち、本発明はその技術思想、又はその主要な特徴から逸脱することなく、様々な形で実施することができる。
100 パケット通信処理装置
101 メインシステム部
102 サブシステム部
103 バス
104 メイン中央処理ユニット
105 停止回路
106 メディアアクセス制御部
107 サブ中央処理ユニット
108 メモリ
109 ダイレクトメモリアクセスコントローラ
110 制御回路
111 パケット受信回路
112 通信インターフェース
113 外付けメモリ
201 解除判断部
202 停止信号生成部
203 境界検知部
204 カウンタ停止制御部
205 受信停止制御部
206 パケット受信部
207 割り込みステータス
208 バッファリング回路
209 受信パケットカウンタ

Claims (6)

  1. 第1のシステム部と、
    第2のシステム部とを有し、
    前記第2のシステム部は、
    パケットデータを受信するパケット受信部と、
    前記パケット受信部により受信されたパケットデータの処理を実行する第2の処理ユニットとを有し、
    前記第1のシステム部は、前記パケット受信部により受信されたパケットデータの処理を実行する第1の処理ユニットを有し、
    前記パケット受信部は、受信パケットデータ量を数える受信パケットカウンタを有し、
    前記第2の処理ユニットは、前記第1のシステム部が停止し前記第2の処理ユニットがパケットデータの処理を実行している状態で、前記第1の処理ユニットに前記第1のシステム部の復帰要求を出力し、
    前記第1の処理ユニットは、前記第1のシステム部の復帰要求を入力すると、前記第1のシステム部の起動処理を行い、前記第1のシステム部の起動通知を前記第2の処理ユニットに出力し、
    前記第1のシステム部は、前記第1の処理ユニットが前記第1のシステム部の復帰要求を入力した後、前記第2の処理ユニットのパケットデータの処理を停止させて前記第1の処理ユニットのパケットデータの処理を開始させるための停止信号を生成する停止信号生成部を有し、
    前記第2のシステム部は、
    前記パケット受信部が受信しているパケットデータ間にある境界位置と前記停止信号に基づいて、前記パケット受信部のパケットデータの受信処理を停止させる受信停止制御部と、
    前記パケット受信部が受信しているパケットデータ間にある境界位置と前記停止信号に基づいて、前記受信パケットカウンタの動作を停止させるカウンタ停止制御部とを有し、
    前記第1のシステム部は、前記パケット受信部のパケットデータの受信処理の停止状態を解除する解除信号を生成する解除信号生成部を有し、
    前記停止信号生成部は、前記解除信号に基づいて前記停止信号を無効にし、
    前記第2の処理ユニットは、前記第1のシステム部の起動通知を入力すると、パケットデータの処理を停止し、前記第1の処理ユニットのパケットデータの処理を開始させることを特徴とするパケット受信処理装置。
  2. 前記第2のシステム部は、前記パケット受信部のパケットデータの処理の停止期間中に、受信パケットデータを保管する退避バッファを有することを特徴とする請求項1記載のパケット受信処理装置。
  3. 前記第2のシステム部は、前記第1の処理ユニットがパケットデータの処理を開始する前に、前記退避バッファに保管された受信パケットデータを前記第1のシステム部へ転送することを特徴とする請求項2記載のパケット受信処理装置。
  4. 前記解除信号生成部は、前記第2の処理ユニットのパケットデータの処理終了時に出力される受信処理終了通知信号に基づいて前記解除信号を生成することを特徴とする請求項1〜3のいずれか1項に記載のパケット受信処理装置。
  5. 前記第1の処理ユニットは、前記第2の処理ユニットより消費電力が大きいことを特徴とする請求項1〜4のいずれか1項に記載のパケット受信処理装置。
  6. 第1のシステム部と、
    第2のシステム部とを有するパケット受信処理装置のパケット受信処理方法であって、
    前記第2のシステム部は、
    パケットデータを受信するパケット受信部と、
    前記パケット受信部により受信されたパケットデータの処理を実行する第2の処理ユニットとを有し、
    前記第1のシステム部は、前記パケット受信部により受信されたパケットデータの処理を実行する第1の処理ユニットを有し、
    前記パケット受信部は、受信パケットデータ量を数える受信パケットカウンタを有し、
    前記第2の処理ユニットが、前記第1のシステム部が停止し前記第2の処理ユニットがパケットデータの処理を実行している状態で、前記第1の処理ユニットに前記第1のシステム部の復帰要求を出力し、
    前記第1の処理ユニットが、前記第1のシステム部の復帰要求を入力すると、前記第1のシステム部の起動処理を行い、前記第1のシステム部の起動通知を前記第2の処理ユニットに出力し、
    前記第1のシステム部が、前記第1の処理ユニットが前記第1のシステム部の復帰要求を入力した後、前記第2の処理ユニットのパケットデータの処理を停止させて前記第1の処理ユニットのパケットデータの処理を開始させるための停止信号を生成し、
    前記第2のシステム部が、
    前記パケット受信部が受信しているパケットデータ間にある境界位置と前記停止信号に基づいて、前記パケット受信部のパケットデータの受信処理を停止させ、
    前記パケット受信部が受信しているパケットデータ間にある境界位置と前記停止信号に基づいて、前記受信パケットカウンタの動作を停止させ、
    前記第1のシステム部が、前記パケット受信部のパケットデータの受信処理の停止状態を解除する解除信号を生成し、
    前記第1のシステム部が、前記解除信号に基づいて前記停止信号を無効にし、
    前記第2の処理ユニットが、前記第1のシステム部の起動通知を入力すると、パケットデータの処理を停止し、前記第1の処理ユニットのパケットデータの処理を開始させることを特徴とするパケット受信処理方法。
JP2015081035A 2015-04-10 2015-04-10 パケット受信処理装置及びパケット受信処理方法 Active JP6572602B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2015081035A JP6572602B2 (ja) 2015-04-10 2015-04-10 パケット受信処理装置及びパケット受信処理方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2015081035A JP6572602B2 (ja) 2015-04-10 2015-04-10 パケット受信処理装置及びパケット受信処理方法

Publications (2)

Publication Number Publication Date
JP2016201696A JP2016201696A (ja) 2016-12-01
JP6572602B2 true JP6572602B2 (ja) 2019-09-11

Family

ID=57424649

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2015081035A Active JP6572602B2 (ja) 2015-04-10 2015-04-10 パケット受信処理装置及びパケット受信処理方法

Country Status (1)

Country Link
JP (1) JP6572602B2 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102313282B1 (ko) * 2020-09-10 2021-10-14 엘아이지넥스원 주식회사 패킷 기반 무선 음성 통화의 생존성을 향상하는 디바이스 및 방법

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102313282B1 (ko) * 2020-09-10 2021-10-14 엘아이지넥스원 주식회사 패킷 기반 무선 음성 통화의 생존성을 향상하는 디바이스 및 방법

Also Published As

Publication number Publication date
JP2016201696A (ja) 2016-12-01

Similar Documents

Publication Publication Date Title
US7376853B2 (en) Network apparatus, method for controlling the same, and program for the same
US20180074566A1 (en) Information processing apparatus, method for controlling the same, and non-transitory computer-readable storage medium
JP5360114B2 (ja) 通信装置
US8913265B2 (en) Image forming apparatus, method for controlling the image forming apparatus, and program
US9244692B2 (en) Information processing apparatus, control method for information processing apparatus, and program to stop supply of clock to a DSP
JP6572602B2 (ja) パケット受信処理装置及びパケット受信処理方法
US10069990B2 (en) Image processing apparatus, method of controlling the same, and recording medium for selectively processing packets using a processor or a sub processor
JP2012156645A (ja) 情報処理装置、通信装置、およびその制御方法
US9392133B2 (en) Information processing apparatus and image forming apparatus
JP2009071780A (ja) 通信情報処理装置、通信情報処理システム、及び通信情報処理プログラム
US10587428B2 (en) Communication apparatus, method for controlling communication apparatus, and storage medium
JP2006236241A (ja) 周辺装置
JP2011173378A (ja) 印刷装置
JP2009037285A (ja) ネットワーク装置
JP2006065471A (ja) 半導体集積回路およびその節電制御方法および節電制御プログラム
JP2013122673A (ja) 画像処理装置、その制御方法、及びプログラム
JP5783348B2 (ja) 制御装置、制御プログラム、画像形成装置
JP2005302002A (ja) ネットワーク装置及びその制御方法
JP2015087872A (ja) ダイレクトメモリアクセス制御装置、その制御方法、及び情報処理システム
US20140126020A1 (en) Method of controlling speed of ethernet connection in power save mode and image forming apparatus performing the same
JP2004080326A (ja) 画像形成装置
JP2016076249A (ja) 画像処理装置、その制御方法、及びプログラム
US9684365B2 (en) Responding device and responding method
US9329812B2 (en) System, image processing apparatus, and method for controlling the power saving state of an image output apparatus
JP2004362282A (ja) ネットワーク機器及びネットワークシステム

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20180308

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20190130

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20190219

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20190415

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20190716

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20190729

R150 Certificate of patent or registration of utility model

Ref document number: 6572602

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150