JP6566205B2 - 通信装置及び通信システム - Google Patents

通信装置及び通信システム Download PDF

Info

Publication number
JP6566205B2
JP6566205B2 JP2015214115A JP2015214115A JP6566205B2 JP 6566205 B2 JP6566205 B2 JP 6566205B2 JP 2015214115 A JP2015214115 A JP 2015214115A JP 2015214115 A JP2015214115 A JP 2015214115A JP 6566205 B2 JP6566205 B2 JP 6566205B2
Authority
JP
Japan
Prior art keywords
master
synchronization
slave
communication
slot
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2015214115A
Other languages
English (en)
Other versions
JP2017085458A (ja
Inventor
朗 渋田
朗 渋田
裕行 石原
裕行 石原
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Intellectual Property Management Co Ltd
Original Assignee
Panasonic Intellectual Property Management Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Panasonic Intellectual Property Management Co Ltd filed Critical Panasonic Intellectual Property Management Co Ltd
Priority to JP2015214115A priority Critical patent/JP6566205B2/ja
Priority to US15/292,865 priority patent/US10251141B2/en
Publication of JP2017085458A publication Critical patent/JP2017085458A/ja
Application granted granted Critical
Publication of JP6566205B2 publication Critical patent/JP6566205B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04WWIRELESS COMMUNICATION NETWORKS
    • H04W56/00Synchronisation arrangements
    • H04W56/001Synchronization between nodes
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04WWIRELESS COMMUNICATION NETWORKS
    • H04W72/00Local resource management
    • H04W72/04Wireless resource allocation
    • H04W72/044Wireless resource allocation based on the type of the allocated resource
    • H04W72/0446Resources in time domain, e.g. slots or frames
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04WWIRELESS COMMUNICATION NETWORKS
    • H04W84/00Network topologies
    • H04W84/02Hierarchically pre-organised networks, e.g. paging networks, cellular networks, WLAN [Wireless Local Area Network] or WLL [Wireless Local Loop]
    • H04W84/10Small scale networks; Flat hierarchical networks
    • H04W84/12WLAN [Wireless Local Area Networks]

Description

本開示は、通信装置及び通信システムに関する。
従来、通信システムにおける同期に関する技術が知られている(例えば、特許文献1及び特許文献2参照)。
特許文献1では、移動通信網における複数の基地局の同期化方法が記載されている。この同期化方法では、複数の基地局に、LAN(Local Area Network)を介して時間情報を伝送し、時間情報を受信する各基地局のクロック発生器を、受信時点と当該時間情報の時間情報内容とに基づいて調整する。また、この同期化方法では、各基地局に対する、無線時間フレームに係わる機能シーケンスの送信を、クロック発生器の信号に基づいて制御する。
特許文献2では、無線LANにより接続された複数の通信装置の各々が、時計手段の時刻の同期を行う通信装置が記載されている。この通信装置は、時刻を示す時刻手段と、時刻検知手段と、第1フレーム認識手段と、第2フレーム送信手段と、を備える。時刻検知手段は、無線LANにおいて複数の通信装置に対して送信された特定の第1フレームの受信、又は、送信を検知する。第1フレーム認識手段は、第1フレームの受信又は送信が検知された時の第1フレーム検知時刻を、時計手段が示す時刻に基づいて決定する。第2フレーム送信手段は、第1フレーム検知時刻情報を含む第2フレームを、無線LANを介して外部の通信装置に送信する。
特表2003−509973号公報 特開2007−124633号公報
特許文献1,2の技術では、複数の通信装置間での同期精度が不十分であった。
本開示は、上記事情に鑑みてなされたものであって、複数の通信装置間での同期精度を向上できる通信装置及び通信システムを提供する。
本開示の通信装置は、ネットワークを介して、複数の他の通信装置との間で通信する通信装置であって、前記複数の他の通信装置のうちの少なくとも1つの装置である他の第1の通信装置と第1の同期系を形成し、前記第1の同期系での同期を管理する第1のマスタと、前記複数の他の通信装置のうちの他の少なくとも1つの装置である他の第2の通信装置と第2の同期系を形成し、前記第2の同期系での同期を管理する第2のマスタと、を有し、前記第1のマスタは、前記他の第1の通信装置とともにL2スイッチに接続され、前記第2のマスタは、前記他の第2の通信装置とともに前記L2スイッチに接続され、前記第1のマスタは、前記第1の同期系で用いる第1の同期メッセージを通信するための複数のスロットを含む第1のタイムスロットを生成し、前記第2のマスタは、前記第2の同期系で用いる第2の同期メッセージを通信するための複数のスロットを含む第2のタイムスロットを生成し、前記第1のタイムスロットの各スロットと、前記第2のタイムスロットの各スロットとが同期しており、前記第1のマスタは、前記第1のタイムスロットにおける第1のスロットにおいて、第1のSyncメッセージをマルチキャスト送信し、前記第2のマスタは、前記第2のタイムスロットにおける前記第1のスロットとは異なる第2のスロットにおいて、第2のSyncメッセージをマルチキャスト送信する。
本開示によれば、複数の通信装置間での同期精度を向上できる。
第1の実施形態の通信システムの概略構成例を示すブロック図 マスタCS(Cell Station)とスレーブCSとの構成例を示すブロック図 通信システムによる同期処理の一例を示すシーケンス図 複数のCS間で同期処理が行われる場合のタイムスロットの一例を示す模式図 第1の実施形態における各同期系におけるマスタ、L2スイッチ、及び複数のスレーブCSの構成例を示すブロック図 第1の実施形態における各同期系が用いるタイムスロットの一例を示す模式図 第2の実施形態における各同期系におけるマスタ、L3スイッチ、及び複数のスレーブCSの構成例を示すブロック図 第3の実施形態における各同期系におけるマスタ、IGMP(Internet Group Management Protocol)スヌーピング機能を有するL2スイッチ、及び複数のスレーブCSの構成例を示すブロック図
以下、適宜図面を参照しながら、実施形態を詳細に説明する。但し、必要以上に詳細な説明は省略する場合がある。例えば、既によく知られた事項の詳細説明や実質的に同一の構成に対する重複説明を省略する場合がある。これは、以下の説明が不必要に冗長になることを避け、当業者の理解を容易にするためである。尚、添付図面及び以下の説明は、当業者が本開示を十分に理解するために提供されるものであり、これらにより特許請求の範囲に記載の主題を限定することは意図されていない。
(本開示の一形態を得るに至った経緯)
複数の通信装置を含む通信システムにおける各通信装置の同期技術として、IEEE1588Ver.2が知られている。IEEE1588Ver.2では、高精度時間プロトコル(PTP:Precise Time Protocol)を用いて同期が行われる。
PTPを使用する通信システムでは、互いに同期する通信装置は、1台のマスタ機器とマスタ機器以外のスレーブ機器とに区分される。例えば、マスタ機器からスレーブ機器に対して同期メッセージが送信され、マスタ機器とスレーブ機器との間でメッセージ交換される。
特許文献1に記載された同期化方法では、マスタ機器が送出する同期メッセージに応答するスレーブ機器の台数(例えば100台)が多い場合、多数のスレーブ機器に対するメッセージ交換がマスタ機器に集中的に発生する可能性がある。この場合、例えば、ネットワークの負荷(トラフィック)、マスタ機器の処理負荷(例えば、CPUの処理負荷)が一時的に過大になり、マスタ機器による処理に遅延が生じる。この結果、マスタ機器とスレーブ機器との間の時刻の同期にずれが生じる可能性がある。
特許文献2に記載された通信装置では、無線により同期フレームが送信されており、複数のスレーブ機器のうちの1つのスレーブ機器が同期に失敗した場合、他のスレーブ機器についても連鎖的に同期に失敗することがある。従って、例えばスレーブ機器の台数(例えば100台)が多い場合には、同期に失敗する可能性が高くなる。
更に、マスタ機器により、より多くのスレーブ機器(例えば1000台)の同期を管理することも想定される。
以下では、複数の通信装置間での同期精度を向上できる通信装置及び通信システムについて説明する。
以下の実施形態における通信システムは、例えば、IP(Internet Protocol)−PBX(Private Branch eXchange)システムに適用される。
以下の実施形態における通信装置は、例えば、IP−PBXに接続されるIP−DECT(Digital Enhanced Cordless Telecommunication)−CS(:Cell Station)に適用される。
(第1の実施形態)
[構成等]
図1は、実施形態における通信システム1の概略構成例を示す模式図である。通信システム1は、IP−PBX主装置2、IP−DECT−CS4、及びIP電話端末5を備える。IP−DECT−CS4は、例えば、LAN3(例えばEthernet(登録商標))を経由して、IP−PBX主装置2と有線接続される。IP電話端末5は、例えば、LAN3を経由してIP−PBX主装置2と有線接続される。
IP−PBX主装置2は、IPネットワークにおいて、例えばIP電話端末5又はCS(Cell Station)配下のIP−DECT子機端末7の回線交換を行う装置である。IP−PBX主装置2は、例えば、上記回線交換を行う専用の装置でもよいし、上記回線交換機能を有する汎用のサーバでもよい。IP−PBX主装置2により、例えば企業、店舗、又はコールセンタ内において、IP電話による内線電話網が構築できる。
IP−DECT−CS4は、IP−DECT子機端末7の無線通信を可能にする複数の基地局としてのCS(Cell Station)6を有する。CS6は、マスタとして動作するマスタCS6Mと、スレーブとして動作するスレーブCS6Sと、を含む。マスタCS6Mは、スレーブCS6Sの同期を管理する。図1では、3台のCS6は、それぞれLAN3に接続され、IP−PBX主装置2との通信及び各CS6間での通信を可能にされる。CS6は、通信装置の一例である。
図1では、3台のCS6のうち、1台のCS6がマスタCS6Mとして設定され、残りの2台のCS6がスレーブCS6SA,6SBとして設定される。CS6をマスタCS6Mとして動作させるかスレーブCS6Sとして動作させるかは、例えばIP−PBX主装置2のメンテナンスコンソールにより設定されることもあれば、生産時からマスタ専用機、スレーブ専用機として別々に製造して動作させることもある。後者の場合には、マスタ専用機に高性能なCPUを実装し、又は音声通信機能のない同期マスタ専用機とすることで、収容台数を増やすこともできる。
マスタCS6MとスレーブCS6SA,6SBとは、IP−DECT子機端末7がCS6M,6Sとの間でシームレスに通信が行えるように、LAN3を経由して同期がとられる。シームレスな通信とは、例えば、通信が途切れることなくハンドオーバされることを指す。
IP−DECT子機端末7は、携帯型の通信端末であり、例えば電波強度の最も強いCS6との間で通信を行う。IP−DECT子機端末7は、CS6との間で、DECTを用いて通信する。IP−DECT子機端末7は、例えば、IP−DECT子機端末7の移動に伴って、通信先のCS6との間での通信状態に悪化の兆候が見られた場合、通信先のCS6を切り替え、他のCS6との間で通信を開始(ハンドオーバー)する。従って、CS6の台数が多い場合、多数のIP−DECT子機端末7が配置可能であり、通信可能なエリアを拡大できる。CS6との間での通信状態に悪化の兆候が見られた場合とは、例えば、通信先のCS6との間でモニタしている電波強度や通信品質が、他の周辺CS6との間のものに比べて低下する場合である。
図1では、IP−DECT−CS4におけるCS6の台数を3台としたが、この台数に限られない。但し、スレーブCS6SA,6SBがマスタCS6Mと同期をとる関係上、スレーブCS6Sの台数はマスタCS6Mのリソース能力(例えば、CPUの処理能力)以内となる。通信システム1は、少なくとも複数のCS6を含む。
尚、後述するように、マスタCS6M及びスレーブCS6Sは、複数の同期系に分離される。具体的には、マスタCS6Mによる同期管理能力を向上するため、マスタCS6M内の同期管理機能を複数に分離する。つまり、マスタCS6M内の複数のマスタM(図2,図5参照)のそれぞれが、配下のスレーブCS6Sの同期管理機能を有する。
各マスタMは、例えば、マスタCS6Mにおいて、個別にCPU等のプロセッサによりハードウェアで分離される。
1つのマスタMに対して複数のスレーブCS6Sが配置されて、1つの同期系が形成される。1つの同期系におけるスレーブCS6Sの台数は、上記と同様に、マスタMのリソース能力(例えば、CPUの処理能力)以内となる。
図2は、マスタCS6MとスレーブCS6Sとの構成例を示すブロック図である。図2に示すように、マスタCS6MとスレーブCS6Sとの相違点は、後述するように、DECT無線部10、ディスプレイ13、VoIP(Voice over Internet Protocol)処理部141の有無である。
マスタCS6Mは、PHY(PHYsical layer)−LSI(Large Scale Integration)11、メモリ12、及びCPU(Central Processing Unit)14を有する。このCPU14は、メモリ12に保持されたプログラムを実行することで、TCP(Transmission Control Protocol)−IP(Internet Protocol)ブロック142、MAC(Media Access Control)ブロック143、及び同期制御ソフトウェア処理部144の各機能を有する。
図2では、詳細な図示が省略されているが、マスタCS6Mは、複数のマスタMを含む。各マスタMの構成は同じである。マスタMは、各々、PHY−LSI11、メモリ12、及びCPU14を有する。
また、スレーブCS6Sは、DECT無線部10、PHY−LSI11、メモリ12、ディスプレイ13、及びCPU14を有する。このCPU14は、メモリ12に保持されたプログラムを実行することで、VoIP処理部141、TCP−IPブロック142、MACブロック143、及び同期制御ソフトウェア処理部144の各機能を有する。
DECT無線部10は、IP−DECT子機端末7との間でDECT方式に従って無線通信するためのハードウェア(HW:HardWare)とソフトウェア(SW:SoftWare)とを含む。DECT無線部10は、後述する同期制御ハードウェア112により生成されたクロック信号を入力し、クロック信号に同期して動作する。
PHY−LSI11は、PHYブロック111と同期制御ハードウェア112とを有する。
PHYブロック111は、例えば、VoIP(Voice Over Internet Protocol)パケットを、LAN3(例えばEthernet(登録商標))を介して、他のVoIP機器と通信するためのPHY層に係る処理を行う。他のVoIP機器は、例えば、他のCS6、IP電話端末5を含む。
同期制御ハードウェア112は、IEEE1588 Ver.2に準拠したハードウェア・アクセラレータを含む。同期制御ハードウェア112は、クロックを生成し、内部に持つTimeStamp(タイムスタンプ)の時刻情報及びクロックレートを、IEEE1588 Ver.2プロトコルによってタイミングマスタに同期させるためのハード機能を有する。本実施形態では、タイミングマスタは、マスタCS6Mである。図2では、同期制御ハードウェア112がPHY−LSI11に含まれることを例示したが、他の構成部に含まれてもよい。
VoIP処理部141は、例えば、IP−DECT子機端末7との間で無線通信された双方向音声データを、VoIPパケットに変換する。VoIP処理部141は、例えば音声データをDECT無線部10との間で送受する。
TCP−IPブロック142は、VoIPパケットをLAN3経由で他のVoIP機器と通信するためのTCP層及びIP層に係る処理を行う。MACブロック143は、VoIPパケットをLAN3経由で他のVoIP機器と通信するためのMAC層に係る処理を行う。図2では、MACブロック143がCPU14に含まれることを例示したが、他の構成部に含まれてもよい。
同期制御ソフトウェア処理部144は、PHY−LSI11の同期制御ハードウェア112を制御して、IEEE1588 Ver.2プロトコルによる同期を実現するためのソフトウェアを処理する。例えば、CPU14が、メモリ12に記憶されたプログラムを実行することにより、同期制御ソフトウェア処理部144の機能を実現する。
同期制御ソフトウェア処理部144は、Master(マスタ)/Slave(スレーブ)の2つのモードを有する。本実施形態では、マスタCS6Mの同期制御ソフトウェア処理部144には、マスターモードが設定され、スレーブCS6Sの同期制御ソフトウェア処理部144には、スレーブモードが設定される。
同期制御ソフトウェア処理部144は、例えば、自CSの初期設定、PLL制御(Phase Locked Loop)を実行し、自CSのクロックの位相及びクロックレートを制御する。例えば、同期制御ソフトウェア処理部144は、スレーブモードである場合、同期メッセージの通信に基づいてマスタCS6Mとの間の伝搬遅延時間を算出し、伝搬遅延時間に基づいて、自CSのクロックを補正する。この場合、同期制御ソフトウェア処理部144は、クロック補正部としての機能を有する。
TCP−IPブロック142、MACブロック143、及びPHYブロック111は、例えば、同期メッセージを通信する通信部としての機能を有する。
メモリ12は、例えば、ROM(Read Only Memory)、RAM(Ranom Access Memory)を含む。メモリ12は、各種データ、情報、プログラム、を記憶する。
ディスプレイ13は、例えば、各種データ、情報を表示する。
次に、マスタCS6MとスレーブCS6SA,6SBとの間の同期メッセージの通信例について説明する。
図3は、マスタCS6MとスレーブCS6SA,6SBとの間の同期メッセージの通信例を示すシーケンス図である。本実施形態では、同期系毎に、マスタMと配下のスレーブCS6Sとが同期メッセージを通信し、同期をとる。尚、各同期系のマスタMのPHY−LSI11は、相互に、チップ間同期を行う(図5参照)。そのため、マスタCS6Mと複数のスレーブCS6SA,6SB,・・・とは、どのマスタMにより同期処理がされたかに依存せず、同様に同期される。
図3のシーケンスでは、例えば、IEEE1588 Ver.2プロトコル(PTP)に従って同期メッセージが通信される。PTPでは、例えば、パケットベースで、時刻(=位相)、及び周波数が同期される。PTPでは、例えば、マスタMとスレーブCS6Sとの間において、パケットメッセージ交換により同期が行われる。PTPでは、例えば、マスタM及びスレーブCS6Sにおいて、ハードウェアタイムスタンプが使用される。PTPでは、例えば、PTP専用線の敷設が不要であり、ユーザトラフィックとの混在が可能である。
時刻T1において、マスタMのPHY−LSI11は、スレーブCS6SA,6SBに対して、Syncメッセージをマルチキャスト送信する。Syncメッセージは、例えば、パケット単位で送信される。Syncメッセージは、例えば、マスタMの同期制御ハードウェア112により付される当該メッセージの送信時刻(T1)の情報を含む。Syncメッセージは、単に「Sync」とも記載される。時刻(Tx)の情報を含むSyncメッセージは、単にSync(Tx)とも記載される。
時刻T2において、スレーブCS6SAのPHY−LSI11は、Sync(T1)を受信し、内部のタイムスタンプを参照して、当該メッセージの受信時刻(T2)の情報を取得する。スレーブCS6SAの同期制御ソフトウェア処理部144は、Syncメッセージに含まれる時刻T1の情報と、取得された時刻T2の情報と、を用いて、T2−T1を算出する。
時刻T3において、スレーブCS6SAのPHY−LSI11は、受信されたSyncメッセージに応じて、マスタMに対して、Delay_Requestメッセージをユニキャスト送信する。Delay_Requestメッセージは、例えば、パケット単位で送信される。Delay_Requestメッセージは、単に「Delay_Req」とも記載される。スレーブCS6SAのPHY−LSI11は、内部のタイムスタンプを参照して、当該メッセージの送信時刻(T3)を取得し、例えばメモリ12に記憶させる。
時刻T4において、マスタMのPHY−LSI11は、Delay_Reqを受信し、内部のタイムスタンプを参照して、当該メッセージの受信時刻(T4)の情報を取得する。
時刻T5において、マスタMのPHY−LSI11は、スレーブCS6SAに対して、受信されたDelay_Reqに対するDelay_Responseメッセージをユニキャスト送信する。Delay_Responseメッセージは、例えば、パケット単位で送信される。Delay_Responseメッセージは、単に「Delay_Resp」とも記載される。Delay_Respは、例えば、時刻T4の情報を含む。つまり、マスタMのPHY−LSI11は、Delay_Resp(T4)を送信する。
時刻T6において、スレーブCS6SAのPHY−LSI11は、Delay_Resp(T4)を受信し、内部のタイムスタンプを参照して、当該メッセージに含まれる受信時刻(T4)の情報を取得する。スレーブCS6SAの同期制御ソフトウェア処理部144は、Delay_Resp(T4)に含まれる時刻T4の情報と、記憶された時刻T3の情報と、を用いて、T4−T3を算出する。
算出された(T2−T1)の値と(T4−T3)の値との合計値は、マスタCS6MとスレーブCS6SAとの間の往復遅延時間を表す。往復遅延時間の半分の値は、片道遅延時間の平均値を表し、「伝搬遅延時間」とも称する。スレーブCS6SAの同期制御ハードウェア112及び同期制御ソフトウェア処理部144は、例えば、(T2−T1)の値と(T4−T3)の値とが伝搬遅延時間に一致するように、スレーブCS6SAのクロックの位相(=時刻)及びクロックレートを調整する。これにより、スレーブCS6SAのクロックをマスタM(つまりマスタCS6M)のクロックに同期させることができ、両者の時刻のずれを解消できる。
同様に、時刻T2’において、スレーブCS6SBのPHY−LSI11は、Sync(T1)を受信し、内部のタイムスタンプを参照して、当該メッセージの受信時刻(T2’)の情報を取得する。スレーブCS6SBの同期制御ソフトウェア処理部144は、Syncメッセージに含まれる時刻T1の情報と、取得された時刻T2’の情報と、を用いて、T2'−T1を算出する。
時刻T3’において、スレーブCS6SBのPHY−LSI11は、受信されたSyncメッセージに応じて、マスタMに対して、Delay_Reqをユニキャスト送信する。スレーブCS6SBのPHY−LSI11は、内部のタイムスタンプを参照して、当該メッセージの送信時刻(T3’)を取得し、例えばメモリ12に記憶させる。
時刻T4’において、マスタMのPHY−LSI11は、スレーブCS6SBからのDelay_Reqを受信し、内部のタイムスタンプを参照して、当該メッセージの受信時刻(T4’)の情報を取得する。
時刻T5’において、マスタMのPHY−LSI11は、スレーブCS6SBに対して、受信されたDelay_Reqに対するDelay_Respをユニキャスト送信する。Delay_Respは、例えば、時刻T4’の情報を含む。つまり、マスタMのPHY−LSI11は、Delay_Resp(T4’)を送信する。
時刻T6’において、スレーブCS6SBのPHY−LSI11は、Delay_Resp(T4’)を受信し、内部のタイムスタンプを参照して、当該メッセージに含まれる受信時刻(T4’)の情報を取得する。スレーブCS6SBの同期制御ソフトウェア処理部144は、Delay_Resp(T4’)に含まれる時刻T4’の情報と、記憶された時刻T3’の情報と、を用いて、T4’−T3’を算出する。
算出された(T2’−T1)の値と(T4’−T3’)の値との合計値は、マスタMとスレーブCS6SBとの間の往復遅延時間を表す。往復遅延時間の半分の値は、片道遅延時間の平均値を表し、伝搬遅延時間とも称する。スレーブCS6SBの同期制御ハードウェア112及び同期制御ソフトウェア処理部144は、例えば、(T2’−T1)の値と(T4’−T3’)の値とが伝搬遅延時間に一致するように、スレーブCS6SBのクロックの位相及びクロックレートを調整する。これにより、スレーブCS6SBのクロックをマスタM(つまりマスタCS6M)のクロックに同期させることができ、両者の時刻のずれを解消できる。
図3に示したように、各スレーブCS6Sは、自CSが属する同期系のマスタMを参照し、同期処理を行う。スレーブCS6Sは、同期メッセージ(例えばDelay_Req,Delay_Resp)がユニキャスト通信されることで、他のスレーブCS6Sとの間の処理は発生せず、マスタMとの間の処理を行う。
マスタMは、同期メッセージ(例えばDelay_Req,Delay_Resp)がユニキャスト通信された場合、このユニキャスト通信の通信タイミングが異なる場合、各スレーブCSとの処理が集中しない、又は集中が緩和される。そのため、マスタCS6Mのリソースが不足(例えば、CPUの能力不足)することを抑制できる。
次に、通信システム1におけるタイムスロットTSについて説明する。
図4は、通信システム1における複数のCS6間で同期処理が行われる場合のタイムスロットTSの一例を示す模式図である。以下、タイムスロットTSにおけるn番目のスロットを「Slotn」とも記載する。タイムスロットTSは、同期メッセージを通信するための複数のスロットを含む。
タイムスロットTSは、同期系毎に同じでもよいし、異なってもよい。本実施形態では、タイムスロットTSが同期系毎に異なることを例示する。尚、後述するように、図4は、1つの同期系におけるタイムスロットTSの詳細を示している。
マスタMの同期制御ソフトウェア処理部144は、例えば、タイムスロットTSを生成し、同じ同期系の各スレーブCS6Sに対してタイムスロットTSに含まれるスロットの1つを割り当てる。つまり、マスタMの同期制御ソフトウェア処理部144は、スロット制御部としての機能を有する。
スレーブCS6Sでは、PHY−LSI11又は同期制御ソフトウェア処理部144が、マスタMにより割り当てられたスロットの情報を取得する。スロットの情報は、例えばLAN3を介した通信により取得されてもよいし、予めスレーブCS6S毎に定められてメモリ12に記憶され、メモリ12から取得されてもよい。つまり、スレーブCS6SのPHY−LSI11又は同期制御ソフトウェア処理部144は、取得部としての機能を有する。
PTPでは、図3に示した同期メッセージ(例えば、Sync、Delay_Req、Delay_Resp)の伝送は、例えば、1秒の周期で繰り返される。
図4では、マスタMの同期制御ソフトウェア処理部144が、タイムスロットTSの周期である1秒間を100分割し、100個のスロットを含むタイムスロットTSを形成する。つまり、マスタMの同期制御ソフトウェア処理部144は、1スロットあたり10msecの時間を割り当て、0番目のスロットSlot0から99番目のスロットSlot99までを形成する。また、1秒周期で同じ動作が繰り返され、99番目のスロットSlot99の次に、0番目のスロットSlot0が現れる。
1スロットあたりの時間長を10msecとした場合、特定の環境下(例えば、OSとしてLinux(登録商標)を使用する環境)において実装を容易にできる。1スロットあたりの時間長が10msecとされることは一例であり、10msec以外の時間長が採用されても良い。
図4では、Slot0において、MasterとしてのマスタMと同じ同期系の全てのスレーブCS6S(6SA,6SB,・・・)との間で、同期メッセージ(Sync)がマルチキャストにより通信される(例えば図3の時刻T1,T2,T2’参照)。Slot1において、Slave1としてのスレーブCS6SAとマスタMとの間で、同期メッセージ(Delay_Req,Delay_Resp)がユニキャストにより通信される(例えば図3のT3〜T6参照)。Slot2において、Slave2としてのスレーブCS6SBとマスタMとの間で、同期メッセージ(Delay_Req、Delay_Resp)がユニキャストにより通信される(例えば図3のT3’〜T6’参照)。
同様に、Slot3〜Slot99において、Slave3〜99としてのスレーブCS(不図示)とマスタMとの間で、同期メッセージ(Delay_Req、Delay_Resp)がユニキャストにより通信される。従って、図4では、最大で99台のスレーブCSが割り当てられる。
図4のタイムスロットTSを用いる場合、マスタMは、複数(例えば多数)のスレーブCS6Sとの間で、同期メッセージを一定の周期で順番に通信できる。これにより、マスタMにおける同期処理が一時期に集中することを抑制でき、マスタMの処理負荷を時間的に分散できる。従って、マスタMが格別に高性能のCPUを内蔵しない場合でも、マスタMにおける処理遅延が抑制され、各CS6間における同期ずれの発生を抑制できる。
図4に示した各スロットでは、例えばTDMA(Time Division Multiple Access:時分割多元接続)のスロットとは異なり、通信タイミングが厳格に規制されない。従って、仮に1つのスロットにおいて同期メッセージの通信処理が終了しない場合でも、この通信処理が継続されてもよい。この場合、次のスロットの処理開始タイミングが少し遅れる程度の影響が現れるが、マスタMに負荷が集中することは抑制され、マスタMの処理負荷は分散される。
図4では、1周期におけるSlot99に99番目のスレーブCS6Sに割り当てられることを例示しているが、スレーブCS6Sの総数の最大値が98個に定められ、Slot99がブランクにされてもよい。この場合、Slot99には、同期メッセージを通信するスレーブCS6Sが割り当てられない。これにより、各スロットの処理が遅延した場合でも、遅延の影響をSlot99において吸収でき、次の1周期の処理開始が遅延することを抑制できる。
図4では、1周期におけるスロット数が100個であることを例示したが、100個以外でもよい。
[タイムスロットの並列動作]
次に、各同期系を考慮した通信システム1の構成について説明する。通信システム1は、複数(例えば10個)の同期系を有する。各同期系は、マスタM及び複数の(例えば最大99台の)スレーブCS6Sを含む。各同期系では、個別のタイムスロットTSが用いられ、マスタM及び複数のスレーブCS6S間で通信される。尚、マスタMは、マスタCS6Mの一部ではあるが、以下では、マスタMをCS6の1つとして示すこともある。
図5は、各同期系におけるマスタM、L2スイッチSW1、及び複数のスレーブCS6Sの構成例を示すブロック図である。図5では、同期系がN系統あることを例示する。尚、各同期系におけるスレーブCS6Sの数は99台であることを例示するが、他の数でもよい。
例えば、同期系XにおけるマスタMを、「マスタMX」として示す。例えば、同期系1におけるマスタMをマスタM1とし、同期系2におけるマスタMをマスタM2とし、同期系NにおけるマスタMをマスタMNとする。
図5では、マスタMXは、CPU_X及びPHY−LSI_Xを含む。CPU_Xは、CPU14の1つであり、PHY−LSI_Xは、PHY−LSI11の1つである。尚、図5では、マスタMXが備えるメモリ12の図示が省略されている。
また、同期系XにおけるスレーブCS6Sを「スレーブCS6SX」として示し、同期系Xにおける第xのスレーブCS6Sを「スレーブCS6SX−x」として示す。従って、例えば、同期系1におけるスレーブCSは、スレーブCS6S1−1,6S1−2,・・・6S1−xで表わされ、同期系NにおけるスレーブCSは、スレーブCS6SN−1,6SN−2,・・・6SN−xで表わされる。
尚、スレーブCS6S1−1は、前述したスレーブCS6SAの一例であり、スレーブCS6S1−2は、前述したスレーブCS6SBの一例である。
図5では、同期系1は、マスタM1及びスレーブCS6S1−1,・・・,6S1−99を含む。同期系2は、マスタM2及びスレーブCS6S2−1,・・・,6S2−99を含む。同期系Nは、マスタMN及びスレーブCS6SN−1,・・・,6SN−99を含む。
マスタMXとスレーブCS6SXとは、L2スイッチSW1を介して接続される。L2スイッチSW1は、複数の同期系において共通に用いられる。L2スイッチSW1は、OSI参照モデルの第2層において動作するスイッチである。L2スイッチSW1の各ポートには、各同期系のマスタMとスレーブCS6Sに接続される。
マスタMXが同じ同期系XのスレーブCS6SXに対してユニキャスト送信すると、L2スイッチSW1は、送信先のスレーブCS6SXが接続されたポートに同期信号を転送する。そのため、異なる同期系との間では同期信号(例えば同期メッセージ)の混在は生じない。同様に、スレーブCS6SXが同じ同期系XのマスタMXに対してユニキャスト送信すると、L2スイッチSW1は、送信先のマスタMXが接続されたポートに同期信号を転送する。そのため、異なる同期系との間では同期信号の混在は生じない。尚、ユニキャスト送信される同期信号は、例えばユニキャスト同期パケットである。
一方、マスタMXが同期信号をマルチキャスト送信すると、L2スイッチSW1は、マスタMXが接続されたポート以外の全ポートに、同期信号を転送する。つまり、マルチキャスト送信された同期信号は、L2スイッチSW1を介して、同じ同期系XのスレーブCS6SX並びに異なる同期系のマスタM及びスレーブCS6Sに対して、同期信号が伝送される。従って、任意の同期系におけるマルチキャスト通信時に、異なる同期系においてマルチキャスト通信又はユニキャスト通信が発生すると、同期信号が干渉することになる。尚、マルチキャスト送信される同期信号は、例えばマルチキャスト同期パケットである。
これに対し、本実施形態では、各同期系においてマルチキャスト通信が異なるタイミングで発生するよう工夫される。つまり、各同期系では、図4に示したタイムスロットTSが共通して用いられず、個別に異なるタイムスロットTSが用いられる。
図6は、各同期系が用いるタイムスロットTSの一例を示す模式図である。
図6では、同期系1〜10の10個のタイムスロットTSの一部が抜粋して例示されている。図6では、各同期系において、各マスタM及び各スレーブCS6Sに割り当てられるスロットの順序は同じであるが、スロット番号が異なる。つまり、同期系1のタイムスロットTS1を基準とすると、他の同期系のタイムスロットTSでは、スロット位置がオフセットされており、各CSの通信タイミングが異なるように設定される。尚、タイムスロットTS1は、図4に示したタイムスロットTSと同じである。
図6では、同期系Xにおいて、スロット位置が10×(X−1)だけオフセットされる。つまり、各同期系のタイムスロットTSにおいて、同期系2のタイムスロットTS2では10スロット分オフセットされ、同期系3のタイムスロットTS3では20スロット分オフセットされ(不図示)、同期系10のタイムスロットTS10では90スロット分オフセットされている。つまり、各同期系でオフセット量が異なる。
よって、各マスタMの各CPU14は、オフセット量の異なるタイムスロットTS(TS1,TS2,TS3,・・・)を生成し、自マスタM及び同じ同期系の各スレーブCS6Sに対して、タイムスロットTSに含まれるスロットの1つを割り当てる。
この結果、同期系1では、マスタM1のPHY−LSI_1が、Slot0においてSyncメッセージをマルチキャスト送信する。同期系2では、マスタM2のPHY−LSI_2が、Slot10においてSyncメッセージをマルチキャスト送信する。同期系10では、マスタM10のPHY−LSI_10が、Slot90においてSyncメッセージをマルチキャスト送信する。
従って、各同期系の各マスタMは、異なるスロットを用いてマルチキャスト送信するので、L2スイッチSW1においてマルチキャスト同士の通信干渉が発生することを抑制できる。よって、通信システム1は、スレーブCS6Sを多数増設しても、例えばスレーブCS6Sを1000台に増設しても、同期系毎にマスタM及びスレーブCS6Sを分離し、同期系毎に個別のタイムスロットTSを用いて通信することで、通信干渉を抑制して通信できる。
また、各マスタMによるマルチキャスト送信のタイミングが異なるので、マスタCS6Mにおける同期処理が一時期に集中することを抑制でき、マスタCS6Mの処理負荷を時間的に分散できる。従って、マスタCS6Mが格別に高性能のCPUを内蔵しない場合でも、マスタCS6Mにおける処理遅延が抑制され、各CS6間における同期ずれの発生を抑制できる。
尚、図6に示すように、任意の同期系のマスタMがマルチキャスト送信するスロットでは、他の同期系のマスタMは、他の同期系のマスタM又はスレーブCS6Sによる通信を停止させてもよい。これにより、いずれかの同期系のマルチキャスト送信のタイミングにおいて他の同期系での通信が回避されるので、通信システム1は、通信干渉を更に抑制できる。
一方、任意の同期系のマスタMがマルチキャスト送信するスロットにおいて、他の同期系のマスタM又はスレーブCS6Sがユニキャスト通信してもよい。この場合でも、同期系毎のマルチキャスト送信のタイミングはずれているので、通信干渉の抑制を達成できる。
[効果等]
このように、通信システム1では、マスタCS6Mは、LAN3を介して他の通信装置との間で通信し、CPU14及びPHY−LSI11を備える。CPU14は、同期系1で用いる同期メッセージを通信するための複数のスロットを含むタイムスロットTS1を生成する。CPU14は、同期系2で用いる同期メッセージを通信するための複数のスロットを含むタイムスロットTS2を生成する。PHY−LSI11は、同期系1では、タイムスロットTS1におけるSlot0において、同期メッセージをマルチキャスト送信する。PHY−LSI11は、同期系2では、タイムスロットTS2におけるSlot10において、同期メッセージをマルチキャスト送信する。
尚、マスタCS6Mは、通信装置の一例である。LAN3は、ネットワークの一例である。CPU14は、プロセッサの一例である。PHY−LSI11は、通信デバイスの一例である。同期系1は、第1の同期系の一例である。同期系2は、第2の同期系の一例である。タイムスロットTS1は、第1のタイムスロットの一例である。タイムスロットTS2は、第2のタイムスロットの一例である。Slot0は、第1のスロットの一例である。Slot10は、第1のスロットと異なる第2のスロットの一例である。
これにより、マスタCS6MとスレーブCS6Sとの間にL2スイッチSW1が接続されても、L2スイッチSW1を通過するマルチキャスト信号(同期信号)の伝送タイミングが同期系毎に異なり、L2スイッチSW1において通信干渉が発生することを抑制できる。
従って、マスタCS6Mは、スレーブCS6Sの台数が多数(例えば1000台)であっても、同期系毎にマスタM及びスレーブCS6Sを分離し、個別のタイムスロットTSを用いて通信することで、各CS6間での同期精度を向上できる。
また、L2スイッチSW1に対して特別な設定が不要である。また、後述するL3スイッチと比較すると安価なL2スイッチを使用するので、通信システム1を低コスト化できる。
また、PHY−LSI11は、CPU14の制御により、タイムスロットTS2のSlot0において、同期メッセージの通信を停止してもよい。
これにより、L2スイッチSW1における通信干渉が更に抑制されるので、各CS6間での同期精度を更に向上できる。
このように、通信システム1は、タイムスロットTSを用いた同期方式により、複数の同期系を並列動作させ、各同期系のマスタM間においても同期させて、通信システム1におけるスレーブCS6Sの収容台数を増大できる。この場合でも、複数のCS6間での同期精度を向上できる。また、同期精度が向上することで、例えばIP−DECT子機端末7と各CS6とがハンドオーバする場合でも、通話切断が生じる可能性を低減できる。
(第2の実施形態)
第2の実施形態では、マスタCS6M及びスレーブCS6S間に、L3スイッチが接続されることを示す。本実施形態では、例えば、各同期系で用いるタイムスロットTSは同じであり、オフセットしていない。
図7は、各同期系におけるマスタM、L3スイッチSW2、及び複数のスレーブCS6Sの構成例を示すブロック図である。図7において、図5と同様の構成については、同一の符号を付し、説明を省略又は簡略化する。
図7に示すように、通信システム1Aでは、マスタMとスレーブCS6Sとは、L3スイッチSW2を介して接続される。L3スイッチSW2は、複数の同期系において共通に用いられる。L3スイッチSW2は、OSI参照モデルの第3層において動作するスイッチである。
L3スイッチSW2は、不図示であるが、複数のポート、プロセッサ、メモリ、等を備える。各ポートには、各CS6が接続される。メモリは、各種データ、情報、プログラム、等を保持する。プロセッサは、例えばメモリに保持されたプログラムを実行することで、各種処理や制御(例えば、VLANの設定、ルーティング制御)を行う。
L3スイッチSW2のプロセッサは、ポート毎にVLANを設定する。従って、複数のポートがVLANによって複数のグループに分割される。VLANの設定情報は、L3スイッチSW2のメモリに保持される。
図7では、L3スイッチSW2においてVLAN1に設定されたポートに、同期系1に属するマスタM1及びスレーブCS6S1が接続される。L3スイッチSW2においてVLAN2に設定されたポートに、同期系2に属するマスタM2及びスレーブCS6S2が接続される。L3スイッチSW2においてVLANNに設定されたポートに、同期系Nに属するマスタMN及びスレーブCS6SNが接続される。
L3スイッチSW2は、同期系XのマスタMXからマルチキャスト送信された同期メッセージを受けると、マスタMXが接続されたポートと同じVLANに設定された全ポートに対して、同期メッセージを転送する。この結果、同じ同期系XのスレーブCS6SXに対して、同期メッセージが転送される。一方、他の同期系のマスタM及びスレーブCS6Sに対しては、VLANが異なるため、同期メッセージが転送されない。
このように、通信システム1Aでは、LAN3を介して、マスタCS6M、複数のスレーブCS6S、及びL3スイッチSW2が接続される。マスタCS6M及び複数のスレーブCS6Sは、同期系毎に分離される。L3スイッチSW2は、同一の同期系Xに含まれるマスタMX及びスレーブCS6SXが接続される各ポートを、同一のVLANに設定する。L3スイッチSW2は、マスタMXからマルチキャスト送信された同期メッセージを受信する。L3スイッチSW2は、同期メッセージを送信したマスタMXが接続されたポートと同一のVLANに属するポートに接続されたスレーブCS6SXへ、同期メッセージを転送する。
尚、マスタCS6Mは、第1の通信装置の一例である。スレーブCS6Sは、第2の通信装置の一例である。L3スイッチSW2は、OSI参照モデルの第3層のデータを通信するスイッチの一例である。VLANは、仮想ネットワークの一例である。マスタMXは、第1の通信装置の一部の一例である。
これにより、通信システム1Aは、同期系毎に異なるタイムスロット(例えばスロット位置がオフセットされたタイムスロット)を生成しなくても、L3スイッチSW2において通信干渉が発生しないので、マルチキャスト信号に起因する通信干渉が発生することを抑制できる。
従って、マスタCS6Mは、スレーブCS6Sの台数が多数(例えば1000台)であっても、同期系(VLAN)毎にマスタ及びスレーブCSを分離し、同じタイムスロットTSを用いて通信して、各CS6間での同期精度を向上できる。
また、VLANにより同期系を分離することで、通信システム1Aは、異なる同期系のパケットが互いに流入することを抑制し、各同期系でのCPU14の負荷の増大を抑制できる。
(第3の実施形態)
第3の実施形態では、マスタCS6M及びスレーブCS6S間に、IGMPスヌーピング機能を有するL2スイッチが接続されることを示す。本実施形態では、例えば、各同期系で用いるタイムスロットTSは同じであり、オフセットしない。
図8は、各同期系におけるマスタM、L2スイッチSW3、及び複数のスレーブCS6Sの構成例を示すブロック図である。図8において、図5,図7と同様の構成については、同一の符号を付し、説明を省略又は簡略化する。
図8に示すように、通信システム1Bでは、マスタMXとスレーブCS6SXとは、L2スイッチSW3を介して接続される。L2スイッチSW3は、複数の同期系において共通に用いられる。L2スイッチSW3は、OSI参照モデルの第2層において動作するスイッチであり、IGMPスヌーピング機能を有する。
L2スイッチSW3は、不図示であるが、複数のポート、プロセッサ、メモリ、等を備える。各ポートには、各CS6が接続される。メモリは、各種データ、プログラム、等を保持する。プロセッサは、例えばメモリに保持されたプログラムを実行することで、各種処理や制御(例えば、IGMPスヌーピング機能の有効化(イネーブル)、マルチキャストグループの設定、ルーティング制御)を行う。
1台のマスタMX及び1台以上のスレーブCS6SXは、同期系Xのマルチキャストグループを形成する。例えば、マスタMX及びスレーブCS6SXの入力デバイス(不図示)が、ユーザ操作に基づいてマルチキャストグループの識別情報(例えばマルチキャストグループX)を入力し、CPU14が、入力情報に応じてマルチキャストグループを設定する。マルチキャストグループの設定情報は、マスタMX及びスレーブCS6SXのメモリ12に保持される。
マルチキャストグループが形成されると、マスタMXは、同じマルチキャストグループに属する各スレーブCS6SXに対して、所定の制御信号(マルチキャスト信号)を送信する。この制御信号は、同期系内での通信の開始時や定期的に送信される。
L2スイッチSW3のプロセッサは、L2スイッチSW3を通過するこの制御信号をスヌーピングし、制御信号の送信元のマスタMX及び送信先の各スレーブCS6SXが接続された各ポートを、当該マルチキャストグループのメンバが接続されたポートとして設定する。L2スイッチSW3は、当該マルチキャストグループのメンバが接続されたポートの情報を、L2スイッチSW3のメモリに保持する。
図8では、L2スイッチSW3において、同期系1に属するマスタM1及びスレーブCS6S1が接続されたポートが、マルチキャストグループ1のメンバが接続されたポートとして設定される。L2スイッチSW3において、同期系2に属するマスタM2及びスレーブCS6S2が接続されたポートが、マルチキャストグループ2のメンバが接続されたポートとして設定される。L2スイッチSW3において、同期系Nに属するマスタMN及びスレーブCS6SNが接続されたポートが、マルチキャストグループ3のメンバが接続されたポートとして設定される。
L2スイッチSW3は、同期系XのマスタMXからマルチキャスト送信された同期メッセージを受けると、マスタMXと同じマルチキャストグループのメンバが接続された全ポートに対して、同期メッセージを転送する。この結果、同じ同期系XのスレーブCS6SXに対して、同期メッセージが転送される。一方、他の同期系のマスタM及びスレーブCS6Sに対しては、マルチキャストグループが異なるため、同期メッセージが転送されない。
このように、通信システム1Bでは、LAN3を介して、マスタCS6M、複数のスレーブCS6S、及びL2スイッチSW3が接続される。マスタCS6M及び複数のスレーブCS6Sは、同期系毎に分離される。L2スイッチSW3は、L2スイッチSW3を通過する制御信号を監視し、制御信号の送信元としてのマスタMX及び制御信号の送信先としてのスレーブCS6SXが接続される各ポートを、同一のマルチキャストグループのメンバが接続されたポートに設定する。L2スイッチSW3は、マスタMXからマルチキャスト送信された同期メッセージを受信し、同期メッセージを送信したマスタMXと同一のマルチキャストグループのメンバであるスレーブCS6SXへ、同期メッセージを転送する。尚、L2スイッチSW3は、OSI参照モデルの第2層のデータを通信するスイッチの一例である。
これにより、通信システム1Bは、同期系毎に異なるタイムスロット(例えばスロット位置がオフセットされたタイムスロット)を生成しなくても、L2スイッチSW3において通信干渉が発生しないので、マルチキャスト信号に起因する通信干渉が発生することを抑制できる。
従って、マスタCS6Mは、スレーブCS6Sの台数が多数(例えば1000台)であっても、同期系(マルチキャストグループ)毎にマスタ及びスレーブCSを分離し、同じタイムスロットTSを用いて通信して、各CS6間での同期精度を向上できる。また、L3スイッチSW2と比較すると安価なL2スイッチを使用するので、通信システム1Bを低コスト化できる。
また、マルチキャストグループにより同期系を分離することで、通信システム1Bは、異なる同期系のパケットが互いに流入することを抑制し、各同期系でのCPU14の負荷の増大を抑制できる。
(他の実施形態)
以上のように、本開示における技術の例示として、第1〜第3の実施形態を説明した。しかし、本開示における技術は、これに限定されず、変更、置き換え、付加、省略などを行った実施形態にも適用できる。また、各実施形態を組み合わせてもよい。
第1〜第3の実施形態では、マスタCS6MがDECT無線部10及びVoIP処理部141を備えないことを例示したが、マスタCS6MがDECT無線部10及びVoIP処理部141を備えてもよい。また、マスタCS6Mがディスプレイ13を備えてもよい。即ち、マスタCS6Mは、同期処理の専用機でもよいし、音声処理してもよい。
第1〜第3の実施形態では、マスタM毎に個別のCPU14及びPHY−LSI11が設けられ、ハードウェアにより分離されることを例示した。尚、1つのCPU14及びPHY−LSI11が設けられ、CPU14がメモリ12に保持されたプログラムを実行することで、複数のマスタMとして機能してもよい。
第1の実施形態では、Delay_Requestメッセージ及びDelay_Responseメッセージがユニキャスト送信されることを例示したが、Delay_Requestメッセージ及びDelay_Responseメッセージの一部がマルチキャスト送信されてもよい。この場合、同期系毎に異なるタイムスロットTSにおいて、マルチキャスト送信のタイミングが重複しないようにされる。これにより、通信システム1A,Bは、マルチキャスト信号に起因する通信干渉を抑制できる。
第2,第3の実施形態では、Delay_Requestメッセージ及びDelay_Responseメッセージがユニキャスト送信されることを例示したが、マルチキャスト送信されてもよい。マルチキャスト送信される場合でも、L3スイッチSW2又はL2スイッチSW3によりネットワークが分離されるので、通信システム1A,Bは、マルチキャスト信号に起因する通信干渉を抑制できる。
第1の実施形態では、プロセッサ(例えばCPU14)は、物理的にどのように構成してもよい。また、プログラム可能なプロセッサを用いれば、プログラムの変更により処理内容を変更できるので、プロセッサの設計の自由度を高めることができる。プロセッサは、1つの半導体チップで構成してもよいし、物理的に複数の半導体チップで構成してもよい。複数の半導体チップで構成する場合、第1〜第3の実施形態の各制御をそれぞれ別の半導体チップで実現してもよい。この場合、それらの複数の半導体チップで1つのプロセッサを構成すると考えることができる。また、プロセッサは、半導体チップと別の機能を有する部材(コンデンサ等)で構成してもよい。また、プロセッサが有する機能とそれ以外の機能とを実現するように、1つの半導体チップを構成してもよい。また、複数のプロセッサが1つのプロセッサで構成されてもよい。
本開示は、複数の通信装置間での同期精度を向上できる通信装置及び通信システム等に有用である。
1,1A,1B 通信システム
2 IP−PBX主装置
3 LAN
4 IP−DECT−CS
5 IP電話端末
6 CS
6M マスタCS
6S,6SA,6SB,6S1,6S2,6SN スレーブCS
7 IP−DECT子機端末
10 DECT無線部
11 PHY−LSI
111 PHYブロック
112 同期制御ハードウェア
12 メモリ
13 ディスプレイ
14 CPU
141 VoIP処理部
142 TCP−IPブロック
143 MACブロック
144 同期制御ソフトウェア処理部
M,M1,M2,MN マスタ
SW1,SW3 L2スイッチ
SW2 L3スイッチ

Claims (4)

  1. ネットワークを介して、複数の他の通信装置との間で通信する通信装置であって、
    前記複数の他の通信装置のうちの少なくとも1つの装置である他の第1の通信装置と第1の同期系を形成し、前記第1の同期系での同期を管理する第1のマスタと、
    前記複数の他の通信装置のうちの他の少なくとも1つの装置である他の第2の通信装置と第2の同期系を形成し、前記第2の同期系での同期を管理する第2のマスタと、
    を有し、
    前記第1のマスタは、前記他の第1の通信装置とともにL2スイッチに接続され、
    前記第2のマスタは、前記他の第2の通信装置とともに前記L2スイッチに接続され、
    前記第1のマスタは、前記第1の同期系で用いる第1の同期メッセージを通信するための複数のスロットを含む第1のタイムスロットを生成し、
    前記第2のマスタは、前記第2の同期系で用いる第2の同期メッセージを通信するための複数のスロットを含む第2のタイムスロットを生成し、
    前記第1のタイムスロットの各スロットと、前記第2のタイムスロットの各スロットとが同期しており、
    前記第1のマスタは、前記第1のタイムスロットにおける第1のスロットにおいて、第1のSyncメッセージをマルチキャスト送信し、
    前記第2のマスタは、前記第2のタイムスロットにおける前記第1のスロットとは異なる第2のスロットにおいて、第2のSyncメッセージをマルチキャスト送信する、
    通信装置。
  2. 請求項1に記載の通信装置であって、
    前記第1のマスタは前記第2のタイムスロットの前記第2のスロットに対応する前記第のタイムスロットの前記第のスロットにおいて、通信を停止し、
    前記第2のマスタは、前記第1のタイムスロットの前記第1のスロットに対応する前記第2のタイムスロットの前記第1のスロットにおいて、通信を停止する、
    通信装置。
  3. 請求項1に記載の通信装置であって、
    前記第1のマスタは、前記第2のタイムスロットの前記第2のスロットに対応する前記第1のタイムスロットの前記第2のスロットにおいて、前記第1の同期系における前記他の第1の通信装置のうちの1つの装置との間でユニキャスト通信し、
    前記第2のマスタは、前記第1のタイムスロットの前記第1のスロットに対応する前記第2のタイムスロットの前記第1のスロットにおいて、前記第2の同期系における前記他の第2の通信装置のうちの1つの装置との間でユニキャスト通信する、
    通信装置。
  4. ネットワークを介して、第1の通信装置と複数の第2の通信装置との間で通信する通信システムであって、
    前記第1の通信装置は、
    前記複数の第2の通信装置のうちの少なくとも1つの装置である第3の通信装置と第1の同期系を形成し、前記第1の同期系での同期を管理する第1のマスタと、
    前記複数の第2の通信装置のうちの他の少なくとも1つの装置である第4の通信装置と第2の同期系を形成し、前記第2の同期系での同期を管理する第2のマスタと、
    を有し、
    前記第1のマスタは、前記第3の通信装置とともにL2スイッチに接続され、
    前記第2のマスタは、前記第4の通信装置とともに前記L2スイッチに接続され、
    前記第1のマスタは、前記第1の同期系で用いる第1の同期メッセージを通信するための複数のスロットを含む第1のタイムスロットを生成し、
    前記第2のマスタは、前記第2の同期系で用いる第2の同期メッセージを通信するための複数のスロットを含む第2のタイムスロットを生成し、
    前記第1のタイムスロットの各スロットと、前記第2のタイムスロットの各スロットとが同期しており、
    前記第1のマスタは、前記第1のタイムスロットにおける第1のスロットにおいて、第1のSyncメッセージをマルチキャスト送信し、
    前記第2のマスタは、前記第2のタイムスロットにおける前記第1のスロットとは異なる第2のスロットにおいて、第2のSyncメッセージをマルチキャスト送信する、
    通信システム。
JP2015214115A 2015-10-30 2015-10-30 通信装置及び通信システム Expired - Fee Related JP6566205B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2015214115A JP6566205B2 (ja) 2015-10-30 2015-10-30 通信装置及び通信システム
US15/292,865 US10251141B2 (en) 2015-10-30 2016-10-13 Communication apparatus and communication system

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2015214115A JP6566205B2 (ja) 2015-10-30 2015-10-30 通信装置及び通信システム

Publications (2)

Publication Number Publication Date
JP2017085458A JP2017085458A (ja) 2017-05-18
JP6566205B2 true JP6566205B2 (ja) 2019-08-28

Family

ID=58637584

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2015214115A Expired - Fee Related JP6566205B2 (ja) 2015-10-30 2015-10-30 通信装置及び通信システム

Country Status (2)

Country Link
US (1) US10251141B2 (ja)
JP (1) JP6566205B2 (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110661588B (zh) * 2018-06-28 2022-04-22 中兴通讯股份有限公司 一种报文传输方法、交换装置、无线通讯设备及存储介质
CN110557399A (zh) * 2019-09-12 2019-12-10 苏州浪潮智能科技有限公司 管理数据同步方法、装置、存储设备及可读存储介质

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE10034686A1 (de) 1999-09-13 2001-03-22 Siemens Ag Anordnung zur Informationsübermittlung zwischen zwei Kommunikationseinrichtungen
JP4708293B2 (ja) 2005-09-27 2011-06-22 シャープ株式会社 通信装置、通信方法、通信プログラム、および通信プログラムを記録した記録媒体
US9204465B2 (en) * 2010-11-10 2015-12-01 Pansonic Intellectual Property Management Co., Ltd. Wireless communication system and wireless communication device
DE102012204586A1 (de) * 2012-03-22 2013-10-17 Bayerische Motoren Werke Aktiengesellschaft Gateway, Knoten und Verfahren für ein Fahrzeug
JP5776009B1 (ja) * 2014-09-08 2015-09-09 パナソニックIpマネジメント株式会社 通信装置及び通信方法

Also Published As

Publication number Publication date
US20170127364A1 (en) 2017-05-04
JP2017085458A (ja) 2017-05-18
US10251141B2 (en) 2019-04-02

Similar Documents

Publication Publication Date Title
JP5656305B1 (ja) 通信装置、通信システム、及び通信方法
JP7000649B2 (ja) ビーコンに基づくワイヤレス同期化
US11496235B2 (en) Symmetric path/link over LAG interface using LLDP for time synchronization between two nodes using PTP
EP2728764B1 (en) Synchronous access method, and communication device and system in frequency hopping radio communication
WO2020067977A1 (en) Inter-working between a time-sensitive network and a cellular communication network
US8689035B2 (en) Communication system, communication interface, and synchronization method
WO2020151806A1 (en) Time synchronization mechanisms for wireless end points
WO2015196685A1 (zh) 时钟同步方法及装置
CN112314017A (zh) 用于支持基于精度定时协议(ptp)的时间敏感网络(tsn)应用的时间同步无线电承载
CN106899370A (zh) 一种时钟链路切换方法、装置及基站
JP2012209791A (ja) ネットワークノード、時刻同期方法及びネットワークシステム
WO2012003746A1 (zh) 一种实现边界时钟的方法和装置
WO2011160595A1 (zh) 基于ptp及链路质量选取主时钟节点的方法、从时钟节点及系统
Mahmood et al. Clock synchronization for IEEE 802.11 based wired-wireless hybrid networks using PTP
JP6566205B2 (ja) 通信装置及び通信システム
US10097297B2 (en) Apparatus and method for two-way timestamp exchange
EP3723327B1 (en) System and method for communication in an industrial environment
CN107113754B (zh) 通过非确定性网络在网络设备之间传输数据的方法
JP5776009B1 (ja) 通信装置及び通信方法
US9699750B2 (en) Synchronization establishment method
Gundall et al. Integration of IEEE 802.1 AS-based time synchronization in IEEE 802.11 as an enabler for novel industrial use cases
Lee et al. NetFPGA based IEEE 1588 module for time-synchronized software-defined networking
JP7315980B2 (ja) 基地局、通信システム、及び、基地局の制御方法
JP2008283589A (ja) 通信データ中継方法、通信データ中継プログラム
WO2014203485A1 (ja) 通信システム、通信システムの制御方法、送信装置、及び受信装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20180612

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20190319

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20190402

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20190524

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20190618

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20190716

R151 Written notification of patent or utility model registration

Ref document number: 6566205

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151

LAPS Cancellation because of no payment of annual fees