JP6561904B2 - Electronic component device and method of manufacturing electronic component device - Google Patents
Electronic component device and method of manufacturing electronic component device Download PDFInfo
- Publication number
- JP6561904B2 JP6561904B2 JP2016085194A JP2016085194A JP6561904B2 JP 6561904 B2 JP6561904 B2 JP 6561904B2 JP 2016085194 A JP2016085194 A JP 2016085194A JP 2016085194 A JP2016085194 A JP 2016085194A JP 6561904 B2 JP6561904 B2 JP 6561904B2
- Authority
- JP
- Japan
- Prior art keywords
- solder
- electronic component
- pad
- circuit board
- electrode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
- H01L2224/8319—Arrangement of the layer connectors prior to mounting
- H01L2224/83194—Lateral distribution of the layer connectors
Landscapes
- Electric Connection Of Electric Components To Printed Circuits (AREA)
- Wire Bonding (AREA)
Description
この発明は、表面実装される電子部品を回路基板に実装した電子部品装置および電子部品装置の製造方法に関する。 The present invention relates to an electronic component device in which an electronic component to be surface-mounted is mounted on a circuit board, and a method for manufacturing the electronic component device.
下面に7mm角程度以上の大きさの電極を有する表面実装型の電子部品を回路基板にはんだ付けすると、回路基板と電子部品の熱膨張率の違いにより、回路基板と電子部品とを接続したはんだ接合部に作用する応力が発生する。応力が繰り返し加えられることではんだ接合部にクラックが発生し、回路基板と電子部品の接合信頼性が低下する。接合信頼性を向上するために、回路基板と電子部品とを接続したはんだ接合部に作用する応力を許容できる程度に小さくすることが可能な厚さを有するはんだ接合部を設ける方法がいくつか提案されている。ここで接合信頼性とは、決められた使用環境で決められた期間にわたってはんだ接合部による電子部品と回路基板の接合が維持できることである。 When a surface mount type electronic component having an electrode having a size of about 7 mm square or more on the lower surface is soldered to the circuit board, the solder that connects the circuit board and the electronic component due to the difference in thermal expansion coefficient between the circuit board and the electronic component Stress acting on the joint is generated. By repeatedly applying stress, a crack is generated in the solder joint portion, and the joint reliability between the circuit board and the electronic component is lowered. In order to improve joint reliability, several proposals have been made for providing solder joints with a thickness that can reduce the stress acting on the solder joints connecting the circuit board and electronic components to an acceptable level. Has been. Here, the joining reliability means that the joining of the electronic component and the circuit board by the solder joint portion can be maintained over a predetermined period in a predetermined use environment.
回路基板と電子部品との間を接続したはんだ接合部に作用する応力を許容できる程度に小さくすることが可能な厚さのはんだ接合部を設けるために、回路基板と電子部品に部材を配置する方式がある(特許文献1参照)。 A member is disposed on the circuit board and the electronic component in order to provide a solder joint having a thickness capable of reducing the stress acting on the solder joint connected between the circuit board and the electronic component to an acceptable level. There is a method (see Patent Document 1).
特許文献1の方式では、回路基板と電子部品との間隔を確保するための部材を用いる。このような部材を用いる場合には、部材の材料費および製造工程での費用が増加する。
In the method of
この発明は、上記のような問題を解決するためになされたものであり、回路基板と電子部品との間に入れる部材を用いることなく、電子部品の下面の電極をパッドに接続したはんだ接合部に作用する応力を許容できる程度に小さくすることが可能な厚さではんだ接合部を形成し、接合信頼性を向上させた電子部品装置を得ることを目的とする。 The present invention has been made to solve the above-described problems, and a solder joint portion in which an electrode on the lower surface of an electronic component is connected to a pad without using a member inserted between the circuit board and the electronic component. An object of the present invention is to obtain an electronic component device in which a solder joint portion is formed with a thickness capable of reducing the stress acting on the solder to an acceptable level, and the joint reliability is improved.
この発明に係る電子部品装置は、下面に電極を有する電子部品と、前記電子部品の前記電極に対応する形状と大きさを有するパッドが一方の面に設けられた回路基板と、前記電極を前記パッドに接続した、決められた厚さで中空を囲むように形成されたはんだ接合部を備え、前記はんだ接合部は、前記パッド上のはんだを配置しない領域であるはんだ非配置領域と前記電子部品とで挟まれた外部と隔離された空間である中空部を囲むように形成されたことを特徴とするものである。
An electronic component device according to the present invention includes an electronic component having an electrode on a lower surface, a circuit board having a shape and size corresponding to the electrode of the electronic component on one surface, and the electrode A solder joint portion connected to the pad and formed to surround the hollow with a predetermined thickness , wherein the solder joint portion is a region in which no solder is placed on the pad and the electronic component; It is characterized by being formed so as to surround a hollow portion which is a space isolated from the outside sandwiched between the two .
この発明によれば、回路基板と電子部品との間に入れる部材を用いることなく、電子部品の下面の電極をパッドに接続したはんだ接合部に作用する応力を許容できる程度に小さくすることが可能な厚さではんだ接合部を形成でき、接合信頼性を向上させることができる。 According to the present invention, it is possible to reduce the stress acting on the solder joint portion where the electrode on the lower surface of the electronic component is connected to the pad to an acceptable level without using a member inserted between the circuit board and the electronic component. A solder joint can be formed with a sufficient thickness, and the joint reliability can be improved.
実施の形態1.
図1から図5を使用して、この発明の実施の形態1に係る電子部品装置20の構造を説明する。図1は、実施の形態1に係る電子部品装置20の斜視図である。図2は、図1で示す電子部品装置20の上面図である。図3は、実施の形態1に係る電子部品装置20の電子部品2の裏面と電子部品装置20の断面図と回路基板1の上面図である。図4は、実施の形態1に係る電子部品装置20の上面図と下面図である。図3に示す断面図は、図3の下部に示す回路基板1の上面図のA−A切断面での断面図である。
The structure of the
電子部品装置20は、回路基板1と回路基板1の上に実装された表面実装型の電子部品2とを有する。図1から図4では、電子部品装置20に実装された電子部品2のうち、1個の電子部品2とその周辺を示す。
The
図3に示すように、上面から見ると略正方形の形状を有する電子部品2の下面の中央部分には下面電極3が設けられている。下面電極3は、電子部品2の動作により発生する熱を放熱するための放熱電極である。回路基板1の一方の面には、電子部品2の下面に設けられた電極である下面電極3と対応する形状と大きさを有するパッドである放熱パッド4が設けられている。電子部品2の下面電極3は、放熱パッド4にはんだ9により接合されている。下面電極3と放熱パッド4は、はんだ9により熱的および電気的に接続されている。放熱パッド4は、接地電位に保たれる接地部に接続されて接地電位になるものでもよい。下面電極は、放熱の機能を持たないものでもよい。回路基板は、両面に電子部品を実装する両面実装基板でもよい。
As shown in FIG. 3, the
電子部品2の下面の周辺部には、各辺に複数の信号電極5が設けられている。信号電極5は電子部品2に埋め込まれており、端子部のみが下面および側面に露出している。回路基板1の電子部品2と対向する面には、それぞれの信号電極5に対応する位置に信号パッド6が設けられている。それぞれの信号電極5と信号パッド6とは、はんだ7により電気的に接続されている。
A plurality of
放熱パッド4には、回路基板1の放熱パッド4と反対側の面に設けた放熱部14との間に回路基板1を貫通する16個の伝熱スルーホール12が設けられている。
The
図4に示すように、伝熱スルーホール12は、放熱パッド4の範囲内で均等に配置されている。それぞれの伝熱スルーホール12は、その内面に導体の層を設け、その内部にはんだを充填している。回路基板1の裏面には、伝熱スルーホール12をそれぞれ囲むように伝熱スルーホール用パッド13が設けられている。
As shown in FIG. 4, the heat transfer through
回路基板1を貫通する伝熱スルーホール12は、伝熱スルーホール12の内部に充填されたはんだ、内面の導体層および伝熱スルーホール用パッド13を介して、回路基板1の裏面に配置された放熱部14と接続されている。
The heat transfer through
電子部品2で発生する熱は、下面電極3からはんだ9を経由して放熱パッド4に伝えられる。放熱パッド4に伝わった熱は、はんだが充填された伝熱スルーホール12と伝熱スルーホール用パッド13を経由して、回路基板1の裏面に配置された放熱部14へ伝わる。IPC(Institute for Interconnecting and Packaging Electronics Circuits)の規格によると、下面電極3から放熱パッド4へ十分に熱を伝える条件として、下面電極3を放熱パッド4に接続したはんだ接合部であるはんだ9の面積が放熱パッド4の面積の60%以上であることが必要と規定されている。電子部品2に関しては、はんだ9の面積を放熱パッド4の面積の60%以上としているので、この規格を満たしている。
Heat generated in the
放熱部14と回路基板1の裏面との接続部にすき間が存在する場合には、グリスを塗布してすき間をふさぐことで放熱効率の低下を防ぐ。
When there is a gap in the connection portion between the
図5は、電子部品2を仮想的に取り外した電子部品装置20の斜視図である。図5では信号電極5と信号パッド6とを接続したはんだ7は省略している。放熱パッド4および信号パッド6は、それぞれ回路基板1に設けられた伝送線路により適切に配線されている。伝送線路は図示していない。
FIG. 5 is a perspective view of the
はんだ9は、上から見ると、4つの円が次のような関係にある形状に形成されている。4つの円が、上下または左右で隣接する円との間では重複部分を持ち、斜めに位置する円とは間隔を有する。そのため、はんだ9に囲まれ、かつ放熱パッド4と下面電極3とで挟まれた中空である中空部10が存在する。
When viewed from above, the solder 9 is formed in a shape in which four circles have the following relationship. Four circles have an overlapping portion between adjacent circles in the vertical and horizontal directions, and have an interval from a circle located obliquely. Therefore, there is a
次に、図6から図10を用いて実施の形態1に係る電子部品装置20の製造の工程を説明する。
Next, the manufacturing process of the
図6は、実施の形態1に係る電子部品装置20の製造工程を説明するフローチャートである。ST01のはんだ配置工程では、回路基板1上の放熱パッド4と信号パッド6にはんだペーストを塗布する。実施の形態1では、はんだペーストを塗布する方法として回路基板上にメタルマスクを置き、その上に置いたはんだペーストをスキージでパッド上に必要な形状に塗布するスクリーン印刷を使う。その他の方法を用いてはんだを塗布してもよい。
FIG. 6 is a flowchart for explaining a manufacturing process of the
図7に、放熱パッド4にはんだペーストを配置した後の状態を、上面図と、上面図に示すB−B切断面での断面図とC−C切断面での断面図とで示す。放熱パッド4の上のはんだペーストを配置するはんだ配置領域は、放熱パッドの四隅からそれぞれ等距離の位置を中心とする4つの円である。4つのはんだ配置領域の間の間隔は、電子部品2が載置されたときにはんだペーストが押しつぶされて広がると、左右または上下に隣接するはんだペースト同士が接合し、斜めに隣接するはんだペースト同士は接合せず互いに離れているように決める。放熱パッド4の中央部のはんだペーストを配置しない領域を、はんだ非配置領域と呼ぶ。4つのはんだ配置領域は、はんだ非配置領域を囲む。図7に示すはんだペーストを配置した状態では、はんだ配置領域だけにはんだペーストを配置している。
FIG. 7 shows a state after the solder paste is disposed on the
放熱パッド4は正方形である。放熱パッド4の一辺の長さWは7200μmである。放熱パッド4は下面電極3と同じ大きさであるので、下面電極3の大きさも一辺が長さWの正方形である。
The
放熱パッド4の上に円柱状に配置したはんだペーストの直径Dは、約2000μmである。はんだペーストの高さHは、約150μmである。左右または上下に隣り合ったはんだペーストとの間隔XおよびYは、いずれも約1550μmである。
The diameter D of the solder paste arranged in a columnar shape on the
はんだペーストの配置時の位置、形状、および間隔は、電子部品2が載置される際に加えられる押圧により隣接するはんだペースト同士が接合し、放熱パッド4と下面電極3とで中空が形成されるように決めたものである。
As for the position, shape, and interval at the time of placement of the solder paste, adjacent solder pastes are joined together by the pressure applied when the
図8に、回路基板1上に電子部品2を載置した後の状態を示す。ST02の電子部品載置工程では、電子部品2の下面電極3が放熱パッド4と対応する位置に電子部品2を載置する。同時に、信号電極5を信号パッド6に対応する位置に合わせる。それぞれのパッドに電極の位置を合わせるように電子部品2を載置した後に、電子部品2に上から決められた圧力(2N)の押圧を加える。
FIG. 8 shows a state after the
実験によると、直径約2000μm、厚さ約150μmの円柱形に配置されたはんだペーストの上に載置した電子部品に2Nの押圧を加えると、直径が1.8倍の約3600μmとなるという結果が得られている。同様に、直径約2000μm、厚さ約130μmの円柱形にはんだペーストを塗布した場合は、はんだペーストの直径は1.7倍の約3400μmとなるという結果が得られている。 According to the experiment, when 2N pressure is applied to an electronic component placed on a solder paste arranged in a cylindrical shape with a diameter of about 2000 μm and a thickness of about 150 μm, the diameter becomes about 3600 μm, which is 1.8 times the diameter. Is obtained. Similarly, when the solder paste is applied to a cylindrical shape having a diameter of about 2000 μm and a thickness of about 130 μm, the result is that the diameter of the solder paste is 1.7 times about 3400 μm.
電子部品2を載置後のはんだペーストの厚さは、使用するはんだペーストに含まれるはんだ粒の大きさにも影響を受けるが、はんだ粒が1列または2列に並ぶ厚さとなることがわかっている。
The thickness of the solder paste after placing the
放熱パッド4の上に配置するはんだペーストは、直径D=約2000μm、厚さH=約150μmの円柱形に塗布するので、押し広げられたはんだペーストが広がった後の直径は実験で得られた結果により約3600μmとなる。左右または上下に隣り合ったはんだペーストとの間隔XおよびYは、いずれも約1550μmである。そのため、円柱形に塗布されたはんだペーストのうちで左右または上下に隣接するもののどちらかまたは両方のはんだペーストが広がった後の直径が約3600μmよりも小さい場合であっても、左右または上下に隣接するはんだペースト同士が接合して中空部と外部を隔離することができる。なお、広がったはんだペーストの広がり方としては、隣接する側での広がった長さの和が1550μm以上であれば、上下または左右に隣接するはんだペーストが接合する。
Since the solder paste disposed on the
左右または上下に隣接するはんだペーストが接合し、放熱パッド4の対角線上に配置されたはんだペーストが接合しないで、はんだ配置領域に囲まれたはんだ非配置領域にはんだが存在しない部分が残るように、はんだ配置領域およびはんだ非配置領域の位置、間隔、形状および大きさを決定する。また、電子部品2を載置することで押圧を受けて広がったはんだペーストが放熱パッド4の範囲からはみ出ないように、はんだ配置領域を配置する。はんだ配置領域は3つ以下でも5つ以上でもよい。はんだ配置領域の形状は円でなくてもよい。円の場合の方が均等に広がりやすいので、圧力を加えて広がった後の形を予測しやすい。
Solder paste adjacent to the left and right or top and bottom is joined, and solder paste arranged on the diagonal line of the
この実施の形態では、押圧を加えられて放熱パッド4に広がったはんだペーストの範囲は約7150μm四方に収まるので下面電極パッド4の範囲に納まる。
In this embodiment, the range of the solder paste that has been applied to the
図8では、放熱パッド4上のはんだペーストの形状を示す図と、E−E切断面での電子部品装置20の断面図とを示す。電子部品2を載置して決められた圧力である2Nの押圧を加えた後のはんだペーストの厚さFは、約45μmである。放熱パッド4の中央部分には、はんだペーストと放熱パッド4と下面電極3とで中空部10が形成されている。電子部品2と信号パッド6に挟まれた部分でのはんだペーストの厚さも、同じくFとなる。はんだペーストの厚さFに関しては、後で考察する。
In FIG. 8, the figure which shows the shape of the solder paste on the
図9に、電子部品装置20のリフロー加熱時の状態を示す。ST03のはんだ付け工程では、加熱してはんだペーストを溶融させ、溶融したはんだを固化させることにより回路基板1に電子部品2を接続する。加熱にはリフロー炉を使用する。電子部品装置20全体を加熱してはんだペーストが溶融した後に加熱を停止して温度が下がると、溶融したはんだが固化し、はんだ9とはんだ7により電子部品2は回路基板1に接合される。
In FIG. 9, the state at the time of the reflow heating of the
図9では、リフロー炉で約245℃のピーク温度で電子部品装置20全体を加熱する状態を示す。リフロー加熱中に、はんだペーストは溶融する。溶融したはんだの内部に発生したボイド8は、溶融したはんだの周囲の空気との境界面または中空部10との境界面へ移動する。溶融したはんだの外部へ移動したボイド8は、大気中へ出ていく。中空部10との境界面へ移動したボイド8は、下面電極3と放熱パッド4と溶融したはんだとで囲まれているので中空部10から移動できず、中空部10へ留まる。
FIG. 9 shows a state in which the entire
中空部10に存在する気体の圧力は、電子部品装置20の周囲の大気圧より高い圧力となっている。中空部10に閉じ込められた気体の圧力は、電子部品2を支える。
The pressure of the gas existing in the
図10に、リフロー加熱が終了して溶融したはんだが固化した後の状態を示す。
リフロー加熱が終了して周囲温度が低下すると、溶融したはんだは固化する。固化したはんだが、はんだ9である。溶融したはんだが固化する温度は220℃程度から183℃程度である。この温度では、中空部10に閉じ込められた気体は外気圧より高い圧力を保っているので、実装されている電子部品2は中空部10に閉じ込められた気体の圧力により支えられている。
FIG. 10 shows a state after the reflow heating is finished and the melted solder is solidified.
When the reflow heating is finished and the ambient temperature is lowered, the molten solder is solidified. The solidified solder is the solder 9. The temperature at which the molten solder solidifies is about 220 ° C. to 183 ° C. At this temperature, since the gas confined in the
周囲温度が常温まで低下して中空部10に閉じ込められた気体の圧力が低下したときには、固化したはんだ9が存在している。電子部品2は、はんだ9に支えられている。はんだ9の厚さは、押し広げられた後の厚さFとほぼ同じに保持される。
When the ambient temperature decreases to room temperature and the pressure of the gas confined in the
電子部品2の動作時に高温になって伸びる際と、その後の停止時の温度が低下して収縮する際には、電子部品2と回路基板1との熱膨張係数に差があるため、下面電極3を放熱パッド4に接続したはんだ9に応力が作用する。この応力がはんだ9に繰り返し作用すると、はんだ9にクラックが発生する可能性がある。
When the
下面電極3を放熱パッド4に接続したはんだ9にクラックが発生することを抑制するには、はんだ9に作用する応力を許容できる程度に小さくする必要がある。はんだ9に作用する応力を許容できる程度に小さくするためには、はんだ9をある程度厚くする必要がある。
In order to suppress the occurrence of cracks in the solder 9 in which the
実験によると、放熱パッド4が7mm角の正方形の場合には、はんだ9の厚さが10μm程度以上であれば、はんだ9に作用する応力を許容できる程度に小さくできるという結果が得られている。
According to the experiment, when the
この実施の形態では、はんだ9の厚さFを約45μmで形成している。この実施の形態で形成されたはんだ9の厚さは、はんだ9に作用する応力を許容できる程度に小さくできる。放熱パッド4の面積が大きくなるとはんだ9に作用する応力を許容できる程度に小さくするために必要な厚さは厚くなるが、その厚さは実験などで決定する。
In this embodiment, the thickness F of the solder 9 is about 45 μm. The thickness of the solder 9 formed in this embodiment can be reduced to such an extent that the stress acting on the solder 9 can be allowed. When the area of the
以上のように、従来の技術で用いられていたスペーサー等を用いることなく、下面電極3を放熱パッド4に接続したはんだ9に作用する応力を許容できる程度に小さくすることが可能な厚さではんだ9を形成できる。
As described above, the thickness is such that the stress acting on the solder 9 connecting the
十分な厚さを有するはんだ9を形成することで電子部品と回路基板とを接続したはんだ9に作用する応力を許容できる程度に小さくすることができ、電子部品と回路基板とを接続したはんだ9へのクラックの発生を抑制することができる。クラックが発生した場合でも、クラックがはんだ9の全体に広がることを抑制できる。 By forming the solder 9 having a sufficient thickness, the stress acting on the solder 9 connecting the electronic component and the circuit board can be reduced to an acceptable level, and the solder 9 connecting the electronic component and the circuit board can be reduced. It is possible to suppress the occurrence of cracks. Even when a crack occurs, it is possible to prevent the crack from spreading over the entire solder 9.
図11に、実施の形態1に係る電子部品装置20のはんだ9にクラック11が発生した場合の例を示す。図11は、回路基板1の放熱パッド4を中心とする一部を示す図である。図11は、仮想的に電子部品2を取り去り、はんだ9を見えるようにした図である。
FIG. 11 shows an example in which a
実施の形態1では、放熱パッド4の中央部にはんだが存在しない中空部10が存在するので、はんだ9の一部で発生したクラックが延伸しても、中空部10に達することでクラックの延伸が止まる。つまり、中空部10により、はんだ9の全体にクラックが広がらない。はんだ9全体にクラックが広がらないので、電子部品がはがれるなどの不具合が発生しにくくなり、接合信頼性を向上することができる。
In the first embodiment, since there is a
実施の形態2.
実施の形態1では、電子部品の下面電極3を放熱パッド4に接続したはんだ9が有する中空部が1つであった。実施の形態2の電子部品装置20は、中空部を複数に分けた場合である。
In
図12は、実施の形態2に係る電子部品装置20の回路基板1の上面図と電子部品2の下面図である。図12は、電子部品2を仮想的に取り除いてはんだ9bが見えるようにした図である。この実施の形態では、それぞれが中空部10bを囲むはんだ9bを4つ形成する。形成された4つのはんだ9bは、放熱パッド4上に均等に配置されている。
FIG. 12 is a top view of the
この実施の形態では、放熱パッド4の全体を均等な4つの正方形に区切ったそれぞれの範囲のほぼ中央に4つのはんだ非配置領域を決める。4つのはんだ非配置領域のそれぞれが複数のはんだ配置領域に囲まれるように設けられた複数のはんだ配置領域に、はんだペーストをそれぞれ配置する。電子部品2を載置して押圧を加えることで、はんだペーストが広がる。広がったはんだペーストは、上下または左右に隣接するものが接合して、ドーナツ状のはんだペーストが4つできる。ドーナツ状のはんだペーストが溶融して固化することで、それぞれ中空部10bを囲むはんだ9bになる。4つのはんだが形成されている。なお、図示しない電子部品2の下面電極3とはんだ9bと放熱パッド4とで囲まれた空間が、中空部10bである。
In this embodiment, four solder non-arrangement regions are determined at approximately the center of each range obtained by dividing the entire
この実施の形態では中空部10bを有する複数のはんだ9bにより、電子部品2を支えることができる。実施の形態1の場合は、放熱パッド4の中央部に1か所の中空部10を設ける。中空部が1か所であるので、はんだペーストが溶融しているときに電子部品2の載置の状態によっては、電子部品2が回路基板1に対して傾く可能性がある。
In this embodiment, the
この実施の形態では、中空部10bを有する複数のはんだ9bを設けているので、電子部品2が傾く確率を小さくでき、仮に傾く場合でも、その傾きを小さく抑えることができる。
In this embodiment, since the plurality of solders 9b having the
4つのはんだ9bの合計面積は、放熱パッド4の面積の60%以上である。放熱パッド4の面積の60%以上にはんだが配置されているので、電子部品で発生する熱を効率よく放熱パッド4および放熱部14へ伝えることができる。
The total area of the four solders 9 b is 60% or more of the area of the
図13に、実施の形態2ではんだ9bにクラック11bが発生した場合の例を示す。図13は実施の形態2において、電子部品2を仮想的に取り除いてはんだ9bが見えるようにしたものである。複数の箇所に放熱パッド4とはんだ9bと、図示しない電子部品2の下面電極3とで中空部10bが形成されるので、はんだ9bにクラック11bが発生した場合でも、複数形成されている中空部10bのいずれかに到達するまでの距離が短くなる。クラック11bが中空部10bに到達するまでの距離が短くなるので、クラックがはんだ9b全体に広がりにくくなる。はんだ9bの全体にクラックが広がりにくいので、回路基板1bと電子部品2bとの接合信頼性が高くなる。
FIG. 13 shows an example where
中空部10を放熱パッド4の中央の1か所のみに設けた場合に比較して、クラックの延伸が抑制されやすくなり、回路基板1と電子部品2との接合信頼性を向上することができる。
Compared with the case where the
実施の形態3.
実施の形態3は、放熱パッド4の上にはんだペーストを配置する際に、はんだディスペンサーを利用する場合である。図14は実施の形態3に係る電子部品装置20の放熱パッド4に配置したはんだペーストの状態を示す図である。
The third embodiment is a case where a solder dispenser is used when a solder paste is disposed on the
図14は、放熱パッド4の上に、はんだディスペンサーで切れ目なく環状にはんだペーストを配置した図である。はんだペーストを配置するはんだ配置領域は、はんだ非配置領域を切れ目なく囲むように設ける。はんだ配置領域とはんだ非配置領域との境界になる閉じた線を、第1の閉じた線と呼ぶ。はんだ配置領域の外周となる閉じた線を、第2の閉じた線と呼ぶ。第1の閉じた線と第2の閉じた線で挟まれた領域がはんだ配置領域になる。
FIG. 14 is a view in which a solder paste is arranged in an annular shape on the
はんだペーストを配置するときは、はんだペーストの厚さが150μm程度の場合に放熱パッド4の面積の33%程度以上となるように配置する。このように配置することで、はんだペーストが電子部品2を載置した後に加えられた押圧で広がった面積が、放熱パッド4cの面積に対して60%以上となる。はんだが広がっても放熱パッド4から出ないように、はんだ配置領域と放熱パッド4との外周との間には適切な距離を持たせる。
When the solder paste is disposed, the solder paste is disposed so as to be about 33% or more of the area of the
この実施の形態では、はんだディスペンサーを用いることにより、ある領域を切れ目なく囲むようにはんだペーストを環状に配置できる。はんだディスペンサーを用いることにより、はんだペーストの配置の自由度が高くなる。はんだペーストを配置しない複数のはんだ非配置領域を設け、それぞれのはんだ非配置領域を切れ目無く囲むようにはんだペーストを放熱パッド4の全体にバランスよく配置することもできる。放熱パッド4に複数のはんだ非配置領域を設ける場合、それぞれのはんだ非配置領域を囲むはんだ配置領域を互いに分離するように設けてもよい。複数のはんだ非配置領域を内部に持つように、1つのはんだ配置領域を設けてもよい。その場合には、はんだ配置領域の外周となる第2の閉じた線は、複数の第1の閉じた線を囲むことになる。すべての第1の閉じた線を囲むように第2の閉じた線を設けて、はんだ配置領域を決めてもよい。すべてのはんだ非配置領域がはんだ配置領域で囲まれるように、すなわち、すべての第1の閉じた線が第2の閉じた線で囲まれるように、第1の閉じた線と第2の閉じた線を決めればよい。
In this embodiment, by using a solder dispenser, the solder paste can be arranged in an annular shape so as to surround a certain region without a break. By using the solder dispenser, the degree of freedom of arrangement of the solder paste is increased. It is also possible to provide a plurality of solder non-arrangement areas where no solder paste is arranged, and to arrange the solder paste in a well-balanced manner on the entire
図14で示すはんだペーストの上に電子部品2を載置した後に決められた圧力(2N)を加えることによりはんだペーストが押し広げられる。この状態で電子部品装置20をリフロー加熱してはんだペーストを溶融させ、その後に温度が低下する際にはんだペーストが固化したものが、はんだ9cである。はんだペーストが溶融した後に固化してはんだ9cが形成された状態を図15で示す。図15は、電子部品2を仮想的に取り除いて示す図である。図15で示すように、放熱パッド4上には、はんだ9cと放熱パッド4と図示しない電子部品2の下面電極3によって中空部10cが形成されている。はんだ9cは、放熱パッド4の内部に納まる範囲で広がっており、下面電極3と放熱パッド4とを接合する。
The solder paste is spread by applying a predetermined pressure (2N) after placing the
図16は、はんだ9cにクラックが入った状態を、電子部品2を仮想的に取り除いて示す図である。この場合でも中央部に設けられたはんだ非配置領域により、クラック11cの延伸が阻止される。クラック11cがはんだ9c全体に広がる前にクラックの延伸が抑制されるので、回路基板1と電子部品2との接合信頼性を高くすることができる。はんだペーストを複数の環状に配置してもよい。
FIG. 16 is a diagram illustrating a state in which the
本発明はその発明の精神の範囲内において各実施の形態の自由な組み合わせ、あるいは各実施の形態の変形や省略が可能である。 The present invention can be freely combined with each other, or can be modified or omitted within the spirit of the invention.
1 回路基板
2 電子部品
3、3b、3c 下面電極
4、4b、4c 放熱パッド
5、5b、5c 信号電極
6 信号パッド
7 はんだ
8 ボイド
9、9b、9c はんだ(はんだ接合部)
10、10b、10c 中空部(中空)
11、11b、11c クラック
12 伝熱スルーホール
13 伝熱スルーホール用パッド
14 放熱部
20 電子部品装置
DESCRIPTION OF
10, 10b, 10c Hollow part (hollow)
11, 11b,
Claims (11)
前記電子部品の前記電極と対応する形状と大きさを有するパッドが一方の面に設けられた回路基板と、
前記電極を前記パッドに接続したはんだ接合部とを備え、
前記はんだ接合部は、前記パッド上のはんだを配置しない領域であるはんだ非配置領域と前記電子部品とで挟まれた外部と隔離された空間である中空部を囲むように形成された電子部品装置。 An electronic component having an electrode on the lower surface;
A circuit board provided on one surface with a pad having a shape and size corresponding to the electrode of the electronic component;
Said electrode comprising a said I was connected to the pad junction,
The solder joint portion is an electronic component device formed so as to surround a hollow portion which is a space separated from the outside sandwiched between a solder non-arrangement region which is a region where solder is not disposed on the pad and the electronic component. .
前記パッドが前記放熱部に接続されている請求項1または請求項2に記載の電子部品装置。 With a heat dissipation part,
The electronic component device according to claim 1, wherein the pad is connected to the heat dissipation unit.
前記パッドが前記接地部に接続されている請求項1または請求項2に記載の電子部品装置。 With a grounding section,
The electronic component device according to claim 1, wherein the pad is connected to the ground portion.
下面に電極を有する電子部品を前記パッドと対応する位置に前記電極が位置するように前記回路基板に載せて、決められた圧力を加える電子部品載置工程と、
前記回路基板上に前記電子部品を載置した状態で加熱して前記はんだを溶融させ、溶融した前記はんだが固化することで前記電極を前記パッドに接続するはんだ付け工程とを備え、
前記間隔は、前記圧力を加えられた前記はんだが広がる際に、隣接する広がった前記はんだが互いに接合し、前記はんだ非配置領域にはんだが存在しない部分が残るように決められおり、
前記電子部品載置工程は、前記圧力を加えられた前記はんだと前記電子部品と前記はんだ非配置領域とで囲まれ、外部と隔離された空間である中空部を形成することを特徴とする電子部品装置の製造方法。 Solder is placed at a determined thickness in a plurality of solder placement areas that have a predetermined spacing surrounding a solder non-placement area, which is an area where solder is not placed on a pad provided on one side of a circuit board. Solder placement process,
An electronic component mounting step of placing an electronic component having an electrode on the lower surface on the circuit board so that the electrode is positioned at a position corresponding to the pad, and applying a predetermined pressure;
Heating with the electronic component mounted on the circuit board to melt the solder, and the soldering step of connecting the electrode to the pad by solidifying the molten solder,
The spacing is determined such that when the solder to which the pressure is applied spreads, the adjacent spread solder joins to each other, and a portion where no solder exists in the solder non-arrangement region remains .
The electronic component placing step forms a hollow portion that is surrounded by the solder to which the pressure is applied, the electronic component, and the solder non-arrangement region, and is a space isolated from the outside. A method for manufacturing a component device.
下面に電極を有する電子部品を前記パッドと対応する位置に前記電極が位置するように前記回路基板に載せて、決められた圧力を加える電子部品載置工程と、
前記回路基板上に前記電子部品を載置した状態で加熱して前記はんだを溶融させ、溶融した前記はんだが固化することで前記電極を前記パッドに接続するはんだ付け工程とを備え、
前記電子部品載置工程は、前記はんだと前記電子部品と前記はんだ非配置領域とで囲まれ、外部と隔離された空間である中空部を形成することを特徴とする電子部品装置の製造方法。 A first closed line surrounding a solder non-arrangement region that is a region where solder is not disposed on a pad provided on one surface of the circuit board; and a second closed line surrounding the first closed line; A solder placement step of placing solder at a predetermined thickness in a solder placement region that is sandwiched between
An electronic component mounting step of placing an electronic component having an electrode on the lower surface on the circuit board so that the electrode is positioned at a position corresponding to the pad, and applying a predetermined pressure;
Heating with the electronic component mounted on the circuit board to melt the solder, and the soldering step of connecting the electrode to the pad by solidifying the molten solder ,
In the electronic component mounting step, a hollow part that is a space surrounded by the solder, the electronic component, and the solder non-arrangement region and isolated from the outside is formed .
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2016085194A JP6561904B2 (en) | 2016-04-21 | 2016-04-21 | Electronic component device and method of manufacturing electronic component device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2016085194A JP6561904B2 (en) | 2016-04-21 | 2016-04-21 | Electronic component device and method of manufacturing electronic component device |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2017195298A JP2017195298A (en) | 2017-10-26 |
JP6561904B2 true JP6561904B2 (en) | 2019-08-21 |
Family
ID=60155561
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2016085194A Active JP6561904B2 (en) | 2016-04-21 | 2016-04-21 | Electronic component device and method of manufacturing electronic component device |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP6561904B2 (en) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR102611780B1 (en) | 2018-10-26 | 2023-12-11 | 삼성전자 주식회사 | Electronic device and substrate connecting member comprising opening surrounding region where through wiring is formed and substrate having conductive member formed on the side of the opening |
Family Cites Families (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH1131876A (en) * | 1997-07-10 | 1999-02-02 | Murata Mfg Co Ltd | Circuit board |
JP2003258415A (en) * | 2002-02-28 | 2003-09-12 | Hitachi Unisia Automotive Ltd | Circuit board device |
JP2006060141A (en) * | 2004-08-23 | 2006-03-02 | Sharp Corp | Printed board and mounting method for surface mounted semiconductor package using same |
JP2006303392A (en) * | 2005-04-25 | 2006-11-02 | Matsushita Electric Ind Co Ltd | Printed circuit board and electronic circuit substrate and manufacturing method thereof |
JP5533769B2 (en) * | 2011-04-14 | 2014-06-25 | ウシオ電機株式会社 | Mask and workpiece alignment method |
-
2016
- 2016-04-21 JP JP2016085194A patent/JP6561904B2/en active Active
Also Published As
Publication number | Publication date |
---|---|
JP2017195298A (en) | 2017-10-26 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US20180005950A1 (en) | Electronic component device, method of mounting electronic component device on circuit board, and mounting structure of electronic component device on circuit board | |
JP6221499B2 (en) | Electronic device and method of manufacturing electronic device | |
JP2015026822A (en) | Printed circuit board, semiconductor device bonded structure and printed circuit board manufacturing method | |
JP2005260165A (en) | Electronic apparatus | |
US9774769B2 (en) | Mounted electronic component including connection portions | |
JP6197319B2 (en) | Mounting method of semiconductor element | |
JP2007335538A (en) | Method of manufacturing semiconductor device | |
JPWO2012157583A1 (en) | Semiconductor device and manufacturing method thereof | |
JP2015138818A (en) | Printed circuit board and laminated semiconductor device | |
JP2010278139A (en) | Semiconductor device and method for manufacturing the same | |
JP6561904B2 (en) | Electronic component device and method of manufacturing electronic component device | |
KR20010113723A (en) | A controlled collapse chip connection (c4) integrated circuit package that has a filler which seals an underfill material | |
US20150144390A1 (en) | Wiring board and method for mounting semiconductor element on wiring board | |
JP2009278016A (en) | Electronic part | |
JP6599556B2 (en) | Stress suppression interposer for ceramic no-lead surface mount electronic devices. | |
JP2015009241A (en) | Joint structure and method of manufacturing the same | |
JP6504762B2 (en) | Module manufacturing method | |
JP2007258448A (en) | Semiconductor device | |
JP7243584B2 (en) | Semiconductor device manufacturing method | |
US20090071700A1 (en) | Wiring board with columnar conductor and method of making same | |
JP2010267792A (en) | Semiconductor device and manufacturing method therefor | |
JP2015146404A (en) | Semiconductor device and manufacturing method of the same | |
CN210110744U (en) | Packaged device and electronic apparatus | |
JP4596946B2 (en) | Semiconductor mounting method | |
JP2019062000A (en) | Screen printing mask and printed wiring board |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20180723 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20190307 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20190312 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20190424 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20190625 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20190708 |
|
R151 | Written notification of patent or utility model registration |
Ref document number: 6561904 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R151 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |