JP6556081B2 - Surface acoustic wave device - Google Patents
Surface acoustic wave device Download PDFInfo
- Publication number
- JP6556081B2 JP6556081B2 JP2016060312A JP2016060312A JP6556081B2 JP 6556081 B2 JP6556081 B2 JP 6556081B2 JP 2016060312 A JP2016060312 A JP 2016060312A JP 2016060312 A JP2016060312 A JP 2016060312A JP 6556081 B2 JP6556081 B2 JP 6556081B2
- Authority
- JP
- Japan
- Prior art keywords
- acoustic wave
- surface acoustic
- sealing resin
- wave element
- wiring board
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
Landscapes
- Wire Bonding (AREA)
- Surface Acoustic Wave Elements And Circuit Networks Thereof (AREA)
Description
本発明は、素子基板に設けられた機能体を有する弾性表面波装置に関する。 The present invention relates to a surface acoustic wave device having a functional body provided on an element substrate.
弾性表面波装置は、素子基板と素子基板に設けられた機能体(例えば、IDT電極)とを有する弾性表面波素子および回路配線基板を有している。弾性表面波装置は、素子基板上の素子電極パッドが機能体から素子基板の外周側に延びる配線パターン上に設けられており、素子電極パッドが対向する回路配線基板上の基板電極パッドにはんだバンプを介して電気的に接続されている。このような構造としては、例えば、特許文献1に開示されているものがある。
The surface acoustic wave device includes a surface acoustic wave element having a device substrate and a functional body (for example, an IDT electrode) provided on the device substrate, and a circuit wiring board. In the surface acoustic wave device, the element electrode pads on the element substrate are provided on a wiring pattern extending from the functional body to the outer peripheral side of the element substrate, and solder bumps are formed on the substrate electrode pads on the circuit wiring board facing the element electrode pads. It is electrically connected via. An example of such a structure is disclosed in
上述の弾性表面波装置において、例えば、弾性表面波素子に対して弾性表面波素子を上方に引き上げる応力が発生すると、弾性表面波素子が上方に引き上がりやすくなって、素子電極パッドとはんだバンプとの間または基板電極パッドとはんだバンプとの間の剥がれが生じやすいという問題点があった。 In the above-described surface acoustic wave device, for example, when a stress that pulls the surface acoustic wave element upward with respect to the surface acoustic wave element is generated, the surface acoustic wave element is easily lifted upward, and the element electrode pad and the solder bump There is a problem that peeling between the substrate electrode pad and the solder bump is likely to occur.
本発明は、上記の問題点に鑑みてなされたものであり、その目的は、素子電極パッドとはんだバンプとの間または基板電極パッドとはんだバンプとの間の剥がれを抑制することができる弾性表面波装置を提供することにある。 The present invention has been made in view of the above problems, and an object thereof is an elastic surface capable of suppressing peeling between an element electrode pad and a solder bump or between a substrate electrode pad and a solder bump. It is to provide a wave device.
本発明の一態様に係る弾性表面波装置は、回路配線基板と、該回路配線基板の表面に、一方主面を対向させてはんだバンプを介して実装された弾性表面波素子と、該弾性表面波素子の側面および前記回路配線基板に接着しているとともに、前記回路配線基板の前記表面と前記弾性表面波素子の前記一方主面との間の対向空間を封止する封止樹脂とを備えており、前記封止樹脂は、前記回路配線基板上に前記弾性表面波素子を取り囲むように設けられている枠状の第1の封止樹脂と前記弾性表面波素子の他方主面および前記第1の封止樹脂の上方に位置する前記弾性表面波素子の前記側面を覆うように前記第1の封止樹脂上に設けられており、前記第1の封止樹脂よりも小さい弾性率を有する第2の封止樹脂とを含んでおり、前記第1の封止樹脂は、内側壁面が前記弾性表面波素子の前記側面から離れて位置しており、前記第2の封止樹脂は、前記弾性表面波素子の厚み方向において前記第1の封止樹脂の上面に対向する下面が前記弾性表面波素子の前記側面の中心よりも下方に位置するとともに、前記弾性表面波素子の前記側面と前記第1の封止樹脂の前記内側壁面との間にも設けられており、前記弾性表面波素子の前記側面に接着していることを特徴とする。
A surface acoustic wave device according to an aspect of the present invention includes a circuit wiring board, a surface acoustic wave element mounted on the surface of the circuit wiring board with one main surface facing each other via solder bumps, and the surface acoustic wave. A sealing resin that is bonded to a side surface of the wave element and the circuit wiring board, and that seals a facing space between the surface of the circuit wiring board and the one main surface of the surface acoustic wave element. The sealing resin includes a frame-shaped first sealing resin provided on the circuit wiring board so as to surround the surface acoustic wave element, the other main surface of the surface acoustic wave element, and the first 1 is provided on the first sealing resin so as to cover the side surface of the surface acoustic wave element located above the first sealing resin, and has an elastic modulus smaller than that of the first sealing resin. A second sealing resin, and the first sealing tree The inner wall surface is located away from the side surface of the surface acoustic wave element, and the second sealing resin faces the upper surface of the first sealing resin in the thickness direction of the surface acoustic wave element. The lower surface is located below the center of the side surface of the surface acoustic wave element, and is also provided between the side surface of the surface acoustic wave element and the inner wall surface of the first sealing resin. The surface acoustic wave element is adhered to the side surface.
本発明の弾性表面波装置によれば、封止樹脂を弾性率のことなる2層構造にすることによって弾性表面波素子にかかる応力を緩和させることができる。 According to the surface acoustic wave device of the present invention, the stress applied to the surface acoustic wave element can be relaxed by forming the sealing resin into a two-layer structure having a different elastic modulus.
以下、本発明の実施形態に係る弾性表面波装置について、図面を参照しながら説明する。なお、以下の説明で用いられる図は模式的なものであり、図面上の寸法比率等は現実のものとは必ずしも一致していない。なお、弾性表面波装置は、いずれの方向を上方もしくは下方としてもよいが、説明の便宜上、直交座標系XYZを定義するとともに、Z方向の正側を上方として、上面もしくは下面の語を用いるものとする。 Hereinafter, a surface acoustic wave device according to an embodiment of the present invention will be described with reference to the drawings. Note that the drawings used in the following description are schematic, and the dimensional ratios and the like on the drawings do not necessarily match the actual ones. In the surface acoustic wave device, either direction may be set upward or downward, but for convenience of explanation, an orthogonal coordinate system XYZ is defined, and the positive side in the Z direction is used as the upper side, and the word “upper surface” or “lower surface” is used. And
また、実施形態等の説明において、既に説明した構成と同一若しくは類似する構成については、同一の符号を付して説明を省略することがある。 In the description of the embodiments and the like, components that are the same as or similar to those already described may be assigned the same reference numerals and descriptions thereof may be omitted.
<実施の形態1>
本発明の実施形態に係る弾性表面波装置10について、図1および図2を参照しながら以下に説明する。
<
A surface
実施の形態1に係る弾性表面波装置10は、図1および図2に示すような構成であり、弾性表面波素子2を含んでおり、弾性表面波素子2は、素子基板2aと、素子基板2aに設けられた複数の機能体2bと、機能体2bの周辺に設けられた素子電極パッド3と、機能体2bから素子電極パッド3に向かって延びており、素子電極パッド3に電気的に接続された配線パターン6と、を備えている。また、弾性表面波素子2は、素子基板2aと素子基板2aの一方主面に形成された複数の機能体2bとを有しており、回路配線基板1との間に対向空間Sを有するように回路配線基板1上にはんだバンプ5を介して実装される
。
A surface
弾性表面波素子2は、平面視して四角形状の素子基板2aの一方主面に複数の機能体2bが設けられており、一方主面を回路配線基板1の表面(上面)に対向させてはんだバンプ5を介して実装されている。また、弾性表面波素子2は、複数の機能体2bの周辺に複数の素子電極パッド3が設けられている。機能体2bは、配線パターン7を介して素子電極パッド3に電気的に接続されている。
The surface
また、回路配線基板1は、素子基板2aの一方主面に対向する主面(回路配線基板1の表面)に複数の基板電極パッド4が設けられており、基板電極パッド4がはんだバンプ5を介して素子電極パッド3に電気的に接続される。
In addition, the
図2は、弾性表面波装置10を上方側から透視した状態を示す透視図であり、弾性表面波素子2の素子基板2a上の複数の機能体2b、素子電極パッド3および配線パターン6を示している。なお、図2は、封止樹脂7を含んだ状態を示している。弾性表面波素子2は、複数の機能体2bが素子基板2aの一方主面(下面)に設けられており、例えば、概ね直方体形状である。
FIG. 2 is a perspective view showing a state in which the surface
また、弾性表面波素子2は、図2に示すように、複数の素子電極パッド3が素子基板2aの機能体2bの周辺に配置されており、各々の配線パターン6に電気的に接続されている。配線パターン6は、素子基板2a上に設けられ、機能体2bに接続されており、機能体2bから素子電極パッド3に向かっている。このように、配線パターン6は、機能体2bから素子電極パッド3に向かって延びており、例えば、四角形状の素子基板2aの外周辺に沿って設けられており、素子電極パッド3に電気的に接続されている。なお、弾性表面波素子2は、素子基板2aの一方主面には機能体2b同士を電気的に接続するための中間配線が設けられており、この中間配線は配線パターン6に含まれるものとする。
In the surface
また、素子電極パッド3は、四角形状の素子基板2aの外周辺に沿って設けられており、配線パターン6の端部に設けられているもの、あるいは、配線パターン6の途中に設けられているものもある。また、素子電極パッド3は、配線パターン6に電気的に接続されているもの、あるいは、配線パターン6に電気的に接続されていないものを含んでいる。
The
弾性表面波装置10は、図1に示すように、封止樹脂7が弾性表面波素子2の側面2dおよび回路配線基板1の表面(上面)に接着しており、回路配線基板1の表面と弾性表面波素子2の一方主面との間の対向空間Sを封止している。封止樹脂7は、図1に示すように、第1の封止樹脂7aおよび第1の封止樹脂7a上に設けられた第2の封止樹脂7bを含んでいる。
As shown in FIG. 1, the surface
このように、弾性表面波装置10は、封止樹脂7が弾性表面波素子2の他方主面(素子基板2aの一方主面とは反対側の主面)および弾性表面波素子2の側面2dを覆うように設けられている。また、封止樹脂7の厚みは、例えば、0.2(mm)〜0.8(mm)である。封止樹脂7は、例えば、エポキシ樹脂等の樹脂材料からなる。
As described above, in the surface
第1の封止樹脂7aは、図1に示すように、回路配線基板1上に弾性表面波素子2を取り囲むように枠状に設けられている。また、第2の封止樹脂7bは、弾性表面波素子2の他方主面および第1の封止樹脂7aの上方に位置する弾性表面波素子2の側面2dを覆うように、第1の封止樹脂7a上に設けられている。第2の封止樹脂7bは、第1の封止樹脂7aの上面を覆っている。
As shown in FIG. 1, the
図1(b)は、弾性表面波装置10において弾性表面波素子2と第1の封止樹脂7aと
の位置関係を示している。第1の封止樹脂7aは、枠状に設けられ、弾性表面波素子2を取り囲んで、内側壁面7aaが弾性表面波素子2の側面2dに接して位置しており、内側壁面7aaに対向する弾性表面波素子2の側面2dに接着している。
FIG. 1B shows the positional relationship between the surface
また、図1(a)に示すように、弾性表面波素子2の厚み方向(素子基板2の厚み方向)において、第2の封止樹脂7bは、下面7baが弾性表面波素子2の側面2dの中心Xよりも下方に位置するように設けられ、弾性表面波素子2の側面2dに接着している。第2の封止樹脂7bの下面7baは、図1(a)に示すように、第1の封止樹脂7aの上面に対向している。また、第1の封止樹脂7aの上面および第2の封止樹脂7bの下面7baは、平坦になるように設けられているが、平坦に限らず、例えば、表面が凹凸状になっていてもよく、表面の形状には限定されない。
1A, in the thickness direction of the surface acoustic wave element 2 (thickness direction of the element substrate 2), the
このように、弾性表面波素子2の厚み方向において、第1の封止樹脂7aは、上面が弾性表面波素子2の側面2dの中心Xよりも下方に位置するように設けられている。すなわち、第2の封止樹脂7bは、下面7baが弾性表面波素子2の側面2dの中心Xよりも下方に位置するように設けられている。したがって、弾性表面波装置10は、弾性表面波素子2の側面2dにおいて、第2の封止樹脂7bの占める割合が大きくなっている。弾性表面波素子2の側面2dは、素子基板2aの側面である。
As described above, in the thickness direction of the surface
図1に示すように、第1の封止樹脂7aの上面と素子基板2aの側面2dの中心Xとの距離H1は、例えば、0(μm)<H1<200(μm)である。
As shown in FIG. 1, the distance H1 between the upper surface of the
第1の封止樹脂7aは、例えば、エポキシ樹脂をベースにフェノール系及び酸無水系等の硬化剤を含む樹脂材料からなり、第2の封止樹脂7bは、例えば、エポキシ樹脂をベースにフェノール系及び酸無水系等の硬化剤を含む樹脂材料からなる。
The
また、第1の封止樹脂7aは、弾性率が、例えば、0.3(Pa)〜1(Pa)であり、第2の封止樹脂7bは、第1の封止樹脂7aよりも小さい弾性率を有しており、弾性率が、例えば、0.05(Pa)〜0.3(Pa)である。第1の封止樹脂7aおよび第2の封止樹脂7bは、例えば、ガラス転移温度を調整することによって所望の弾性率にすることができる。上述の弾性率の範囲にするために、第1の封止樹脂7aは、例えば、20(℃)〜120(℃)の範囲のガラス転移温度を有しており、第2の封止樹脂7bは、例えば、20(℃)〜60(℃)の範囲のガラス転移温度を有している。
The
このように、弾性表面波装置10は、第2の封止樹脂7aの下面7baが弾性表面波素子2の側面2dの中心Xよりも下方に位置する。すなわち、封止樹脂7は、第1の封止樹脂7aの上面が弾性表面波素子2の側面2dの中心Xよりも下方に位置するとともに、第2の封止樹脂7bが第1の封止樹脂7aの弾性率よりも小さい弾性率を有している。弾性表面波装置10は、封止樹脂7の熱膨張時に弾性表面波素子2を上方(Z方向)に引き上げる応力が発生しやすい。また、この弾性表面波素子2を上方(Z方向)に引き上げる応力は、弾性表面波素子2の厚み方向において、弾性表面波素子2の側面2dの中央部分から発生しやすい。
Thus, in the surface
弾性表面波装置10は、第2の封止樹脂7bが第1の封止樹脂7aよりも小さい弾性率を有しており、この第2の封止樹脂7bが弾性表面波素子2の側面2dの中央部分を含んで半分以上を覆うように接着しているので、封止樹脂7が熱膨張する際に生じる弾性表面波素子2を上方に引き上げる応力を第2の封止樹脂7bによって緩和することができる。
In the surface
したがって、弾性表面波装置10は、弾性表面波素子2を上方に引き上げる応力を緩和することができるので、素子電極パッド3とはんだバンプ5との間または基板電極パッド
4とはんだバンプ5との間の剥がれを抑制することができる。
Therefore, since the surface
また、弾性表面波装置10は、第1の封止樹脂7aの内側壁面7aaが弾性表面波素子2の側面2dに接着しているので、弾性率の大きい第1の封止樹脂7aで弾性表面波素子2の側面2dを保持することができる。これによって、弾性表面波装置10は、回路配線基板1に実装される際に、上面または側面からの圧力に対して弾性表面波素子2が第1の封止樹脂7aによって保護される。これによって、弾性表面波装置10は、外部からの圧力に対して弾性表面波素子2の破損を抑制することができる。
Further, since the inner wall surface 7aa of the
弾性表面波素子2は、例えば、一方主面(下面)の複数の素子電極パッド3のいずれかを介して信号が入力され、入力された信号に所定の処理を行なって複数の素子電極パッド3のいずれかから信号を出力する。また、弾性表面波素子2は、複数の素子電極パット3が素子基板2aの一方主面(下面)に適宜な数で設けられており、素子電極パッド3は、形状、数、形成位置および役割等が弾性表面波素子2の内部の構成等に応じて適宜に設定される。
In the surface
また、弾性表面波素子2は、図1に示すように、保護膜2cが素子基板2aの一方主面に機能体2bを覆うように設けられ、また、配線パターン6上に素子電極パッド3の形成領域が露出するように設けられている。すなわち、保護膜2cは、素子電極パッド3の形成領域を除いて、素子基板2aの下面の概ね全面にわたって設けられている。素子電極パッド3は、保護膜2cから露出している配線パターン6上に設けられている。
Further, as shown in FIG. 1, the surface
具体的には、保護膜2cは、例えば、CVD(Chemical Vapor Deposition)法または
スパッタリング法を用いて機能体2bおよび配線パターン6を覆うように素子基板2a上に設けられる。そして、周知のフォトリソグラフィー法等を用いて配線パターン6上に設けられた保護膜2cを取り除いて配線パターン6上に素子電極パッド3の形成領域を露出させる。例えば、スパッタリング法を用いて保護膜2cから露出している配線パターン6上に金属層を設けることによって、素子電極パッド3が保護膜2cから露出している配線パターン6上に設けられる。
Specifically, the
保護膜2cは、例えば、酸化珪素、酸化アルミニウムまたは窒化珪素等の絶縁材料からなる。保護膜2cの厚みは、例えば、5(nm)〜30(nm)である。
The
弾性表面波素子2は、機能体2bおよび機能体2bに接続された配線パターン6が導電層によって構成されており、例えば、同一の導電材料によって、機能体2bおよび配線パターン6の導電層は、同時に素子基板2a上に形成することができる。導電層は、いずれも、AlまたはAl合金(例えば、Al−Cu系、Al−Si−Cu系またはAl−Ti系)、CuまたはCu合金(例えば、Cu−Mg系またはCu−Ti系)、AgまたはAg合金(例えば、Ag−Mg系またはAg−Ti系)等の金属材料を用いることができる。また、導電層は、単一の導電材料で構成された単一層であってよく、また、複数の導電材料を積層して構成された積層体であってもよい。機能体2bおよび配線パターン6は、一部が異なる導電材料によって形成されていてもよい。機能体2bおよび配線パターン6は、厚みが、例えば、100(nm)〜500(nm)である。
In the surface
素子電極パッド3は、図2に示すように、配線パターン6と同様に、例えば、AlまたはAl合金(例えば、Al−Cu系、Al−Si−Cu系またはAl−Ti系)等の金属材料からなる導電層により構成されており、はんだバンプ5との接合性の向上を目的として、導電層の表面に、バリアメタル層が形成されている。バリアメタル層は、例えば、スパッタリング法を用いて、クロム(Cr)層、ニッケル(Ni)層およびその上から金(Au)層が形成されている。
As shown in FIG. 2, the
機能体2bおよび配線パターン6は、以下のようにして素子基板2a上に設けられる。具体的には、まず、スパッタリング法または蒸着法等の薄膜形成法を用いて、素子基板2aの一方主面(下面)上に機能体2bおよび配線パターン6となる金属層(導電層)が形成される。次に、形成された金属層に対して、周知のフォトリソグラフィー法等を用いてパターニングを行なうことで、機能体2bおよび配線パターン6を形成することができる。
The
また、上述のように、例えば、CVD(Chemical Vapor Deposition)法を用いて、保
護層2cを機能体2bおよび配線パターン6を覆うように素子基板2a上に形成する。そして、形成された保護膜2cに対して周知のフォトリソグラフィー法等を用いて、素子電極パッド3が形成される領域の保護膜2cを取り除く。すなわち、素子電極パッド3が形成される領域の配線パターン6上の保護膜2cを取り除く。
Further, as described above, the
さらに、素子電極パッド3は、例えば、スパッタリング法を用いて配線パターン6上に素子電極パッド3となる金属層(導電層)が形成される。次に、形成された金属層に対して、周知のフォトリソグラフィー法等を用いて、パターニングを行なうことで、素子電極パッド3を形成することができる。これによって、配線パターン6上に素子電極パッド3が設けられる。また、基板電極パッド4は、厚みが、例えば、1(μm)〜25(μm)である。
Furthermore, the
また、弾性表面波素子2は、素子基板2aの厚みが、例えば、50(μm)〜400(μm)であり、また、平面視における長辺および短辺の長さが、例えば、0.4(mm)〜3(mm)である。なお、素子基板2aの厚みおよび平面視における長辺および短辺の長さは、適宜な厚みおよび長さとすることができる。
In the surface
弾性表面波装置10は、弾性表面波素子2が回路配線基板1の上面に素子基板2aの一方主面(素子基板2aの下面)を対向させて実装されている。また、回路配線基板1は、素子基板2aの一方主面と対向する主面(上面)上に複数の基板電極パッド4が設けられており、基板電極パッド4は、対応する各々の素子電極パッド3にはんだバンプ5を介して電気的に接続される。
In the surface
また、弾性表面波素子2は、素子基板2aが回路配線基板1の表面上(上面側)に回路配線基板1の表面との間に対向空間Sを形成するように対向して配置されている。このように、素子電極パッド3および基板電極パッド4は、素子基板2aと回路配線基板1との間に対向空間Sを有するようにはんだバンプ5を介して電気的に接続されている。はんだバンプ5は、例えば、Sn−Ag系、Sn−Ag−Cu系またはSn―Bi系等のはんだ材料、あるいは、Pbを含む高融点のはんだ材料からなる。弾性表面波装置10は、はんだバンプ5の厚みが、例えば、10(μm)〜100(μm)でり、回路配線基板1と素子基板2a(保護膜2cを含む)との間隔が、例えば、10(μm)〜130(μm)である。
The surface
このように、弾性表面波素子2は、素子基板2aの一方主面に機能体2bが設けられており、弾性表面波装置10は、弾性表面波素子2が素子基板2aの一方主面(機能体2b)と回路配線基板1の主面との間に振動のための対向空間Sを有するように回路配線基板1上に搭載されている。
As described above, the surface
素子基板2aは、圧電性基板であり、図1および図2に示すように、概ね薄型の直方体形状に形成されている。素子基板2aは、例えば、タンタル酸リチウム単結晶またはニオブ酸リチウム単結晶等の圧電性を有する単結晶の基板によって構成されている。素子基板
2aの平面形状および各種寸法は適宜に設定されてよい。素子基板2aは、例えば、平面視において四角形状であり、厚さが、例えば、一定であり、適宜に設定され、例えば、50(μm)〜300(μm)であり、また、平面視における長辺および短辺の長さは、例えば、0.5(mm)〜1.5(mm)である。また、素子基板2aは、いわゆる貼り合わせ基板で構成されていてもよい。
The
弾性表面波素子2は、図1および図2に示すように、複数の機能体2bが素子基板2aの一方主面(下面)に設けられており、機能体2bは、例えば、周知のIDT(Inter Digital transducer)電極2b1および2つの反射器2b2であり、いわゆるSAW共振子である。
As shown in FIGS. 1 and 2, the surface
IDT電極2b1は、図2に示すように、互いに噛み合うように(複数の電極指が互い
に交互するように)配置された一対の櫛歯電極を有している。IDT電極2b1の各櫛歯
電極は、バスバーと、バスバーからバスバーの長手方向に直交する方向に延びる複数の電極指とを有している。複数の電極指のピッチは概ね一定である。実際には、IDT電極2b1は、これより多くの電極指を有するように設けられていてもよい。
As shown in FIG. 2, the
また、反射器2b2は、図2に示すように、IDT電極2b1を両側から挟むように設けられており、一対のバスバーと、一対のバスバー間において延びる複数の電極指とを有している。この複数の電極指のピッチは概ね一定であるとともに、IDT電極2b1の複数の電極指のピッチと概ね同一である。 As shown in FIG. 2, the reflector 2b2 is provided so as to sandwich the IDT electrode 2b1 from both sides, and has a pair of bus bars and a plurality of electrode fingers extending between the pair of bus bars. The pitch of the plurality of electrode fingers is substantially constant and is substantially the same as the pitch of the plurality of electrode fingers of the IDT electrode 2b1.
弾性表面波素子2は、図2に示すように、素子基板2aに配線パターン6が形成されており、配線パターン7はIDT電極2b1の一方のバスバーから延出して設けられている。このように、配線パターン7は、IDT電極2b1から機能体2bの周辺の素子電極パッド3に向かって延出するように形成されている。配線パターン7は、IDT電極2b1への電気信号の入出力の経路となり、素子電極パッド3は、配線パターン6b上に設けられており、配線パターン6に電気的に接続されている。すなわち、配線パターン6は、機能体2bと素子電極パッド3との間を電気的に接続している。
As shown in FIG. 2, the surface
回路配線基板1は、図1に示すように、素子基板2aの一方主面(下面)に対向するように配置されており、表面(上面)に基板電極パッド4が設けられ、下面に下面導体層1cが設けられ、内部に内部導体層1bが設けられている。回路配線基板1は、表面(上面)の基板電極パッド4と内部導体層1bとが貫通導体層1aを介して電気的に接続されており、また、内部導体層1bと下面導体層1cとが貫通導体層1aを介して電気的に接続されている。また、基板電極パッド4は、厚みが、例えば、5(μm)〜15(μm)である。
As shown in FIG. 1, the
回路配線基板1は、図1に示すように、例えば、概ね薄型の直方体形状に形成されている。また、回路配線基板1は、例えば、酸化アルミニウム質焼結体、窒化アルミニウム質焼結体、ムライト質焼結体、炭化珪素質焼結体またはガラスセラミック焼結体等のセラミック材料が用いられる。あるいは、回路配線基板1は、ポリイミド樹脂、シアネート樹脂、エポキシ樹脂またはポリフェニレンエーテル樹脂等の有機樹脂材料が用いられる。また、セラミックまたはガラス等の無機材料をエポキシ樹脂等の有機樹脂材料に混合させてなる複合材料を用いることもできる。また、回路配線基板1は、平面視における長辺および短辺の長さが、例えば、30(mm)〜300(mm)である。
As shown in FIG. 1, the
また、基板電極パッド4は、はんだバンプ5との接合性の向上を目的として、表面に、例えば、めっき層形成法を用いて、ニッケル(Ni)層およびその上から金(Au)層が形成されている。
Further, the
回路配線基板1は、一般的な配線基板の製造方法と同様の製造方法を用いて製造することができる。回路配線基板1の製造方法の一例を以下に示す。本実施形態では、回路配線基板1は、第1の配線基板と第2の配線基板とからなる2層で構成される場合を示しており、例えば、上側の第1の配線基板と下側の第2の配線基板とを積層して製造することができる。
The
回路配線基板1は、まず、下側の第2の配線基板の下面に周知の印刷法またはフォトリソグラフィー法等を用いて下面導体層1cが、例えば、銅等の金属材料で形成される。そして、この第2の配線基板は、上面からレーザー加工、ドリル加工または金型加工等を用いて第2の配線基板を貫通する貫通孔が下面導体層1c上に形成される。次に、第2の配線基板は、周知の印刷法またはフォトリソグラフィー法等を用いて、例えば、銅等の金属材料で貫通孔に貫通導体層1aが形成されるとともに上面に内部導体層1bが形成される。そして、第2の配線基板の上面に第1の配線基板を積層して、上述の製造工程を経ることによって、2層からなる回路配線基板1が得られる。
In the
弾性表面波装置10は、素子側電極パッド3と基板側電極パッド4とをはんだバンプ5を介して電気的に接合される。
In the surface
例えば、素子側電極パッド3または基板側電極パッド4上にはんだバンプ5となるはんだ材料をはんだマスク等を用いたスクリーン印刷を用いて予め形成する。そして、最適に制御されたリフロー炉を通過させてはんだボールを形成し、その後、洗浄する。例えば、基板側電極パッド4上にはんだボールを形成した場合には、弾性表面波素子2の素子側電極パッド3をはんだボールに対して位置合わせを行ない、例えば、加重を加え、リフロー炉を通過させてはんだ接合を行なう。これによって、素子側電極パッド3と基板側電極パッド4とがはんだバンプ5を介して電気的に接合され、弾性表面波素子2が回路配線基板1上に搭載される。
For example, a solder material to be the
また、例えば、素子側電極パッド3または基板側電極パッド4上にはんだバンプ5となるはんだ材料をはんだマスク等を用いたスクリーン印刷を用いて予め形成する。そして、例えば、基板側電極パッド4上にはんだ材料を形成した場合には、弾性表面波素子2の素子側電極パッド3を形成したはんだ材料に対して位置合わせを行ない密着させ、最適に制御されたリフロー炉を通過させてはんだ接合を行ない、洗浄する。これによって、素子側電極パッド3と基板側電極パッド4とがはんだバンプ5を介して電気的に接合され、弾性表面波素子2が回路配線基板1上に搭載される。
Further, for example, a solder material that becomes the
また、弾性表面波装置10は、封止樹脂7が弾性表面波素子2の上面(素子基板2aの一方主面とは反対側の主面)および弾性表面波素子2の側面を覆うように設けられる。また、封止樹脂7の厚みは、例えば、0.2(mm)〜0.8(mm)である。
The surface
第1の封止樹脂7aは、回路配線基板1上に、スクリーン印刷法を用いて設けることができる。また、第1の封止樹脂7aは、予め第1の封止樹脂7aの形状に形成された封止樹脂シートを回路配線基板1上に圧着することによって設けることができる。同様に、第2の封止樹脂7bは、スクリーン印刷法を用いて第1の封止樹脂7a上に設けることができる。また、第2の封止樹脂7bは、予め第2の封止樹脂7bの形状に形成された封止樹脂シートを第1の封止樹脂7a上に圧着することによって設けることができる。
The
また、弾性表面波装置10Bは、図4に示すように、2個の弾性表面波素子2からなる構成である。弾性表面波装置10Bは、回路配線基板1上に2個の弾性表面波素子2がそれぞれ離れて設けられており、回路配線基板1上に2個の弾性表面波素子2がそれぞれは
んだバンプ5を介して実装されている。このように、弾性表面波装置10Bは、2個の弾性表面波素子2で構成されていてもよい。
Further, the surface
弾性表面波装置10Bは、弾性表面波装置10と同様に、第2の封止樹脂7bの下面7baが弾性表面波素子2の側面2dの中心Xよりも下方に位置するように設けられ、第2の封止樹脂7bが弾性表面波素子2の側面2dに接着している。2個の弾性表面波素子2は、例えば、10(μm)〜150(μm)の間隔をおいて離れて設けられている。このように、弾性表面波装置10Bは、2個の弾性表面波素子2で構成されており、例えば、一方の弾性表面波素子2が送信用弾性表面波素子であり、他方の弾性表面波素子2が受信用弾性表面波素子である。
Similar to the surface
図4(b)は、弾性表面波装置10Bにおいて弾性表面波素子2と第1の封止樹脂7aとの位置関係を示している。第1の封止樹脂7aは、枠状に設けられ、2個の弾性表面波素子2を取り囲んで、内側壁面7aaが弾性表面波素子2の側面2dに接して位置している。第1の封止樹脂7aは、内側壁面7aaに対向する弾性表面波素子2の側面2dに接着している。このように、図4に示すように、弾性表面波装置10Bは、弾性表面波素子2の側面2dのうちの3つの側面2dに第1の封止樹脂7aの内側壁面7aaが接して位置している。そして、第1の封止樹脂7aは、内側壁面7aaに対向する弾性表面波素子2の3つの側面2dに接着している。
FIG. 4B shows the positional relationship between the surface
弾性表面波装置10Bは、弾性表面波装置10と同様に、弾性表面波素子2を上方に引き上げる応力を緩和することができるので、素子電極パッド3とはんだバンプ5との間または基板電極パッド4とはんだバンプ5との間の剥がれを抑制することができる。
Similar to the surface
本発明は、上述の弾性表面波装置10および弾性表面波装置10Bに限定されるものではなく、本発明の要旨を逸脱しない範囲において種々の変更および改良等が可能である。他の実施の形態について以下に説明する。なお、他の実施の形態に係る弾性表面波装置のうち、実施の形態1に係る弾性表面波装置10と同様な部分については、同一の符号を付して適宜説明を省略する。
The present invention is not limited to the surface
<実施の形態2>
本発明の実施の形態2に係る弾性表面波装置10Aについて、図3を参照しながら以下に説明する。
<
A surface
弾性表面波素子10Aは、図3に示すような構成であり、弾性表面波装置10とは第1の封止樹脂7aおよび第2の封止樹脂7bの配置が異なっており、他の構成については同じである。第1の封止樹脂7aは、内側壁面7aaが弾性表面波素子2の側面2dから離れて位置しており、第2の封止樹脂7bは、弾性表面波素子2の側面2dと内側壁面7aaとの間にも設けられている。第2の封止樹脂7bは、弾性表面波素子2の側面2dにわたって設けられている。
The surface
第2の封止樹脂7bは、第1の封止樹脂7aの内側壁面7aaに対向する弾性表面波素子2の側面2dにも接着している。すなわち、第1の封止樹脂7aは、弾性表面波素子2の側面2dから離れて設けられており、第2の封止樹脂7bは、第1の封止樹脂7aの内側壁面7aaと弾性表面波素子2の側面2dとの間の隙間に入り込むように設けられ、第1の封止樹脂7aの内側壁面7aaに対向する弾性表面波素子2の側面2dにも接着している。第1の封止樹脂7aは、内側壁面7aaが弾性表面波素子2の側面2dから、例えば、5(μm)〜100(μm)離れて位置している。
The
図3(a)に示すように、弾性表面波素子2の厚み方向において、第2の封止樹脂7b
は、下面7baが素子基板2aの側面2dの中心Xより下方に位置するように設けられ、第1の封止樹脂7aよりも小さい弾性率を有しており、弾性表面波素子2の側面2dに接着している。このように、弾性表面波素子2の厚み方向において、第2の封止樹脂7bは、下面7baが弾性表面波素子2の側面2dの中心Xよりも下方に位置するように設けられている。すなわち、第1の封止樹脂7aは、上面が弾性表面波素子2の側面2dの中心Xよりも下方に位置するように設けられている。図3に示すように、第1の封止樹脂7aの上面と素子基板2aの側面2dの中心Xとの距離H2は、例えば、0(μm)<H2<200(μm)である。
As shown in FIG. 3A, in the thickness direction of the surface
Is provided so that the lower surface 7ba is positioned below the center X of the
弾性表面波装置10Aは、第2の封止樹脂7bが第1の封止樹脂7aよりも小さい弾性率を有しており、この第2の封止樹脂7bが弾性表面波素子2の側面2dの中央部分を含んで全部を覆うように接着しているので、封止樹脂7が熱膨張する際に生じる弾性表面波素子2を上方に引き上げる応力を第2の封止樹脂7bによってさらに緩和することができる。
In the surface
したがって、弾性表面波装置10Aは、弾性表面波素子2を上方に引き上げる応力を緩和することができるので、素子電極パッド3とはんだバンプ5との間または基板電極パッド4とはんだバンプ5との間の剥がれをさらに抑制することができる。
Therefore, the surface
また、弾性表面波装置10Cは、図5に示すように、弾性表面波装置10Bと同様に、回路配線基板1上に2個の弾性表面波素子2がそれぞれ離れて設けられており、回路配線基板1に2個の弾性表面波素子2がそれぞれはんだバンプを介して実装されている。このように、弾性表面波装置10Cは、2個の弾性表面波素子2で構成されていてもよい。
As shown in FIG. 5, the surface
弾性表面波装置10Cは、弾性表面波装置10Aと同様に、第2の封止樹脂7bの下面7baが弾性表面波素子2の側面2dの中心Xよりも下方に位置するように設けられ、第2の封止樹脂7bが弾性表面波素子2の側面2dの全部にわたって接着している。
Similar to the surface
図5(b)は、弾性表面波装置10Cにおいて弾性表面波素子2と第1の封止樹脂7aとの位置関係を示している。第1の封止樹脂7aは、枠状に設けられ、弾性表面波素子2を取り囲んで、内側壁面7aaが弾性表面波素子2の側面2dから離れて位置しており、第2の封止樹脂7bは、弾性表面波素子2の側面2dと内側壁面7aaとの間にも設けられており、弾性表面波素子2の側面2dに接着している。このように、第2の封止樹脂7bは、弾性表面波素子2の側面2dにわたって設けられている。
FIG. 5B shows the positional relationship between the surface
弾性表面波装置10Cは、図5に示すように、弾性表面波素子2の側面2dのうち3つの側面2dから第1の封止樹脂7aの内側壁面7aaが離れて位置している。そして、第2の封止樹脂7bは、弾性表面波素子2の側面2dに接着している。
In the surface
弾性表面波装置10Cは、弾性表面波装置10Aと同様に、弾性表面波素子2を上方に引き上げる応力をさらに緩和することができるので、素子電極パッド3とはんだバンプ5との間または基板電極パッド4とはんだバンプ5との間の剥がれをさらに抑制することができる。
The surface
本発明は、上述した実施の形態に特に限定されるものではなく、本発明の範囲内で種々の変更および改良が可能である。 The present invention is not particularly limited to the above-described embodiments, and various changes and improvements can be made within the scope of the present invention.
1 回路配線基板
1a 貫通導体層
1b 内部導体層
1c 下面導体層
2 弾性表面波素子
2a 素子基板
2b 機能体
2c 保護膜
2d 側面
3 素子電極パッド
4 基板電極パッド
5 はんだバンプ
6 配線パターン
7 封止樹脂
7a 第1の封止樹脂
7aa 内側壁面
7b 第2の封止樹脂
7ba 下面
10、10A、10B、10C 弾性表面波装置
S 対向空間
DESCRIPTION OF
Claims (1)
該回路配線基板の表面に、一方主面を対向させてはんだバンプを介して実装された弾性表面波素子と、
該弾性表面波素子の側面および前記回路配線基板に接着しているとともに、前記回路配線基板の前記表面と前記弾性表面波素子の前記一方主面との間の対向空間を封止する封止樹脂とを備えており、
前記封止樹脂は、前記回路配線基板上に前記弾性表面波素子を取り囲むように設けられている枠状の第1の封止樹脂と前記弾性表面波素子の他方主面および前記第1の封止樹脂の上方に位置する前記弾性表面波素子の前記側面を覆うように前記第1の封止樹脂上に設けられており、前記第1の封止樹脂よりも小さい弾性率を有する第2の封止樹脂とを含んでおり、
前記第1の封止樹脂は、内側壁面が前記弾性表面波素子の前記側面から離れて位置しており、前記第2の封止樹脂は、前記弾性表面波素子の厚み方向において前記第1の封止樹脂の上面に対向する下面が前記弾性表面波素子の前記側面の中心よりも下方に位置するとともに、前記弾性表面波素子の前記側面と前記第1の封止樹脂の前記内側壁面との間にも設けられており、前記弾性表面波素子の前記側面に接着していることを特徴とする弾性表面波装置。 A circuit wiring board;
A surface acoustic wave element mounted on the surface of the circuit wiring board via a solder bump with one main surface facing the surface,
A sealing resin that adheres to a side surface of the surface acoustic wave element and the circuit wiring board and seals a facing space between the surface of the circuit wiring board and the one main surface of the surface acoustic wave element. And
The sealing resin includes a frame-shaped first sealing resin provided on the circuit wiring board so as to surround the surface acoustic wave element, the other main surface of the surface acoustic wave element, and the first sealing. The second sealing resin is provided on the first sealing resin so as to cover the side surface of the surface acoustic wave element located above the stop resin, and has a smaller elastic modulus than that of the first sealing resin. Sealing resin,
In the first sealing resin, an inner wall surface is located away from the side surface of the surface acoustic wave element, and the second sealing resin is the first sealing resin in the thickness direction of the surface acoustic wave element. The lower surface facing the upper surface of the sealing resin is located below the center of the side surface of the surface acoustic wave element, and the side surface of the surface acoustic wave element and the inner wall surface of the first sealing resin A surface acoustic wave device which is also provided in between and is bonded to the side surface of the surface acoustic wave element.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2016060312A JP6556081B2 (en) | 2016-03-24 | 2016-03-24 | Surface acoustic wave device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2016060312A JP6556081B2 (en) | 2016-03-24 | 2016-03-24 | Surface acoustic wave device |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2017175427A JP2017175427A (en) | 2017-09-28 |
JP6556081B2 true JP6556081B2 (en) | 2019-08-07 |
Family
ID=59972400
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2016060312A Active JP6556081B2 (en) | 2016-03-24 | 2016-03-24 | Surface acoustic wave device |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP6556081B2 (en) |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN110114870B (en) | 2016-12-28 | 2023-07-21 | 株式会社村田制作所 | Circuit module |
JP7229135B2 (en) | 2019-09-26 | 2023-02-27 | 京セラ株式会社 | electronic device |
JP7252871B2 (en) * | 2019-09-26 | 2023-04-05 | 京セラ株式会社 | SUBSTRATE STRUCTURE AND ELECTRONIC DEVICE USING SUBSTRATE STRUCTURE |
Family Cites Families (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2786734B2 (en) * | 1990-09-28 | 1998-08-13 | 株式会社東芝 | Semiconductor device |
JP4131149B2 (en) * | 2002-08-30 | 2008-08-13 | エプソントヨコム株式会社 | Manufacturing method of surface mount type SAW device |
JP4779581B2 (en) * | 2005-11-08 | 2011-09-28 | パナソニック株式会社 | Electronic component package |
WO2013014869A1 (en) * | 2011-07-25 | 2013-01-31 | 株式会社村田製作所 | Electronic component, manufacturing method for same, as well as compound module provided with electronic component and manufacturing method for same |
JP6393092B2 (en) * | 2013-08-07 | 2018-09-19 | 日東電工株式会社 | Hollow type electronic device sealing resin sheet and method for producing hollow type electronic device package |
WO2015198911A1 (en) * | 2014-06-26 | 2015-12-30 | ソニー株式会社 | Semiconductor device and method for manufacturing semiconductor device |
-
2016
- 2016-03-24 JP JP2016060312A patent/JP6556081B2/en active Active
Also Published As
Publication number | Publication date |
---|---|
JP2017175427A (en) | 2017-09-28 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US10917069B2 (en) | Electronic component | |
WO2015098793A1 (en) | Electronic component module | |
JP6288111B2 (en) | Elastic wave filter device | |
JP6106404B2 (en) | Electronic component module | |
JP6963445B2 (en) | Electronic components | |
JP2012151698A (en) | Elastic wave device | |
JP6556081B2 (en) | Surface acoustic wave device | |
JP5797356B2 (en) | Elastic wave device and elastic wave module | |
KR102163886B1 (en) | Elastic wave device | |
WO2012050016A1 (en) | Elastic surface wave device | |
JP2018160829A (en) | Surface acoustic wave device | |
JP6166190B2 (en) | Elastic wave device and elastic wave device | |
KR102295454B1 (en) | Electronic components and modules having the same | |
JP6356625B2 (en) | Surface acoustic wave device | |
JP2014230079A (en) | Surface acoustic wave device | |
US11233026B2 (en) | Electronic component | |
JP2014216971A (en) | Surface acoustic wave device | |
JP6567982B2 (en) | Surface acoustic wave device and surface acoustic wave device using the same | |
JP6352844B2 (en) | Multi-circuit circuit board and surface acoustic wave device | |
WO2019044309A1 (en) | Elastic wave device and elastic wave module equipped with same | |
JP2013012720A (en) | Electronic apparatus | |
JP6068220B2 (en) | Manufacturing method of electronic parts | |
JP6747901B2 (en) | Substrate for mounting electronic element and electronic device | |
JP6130162B2 (en) | Manufacturing method of electronic parts | |
JP3847219B2 (en) | Wiring board |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20180810 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20190411 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20190416 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20190521 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20190606 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20190709 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6556081 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |