JP6551301B2 - Electronic device and method of manufacturing electronic device - Google Patents
Electronic device and method of manufacturing electronic device Download PDFInfo
- Publication number
- JP6551301B2 JP6551301B2 JP2016100856A JP2016100856A JP6551301B2 JP 6551301 B2 JP6551301 B2 JP 6551301B2 JP 2016100856 A JP2016100856 A JP 2016100856A JP 2016100856 A JP2016100856 A JP 2016100856A JP 6551301 B2 JP6551301 B2 JP 6551301B2
- Authority
- JP
- Japan
- Prior art keywords
- electrode
- main surface
- hole
- pad portion
- electronic device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000004519 manufacturing process Methods 0.000 title claims description 18
- 239000000758 substrate Substances 0.000 claims description 50
- 239000002184 metal Substances 0.000 claims description 38
- 238000002844 melting Methods 0.000 claims description 31
- 230000008018 melting Effects 0.000 claims description 31
- 239000007769 metal material Substances 0.000 claims description 27
- 229910000679 solder Inorganic materials 0.000 claims description 7
- 239000007790 solid phase Substances 0.000 claims description 7
- 238000000034 method Methods 0.000 claims description 6
- 229910045601 alloy Inorganic materials 0.000 claims description 4
- 239000000956 alloy Substances 0.000 claims description 4
- 238000009792 diffusion process Methods 0.000 claims description 4
- 238000001816 cooling Methods 0.000 claims 1
- 238000003475 lamination Methods 0.000 claims 1
- 239000010410 layer Substances 0.000 description 9
- 239000004065 semiconductor Substances 0.000 description 5
- BOTDANWDWHJENH-UHFFFAOYSA-N Tetraethyl orthosilicate Chemical compound CCO[Si](OCC)(OCC)OCC BOTDANWDWHJENH-UHFFFAOYSA-N 0.000 description 4
- 238000001312 dry etching Methods 0.000 description 3
- 239000011229 interlayer Substances 0.000 description 3
- 238000010030 laminating Methods 0.000 description 3
- 238000003825 pressing Methods 0.000 description 3
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 239000000155 melt Substances 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 description 2
- 229910010271 silicon carbide Inorganic materials 0.000 description 2
- 239000000853 adhesive Substances 0.000 description 1
- 230000001070 adhesive effect Effects 0.000 description 1
- 239000000470 constituent Substances 0.000 description 1
- 238000005304 joining Methods 0.000 description 1
- 230000007257 malfunction Effects 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/12—Mountings, e.g. non-detachable insulating substrates
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/11—Printed elements for providing electric connections to or between printed circuits
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
- H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Power Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)
- Electric Connection Of Electric Components To Printed Circuits (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Wire Bonding (AREA)
Description
本発明は、電子装置、および電子装置の製造方法に関するものである。 The present invention, electronic device, a method of manufacturing a contact and an electronic device.
従来より、例えば、電子部品として、基板に孔部が形成され、当該孔部に電極が埋め込まれたものが提案されている(例えば、特許文献1参照)。なお、電極は、少なくとも一部が孔部から露出するように配置され、露出されている部分にて外部回路との電気的な接続が図れるようになっている。 Conventionally, for example, as an electronic component, one in which a hole is formed in a substrate and an electrode is embedded in the hole has been proposed (see, for example, Patent Document 1). Note that the electrodes are disposed so that at least a part is exposed from the hole, and an electrical connection with an external circuit can be achieved at the exposed part.
このような電子部品は、基板に孔部を形成した後、孔部内に電極を構成する金属材料を溶融した溶融金属を充填し、当該溶融金属を固化して電極を形成することで構成される。なお、電極は、溶融金属を充填して固化することで形成されるため、融点の低いはんだ等の金属材料で構成される。 Such an electronic component is configured by forming a hole in a substrate and then filling the hole with a molten metal obtained by melting a metal material constituting the electrode, solidifying the molten metal to form an electrode. . In addition, since an electrode is formed by filling and solidifying a molten metal, it is comprised with metal materials, such as solder with a low melting | fusing point.
ところで、このような電子部品は、パッド部が形成された被実装部材上に、パッド部と電極とが電気的に接続されるように搭載されて用いられる。しかしながら、上記電子部品は、電極が融点の低い金属材料で構成されているため、電子部品を被実装部材に搭載する際や使用環境等により、電極を構成する金属材料が再び溶融して孔部から流出してしまう可能性がある。 By the way, such an electronic component is used by being mounted so that a pad part and an electrode may be electrically connected on the mounting member in which the pad part was formed. However, in the electronic component described above, since the electrode is made of a metal material having a low melting point, the metal material constituting the electrode is melted again due to the use environment when mounting the electronic component on a mounting member, etc. May be leaked from.
本発明は上記点に鑑み、孔部から電極を構成する金属材料が流出することを抑制できる電子装置、および電子装置の製造方法を提供することを目的とする。 The present invention has been made in view of the above point, can Ru electronic device to suppress the metallic material will flow out to form an electrode from the hole, and an object thereof is to provide a method of manufacturing a contact and an electronic device.
上記目的を達成するための請求項1では、電極(42)を有する電子部品(10)と、電極と電気的に接続されるパッド部(54)が形成された被実装部材(50)とを備える電子装置において、電子部品は、第1主面(11a)および第1主面と反対側の第2主面(11b)を有する主基板(11)を備える構成部材(12)と、構成部材に形成された、主基板の第2主面側が開口部とされていると共に第1主面側が底部とされた孔部(40)に配置され、金属材料で構成されている電極と、を備え、被実装部材は、パッド部が基板の第2主面と対向する一面(51a)側に形成された被実装基板(51)を有し、電極とパッド部との間には、孔部における開口部を閉塞すると共に電極と電気的に接続され、かつ電極を構成する金属材料よりも融点の高い金属材料で構成された蓋部(60)が形成され、電極とパッド部とは、蓋部を介して電気的に接続されており、蓋部は、電極を構成する金属原子と、パッド部を構成する金属原子とが固相拡散することで構成された合金層とされている。 In claim 1 for achieving the above object, an electronic component (10) having an electrode (42) and a mounted member (50) having a pad portion (54) electrically connected to the electrode are provided. In the electronic device, the electronic component includes a component (12) including a main substrate (11) having a first main surface (11a) and a second main surface (11b) opposite to the first main surface, and a component And an electrode made of a metal material and disposed in a hole (40) having an opening on the second main surface side of the main substrate and a bottom on the first main surface side. The mounting member has a mounting substrate (51) formed on the side (51a) where the pad portion faces the second main surface of the substrate, and a hole is formed between the electrode and the pad portion. A metal material that closes the opening, is electrically connected to the electrode, and constitutes the electrode. Also formed lid portion configured with a higher metal material melting point (60), the electrode and the pad portion are electrically connected through the lid portion, the lid portion includes a metal atom constituting the electrode The alloy layer is formed by solid phase diffusion of metal atoms constituting the pad portion .
これによれば、電子装置が電極を構成する金属材料の融点以上の温度で使用される場合等において、電極が溶融して孔部から流出することを抑制できる。 According to this, when the electronic device is used at a temperature equal to or higher than the melting point of the metal material constituting the electrode, it is possible to suppress the electrode from melting and flowing out from the hole.
そして、請求項3では、電極(42)を有する電子部品(10)と、電極と電気的に接続されるパッド部(54)が形成された被実装部材(50)とを備える電子装置の製造方法において、第1主面(11a)および第1主面と反対側の第2主面(11b)を有する主基板(11)を備える構成部材(12)を用意することと、構成部材に対し、主基板の第2主面側が開口部となると共に主基板の第1主面側が底部となる孔部(40)を形成することと、孔部に溶融金属を充填し、当該溶融金属を冷却することで孔部に電極を形成することと、一面(51a)を有し、当該一面側にパッド部が形成された被実装基板(51)を有する被実装部材を用意することと、電極とパッド部とが電気的に接続されるように、被実装部材上に電子部品を搭載することと、を行い、被実装部材に電子部品を搭載することでは、電極のうちの主基板の第2主面側から露出する部分とパッド部とが当接するように、被実装部材上に電子部品を搭載して積層体(70)を構成することと、電極を構成する金属材料の融点未満の温度に維持しつつ、被実装部材と電子部品との積層方向に積層体を加圧することにより、電極を構成する金属原子とパッド部を構成する金属原子とを固相拡散させて孔部における第2主面側の開口部を閉塞する蓋部(70)を形成しつつ、当該蓋部を介して電極とパッド部とを電気的、機械的に接続することを行うこととしている。 And in Claim 3 , manufacture of an electronic device provided with electronic parts (10) which have an electrode (42), and a mounting member (50) in which a pad part (54) electrically connected with an electrode was formed In a method, preparing a component (12) comprising a main substrate (11) having a first main surface (11a) and a second main surface (11b) opposite to the first main surface, and for the component Forming a hole (40) in which the second main surface side of the main substrate is an opening and the first main surface side of the main substrate is a bottom, and the hole is filled with molten metal to cool the molten metal Forming an electrode in the hole, preparing a mounting member having a mounting substrate (51) having a surface (51a) and having a pad portion on the surface, and an electrode The electronic component is mounted on the mounting member so that the pad portion is electrically connected. And mounting the electronic component on the mounting member, the portion of the electrode exposed from the second main surface side of the main substrate and the pad portion abut on the mounting member Mounting the electronic component to construct the laminate (70), and pressing the laminate in the stacking direction of the mounting member and the electronic component while maintaining the temperature below the melting point of the metal material constituting the electrode By solid-phase diffusing the metal atoms constituting the electrode and the metal atoms constituting the pad, thereby forming a lid (70) for closing the opening on the second main surface side in the hole, while the lid is concerned The electrode and the pad portion are electrically and mechanically connected via the via.
これによれば、電極よりも融点の高い金属材料で蓋部を形成しているため、電子装置が電極を構成する金属材料の融点以上の温度で使用される場合等において、電極が溶融して孔部から流出することを抑制できる。さらに、電極を構成する金属材料の融点未満の温度条件下において当該蓋部を形成するため、蓋部を形成する際に電極が溶融して孔部から流出することも抑制できる。また、電極を構成する金属材料の融点未満の温度に維持しつつ、被実装部材と電子部品との積層方向に積層体を加圧することにより、蓋部を形成することと、電極とパッド部とを電気的、機械的に接続することとを同一工程で行っているため、製造工程数が増加することを抑制できる。 According to this, since the lid portion is formed of a metal material having a melting point higher than that of the electrode, the electrode melts when the electronic device is used at a temperature higher than the melting point of the metal material constituting the electrode. Outflow from the hole can be suppressed. Furthermore, since the lid is formed under the temperature condition lower than the melting point of the metal material constituting the electrode, it is possible to suppress the electrode from melting and flowing out from the hole when the lid is formed. Further, forming a lid by pressing the laminate in the stacking direction of the mounting member and the electronic component while maintaining the temperature below the melting point of the metal material constituting the electrode, and forming the electrode and the pad Since electrical and mechanical connection are performed in the same step, it is possible to suppress an increase in the number of manufacturing steps.
なお、上記および特許請求の範囲における括弧内の符号は、特許請求の範囲に記載された用語と後述の実施形態に記載される当該用語を例示する具体物等との対応関係を示すものである。 Note that the reference numerals in parentheses in the above and the claims indicate the correspondence between the terms described in the claims and the concrete items and the like that exemplify the terms described in the embodiments described later. .
以下、本発明の実施形態について図に基づいて説明する。なお、以下の各実施形態相互において、互いに同一もしくは均等である部分には、同一符号を付して説明を行う。 Hereinafter, embodiments of the present invention will be described with reference to the drawings. In the following embodiments, parts that are the same as or equivalent to each other will be described with the same reference numerals.
(第1実施形態)
第1実施形態について図面を参照しつつ説明する。まず、本実施形態の電子装置の構造について説明する。本実施形態の電子装置は、図1に示されるように、電子部品10が被実装部材50に搭載されて構成されている。
First Embodiment
A first embodiment will be described with reference to the drawings. First, the structure of the electronic device of the present embodiment will be described. As the electronic device of this embodiment is shown by FIG. 1, the
電子部品10は、第1主面11aおよび当該第1主面11aと反対側の第2主面11bを有し、図示しないトランジスタ等の半導体素子が形成された主基板11を備えている。なお、本実施形態では、主基板11としてシリコン基板や炭化珪素基板等が用いられる。
The
そして、主基板11の第1主面11aには、配線層20が備えられている。本実施形態では、配線層20は、層間絶縁膜21内において、配線部22が主基板11の第1主面11aに対する法線方向に沿って積層された多層配線とされている。
A
なお、図1では、層間絶縁膜21を簡略して示しているが、実際には層間絶縁膜21は複数層の絶縁膜が積層されて構成されている。また、図1とは別断面において、各配線部22は、適宜貫通ビア電極等を介して互いに電気的に接続されていると共に、主基板11に形成された半導体素子と適宜貫通ビア電極等を介して電気的に接続されている。そして、本実施形態では、主基板11および配線層20にて構成部材12が構成されている。
Although FIG. 1 shows the
主基板11の第2主面11b側には、主面絶縁膜30が形成されている。なお、主面絶縁膜30は、TEOS(すなわち、Tetra ethyl ortho silicate)等で構成されている。
A main
そして、電子部品10には、主面絶縁膜30および主基板11を貫通して配線部22を露出させる孔部40が形成されている。つまり、構成部材12には、主基板11の第2主面11b側が開口部とされていると共に第1主面11a側が底部とされた孔部40が形成されている。以下では、配線部22のうちの孔部40にて露出される配線部22を接続配線部22aとして説明する。そして、孔部40には、側面に側面絶縁膜41が形成されている共に、側面絶縁膜41を介して電極42が埋め込まれている。本実施形態では、側面絶縁膜41は、TEOS等で構成され、電極42は、はんだで構成されている。
The
被実装部材50は、一面51aを有し、当該一面51a側に配線部52が形成された被実装基板51を有している。なお、本実施形態では、被実装基板51としてシリコン基板や炭化珪素基板等が用いられる。そして、被実装基板51の一面51a上には、配線部52を露出させるコンタクトホール53aが形成された一面絶縁膜53が配置されていると共に、コンタクトホール53aを介して配線部52と電気的に接続されるパッド部54が形成されている。
The mounted
パッド部54は、電子部品10に備えられた電極42を構成する金属材料より融点が高い金属材料を用いて構成され、例えば、Ni膜、Ti膜、TiW膜、Cu膜のいずれか1つの金属膜、またはこれらの金属膜が複数積層されることで構成されている。
The
そして、電子部品10は、電極42のうちの接続配線部22aと反対側の一端部(以下では、電極42の一端部という)が被実装部材50のパッド部54と電気的、機械的に接続されるように、被実装部材50に搭載されている。具体的には、電極42とパッド部54と界面には、孔部40を閉塞するように蓋部60が形成されている。言い換えると、電極42とパッド部54との界面には、電極42を孔部40から露出させないように蓋部60が形成されている。この蓋部60は、具体的には後述するが、電極42を構成する金属原子と、パッド部54を構成する金属原子とが固相拡散することで構成される合金層である。そして、電極42とパッド部54とは、当該蓋部60を介して電気的、機械的に接続されている。
In the
なお、蓋部60は、電極42を構成する金属原子とパッド部54を構成する金属原子とが固相拡散することで構成されるため、電極42より融点が高く、パッド部54より融点が低い合金層となる。
The
また、パッド部54は、被実装部材50と電子部品10との積層方向(以下では、単に積層方向という)から視たとき、当該パッド部54の外周に沿った長さが電極42の外周に沿った長さより長くされている。つまり、積層方向から視たとき、パッド部54は、電極42より平面形状(すなわち、面積)が大きくされている。言い換えると、積層方向から視たとき、パッド部54は電極42から突出している。
In the
以上が本実施形態における電子装置の構成である。次に、上記電子装置の製造方法について説明する。 The above is the configuration of the electronic device in this embodiment. Next, a method for manufacturing the electronic device will be described.
まず、図2(a)に示されるように、半導体素子が形成されている主基板11を用意した後、第1主面11a側に配線層20を形成することで構成部材12を用意する。なお、半導体素子および配線層20は、周知の半導体製造プロセスによって形成される。
First, as shown in FIG. 2A, after preparing the
次に、図2(b)に示されるように、主基板11の第2主面11b側に図示しないマスクを配置し、ドライエッチング等により、主基板11を貫通して接続配線部22aに達する孔部40を形成する。つまり、構成部材12に対し、主基板11の第2主面11b側が開口部となると共に、主基板11の第1主面11a側が底部となる孔部40を形成する。続いて、主基板11の第2主面11b側からTEOS等の絶縁膜を成膜する。これにより、孔部40の側面に側面絶縁膜41が形成されると共に、主基板11の第2主面11bに主面絶縁膜30が形成される。その後、絶縁膜は孔部40の底部にも成膜されるため、孔部40の底部に成膜された絶縁膜をドライエッチング等により除去し、再び孔部40から接続配線部22aを露出させる。
Next, as shown in FIG. 2B, a mask (not shown) is disposed on the side of the second
続いて、図2(c)に示されるように、孔部40に、接続配線部22aと電気的に接続される電極42を形成する。本実施形態では、電極42を次のように形成する。すなわち、まず、はんだを溶融した溶融金属中に図3(b)の工程まで行ったものを浸漬させ、孔部40内に溶融金属を流入させて充填する。その後、このものを引き上げて冷却し、孔部40内に充填された溶融金属を固化することで電極42を形成する。
Subsequently, as shown in FIG. 2C, an
なお、図2(c)の工程を行う前に、側面絶縁膜41上に溶融金属(すなわち、はんだ)の濡れ性が高い金属膜を形成し、溶融金属が孔部40内に流入し易くなるようにしてもよい。また、孔部40に電極42を形成する工程では、図3(b)の工程まで行ったものを溶融金属中に浸漬させる代わりに、溶融金属を孔部40に直接流し込み、その後に冷却することで電極42を形成するようにしてもよい。
Incidentally, before performing the step of FIG. 2C, a metal film having high wettability of molten metal (that is, solder) is formed on the side
次に、図3(a)に示されるように、ドライエッチング等により、主面絶縁膜30の厚さを全体的に薄くし、電極42の一端部を主面絶縁膜30から突出させる。
Next, as shown in FIG. 3A, the thickness of the main
続いて、図3(b)に示されるように、上記パッド部54等を有する被実装部材50を用意する。そして、電子部品10における主基板11の第2主面11bと被実装基板51の一面51aとが対向し、電極42の一端部とパッド部54とが当接するように、被実装部材50上に電子部品10を積層して積層体70を構成する。この際、上記のように、電極42の一端部を主面絶縁膜30から突出させているため、主面絶縁膜30が一面絶縁膜53と当接することにより、電極42とパッド部54とが当接しないことが抑制される。また、電極42およびパッド部54は、積層方向から視たとき、パッド部54の平面形状が電極42の平面形状より大きくされているため、位置ずれが発生したとしても電極42の一端部における先端部がパッド部54と当接しないことが抑制される。
Subsequently, as shown in FIG. 3B, a mounted
その後、図3(c)に示されるように、電極42とパッド部54との界面に孔部40を閉塞する蓋部60を形成しつつ、蓋部60を介して電極42とパッド部54とを電気的、機械的に接続することにより、図1に示す電子装置が製造される。
Thereafter, as shown in FIG. 3C, while forming a
具体的には、この工程では、電極42を構成する金属材料(すなわち、はんだ)における融点未満の温度に維持しつつ、積層方向に積層体70を加圧する。これにより、電極42を構成する金属原子とパッド部54を構成する金属原子とが固相拡散されて蓋部60が形成され、蓋部60を介して電極42とパッド部54とが電気的、機械的に接続される。なお、図3(c)の工程では、孔部40を閉塞する蓋部60が形成されるように、加圧条件等が調整される。言い換えると、上記各工程では、図3(c)の工程にて孔部40を閉塞する蓋部60が形成されるように、電極42の平面形状や突出量等も調整される。
Specifically, in this step, the laminate 70 is pressurized in the laminating direction while maintaining the temperature below the melting point of the metal material (that is, the solder) constituting the
以上説明したように、本実施形態では、孔部40を閉塞するように蓋部60が配置され、電極42とパッド部54とは蓋部60を介して電気的、機械的に接続されている。また、蓋部60は、電極42よりも融点の高い材料で構成されている。このため、電子装置が電極42を構成する金属材料の融点以上の温度で使用される場合等において、電極42が溶融して孔部40から流出することを抑制でき、電子装置に不具合が発生することを抑制できる。
As described above, in the present embodiment, the
また、本実施形態では、電極42を構成する金属材料における融点未満の温度で積層体70を積層方向に加圧することにより、蓋部60を形成しつつ、当該蓋部60を介して電極42とパッド部54とを電気的、機械的に接続している。つまり、蓋部60を形成する工程と、電極42とパッド部54とを電気的、機械的に接続する工程とを同一の工程にて行っている。このため、製造工程数が増加することを抑制することができる。
Further, in the present embodiment, by pressing the
さらに、蓋部60を形成する際、電極42を構成する金属材料における融点未満の温度に維持しているため、蓋部60を形成する際に電極42を構成する金属材料が溶融し、蓋部60が形成されないという不具合が発生することを抑制できる。
Furthermore, when forming the
また、被実装部材50上に電子部品10を搭載する前に、主面絶縁膜30の厚さを薄くし、電極42の一部を主面絶縁膜30から突出するようにしている。このため、主面絶縁膜30が一面絶縁膜53と当接することにより、電極42とパッド部54とが当接しないことを抑制できる。つまり、積層体70を加圧しても蓋部60が適切に形成されないという不具合が発生することを抑制できる。
In addition, before the
さらに、電極42およびパッド部54は、積層方向から視たとき、電極42の平面形状がパッド部54の平面形状より大きくなるようにしている。このため、被実装部材50に電子部品10を搭載する際に位置ずれが発生したとしても、電極42の一端部における先端部がパッド部54と当接しないことが抑制される。つまり、積層体70を加圧しても蓋部60が適切に形成されないという不具合が発生することを抑制できる。
Furthermore, the
(第2実施形態)
第2実施形態について説明する。本実施形態は、第1実施形態に対して、蓋部60の形成方法を変更したものであり、その他に関しては第1実施形態と同様であるため、説明を省略する。
Second Embodiment
A second embodiment will be described. The present embodiment is the same as the first embodiment except that the method of forming the
まず、本実施形態の電子部品10について説明する。本実施形態では、図4に示されるように、電子部品10には、主基板11の第2主面11b側に孔部40を閉塞するように蓋部60が形成されている。言い換えると、電極42を孔部40から露出させないように蓋部60が形成されている。つまり、電子部品10には、被実装部材50に搭載される前に、予め蓋部60が形成されている。なお、蓋部60は、上記のように、電極42より融点が高い金属材料で構成されている。
First, the
そして、電子装置は、図5に示されるように、電子部品10の電極42が被実装部材50に形成されたパッド部54と電気的、機械的に接続されるように、導電性接着剤等の接合部材80を介して搭載されることで構成される。
Then, as shown in FIG. 5, the electronic device is electrically and mechanically connected such that the
次に、上記電子部品10の製造方法、およびこの電子部品10を被実装部材50に搭載した電子装置の製造方法について説明する。
Next, a method of manufacturing the
まず、電子部品10は、上記図2(a)〜(c)の工程と同様の工程を行った後、蓋部60を形成することで製造される。具体的には、図2(c)の工程の後、図6(a)に示されるように、電極42の融点未満の温度で低温スパッタを行うことにより、主基板11の第2主面11b側に金属膜60aを成膜する。なお、この工程では、電極42を構成する金属材料の融点より高い融点を有する金属膜60aが成膜される。例えば、金属膜60aとして、Ni膜、TiW膜、Ti膜、Cu膜等のいずれか1つの金属膜、またはこれらの金属膜が複数積層される。
First, the
続いて、図6(b)に示されるように、金属膜60aをパターニングして孔部40を閉塞する蓋部60を形成することにより、上記図4に示す電子部品10が製造される。
Subsequently, as shown in FIG. 6B, the
その後、上記被実装部材50を用意し、被実装部材50のパッド部54と電子部品10の電極42とを導電性接着剤等の接合部材80を介して電気的、機械的に接続することにより、上記図5に示す電子装置が製造される。なお、この工程では、電子部品10には予め蓋部60が形成されているため、蓋部60の融点より低い温度であれば電極42が溶融したとしても孔部40から流出することはない。
Thereafter, the mounting
以上説明したように、電子部品10に孔部40を閉塞する蓋部60を予め形成するようにしても、電極42が溶融して孔部40から流出することを抑制でき、上記第1実施形態と同様の効果を得ることができる。
As described above, even if the
(他の実施形態)
本発明は上記した実施形態に限定されるものではなく、特許請求の範囲に記載した範囲内において適宜変更が可能である。
(Other embodiments)
The present invention is not limited to the above-described embodiment, and appropriate modifications can be made within the scope of the claims.
例えば、上記各実施形態において、積層方向から視たとき、パッド部54の平面形状と電極42の平面形状とが同一であってもよい。このような構成としても、孔部40が蓋部60にて閉塞されることにより、上記各実施形態と同様の効果を得ることができる。
For example, in each of the embodiments described above, the planar shape of the
また、上記第1実施形態において、図3(a)において、主面絶縁膜30を薄くする工程を行わず、図2(c)の工程まで行ったものを被実装部材50に搭載してもよい。
Further, in the first embodiment, even if the step of reducing the thickness of the main
10 電子部品
11 基板
12 構成部材
11a 第1主面
11b 第2主面
41 孔部
42 電極
50 被実装部材
51 被実装基板
51a 一面
60 蓋部
DESCRIPTION OF
Claims (6)
前記電子部品は、第1主面(11a)および前記第1主面と反対側の第2主面(11b)を有する主基板(11)を備える構成部材(12)と、前記構成部材に形成された、前記主基板の第2主面側が開口部とされていると共に前記第1主面側が底部とされた孔部(40)に配置され、金属材料で構成されている前記電極と、を備え、
前記被実装部材は、前記パッド部が前記主基板の第2主面と対向する一面(51a)側に形成された被実装基板(51)を有し、
前記電極と前記パッド部との間には、前記孔部における開口部を閉塞すると共に前記電極と電気的に接続され、かつ前記電極を構成する金属材料よりも融点の高い金属材料で構成された蓋部(60)が形成され、
前記電極と前記パッド部とは、前記蓋部を介して電気的に接続されており、
前記蓋部は、前記電極を構成する金属原子と、前記パッド部を構成する金属原子とが固相拡散することで構成された合金層である電子装置。 An electronic device comprising: an electronic component (10) having an electrode (42); and a mounted member (50) having a pad portion (54) electrically connected to the electrode.
The electronic component is formed on a component (12) including a main substrate (11) having a first main surface (11a) and a second main surface (11b) opposite to the first main surface, and the component And the electrode, which is disposed in the hole (40) having the opening on the second main surface side of the main substrate and the bottom on the first main surface side, and made of a metal material Prepared,
The mounting member has a mounting substrate (51) formed on the side (51a) where the pad portion faces the second main surface of the main substrate,
Between the electrode and the pad portion, the opening portion in the hole portion is closed and electrically connected to the electrode, and is composed of a metal material having a higher melting point than the metal material constituting the electrode. A lid (60) is formed;
The electrode and the pad portion are electrically connected via the lid portion ,
The electronic device , wherein the lid portion is an alloy layer formed by solid phase diffusion of metal atoms constituting the electrode and metal atoms constituting the pad portion .
第1主面(11a)および前記第1主面と反対側の第2主面(11b)を有する主基板(11)を備える構成部材(12)を用意することと、
前記構成部材に対し、前記主基板の第2主面側が開口部となると共に前記主基板の第1主面側が底部となる孔部(40)を形成することと、
前記孔部に溶融金属を充填し、当該溶融金属を冷却することで前記孔部に前記電極を形成することと、
一面(51a)を有し、当該一面側に前記パッド部が形成された被実装基板(51)を有する前記被実装部材を用意することと、
前記電極と前記パッド部とが電気的に接続されるように、前記被実装部材上に前記電子部品を搭載することと、を行い、
前記被実装部材に前記電子部品を搭載することでは、前記電極のうちの前記主基板の第2主面側から露出する部分と前記パッド部とが当接するように、前記被実装部材上に前記電子部品を搭載して積層体(70)を構成することと、前記電極を構成する金属材料の融点未満の温度に維持しつつ、前記被実装部材と前記電子部品との積層方向に前記積層体を加圧することにより、前記電極を構成する金属原子と前記パッド部を構成する金属原子とを固相拡散させて前記孔部における前記第2主面側の開口部を閉塞する蓋部(60)を形成しつつ、当該蓋部を介して前記電極と前記パッド部とを電気的、機械的に接続することを行う電子装置の製造方法。 A method of manufacturing an electronic device, comprising: an electronic component (10) having an electrode (42); and a mounted member (50) on which a pad portion (54) electrically connected to the electrode is formed.
Preparing a component (12) comprising a main substrate (11) having a first main surface (11a) and a second main surface (11b) opposite to the first main surface;
Forming a hole (40) in which the second main surface side of the main substrate is an opening while the first main surface side of the main substrate is a bottom in the component member;
Filling the hole with molten metal and cooling the molten metal to form the electrode in the hole;
Preparing the mounting member having the one surface (51a) and the mounting substrate (51) having the pad portion formed on the one surface side;
Mounting the electronic component on the mounting member such that the electrode and the pad portion are electrically connected;
When the electronic component is mounted on the mounted member, the portion of the electrode exposed from the second main surface side of the main substrate and the pad portion are in contact with each other on the mounted member. An electronic component is mounted to constitute a laminate (70), and the laminate in the lamination direction of the mounting member and the electronic component while maintaining the temperature below the melting point of the metal material constituting the electrode The lid (60) closes the opening on the second main surface side of the hole by solid-phase diffusing the metal atoms constituting the electrode and the metal atoms constituting the pad by pressurizing A method of manufacturing an electronic device, wherein the electrode and the pad portion are electrically and mechanically connected via the lid portion while forming
前記電極を形成することの後であって、前記被実装部材上に前記電子部品を搭載することの前に、前記絶縁膜を薄くすることにより、前記電極の一部を前記絶縁膜から突出させることを行う請求項3または4に記載の電子装置の製造方法。 Forming an insulating film (30) on the second main surface side of the main substrate after forming the hole and before forming the electrode;
After forming the electrode, and before mounting the electronic component on the mounting member, the insulating film is made thin so that a part of the electrode protrudes from the insulating film. The manufacturing method of the electronic device of Claim 3 or 4 which does.
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2016100856A JP6551301B2 (en) | 2016-05-19 | 2016-05-19 | Electronic device and method of manufacturing electronic device |
PCT/JP2017/015875 WO2017199680A1 (en) | 2016-05-19 | 2017-04-20 | Electronic component, electronic device, method for manufacturing electronic component, and method for manufacturing electronic device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2016100856A JP6551301B2 (en) | 2016-05-19 | 2016-05-19 | Electronic device and method of manufacturing electronic device |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2017208489A JP2017208489A (en) | 2017-11-24 |
JP6551301B2 true JP6551301B2 (en) | 2019-07-31 |
Family
ID=60325129
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2016100856A Active JP6551301B2 (en) | 2016-05-19 | 2016-05-19 | Electronic device and method of manufacturing electronic device |
Country Status (2)
Country | Link |
---|---|
JP (1) | JP6551301B2 (en) |
WO (1) | WO2017199680A1 (en) |
Family Cites Families (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2000068410A (en) * | 1998-08-20 | 2000-03-03 | Nishihara Riko Kk | IC PACKAGE SUCH AS BGA OR CSP WITH PLATED BUMPS AT BONDED TERMINALS, USING BONDING MATERIAL IN PLACE OF Pb |
JP3631638B2 (en) * | 1999-09-29 | 2005-03-23 | 京セラ株式会社 | Mounting structure of semiconductor device package |
JP3626659B2 (en) * | 2000-04-12 | 2005-03-09 | シャープ株式会社 | Semiconductor device, mounting structure thereof, and mounting method thereof |
JP2002043751A (en) * | 2000-07-21 | 2002-02-08 | Toshiba Chem Corp | Multilayer printed circuit board |
JP3473601B2 (en) * | 2000-12-26 | 2003-12-08 | 株式会社デンソー | Printed circuit board and method of manufacturing the same |
JPWO2005093827A1 (en) * | 2004-03-26 | 2008-02-14 | 株式会社フジクラ | Penetration wiring board and manufacturing method thereof |
JP4647505B2 (en) * | 2006-01-26 | 2011-03-09 | 富士通株式会社 | Structure, wiring board, and method of manufacturing structure with wiring |
JP2008153366A (en) * | 2006-12-15 | 2008-07-03 | Omron Corp | Jointing method by jointer |
JP2015153805A (en) * | 2014-02-12 | 2015-08-24 | セイコーエプソン株式会社 | Method for manufacturing wiring board, wiring board, electronic device, electronic apparatus, and mobile body |
-
2016
- 2016-05-19 JP JP2016100856A patent/JP6551301B2/en active Active
-
2017
- 2017-04-20 WO PCT/JP2017/015875 patent/WO2017199680A1/en active Application Filing
Also Published As
Publication number | Publication date |
---|---|
WO2017199680A1 (en) | 2017-11-23 |
JP2017208489A (en) | 2017-11-24 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
TWI473552B (en) | Substrate structure having component-disposing area and manufacturing process thereof | |
JP6606331B2 (en) | Electronic equipment | |
US9837382B2 (en) | Semiconductor package and manufacturing method thereof | |
JP6813314B2 (en) | Semiconductor devices and their manufacturing methods | |
JP7111457B2 (en) | Semiconductor device and its manufacturing method | |
JP2017163027A (en) | Wiring board, semiconductor device, and manufacturing method for wiring board | |
JP6894754B2 (en) | Semiconductor device | |
TW200830493A (en) | Electronic component | |
US8349736B2 (en) | Semiconductor device manufacturing method and semiconductor device | |
WO2007138771A1 (en) | Semiconductor device, electronic parts module, and method for manufacturing the semiconductor device | |
JP2019050302A (en) | Semiconductor device | |
JP6533066B2 (en) | Electronic device | |
JP6551301B2 (en) | Electronic device and method of manufacturing electronic device | |
JP2018067571A (en) | Semiconductor device and method of manufacturing the same | |
JP2023001353A (en) | Semiconductor device | |
JP2018088505A (en) | Semiconductor device and manufacturing method for the same | |
JP6570379B2 (en) | Electronic components | |
JP2008198916A (en) | Semiconductor device and manufacturing method thereof | |
JP6571446B2 (en) | Semiconductor device | |
JP6580889B2 (en) | Semiconductor device | |
JP6712136B2 (en) | Electronic component manufacturing method | |
JP2014086963A (en) | Package and method of manufacturing package | |
JP6557481B2 (en) | Electronic equipment | |
WO2023090261A1 (en) | Semiconductor device | |
JP2018093074A (en) | Semiconductor device and manufacturing method of the same |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20180525 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20181030 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20181207 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20190604 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20190617 |
|
R151 | Written notification of patent or utility model registration |
Ref document number: 6551301 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R151 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |