JP6543246B2 - ネットワークインターフェイス - Google Patents
ネットワークインターフェイス Download PDFInfo
- Publication number
- JP6543246B2 JP6543246B2 JP2016523907A JP2016523907A JP6543246B2 JP 6543246 B2 JP6543246 B2 JP 6543246B2 JP 2016523907 A JP2016523907 A JP 2016523907A JP 2016523907 A JP2016523907 A JP 2016523907A JP 6543246 B2 JP6543246 B2 JP 6543246B2
- Authority
- JP
- Japan
- Prior art keywords
- data
- frame
- network interface
- buffer
- write
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 239000000872 buffer Substances 0.000 claims description 212
- 238000000034 method Methods 0.000 claims description 50
- 239000012634 fragment Substances 0.000 claims description 41
- 238000012790 confirmation Methods 0.000 claims description 14
- 230000005540 biological transmission Effects 0.000 description 103
- 238000012546 transfer Methods 0.000 description 43
- 238000007726 management method Methods 0.000 description 30
- 238000000605 extraction Methods 0.000 description 15
- 238000001914 filtration Methods 0.000 description 13
- 238000004891 communication Methods 0.000 description 10
- 238000010586 diagram Methods 0.000 description 9
- 230000008569 process Effects 0.000 description 9
- 239000000284 extract Substances 0.000 description 8
- 230000006870 function Effects 0.000 description 7
- 238000013075 data extraction Methods 0.000 description 6
- 230000003993 interaction Effects 0.000 description 6
- 238000011084 recovery Methods 0.000 description 5
- 238000010168 coupling process Methods 0.000 description 4
- 238000005859 coupling reaction Methods 0.000 description 4
- 238000013523 data management Methods 0.000 description 4
- 230000001934 delay Effects 0.000 description 4
- 238000012545 processing Methods 0.000 description 4
- 238000001514 detection method Methods 0.000 description 3
- 238000013507 mapping Methods 0.000 description 3
- 230000003362 replicative effect Effects 0.000 description 3
- 238000011156 evaluation Methods 0.000 description 2
- 230000007474 system interaction Effects 0.000 description 2
- 230000007704 transition Effects 0.000 description 2
- 238000012384 transportation and delivery Methods 0.000 description 2
- 238000009825 accumulation Methods 0.000 description 1
- 230000003213 activating effect Effects 0.000 description 1
- 230000004913 activation Effects 0.000 description 1
- 230000006399 behavior Effects 0.000 description 1
- 230000000295 complement effect Effects 0.000 description 1
- 238000004883 computer application Methods 0.000 description 1
- 238000013502 data validation Methods 0.000 description 1
- 230000003111 delayed effect Effects 0.000 description 1
- 238000012854 evaluation process Methods 0.000 description 1
- 238000012544 monitoring process Methods 0.000 description 1
- 238000003012 network analysis Methods 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
- 238000005457 optimization Methods 0.000 description 1
- 238000000638 solvent extraction Methods 0.000 description 1
- 238000010200 validation analysis Methods 0.000 description 1
- 238000012795 verification Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L12/00—Data switching networks
- H04L12/28—Data switching networks characterised by path configuration, e.g. LAN [Local Area Networks] or WAN [Wide Area Networks]
- H04L12/42—Loop networks
- H04L12/427—Loop networks with decentralised control
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L67/00—Network arrangements or protocols for supporting network services or applications
- H04L67/50—Network services
- H04L67/56—Provisioning of proxy services
- H04L67/568—Storing data temporarily at an intermediate stage, e.g. caching
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L12/00—Data switching networks
- H04L12/28—Data switching networks characterised by path configuration, e.g. LAN [Local Area Networks] or WAN [Wide Area Networks]
- H04L12/42—Loop networks
- H04L12/423—Loop networks with centralised control, e.g. polling
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L49/00—Packet switching elements
- H04L49/90—Buffering arrangements
- H04L49/9021—Plurality of buffers per packet
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L49/00—Packet switching elements
- H04L49/90—Buffering arrangements
- H04L49/9047—Buffering arrangements including multiple buffers, e.g. buffer pools
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L65/00—Network arrangements, protocols or services for supporting real-time applications in data packet communication
- H04L65/40—Support for services or applications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L67/00—Network arrangements or protocols for supporting network services or applications
- H04L67/01—Protocols
- H04L67/10—Protocols in which an application is distributed across nodes in the network
- H04L67/1097—Protocols in which an application is distributed across nodes in the network for distributed storage of data in networks, e.g. transport arrangements for network file system [NFS], storage area networks [SAN] or network attached storage [NAS]
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L49/00—Packet switching elements
- H04L49/90—Buffering arrangements
- H04L49/9063—Intermediate storage in different physical parts of a node or terminal
- H04L49/9068—Intermediate storage in different physical parts of a node or terminal in the network interface card
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Multimedia (AREA)
- Data Exchanges In Wide-Area Networks (AREA)
- Computer And Data Communications (AREA)
- Communication Control (AREA)
- Information Transfer Systems (AREA)
Description
ネットワークインターフェイスを介して外部ネットワークから複数のデータフレームを受信する工程と、
ネットワークインターフェイスからのデータフレームを、内部システムバスを介して、ホストコンピュータシステムのメモリ内の受信バッファに転送する工程と、
ネットワークインターフェイスが、ホストコンピュータシステムからの介入なしに、受信バッファ内のデータフレームの配置を規定する工程と、を含む。
外部ネットワークデータから複数のデータフレームを受信するネットワーク面と、
ホスト内部システムバスを介してホストコンピュータシステムのメモリ内に配置される受信バッファに、データフレームを転送するホスト面と、
前記ホストコンピュータシステムからの介入なしに、受信バッファ内の前記データフレームの割り当てを規定する制御システムと、を具備する。
メモリバッファ内の複数のスロットから書き込みイタレーションカウンタを読み出す工程であって、書き込みイタレーションカウンタはスロットのそれぞれにいつデータが最後に書き込まれたかを定義する工程と、
データを受信する次のスロットを規定する書き込みアドレスを定義する工程であって、書き込みアドレスは書き込みイタレーションカウンタから定義される工程と、
スロットの書き込み更新を検出するために書き込みアドレスを繰り返しポーリングする工程と、を具備する。
循環バッファ内の複数のデータスロットにアクセスし、アクセスしたスロットのそれぞれから書き込みイタレーションカウンタを読み出す工程であって、書き込みイタレーションカウンタはデータが各スロットに最後に書き込まれたときの書き込みイタレーションを規定する工程と、
データにより上書きされる次のスロットを定義する循環バッファの書き込みアドレスを定義する工程であって、書き込みアドレスは、隣接スロットに割り当てられた書き込みイタレーションカウンタへの移行により定義される工程と、
書き込み更新を検出するために書き込みアドレスを繰り返しポーリングする工程であって、書き込み更新は対応するスロットの書き込みイタレーションカウンタの変化から判定される工程と、を含む。
循環バッファ内の所定のスロットから書き込みイタレーションカウンタをコピーし、コピーした書き込みイタレーションカウンタから読み出しイタレーションカウンタを作成する工程と、
読み出しイタレーションカウンタを循環バッファ内の連続したスロットに割り当てられた複数の書き込みイタレーションカウンタと比較して書き込みアドレスを特定する工程と、を含む。
循環バッファ内の所定のスロットで読み出しポインタを初期化し、
所定のスロットに割り当てられた書き込みイタレーションカウンタを読み出しイタレーションカウンタと比較する工程と、
読み出しポインタが書き込みアドレスと一致するまで、読み出しポインタをインクリメントして、循環バッファ内の連続するスロットにアラインする工程と、を含む。
書き込み更新が検出されたとき、書き込みアドレスと一致するスロットからデータを抽出する工程と、
データの抽出の後に書き込みイタレーションカウンタを確認し、抽出プロセスを有効化する工程と、
書き込み更新の検出の後に書き込みイタレーションカウンタが変わっていた場合に読み出しエラーを生成する工程と、を含む。
書き込み更新の後に書き込みアドレスに対応する現在のスロットから長さリファレンスを読み出す工程と、
長さリファレンスが、現在のスロットがフレームフラグメントを含んでいることを示した場合、連続するスロットからのデータと現在のスロットとを結合する工程と、を含む。
メモリバッファ内の複数のスロットから書き込みイタレーションカウンタを読み出す参照モジュールであって、書き込みイタレーションカウンタは、スロットのそれぞれにいつデータが最後に書き込まれたかを定義する参照モジュールと、
データを受信する次のスロットを規定する書き込みアドレスを定義する同期モジュールであって、書き込みアドレスは書き込みイタレーションカウンタから定義される同期モジュールと、
スロットの書き込み更新を検出するために書き込みアドレスを繰り返しポーリングする書き込みモニターと、を具備する。
循環バッファ内の複数のデータスロットにアクセスし、アクセスしたスロットのそれぞれから書き込みイタレーションカウンタを読み出す参照モジュールであって、書き込みイタレーションカウンタは、データが各スロットに最後に書き込まれたときの書き込みイタレーションを規定する参照モジュールと、
データにより上書きされる次のスロットを定義する前記循環バッファの書き込みアドレスを定義する同期モジュールであって、書き込みアドレスは、隣接スロットに割り当てられた書き込みイタレーションカウンタへの移行により定義される同期モジュールと、
書き込み更新を検出するために書き込みアドレスを繰り返しポーリングする書き込みモニターであって、書き込み更新は対応するスロットの書き込みイタレーションカウンタの変化から判定される書き込みモニターと、を具備する。
同期モジュールが、読み出しイタレーションカウンタを循環バッファ内の連続したスロットに割り当てられた複数の書き込みイタレーションカウンタと比較して書き込みアドレスを特定する。
ネットワークインターフェイスからの所定のメモリをホストコンピュータシステムのローカルメモリ階層(ヒエラルキー)にマッピングする工程と、
ホストコンピュータシステムのプロセッサの書き込み−結合バッファ内の外部送信ネットワークデータをバッファへ移す工程と、
書き込み−結合バッファからの外部送信ネットワークデータを所定のメモリに書き込む工程と、
ネットワークインターフェイスからの前記データを外部ネットワークに送信する工程とを含む。
ネットワークインターフェイスからの所定のメモリをホストコンピュータシステムのローカルメモリ階層(ヒエラルキー)にマッピングするメモリ管理モジュールと、
外部送信ネットワークデータをネットワークインターフェイスからの所定のメモリに書き込む前に、書き込み−結合バッファ内の外部送信ネットワークデータをバッファへ移す書き込みコントローラと、
を具備する。
外部データネットワークと接続する複数のデータポートと、前記データポートとホストコンピュータシステムの内部システムバスとの間のデータのやり取りを管理する制御システムを具備し、
前記制御システムは、前記システムバスと個々のデータポートとの間でやり取りしたデータを複製し、複製されたデータを所定のロギングポートに転送するロギングモジュールを有する。
外部データネットワークと接続してデータのやり取りを促進するネットワーク面であって、通信のためのデータチャネルを規定する複数のデータポートを有するネットワーク面と、
ホストコンピュータシステムの内部システムバスと接続して前記ネットワークインターフェイスとホストコンピュータシステムとの間のデータのやり取りを促進するホスト面と、
ネットワークインターフェイスのネットワーク面とホスト面との間のデータのやり取りを管理する制御システムであって、個々のデータチャネルからのデータを複製し、複製されたデータを所定のロギングポートに転送するロギングモジュールを有する制御システムと、を具備する。
複数のデータポートを有するネットワークインターフェイスを使ってホストコンピュータシステムと外部データネットワークとの間でデータのやり取りをする工程であって、ネットワークインターフェイスはホストコンピュータシステムの内部システムバスに接続されている工程と、
個々のデータポートからのデータを複製し、複製されたデータをネットワークインターフェイスに組み込まれた所定のロギングポートに送信する工程と、を含む。
データポートのそれぞれで受信されたデータを受信ストリームと送信ストリームに分離する工程と、
個々のデータストリームをロギングのために選択する工程であって、そのストリームはネットワークインターフェイス内に配置された所定の制御レジスタを使って選択される工程と、を含む。
外部データネットワークと接続してデータのやり取りを促進するネットワーク面であって、複数のデータポートを有するネットワーク面と、
ホストコンピュータシステムの内部システムバスと接続してネットワークインターフェイスとホストコンピュータシステムとの間のデータのやり取りを促進するホスト面と、
ネットワークインターフェイスのネットワーク面とホスト面との間のデータのやり取りを管理する制御システムであって、ネットワークインターフェイスの規定されたデータポートからデータを直接受信し、ホストコンピュータシステムからの介入なしに、受信したデータをネットワークインターフェイスの他のデータポートを使って外部データネットワークへ送信する転送モジュールを有する制御システムと、を具備する。
複数のデータポートを有するネットワークインターフェイスを使って外部データネットワークからデータを受信する工程であって、ネットワークインターフェイスはホストコンピュータシステムの内部システムバスと接続されている工程と、
ホストコンピュータシステムからの介入なしに、ネットワークインターフェイスの所定のポートを介して受信したデータをネットワークインターフェイスの他のポートに転送する工程と、を含む。
従来のネットワークインターフェイスプロトコルは、ホストコンピュータシステムで実行されるドライバーソフトウエアにより調整される。ドライバーはホストメモリを個別のデータフレームに割り当て、ポインタ(受信ディスクリプタ(受信記述子))の配列をホストメモリの中で記録として維持する。ネットワークインターフェイスは、新しいフレームが受信されたときに受信ディスクリプタの配列にアクセスし、そのフレームを対応するポインタで定義されたメモリアドレスにコピーする。コピーが完了してホストシステムに新しいフレームが移管されたことを警告すると、インターフェイスはシステムインタラプト(割り込み)を発生させる。フレームが処理されると、ドライバーソフトウエアはポインタを次の使用から解放する。
タイムスタンプ(34) :32ビット
フレーム状態(35) :8ビット
長さ(36) :8ビット
未使用(37) :8ビット
書き込みイタレーションカウンタ(38) :8ビット
0−正常受信
1−フレーム内遠隔送信者送信中止
2−フレームの完全性チェック失敗
3−フレーム受信中に内部メモリオーバーフロー
ホストコンピュータシステムは、ネットワークインターフェイスからの書き込み更新のために受信バッファ30をモニターし、新しいフレームが利用可能になったら、そのフレームを抽出する。このプロセスは、遅延しやすいアプリケーションにおいてネットワークインターフェイス書き込み操作に依存しない。ネットワークインターフェイスからの介入なしに受信バッファからネットワークデータを抽出することは、いくつかの時間を要するシステムインタラクション(従来のネットワークインターフェイスプロトコルで内部データの交換の調整に使われていた)を省略することになる。このことにより、ネットワークインターフェイスはより少ないオーバーヘッドで、データフレームをホストコンピュータシステムに転送できる。
バイナリ書き込みイタレーションカウンタの値は、連続するバッファ書き込みループにより書き換えられる。このことにより、同期モジュール42は連続する複数の書き込みイタレーションを識別できる。しかし、抽出モジュールにより実施されるデータの有効性確認を損なうことにもなり得る。
整数書き込みイタレーションカウンタは、書き込みイタレーションの蓄積を記録する。これにより、より多くのメモリを消費することになるが、抽出モジュールにより実施されるデータ認証確認の精度が改善される。図2に例示されるネットワークインターフェイス20は、書込み操作の間に個々のスロット31の書き込みイタレーションカウンタフィールドにコピーされるジェネレーションカウンタを保持する。
図2に例示されているネットワークインターフェイス20は、遅延が集中してネットワークデータの受信に対して、警告プロトコルを実行できる。受信警告プロトコルは、ホストコンピュータシステムのモニタリングオーバーヘッドを縮小する。
ほとんどのネットワークインターフェイスは、バスマスタリング(bus mastering)プロトコル又は、プログラムされた入力/出力(programed I/O)プロトコルを用いて、ホストコンピュータシステムの内部データ転送の調整を行う。これらのプロトコルは共に、標準化された内部システムバスを用いて実行される。
・ネットワークインターフェイスからホストメモリへの、新しいデータを検索するための読み出しリクエスト。
・ホストコンピュータシステムメモリからネットワークインターフェイスへの新しいデータの転送。
・フレーム識別子(76) :16ビット
・フィードバックオフセット(77) :16ビット
・フレーム長(78) :16ビット
・未使用(79) :16ビット
図2に例示されているネットワークインターフェイス20は、従来は専用のネットワークスイッチング装置により実行されていた、いくつかのデータ伝送機能を実行することができる。ネットワークインターフェイス20は、ネットワークデータを内部のポート間で転送することにより、追加の伝送機能が対応可能になっている。このことにより、従来はネットワークデータを中間にあるスイッチに転送していたために発生していた遅延を避けることができる。
Claims (15)
- ネットワークインターフェイスを介して外部ネットワークから複数のデータフレームを受信する工程と、
前記ネットワークインターフェイスからの前記データフレームを、内部システムバスを介して、ホストコンピュータシステムのメモリ内の受信バッファに転送する工程と、
前記ネットワークインターフェイスが、前記ホストコンピュータシステムからの介入なしに、前記受信バッファ内のデータフレームの配置を規定する工程と、
前記ネットワークインターフェイスからの各受信データフレームを、開ループ書き込みプロトコルを使って、前記受信バッファに転送する工程であって、前記受信データフレームは前記受信バッファ内の連続したメモリ範囲に連続的に書き込まれ、前記受信データフレームは、前記ホストコンピュータシステムからの読み出し確認無しに、前記受信バッファを繰り返し上書きする工程と、
を含むデータ受信方法。 - 複数のデータフレームを保持できる保存容量を有する連続したメモリ内に、前記受信バッファを配置する工程を含む請求項1記載の方法。
- 前記配置されたメモリを、個別にアクセスできる複数の連続したスロットであって、同じ保存容量を有するスロットに分割する工程を含む請求項2記載の方法。
- 受信データフレームを、前記受信バッファ内の前記各スロットに連続的に書き込む工程を含む請求項3記載の方法。
- 前記スロットの保存容量を超える大きさの前記受信データフレームをフレームフラグメントに分割し、前記フレームフラグメントを前記受信バッファ内の連続したスロットに割り当てる工程を含む請求項3及び4のいずれか記載の方法。
- 連続した複数のスロットのフレームデータの関係を定義することにより、フラグメントに分割されたデータフレームを復元するための制御データを生成する工程を含む請求項5記載の方法。
- 前記制御データが前記フレームフラグメントと同じバストランザクションの対応するスロットの最後に書き込まれるように、前記制御データを各フレームフラグメントの最後に付加する工程を含む請求項6記載の方法。
- 前記制御データが、前記対応するスロットに割り当てられたフレームフラグメントの長さも定義する請求項7記載の方法。
- 外部ネットワークデータから複数のデータフレームを受信するネットワーク面と、
ホスト内部システムバスを介してホストコンピュータシステムのメモリ内に配置される受信バッファに、前記データフレームを転送するホスト面と、
前記ホストコンピュータシステムからの介入なしに、前記受信バッファ内の前記データフレームの割り当てを規定する制御システムと、
開ループプロトコルを使って、前記受信データフレームのそれぞれを前記受信バッファに転送する書き込みコントローラと、を具備し、
前記書き込みコントローラが、前記受信バッファ内の連続したメモリ範囲に前記データフレームを連続的に書き込み、
前記開ループプロトコルは、前記ホストコンピュータシステムからの読み出し確認無しに、前記受信バッファを繰り返し上書きするネットワークインターフェイス。 - 個別にアクセスできる複数の連続したスロットであって同じ保存容量を有するスロットを、前記受信バッファに配置された連続したメモリ内に配置するバッファ管理モジュールを具備する請求項9記載のネットワークインターフェイス。
- 前記受信データフレームを前記受信バッファ内の各スロットに連続的に転送する書き込みコントローラを具備する請求項10記載のネットワークインターフェイス。
- 前記スロットの保存容量を超える大きさの前記受信データフレームをフレームフラグメントに分割し、前記フレームフラグメントを前記受信バッファ内の連続したスロットに割り当てるフレーム管理モジュールを具備する請求項11記載のネットワークインターフェイス。
- 前記フレーム管理モジュールは、連続した複数のスロットのフレームデータの関係を定義することにより、フラグメントに分割されたデータフレームを復元するための制御データを生成する請求項12記載のネットワークインターフェイス。
- 前記書き込みコントローラは、前記制御データが前記フレームフラグメントと同じバストランザクションの対応するスロットの最後に書き込まれるように、前記制御データを各フレームフラグメントの最後に付加する請求項13記載のネットワークインターフェイス。
- 前記制御データが、前記対応するスロットに割り当てられたフレームフラグメントの長さも定義する請求項14記載のネットワークインターフェイス。
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
AU2013245529 | 2013-10-18 | ||
AU2013245529A AU2013245529A1 (en) | 2013-10-18 | 2013-10-18 | Network Interface |
PCT/AU2014/000994 WO2015054738A1 (en) | 2013-10-18 | 2014-10-17 | Network interface |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2016535483A JP2016535483A (ja) | 2016-11-10 |
JP6543246B2 true JP6543246B2 (ja) | 2019-07-10 |
Family
ID=52827459
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2016523907A Active JP6543246B2 (ja) | 2013-10-18 | 2014-10-17 | ネットワークインターフェイス |
Country Status (11)
Country | Link |
---|---|
US (1) | US10284672B2 (ja) |
EP (1) | EP3058684B1 (ja) |
JP (1) | JP6543246B2 (ja) |
KR (1) | KR20160075564A (ja) |
CN (1) | CN105993148B (ja) |
AU (2) | AU2013245529A1 (ja) |
BR (1) | BR112016008606A8 (ja) |
CA (1) | CA2925612A1 (ja) |
RU (1) | RU2686016C2 (ja) |
SG (2) | SG11201602350PA (ja) |
WO (1) | WO2015054738A1 (ja) |
Families Citing this family (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
AU2013245529A1 (en) * | 2013-10-18 | 2015-05-07 | Cisco Technology, Inc. | Network Interface |
US20190238485A1 (en) * | 2018-01-30 | 2019-08-01 | Hewlett Packard Enterprise Development Lp | Transmitting credits between accounting channels |
US11336757B2 (en) * | 2019-03-19 | 2022-05-17 | Texas Instruments Incorporated | Sample based data transmission over low-level communication channel |
US11068181B2 (en) * | 2019-10-17 | 2021-07-20 | EMC IP Holding Company LLC | Generating and storing monotonically-increasing generation identifiers |
CN111930650B (zh) * | 2020-09-23 | 2021-01-08 | 新华三半导体技术有限公司 | 一种网络流量转发方法及设备 |
CN114520711B (zh) * | 2020-11-19 | 2024-05-03 | 迈络思科技有限公司 | 数据包的选择性重传 |
Family Cites Families (19)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5043981A (en) | 1990-05-29 | 1991-08-27 | Advanced Micro Devices, Inc. | Method of and system for transferring multiple priority queues into multiple logical FIFOs using a single physical FIFO |
JPH06197133A (ja) * | 1992-12-24 | 1994-07-15 | Toshiba Corp | 通信システム |
JPH06274425A (ja) * | 1993-03-17 | 1994-09-30 | Hitachi Ltd | ネットワークアダプタ装置 |
ATE211564T1 (de) * | 1993-07-28 | 2002-01-15 | 3Com Corp | Netzwerkstation mit mehreren netzwerkadressen |
GB2349717A (en) | 1999-05-04 | 2000-11-08 | At & T Lab Cambridge Ltd | Low latency network |
US6985431B1 (en) * | 1999-08-27 | 2006-01-10 | International Business Machines Corporation | Network switch and components and method of operation |
US7289509B2 (en) * | 2002-02-14 | 2007-10-30 | International Business Machines Corporation | Apparatus and method of splitting a data stream over multiple transport control protocol/internet protocol (TCP/IP) connections |
US20070260777A1 (en) * | 2003-11-25 | 2007-11-08 | Timpe Barrie R | Queues for information processing and methods thereof |
US7698361B2 (en) | 2003-12-31 | 2010-04-13 | Microsoft Corporation | Lightweight input/output protocol |
US20050220128A1 (en) * | 2004-04-05 | 2005-10-06 | Ammasso, Inc. | System and method for work request queuing for intelligent adapter |
US7613813B2 (en) * | 2004-09-10 | 2009-11-03 | Cavium Networks, Inc. | Method and apparatus for reducing host overhead in a socket server implementation |
US7835380B1 (en) * | 2004-10-19 | 2010-11-16 | Broadcom Corporation | Multi-port network interface device with shared processing resources |
US7353301B2 (en) * | 2004-10-29 | 2008-04-01 | Intel Corporation | Methodology and apparatus for implementing write combining |
JP4837361B2 (ja) * | 2005-10-28 | 2011-12-14 | メタウォーター株式会社 | 伝送システム、そのデータ送信装置、データ受信装置 |
US9137179B2 (en) * | 2006-07-26 | 2015-09-15 | Hewlett-Packard Development Company, L.P. | Memory-mapped buffers for network interface controllers |
JP2008097273A (ja) | 2006-10-11 | 2008-04-24 | Fujitsu Ltd | ネットワークインタフェース装置、ネットワークインタフェース制御方法、情報処理装置、データ転送方法 |
US8700873B2 (en) * | 2010-10-14 | 2014-04-15 | International Business Machines Corporation | Direct memory access memory management |
ITRM20120094A1 (it) * | 2012-03-14 | 2013-09-14 | Istituto Naz Di Fisica Nuclea Re | Scheda di interfaccia di rete per nodo di rete di calcolo parallelo su gpu, e relativo metodo di comunicazione internodale |
AU2013245529A1 (en) * | 2013-10-18 | 2015-05-07 | Cisco Technology, Inc. | Network Interface |
-
2013
- 2013-10-18 AU AU2013245529A patent/AU2013245529A1/en not_active Abandoned
-
2014
- 2014-10-17 BR BR112016008606A patent/BR112016008606A8/pt not_active IP Right Cessation
- 2014-10-17 US US15/026,946 patent/US10284672B2/en active Active
- 2014-10-17 CN CN201480065315.2A patent/CN105993148B/zh active Active
- 2014-10-17 JP JP2016523907A patent/JP6543246B2/ja active Active
- 2014-10-17 EP EP14854137.8A patent/EP3058684B1/en active Active
- 2014-10-17 AU AU2014336967A patent/AU2014336967B2/en active Active
- 2014-10-17 SG SG11201602350PA patent/SG11201602350PA/en unknown
- 2014-10-17 CA CA2925612A patent/CA2925612A1/en not_active Abandoned
- 2014-10-17 KR KR1020167012379A patent/KR20160075564A/ko active IP Right Grant
- 2014-10-17 RU RU2016118760A patent/RU2686016C2/ru active
- 2014-10-17 WO PCT/AU2014/000994 patent/WO2015054738A1/en active Application Filing
- 2014-10-17 SG SG10201803201VA patent/SG10201803201VA/en unknown
Also Published As
Publication number | Publication date |
---|---|
CN105993148A (zh) | 2016-10-05 |
CN105993148B (zh) | 2019-08-23 |
EP3058684A4 (en) | 2017-07-19 |
RU2016118760A (ru) | 2017-11-23 |
EP3058684B1 (en) | 2020-12-02 |
US10284672B2 (en) | 2019-05-07 |
US20160241666A1 (en) | 2016-08-18 |
SG10201803201VA (en) | 2018-06-28 |
JP2016535483A (ja) | 2016-11-10 |
AU2014336967A1 (en) | 2016-04-28 |
WO2015054738A1 (en) | 2015-04-23 |
AU2014336967B2 (en) | 2019-04-04 |
RU2686016C2 (ru) | 2019-04-23 |
CA2925612A1 (en) | 2015-04-23 |
RU2016118760A3 (ja) | 2018-07-25 |
KR20160075564A (ko) | 2016-06-29 |
AU2013245529A1 (en) | 2015-05-07 |
EP3058684A1 (en) | 2016-08-24 |
SG11201602350PA (en) | 2016-05-30 |
BR112016008606A8 (pt) | 2020-03-17 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP6543246B2 (ja) | ネットワークインターフェイス | |
US11636052B2 (en) | Non-volatile memory express (NVMe) data processing method and system | |
US11809367B2 (en) | Programmed input/output mode | |
JP2584957B2 (ja) | ホスト指示結合式の装置 | |
US8868809B2 (en) | Interrupt queuing in a media controller architecture | |
US20210004171A1 (en) | I/o request processing method and device | |
CN110119304B (zh) | 一种中断处理方法、装置及服务器 | |
US9432288B2 (en) | System on chip link layer protocol | |
WO2013136522A1 (ja) | 計算機システム及び計算機間のデータ通信方法 | |
CN105556930A (zh) | 针对远程存储器访问的nvm express控制器 | |
JPH06511583A (ja) | ホストから独立したバッファ管理によるネットワーク・インタフェース | |
US9137780B1 (en) | Synchronizing multicast data distribution on a computing device | |
JP5687959B2 (ja) | I/oデバイス共有方法、および装置 | |
CN112732176B (zh) | 基于fpga的ssd访问方法及装置、存储系统及存储介质 | |
CN115210694A (zh) | 数据传输方法及装置 | |
CN112764666B (zh) | 用于存储管理的方法、设备和计算机程序产品 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20171004 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20180907 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20181002 |
|
A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20181226 |
|
A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20190226 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20190402 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20190416 |
|
A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20190516 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20190614 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6543246 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
R360 | Written notification for declining of transfer of rights |
Free format text: JAPANESE INTERMEDIATE CODE: R360 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |