JP6531191B2 - 電子発振器 - Google Patents

Description

本発明は、電子発振器に関する。特に、本発明に係る発振器は、出力パワーステージの一部としてＬＣ共振ネットワークを用いる。本発明は、さらに、発振器を動作させる方法に関する。

タンク回路、共振回路又は同調回路とも呼ばれるＬＣ回路は、文字Ｌで表されるインダクターのような誘導性コンポーネントと、及び文字Ｃで表されるキャパシターのような容量性コンポーネントとを有する電気的な回路であり、これらの誘導性コンポーネントと容量性コンポーネントは、例えば、並列に接続している。このＬＣ回路は、この回路の共振振動数で発振する、エネルギーを格納する電気共振器としてはたらくことができる。ＬＣ回路は、特定の周波数で信号を生成するために、又は複雑な信号から特定の周波数の信号を選択するために、用いられる。このようなＬＣ回路は、多くの電子デバイス、特に、無線装置、における重要なコンポーネントであり、フィルター、発振器、同調器、無線周波数（ＲＦ）モジュレーター、正弦波発生器及び周波数ミキサーのような回路において用いられる。ＬＣ発振器は、発振を持続させるために必要な正帰還を与えるためにＬＣタンク回路を用いるようなタイプの発振器である。発振を持続させるためのバルクハウゼンの基準によると、回路は、系のループゲインが１以上であり入出力間の位相シフトが０又は２πの整数倍である周波数に対してのみ安定な発振を持続させる。

タンク回路を動作させるために、キャパシターは、まず、電圧源である電圧Ｖまでチャージされる。この後に、キャパシターはインダクターを通して放電することができる。キャパシターをまたがる電圧は減少し始め、インダクターを流れる電流は増加し始める。増加する電流によって、コイル（インダクター）のまわりに電磁場が発生し、キャパシターが完全に放電すると、キャパシターに格納された静電エネルギーは、電磁場としてコイルに完全に移される。コイルを流れる電流を持続させるエネルギーがキャパシターにはもうないので、コイルのまわりの電磁場が落ち始め、コイルを流れる電流が減少するようになる。電磁誘導のおかげで、インダクターは、電流の変化に対抗するように、Ｌ(di/dt)と等しい逆起電力を発生させる。この逆起電力は再びキャパシターをチャージし始める。

キャパシターが完全にチャージされたときには、電磁場としてインダクターに格納されていたエネルギーは、静電場としてキャパシターに移っている。そして、キャパシターは再び放電し始め、このサイクルが繰り返される。このようにキャパシターとインダクターの間でエネルギーが周期的に移動するために、タンク回路において発振が行われる。

ほとんどのＬＣ発振器は、以下の発振器タイプに分類することができる。すなわち、ピアス発振器、クラップ発振器、コルピッツ発振器、変圧器ベースの発振器、三点発振器（負の相互コンダクタンスｇ_m）及びハートレー発振器である。今日の最先端技術である相補型金属酸化膜半導体（ＣＭＯＳ）設計の発振器は、負のｇ_mベースの発振器を用いる。これは、差動式のクロス連結した負のｇ_m発振器としても知られている。

しかし、上記の発振器のタイプには、いくつかの制約がある。特に、上記の発振器のタイプは、ＧＨｚよりも下の周波数、及び／又は低パワー／低コストのトランスミッターの用途には適しておらず、特に良好な出力信号振幅対直流パワー比を与えない。

本発明は、発振器に関連する上記の課題の少なくとも一部を解決することを目的とする。

課題を解決する手段

本発明の第１の態様によって、請求項１に記載の電子発振器が提供される。

提案される新規なパワー発振器は、非常に効率的であり、回路内で捨てられるパワーを最小限にする。また、得られる発振器は、非常にわずかな新しいコンポーネントだけで実装することができる。また、当該発振器にパルス整形回路を容易に搭載することができる。このようにして、発振振幅などをデジタルかつ正確に制御することができる。このことは、望まない調和振動（パワー効率を減少させる）が発生することを回避することができることも意味している。

本発明の第２の態様によって、請求項１４に記載の第１の態様に係る発振器を動作させる方法が提供される。

添付の従属請求項において本発明の他の態様が記載されている。

添付の図面を参照しながら例示的な実施形態についての以下の説明を読むことで、本発明の他の特徴及び利点についても明らかになるであろう。なお、これに限定されない。

本発明の１つの例に係る発振回路を示す簡略ブロック図である。 位相シフト回路について詳細に示している図１の発振回路を示している簡略ブロック図である。 パルス整形回路について詳細に示している図２の発振回路を示している簡略ブロック図である。 図３の発振回路において測定されたいくつかの信号波形の例を示しているグラフである。

以下、本発明の実施形態について、添付の図面を参照しながら詳細に説明する。ｎ型電界効果トランジスターを用いるｎ型金属酸化膜半導体ＮＭＯＳロジックによって主として実装されたデジタル制御されたパワー発振器の文脈にて、本発明を説明する。しかし、本発明は、記載された手法に限定されない。例えば、ＮＭＯＳロジックを用いる代わりに、ｐ型の金属酸化膜半導体ロジックを用いて本発明を実装することができる。また、記載されたＬＣ回路は、たくさんの可能なＬＣ回路の実装の例の１つにすぎない。複数の図に記載された同一又は対応する機能的及び構造的な要素には、同じ参照符号を割り当てる。

図１は、本発明の実施形態の１つに係るＬＣ発振回路１、すなわち、発振器、の単純化された例を示しているブロック図である。図２のブロック図は、同じＬＣ発振回路を示しているが、わずかに詳細な形態で示している。図に示すように、発振回路は、この例においてインダクター４である誘導性コンポーネントと、及びこの例において第１のキャパシター５である容量性コンポーネントとを有するＬＣ回路３を有しており、この例においてインダクター４と第１のキャパシター５は並列に接続している。ＬＣ回路３の第１のノードは、この例において第１の電圧源である第１の基準電圧ノードＶｄｄ１に接続している。ＬＣ回路３の第２のノードは、発振回路１の出力ノード６に接続している。出力ノード６は、トランジスターＭｎ１と呼ぶ第１のトランジスター（この例において、ＮＭＯＳトランジスタ）にも接続している。このトランジスターＭｎ１のソース端子は、この例においては接地である第２の基準電圧ノードＶｓｓ１に接続しており、ドレーン端子は、出力ノード６に接続している。トランジスターＭｎ１のゲート端子は、単に位相シフト回路と呼ぶ、位相シフト及び制御回路９の出力、具体的には、第２のトランジスターＭｎ０、に接続している。位相シフト回路９の第１の入力は、第１の帰還回路１１を通して発振回路１の出力ノード６に接続している。位相シフト回路９は、下においてより詳細に示すように、第１の帰還回路１１から受けた第１の帰還信号（電圧波形）の位相をシフトするように構成している位相シフター２１を有する。位相シフト回路９は、さらに、下においてより詳細に示すように、信号を加算する信号加算器１２を有する。この位相シフト回路は、アクティブな回路である。なぜなら、下で説明するようなトランジスターのようなアクティブな回路コンポーネントを有するからである。これはパワーを消費する。

発振回路１は、さらに、随意に、位相シフト回路９の第２の入力信号（電流）を整形する、パルス整形回路１３と呼ぶ電流不足パルス整形器（current starve pulse shaper）１３を有する。また、パルス整形回路１３は、下においてより詳細に示すようなアクティブなコンポーネントを有する。パルス整形回路１３は、その入力において、発振器の出力ノード６に接続された第２の帰還回路１５から第２の帰還信号を受ける。パルス整形回路１３の出力は、位相シフト回路９の信号加算器１２に接続している。図３に示すように、パルス整形回路１３は、この例において第２の供給電圧である第３の基準電圧ノードＶｄｄ２にも接続している。第２の供給電圧は、第１の供給電圧と同じであることができ、また、異なることができる。

第１及び第２の帰還回路１１、１５は両方とも、それらの対応する入力において、当該発振器の出力信号を受ける。これは電圧波形である。第１及び第２の帰還回路は、第１及び第２の帰還信号（電圧波形）をそれぞれ位相シフト回路９及びパルス整形回路１３に与える前に、当該発振器の出力信号に対して同じ又は異なるスケーリング係数を適用することができる。当該発振器の出力信号の振幅のスケーリングは、スケーリングされた（振幅が縮小された）第１及び第２の帰還信号を得るために必要であることがある。このようにして、第１及び第２の帰還信号が大きすぎることに起因するいずれの損害をも発生しないように、位相シフト回路９及び／又はパルス整形回路１３を保護することができる。図２及び３に、第１の帰還回路１１は、第１の帰還キャパシター１４によって単純に近似され、第２の帰還回路１５は、第２の帰還キャパシター１７によって近似される。第１の帰還回路１１は、第１の抵抗１６を通して第１のバイアス用電圧源Ｖｂ１にも接続している。

本実施形態において、発振回路１のパワーステージ１９は、直列に接続したＬＣ回路３とトランジスターＭｎ１を有する。実際に、第１の帰還回路１１と位相シフト回路９がないと、パワーステージはパワー増幅器として動作するであろう。しかし、第１の帰還回路１１と位相シフト回路９のおかげで、発振する構造にパワーステージを転換させることができる。トランジスターＭｎ１のゲートとドレーン端子の間に実質的に１８０度の信号の位相シフトがあるために（第１の位相シフト）、位相シフト回路９は、第１の帰還信号の位相をさらに１８０度シフトする必要がある（第２の位相シフト）。このようにして、３６０度の合計位相シフトを得ることができる。このことは、発振を維持するために必要である。第２の位相シフトは、位相シフター２１としてはたらく、トランジスターＭｎｐｄ（ｎチャネルプルダウントランジスタ）と呼ぶ第３のトランジスターによって得ることができる。具体的には、トランジスターＭｎｐｄのゲート端子（位相シフト回路９の入力）と（トランジスターＭｎ１のゲート端子に接続された）ドレーン端子の間に１８０度の信号の位相シフトがある。トランジスターＭｎｐｄのソース端子は、この例において接地に接続している。

図２に示すように、この例において、位相シフト回路９は、さらに、トランジスターＭｎｐｄと並列に接続している、トランジスターＭｎ０と呼ぶ第２のトランジスターを有している。トランジスターＭｎ０のドレーン端子は、トランジスターＭｎｐｄのドレーン端子に接続されており、トランジスターＭｎ０のゲート端子は、そのドレーン端子及びトランジスターＭｎ１のゲート端子に接続されている。トランジスターＭｎ０のソース端子は、この例において接地に接続している。ゲート端子とドレーン端子が互いに直接接続されるので、トランジスターＭｎ０は、この例において、ダイオード接続トランジスターである。この例において、トランジスターＭｎ０は、トランジスターＭｎ１と共同で、１：Ｒの電流ミラーを形成している。ここで、Ｒは、倍率係数ないしスケーリング係数である。この係数は、位相シフト回路９に起因する余分なパワー消費を小さく維持することができるように選ばれる。Ｒの典型的な値は、２０〜５０の範囲内であり、特に、３０〜４０の範囲内である。これらの値を用いることによって、発振回路１の効率は、約２．５〜３％（１／Ｒ）しか下がらない。信号加算器１２は、この例において電流加算器であり、受ける電流を合計ないし加算するように構成している。以下において、信号加算器１２は、トランジスターＭｎｐｄ及びＭｎ０のドレーン端子ノードに対応する回路ノードによって単純化されている。また、トランジスターＭｎ０及びＭｎ１のゲート端子もこの回路ノードに接続している。

上記のＬＣ発振器の概念は、ピアス、ハートレー、コルピッツ又は負のｇ_mの実装とは非常に異なっている。なぜなら、本手法は、ＬＣ回路３と直列のコンポーネントを最小限の数しか有さずにアクティブなパワーの損失を最小限にして、効率を最大限にするためである。図１〜３に示すように、この例において、トランジスターＭｎ１のみがＬＣ回路３と直列となっている。なお、発振回路１によって消費される合計パワーを考えると、その合計パワーの可能な限り多くがＬＣ回路３によって消費されることが望ましい。したがって、効率を向上させるために、例えば、位相シフト回路９とトランジスターＭｎ１のパワー消費を最小限にするべきである。図１〜３に示した他のすべてのアクティブなコンポーネントは、ＬＣ回路３とは別個であるか又はＬＣ回路３と並列である。

発振回路１の主な利得段は、この例において、トランジスターＭｎ１によって実装される。発振器のバルクハウゼンの基準は、前記１８０度の位相シフト回路９を加えることによって満たされる。これには以下の２つの機能がある。すなわち、第１の帰還回路１１からの第１の帰還信号の符号を変える機能（位相基準）と、発振を開始させるために小さな信号増幅を実装する機能（ループゲイン基準）とを実装する。

上記のように、パルス整形回路１３は、位相シフト回路９に直接接続している。様々な形態でパルスを制御することができる。トランジスターＭｎ０及びＭｎ１は、１：Ｒの電流ミラーを形成するために、パルス整形回路１３によってトランジスターＭｎ０に注入される電流波形は、出力段（トランジスターＭｎ１）においてＲ倍に乗算される。パルス整形回路１３は、発振の間に、様々なタイプの発振器の電流の刺激を発生させることができる。パルス整形回路１３は、例えば、伝統的なクラスＢパルス、より効率的なクラスＣ又はデジタル化された電流のクラスＤ波形を発生させることができる。これによって、この手法のパワー消費を最適化することができる。

図３のブロック図は、より詳細にパルス整形回路１３を示している。第２の帰還回路１５からの第２の帰還信号（電圧信号）は、トランジスターＭｐ１と呼ぶ第４のトランジスターのゲート端子に供給される。第２の帰還信号は、さらに、第２の抵抗２３を通して、トランジスターＭｐ０と呼ぶ第５のトランジスターのゲート端子に供給される。直流電圧源Ｖｂ２によって第５のトランジスターＭｐ０のゲートにバイアスが与えられ、この直流電圧源Ｖｂ２は、第２の抵抗２３を通して第４のトランジスターＭｐ１のゲートにバイアスを与え、この第２の抵抗２３は、第２のバイアス用電圧源Ｖｂ２にも接続している。トランジスターＭｐ０及びＭｐ１どうしは、実質的に同じであることができ、また、異なることができる。この例において、トランジスターＭｐ０及びＭｐ１は両方ともｐ型のＭＯＳＦＥＴトランジスターである。トランジスターＭｐ０のドレーン端子は、この例において、ダイオード接続トランジスターである第６のトランジスター２６に接続している。しかし、代わりに、トランジスターＭｐ０のドレーン端子を接地に直接接続することができる。トランジスターＭｐ０及びＭｐ１のソース端子は両方とも、この例において電流源Ｉstarveであるパワー源に接続している。電流源Ｉstarveは、当該電流源によって発生する電流信号（例、その振幅）を、例えば、デジタルに、調整することができるような制御可能な電流源である。したがって、この電流源のことを、プログラム可能な電流源と呼ぶことができる。電流源Ｉstarveからの電流の振幅は、発振回路１の発振の振幅を間接的に定める。トランジスターＭｐ１のドレーン端子は、この実施形態において電流加算器である信号加算器１２に接続している。接地（アース）とトランジスターＭｐ０及びＭｐ１のソース端子の間に、第３のキャパシター２８が接続している。

次に、発振回路１の動作について詳細に説明する。発振回路１の動作を２つの段階に分けることができる。すなわち、発振振幅が依然として増加している初期の段階と、発振振幅が実質的に一定に維持される定常状態動作の段階とである。初期の段階の最初にて発振振幅はゼロであり、パルス整形回路１３はトランジスターＭｎ０に電流を注入する。トランジスターＭｎ１はトランジスターＭｎ０を通して電流をミラーリングし、タンク３（ＬＣ回路）にステップ電流を注入する。発振信号は増加し始め、発振信号（電圧信号）は第１及び第２の帰還回路１１、１５に帰還される。初期の段階の後の定常状態の段階において、トランジスターＭｎｐｄは、発振サイクルの半周期の間に、プルダウンとして周期的にオンとオフを繰り返す。トランジスターＭｎｐｄがオンのときに、トランジスターＭｎｐｄは、プルダウンとしてトランジスターＭｎ１のゲート端子をオフにし、発振サイクルの他方の半周期の間に（トランジスターＭｎｐｄがオフであるとき）、パルス整形回路１３からの信号がトランジスターＭｎ１にて現われるようにする。すなわち、トランジスターＭｎｐｄがオフであるとき、すなわち、非導電性であるとき、トランジスターＭｎ０、Ｍｎ１及びＭｐ１は、オンである、すなわち、導電性である。また、トランジスターＭｎｐｄがオンであるとき、トランジスターＭｎ０、Ｍｎ１及びＭｐ１はオフである。このことは、トランジスターＭｎ１における電流が実質的にゼロであることを意味する。なお、初期の段階の間に、トランジスターＭｐ０が導電性であり、電流源Ｉstarveからの電流のいくらかがトランジスターＭｐ０を通って流れることに留意すべきである。しかし、発振回路１の定常状態動作の間には、トランジスターＭｐ０には電流が流れず（すなわち、トランジスターＭｐ０は非導電性である）、電流源Ｉstarveからの電流がすべてトランジスターＭｐ１を流れる。

第２の帰還信号によって、トランジスターＭｎｐｄがオフである段階の間に、発振サイクルをサポートするためにパルス整形回路１３の同期帰還電流パルスを発生させるように発振を用いることが可能になる。このことは、ＣＭＯＳパワー増幅器理論において、大きな信号電流の整形として知られている。なお、トランジスターＭｐ１、電流源Ｉstarve及び第２の帰還信号の大きさが、位相シフト回路９に供給される信号波形の形に影響を与えることに留意すべきである。定常状態動作の間に、トランジスターＭｐ１のゲートは、ＬＣ回路３からの大きな信号の入力に遭遇する。トランジスターＭｐ１の平均電源電圧を第２のキャパシター２８によってフィルタリングすることができる。このことによって、Ｍｐ１のゲート電圧がキャパシター２８における電圧よりしきい電圧Ｖthの分よりも低い場合には必ず、第２のキャパシター２８による電流パルスの発生が可能になる。したがって、パルス整形回路１３によって信号加算器１２に供給される電流信号は、第２のキャパシター２８及び／又は電流源Ｉstarveから発生することができる。これは、発振回路１の定常状態動作の間に絶えずオンであることができる。トランジスターＭｐ１の平均電流は、電流源Ｉstarveからの電流によって与えられる。したがって、電流源Ｉstarveは、発振器の出力振幅を制御する。これは、平均ではトランジスターＭｎ１を通しての直流電流がトランジスターＭｎ０を通る直流電流にＲを乗算したものに実質的に等しく、このことによって発振の過剰飽和が発生しないことが確実になるためである。

図４は、図３の発振回路１における定常状態動作の間に測定されるいくつかの例示的な信号波形を示している。図４における最も上のグラフは、発振器の出力ノード６において測定された出力電圧波形を示している。中央のグラフは、トランジスターＭｎ１の出力電流（すなわち、ドレーン電流）を示している。図４における最も下のグラフは、トランジスターＭｎ０のドレーン端子電流を示している。非常に鋭いパルスが第２のキャパシター２８によって与えられ、他方で、ピークよりもはるかに低い平均値が電流源Ｉstarveによって与えられる。また、トランジスターＭｎ１の出力電流が、パワー効率を最適化するために用いられる非常に狭い導通角（完全な１周期のうちの電流が０よりも大きい部分）を有することがわかる。

図面及び上記の説明において本発明について例示して詳細に説明したが、このような例示や説明は、例として示されたものとして考えるべきであって、本発明を限定するものとして考えるべきではない。本発明は、制御可能な出力信号の振幅及び／又は波形を有する電子発振器１についての記載した開示された実施形態には限定されない。当業者であれば、請求の範囲に記載された発明を実施する場合に、添付された図面、明細書及び請求の範囲について検討することによって、他の実施形態及び変形態様についても理解し達成することができるであろう。

請求の範囲において、「有する」という文言は、他の要素やステップがあることを除外するものではなく、物の表現が単数形であっても複数あることを除外するものではない。異なる特徴が単に互いに異なる従属請求項で記載されていることだけでは、これらの特徴の組み合わせを有利に用いることができないことを意味しているわけではない。請求の範囲における参照用の符号はいずれも本発明の範囲を制限するものとして解釈されるべきではない。

１ 発振器
３ ＬＣ共振回路
４ 誘導性コンポーネント
５ 容量性コンポーネント
６ 発振器の出力ノード
９ 位相シフト回路
１１ 第１の帰還回路
１２ 信号加算器
１３ パルス整形回路
１５ 第２の帰還回路
２１ 位相シフター
２８ キャパシター
Ｉstarve 第１の電流源
Ｍｎ１ 第１のトランジスター
Ｍｎ０ 第２のトランジスター
Ｍｎｐｄ 第３のトランジスター
Ｍｐ１ 第４のトランジスター
Ｍｐ０ 第５のトランジスター
Ｖｄｄ１ 第１の基準電圧ノード
Ｖｓｓ１ 第２の基準電圧ノード
Ｖｄｄ２ 第３の基準電圧ノード
Ｖｂ１ 第１のバイアス用電圧源
Ｖｂ２ 直流電圧源

Claims (11)

1. 電子発振器（１）であって、
   − 誘導性コンポーネント（４）と容量性コンポーネント（５）を有しており、第１の基準電圧ノード（Ｖｄｄ１）と発振器の出力ノード（６）に接続されているＬＣ共振回路（３）と、
   − 当該発振器の出力ノード（６）に接続しており、周期的に導電性状態と非導電性状態で動作するように構成している第１のトランジスター（Ｍｎ１）と、及び
   − 出力が前記第１のトランジスター（Ｍｎ１）に接続されており、第１の入力が第１の帰還回路（１１）によって当該発振器の出力ノード（６）に接続されており、第２の入力がパルス整形回路（１３）の出力に接続されている位相シフト回路（９）と
   を有し、
   前記パルス整形回路（１３）の入力は、第２の帰還回路（１５）によって当該発振器の出力ノード（６）に接続され、
   前記位相シフト回路（９）は、前記第１の帰還回路（１１）から受けた第１の帰還信号の位相を実質的に１８０度シフトする信号位相シフター（２１、Ｍｎｐｄ）を有し、
   前記位相シフト回路（９）は、さらに、
   前記信号位相シフター（２１、Ｍｎｐｄ）から受けた第１の信号と前記パルス整形回路（１３）から受けた第２の信号を加算して合計された電流信号を得る信号加算器（１２）と、及び
   前記信号加算器（１２）に接続されており、前記第１のトランジスター（Ｍｎ１）を通して当該発振器の出力ノード（６）に前記合計された電流信号をミラーリングするために前記第１のトランジスター（Ｍｎ１）と電流ミラーを形成する第２のダイオード接続トランジスター（Ｍｎ０）と
   を有し、
   前記パルス整形回路（１３）は、電流加算器である前記信号加算器（１２）に接続され、前記第２の信号を整形して当該発振器の出力信号の振幅及び／又は波形を制御することを可能にするように構成され、
   前記パルス整形回路（１３）は、第１の電流源（Ｉstarve）を有する
   ことを特徴とする発振器（１）。
2. 前記第１のトランジスター（Ｍｎ１）と前記第２のダイオード接続トランジスター（Ｍｎ０）は、前記合計された電流信号に所定の係数を乗算するように構成している電流ミラー（Ｍｎ０、Ｍｎ１）を形成している
   ことを特徴とする請求項１に記載の発振器（１）。
3. 前記所定の係数は、２０〜５０の範囲内である
   ことを特徴とする請求項２に記載の発振器（１）。
4. 前記位相シフター（Ｍｎｐｄ）は、第３のトランジスター（Ｍｎｐｄ）を有する
   ことを特徴とする請求項１〜３のいずれかに記載の発振器（１）。
5. 前記第３のトランジスター（Ｍｎｐｄ）は、出力信号を接地に引くように構成しているプルダウントランジスターである
   ことを特徴とする請求項４に記載の発振器（１）。
6. 前記第３のトランジスター（Ｍｎｐｄ）は、当該発振器（１）の定常状態動作の段階の間に、前記第１のトランジスター（Ｍｎ１）と前記第２のダイオード接続トランジスター（Ｍｎ０）を周期的にオンにしオフにするように構成している
   ことを特徴とする請求項４又は５に記載の発振器（１）。
7. オンとオフの持続時間は両方とも、発振サイクルの実質的に半分である
   ことを特徴とする請求項６に記載の発振器（１）。
8. 前記パルス整形回路（１３）は、第４のトランジスター（Ｍｐ１）と第５のトランジスター（Ｍｐ０）を有し、
   前記第４のトランジスター（Ｍｐ１）と前記第５のトランジスター（Ｍｐ０）は、前記第１の電流源（Ｉstarve）に接続されたコモンノードを有し、
   前記第１の電流源（Ｉstarve）からの第１の電流信号の少なくとも一部は、前記第４のトランジスター（Ｍｐ１）を通して前記信号加算器（１２）に供給されるように構成している
   ことを特徴とする請求項１に記載の発振器（１）。
9. 前記第５のトランジスター（Ｍｐ０）は、当該発振器（１）の定常状態動作の段階の間にオフであるように構成しており、これによって、前記第１の電流源（Ｉstarve）からの第１の電流がすべて、前記第４のトランジスター（Ｍｐ１）を通して前記信号加算器（１２）に供給されることを可能にする
   ことを特徴とする請求項８に記載の発振器（１）。
10. 当該発振器の出力ノード（６）と前記第４のトランジスター（Ｍｐ１）の間に、前記第４のトランジスター（Ｍｐ１）に第２の帰還信号を供給する第２の帰還回路（１５）が接続している
    ことを特徴とする請求項８又は９に記載の発振器（１）。
11. 前記パルス整形回路（１３）は、前記第４のトランジスター（Ｍｐ１）をまたがる電圧をフィルタリングして前記第４のトランジスター（Ｍｐ１）を通して前記信号加算器（１２）に供給される第２の電流信号を供給するためにキャパシター（２８）を有する
    ことを特徴とする請求項８〜１０のいずれかに記載の発振器（１）。