JP6527611B1 - Semiconductor light receiving element, photoelectric fusion module, method of manufacturing semiconductor light receiving element - Google Patents

Semiconductor light receiving element, photoelectric fusion module, method of manufacturing semiconductor light receiving element Download PDF

Info

Publication number
JP6527611B1
JP6527611B1 JP2018019532A JP2018019532A JP6527611B1 JP 6527611 B1 JP6527611 B1 JP 6527611B1 JP 2018019532 A JP2018019532 A JP 2018019532A JP 2018019532 A JP2018019532 A JP 2018019532A JP 6527611 B1 JP6527611 B1 JP 6527611B1
Authority
JP
Japan
Prior art keywords
region
waveguide
conductivity type
multiplication
receiving element
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2018019532A
Other languages
Japanese (ja)
Other versions
JP2019140153A (en
Inventor
英輝 小野
英輝 小野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Oki Electric Industry Co Ltd
Photonics Electronics Technology Research Association
Original Assignee
Oki Electric Industry Co Ltd
Photonics Electronics Technology Research Association
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Oki Electric Industry Co Ltd, Photonics Electronics Technology Research Association filed Critical Oki Electric Industry Co Ltd
Priority to JP2018019532A priority Critical patent/JP6527611B1/en
Application granted granted Critical
Publication of JP6527611B1 publication Critical patent/JP6527611B1/en
Publication of JP2019140153A publication Critical patent/JP2019140153A/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Optical Integrated Circuits (AREA)
  • Light Receiving Elements (AREA)

Abstract

【課題】光電変換効率を高める。【解決手段】信号光を受光する導波路が形成されている導波路型の半導体受光素子１００ａであって、信号光を吸収する吸収領域１０８と増倍領域１０６とが分離しているＳＡＭ構造のアバランシェフォトダイオードとして形成されており、吸収領域１０８と接合するｐ−Ｓｉ領域１０７と、増倍領域１０６に接合するｎ−Ｓｉコンタクト領域１０４とを備え、吸収領域１０８は、増倍領域１０６を包含する導波路の上面に積層されており、増倍領域１０８、及び吸収領域１０６は、真性半導体で形成されており、吸収領域１０８とｐ−Ｓｉ領域１０７とは、上面と同一面内で接合している。【選択図】図１An object of the present invention is to improve photoelectric conversion efficiency. A semiconductor light receiving element of a waveguide type in which a waveguide for receiving signal light is formed, wherein a SAM structure in which an absorption region for absorbing the signal light and a multiplication region are separated. It is formed as an avalanche photodiode and comprises a p-Si region 107 in contact with the absorption region 108 and an n-Si contact region 104 in contact with the multiplication region 106, the absorption region 108 including the multiplication region 106 The multiplication region 108 and the absorption region 106 are formed of an intrinsic semiconductor, and the absorption region 108 and the p-Si region 107 are joined in the same plane as the top surface. ing. [Selected figure] Figure 1

Description

本発明は、半導体受光素子、光電融合モジュール、半導体受光素子の製造方法に関し、例えば、光ファイバ通信で使用される半導体受光素子や、光回路及び電気回路を融合した光電融合モジュールに関する。   The present invention relates to a semiconductor light receiving element, a photoelectric fusion module, and a method of manufacturing the semiconductor light receiving element, for example, a semiconductor light receiving element used in optical fiber communication, and a photoelectric fusion module in which an optical circuit and an electric circuit are integrated.

現在、導入が進展しているＦＴＴＨ（Fiber to the Home）システム、特にＰＯＮ（Passive Optical Network）システムは、１本の光ファイバで双方向通信を行う一芯双方向通信モジュールを使用することが多い。この一芯双方向通信モジュールは、従来、個別に実装していたＬＤ（Laser Diode）やＰＤ（Photo Diode）等の電子デバイスを、光回路の基板表面に実装することにより小型化を実現している。   At present, FTTH (Fiber to the Home) systems, especially PON (Passive Optical Network) systems, which are in the process of introduction, often use single-core bidirectional communication modules that perform bidirectional communication with a single optical fiber. . This single-core bidirectional communication module realizes miniaturization by mounting electronic devices such as LD (Laser Diode) and PD (Photo Diode), which are conventionally mounted individually, on the substrate surface of the optical circuit. There is.

光回路は、Ｓｉを材料として用いる光導波路を採用している。例えば、Ｓｉをコアとして用い、且つＳｉよりも極めて屈折率が小さいＳｉＯ２をクラッドとして用いたＳｉ細線導波路が知られている。Ｓｉ細線導波路は、コアとクラッドとの屈折率差が極めて大きいために、光をコアに強く閉じ込めることが可能である。その結果、Ｓｉ細線導波路を用いた光学装置は、例えば、曲げ半径を１μｍ程度まで小さくした、小型の曲線導波路等、非常に微細なサブミクロンオーダの導波路を形成することが可能である。そのため、Ｓｉ細線導波路は、Ｓｉ電子デバイスと光デバイスとを同一のチップ上で融合することができる可能性を秘めた技術として注目されている。 The optical circuit employs an optical waveguide using Si as a material. For example, there is known a Si wire waveguide using Si as a core and SiO 2 having a refractive index much smaller than that of Si as a cladding. The Si wire waveguide can strongly confine light in the core because the refractive index difference between the core and the cladding is extremely large. As a result, an optical device using a Si wire waveguide can form a very fine submicron-order waveguide, such as a small-sized curved waveguide whose bending radius is reduced to about 1 μm, for example. . Therefore, Si wire waveguides are attracting attention as a technology having the potential to fuse Si electronic devices and optical devices on the same chip.

ところで、非特許文献１は、リブ型導波路に導波路型のＰＩＮ構造のフォトダイオード（以下、ＰＩＮ−ＰＤとも称する）を集積する技術を開示している。この集積技術は、ＳＯＩ（Silicon On Insulator）ウエハのトップＳｉ層を半導体プロセスにより成形したＳｉコアを光導波路とし、テーパ導波路を介した端部に対して不純物添加することでｐ型、又はｎ型の導電型を持たせた構造を採用している。そして、ＰＩＮ−ＰＤは、Ｓｉコアの導電型を持たせた部分の領域と、その領域に、例えば、Ｇｅを積層し、積層されたＧｅ表面に不純物を添加することでＳｉコアと逆の導電型（Ｓｉがｐ型ならｎ型、Ｓｉがｎ型ならｐ型）をＧｅに持たせた領域と、ｐ型領域とｎ型領域の中間に設けたｉ型領域とを備えた構造を採用している。   By the way, Non-Patent Document 1 discloses a technology of integrating a photodiode of a waveguide type PIN structure (hereinafter also referred to as PIN-PD) in a rib type waveguide. In this integration technology, the top Si layer of an SOI (Silicon On Insulator) wafer is made of an Si core formed by a semiconductor process as an optical waveguide, and the end portion through the tapered waveguide is doped with p-type or n It adopts a structure that gives the conductivity type of the die. Then, in the PIN-PD, for example, Ge is stacked in the region of the portion having the conductivity type of the Si core and in the region, and conductivity is reverse to that of the Si core by adding the impurity to the stacked Ge surface A structure is adopted that includes a region where Ge (n-type if Si is p-type and p-type if Si is n-type) is given to Ge and an i-type region provided in the middle between p-type region and n-type region. ing.

非特許文献２は、ダイオードの雪崩降伏現象を利用し、ＰＩＮ−ＰＤよりも高い受光感度を得ることができるアバランシェフォトダイオード（以下、ＡＰＤとも称する。）を開示している。この非特許文献２に開示されたＡＰＤは、Ｓｉ導波路を集積し、吸収（Absorption）領域と、チャージ（Charge）領域と、増倍（Multiplication）領域とが分離（Separate）された集積ＳＡＣＭ構造を成している。   Non-Patent Document 2 discloses an avalanche photodiode (hereinafter also referred to as APD) which can obtain higher light receiving sensitivity than PIN-PD by utilizing an avalanche breakdown phenomenon of a diode. The APD disclosed in this non-patent document 2 is an integrated SACM structure in which an Si waveguide is integrated, and an absorption region, a charge region, and a multiplication region are separated. The

非特許文献３もＳＡＣＭ構造のＡＰＤを開示している。非特許文献３に開示されているＡＰＤは、Ｓｉスラブ導波路にイオン注入を施し、これをチャージ領域とすることで、Ｓｉスラブ導波路上には吸収領域だけ形成してＳｉスラブ導波路上の段差を小さくしている。   Non-Patent Document 3 also discloses an APD of SACM structure. The APD disclosed in Non-Patent Document 3 performs ion implantation on a Si slab waveguide and uses it as a charge region to form only an absorption region on the Si slab waveguide and to form an Si slab waveguide on the Si slab waveguide. The difference in level is reduced.

このように、Ｓｉ細線導波路にＳＡＣＭ構造のＡＰＤを集積する場合、ＳＯＩウエハのトップＳｉ層によるＳｉスラブ導波路上にＳＡＣＭ構造を構築する必要がある。受光素子集積のためにトップＳｉ層上にエピタキシャル成長させる回数は、非特許文献２では、増倍層と吸収層との２回である。一般に、Ｓｉ電子デバイスと光デバイスとを集積する量産工場では、低欠陥でエピタキシャル成長させる必要がある。このため、成長面となるトップＳｉ層表面の前処理や洗浄を慎重に行う必要があり、同時に、低成長レートにするため、エピタキシャル成長は非常に長い時間を要する。したがて、非特許文献２の場合、生産性に問題があった。   As described above, when integrating an APD of SACM structure in a Si wire waveguide, it is necessary to construct an SACM structure on the Si slab waveguide path by the top Si layer of the SOI wafer. In Non-Patent Document 2, the number of times of epitaxial growth on the top Si layer for light receiving element integration is two, that is, the multiplication layer and the absorption layer. Generally, in a mass production factory where Si electronic devices and optical devices are integrated, it is necessary to epitaxially grow with low defects. For this reason, it is necessary to carefully pretreat and clean the top Si layer surface to be a growth surface, and at the same time, to achieve a low growth rate, epitaxial growth requires a very long time. Therefore, in the case of Non-Patent Document 2, there is a problem in productivity.

上記、エピタキシャル成長の回数が多く生産性が低いという課題を克服するために考案されたのが非特許文献３のＳＡＣＭ構造のＡＰＤである。非特許文献３のＡＰＤは、Ｓｉスラブ導波路にイオン注入を施してこれをチャージ領域としている。また、そのＡＰＤは、同じＳｉスラブ導波路にイオン注入を施して形成した電極とのコンタクト領域ｎ＋−Ｓｉとの間にｉ−Ｓｉ領域を設けることで、これを増倍領域としている。 The APD of SACM structure of Non-Patent Document 3 is devised to overcome the problem that the number of times of epitaxial growth is large and the productivity is low. In the APD of Non-Patent Document 3, the Si slab waveguide is subjected to ion implantation to be used as a charge region. In addition, the APD has an i-Si region between it and a contact region n + -Si with an electrode formed by performing ion implantation to the same Si slab waveguide, thereby forming the i-Si region as a multiplication region.

このように、非特許文献３のＡＰＤは、エピタキシャル成長が1回だけなので、非特許文献２の生産性が低いという問題が克服されている。しかし、非特許文献３では、Ｓｉスラブ導波路上にもＧｅ吸収領域にもコンタクトホールを形成してコンタクト電極を設ける必要がある。つまり、非特許文献３のＡＰＤは、下地の材質が異なる２種類のコンタクトホールを形成しなければならならない。したがって、非特許文献３のＡＰＤの製造方法は、エッチング条件の異なるコンタクトホール形成工程が２回必要ということに繋がる。   Thus, the APD of Non-Patent Document 3 overcomes the problem that the productivity of Non-Patent Document 2 is low because epitaxial growth is performed only once. However, in Non-Patent Document 3, it is necessary to form a contact hole also in the Ge absorption region on the Si slab waveguide and to provide a contact electrode. That is, in the APD of Non-Patent Document 3, two types of contact holes having different base materials must be formed. Therefore, the method of manufacturing APD of Non-Patent Document 3 leads to the necessity of two contact hole forming steps with different etching conditions.

特に、ＧｅとＳｉＯ２とは、選択比が低くドライエッチングのストップ層とはならない。また、Ｇｅは、水に溶けやすいので、ドライエッチングでＧｅ表面が傷つくと後工程の洗浄工程で溶け出してしまう危険性がある。このように、Ｇｅ表面へのコンタクトホール形成という非特許文献３の工程は、難易度が高く、プロセス条件管理が厳しく生産性が低い問題があった。 In particular, Ge and SiO 2 have low selectivity and do not serve as a stop layer for dry etching. Further, since Ge is easily dissolved in water, if the Ge surface is damaged by dry etching, there is a risk that it may be dissolved out in a cleaning step in a later step. As described above, the process of Non-Patent Document 3 in which the contact hole is formed on the Ge surface is high in difficulty, and there is a problem that the process condition control is severe and the productivity is low.

なお、特許文献１のＦｉｇ８ａは、一般にＳＡＭ構造と呼ばれる、吸収(Absorption)領域と、増倍(Multiplication)領域が分離(Separate)する構造を有したＡＰＤを開示している。つまり、特許文献２のＳＡＭ構造は、コンタクト領域ｐ−Ｓｉ領域とｉ−Ｓｉ領域とを形成したトップＳｉ層の上にＧｅ吸収層を積層し、ｐ−Ｓｉ領域とＧｅ吸収層とに接触面がある。しかしながら、Ｆｉｇ８ａのＳＡＭ構造は、ｎ−Ｓｉ領域とＧｅ吸収層に接触面が無く、ｉ−Ｓｉ領域を介在させて、このｉ−Ｓｉ領域を増倍領域としている。   In addition, FIG. 8a of Patent Document 1 discloses an APD having a structure in which an absorption region and a multiplication region are separated, which is generally called a SAM structure. That is, in the SAM structure of Patent Document 2, the Ge absorption layer is stacked on the top Si layer in which the contact region p-Si region and the i-Si region are formed, and the contact surface with the p-Si region and the Ge absorption layer There is. However, in the SAM structure of FIG. 8a, there is no contact surface between the n-Si region and the Ge absorption layer, and the i-Si region is interposed to make the i-Si region a multiplication region.

また、特許文献１（Ｆｉｇ１，２）、及び特許文献２は、Ｇｅ吸収層がｐ−Ｓｉ領域にもｎ−Ｓｉ領域にも接触面を有し、ｐ−Ｓｉ領域がＰ、Ｇｅ吸収層がＩ、ｎ−Ｓｉ領域がＮとなるＰＩＮ構造を開示している。   Further, Patent Document 1 (FIGS. 1 and 2) and Patent Document 2 show that the Ge absorption layer has a contact surface in both the p-Si region and the n-Si region, and the p-Si region is P and Ge absorption layers. Disclosed is a PIN structure in which the I, n-Si region is N.

Tao Yin，et.al,“31GHz Ge n-i-p waveguide photodetectors on Silicone-on-Insulator substrate”,OPTICS EXPRESS,Vol.15,No.21，2007，pp.13965-13971Tao Yin, et. Al, “31 GHz Ge on-wave waveguide photodetectors on Silicone-on-Insulator substrate”, OPTICS EXPRESS, Vol. 15, No. 21, 2007, pp. 13965-13971 Zhihong et.al,”Ge/Si Waveguide Avalanche Photodiodes”IEEE Group Four Photonics，2010，FA2，p.320,321Zhihong et.al, "Ge / Si Waveguide Avalanche Photodiodes", IEEE Group Four Photonics, 2010, FA2, p. 320, 321 Shiyang et.al,”Waveguided Ge/Si Avalanche Photodiode With Separete Vertical SEG-Ge Absorption,Lateral Si Charge,and Multiplication Configuration”IEEE ELECTRON DEVICE LETTERS,VOL.30，No.9，2009，pp.934-936Shiyang et.al, "Waveguided Ge / Si Avalanche Photodiode With Separate Vertical SEG-Ge Absorption, Lateral Si Charge, and Multiplication Configuration" IEEE ELECTRONIC DEVICE LETTERS, VOL. 30, No. 9, No. 9, 2009, pp. 934-936

米国特許第７３９７１０１号明細書（Ｆｉｇ．８ａ）U.S. Patent No. 7397101 (Fig. 8a) 米国特許出願第２００７／０１０４４４１号明細書US Patent Application No. 2007/0104441

特許文献１のＦｉｇ８ａに記載のＡＰＤは、ｐ−Ｓｉ領域６１０の上にｐ型Ｇｅ層６１５が形成されており、ｉ−Ｓｉ領域６２５の上にｉ−Ｇｅ領域６２０が形成されている。このため、ｐ型電極の接触抵抗が小さくなるように、ｐ−Ｓｉ領域６１０へのイオン注入濃度を高くすると、ｐ−Ｓｉ領域６１０の上のｐ型Ｇｅ層６１５の成膜レートとｉ−Ｓｉ領域６２５上のｉ−Ｇｅ吸収領域６２０の成膜レートとの間に大きな差が生じる。つまり、ｐ−Ｓｉ領域６１０とｉ−Ｓｉ領域６２５との境界付近で、Ｇｅ吸収領域中に結晶転位が生じやすくなる。この結晶転位が暗電流の増加や光電変換効率の低下を招いてしまう。   In the APD described in FIG. 8A of Patent Document 1, a p-type Ge layer 615 is formed on a p-Si region 610, and an i-Ge region 620 is formed on an i-Si region 625. Therefore, if the ion implantation concentration to the p-Si region 610 is increased to reduce the contact resistance of the p-type electrode, the deposition rate of the p-type Ge layer 615 on the p-Si region 610 and the i-Si A large difference occurs with the deposition rate of the i-Ge absorbing region 620 on the region 625. That is, near the boundary between the p-Si region 610 and the i-Si region 625, crystal dislocation is likely to occur in the Ge absorption region. This crystal dislocation causes an increase in dark current and a decrease in photoelectric conversion efficiency.

また、ｐ型Ｇｅ層６１５は、ｉ−Ｇｅ領域６２０と異なり、不純物準位が存在するため、不純物準位を介した光吸収が生じることから、光電変換効率の低下を招くこととなる。   Further, unlike the i-Ge region 620, the p-type Ge layer 615 has an impurity level, so that light absorption occurs through the impurity level, leading to a decrease in photoelectric conversion efficiency.

本発明は、このような問題点を解決するためになされたものであり、光電変換効率を高めることができる半導体受光素子、光電融合モジュール、半導体受光素子の製造方法を提供することを目的とする。   The present invention has been made to solve such problems, and it is an object of the present invention to provide a semiconductor light receiving element, a photoelectric fusion module, and a method of manufacturing a semiconductor light receiving element capable of enhancing the photoelectric conversion efficiency. .

前記目的を達成するために、第１発明の半導体受光素子は、信号光を受光する導波路が形成されている導波路型の半導体受光素子であって、前記信号光を吸収する吸収領域（１０８ａ）と増倍領域（１０６ａ，１０６ｂ）とが分離しているＳＡＭ構造のアバランシェフォトダイオードとして形成されており、前記吸収領域と接合する第１導電型領域（ｐ−Ｓｉ領域１０７）と、前記増倍領域に接合する第２導電型のコンタクト領域（ｎ−Ｓｉコンタクト領域１０４ａ）とを備え、前記吸収領域は、前記増倍領域を包含する前記導波路、及び前記第１導電型領域の上面に接合されており、前記増倍領域、及び前記吸収領域は、真性半導体で形成されていることを特徴とする。 In order to achieve the above object, the semiconductor light receiving element of the first invention is a waveguide type semiconductor light receiving element in which a waveguide for receiving signal light is formed, and an absorption region (108a) for absorbing the signal light And a first conductivity type region (p-Si region 107) which is formed as an avalanche photodiode having a SAM structure in which the multiplication region (106a, 106b) is separated, and which is in contact with the absorption region; A second conductivity type contact region (n-Si contact region 104a) joined to the double region, and the absorption region is formed on the waveguide including the multiplication region and the upper surface of the first conductivity type region It is characterized in that they are joined , and the multiplication region and the absorption region are formed of an intrinsic semiconductor.

真性半導体で形成されている吸収領域は、第１導電型領域、及び増倍領域と接合している。真性半導体は、不純物準位が極めて少ないので不純物準位を介した光吸収も極めて少なく、光吸収の多くは価電子帯の電子を伝導帯へ励起することで発生する光電流に寄与する。このため、半導体受光素子は、光電変換効率を高めることができる。   An absorption region formed of an intrinsic semiconductor is in contact with the first conductivity type region and the multiplication region. Since the intrinsic semiconductor has very few impurity levels, light absorption through the impurity levels is also very small, and much of the light absorption contributes to the photocurrent generated by exciting electrons in the valence band to the conduction band. Therefore, the semiconductor light receiving element can increase the photoelectric conversion efficiency.

また、第１発明の半導体受光素子は、信号光を受光する導波路が形成されている導波路型の半導体受光素子であって、前記信号光を吸収する吸収領域を含むＰＩＮフォトダイオードとして形成されており、前記吸収領域と接合する第１導電型領域と、前記吸収領域に接合する第２導電型領域とを備え、前記吸収領域は、前記第２導電型領域を包含する前記導波路、及び前記第１導電型領域の上面に積層されており、前記吸収領域は、真性半導体で形成されていることを特徴とする。   The semiconductor light receiving element of the first invention is a waveguide type semiconductor light receiving element in which a waveguide for receiving signal light is formed, and is formed as a PIN photodiode including an absorption region for absorbing the signal light. The waveguide including a first conductivity type region joined to the absorption region, and a second conductivity type region joined to the absorption region, the absorption region including the second conductivity type region; The semiconductor device is characterized in that it is stacked on the upper surface of the first conductivity type region, and the absorption region is formed of an intrinsic semiconductor.

本発明によれば、光電変換効率を高めることができる。   According to the present invention, the photoelectric conversion efficiency can be enhanced.

本発明の第１実施形態である半導体受光素子の光軸に対して垂直な断面を示す断面図である。It is a sectional view showing a section perpendicular to an optical axis of a semiconductor light receiving element which is a 1st embodiment of the present invention. 本発明の第１実施形態である半導体受光素子の平面図である。It is a top view of the semiconductor light receiving element which is a 1st embodiment of the present invention. 本発明の第１実施形態である半導体受光素子の動作を説明するための断面図（１）である。It is sectional drawing (1) for demonstrating the operation | movement of the semiconductor light receiving element which is 1st Embodiment of this invention. 本発明の第１実施形態である半導体受光素子の動作を説明するための断面図（２）である。It is sectional drawing (2) for demonstrating the operation | movement of the semiconductor light receiving element which is 1st Embodiment of this invention. 光軸に対して垂直であって、基板に平行な方向における距離と電界強度との関係を示す図である。It is a figure which shows the relationship of the distance and electric field strength in the direction which is perpendicular | vertical to an optical axis and parallel to a board | substrate. 本発明の第１実施形態である半導体受光素子の製造方法を説明するためのフローチャートである。It is a flowchart for demonstrating the manufacturing method of the semiconductor light receiving element which is 1st Embodiment of this invention. 本発明の第１実施形態である半導体受光素子の製造方法を説明する説明図（１）である。It is explanatory drawing (1) explaining the manufacturing method of the semiconductor light receiving element which is 1st Embodiment of this invention. 本発明の第１実施形態である半導体受光素子の製造方法を説明する説明図（２）である。It is explanatory drawing (2) explaining the manufacturing method of the semiconductor light receiving element which is 1st Embodiment of this invention. 本発明の第１実施形態である半導体受光素子の製造方法を説明する説明図（３）である。It is explanatory drawing (3) explaining the manufacturing method of the semiconductor light receiving element which is 1st Embodiment of this invention. 本発明の第１実施形態である半導体受光素子の製造方法を説明する説明図（４）である。It is explanatory drawing (4) explaining the manufacturing method of the semiconductor light receiving element which is 1st Embodiment of this invention. 本発明の第１実施形態である半導体受光素子の製造方法を説明する説明図（５）である。It is explanatory drawing (5) explaining the manufacturing method of the semiconductor light receiving element which is 1st Embodiment of this invention. 本発明の第１実施形態である半導体受光素子の製造方法を説明する説明図（６）である。It is explanatory drawing (6) explaining the manufacturing method of the semiconductor light receiving element which is 1st Embodiment of this invention. 本発明の第１実施形態である半導体受光素子の製造方法を説明する説明図（７）である。It is explanatory drawing (7) explaining the manufacturing method of the semiconductor light receiving element which is 1st Embodiment of this invention. 本発明の第１実施形態である半導体受光素子の製造方法を説明する説明図（８）である。It is explanatory drawing (8) explaining the manufacturing method of the semiconductor light receiving element which is 1st Embodiment of this invention. 本発明の第１実施形態である半導体受光素子の製造方法を説明する説明図（９）である。It is explanatory drawing (9) explaining the manufacturing method of the semiconductor light receiving element which is 1st Embodiment of this invention. 本発明の第２実施形態である半導体受光素子の光軸に対して垂直な断面を示す断面図である。It is sectional drawing which shows a cross section perpendicular | vertical to the optical axis of the semiconductor light receiving element which is 2nd Embodiment of this invention. 本発明の第２実施形態である半導体受光素子の平面図である。It is a top view of the semiconductor light receiving element which is a 2nd embodiment of the present invention. 本発明の第２実施形態である半導体受光素子の動作を説明するための断面図である。It is sectional drawing for demonstrating the operation | movement of the semiconductor light receiving element which is 2nd Embodiment of this invention. 光軸に対して垂直であって、基板に平行な方向における距離と電界強度との関係を示す図である。It is a figure which shows the relationship of the distance and electric field strength in the direction which is perpendicular | vertical to an optical axis and parallel to a board | substrate. 本発明の第２実施形態である半導体受光素子の製造方法を説明する説明図（１）である。It is explanatory drawing (1) explaining the manufacturing method of the semiconductor light receiving element which is 2nd Embodiment of this invention. 本発明の第２実施形態である半導体受光素子の製造方法を説明する説明図（２）である。It is explanatory drawing (2) explaining the manufacturing method of the semiconductor light receiving element which is 2nd Embodiment of this invention. 本発明の第２実施形態である半導体受光素子の製造方法を説明する説明図（３）である。It is explanatory drawing (3) explaining the manufacturing method of the semiconductor light receiving element which is 2nd Embodiment of this invention. 本発明の第２実施形態である半導体受光素子の製造方法を説明する説明図（４）である。It is explanatory drawing (4) explaining the manufacturing method of the semiconductor light receiving element which is 2nd Embodiment of this invention. 本発明の第２実施形態である半導体受光素子の製造方法を説明する説明図（５）である。It is explanatory drawing (5) explaining the manufacturing method of the semiconductor light receiving element which is 2nd Embodiment of this invention. 本発明の第２実施形態である半導体受光素子の製造方法を説明する説明図（６）である。It is explanatory drawing (6) explaining the manufacturing method of the semiconductor light receiving element which is 2nd Embodiment of this invention. 本発明の第２実施形態である半導体受光素子の製造方法を説明する説明図（７）である。It is explanatory drawing (7) explaining the manufacturing method of the semiconductor light receiving element which is 2nd Embodiment of this invention. 本発明の第２実施形態である半導体受光素子の製造方法を説明する説明図（８）である。It is explanatory drawing (8) explaining the manufacturing method of the semiconductor light receiving element which is 2nd Embodiment of this invention. 本発明の第３実施形態である半導体受光素子の光軸に対して垂直な断面を示す断面図である。It is sectional drawing which shows a cross section perpendicular | vertical to the optical axis of the semiconductor light receiving element which is 3rd Embodiment of this invention. 本発明の第３実施形態である半導体受光素子の平面図である。It is a top view of the semiconductor light receiving element which is a 3rd embodiment of the present invention. 本発明の第３実施形態である半導体受光素子の動作を説明するための断面図である。It is sectional drawing for demonstrating the operation | movement of the semiconductor light receiving element which is 3rd Embodiment of this invention. 本発明の第２実施形態である半導体受光素子の製造方法を説明する説明図（１）である。It is explanatory drawing (1) explaining the manufacturing method of the semiconductor light receiving element which is 2nd Embodiment of this invention. 本発明の第２実施形態である半導体受光素子の製造方法を説明する説明図（２）である。It is explanatory drawing (2) explaining the manufacturing method of the semiconductor light receiving element which is 2nd Embodiment of this invention. 本発明の第２実施形態である半導体受光素子の製造方法を説明する説明図（３）である。It is explanatory drawing (3) explaining the manufacturing method of the semiconductor light receiving element which is 2nd Embodiment of this invention. 本発明の第２実施形態である半導体受光素子の製造方法を説明する説明図（４）である。It is explanatory drawing (4) explaining the manufacturing method of the semiconductor light receiving element which is 2nd Embodiment of this invention. 本発明の第２実施形態である半導体受光素子の製造方法を説明する説明図（５）である。It is explanatory drawing (5) explaining the manufacturing method of the semiconductor light receiving element which is 2nd Embodiment of this invention. 本発明の第２実施形態である半導体受光素子の製造方法を説明する説明図（６）である。It is explanatory drawing (6) explaining the manufacturing method of the semiconductor light receiving element which is 2nd Embodiment of this invention. 本発明の第２実施形態である半導体受光素子の製造方法を説明する説明図（７）である。It is explanatory drawing (7) explaining the manufacturing method of the semiconductor light receiving element which is 2nd Embodiment of this invention. 本発明の第２実施形態である半導体受光素子の製造方法を説明する説明図（８）である。It is explanatory drawing (8) explaining the manufacturing method of the semiconductor light receiving element which is 2nd Embodiment of this invention. 本発明の比較例である半導体受光素子の光軸に対して垂直な断面を示す断面図である。It is sectional drawing which shows a cross section perpendicular | vertical to the optical axis of the semiconductor light receiving element which is a comparative example of this invention. 本発明の第１実施形態である半導体受光素子を適用した光電融合モジュールの構成図である。It is a block diagram of the photoelectric fusion module to which the semiconductor light receiving element which is 1st Embodiment of this invention is applied.

以下、図面を参照して、本発明の実施の形態（以下、「本実施形態」と称する）につき詳細に説明する。なお、各図は、本発明を十分に理解できる程度に、概略的に示してあるに過ぎない。また、各図において、共通する構成要素や同様な構成要素については、同一の符号を付し、それらの重複する説明を省略する。   Hereinafter, embodiments of the present invention (hereinafter, referred to as “this embodiment”) will be described in detail with reference to the drawings. The drawings are only schematically shown to the extent that the present invention can be sufficiently understood. Moreover, in each figure, about the component common in common, and the same component, the same code | symbol is attached | subjected and those duplicate description is abbreviate | omitted.

（第１実施形態）
（構成の説明）
図１は、本発明の第１実施形態である半導体受光素子の光軸に対して垂直な断面を示す断面図であり、図２は、その平面図である。つまり、図１は、ｚ軸を光の進行方向にしたときの（図２参照）、ｘ−ｙ断面図である。また、図２は、ｘ−ｚ平面図であるが、ｉ−Ｇｅ吸収領域１０８ａ、及び上部クラッド１１１を除いた状態の平面図である。 First Embodiment
(Description of the configuration)
FIG. 1 is a cross-sectional view showing a cross section perpendicular to the optical axis of a semiconductor light receiving element according to a first embodiment of the present invention, and FIG. 2 is a plan view thereof. That is, FIG. 1 is an xy cross-sectional view when the z axis is in the traveling direction of light (see FIG. 2). FIG. 2 is an xz plan view, but is a plan view with the i-Ge absorption region 108 a and the upper cladding 111 removed.

半導体受光素子１００ａは、支持基板としてのＳｉ基板１０１と、該Ｓｉ基板１０１の表面に堆積された下部クラッド１０２と、該下部クラッド１０２の表面に形成されたＳｉスラブ導波路１０３、ｎ−Ｓｉコンタクト領域１０４ａ、ｐ−Ｓｉチャージ領域１０５、ノンドープの増倍領域１０６ａ、及びｐ−Ｓｉ領域１０７と、ｐ−Ｓｉチャージ領域１０５、Ｓｉスラブ導波路１０３、及びｐ−Ｓｉ領域１０７の上に積層されたｉ−Ｇｅ吸収領域１０８ａと、ｐ−Ｓｉ領域１０７の内部のｐ−Ｓｉコンタクト領域１１７と、これらを覆う上部クラッド１１１と、ｎ−Ｓｉコンタクト領域１０４ａ、及びｐ−Ｓｉコンタクト領域１１７に接触する２箇所のＡｌ電極１１０ａとを備える。   The semiconductor light receiving element 100a comprises a Si substrate 101 as a supporting substrate, a lower cladding 102 deposited on the surface of the Si substrate 101, a Si slab waveguide 103 formed on the surface of the lower cladding 102, and an n-Si contact Region 104a, p-Si charge region 105, non-doped multiplication region 106a, and p-Si region 107; and p-Si charge region 105, Si slab waveguide 103, and p-Si region 107 stacked on top of each other The i-Ge absorbing region 108 a, the p-Si contact region 117 inside the p-Si region 107, the upper cladding 111 covering them, the n-Si contact region 104 a, and the p-Si contact region 117 2 And an Al electrode 110a at a location.

図２において、Ｓｉスラブ導波路１０３と増倍領域１０６ａとＳｉ細線導波路１１５とテーパ導波路１１６とは、コアが同一のＳｉ層により一体形成されている。このため、Ｓｉ細線導波路１１５とテーパ導波路１１６との境界と、テーパ導波路１１６とＳｉスラブ導波路１０３との境界、Ｓｉスラブ導波路１０３と増倍領域１０６ａとの境界は、破線で示している。   In FIG. 2, the Si slab waveguide 103, the multiplication region 106a, the Si wire waveguide 115, and the tapered waveguide 116 are integrally formed of the same Si layer as the core. Therefore, the boundary between the Si wire waveguide 115 and the tapered waveguide 116, the boundary between the tapered waveguide 116 and the Si slab waveguide 103, and the boundary between the Si slab waveguide 103 and the multiplication region 106a are indicated by broken lines. ing.

Ｓｉスラブ導波路１０３は、平面視長方形状であり、光軸に対して平行に配列している増倍領域１０６ａ、ｐ−Ｓｉチャージ領域１０５等と併せて、光軸方向に光が導波される導波路を構成している。つまり、半導体受光素子１００ａは、導波路型のアバランシェフォトダイオードとして機能する。   The Si slab waveguide 103 has a rectangular shape in a plan view, and light is guided in the optical axis direction along with the multiplication region 106 a and the p-Si charge region 105 which are arranged parallel to the optical axis. To form a waveguide. That is, the semiconductor light receiving element 100a functions as a waveguide type avalanche photodiode.

テーパ導波路１１６は、Ｓｉスラブ導波路１０３に光学的に結合しており、信号光をＳｉスラブ導波路１０３まで導光する光導波路である。ｉ−Ｇｅ吸収領域１０８ａは、光軸を通っており、ｎ−Ｓｉコンタクト領域１０４ａ、ｐ−Ｓｉチャージ領域１０５、ノンドープの増倍領域１０６ａ、Ａｌ電極１１０ａ等は、ｉ−Ｇｅ吸収領域１０８ａの両側に、光軸に対して平行に配列している。   The tapered waveguide 116 is an optical waveguide which is optically coupled to the Si slab waveguide 103 and guides the signal light to the Si slab waveguide 103. The i-Ge absorption region 108a passes through the optical axis, the n-Si contact region 104a, the p-Si charge region 105, the non-doped multiplication region 106a, the Al electrode 110a, etc., both sides of the i-Ge absorption region 108a. Are arranged parallel to the optical axis.

図１の説明に戻り、Ｓｉ基板１０１は、例えば、厚さｔ１＝５２５μｍの支持基板である。下部クラッド１０２は、例えば、厚さｔ２＝３μｍのＳｉＯ２であり、Ｓｉ基板１０１の全面に堆積された絶縁層である。Ｓｉスラブ導波路１０３は、例えば、厚さｔ３＝３００ｎｍのＳｉである。Ｓｉスラブ導波路１０３は、光軸方向（ｚ方向）に形成されており、図１の断面図では、光軸中心に左右の２箇所、及び中心部に形成されている。 Returning to the description of FIG. 1, the Si substrate 101 is, for example, a support substrate having a thickness t 1 = 525 μm. The lower cladding 102 is, for example, SiO 2 having a thickness t 2 = 3 μm and is an insulating layer deposited on the entire surface of the Si substrate 101. The Si slab waveguide 103 is, for example, Si having a thickness t 3 = 300 nm. The Si slab waveguide 103 is formed in the optical axis direction (z direction), and in the cross-sectional view in FIG.

ｎ−Ｓｉコンタクト領域１０４ａは、Ｓｉスラブ導波路１０３と同一深さｔ３＝３００ｎｍの領域であり、例えば、キャリア濃度１×１０２０ｃｍ−３でＰ（リン）がイオン注入されている。ｐ−Ｓｉチャージ領域１０５は、例えば、キャリア濃度１×１０１７ｃｍ−３でＢ（ホウ素）がイオン注入されている。つまり、ｐ−Ｓｉチャージ領域１０５は、ｎ−Ｓｉコンタクト領域１０４ａよりもキャリア濃度が低く導電性が低い。 The n-Si contact region 104 a is a region of the same depth t 3 = 300 nm as the Si slab waveguide 103, and for example, P (phosphorus) is ion-implanted with a carrier concentration of 1 × 10 20 cm −3 . In the p-Si charge region 105, for example, B (boron) is ion-implanted at a carrier concentration of 1 × 10 17 cm −3 . That is, the p-Si charge region 105 has a lower carrier concentration and lower conductivity than the n-Si contact region 104a.

増倍領域１０６ａは、ノンドープＳｉ（ｉ−Ｓｉ）であり、ｎ−Ｓｉコンタクト領域１０４ａとｐ−Ｓｉチャージ領域１０５との間に形成されている。ｉ−Ｇｅ吸収領域１０８ａは、ｐ−Ｓｉチャージ領域１０５、Ｓｉスラブ導波路１０３、及びｐ−Ｓｉ領域１０７の上に、例えば、厚さｔ７＝０．５μｍで形成されている。 The multiplication region 106 a is non-doped Si (i-Si), and is formed between the n-Si contact region 104 a and the p-Si charge region 105. The i-Ge absorption region 108 a is formed on the p-Si charge region 105, the Si slab waveguide 103, and the p-Si region 107, for example, with a thickness t 7 = 0.5 μm.

ｐ−Ｓｉ領域１０７は、Ｓｉスラブ導波路１０３の厚さと同じ厚さｔ３＝３００ｎｍであり、キャリア濃度１×１０１９ｃｍ−３で形成されている。つまり、ｐ−Ｓｉ領域１０７のキャリア濃度１×１０１９ｃｍ−３は、ｐ−Ｓｉチャージ領域１０５のキャリア濃度１×１０１７ｃｍ−３よりも極めて大きい。ｐ−Ｓｉ領域１０７の内部には、ｉ−Ｇｅ吸収領域１０８ａと接触しないように、ｐ−Ｓｉコンタクト領域１１７が形成されている。ｐ−Ｓｉコンタクト領域１１７は、厚さｔ８＝１００ｎｍ、キャリア濃度１×１０２０ｃｍ−３で形成されている。 The p-Si region 107 has the same thickness t 3 = 300 nm as the thickness of the Si slab waveguide 103 and is formed with a carrier concentration of 1 × 10 19 cm −3 . That is, the carrier concentration 1 × 10 19 cm −3 of the p-Si region 107 is extremely larger than the carrier concentration 1 × 10 17 cm −3 of the p-Si charge region 105. Inside the p-Si region 107, a p-Si contact region 117 is formed so as not to be in contact with the i-Ge absorbing region 108a. The p-Si contact region 117 is formed to have a thickness t 8 = 100 nm and a carrier concentration of 1 × 10 20 cm −3 .

Ａｌ電極１１０ａは、ｎ−Ｓｉコンタクト領域１０４ａ、及びｐ−Ｓｉコンタクト領域１１７の上に、例えば、厚さｔ４＝１μｍで形成されている。 The Al electrode 110a is formed on the n-Si contact region 104a and the p-Si contact region 117, for example, with a thickness t 4 = 1 μm.

上部クラッド１１１は、厚さｔ９＝１μｍのＳｉＯ２からなり、Ｓｉスラブ導波路１０３とｉ−Ｇｅ吸収領域１０８ａとを覆い、２つのＡｌ電極１１０ａ，１１０ａが露出するよう形成されている。また、ｐ−Ｓｉチャージ領域１０５の上面は、上部クラッド１１１とｉ−Ｇｅ吸収領域１０８ａとの双方で覆われている。つまり、ｐ−Ｓｉチャージ領域１０５の一部がｉ−Ｇｅ吸収領域１０８ａと接合している。 The upper cladding 111 is made of SiO 2 with a thickness t 9 = 1 μm, covers the Si slab waveguide 103 and the i-Ge absorbing region 108 a, and is formed to expose the two Al electrodes 110 a and 110 a. The upper surface of the p-Si charge region 105 is covered with both the upper cladding 111 and the i-Ge absorption region 108a. That is, a part of the p-Si charge region 105 is in contact with the i-Ge absorption region 108a.

（動作の説明）
図３，４は、本発明の第１実施形態である半導体受光素子の動作を説明するための断面図であり、特に、図３は、光軸に平行なｙ−ｚ断面図であり、図４は、光軸に垂直なｘ−ｙ断面図である。
本実施形態の半導体受光素子１００ａは、ＳＡＣＭ構造を有する導波路型アバランシェフォトダイオードと同様の動作原理である。 (Description of operation)
3 and 4 are cross-sectional views for explaining the operation of the semiconductor light-receiving device according to the first embodiment of the present invention, and in particular, FIG. 3 is a yz cross-sectional view parallel to the optical axis. 4 is an xy sectional view perpendicular to the optical axis.
The semiconductor light receiving element 100 a according to the present embodiment has the same operation principle as a waveguide type avalanche photodiode having an SACM structure.

先ず、図３に示す通り、Ｓｉ細線導波路１１５、テーパ導波路１１６及びＳｉスラブ導波路１０３を伝搬してきた信号光は、屈折率がＳｉ(波長１５５０ｎｍにおいて３．４７８)よりも高いｉ−Ｇｅ吸収領域１０８ａ(波長１５５０ｎｍにおいて４．３５)ヘエバネッセント結合するため、低損失にＳｉスラブ導波路１０３からｉ−Ｇｅ吸収領域１０８ａに移行し、ｉ−Ｇｅ吸収領域１０８ａを伝搬する。   First, as shown in FIG. 3, the signal light propagated through the Si wire waveguide 115, the tapered waveguide 116 and the Si slab waveguide 103 has an i-Ge whose refractive index is higher than that of Si (3.478 at a wavelength of 1550 nm). In order to perform evanescent coupling in the absorption region 108a (4.35 at a wavelength of 1550 nm), the Si slab waveguide 103 moves from the Si slab waveguide 103 to the i-Ge absorption region 108a with low loss and propagates in the i-Ge absorption region 108a.

次に、図４に示す通り、ｉ−Ｇｅ吸収領域１０８ａは信号光を吸収し、キャリアである電子及び正孔を発生させる。このとき、同図に示す通り、直流電源Ｅが逆バイアス（ｎ−Ｓｉコンタクト領域１０４ａ側が正、ｐ−Ｓｉコンタクト領域１１７側が負）を印加すると、電子はｎ−Ｓｉコンタクト領域１０４ａの方向にドリフトし、正孔はｐ−Ｓｉ領域１０７の方向に、ｉ−Ｇｅ吸収領域１０８内部の電界に従ってドリフトする。この結果、ｉ−Ｇｅ吸収領域１０８ａで発生した電子は、ｐ−Ｓｉチャージ領域１０５、及び増倍領域１０６ａを介して、ｎ−Ｓｉコンタクト領域１０４ａに流れる。なお、比誘電率εｓがＳｉ（εｓ＝１２．０）よりもＧｅ（εｓ＝１８．９）の方が大きいので、ｎ−Ｓｉコンタクト領域１０４ａとｐ−Ｓｉ領域１０７との間の電界強度は、ｉ−Ｇｅ吸収領域１０８ａの方がＳｉスラブ導波路１０３よりも低い。   Next, as shown in FIG. 4, the i-Ge absorption region 108 a absorbs the signal light and generates carriers and electrons and holes. At this time, as shown in the figure, when the DC power supply E applies a reverse bias (the n-Si contact region 104a side is positive and the p-Si contact region 117 side is negative), electrons drift in the direction of the n-Si contact region 104a. Holes drift in the direction of the p-Si region 107 in accordance with the electric field inside the i-Ge absorbing region 108. As a result, electrons generated in the i-Ge absorption region 108 a flow to the n-Si contact region 104 a through the p-Si charge region 105 and the multiplication region 106 a. Since the relative permittivity εs of Ge (εs = 18.9) is larger than that of Si (εs = 12.0), the electric field strength between the n-Si contact region 104 a and the p-Si region 107 is The i-Ge absorption region 108 a is lower than the Si slab waveguide 103.

図５は、光軸に対して垂直であって、基板に平行な方向における距離と電界強度との関係を示す図である。なお、距離ｘの基準をｐ−Ｓｉ領域１０７の端部としている。
本実施形態の半導体受光素子１００ａは、ＳＡＣＭ構造を有し、ｉ−Ｇｅ吸収領域１０８ａの内部電界が低く抑えられる。このため、半導体受光素子１００ａは、逆バイアス電圧を高くしても、主に電界はｉ−Ｓｉの増倍領域１０６ａに印加されるので、ｉ−Ｇｅ吸収領域１０８ａでは雪崩増倍が発生しにくく、絶縁破壊し難い特徴がある。 FIG. 5 is a view showing the relationship between the distance and the electric field strength in the direction parallel to the substrate, which is perpendicular to the optical axis. The reference of the distance x is an end of the p-Si region 107.
The semiconductor light receiving element 100a of the present embodiment has a SACM structure, and the internal electric field of the i-Ge absorbing region 108a can be suppressed to a low level. Therefore, even when the reverse bias voltage is increased, the semiconductor light receiving element 100a mainly applies an electric field to the multiplication region 106a of i-Si, so avalanche multiplication does not easily occur in the i-Ge absorption region 108a. There is a feature that is hard to break down.

そして、ｉ−Ｇｅ吸収領域１０８ａで発生した電子は、ｐ−Ｓｉチャージ領域１０５をドリフトして通り抜け、ｉ−Ｓｉ増倍領域１０６ａに到達する。ｉ−Ｓｉの増倍領域１０６ａに到達した電子は、ｉ−Ｓｉ増倍領域１０６ａ内部の高い電界によりドリフトが加速し、これにより雪崩増倍が発生して多数の電子が発生する。増倍領域１０６ａで増倍した電子は、そのままドリフトしてｎ−Ｓｉコンタクト領域１０４ａまで到達し、Ａｌ電極１１０ａを介して発生電流として外部回路に出力される。一方、ｉ−Ｇｅ吸収領域１０８ａで発生した正孔は、ｉ−Ｇｅ吸収領域１０８ａの内部電界によりドリフトして、ｐ−Ｓｉ領域１０７まで到達し、ｐ−Ｓｉコンタクト領域１１７、及びＡｌ電極１１０ａを介して発生電流として外部回路に出力される。   Then, electrons generated in the i-Ge absorption region 108 a drift through the p-Si charge region 105 and pass through to reach the i-Si multiplication region 106 a. Drift is accelerated by the high electric field inside the i-Si multiplication region 106a, and the electrons that have reached the multiplication region 106a of i-Si generate avalanche multiplication to generate a large number of electrons. The electrons multiplied by the multiplication region 106a drift as they are, reach the n-Si contact region 104a, and are output to the external circuit as a generated current through the Al electrode 110a. On the other hand, the holes generated in the i-Ge absorption region 108a drift due to the internal electric field of the i-Ge absorption region 108a and reach the p-Si region 107 to reach the p-Si contact region 117 and the Al electrode 110a. It is output to an external circuit as a generated current.

なお、Ｓｉは、真性キャリア濃度がＧｅよりも低く、抵抗率が高い。このため、アバランシェフォトダイオードは、Ｓｉを増倍領域に用い、Ｇｅを吸収領域に用いた方が、より高い電界を印加でき、効率的である。また、半導体材料によって、各キャリアの増倍率に固有の値が存在する。例えば、Ｓｉは電子増倍率が正孔よりも１０倍程度大きいので、ｉ−Ｓｉ増倍領域が電子を増倍できるように、アバランシェフォトダイオードは、Ｇｅ側をｐ型にし、Ｓｉ側をｎ型にするのが効率的である。   Si has a lower intrinsic carrier concentration than Ge and a high resistivity. For this reason, the avalanche photodiode can apply a higher electric field and is more efficient when Si is used for the multiplication region and Ge is used for the absorption region. Also, depending on the semiconductor material, there is an inherent value for the multiplication factor of each carrier. For example, since Si has an electron multiplication factor about 10 times larger than holes, the avalanche photodiode makes the Ge side p-type and the Si side n-type so that the i-Si multiplication region can multiply electrons. It is efficient to

（製造方法の説明）
図６は、本発明の第１実施形態である半導体受光素子の製造方法を説明するためのフローチャートである。
製造者又は製造装置は、まず、ＳＯＩ基板を準備し（Ｓ１）、Ｓｉスラブ導波路を形成し（Ｓ３）、ｎ−Ｓｉコンタクト領域を形成し（Ｓ５）、ｐ−Ｓｉチャージ領域を形成し（Ｓ７）、ｐ−Ｓｉコンタクト領域を形成する（Ｓ９）。次に、製造者又は製造装置は、形成されたＳＯＩ基板のトップＳｉ層に対して、ｉ−Ｇｅ吸収領域を選択成長する（Ｓ１１）。次に、製造者又は製造装置は、上部クラッド層を堆積し（Ｓ１３）、コンタクトホール形成後（Ｓ１５）、ｎ−Ｓｉコンタクト領域１０４ａ及びｐ−Ｓｉコンタクト領域１１７にＡｌ電極を接合する（Ｓ１７）。 (Description of the manufacturing method)
FIG. 6 is a flowchart for explaining the method of manufacturing the semiconductor light receiving element according to the first embodiment of the present invention.
The manufacturer or the manufacturing apparatus first prepares an SOI substrate (S1), forms a Si slab waveguide (S3), forms an n-Si contact region (S5), forms a p-Si charge region (S1) S7) Form a p-Si contact region (S9). Next, the manufacturer or the manufacturing apparatus selectively grows the i-Ge absorption region on the top Si layer of the formed SOI substrate (S11). Next, a manufacturer or a manufacturing apparatus deposits an upper cladding layer (S13), forms a contact hole (S15), and bonds an Al electrode to the n-Si contact region 104a and the p-Si contact region 117 (S17) .

図７Ａ乃至図７Ｉは、第１実施形態の半導体受光素子の製造方法の一例を説明するための工程図である。半導体受光素子１００ａは、通常の半導体製造プロセスで作成することができる。
まず、製造者又は製造装置は、Ｓｉ基板１０１の表面にＳｉＯ２による下部クラッド１０２とトップＳｉ層１１２とを積層したＳＯＩ基板１１３を準備する（図７Ａ、Ｓ１）。次に、ＳＯＩ基板１１３に対して、フォトリソグラフィ、及びドライエッチングによって、トップＳｉ層１１２をパターニングして、Ｓｉスラブ導波路１０３を形成する（図７Ｂ、Ｓ３）。 7A to 7I are process drawings for explaining an example of a method of manufacturing the semiconductor light receiving element of the first embodiment. The semiconductor light receiving element 100a can be formed by a normal semiconductor manufacturing process.
First, a manufacturer or a manufacturing apparatus prepares an SOI substrate 113 in which a lower clad 102 of SiO 2 and a top Si layer 112 are stacked on the surface of a Si substrate 101 (FIG. 7A, S1). Next, the top Si layer 112 is patterned on the SOI substrate 113 by photolithography and dry etching to form a Si slab waveguide 103 (FIG. 7B, S3).

次に、フォトリソグラフィによるレジストマスクを用いて、Ｓｉスラブ導波路１０３の一部分に、例えばＰ（リン）をイオン注入して、ｎ−Ｓｉコンタクト領域１０４ａを形成する（図７Ｃ、Ｓ５）。   Next, for example, P (phosphorus) is ion implanted into a part of the Si slab waveguide 103 using a photolithographic resist mask to form an n-Si contact region 104a (FIG. 7C, S5).

次に、製造者又は製造装置は、フォトリソグラフィによるレジストマスクを用いて、Ｓｉスラブ導波路１０３の一部分に形成したｎ−Ｓｉコンタクト領域１０４ａの間で、増倍領域１０６ａが形成されるように間隔を開けて、例えば、Ｂ（ホウ素）をイオン注入し、ｐ−Ｓｉチャージ領域１０５を形成する（図７Ｄ、Ｓ７）。   Next, the manufacturer or a manufacturing apparatus separates the multiplication regions 106 a between n-Si contact regions 104 a formed in parts of the Si slab waveguide 103 using a photolithographic resist mask. And ion-implant B (boron), for example, to form a p-Si charge region 105 (FIG. 7D, S7).

次に、製造者又は製造装置は、Ｓｉスラブ導波路１０３のｎ−Ｓｉコンタクト領域１０４ａの反対側に、例えば、Ｂ（ホウ素）をイオン注入し、ｐ−Ｓｉ領域１０７、及び厚さｔ８＝１００ｎｍのｐ−Ｓｉコンタクト領域１１７を形成する（図７Ｅ、Ｓ９）。 Next, the manufacturer or the manufacturing apparatus ion-implants B (boron), for example, into the opposite side of the n-Si contact region 104 a of the Si slab waveguide 103, and the p-Si region 107 and the thickness t 8 = A 100 nm p-Si contact region 117 is formed (FIG. 7E, S9).

次に、製造者又は製造装置は、ｉ−Ｇｅ吸収領域１０８ａを選択成長させる（図７Ｆ、Ｓ１１）。
次に、製造者又は製造装置は、化学気相成長法により、例えば、ＳｉＯ２膜を厚さｔ９＝１μｍに堆積させて上部クラッド１１１とする（図７Ｇ、Ｓ１３）。次に、製造者又は製造装置は、フォトリソグラフィ、及びドライエッチングにより、上部クラッド１１１をパターニングして、ｎ−Ｓｉコンタクト領域１０４ａ及びｐ−Ｓｉコンタクト領域１１７上にコンタクトホール１１４を形成する（図７Ｈ、Ｓ１５）。 Next, the manufacturer or the manufacturing apparatus selectively grows the i-Ge absorption region 108a (FIG. 7F, S11).
Next, a manufacturer or a manufacturing apparatus deposits, for example, a SiO 2 film to a thickness t 9 = 1 μm by a chemical vapor deposition method to form an upper clad 111 (FIG. 7G, S13). Next, the manufacturer or the manufacturing apparatus patterns the upper cladding 111 by photolithography and dry etching to form the contact hole 114 on the n-Si contact region 104a and the p-Si contact region 117 (FIG. 7H) , S15).

最後に、製造者又は製造装置は、コンタクトホール１１４を覆うようにＡｌ膜をスパッタにて形成し、フォトリソグラフィ及びドライエッチングによるパターニングを行い、厚さｔ４＝１μｍのＡｌ電極１１０ａ，１１０ａとすることで、本実施形態の半導体受光素子１００ａが製造される（図７Ｉ、Ｓ１７）。 Finally, the manufacturer or manufacturing apparatus forms an Al film by sputtering so as to cover the contact hole 114, and performs patterning by photolithography and dry etching to form Al electrodes 110a and 110a with a thickness t 4 = 1 μm. Thus, the semiconductor light receiving element 100a of the present embodiment is manufactured (FIG. 7I, S17).

（効果の説明）
以上説明したように、本実施形態の半導体受光素子１００ａ（ＳＡＣＭ構造を有する導波路型のアバランシェフォトダイオード）は、ｉ−Ｇｅ吸収領域１０８ａと、Ｓｉスラブ導波路１０３及びｐ−Ｓｉ領域１０７とが接合している。また、ｐ−Ｓｉ領域１０７のイオン注入濃度は、キャリア濃度１×１０１９ｃｍ−３で形成されている。ｐ−Ｓｉコンタクト領域１１７は、キャリア濃度１×１０２０ｃｍ−３で形成されている。つまり、ｐ−Ｓｉ領域１０７のイオン注入濃度は、ｐ−Ｓｉコンタクト領域１１７よりも低く設定されており、真性半導体（Ｓｉスラブ導波路１０３）に近い。 (Description of the effect)
As described above, in the semiconductor light receiving element 100a (a waveguide type avalanche photodiode having a SACM structure) according to the present embodiment, the i-Ge absorption region 108a, the Si slab waveguide 103 and the p-Si region 107 are formed. It is joined. Further, the ion implantation concentration of the p-Si region 107 is formed to have a carrier concentration of 1 × 10 19 cm −3 . The p-Si contact region 117 is formed with a carrier concentration of 1 × 10 20 cm −3 . That is, the ion implantation concentration of the p-Si region 107 is set lower than that of the p-Si contact region 117, and is close to that of the intrinsic semiconductor (Si slab waveguide 103).

このため、ｐ−Ｓｉ領域１０７上のｉ−Ｇｅ吸収領域１０８ａの成膜レートとＳｉスラブ導波路１０３上のｉ−Ｇｅ吸収領域１０８ａの成膜レートとの差を少なくすることができる。結果的に、ｉ−Ｇｅ吸収領域１０８ａは、ｐ−Ｓｉ領域１０７とＳｉスラブ導波路１０３との境界付近において、吸収領域の結晶転位が生じにくい。このため、低暗電流で高光電変換効率のＳＡＣＭ構造を得ることができる。   Therefore, the difference between the deposition rate of the i-Ge absorption region 108 a on the p-Si region 107 and the deposition rate of the i-Ge absorption region 108 a on the Si slab waveguide 103 can be reduced. As a result, in the i-Ge absorption region 108a, crystal dislocations in the absorption region are unlikely to occur near the boundary between the p-Si region 107 and the Si slab waveguide 103. Therefore, it is possible to obtain an SACM structure of high photoelectric conversion efficiency with low dark current.

また、半導体受光素子１００ａは、下記のＳＡＣＭ構造としての作用効果を有する。
１．ｉ−Ｇｅ吸収領域１０８ａで発生したキャリアがｐ−Ｓｉチャージ領域１０５をドリフトして通過するので、通過に時間を要することなく、動作速度が速い。つまり、キャリア（電子）は、ｐ−Ｓｉチャージ領域１０５に流れるので、実効的な電流経路が短い。
２．ｐ−Ｓｉチャージ領域１０５での電圧降下が小さいので、増倍に必要な印加電圧を低く抑えられる。
３．キャリア（電子）がｐ−Ｓｉチャージ領域１０５をドリフトする間の再結合確率が小さいため、所望の受光感度を得やすい。 In addition, the semiconductor light receiving element 100a has the following effects as the SACM structure.
1. Since carriers generated in the i-Ge absorption region 108a drift through the p-Si charge region 105, the operation speed is high without requiring time for the passage. That is, since carriers (electrons) flow to the p-Si charge region 105, the effective current path is short.
2. Since the voltage drop in the p-Si charge region 105 is small, the applied voltage required for multiplication can be kept low.
3. Since the probability of recombination while carriers (electrons) drift in the p-Si charge region 105 is small, it is easy to obtain a desired photosensitivity.

（第２実施形態）
第１実施形態の半導体受光素子１００ａは、ＳＡＣＭ構造のＡＰＤとしたが、ｐ−Ｓｉチャージ領域１０５を省略して、ＳＡＭ構造のＡＰＤとすることができる。
（構成の説明）
図８は、本発明の第２実施形態である半導体受光素子の光軸に対して垂直な断面図である。つまり、図８は、信号光の方向をｚ方向としたときのｘ−ｙ断面図である。 Second Embodiment
Although the semiconductor light receiving element 100a of the first embodiment is an APD of SACM structure, the p-Si charge region 105 can be omitted to be an APD of SAM structure.
(Description of the configuration)
FIG. 8 is a cross-sectional view perpendicular to the optical axis of the semiconductor light receiving element according to the second embodiment of the present invention. That is, FIG. 8 is an xy cross-sectional view when the direction of signal light is the z direction.

半導体受光素子１００ｂは、前記第１実施形態の半導体受光素子１００ａ（図１）に比較して、ｐ−Ｓｉチャージ領域１０５が省略されている点で相違する。つまり、半導体受光素子１００ｂは、支持基板としてのＳｉ基板１０１と、該Ｓｉ基板１０１の表面に堆積された下部クラッド１０２と、該下部クラッド１０２の表面に形成されたＳｉスラブ導波路１０３、ｎ−Ｓｉコンタクト領域１０４ａ、ノンドープの増倍領域１０６ｂと、ｐ−Ｓｉ領域１０７と、Ｓｉスラブ導波路１０３、及びｐ−Ｓｉ領域１０７の上に積層されたｉ−Ｇｅ吸収領域１０８ａと、ｐ−Ｓｉ領域１０７の内側のｐ−Ｓｉコンタクト領域１１７と、これらを覆う上部クラッド１１１と、ｎ−Ｓｉコンタクト領域１０４ａ、及びｐ−Ｓｉコンタクト領域に接触する２箇所のＡｌ電極１１０ａとを備える。   The semiconductor light receiving element 100b is different from the semiconductor light receiving element 100a (FIG. 1) of the first embodiment in that the p-Si charge region 105 is omitted. That is, the semiconductor light receiving element 100 b includes the Si substrate 101 as a supporting substrate, the lower cladding 102 deposited on the surface of the Si substrate 101, and the Si slab waveguide 103 formed on the surface of the lower cladding 102, n − Si contact region 104a, non-doped multiplication region 106b, p-Si region 107, Si slab waveguide 103, and i-Ge absorption region 108a stacked on p-Si region 107, p-Si region An inner p-Si contact region 117, an upper cladding 111 covering them, an n-Si contact region 104a, and two Al electrodes 110a in contact with the p-Si contact region are provided.

（動作の説明）
図１０は、本発明の第２実施形態である半導体受光素子の動作を説明するための断面図であり、光軸に垂直なｘ−ｙ断面図である。
本実施形態の半導体受光素子１００ｂは、ＳＡＭ構造を有する導波路型アバランシェフォトダイオードと同様の動作原理である。 (Description of operation)
FIG. 10 is a cross-sectional view for explaining the operation of the semiconductor light receiving device according to the second embodiment of the present invention, and is an xy cross-sectional view perpendicular to the optical axis.
The semiconductor light receiving element 100b of the present embodiment has the same operation principle as a waveguide type avalanche photodiode having a SAM structure.

前記第１実施形態の図３と同様に、Ｓｉ細線導波路１１５、及びＳｉスラブ導波路１０３を伝搬してきた信号光は、屈折率がＳｉよりも高いｉ−Ｇｅ吸収領域１０８ａヘエバネッセント結合する。このため、信号光は、低損失にＳｉスラブ導波路１０３からｉ−Ｇｅ吸収領域１０８ａに移行し、ｉ−Ｇｅ吸収領域１０８ａを伝搬する。   Similar to FIG. 3 of the first embodiment, the signal light propagated through the Si thin wire waveguide 115 and the Si slab waveguide 103 is evanescently coupled to the i-Ge absorption region 108 a having a refractive index higher than that of Si. Therefore, the signal light travels from the Si slab waveguide 103 to the i-Ge absorption region 108a with low loss, and propagates through the i-Ge absorption region 108a.

次に、ｉ−Ｇｅ吸収領域１０８ａは、信号光を吸収し、吸収された信号光がキャリアである電子、及び正孔を発生させる。このとき、直流電源Ｅが逆バイアス（ｎ−Ｓｉコンタクト領域１０４ａ側が正、ｐ−Ｓｉコンタクト領域１１７側が負）を印加すると、電子はｎ−Ｓｉコンタクト領域１０４ａの方向にドリフトし、正孔はｐ−Ｓｉ領域１０７の方向に、ｉ−Ｇｅ吸収領域１０８ａの内部電界に従ってドリフトする。また、ｉ−Ｇｅ吸収領域１０８ａで発生した電子は、増倍領域１０６ｂを介して、ｎ−Ｓｉコンタクト領域１０４ａに流れる。なお、誘電率εｓがＳｉ（εｓ＝１２．０）よりもＧｅ（εｓ＝１８．９）の方が大きいので、ｎ−Ｓｉコンタクト領域１０４ａとｐ−Ｓｉ領域１０７との間の電界強度は、ｉ−Ｇｅ吸収領域１０８ａの方が増倍領域１０６ｂよりも低い。つまり、増倍領域１０６ｂを通過する電子は、加速する。   Next, the i-Ge absorption region 108a absorbs the signal light, and generates electrons and holes in which the absorbed signal light is a carrier. At this time, when the DC power supply E applies a reverse bias (the n-Si contact region 104a side is positive and the p-Si contact region 117 side is negative), the electrons drift in the direction of the n-Si contact region 104a and the holes are p Drift in the direction of the Si region 107 according to the internal electric field of the i-Ge absorbing region 108a. In addition, electrons generated in the i-Ge absorption region 108 a flow to the n-Si contact region 104 a through the multiplication region 106 b. Since the dielectric constant εs is larger for Ge (εs = 18.9) than for Si (εs = 12.0), the electric field strength between the n-Si contact region 104 a and the p-Si region 107 is The i-Ge absorption region 108a is lower than the multiplication region 106b. That is, electrons passing through the multiplication region 106b accelerate.

図１１は、光軸に対して垂直であって、基板に平行な方向における距離と電界強度との関係を示す図である。
ｉ−Ｇｅ吸収領域１０８ａとｉ−Ｓｉ増倍領域１０６ｂとの抵抗率の差によって、電界強度は、ｉ−Ｓｉの増倍領域１０６ｂの方が大きい。このため、増倍領域１０６ｂに到達した電子は、増倍領域１０６ｂの高い内部電界によりドリフトが加速し、これにより雪崩増倍が発生して多数の電子が発生する。増倍領域１０６ｂで増倍した電子は、そのままドリフトしてｎ−Ｓｉコンタクト領域１０４ａまで到達し、Ａｌ電極１１０ａを介して発生電流として外部回路に出力される。一方、ｉ−Ｇｅ吸収領域１０８ａで発生した正孔は、ｉ−Ｇｅ吸収領域１０８ａの内部電界によりドリフトして、ｐ−Ｓｉ領域１０７まで到達し、ｐ−Ｓｉコンタクト領域１１７、及びＡｌ電極１１０ａを通じて発生電流として外部回路に出力される。 FIG. 11 is a diagram showing the relationship between the distance and the electric field strength in the direction perpendicular to the optical axis and parallel to the substrate.
Due to the difference in resistivity between the i-Ge absorbing region 108a and the i-Si multiplying region 106b, the electric field strength is larger in the i-Si multiplying region 106b. For this reason, the electrons that have reached the multiplication region 106b are accelerated in drift by the high internal electric field of the multiplication region 106b, whereby avalanche multiplication occurs and a large number of electrons are generated. The electrons multiplied by the multiplication region 106b drift as they are, reach the n-Si contact region 104a, and are output to the external circuit as a generated current through the Al electrode 110a. On the other hand, holes generated in the i-Ge absorption region 108a drift due to the internal electric field of the i-Ge absorption region 108a, reach the p-Si region 107, and pass through the p-Si contact region 117 and the Al electrode 110a. The generated current is output to an external circuit.

（製造方法の説明）
図１２Ａ乃至図１２Ｈは、第２実施形態の半導体受光素子の製造方法の一例を説明するための工程図である。半導体受光素子１００ｂは、通常の半導体製造プロセスで作成することができる。
まず、製造者又は製造装置は、Ｓｉ基板１０１と、その表面にＳｉＯ２による下部クラッド１０２と、トップＳｉ層１１２とを積層したＳＯＩ基板１１３を準備する（図１２Ａ）。次に、ＳＯＩ基板１１３に対して、フォトリソグラフィ、及びドライエッチングによって、トップＳｉ層１１２をパターニングして、Ｓｉスラブ導波路１０３を形成する（図１２Ｂ）。 (Description of the manufacturing method)
12A to 12H are process diagrams for explaining an example of a method of manufacturing a semiconductor light receiving element according to the second embodiment. The semiconductor light receiving element 100b can be formed by a normal semiconductor manufacturing process.
First, the manufacturer or the manufacturing apparatus prepares the Si substrate 101, and the SOI substrate 113 in which the lower clad 102 of SiO 2 and the top Si layer 112 are stacked on the surface (FIG. 12A). Next, on the SOI substrate 113, the top Si layer 112 is patterned by photolithography and dry etching to form a Si slab waveguide 103 (FIG. 12B).

次に、フォトリソグラフィによるレジストマスクを用いて、Ｓｉスラブ導波路１０３中に部分的に、例えばＰ（リン）をイオン注入して、ｎ−Ｓｉコンタクト領域１０４ａを形成する（図１２Ｃ）。   Next, for example, P (phosphorus) is partially ion-implanted into the Si slab waveguide 103 using a photolithographic resist mask to form an n-Si contact region 104a (FIG. 12C).

次に、製造者又は製造装置は、Ｓｉスラブ導波路１０３のｎ−Ｓｉコンタクト領域１０４ａの反対側に、例えば、Ｂ（ホウ素）をイオン注入し、ｐ−Ｓｉ領域１０７、及び厚さｔ８＝１００ｎｍのｐ−Ｓｉコンタクト領域１１７を形成する（図１２Ｄ）。これにより、Ｓｉスラブ導波路１０３の部分にｉ−Ｓｉの増倍領域１０６ｂが形成される。 Next, the manufacturer or the manufacturing apparatus ion-implants B (boron), for example, into the opposite side of the n-Si contact region 104 a of the Si slab waveguide 103, and the p-Si region 107 and the thickness t 8 = A 100 nm p-Si contact region 117 is formed (FIG. 12D). Thereby, the multiplication region 106 b of i-Si is formed in the portion of the Si slab waveguide 103.

次に、製造者又は製造装置は、ｉ−Ｇｅ吸収領域１０８ａを選択成長させる（図１２Ｅ）。このとき、ｉ−Ｇｅ吸収領域１０８ａの一端がｎ−Ｓｉコンタクト領域１０４ａと一定の間隔を開けるように、ｉ−Ｇｅ吸収領域１０８ａを選択成長させる。以下は、前記第１実施形態の製造方法と同様である（図１２Ｆ〜図１２Ｈ）。   Next, the manufacturer or the production apparatus selectively grows the i-Ge absorption region 108a (FIG. 12E). At this time, the i-Ge absorption region 108a is selectively grown such that one end of the i-Ge absorption region 108a is spaced apart from the n-Si contact region 104a by a predetermined distance. The following is the same as the manufacturing method of the first embodiment (FIGS. 12F to 12H).

（効果の説明）
以上説明したように、本実施形態の半導体受光素子１００ｂ（ＳＡＭ構造を有する導波路型のアバランシェフォトダイオード）は、前記第１実施形態の半導体受光素子１００ａと同様に、ｉ−Ｇｅ吸収領域１０８ａに結晶転位が生じない。このため、低暗電流で高光電変換効率のＳＡＭ構造を得ることができる。 (Description of the effect)
As described above, the semiconductor light receiving element 100b (a waveguide type avalanche photodiode having a SAM structure) according to the present embodiment is formed in the i-Ge absorption region 108a similarly to the semiconductor light receiving element 100a according to the first embodiment. No crystal dislocation occurs. Therefore, it is possible to obtain a SAM structure of high photoelectric conversion efficiency with low dark current.

（第３実施形態）
第１実施形態の半導体受光素子１００ａは、ＳＡＣＭ構造のＡＰＤとし、第２実施形態の半導体受光素子１００ｂは、ＳＡＭ構造のＡＰＤとした。本実施形態では、ＰＩＮフォトダイオードとして構成する。 Third Embodiment
The semiconductor light receiving element 100a of the first embodiment is an APD of SACM structure, and the semiconductor light receiving element 100b of the second embodiment is an APD of SAM structure. In this embodiment, it is configured as a PIN photodiode.

（構成の説明）
図１３は、本発明の第３実施形態である半導体受光素子の光軸に対して垂直な断面を示す断面図であり、図１４は、その平面図である。つまり、図１３は、ｚ軸を光の進行方向にしたときの（図１４参照）、ｘ−ｙ断面図である。また、図１４は、ｘ−ｚ平面図であるが、ｉ−Ｇｅ吸収領域１０８ａ、及び上部クラッド１１１を除いた状態の平面図である。 (Description of the configuration)
FIG. 13 is a cross-sectional view showing a cross section perpendicular to the optical axis of the semiconductor light receiving device according to the third embodiment of the present invention, and FIG. 14 is a plan view thereof. That is, FIG. 13 is an xy cross-sectional view when the z axis is in the light traveling direction (see FIG. 14). FIG. 14 is an xz plan view but a plan view with the i-Ge absorbing region 108 a and the upper cladding 111 removed.

半導体受光素子１００ｃは、前記第１実施形態の半導体受光素子１００ａ（図１）に比較して、ｐ−Ｓｉチャージ領域１０５、及び増倍領域１０６ａが省略されている。また、半導体受光素子１００ｃは、ｎ−Ｓｉコンタクト領域１０４ａ（図１）の代わりに、ｎ−Ｓｉコンタクト領域１１９及びｎ−Ｓｉ領域１１８が形成されている点で相違する。   As compared with the semiconductor light receiving element 100a (FIG. 1) of the first embodiment, the semiconductor light receiving element 100c is omitted from the p-Si charge region 105 and the multiplication region 106a. The semiconductor light receiving element 100c is different in that an n-Si contact region 119 and an n-Si region 118 are formed instead of the n-Si contact region 104a (FIG. 1).

つまり、半導体受光素子１００ｃは、支持基板としてのＳｉ基板１０１と、該Ｓｉ基板１０１の表面に堆積された下部クラッド１０２と、該下部クラッド１０２の表面に形成されたＳｉスラブ導波路１０３、ｎ−Ｓｉ領域１１８、ｐ−Ｓｉ領域１０７と、ｎ−Ｓｉ領域１１８、Ｓｉスラブ導波路１０３、及びｐ−Ｓｉ領域１０７の上に積層されたｉ−Ｇｅ吸収領域１０８ａと、ｎ−Ｓｉコンタクト領域１１９と、これらを覆う上部クラッド１１１と、ｎ−Ｓｉコンタクト領域１１９、及びｐ−Ｓｉコンタクト領域１１７に接触する２箇所のＡｌ電極１１０ａとを備える。   That is, the semiconductor light receiving element 100c includes the Si substrate 101 as a supporting substrate, the lower cladding 102 deposited on the surface of the Si substrate 101, and the Si slab waveguide 103, n− formed on the surface of the lower cladding 102. An i-Ge absorbing region 108 a stacked on the Si region 118, the p-Si region 107, the n-Si region 118, the Si slab waveguide 103, and the p-Si region 107, and the n-Si contact region 119 And an upper clad 111 covering them, and two Al electrodes 110 a in contact with the n-Si contact region 119 and the p-Si contact region 117.

言い換えれば、半導体受光素子１００ｃは、ｐ−Ｓｉ領域１０７及びｐ−Ｓｉコンタクト領域１１７と、ｉ−Ｇｅ吸収領域１０８ａと、ｎ−Ｓｉコンタクト領域１１９及びｎ−Ｓｉ領域１１８とでＰＩＮ構造が形成されている。   In other words, in the semiconductor light receiving element 100c, a PIN structure is formed by the p-Si region 107 and the p-Si contact region 117, the i-Ge absorption region 108a, and the n-Si contact region 119 and the n-Si region 118. ing.

（動作の説明）
図１５は、本発明の第３実施形態である半導体受光素子の動作を説明するための断面図であり、光軸に垂直なｘ−ｙ断面図である。なお、光軸に平行なｙ−ｚ断面図については、図３と同様なので、説明を省略する。 (Description of operation)
FIG. 15 is a cross-sectional view for explaining the operation of the semiconductor light receiving device according to the third embodiment of the present invention, and is an xy cross-sectional view perpendicular to the optical axis. In addition, about yz sectional drawing parallel to an optical axis, since it is the same as that of FIG. 3, description is abbreviate | omitted.

本実施形態の半導体受光素子１００ｃの動作原理は、一般的な導波路型ＰＩＮフォトダイオードと同様である。   The operation principle of the semiconductor light receiving element 100c of this embodiment is the same as that of a general waveguide PIN photodiode.

前記第１実施形態の図３と同様に、Ｓｉ細線導波路１１５、及びＳｉスラブ導波路１０３を伝搬してきた信号光は、屈折率がＳｉよりも高いｉ−Ｇｅ吸収領域１０８ａヘエバネッセント結合する。このため、信号光は、低損失にＳｉスラブ導波路１０３からｉ−Ｇｅ吸収領域１０８ａに移行し、ｉ−Ｇｅ吸収領域１０８ａを伝搬する。   Similar to FIG. 3 of the first embodiment, the signal light propagated through the Si thin wire waveguide 115 and the Si slab waveguide 103 is evanescently coupled to the i-Ge absorption region 108 a having a refractive index higher than that of Si. Therefore, the signal light travels from the Si slab waveguide 103 to the i-Ge absorption region 108a with low loss, and propagates through the i-Ge absorption region 108a.

次に、ｉ−Ｇｅ吸収領域１０８ａは、信号光を吸収し、吸収された信号光がキャリアとしての電子、及び正孔を発生させる。このとき、同図に示す通り、直流電源Ｅが逆バイアスを印加すると、電子はｎ−Ｓｉ領域１１８の方向にドリフトし、正孔はｐ−Ｓｉ領域１０７の方向に、ｉ−Ｇｅ吸収領域１０８ａの内部電界に従ってドリフトする。   Next, the i-Ge absorption region 108 a absorbs the signal light, and the absorbed signal light generates electrons and holes as carriers. At this time, as shown in the figure, when the DC power supply E applies a reverse bias, the electrons drift in the direction of the n-Si region 118, and the holes move in the direction of the p-Si region 107, the i-Ge absorbing region 108a. Drift according to the internal electric field of

また、ｉ−Ｇｅ吸収領域１０８ａで発生した電子は、そのままドリフトして、ｎ−Ｓｉ領域１１８を介して、ｎ−Ｓｉコンタクト領域１１９に到達する。そして、ｎ−Ｓｉコンタクト領域１１９に到達した電子は、Ａｌ電極１１０ａを介して、発生電流として外部回路に出力される。一方、ｉ−Ｇｅ吸収領域１０８ａで発生した正孔は、ｉ−Ｇｅ吸収領域１０８ａの内部電界によりドリフトして、ｐ−Ｓｉ領域１０７を介して、ｐ−Ｓｉコンタクト領域１１７に到達する。ｐ−Ｓｉコンタクト領域１１７に到達した正孔は、Ａｌ電極１１０ａを介して、発生電流として外部回路に出力する。   In addition, electrons generated in the i-Ge absorption region 108 a drift as they are and reach the n-Si contact region 119 through the n-Si region 118. Then, the electrons having reached the n-Si contact region 119 are output to the external circuit as a generated current through the Al electrode 110a. On the other hand, holes generated in the i-Ge absorption region 108 a drift due to the internal electric field of the i-Ge absorption region 108 a and reach the p-Si contact region 117 through the p-Si region 107. The holes reaching the p-Si contact region 117 are output to an external circuit as a generated current through the Al electrode 110a.

（製造方法の説明）
図１６Ａ乃至図１６Ｈは、第３実施形態の半導体受光素子の製造方法の一例を説明するための工程図である。半導体受光素子１００ｃは、通常の半導体製造プロセスで作成することができる。
まず、製造者又は製造装置は、Ｓｉ基板１０１と、その表面にＳｉＯ２による下部クラッド１０２と、トップＳｉ層１１２とを積層したＳＯＩ基板１１３を準備する（図１６Ａ）。次に、ＳＯＩ基板１１３に対して、フォトリソグラフィ、及びドライエッチングによって、トップＳｉ層１１２をパターニングして、Ｓｉスラブ導波路１０３を形成する（図１６Ｂ）。 (Description of the manufacturing method)
16A to 16H are process diagrams for explaining an example of a method of manufacturing a semiconductor light receiving element of the third embodiment. The semiconductor light receiving element 100c can be formed by a normal semiconductor manufacturing process.
First, the manufacturer or the manufacturing apparatus prepares the SOI substrate 113 in which the Si substrate 101 and the lower clad 102 of SiO 2 and the top Si layer 112 are stacked on the surface (FIG. 16A). Next, on the SOI substrate 113, the top Si layer 112 is patterned by photolithography and dry etching to form a Si slab waveguide 103 (FIG. 16B).

次に、フォトリソグラフィによるレジストマスクを用いて、Ｓｉスラブ導波路１０３中に部分的に、例えばＰ（リン）をイオン注入して、ｎ−Ｓｉ領域１１８、及びｎ−Ｓｉコンタクト領域１１９を形成する（図１６Ｃ）。   Next, for example, P (phosphorus) is partially ion implanted into the Si slab waveguide 103 using a photolithographic resist mask to form an n-Si region 118 and an n-Si contact region 119. (FIG. 16C).

次に、製造者又は製造装置は、Ｓｉスラブ導波路１０３のｎ−Ｓｉ領域１１８の反対側に、例えば、Ｂ（ホウ素）をイオン注入し、ｐ−Ｓｉ領域１０７、及び厚さｔ８＝１００ｎｍのｐ−Ｓｉコンタクト領域１１７を形成する（図１６Ｄ）。 Next, the manufacturer or the manufacturing apparatus ion-implants B (boron), for example, into the opposite side of the n-Si region 118 of the Si slab waveguide 103, to form a p-Si region 107, and a thickness t 8 = 100 nm. P-Si contact region 117 is formed (FIG. 16D).

次に、製造者又は製造装置は、ｉ−Ｇｅ吸収領域１０８ａを選択成長させる（図１６Ｅ）。このとき、ｉ−Ｇｅ吸収領域１０８ａの一端と他端とがそれぞれｐ−Ｓｉ領域１０７とｎ−Ｓｉ領域１１８とに接合するように、ｉ−Ｇｅ吸収領域１０８ａを選択成長させる。以下は、前記第１実施形態の製造方法と同様である（図１６Ｆ〜図１６Ｈ）。   Next, the manufacturer or the production apparatus selectively grows the i-Ge absorption region 108a (FIG. 16E). At this time, the i-Ge absorption region 108a is selectively grown such that one end and the other end of the i-Ge absorption region 108a are respectively joined to the p-Si region 107 and the n-Si region 118. The following is the same as the manufacturing method of the first embodiment (FIGS. 16F to 16H).

（効果の説明）
以上説明したように、本実施形態の半導体受光素子１００ｃ（導波路型のＰＩＮ−フォトダイオード）は、前記第１，２実施形態の半導体受光素子１００ａ，１００ｂと同様に、ｉ−Ｇｅ吸収領域１０８ａに結晶転位が生じない。このため、低暗電流で高光電変換効率のＰＩＮ−フォトダイオードを得ることができる。 (Description of the effect)
As described above, the semiconductor light receiving device 100c (waveguide type PIN-photodiode) of the present embodiment is the i-Ge absorbing region 108a, similarly to the semiconductor light receiving devices 100a and 100b of the first and second embodiments. Crystal dislocation does not occur in For this reason, it is possible to obtain a PIN-photodiode with low dark current and high photoelectric conversion efficiency.

（ＰＩＮ−ＰＤとＡＰＤとの比較）
ここで、ＰＩＮ−ＰＤとＡＰＤ（例えば、ＳＡＣＭ構造のＡＰＤ）とを比較する。
ＰＩＮ−ＰＤの受光感度Ｒ（ＰＤへの入力光パワーＰｉｎで発生電流Ｉｐｈを除した値［Ａ／Ｗ］）は、一般に、電子素量をｅ［Ｃ］、外部量子効率をη、プランク定数をｈ［ｍ２ｋｇ／ｓ］、光の振動数をν［／ｓ］とすると、次式で表される。
Ｒ＝ｅη／ｈν
上式から、波長１４９０ｎｍの光を受光する場合、外部量子効率を理想状態の１にまで高めることができたとしても、ＰＩＮ−ＰＤでは受光感度は約１．２［Ａ／Ｗ］が上限である。 (Comparison of PIN-PD and APD)
Here, PIN-PD and APD (for example, APD of SACM structure) are compared.
The light receiving sensitivity R of PIN-PD (the value [A / W] obtained by dividing the generated current Iph by the input optical power Pin to PD [A / W]) is generally e [C] of the elementary electron quantity, η of the external quantum efficiency, Planck's constant When h [m 2 kg / s] and the frequency of light is の [/ s],
R = eη / hν
From the above equation, when light with a wavelength of 1490 nm is received, even if the external quantum efficiency can be increased to 1 in the ideal state, the light reception sensitivity of PIN-PD is about 1.2 [A / W] at the upper limit. is there.

（比較例）
図１７は、本発明の比較例である半導体受光素子の光軸に対して垂直な断面を示す断面図である。
半導体受光素子１００ｄは、Ｓｉ基板１０１と、Ｓｉ基板１０１の表面に堆積された下部クラッド１０２と、下部クラッド１０２の表面に形成されたＳｉスラブ導波路１０３、ｎ−Ｓｉ領域１０４ｂ、ノンドープの増倍領域１０６ｄと、ｐ−Ｓｉ領域１０７と、Ｓｉスラブ導波路１０３、及びｐ−Ｓｉ領域１０７の上に積層されたｉ−Ｇｅ吸収領域１０８ｂと、ｐ型Ｇｅ層１２１と、ｐ−Ｓｉ領域１０７の内部に積層されたｐ−Ｓｉコンタクト領域１１７と、これらを覆う上部クラッド１１１と、ｎ−Ｓｉ領域１０４ｂ、及びｐ−Ｓｉコンタクト領域に接触する２箇所のＡｌ電極１１０ａとを備える。 (Comparative example)
FIG. 17 is a cross-sectional view showing a cross section perpendicular to the optical axis of a semiconductor light receiving element which is a comparative example of the present invention.
The semiconductor light receiving element 100d includes the Si substrate 101, the lower cladding 102 deposited on the surface of the Si substrate 101, the Si slab waveguide 103 formed on the surface of the lower cladding 102, the n-Si region 104b, and non-doped multiplication The i-Ge absorption region 108 b stacked on the region 106 d, the p-Si region 107, the Si slab waveguide 103, and the p-Si region 107, the p-type Ge layer 121, and the p-Si region 107. The semiconductor device includes a p-Si contact region 117 stacked inside, an upper cladding 111 covering them, an n-Si region 104b, and two Al electrodes 110a in contact with the p-Si contact region.

ここで、半導体受光素子１００ｄは、第２実施形態の半導体受光素子１００ｂ（図８）に比較して、増倍領域１０６ｄ、及びｉ−Ｇｅ吸収領域１０８ｂの形状が増倍領域１０６ｂ、及びｉ−Ｇｅ吸収領域１０８ａの形状と異なる点と、ｉ−Ｇｅ吸収領域１０８ｂとｐ−Ｓｉ領域１０７との間にｐ型Ｇｅ層１２１が介挿されている点である。   Here, in the semiconductor light receiving element 100d, compared with the semiconductor light receiving element 100b (FIG. 8) of the second embodiment, the shapes of the multiplication area 106d and the i-Ge absorption area 108b are the multiplication area 106b and the i-Ge absorption area 108b. The point different from the shape of the Ge absorbing region 108 a and the point that the p-type Ge layer 121 is interposed between the i-Ge absorbing region 108 b and the p-Si region 107.

具体的には、増倍領域１０６ｄは、中央部がｎ−Ｓｉ領域１０４ｂやｐ−Ｓｉ領域１０７の高さよりも高く形成された凸状を成している。ｉ−Ｇｅ吸収領域１０８ｂは、増倍領域１０６ｄの凸状部に対応する部分が削られた形状を成している。   Specifically, the multiplication region 106 d has a convex shape in which the central portion is formed higher than the height of the n-Si region 104 b and the p-Si region 107. The i-Ge absorption region 108 b has a shape in which a portion corresponding to the convex portion of the multiplication region 106 d is cut.

半導体受光素子１００ｄは、ｐ型Ｇｅ層１２１とｐ−Ｓｉ領域１０７とが接合している。ｐ型Ｇｅ層１２１は、ｉ−Ｇｅ領域６２０と異なり、不純物準位が存在するため、不純物準位を介した光吸収が生じ、これが光電流の発生を阻害することになる。このため、半導体受光素子１００ｄは、光電変換効率の低下を招くこととなる。   In the semiconductor light receiving element 100d, the p-type Ge layer 121 and the p-Si region 107 are joined. Unlike the i-Ge region 620, the p-type Ge layer 121 has impurity levels, so that light absorption occurs through the impurity levels, which inhibits the generation of photocurrent. For this reason, the semiconductor light receiving element 100d causes a decrease in photoelectric conversion efficiency.

これに対して、第２実施形態の半導体受光素子１００ｂ（図８）は、ｉ−Ｇｅ吸収領域１０８ａとｐ−Ｓｉ領域１０７とが接合している。このため、ｉ−Ｇｅ領域６２０は、不純物準位が存在せず、不純物準位を介した光吸収が生じない。つまり、半導体受光素子１００ｂは、半導体受光素子１００ｄよりも、光電変換効率が高い。また、ｐ−Ｓｉ領域１０７のイオン注入濃度を真性半導体領域にまで下げれば、ｉ−Ｇｅ吸収領域１０８ａとｐ−Ｓｉ領域１０７との境界付近において、ｉ−Ｇｅ吸収領域１０８ａの結晶転位が生じ難くなる。   On the other hand, in the semiconductor light receiving element 100b (FIG. 8) of the second embodiment, the i-Ge absorbing region 108a and the p-Si region 107 are joined. Therefore, the i-Ge region 620 does not have an impurity level, and light absorption does not occur through the impurity level. That is, the semiconductor light receiving element 100b has higher photoelectric conversion efficiency than the semiconductor light receiving element 100d. In addition, if the ion implantation concentration in the p-Si region 107 is lowered to the intrinsic semiconductor region, crystal dislocations in the i-Ge absorbing region 108a are unlikely to occur near the boundary between the i-Ge absorbing region 108a and the p-Si region 107. Become.

ｐ型Ｇｅ層１２１は、ｉ−Ｇｅ吸収領域１０８ｂとｐ−Ｓｉ領域１０７との間に介挿されている。同様に、ＳＡＣＭ構造である半導体受光素子１００ａ（図１）に対して、ｉ−Ｇｅ吸収領域１０８ａとｐ−Ｓｉ領域１０７との間にｐ型Ｇｅ層１２１を介挿し、さらに、ｉ−Ｇｅ吸収領域１０８ａとｐ−Ｓｉチャージ領域１０５との間に、他のｐ型Ｇｅ層を介挿することを考える。   The p-type Ge layer 121 is interposed between the i-Ge absorption region 108 b and the p-Si region 107. Similarly, a p-type Ge layer 121 is interposed between the i-Ge absorption region 108a and the p-Si region 107 in the semiconductor light receiving element 100a (FIG. 1) having the SACM structure, and further i-Ge absorption It is considered to interpose another p-type Ge layer between the region 108 a and the p-Si charge region 105.

この場合、ｐ−Ｓｉチャージ領域１０５の幅は、０．１〜０．２μｍと狭いため、ｐ−Ｓｉチャージ領域１０５とｐ型Ｇｅ層との位置合わせが難しい。このため、ｐ−Ｓｉチャージ領域１０５からのドーパントの外拡散によってｐ型Ｇｅ層を形成する方法を採用する。このときでも、ｐ−Ｓｉチャージ領域１０５の不純物濃度は、１×１０１７ｃｍ−３程度であり、ｐ−Ｓｉ領域１０７のキャリア濃度１×１０１９ｃｍ−３よりもきわめて低濃度である。 In this case, since the width of the p-Si charge region 105 is as narrow as 0.1 to 0.2 μm, alignment between the p-Si charge region 105 and the p-type Ge layer is difficult. Therefore, a method of forming a p-type Ge layer by out-diffusion of the dopant from the p-Si charge region 105 is adopted. Even in this case, the impurity concentration of the p-Si charge region 105 is about 1 × 10 17 cm −3 and is extremely lower than the carrier concentration of 1 × 10 19 cm −3 of the p-Si region 107.

このため、ｉ−Ｇｅ吸収領域１０８ａとｐ−Ｓｉチャージ領域１０５との間に介挿した他のｐ型Ｇｅ層の不純物濃度は、ｉ−Ｇｅ吸収領域１０８ａとｐ−Ｓｉ領域１０７との間に介挿したｐ型Ｇｅ層１２１の不純物濃度に比較して、非常に少なくなる。つまり、ｉ−Ｇｅ吸収領域１０８ａとｐ−Ｓｉチャージ領域１０５との間に介挿した他のｐ型Ｇｅ層のドーパントの外拡散量は、極めて少量となり、所望のｐ型Ｇｅ層の不純物濃度が得られにくい。言い換えれば、ＳＡＭ構造の半導体受光素子１００ｄから、ＳＡＣＭ構造の特徴構成であるｐ−Ｓｉチャージ領域１０５の上に、他のｐ型Ｇｅ層を積層することに想到することは困難である。   Therefore, the impurity concentration of the other p-type Ge layer interposed between the i-Ge absorption region 108 a and the p-Si charge region 105 is equal to that between the i-Ge absorption region 108 a and the p-Si region 107. Compared to the impurity concentration of the inserted p-type Ge layer 121, it becomes very small. That is, the amount of out-diffusion of the dopant of the other p-type Ge layer interposed between the i-Ge absorbing region 108a and the p-Si charge region 105 is extremely small, and the desired impurity concentration of the p-type Ge layer is Hard to get. In other words, it is difficult to conceive of laminating another p-type Ge layer on the p-Si charge region 105, which is a characteristic configuration of the SACM structure, from the semiconductor light receiving element 100d of the SAM structure.

（光電融合モジュール）
図１８は、本発明の第１実施形態である半導体受光素子を適用した光電融合モジュールの構成図である。
光電融合モジュール２００は、例えば、ＰＯＮシステムに使用される一芯双方向通信モジュールであり、Ｓｉ基板１０１に積層された下部クラッド１０２の表面に光回路２１０、及び電気回路２２０とが形成されている。ここで、光回路２１０は、スポットサイズ変換器２１１と波長合分波器２１２とから構成されており、波長合分波器２１２は、光導波路としてのＳｉ細線導波路１１５から構成されている。また、電気回路２２０は、半導体受光素子１００と半導体発光素子としてのレーザダイオード２２２とトランスインピーダンスアンプ２２１とモニタ用フォトダイオード２２３とを備えている。つまり、光電融合モジュール２００は、前記したＳｉ細線導波路１１５と半導体受光素子１００（１００ａ，１００ｂ，１００ｃ）とが結合された構成になっており、光回路２１０、及び電気回路２２０とが一体化されている。 (Photoelectric fusion module)
FIG. 18 is a block diagram of a photoelectric fusion module to which the semiconductor light receiving element according to the first embodiment of the present invention is applied.
The photoelectric fusion module 200 is, for example, a single-core bidirectional communication module used in a PON system, and an optical circuit 210 and an electric circuit 220 are formed on the surface of the lower cladding 102 stacked on the Si substrate 101. . Here, the optical circuit 210 is composed of a spot size converter 211 and a wavelength multiplexer / demultiplexer 212, and the wavelength multiplexer / splitter 212 is composed of a Si wire waveguide 115 as an optical waveguide. The electric circuit 220 further includes a semiconductor light receiving element 100, a laser diode 222 as a semiconductor light emitting element, a transimpedance amplifier 221, and a monitoring photodiode 223. That is, the photoelectric fusion module 200 has a configuration in which the above-described Si thin wire waveguide 115 and the semiconductor light receiving element 100 (100a, 100b, 100c) are coupled, and the optical circuit 210 and the electric circuit 220 are integrated. It is done.

波長合分波器２１２は、レーザダイオード２２２が発光した信号光をスポットサイズ変換器２１１に導き、スポットサイズ変換器２１１から導かれた信号光を半導体受光素子１００に入射させるものであり、テーパ導波路１１６（図２）を含む。また、１本の光ファイバで、双方向通信を行うため、モニタ用フォトダイオード２２３が入射する光の波長は、光ファイバの他端に設けられているレーザダイオードが発光した光の波長を遮断するようにしている。例えば、レーザダイオード２２２の送信波長を１．３１０ｎｍとし、半導体受光素子１００の受信波長を１．５５ｎｍとした場合、半導体受光素子１００が入射する光の波長は、光ファイバの他端に設けられているレーザダイオードが発光した光の波長１．３１０ｎｍを遮断するようにしている。なお、Ｓｉ細線導波路１１５は、コア材をシリコンとし、クラッド材を石英とする光導波路であり、従来から用いられる石英光導波路に比べて光の経路を鋭く曲げることができる。   The wavelength multiplexer / demultiplexer 212 guides the signal light emitted by the laser diode 222 to the spot size converter 211, and causes the signal light led from the spot size converter 211 to enter the semiconductor light receiving element 100. Waveguide 116 (FIG. 2) is included. In addition, since bidirectional communication is performed with one optical fiber, the wavelength of light incident on the monitor photodiode 223 blocks the wavelength of light emitted by the laser diode provided at the other end of the optical fiber. It is like that. For example, assuming that the transmission wavelength of the laser diode 222 is 1.310 nm and the reception wavelength of the semiconductor light receiving element 100 is 1.55 nm, the wavelength of light incident on the semiconductor light receiving element 100 is provided at the other end of the optical fiber The laser diode blocks the wavelength of 1.310 nm of the emitted light. The Si wire waveguide 115 is an optical waveguide in which the core material is silicon and the cladding material is quartz, and the path of light can be sharply bent as compared with a conventionally used quartz optical waveguide.

スポットサイズ変換器２１１は、図示しない光ファイバとシリコン細線導波路との間を結合するものであり、先細テーパ型を用いている。つまり、スポットサイズ変換器２１１は、光のビームスポットの大きさを変換する機能を持ち、光入出力における光パワー損失を低減するために設けられている。なお、レーザダイオード２２２と導波路との間は、テーパ型スポットサイズ変換を用い、半導体受光素子１００と導波路との間は、グレーティング型を採用している。   The spot size converter 211 is for coupling between an optical fiber (not shown) and a silicon wire waveguide, and uses a tapered shape. That is, the spot size converter 211 has a function of converting the size of the beam spot of light, and is provided to reduce the light power loss at the light input / output. A tapered spot size conversion is used between the laser diode 222 and the waveguide, and a grating type is adopted between the semiconductor light receiving element 100 and the waveguide.

トランスインピーダンスアンプ２２１は、半導体受光素子１００の両端電圧を仮想接地させつつ、半導体受光素子１００が発生する電流を電圧に変換するものである。
モニタ用フォトダイオード２２３は、レーザダイオード２２２の光出力をモニタして帰還制御するためのものであり、レーザダイオード２２２と近接配置されている。 The transimpedance amplifier 221 converts the current generated by the semiconductor light receiving element 100 into a voltage while virtually grounding the voltage across the semiconductor light receiving element 100.
The monitor photodiode 223 is for monitoring the light output of the laser diode 222 and performing feedback control, and is disposed close to the laser diode 222.

（変形例）
本発明は前記した実施形態に限定されるものではなく、例えば以下のような種々の変形が可能である。
（１）前記第１実施形態の半導体受光素子１００ａは、ｐ−Ｓｉコンタクト領域１１７／ｐ−Ｓｉ領域１０７／ｉ−Ｇｅ吸収領域１０８ａ／ｐ−Ｓｉチャージ領域１０５／ｉ−Ｓｉの増倍領域１０６ａ／ｎ−Ｓｉコンタクト領域１０４ａの構成である。この構成は、Ｓｉは、真性キャリア濃度がＧｅよりも低く、抵抗率が高いので、Ｓｉを増倍領域に用い、Ｇｅを吸収領域に用いた方が、より高い電界を印加できるから採用している。また、Ｓｉの増倍率は、電子の方が正孔よりも１０倍程度高いことが知られており、増倍領域１０６ａが電子を増倍できるように、Ｇｅ側をｐ型にし、Ｓｉ側をｎ型にしているからである。言い換えれば、Ｓｉを吸収領域に用い、Ｇｅを増倍領域に用いることが可能である。また、ｐ型、ｎ型の導電型を入れ替えることも可能である。また、チャージ層をｎ型にすることも可能である。 (Modification)
The present invention is not limited to the embodiment described above, and various modifications can be made, for example, as follows.
(1) In the semiconductor light receiving element 100a of the first embodiment, the p-Si contact region 117 / p-Si region 107 / i-Ge absorbing region 108a / p-Si charge region 105 / i-Si multiplication region 106a / N-Si contact region 104a. In this configuration, since the intrinsic carrier concentration of Si is lower than that of Ge and the resistivity is high, a higher electric field can be applied when Si is used for the multiplication region and Ge is used for the absorption region. There is. In addition, it is known that the multiplication factor of Si is about 10 times higher for electrons than for holes, so that the Ge side is p-type and the Si side is so that multiplication region 106a can multiply electrons. It is because it is n-type. In other words, it is possible to use Si for the absorption region and Ge for the multiplication region. It is also possible to switch the p-type and n-type conductivity types. It is also possible to make the charge layer n-type.

（２）前記各実施形態の半導体受光素子１００ａ，１００ｂ，１００ｃは、Ａｌ電極を用いたが、ＳｉやＧｅとオーミック接触を形成できる金属材料であればこれに限らない。例えば、Ｃｕなども可能である。半導体受光素子１００ａ，１００ｂ，１００ｃは、上クラッド材料にＳｉＯ２を用いたが、使用波長範囲でＳｉ及びＧｅよりも屈折率の小さな透明材料であればこれに限らない。例えば、ＳｉＯＮなども可能である。 (2) Although the semiconductor light receiving elements 100a, 100b, and 100c in each of the above embodiments use Al electrodes, the present invention is not limited to this as long as they are metal materials that can form ohmic contact with Si or Ge. For example, Cu is also possible. The semiconductor light receiving elements 100a, 100b, and 100c use SiO 2 as the upper cladding material, but the present invention is not limited to this as long as it is a transparent material having a smaller refractive index than Si and Ge in the used wavelength range. For example, SiON is also possible.

（３）前記各実施形態の半導体受光素子１００ａ，１００ｂ，１００ｃは、Ｓｉ層上に直接Ｇｅ層が存在する構成及び製造方法を示したが、Ｓｉ層とＧｅ層との間にはＳｉＧｅ層等のバッファ層を介在させても構わない。同様に、Ｇｅ層上にＳｉ層等の保護層を設けても構わない。 (3) The semiconductor photodetectors 100a, 100b, and 100c in each of the above embodiments show the structure and manufacturing method in which the Ge layer is directly present on the Si layer, but an SiGe layer or the like is provided between the Si layer and the Ge layer. Or the buffer layer of Similarly, a protective layer such as a Si layer may be provided on the Ge layer.

（４）前記各実施形態の半導体受光素子１００ａ，１００ｂ，１００ｃは、Ｓｉ層上へのＧｅ層選択成長について説明したが、材料の組み合わせはこれに限らない。例えば、Ｓｉ層上へのＳｉＧｅ混晶層選択成長等の他、下地材料上に選択成長できる材料を組み合わせることが可能である。 (4) In the semiconductor light receiving elements 100a, 100b, and 100c of the above-described embodiments, the Ge layer selective growth on the Si layer has been described, but the combination of materials is not limited thereto. For example, in addition to selective growth of a SiGe mixed crystal layer on a Si layer, it is possible to combine materials that can be selectively grown on a base material.

１００，１００ａ，１００ｂ，１００ｃ，１００ｄ 半導体受光素子
１０１ Ｓｉ基板（支持基板）
１０２ 下部クラッド
１０３ Ｓｉスラブ導波路（真性半導体領域）
１０４ａ ｎ−Ｓｉコンタクト領域
１０４ｂ ｎ−Ｓｉ領域
１０５ ｐ−Ｓｉチャージ領域
１０６ａ，１０６ｂ，１０６ｄ 増倍領域
１０７ ｐ−Ｓｉ領域
１０８ａ，１０８ｂ ｉ−Ｇｅ吸収領域
１１０ａ，１１０ｂ Ａｌ電極
１１１ 上部クラッド
１１４ コンタクトホール
１１５ Ｓｉ細線導波路（光導波路）
１１６ テーパ導波路（光導波路）
１１７ ｐ−Ｓｉコンタクト領域
１１８ ｎ−Ｓｉ領域
１１９ ｎ−Ｓｉコンタクト領域
１２１ ｐ型Ｇｅ層
２００ 光電融合モジュール 100, 100a, 100b, 100c, 100d Semiconductor light receiving element 101 Si substrate (supporting substrate)
102 Lower clad 103 Si slab waveguide (intrinsic semiconductor region)
104a n-Si contact region 104b n-Si region 105 p-Si charge region 106a, 106b, 106d multiplication region 107 p-Si region 108a, 108b i-Ge absorption region 110a, 110b Al electrode 111 upper clad 114 contact hole 115 Si wire waveguide (optical waveguide)
116 Tapered waveguide (optical waveguide)
117 p-Si contact region 118 n-Si region 119 n-Si contact region 121 p-type Ge layer 200 photoelectric fusion module

Claims (7)

信号光を受光する導波路が形成されている導波路型の半導体受光素子であって、
前記信号光を吸収する吸収領域とチャージ領域と増倍領域とが分離しているＳＡＣＭ構造のアバランシェフォトダイオードとして形成されており、
前記吸収領域と接合する第１導電型領域と、
前記増倍領域に接合する第２導電型のコンタクト領域とを備え、
前記チャージ領域は、前記第１導電型領域の極性を有しており、
前記導波路は、前記チャージ領域と前記増倍領域とが互いに隣接して形成されており、
前記吸収領域は、前記増倍領域を包含する前記導波路、及び前記第１導電型領域の上面に積層されており、
前記増倍領域、及び前記吸収領域は、真性半導体で形成されている
前記チャージ領域は、前記第１導電型領域の極性を有している
前記チャージ領域のキャリア濃度は、前記第１導電型領域のキャリア濃度よりも低い
ことを特徴とする半導体受光素子。 A waveguide type semiconductor light receiving element in which a waveguide for receiving signal light is formed.
The absorption region and the charge region and the multiplication region which absorbs the signal light is formed as an avalanche photodiode SA C M structure that is separate,
A first conductivity type region joined to the absorption region;
And a contact region of a second conductivity type joined to the multiplication region,
The charge region has a polarity of the first conductivity type region,
In the waveguide, the charge region and the multiplication region are formed adjacent to each other,
The absorption region is stacked on top of the waveguide including the multiplication region and the first conductivity type region,
The multiplication region and the absorption region are formed of an intrinsic semiconductor
The charge region has a polarity of the first conductivity type region
A carrier concentration of the charge region is lower than that of the first conductivity type region . 請求項１に記載の半導体受光素子であって、
第２導電型のコンタクト領域は、第１電極に接触しており、
前記第１導電型領域は、前記第２導電型のコンタクト領域よりもキャリア濃度が低く、第１導電型のコンタクト領域を介して第２電極に接触している
ことを特徴とする半導体受光素子。 The semiconductor light receiving element according to claim 1, wherein
The contact region of the second conductivity type is in contact with the first electrode,
The semiconductor light receiving element characterized in that the first conductivity type region is lower in carrier concentration than the contact region of the second conductivity type, and is in contact with the second electrode through the contact region of the first conductivity type. 信号光を受光する導波路が形成されている導波路型の半導体受光素子であって、
前記信号光を吸収する吸収領域とチャージ領域と増倍領域とが分離しているＳＡＣＭ構造のアバランシェフォトダイオードとして形成されており、
前記吸収領域と接合する第１導電型領域と、
第１電極に接触し、前記増倍領域に接合する第２導電型のコンタクト領域とを備え、
前記チャージ領域は、前記第１導電型領域の極性を有しており、
前記導波路は、前記チャージ領域と前記増倍領域とが互いに隣接して形成されており、
前記吸収領域は、前記増倍領域を包含する前記導波路、及び前記第１導電型領域の上面に積層されており、
前記増倍領域、及び前記吸収領域は、真性半導体で形成されており、
前記第１導電型領域は、第１導電型のコンタクト領域を介して第２電極に接触しており、
前記第１電極、及び前記第２導電型のコンタクト領域の接触面と、前記第２電極、及び前記第１導電型のコンタクト領域の接触面と、前記吸収領域、及び前記第１導電型領域の接触面とは同一面である
ことを特徴とする半導体受光素子。 A waveguide type semiconductor light receiving element in which a waveguide for receiving signal light is formed.
The absorption region and the charge region and the multiplication region which absorbs the signal light is formed as an avalanche photodiode SA C M structure that is separate,
A first conductivity type region joined to the absorption region;
And a contact region of a second conductivity type in contact with the first electrode and joined to the multiplication region,
The charge region has a polarity of the first conductivity type region,
In the waveguide, the charge region and the multiplication region are formed adjacent to each other,
The absorption region is stacked on top of the waveguide including the multiplication region and the first conductivity type region,
The multiplication region and the absorption region are formed of an intrinsic semiconductor ,
The first conductivity type region is in contact with the second electrode through the contact region of the first conductivity type,
Contact surfaces of the first electrode and the contact region of the second conductivity type, contact surfaces of the second electrode and the contact region of the first conductivity type, the absorption region, and the first conductivity type region A semiconductor light receiving element characterized in that the contact surface is the same surface . 信号光を受光する導波路が形成されている導波路型の半導体受光素子であって、
前記信号光を吸収する吸収領域と増倍領域とが分離しているＳＡＭ構造のアバランシェフォトダイオードとして形成されており、
前記吸収領域と接合する第１導電型領域と、
前記増倍領域に接合する第２導電型のコンタクト領域とを備え、
前記吸収領域は、前記増倍領域を包含する前記導波路、及び前記第１導電型領域の上面にのみ接合されており、
前記増倍領域、及び前記吸収領域は、真性半導体で形成されている
ことを特徴とする半導体受光素子。 A waveguide type semiconductor light receiving element in which a waveguide for receiving signal light is formed.
The avalanche photodiode is formed as an SAM structure in which an absorption area for absorbing the signal light and a multiplication area are separated,
A first conductivity type region joined to the absorption region;
And a contact region of a second conductivity type joined to the multiplication region,
The absorption region is bonded only to the top surface of the waveguide including the multiplication region and the first conductivity type region,
The semiconductor light receiving element characterized in that the multiplication region and the absorption region are formed of an intrinsic semiconductor. 信号光を受光する導波路が形成されている導波路型の半導体受光素子と、前記信号光を前記導波路まで導光する光導波路との双方が支持基板上に一体形成された光電融合モジュールであって、
前記半導体受光素子は、前記信号光を吸収する吸収領域と増倍領域とが分離しているＳＡＭ構造のアバランシェフォトダイオードとして形成されており、
前記吸収領域と接合する第１導電型領域と、
前記増倍領域に接合する第２導電型のコンタクト領域とを備え、
前記吸収領域は、前記増倍領域を包含する前記導波路、及び前記第１導電型領域の上面にのみ接合されており、
前記増倍領域、及び前記吸収領域は、真性半導体で形成されており、
前記光導波路は、コアが前記増倍領域と一体形成されている
ことを特徴とする光電融合モジュール。 A photoelectric fusion module in which both a waveguide type semiconductor light receiving element in which a waveguide for receiving signal light is formed and an optical waveguide for guiding the signal light to the waveguide are integrally formed on a supporting substrate. There,
The semiconductor light receiving element is formed as an avalanche photodiode having a SAM structure in which an absorption area for absorbing the signal light and a multiplication area are separated.
A first conductivity type region joined to the absorption region;
And a contact region of a second conductivity type joined to the multiplication region,
The absorption region is bonded only to the top surface of the waveguide including the multiplication region and the first conductivity type region,
The multiplication region and the absorption region are formed of an intrinsic semiconductor,
The optical integration module according to claim 1, wherein the optical waveguide has a core integrally formed with the multiplication region. 信号光を受光する導波路が形成されている導波路型の半導体受光素子と、前記信号光を前記導波路まで導光する光導波路との双方が支持基板上に一体形成された光電融合モジュールであって、
前記半導体受光素子は、前記信号光を吸収する吸収領域とチャージ領域と増倍領域とが分離しているＳＡＣＭ構造のアバランシェフォトダイオードとして形成されており、
前記吸収領域と接合する第１導電型領域と、
第１電極に接触し、前記増倍領域に接合する第２導電型のコンタクト領域とを備え、
前記チャージ領域は、前記第１導電型領域の極性を有しており、
前記導波路は、前記チャージ領域と前記増倍領域とが互いに隣接して形成されており、
前記吸収領域は、前記増倍領域を包含する前記導波路、及び前記第１導電型領域の上面に積層されており、
前記増倍領域、及び前記吸収領域は、真性半導体で形成されており、
前記第１導電型領域は、第１導電型のコンタクト領域を介して第２電極に接触しており、
前記第１電極、及び前記第２導電型のコンタクト領域の接触面と、前記第２電極、及び前記第１導電型のコンタクト領域の接触面と、前記吸収領域、及び前記第１導電型領域の接触面とは同一面である
前記光導波路は、コアが前記増倍領域と一体形成されている
ことを特徴とする光電融合モジュール。 A photoelectric fusion module in which both a waveguide type semiconductor light receiving element in which a waveguide for receiving signal light is formed and an optical waveguide for guiding the signal light to the waveguide are integrally formed on a supporting substrate. There,
The semiconductor light receiving element, an absorbent region and a charge region and multiplication region which absorbs the signal light is formed as an avalanche photodiode SA C M structure that is separate,
A first conductivity type region joined to the absorption region;
And a contact region of a second conductivity type in contact with the first electrode and joined to the multiplication region,
The charge region has a polarity of the first conductivity type region,
In the waveguide, the charge region and the multiplication region are formed adjacent to each other,
The absorption region is stacked on top of the waveguide including the multiplication region and the first conductivity type region,
The multiplication region and the absorption region are formed of an intrinsic semiconductor ,
The first conductivity type region is in contact with the second electrode through the contact region of the first conductivity type,
Contact surfaces of the first electrode and the contact region of the second conductivity type, contact surfaces of the second electrode and the contact region of the first conductivity type, the absorption region, and the first conductivity type region A photoelectric fusion module characterized in that a core of the optical waveguide which is the same surface as the contact surface is integrally formed with the multiplication region. 光導波路を介して、信号光を受光する導波路がＳＯＩ基板に形成されている導波路型の半導体受光素子の製造方法であって、
前記半導体受光素子は、前記信号光を吸収する吸収領域と増倍領域とが分離しているＳＡＭ構造のアバランシェフォトダイオードとして形成されており、
前記光導波路と前記増倍領域とを、前記ＳＯＩ基板のＳｉ層に形成するＳｉ層形成過程と、
ｐ−Ｓｉ領域、及びｎ−Ｓｉコンタクト領域を形成する工程と、
前記増倍領域、及び前記ｐ−Ｓｉ領域の上にのみＧｅの吸収領域を、真性半導体で成長する吸収領域成長過程とを備える
ことを特徴とする半導体受光素子の製造方法。 A method of manufacturing a waveguide-type semiconductor light receiving element in which a waveguide for receiving signal light through an optical waveguide is formed on an SOI substrate,
The semiconductor light receiving element is formed as an avalanche photodiode having a SAM structure in which an absorption area for absorbing the signal light and a multiplication area are separated.
Forming an Si layer in which the optical waveguide and the multiplication region are formed on a Si layer of the SOI substrate;
forming a p-Si region and an n-Si contact region;
A method of manufacturing a semiconductor light receiving element, comprising: an absorption region growth process of growing an absorption region of Ge only on the multiplication region and the p-Si region, with an intrinsic semiconductor.
JP2018019532A 2018-02-06 2018-02-06 Semiconductor light receiving element, photoelectric fusion module, method of manufacturing semiconductor light receiving element Active JP6527611B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2018019532A JP6527611B1 (en) 2018-02-06 2018-02-06 Semiconductor light receiving element, photoelectric fusion module, method of manufacturing semiconductor light receiving element

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2018019532A JP6527611B1 (en) 2018-02-06 2018-02-06 Semiconductor light receiving element, photoelectric fusion module, method of manufacturing semiconductor light receiving element

Publications (2)

Publication Number Publication Date
JP6527611B1 true JP6527611B1 (en) 2019-06-05
JP2019140153A JP2019140153A (en) 2019-08-22

Family

ID=66730699

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2018019532A Active JP6527611B1 (en) 2018-02-06 2018-02-06 Semiconductor light receiving element, photoelectric fusion module, method of manufacturing semiconductor light receiving element

Country Status (1)

Country Link
JP (1) JP6527611B1 (en)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2021009892A (en) * 2019-06-28 2021-01-28 沖電気工業株式会社 Semiconductor light receiving device, photoelectric fusion module, and manufacturing method for avalanche photodiode
CN113707750A (en) * 2021-08-31 2021-11-26 中国科学院半导体研究所 Waveguide-coupled avalanche photodetector and preparation method thereof
CN114566557A (en) * 2022-03-01 2022-05-31 中国科学院半导体研究所 Avalanche photodetector and preparation method thereof

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7247822B2 (en) * 2019-08-30 2023-03-29 株式会社豊田中央研究所 Light receiving element
JP6827507B1 (en) * 2019-09-20 2021-02-10 沖電気工業株式会社 Surface light receiving type semiconductor light receiving element and its manufacturing method

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE4011860A1 (en) * 1990-04-09 1991-10-10 Siemens Ag SEMICONDUCTOR ELEMENT WITH A SILICON LAYER
US7397101B1 (en) * 2004-07-08 2008-07-08 Luxtera, Inc. Germanium silicon heterostructure photodetectors
EP3117467A4 (en) * 2014-03-10 2017-03-08 Elenion Technologies, LLC Germanium metal-contact-free near-ir photodetector
US9755096B2 (en) * 2014-03-10 2017-09-05 Elenion Technologies, Llc Lateral Ge/Si avalanche photodetector
US10546963B2 (en) * 2014-12-01 2020-01-28 Luxtera, Inc. Method and system for germanium-on-silicon photodetectors without germanium layer contacts
JP6184539B2 (en) * 2016-02-18 2017-08-23 沖電気工業株式会社 Semiconductor light receiving element, photoelectric fusion module, and method for manufacturing semiconductor light receiving element
JP2018082089A (en) * 2016-11-17 2018-05-24 日本電信電話株式会社 Photodetector
JP6335349B1 (en) * 2017-02-10 2018-05-30 沖電気工業株式会社 Light receiving element

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2021009892A (en) * 2019-06-28 2021-01-28 沖電気工業株式会社 Semiconductor light receiving device, photoelectric fusion module, and manufacturing method for avalanche photodiode
CN113707750A (en) * 2021-08-31 2021-11-26 中国科学院半导体研究所 Waveguide-coupled avalanche photodetector and preparation method thereof
CN113707750B (en) * 2021-08-31 2022-11-29 中国科学院半导体研究所 Waveguide-coupled avalanche photodetector and preparation method thereof
CN114566557A (en) * 2022-03-01 2022-05-31 中国科学院半导体研究所 Avalanche photodetector and preparation method thereof

Also Published As

Publication number Publication date
JP2019140153A (en) 2019-08-22

Similar Documents

Publication Publication Date Title
JP6527611B1 (en) Semiconductor light receiving element, photoelectric fusion module, method of manufacturing semiconductor light receiving element
JP6184539B2 (en) Semiconductor light receiving element, photoelectric fusion module, and method for manufacturing semiconductor light receiving element
JP5232981B2 (en) SiGe photodiode
US10468543B2 (en) Microstructure enhanced absorption photosensitive devices
US10446700B2 (en) Microstructure enhanced absorption photosensitive devices
US7800193B2 (en) Photodiode, method for manufacturing such photodiode, optical communication device and optical interconnection module
CN101490856B (en) inverted planar avalanche photodiode
JP6793786B1 (en) Manufacturing method of semiconductor light receiving element, photoelectric fusion module and avalanche photodiode
US10446707B2 (en) Optical waveguide detector and optical module
Li et al. High-performance 850 nm VCSEL and photodetector arrays for 25 Gb/s parallel optical interconnects
US9735296B2 (en) Semiconductor light receiving device
US8723125B1 (en) Waveguide end-coupled infrared detector
JP2008526003A (en) Germanium-on-silicon photodetector
JP2019212820A (en) Optical semiconductor element and optical transmission device
WO2016190346A1 (en) Light-receiving element and optical integrated circuit
JP6378928B2 (en) Ge-based semiconductor device, manufacturing method thereof, and optical interconnect system
US20190019903A1 (en) SILICON WAVEGUIDE INTEGRATED WITH SILICON-GERMANIUM (Si-Ge) AVALANCHE PHOTODIODE DETECTOR
WO2019089437A1 (en) Microstructure enhanced absorption photosensitive devices
US8853812B2 (en) Photodetector, optical communication device equipped with the same, method for making of photodetector, and method for making of optical communication device
WO2008080428A1 (en) Waveguide photodetector in germanium on silicon
JP6726248B2 (en) Semiconductor light receiving element and photoelectric fusion module
JP6115566B2 (en) Waveguide-coupled MSM type photodiode
JP4091476B2 (en) Photodetector and photo detector built-in silicon optical waveguide
Benedikovic et al. High-performance waveguide photodetectors based on lateral Si/Ge/Si heterojunction
Laih et al. A U-grooved metal-semiconductor-metal photodetector (UMSM-PD) with an ia-Si: H overlayer on a [100] P-type Si wafer

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20180206

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20180215

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20190116

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20190122

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20190322

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20190423

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20190510

R150 Certificate of patent or registration of utility model

Ref document number: 6527611

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313117

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350