JP6520638B2 - 駆動回路及び可変利得増幅器 - Google Patents

駆動回路及び可変利得増幅器 Download PDF

Info

Publication number
JP6520638B2
JP6520638B2 JP2015207836A JP2015207836A JP6520638B2 JP 6520638 B2 JP6520638 B2 JP 6520638B2 JP 2015207836 A JP2015207836 A JP 2015207836A JP 2015207836 A JP2015207836 A JP 2015207836A JP 6520638 B2 JP6520638 B2 JP 6520638B2
Authority
JP
Japan
Prior art keywords
current
pair
output
currents
transistor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2015207836A
Other languages
English (en)
Other versions
JP2017079447A (ja
Inventor
啓二 田中
啓二 田中
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sumitomo Electric Industries Ltd
Original Assignee
Sumitomo Electric Industries Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sumitomo Electric Industries Ltd filed Critical Sumitomo Electric Industries Ltd
Priority to JP2015207836A priority Critical patent/JP6520638B2/ja
Priority to US15/297,892 priority patent/US9973165B2/en
Publication of JP2017079447A publication Critical patent/JP2017079447A/ja
Application granted granted Critical
Publication of JP6520638B2 publication Critical patent/JP6520638B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03G—CONTROL OF AMPLIFICATION
    • H03G3/00—Gain control in amplifiers or frequency changers
    • H03G3/20—Automatic control
    • H03G3/30—Automatic control in amplifiers having semiconductor devices
    • H03G3/3084—Automatic control in amplifiers having semiconductor devices in receivers or transmitters for electromagnetic waves other than radiowaves, e.g. lightwaves
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/32—Modifications of amplifiers to reduce non-linear distortion
    • H03F1/3211—Modifications of amplifiers to reduce non-linear distortion in differential amplifiers
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/20—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers
    • H03F3/21—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers with semiconductor devices only
    • H03F3/211—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers with semiconductor devices only using a combination of several amplifiers
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/45—Differential amplifiers
    • H03F3/45071—Differential amplifiers with semiconductor devices only
    • H03F3/45076—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier
    • H03F3/4508—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier using bipolar transistors as the active amplifying circuit
    • H03F3/45085—Long tailed pairs
    • H03F3/45089—Non-folded cascode stages
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/45—Differential amplifiers
    • H03F3/45071—Differential amplifiers with semiconductor devices only
    • H03F3/45076—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier
    • H03F3/4508—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier using bipolar transistors as the active amplifying circuit
    • H03F3/45098—PI types
    • H03F3/45103—Non-folded cascode stages
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/45—Differential amplifiers
    • H03F3/45071—Differential amplifiers with semiconductor devices only
    • H03F3/45076—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier
    • H03F3/4508—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier using bipolar transistors as the active amplifying circuit
    • H03F3/45174—Mirror types
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/45—Differential amplifiers
    • H03F3/45071—Differential amplifiers with semiconductor devices only
    • H03F3/45076—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier
    • H03F3/45475—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier using IC blocks as the active amplifying circuit
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03G—CONTROL OF AMPLIFICATION
    • H03G1/00—Details of arrangements for controlling amplification
    • H03G1/0005—Circuits characterised by the type of controlling devices operated by a controlling current or voltage signal
    • H03G1/0017—Circuits characterised by the type of controlling devices operated by a controlling current or voltage signal the device being at least one of the amplifying solid state elements of the amplifier
    • H03G1/0023—Circuits characterised by the type of controlling devices operated by a controlling current or voltage signal the device being at least one of the amplifying solid state elements of the amplifier in emitter-coupled or cascode amplifiers
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03G—CONTROL OF AMPLIFICATION
    • H03G1/00—Details of arrangements for controlling amplification
    • H03G1/0005—Circuits characterised by the type of controlling devices operated by a controlling current or voltage signal
    • H03G1/0035—Circuits characterised by the type of controlling devices operated by a controlling current or voltage signal using continuously variable impedance elements
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03G—CONTROL OF AMPLIFICATION
    • H03G1/00—Details of arrangements for controlling amplification
    • H03G1/0005—Circuits characterised by the type of controlling devices operated by a controlling current or voltage signal
    • H03G1/0035—Circuits characterised by the type of controlling devices operated by a controlling current or voltage signal using continuously variable impedance elements
    • H03G1/0082—Circuits characterised by the type of controlling devices operated by a controlling current or voltage signal using continuously variable impedance elements using bipolar transistor-type devices
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B10/00—Transmission systems employing electromagnetic waves other than radio-waves, e.g. infrared, visible or ultraviolet light, or employing corpuscular radiation, e.g. quantum communication
    • H04B10/50—Transmitters
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B10/00—Transmission systems employing electromagnetic waves other than radio-waves, e.g. infrared, visible or ultraviolet light, or employing corpuscular radiation, e.g. quantum communication
    • H04B10/50—Transmitters
    • H04B10/501—Structural aspects
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/339—Pulse amplitude modulation being used in an amplifying circuit
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/462—Indexing scheme relating to amplifiers the current being sensed
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/45—Indexing scheme relating to differential amplifiers
    • H03F2203/45241—Two dif amps realised in MOS or JFET technology, the dif amps being either both of the p-channel type or both of the n-channel type, are coupled in parallel with their gates
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/45—Indexing scheme relating to differential amplifiers
    • H03F2203/45318—Indexing scheme relating to differential amplifiers the AAC comprising a cross coupling circuit, e.g. two extra transistors cross coupled
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/45—Indexing scheme relating to differential amplifiers
    • H03F2203/45366—Indexing scheme relating to differential amplifiers the AAC comprising multiple transistors parallel coupled at their gates only, e.g. in a cascode dif amp, only those forming the composite common source transistor
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B1/00—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
    • H04B1/02—Transmitters
    • H04B1/04—Circuits
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B1/00—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
    • H04B1/02—Transmitters
    • H04B1/04—Circuits
    • H04B2001/0408—Circuits with power amplifiers
    • H04B2001/0416—Circuits with power amplifiers having gain or transmission power control

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Nonlinear Science (AREA)
  • Amplifiers (AREA)
  • Control Of Amplification And Gain Control (AREA)

Description

本発明は、光送信器の駆動回路及び可変利得増幅器に関するものである。
近年、光通信分野では、伝送レートの高速化に伴い、レーザ又は外部変調器において、多値で強度変調を行うこと、或いは位相変調及び強度変調を組み合わせたＱＡＭ（quadrature amplitude modulation）を行うことが新しい技術動向となってきている。多値変調を行う場合には、ＤＡＣ（digital to analog converter）等により生成された多値信号を、外部光変調器等を駆動するのに十分な振幅に線形増幅する必要がある。そのために、光送信器等では専用の駆動回路が使用される。また、伝送レートが高くなると電気信号は信号経路（伝送線路）の伝送損失の影響を受けやすくなるため、駆動回路においては、広い入力振幅範囲に対して、所定の出力振幅まで線形性を保ちながら利得を調整することができる増幅器（可変利得増幅器）が必要となる。可変利得増幅器に関しては、例えば下記非特許文献１に記載のものがあり、線形性を改善する増幅器については、例えば特許文献１及び２に記載のものがある。
米国特許第７０７６２２６号 特許第２９１５４４０号
R.G Mayer et al, "A DC to 1-GHz DifferentialMonolithic Variable-Gain Amplifier", IEEE, JSSC, vol.26, no.11, Nov., 1991.
非特許文献１の増幅器では、増幅器の利得を容易に可変とすることができるが、広い入力振幅範囲に対して線形性を確保するために増幅器の動作電流を増やす必要があり、消費電力が増加してしまう。また、特許文献１の増幅器では、トランスコンダクタンスの一部分をキャンセルすることによって線形性を確保しているが、線形性と引き換えに利得が低下してしまうため、増幅器の電源電流を増やしたり、増幅器を多段にする必要があり、その結果消費電力が増加してしまう。また、特許文献２の増幅器では、レーザ又は外部変調器の特性に合わせて線形性を確保しているが、線形化の条件として駆動回路の入力振幅を一定にする可変利得増幅器が必要となるため、それによって消費電力が増加してしまう。
そこで、本発明はかかる課題に鑑みてなされたものであり、広い入力振幅範囲に対して所定の出力振幅まで線形増幅を行える、低消費電力の駆動回路及び可変利得増幅器を提供することを目的とする。
上記課題を解決するため、本発明の一側面に係る駆動回路は、利得制御信号によって設定された利得に応じて入力信号を増幅して出力信号を出力する可変利得増幅器であって、第１の定電流を供給する第１の電流源と、入力信号に応じて第１の定電流を一対の第１の電流に分流し、該一対の第１の電流の一方を第１の出力電流として出力する第１の差動対と、入力信号に応じて第２の定電流を一対の第２の電流に分流し、該一対の第２の電流のうち第１の出力電流と逆相の電流を第２の出力電流として出力する第２の差動対と、第１の出力電流から第２の出力電流を差し引いた電流を利得制御信号に応じて一対の第３の電流に分流する利得設定回路と、一対の第３の電流の一方が流れて生じる電圧降下によって出力信号を生成する第１の出力抵抗と、一対の第３の電流の他方に応じて第２の定電流を生成する電流回路と、を備える可変利得増幅器と、出力信号の振幅を検出して、振幅に応じた検出信号を生成する検出回路と、検出信号に基づいて利得制御信号を生成する利得制御回路と、を有する。
本発明によれば、広い入力振幅範囲に対して所定の出力振幅まで線形増幅を行うことができる、低消費電力の増幅回路及び可変利得増幅器を提供することができる。
本実施形態に係る駆動回路を含む光送信器の概略構成図である。 図１に示された駆動回路に含まれる可変利得増幅器の回路図である。 可変利得増幅器における減算効果を説明するための図である。 差動入力電圧とコレクタ電流との関係を示す図である。 比較例に係る利得制御特性及び入出力特性を示す図である。 本実施形態に係る利得制御特性及び入出力特性を示す図である。 線形性の改善効果を説明するための図である。 変形例に係る駆動回路の可変利得増幅器の回路図である。
本発明の一側面に係る駆動回路は、利得制御信号によって設定された利得に応じて入力信号を増幅して出力信号を出力する可変利得増幅器であって、第１の定電流を供給する第１の電流源と、入力信号に応じて第１の定電流を一対の第１の電流に分流し、該一対の第１の電流の一方を第１の出力電流として出力する第１の差動対と、入力信号に応じて第２の定電流を一対の第２の電流に分流し、該一対の第２の電流のうち第１の出力電流と逆相の電流を第２の出力電流として出力する第２の差動対と、第１の出力電流から第２の出力電流を差し引いた電流を利得制御信号に応じて一対の第３の電流に分流する利得設定回路と、一対の第３の電流の一方が流れて生じる電圧降下によって出力信号を生成する第１の出力抵抗と、一対の第３の電流の他方に応じて第２の定電流を生成する電流回路と、を備える可変利得増幅器と、出力信号の振幅を検出して、振幅に応じた検出信号を生成する検出回路と、検出信号に基づいて利得制御信号を生成する利得制御回路と、を有する。
本駆動回路の可変利得増幅器では、第１の差動対から、第１の定電流を分流した第１の出力電流が出力され、第２の差動対から、第２の定電流を分流した、第１の出力電流と逆相の第２の出力電流が出力される。そして、第１の出力電流から第２の出力電流を差し引いた電流が、利得設定回路によって、出力信号に係る電流と、出力信号に寄与しない（増幅作用に寄与しない）電流とに分流される。ここで、第１の出力電流から、第１の出力電流と逆相の第２の出力電流が減算されることにより、第１の出力電流及び第２の出力電流のそれぞれの非線形性が互いに相殺されることとなる。このことにより、合成電流の線形性を向上させることができ、広い入力振幅範囲に対して、線形増幅を行うことができる。更に、例えば入力振幅が比較的小さく利得を大きくしたい場合には、利得設定回路によって、出力信号に寄与しない電流（第３の電流の他方）が小さくされることにより、第２の差動対に流れる電流が小さくなる。これにより、高利得を実現するとともに、消費電力を低減することができる。
また、第１の差動対は、一対の第１の電流の他方を第４の出力電流としてさらに出力し、第２の差動対は、一対の第２の電流のうち第２の出力電流として出力した電流の他方を第５の出力電流としてさらに出力し、利得設定回路は、さらに第４の出力電流から第５の出力電流を差し引いた電流を利得制御信号に応じて一対の第６の電流に分流し、可変利得増幅器は、一対の第６の電流の一方が流れて生じる電圧降下によって別の出力信号を生成する第２の出力抵抗をさらに備え、電流回路は、一対の第３の電流の他方と一対の第６の電流の他方との和に応じて第２の定電流を生成し、検出回路は、出力信号から別の出力信号を差し引いた差動出力信号の振幅を検出し、差動出力信号の振幅に応じて検出信号を生成してもよい。これにより、差動出力信号に応じて、適切に利得制御を行うことができる。
また、電流回路は、第１のカレントミラー回路と第２のカレントミラー回路とを有し、第１のカレントミラー回路は、一対の第３の電流の他方と一対の第６の電流の他方との和に比例した第１のミラー電流を出力し、第２のカレントミラー回路は、第１のミラー電流に比例した第２の定電流を生成してもよい。これにより、利得設定回路によって配分された、増幅作用に寄与しない電流の大きさに応じて、容易且つ確実に第２の定電流を生成することができる。
また、電流回路は、一対の第３の電流の他方と一対の第６の電流の他方とを足し合わせた電流が所定の値よりも小さいときに、第２の定電流を遮断してもよい。これにより、電流回路に流れる電流が微小である場合に、第２の定電流を容易且つ確実にオフにすることができる。
また、利得設定回路は、第３の差動対と第４の差動対とを有し、第３の差動対は、利得制御信号が所定の参照電圧よりも大きいときは、第１の出力電流から第２の出力電流を差し引いた電流について、一対の第３の電流の一方が一対の第３の電流の他方よりも大きくなるように分流し、利得制御信号が所定の参照電圧よりも小さいときは、第１の出力電流から第２の出力電流を差し引いた電流について、一対の第３の電流の一方が一対の第３の電流の他方よりも小さくなるように分流し、第４の差動対は、利得制御信号が所定の参照電圧よりも大きいときは、第４の出力電流から第５の出力電流を差し引いた電流について、一対の第６の電流の一方が一対の第６の電流の他方よりも大きくなるように分流し、利得制御信号が所定の参照電圧よりも小さいときは、前記第４の出力電流から前記第５の出力電流を差し引いた電流について、前記一対の第６の電流の一方が一対の第６の電流の他方よりも小さくなるように分流してもよい。これにより、第３の差動対及び第４の差動対を用いて、利得制御信号に基づき適切に利得制御を行うことができる。
また、第２の定電流の大きさは、第１の定電流の大きさよりも小さくしてもよい。これにより、増幅に寄与する電流と比べて、増幅に寄与しない、線形性補償のための電流が小さくなり、消費電力を低減することができる。
本発明の一側面に係る可変利得増幅器は、利得制御信号によって設定された利得に応じて入力信号を増幅して出力信号を出力する可変利得増幅器であって、第１の定電流を供給する第１の電流源と、入力信号に応じて第１の定電流を一対の第１の電流に分流し、該一対の第１の電流の一方を第１の出力電流として出力する第１の差動対と、入力信号に応じて第２の定電流を一対の第２の電流に分流し、該一対の第２の電流のうち第１の出力電流と逆相の電流を第２の出力電流として出力する第２の差動対と、第１の出力電流から第２の出力電流を差し引いた電流を利得制御信号に応じて一対の第３の電流に分流する利得設定回路と、一対の第３の電流の一方が流れて生じる電圧降下によって出力信号を生成する第１の出力抵抗と、一対の第３の電流の他方に応じて第２の定電流を生成する電流回路と、を備える。
以下、添付図面を参照しながら本発明による駆動回路の実施の形態を詳細に説明する。なお、図面の説明において同一の要素には同一の符号を付し、重複する説明を省略する。また、トランジスタとはバイポーラトランジスタ及び電界効果トランジスタ（ＦＥＴ）の双方を含む。以下の説明ではトランジスタがバイポーラトランジスタである場合を例示するが、トランジスタがＦＥＴである場合、ベース、エミッタ及びコレクタはそれぞれゲート、ソース及びドレインと置き換えられる。
図１に示されるように、光送信器１は、ＤＡＣ１１と、駆動回路１２と、レーザ又は外部光変調器１３とを備えている。光送信器１は、例えば１３００ｎｍ帯の４波長を使用して２芯双方向で光信号を送受信する１００ギガビット光トランシーバ又は４０ギガビット光トランシーバに備わっている。図１では、４波長のうち１波長に係る光送信器１の構成のみを図示している。
ＤＡＣ１１は、例えば外部装置（図示せず）から入力された電気信号のデジタルアナログ変換を行い、差動信号を駆動回路１２に出力する。ＤＡＣ１１から出力された差動信号は、伝送線路１４を経て、駆動回路１２の差動入力端子ＶＩＰ，ＶＩＮに入力される。
駆動回路１２は、ＤＡＣ１１から入力された差動信号に応じて、レーザ又は外部光変調器１３の出力光（光出力信号）を変調するための駆動信号を出力する。駆動回路１２は、可変利得増幅器１２１と、出力増幅器１３１と、振幅検出回路１３２と、利得制御回路１３３と、を有している。
可変利得増幅器１２１は、光出力信号の変調に係る駆動用回路であり、差動信号を増幅して出力する差動増幅回路である。可変利得増幅器１２１は、利得制御信号に応じて利得を調整することができる。可変利得増幅器１２１の詳細は後述する。出力増幅器１３１は、可変利得増幅器１２１で増幅されて出力された信号をさらに増幅する増幅回路である。出力増幅器１３１は、可変利得増幅器１２１と異なり、予め設定された一定の利得（増幅率）で信号を増幅する。出力増幅器１３１は、レーザ又は外部光変調器１３からの光出力信号を変調するのに十分な程度まで、入力された信号の振幅を増幅する。出力増幅器１３１から出力された信号は、レーザ又は外部光変調器１３の出力光（光出力信号）を変調するための駆動信号としてレーザ又は外部光変調器１３に出力される。振幅検出回路１３２は、出力増幅器１３１から出力され、駆動回路１２の外部に出力される駆動信号の振幅を検出する検出回路である。振幅検出回路１３２は、検出した振幅を示す情報を利得制御回路１３３に出力する。利得制御回路１３３は、振幅検出回路１３２が検出した信号の振幅と、予め記憶した駆動回路１２の駆動信号の振幅の目標値とを比較して、これらの差異（誤差）を導出し、当該誤差に応じた利得制御信号を可変利得増幅器１２１に出力する。利得制御回路１３３は、可変利得増幅器１２１と出力増幅器１３１とによって増幅された信号が所定の振幅となるように設計されている。そして、可変利得増幅器１２１は、利得制御回路１３３からの利得制御信号を受け、利得制御信号に応じて利得を調整する。このように、可変利得増幅器１２１が利得制御回路１３３からの誤差を示す情報に基づいてフィードバック制御を行うことにより、駆動回路１２からレーザ又は外部光変調器１３に出力される信号の振幅を一定に保つ。
レーザ又は外部光変調器１３は、例えば、半導体レーザであれば、分布帰還型レーザダイオード、フェブリベロ―型レーザダイオード又は面発光型レーザダイオード等のＬＤ（Laser Diode）であり、外部光変調器であれば電界吸収型光変調器、マッハツェンダー型光変調器である。レーザ又は外部光変調器１３は、駆動回路１２から出力された駆動信号に応じて光出力信号を変調して出力する。
次に、図２を参照して、可変利得増幅器１２１の詳細を説明する。図２に示されるように、可変利得増幅器１２１は、第１の差動対１２２と、第２の差動対１２３と、利得設定回路１２８と、第１のカレントミラー回路１２６と、第２のカレントミラー回路１２７と、を有している。利得設定回路１２８は、第３の差動対１２４と第４の差動対１２５とを含んだ
第１の差動対１２２は、一対のトランジスタＱ１（第１のトランジスタ）及びＱ１Ｂ（第２のトランジスタ）と、定電流端子１２２ａとを含んでいる。トランジスタＱ１及びＱ１ＢはいずれもＮＰＮトランジスタである。トランジスタＱ１及びＱ１Ｂの各エミッタ（第１のエミッタ，第２のエミッタ）は、それぞれ抵抗ＲＥ１，ＲＥ１Ｂを介して互いに定電流端子（第１の定電流端子）１２２ａに接続されている。
このように、トランジスタＱ１のエミッタとトランジスタＱ１Ｂのエミッタとが互いに接続された回路構成を差動対（第１の差動対１２２）と呼ぶ。第１の差動対１２２の回路構成としては、２つのエミッタが例えば抵抗ＲＥ１、ＲＥ１Ｂの直列回路を介して接続されていてもよいし、２つのエミッタ同士が直接接続されていてもよい。第１の差動対１２２において、トランジスタＱ１のベースに入力される電圧とトランジスタＱ１Ｂのベースに入力される電圧との差（差動電圧）に応じて、定電流端子１２２ａを流れる電流が、トランジスタＱ１とトランジスタＱ１Ｂとに配分（分流）される。トランジスタＱ１に配分された電流はトランジスタＱ１のコレクタを流れ、トランジスタＱ１Ｂに配分された電流はトランジスタＱ１Ｂのコレクタを流れる。
例えば、トランジスタＱ１のベースに入力される電圧がトランジスタＱ１Ｂのベースに入力される電圧よりも大きくなると、定電流端子１２２ａを流れる電流のほとんどがトランジスタＱ１に流れる。反対に、トランジスタＱ１Ｂのベースに入力される電圧がトランジスタＱ１のベースに入力される電圧よりも大きくなると、定電流端子１２２ａを流れる電流のほとんどがトランジスタＱ１Ｂに流れる。トランジスタＱ１のベースに入力される電圧とトランジスタＱ１Ｂのベースに入力される電圧とが等しいときには、定電流端子１２２ａを流れる電流は、トランジスタＱ２ＢとトランジスタＱ２とにほぼ等分されて流れる。
また、定電流端子１２２ａは、電流源として作用するトランジスタＱ５（第１の電流源）に接続されている。より詳細には、定電流端子１２２ａはトランジスタＱ５のコレクタに接続され、トランジスタＱ５のエミッタは接地されている。トランジスタＱ１のベース（第１のベース）には、伝送線路１４から差動入力端子ＶＩＰに入力された差動信号の正相成分が入力される。また、トランジスタＱ１Ｂのベース（第２のベース）には、伝送線路１４から差動入力端子ＶＩＮに入力された差動信号の逆相成分が入力される。差動入力端子ＶＩＰ，ＶＩＮにそれぞれ入力される正相成分と逆相成分とは、互いに位相が１８０度異なり相補的に変化する一対の相補信号である。正相成分と逆相成分との差が差動信号となる。
可変利得増幅器１２１は、差動信号の増幅を行う。差動入力端子ＶＩＰは差動信号の正相成分の入力端子であり、差動入力端子ＶＩＮは差動信号の逆相成分の入力端子である。さらに、トランジスタＱ１，Ｑ１Ｂのコレクタ（第１のコレクタ，第２のコレクタ）は、それぞれ定電流端子１２４ａ（第３の定電流端子），１２５ａ（第４の定電流端子）に接続されている。
可変利得増幅器１２１は、出力端子として、差動出力端子ＶＯＰ，ＶＯＮを有している。差動出力端子ＶＯＮは、トランジスタＱ１のコレクタ側に接続された第１の出力端子である。より詳細には、差動出力端子ＶＯＮは、後述するトランジスタＱ３を介して定電流端子１２４ａに接続されている。また、差動出力端子ＶＯＰは、トランジスタＱ１Ｂのコレクタ側に接続された第２の出力端子である。より詳細には、差動出力端子ＶＯＰは、後述するトランジスタＱ４を介して定電流端子１２５ａに接続されている。これらの構成により、第１の差動対１２２は、トランジスタＱ５に流れる電流を、差動信号に応じて定電流端子１２４ａを流れる電流と定電流端子１２５ａを流れる電流とに配分（分流）する。なお、Ｑ５のベースには、温度及び電源電圧変動に対して一定のコレクタ電流が流れるように調整されたベース電圧が端子Ｖｃｓを介して供給されている。
第２の差動対１２３は、一対のトランジスタＱ２（第３のトランジスタ）及びＱ２Ｂ（第４のトランジスタ）と、定電流端子１２３ａ（第２の定電流端子）とを含んでいる。トランジスタＱ２及びＱ２ＢはいずれもＮＰＮトランジスタである。トランジスタＱ２及びＱ２Ｂの各エミッタ（第３のエミッタ，第４のエミッタ）は、それぞれ抵抗ＲＥ２，ＲＥ２Ｂを介して互いに定電流端子１２３ａに接続されている。
このように、トランジスタＱ２のエミッタとトランジスタＱ２Ｂのエミッタとが互いに接続された構成を差動対（第２の差動対１２３）と呼ぶ。第２の差動対１２３の回路構成としては、２つのエミッタが抵抗ＲＥ２、ＲＥ２Ｂの直列回路を介して接続されていてもよいし、２つのエミッタ同士が直接接続されていてもよい。第２の差動対１２３において、トランジスタＱ２のベースに入力される電圧とトランジスタＱ２Ｂのベースに入力される電圧との差（差動電圧）に応じて、定電流端子１２３ａを流れる電流が、トランジスタＱ２とトランジスタＱ２Ｂとに配分（分流）される。トランジスタＱ２に配分された電流はトランジスタＱ２のコレクタを流れ、トランジスタＱ２Ｂに配分された電流はトランジスタＱ２Ｂのコレクタを流れる。
例えば、トランジスタＱ２のベースに入力される電圧がトランジスタＱ２Ｂのベースに入力される電圧より大きくなると、定電流端子１２３ａを流れる電流のほとんどがトランジスタＱ２に流れる。反対に、トランジスタＱ２Ｂのベースに入力される電圧がトランジスタＱ２のベースに入力される電圧より大きくなると、定電流端子１２３ａを流れる電流のほとんどがトランジスタＱ２Ｂに流れる。トランジスタＱ２のベースに入力される電圧とトランジスタＱ２Ｂのベースに入力される電圧とが等しいときには、定電流端子１２３ａを流れる電流は、トランジスタＱ２ＢとトランジスタＱ２とにほぼ等分されて流れる。
また、定電流端子１２３ａは電流源として作用するトランジスタＱ６（第２の電流源）に接続されている。より詳細には、定電流端子１２３ａはトランジスタＱ６のコレクタに接続され、トランジスタＱ６のエミッタは接地されている。トランジスタＱ２のベース（第３のベース）には、差動入力端子ＶＩＰから差動信号の正相成分が入力される。また、トランジスタＱ２Ｂのベース（第４のベース）には、差動入力端子ＶＩＮから差動信号の逆相成分が入力される。
さらに、トランジスタＱ２及びＱ２Ｂのコレクタ（第３のコレクタ，第４のコレクタ）は、それぞれ定電流端子１２５a，１２４aに接続されている。定電流端子１２５aは上述したトランジスタＱ１Ｂに接続されている。従って、トランジスタＱ２のコレクタは、トランジスタＱ１Ｂのコレクタに接続されている。また、定電流端子１２４ａは上述したトランジスタＱ１に接続されている。従って、トランジスタＱ２Ｂのコレクタは、トランジスタＱ１のコレクタに接続されている。これらの構成により、第２の差動対１２３は、トランジスタＱ６に流れる電流を、差動信号に応じて定電流端子１２５ａを流れる電流と定電流端子１２４ａを流れる電流とに配分（分流）する。
利得設定回路１２８は、トランジスタＱ１が抵抗ＲＣから引き込む電流、及び、トランジスタＱ１Ｂが抵抗ＲＣＢから引き込む電流をそれぞれ増減させる。利得設定回路１２８は、第３の差動対１２４と、第４の差動対１２５とを含んで構成されている。第３の差動対１２４は、一対のトランジスタＱ３（第５のトランジスタ）及びＱ３Ｂ（第６のトランジスタ）を含んでいる。トランジスタＱ３及びＱ３ＢはいずれもＮＰＮトランジスタである。トランジスタＱ３のエミッタ（第５のエミッタ）とトランジスタＱ３Ｂのエミッタと（第６のエミッタ）は、定電流端子１２４ａを介して互いに接続され、差動対（第３の差動対１２４）を構成する。
第３の差動対１２４において、トランジスタＱ３及びＱ３Ｂのそれぞれのベースに入力される電圧の差に応じて、定電流端子１２４ａを流れる電流がトランジスタＱ３、Ｑ３Ｂに配分（分流）される。また、定電流端子１２４ａは、トランジスタＱ１のコレクタとトランジスタＱ２Ｂのコレクタに接続されている。トランジスタＱ３のベース（第５のベース）は、利得制御に係る電圧（利得制御信号）が印加された利得制御端子Ｖａｇｃに接続されている。可変利得増幅器１２１では、利得制御端子Ｖａｇｃに印加する電圧を制御することによって、駆動回路１２から出力される駆動信号の振幅を一定に保っている。すなわち、入力された差動信号の振幅の大きさに応じて利得を調整し、増幅によって生成された駆動信号の振幅を一定に保つように利得制御信号が制御される。当該利得制御端子Ｖａｇｃに印加する電圧は、上述した、利得制御回路１３３から供給される。
トランジスタＱ３Ｂのベース（第６のベース）は、参照電圧が印加された参照電圧端子Ｖａｇｃｒｅｆに接続されている。参照電圧端子Ｖａｇｃｒｅｆは、抵抗ＲＡＧＣを介して電源Ｖｃｃに接続されるとともに、電流源として作用するトランジスタＱ７を介して接地されている。参照電圧端子Ｖａｇｃｒｅｆの電位は、抵抗ＲＡＧＣ及びトランジスタＱ７によって決まる。トランジスタＱ３のコレクタ（第５のコレクタ）は、抵抗ＲＣを介して電源Ｖｃｃに接続されている。トランジスタＱ３のコレクタは、可変利得増幅器１２１の出力端子である差動出力端子ＶＯＮに接続されている。当該差動出力端子ＶＯＮから次段の出力増幅器１３１に信号が出力される。差動出力端子ＶＯＮから出力される信号の電位は、電源Ｖｃｃの電圧（電源電圧）を基準電位として、トランジスタＱ３のコレクタ電流が抵抗ＲＣを流れることで生じる電圧降下に応じて変化する。
ところで、定電流端子１２４ａを流れる電流は、参照電圧と利得制御に係る電圧とに応じて、トランジスタＱ３を流れる電流とトランジスタＱ３Ｂを流れる電流とに配分（分流）される。トランジスタＱ３を流れる電流は、抵抗ＲＣを流れることで出力信号に寄与するが、トランジスタＱ３Ｂを流れる電流は出力信号には寄与しない。出力信号は増幅作用によって生成されるので、出力信号に寄与する電流は可変利得増幅器１２１の増幅作用に寄与し、出力信号に寄与しない電流は可変利得増幅器１２１の増幅作用に寄与しないことになる。このように、トランジスタＱ３を流れる電流とトランジスタＱ３Ｂを流れる電流の配分を変えることで出力される信号の大きさが変化し、それによって利得の調整が行われる。また、トランジスタＱ３Ｂのコレクタ（第６のコレクタ）は、第１のカレントミラー回路１２６のトランジスタＱ８のコレクタ（詳細は後述）に接続されている。
第４の差動対１２５は、一対のトランジスタＱ４（第７のトランジスタ）及びＱ４Ｂ（第８のトランジスタ）を含んでいる。トランジスタＱ４及びＱ４ＢはいずれもＮＰＮトランジスタである。トランジスタＱ４のエミッタ（第７のエミッタ）とトランジスタＱ４Ｂのエミッタ（第８のエミッタ）は、定電流端子１２５ａを介して互いに接続され、差動対（第４の差動対１２５）を構成する。
第４の差動対１２５において、トランジスタＱ４及びＱ４Ｂのそれぞれのベースに入力される電圧の差に応じて、定電流端子１２５ａを流れる電流がトランジスタＱ４、Ｑ４Ｂに配分（分流）される。また、定電流端子１２５ａは、トランジスタＱ１ＢのコレクタとトランジスタＱ２のコレクタに接続されている。トランジスタＱ４のベース（第７のベース）は、利得制御端子Ｖａｇｃに接続されている。
トランジスタＱ４Ｂのベース（第８のベース）は、参照電圧端子Ｖａｇｃｒｅｆに接続されている。トランジスタＱ４のコレクタ（第７コレクタ）は、抵抗ＲＣＢを介して電源Ｖｃｃに接続されている。トランジスタＱ４のコレクタは、可変利得増幅器１２１の出力端子である差動出力端子ＶＯＰに接続されている。当該差動出力端子ＶＯＰから次段の出力増幅器１３１に信号が出力される。差動出力端子ＶＯＰから出力される信号の電位は、電源Ｖｃｃの電圧（電源電圧）を基準電位として、トランジスタＱ４のコレクタ電流が抵抗ＲＣＢを流れることで生じる電圧降下に応じて変化する。
ところで、定電流端子１２５ａを流れる電流は、参照電圧と利得制御に係る電圧とに応じて、トランジスタＱ４を流れる電流とトランジスタＱ４Ｂを流れる電流とに配分（分流）される。トランジスタＱ４を流れる電流は、抵抗ＲＣＢを流れることで出力信号に寄与するが、トランジスタＱ４Ｂを流れる電流は出力信号には寄与しない。出力信号は増幅作用によって生成されるので、出力信号に寄与する電流は可変利得増幅器１２１の増幅作用に寄与し、出力信号に寄与しない電流は可変利得増幅器１２１の増幅作用に寄与しないことになる。このように、トランジスタＱ４を流れる電流とトランジスタＱ４Ｂを流れる電流の配分を変えることで出力される信号の大きさが変化し、それによって利得の調整が行われる。また、トランジスタＱ４Ｂのコレクタ（第８のコレクタ）は、第１のカレントミラー回路１２６のトランジスタＱ８のコレクタ（詳細は後述）に接続されている。より詳細には、トランジスタＱ４Ｂのコレクタは、トランジスタＱ３Ｂのコレクタと共通に接続されたトランジスタＱ８を介して電源Ｖｃｃに接続されている。
上述した利得制御端子Ｖａｇｃの電圧に応じて、トランジスタＱ３Ｂ，Ｑ４Ｂに電流が流れるが、それらの電流は電源Ｖｃｃから第1のカレントミラー回路１２６を介して供給される。また、一対のトランジスタＱ２及びＱ２Ｂを流れる電流は、第２のカレントミラー回路を介してグランドに流れる（詳細は後述）。差動信号の正相成分に応じてトランジスタＱ１に流れる電流は、差動信号の逆相成分に応じてトランジスタＱ２Ｂを流れる電流によって相殺され、トランジスタＱ１が抵抗ＲＣから引き込む電流は減少する。差動信号の逆相成分に応じてトランジスタＱ１Ｂに流れる電流は、差動信号の正相成分に応じてトランジスタＱ２を流れる電流によって相殺され、トランジスタＱ１Ｂが抵抗ＲＣＢから引き込む電流は減少する。
なお、可変利得増幅器１２１の利得は、抵抗の大きさにも依存する。例えば、抵抗ＲＥ１、ＲＥ１Ｂ、ＲＥ２及びＲＥ２Ｂにおける電圧降下が１００ｍＶ以上になるようにトランジスタＱ５、Ｑ６の電流、抵抗ＲＥ１、ＲＥ１Ｂ，ＲＥ２、及びＲＥ２Ｂの抵抗値を決めた場合、第１の差動対１２２の利得Ａ（Ｑ１，Ｑ１Ｂ）及び第２の差動対１２３の利得Ａ（Ｑ２，Ｑ２Ｂ）は、抵抗ＲＥ１，ＲＥ２，ＲＣの値を用いて以下（１）式及び（２）式のように表すことができる。
Ａ（Ｑ１，Ｑ１Ｂ）＝−ＲＣ／ＲＥ１…（１）
Ａ（Ｑ２，Ｑ２Ｂ）＝ＲＣ／ＲＥ２…（２）
ここで、抵抗ＲＥ１、ＲＥ２、ＲＣのそれぞれの抵抗値をＲＥ１、ＲＥ２、ＲＣとし、抵抗ＲＥ１Ｂの抵抗値は抵抗ＲＥ１の抵抗値と等しく、抵抗ＲＥ２Ｂの抵抗値は抵抗ＲＥ２の抵抗値と等しく、抵抗ＲＣＢの抵抗値は抵抗ＲＣの抵抗値と等しいとし、トランジスタＱ１とＱ１Ｂのサイズは同じで、トランジスタＱ２とＱ２Ｂのサイズも同じであるとしている。
上記（１）式及び（２）式より、第１の差動対１２２と第２の差動対１２３の合成利得ＡＴは、
ＡＴ＝ＲＣ（１／ＲＥ２−１／ＲＥ１）…（３）
となる。
第１のカレントミラー回路１２６は、トランジスタＱ８（第１の入力トランジスタ）と、トランジスタＱ９（第１の出力トランジスタ）とを有している。トランジスタＱ８，Ｑ９はいずれもＰＮＰトランジスタである。トランジスタＱ８は、ベース（第１の入力ベース）と、コレクタ（第１の入力コレクタ）と、エミッタ（第１の入力エミッタ）とを備えている。トランジスタＱ８のコレクタは、トランジスタＱ３Ｂのコレクタ及びトランジスタＱ４Ｂのコレクタに接続されるとともに、トランジスタＱ８のベースに接続されている。
すなわち、トランジスタＱ８のコレクタは、トランジスタＱ３Ｂを介してトランジスタＱ２Ｂのコレクタに接続されるとともに、トランジスタＱ４Ｂを介してトランジスタＱ２のコレクタに接続されている。第１のカレントミラー回路１２６は、トランジスタＱ８を流れる電流（第１の入力電流）に比例した電流をトランジスタＱ９に流す。トランジスタＱ９を流れる電流（第１の出力電流）の第１の入力電流に対する倍率は、例えば、トランジスタＱ８、Ｑ９のサイズの比によって決めることができる。第１のカレントミラー回路１２６は、利得設定回路１２８によって配分された出力信号に寄与しない電流が第１の入力電流となって動作する。すなわち、トランジスタＱ８のコレクタがトランジスタＱ３Ｂのコレクタ及びトランジスタＱ４Ｂのコレクタに接続されているため、第１のカレントミラー回路１２６は、トランジスタＱ３Ｂ，Ｑ４Ｂに流れる電流を第１の入力電流として動作する。
トランジスタＱ８のエミッタは、電源Ｖｃｃに接続されている。トランジスタＱ９は、ベース（第１の出力ベース）と、コレクタ（第１の出力コレクタ）と、エミッタ（第１の出力エミッタ）とを備えている。トランジスタＱ９のベースは、トランジスタＱ８のベースに接続されている。トランジスタＱ９のエミッタは、電源Ｖｃｃに接続されている。トランジスタＱ９のコレクタから第２のカレントミラー回路１２７に出力される第１の出力電流は、トランジスタＱ８のコレクタを流れる第１の入力電流に比例する。
第２のカレントミラー回路１２７は、第１のカレントミラー回路１２６に接続されている。第２のカレントミラー回路１２７は、トランジスタＱ１０（第２の入力トランジスタ）と、トランジスタＱ６（第２の出力トランジスタ、第２の電流源）とを有している。トランジスタＱ１０，Ｑ６はいずれもＮＰＮトランジスタである。トランジスタＱ１０は、ベース（第２の入力ベース）と、コレクタ（第２の入力コレクタ）と、エミッタ（第２の入力エミッタ）とを備えている。トランジスタＱ１０のコレクタは、トランジスタＱ９のコレクタに接続されるとともに、トランジスタＱ１０のベースに接続されている。
トランジスタＱ６は、ベース（第２の出力ベース）と、コレクタ（第２の出力コレクタ）と、エミッタ（第２の出力エミッタ）とを備えている。トランジスタＱ６のベースは、トランジスタＱ１０のベースに接続されている。トランジスタＱ６のコレクタは、定電流端子１２３ａに接続されている。第２のカレントミラー回路１２７において、トランジスタＱ１０のコレクタからエミッタに流れる電流が入力電流（第２の入力電流）となり、それに比例した電流（第２の出力電流）がトランジスタＱ６のコレクタからエミッタに流れる。第２のカレントミラー回路１２７には、第１のカレントミラー回路１２６の出力電流（第１の出力電流）が入力電流として入力される。従って、第１のカレントミラー回路１２６と第２のカレントミラー回路１２７とをこのように構成し、そのことにより、第２の出力電流は、第１の入力電流に比例した電流となる。
以上の構成を備える駆動回路１２の作用及び効果について、従来の課題を踏まえて説明する。
多値変調を行う場合等において、レーザ又は外部光変調器を駆動する駆動回路には、それらを駆動するのに十分な振幅まで入力信号（変調信号）を線形増幅することが求められている。一般的に、ＤＡＣからの信号はプリント基板上の伝送線路を通過して駆動回路に入力されるが、プリント基板上の伝送線路の長さは多連ポートの装置において一定にならないため、長さの違いによって各ポート間で伝送損失が異なってしまう。この場合、ＤＡＣ側で、直流及び低周波での利得を低減し高周波での利得を低周波での利得に対して高く保つ処理（プリエンファシス）を実施することにより、伝送信号のアイパターン開口が駆動回路の入力端子で整うように調整される。しかしながら、各ポートの伝送損失が異なるため、プリエンファシスを実施された後に駆動回路に入力された信号の振幅はポート毎に異なってしまう。加えて、ＤＡＣから出力されるときの信号の振幅自体にもばらつきがある。このため、駆動回路は、入力信号の振幅が通常２００〜８００ｍＶｐｐｄ程度の範囲でばらついたとしても、入力信号を線形増幅することが求められる。
一方で、駆動回路の出力となるレーザ又は外部光変調器を駆動する駆動信号の振幅は、略一定とされる必要があり、駆動回路は２００〜８００ｍＶｐｐｄの振幅の入力信号に対して、例えば５Ｖｐｐｄ等の一定の振幅の駆動信号を出力するように線形増幅を行う必要がある。すなわち、駆動回路には、線形性を保ちながら利得を広範囲に制御することが求められている。例えば、増幅回路の線形性を保ちながら利得制御を行う従来技術として、線形性を確保するために増幅器の動作電流を増やす方法があるが、この場合消費電力が増加してしまう。また、他にも、トランスコンダクタンスの非線形性（歪み）を補償することによって線形性を確保する方法があるが、線形性の改善と引き換えに利得が低下してしまうため増幅器の電流を増やしたり、増幅器を多段にする必要があり、その結果消費電力が増加してしまう。また、レーザ又は外部光変調器の特性に合わせて線形性を確保する方法があるが、そのために駆動回路の入力信号の振幅を一定に保つことが必要条件となる。そのため、駆動回路の前に振幅調整用の可変利得増幅器が必要となり、結果として消費電力が増加してしまう。このように、従来、線形性を改善しながら消費電力の低減を実現することは困難とされてきた。
この点、本実施形態の駆動回路１２では、第１の差動対１２２において差動信号の正相成分が入力されるトランジスタＱ１のコレクタに、第２の差動対１２３において差動信号の逆相成分が入力されるトランジスタＱ２Ｂのコレクタが接続されている。また、第１の差動対１２２において差動信号の逆相信号が入力されるトランジスタＱ１Ｂのコレクタに、第２の差動対１２３において差動信号の逆相信号が入力されるトランジスタＱ２のコレクタが接続されている。そして、利得設定回路１２８によって配分された出力信号に寄与しない（増幅作用に寄与しない）電流が第１の入力電流として第１のカレントミラー回路１２６に入力され、第１の入力電流に比例した第１の出力電流が出力される。さらに、第１の出力電流は、第２のカレントミラー回路１２７の第２の入力電流となり、第２のカレントミラー回路は第２の入力電流に比例した第２の出力電流を出力する。第２の出力電流は、第２の差動対１２３に供給される。このため、利得設定回路１２８によって配分された増幅作用に寄与しない電流に応じた電流が、トランジスタＱ６（第２の電流源）に流れる。当該トランジスタＱ６には、第２の差動対１２３の定電流端子１２３ａが接続されているので、第２の差動対１２３には、利得設定回路１２８によって配分された増幅作用に寄与しない電流に応じた電流が流れる。
差動信号の逆相成分が入力されたトランジスタＱ２Ｂに流れる電流は、差動信号の正相成分が入力されたトランジスタＱ１に流れる電流を減算する。また、差動信号の正相成分が入力されたトランジスタＱ２に流れる電流は、差動信号の逆相成分が入力されたトランジスタＱ１Ｂに流れる電流を減算する。このような減算を行うことにより、減算される電流と減算する電流のそれぞれの非線形性が互いに相殺される。それにより、それぞれの合成電流の線形性を向上させることができる。このような相殺による非線形性の補償作用は、入力振幅が比較的大きくて利得を小さくしたい場合に行われる。更に、例えば入力振幅が比較的小さくて利得を大きくしたい場合には、上述した減算を行わずとも、合成電流の線形性が確保され易い。そのため、入力振幅が比較的小さい場合には、利得設定回路１２８による電流の減少量を小さく（例えば無視できる程度に小さく）することにより、第２の差動対に流れる電流の量が小さくなる。これにより、高利得にすることができる。よって、本駆動回路１２によれば、利得設定回路１２８を調整することで、高い利得と線形性の改善を同じ回路構成で実現することができる。
上述した非線形の補償作用について、図３及び図４を参照して説明する。図３では、差動入力端子ＶＩＰ，ＶＩＮに入力される差動信号の電圧（差動入力電圧）に対する、トランジスタＱ１，Ｑ２Ｂの出力電流の変化及びトランジスタＱ１，Ｑ２Ｂに係るトランスコンダクタンスの変化が示されている。トランスコンダクタンスは、差動入力電圧に対するそれぞれの電流の微係数に相当する。差動入力電圧は、差動信号の正相成分の電圧と逆相成分の電圧との差に等しい。ここでは、差動信号の正相成分の電圧が逆相成分の電圧よりも大きいときに、差動入力電圧は正の値になり、差動信号の正相成分が逆相成分の電圧よりも小さいときに、差動入力電圧は負の値になる。差動信号の正相成分の電圧と逆相成分の電圧とが等しいときには、差動入力電圧はゼロとなる。
図３における一点鎖線はトランジスタＱ１の出力電流及びトランスコンダクタンスを、実線はトランジスタＱ２Ｂの出力電流及びトランスコンダクタンスを、破線はトランジスタＱ１の出力電流とトランジスタＱ２Ｂの出力電流との合成電流をそれぞれ示している。差動入力電圧が大きくなると、トランジスタＱ１のコレクタ電流が増加し、第１の差動対１２２が完全にスイッチする（トランジスタＱ１がオンし、トランジスタＱ２がオフする）ことによって、当該コレクタ電流が、エミッタ側に接続された第１の電流源であるトランジスタＱ５の電流と一致する。すなわち、定電流端子１２２ａを流れるトランジスタＱ５のコレクタ電流は、全てトランジスタＱ１に流れるように配分され、トランジスタＱ１Ｂには電流が流れなくなる。一方、トランジスタＱ２Ｂのコレクタ電流は、第２の差動対１２３に差動入力電圧が反転されて入力されるため、差動入力電圧が大きくなると減少する。トランジスタＱ１のコレクタとトランジスタＱ２Ｂのコレクタは接続されているため、それぞれの電流の合成電流は差動入力電圧が０となる付近でその傾きである利得（すなわちトランスコンダクタンスゲイン）が負の値に低下することとなる。
差動入力電圧に対するトランジスタＱ２Ｂの増幅動作範囲をトランジスタＱ１の増幅動作範囲より狭く設定しておくことによって、差動入力電圧が０となる付近のみ利得（トランスコンダクタンスゲイン）を低下させ、０付近を除いた領域では第１の差動対１２２の持つ利得と一致するようにできる。このように、第１の差動対１２２と第２の差動対１２３のそれぞれに流れる電流値と増幅動作範囲を適切に設定することによって、合成電流の線形性を向上させることができる。トランスコンダクタンスをできるだけ広い範囲で水平に保つことで線形性が向上する。
図４には、第１の差動対１２２における、差動入力電圧とトランジスタＱ１及びＱ１Ｂのそれぞれのコレクタ電流との関係が示されている。図４では、トランジスタＱ１及びＱ１Ｂのそれぞれのコレクタ電流を示したグラフにおいて、最も内側の曲線が、抵抗ＲＥ１，ＲＥ１Ｂの電圧降下が０ｍＶである場合を示しており、外側に向かうつれて、それぞれ、抵抗ＲＥ１，ＲＥ１Ｂの電圧降下が５０ｍＶ、１００ｍＶ、１５０ｍＶ、２００ｍＶ、２５０ｍＶである場合を示している。
図４に示されるように、抵抗ＲＥ１，ＲＥ１Ｂでの電圧降下が大きいほど線形性が向上する（広い範囲に渡ってグラフが直線性を示している）が、利得は低下してしまう。利得はグラフの斜めの直線部分の傾きに相当する。本実施形態の駆動回路１２では、抵抗ＲＥ１、ＲＥ１Ｂにおける電圧降下よりも抵抗ＲＥ２、ＲＥ２Ｂにおける電圧降下が小さくなるように、抵抗ＲＥ１，ＲＥ１Ｂ，ＲＥ２、ＲＥ２Ｂ及びそれらに流れる電流（トランジスタＱ５及びＱ６のそれぞれのコレクタ電流）の設定値を決めている。なお、トランジスタＱ１及びＱ１Ｂが同じ特性の場合、通常、抵抗ＲＥ１、ＲＥ１Ｂの抵抗値は同じにするとよい。また、トランジスタＱ２及びＱ２Ｂが同じ特性の場合にも、通常、抵抗ＲＥ２、ＲＥ２Ｂの抵抗値は同じにするとよい。
線形性の向上について、具体例を用いて、図５〜７を参照し説明する。例えば、可変利得増幅器１２１が、振幅が６５０ｍＶｐｐｄの差動出力電圧を出力する場合を考える。この場合、差動信号（差動入力電圧）の振幅範囲が２００〜８００ｍＶｐｐｄとすると、差動入力電圧に対する差動出力電流の比から利得は少なくとも０．８〜３．２５倍（−２〜１０ｄＢ）の可変範囲とする必要がある。最大利得として１０ｄＢが必要となるため、抵抗ＲＣを１２５Ω、抵抗ＲＥ１の抵抗値を２５Ωとし、余裕を見て最大利得を５倍（ＲＣ／ＲＥ１）とする。なお、抵抗ＲＥ１Ｂの抵抗値は抵抗ＲＥ１の抵抗値と同じにする。
図４に示すとおり、増幅器の線形性は差動対の各エミッタに接続された抵抗ＲＥ１、ＲＥ１Ｂでの電圧降下で決定される。最大入力時（８００ｍＶｐｐｄ）においても線形性を確保するために、ここでは、抵抗ＲＥ１での電圧降下を１８７．５ｍＶ確保することとし、電流源であるトランジスタＱ５のコレクタ電流を１５ｍＡとする。さらに上述の非線形性の補償（線形性の改善）を行うため、第２の差動対１２３による補償用の利得を、抵抗ＲＥ２、ＲＥ２Ｂを７０Ωとし１．７８倍とする。抵抗ＲＥ２、ＲＥ２Ｂによる電圧降下が１００ｍＶとなるように、第２の電流源であるトランジスタＱ６のコレクタ電流を３ｍＡとする。当該電流は、上述したとおり第１のカレントミラー回路１２６の第１の入力電流（トランジスタＱ８のコレクタ電流）に依存するため、トランジスタＱ８のコレクタ電流からトランジスタＱ６のコレクタへの電流利得（比例定数）が３／１５になるように、トランジスタＱ８，Ｑ９，Ｑ１０，Ｑ６のそれぞれのサイズを調整する。このような回路を構成することにより、利得制御端子Ｖａｇｃの電圧が参照電圧端子Ｖａｇｃｒｅｆの電圧よりも小さい場合（例えば利得制御端子Ｖａｇｃに入力される電圧がＶａｇｃｒｅｆ−５０ｍＶ以下）においては、第１の差動対１２２の電流がトランジスタＱ８に流れ、差動出力端子ＶＯＰ，ＶＯＮに出力される出力差動電圧の振幅が小さくなり利得が減少する。
トランジスタＱ８のコレクタ電流に応じて、第１のカレントミラー回路１２６と第２のカレントミラー回路１２７を介して３／１５倍された電流がトランジスタＱ６のコレクタ電流となるので、トランジスタＱ１のコレクタ電流からトランジスタＱ２Ｂのコレクタ電流が減算され、トランジスタＱ１Ｂのコレクタ電流からトランジスタＱ２のコレクタ電流が減算され、それにより、合成電流の線形性が改善される。なお、ここで減算と説明するときに、それぞれのコレクタ電流は絶対値で考えている。コレクタ電流の向きを考慮すると、電流の正負の向きを定電流端子１２４ａから流れ出す方向を正と定義し、反対に、定電流端子１２４ａに流れ込む方向を負と定義すると、トランジスタＱ１のコレクタ電流が正の値のときに、トランジスタＱ２Ｂのコレクタ電流は負の値となり、正の電流と負の電流とが加算されて非線形性が補償されるという表現をとることもできる。同様に、電流が定電流端子１２５ａから流れ出す方向を正と定義し、反対に、定電流端子１２５ａに流れ込む方向を負と定義すると、トランジスタＱ１Ｂのコレクタ電流が正の値のときに、トランジスタＱ２のコレクタ電流は負の値となり、正の電流と負の電流とが加算されて非線形性が補償されるという表現をとることもできる。一方で、利得制御端子Ｖａｇｃの電圧が参照電圧端子Ｖａｇｃｒｅｆの電圧よりも大きい場合（例えば利得制御端子Ｖａｇｃの電圧がＶａｇｃｒｅｆ＋１００ｍＶ以上）においては、トランジスタＱ１及びＱ１Ｂのそれぞれのコレクタ電流がそれぞれ抵抗ＲＣ，ＲＣＢに流れ、差動出力端子ＶＯＰ，ＶＯＮに出力される差動出力電圧の振幅が大きくなり、利得が増加する。
図５は、上述した第２の差動対１２３、第２の電流源であるトランジスタＱ６、第１のカレントミラー回路１２６、及び第２のカレントミラー回路１２７が設けられていない可変利得増幅器を備えた、比較例に係る駆動回路の回路シミュレーションを実施した結果である。図５（ａ）〜（ｃ）においては、最も下側の曲線が利得制御端子Ｖａｇｃの電圧がＶａｇｃｒｅｆ−５０ｍＶである場合を示しており、上側に向かうにつれて、＋１０ｍＶ刻みに、利得制御端子Ｖａｇｃの電圧がＶａｇｃｒｅｆ＋１００ｍＶまでの曲線を示している。
図５（ａ）は可変利得増幅器の利得制御特性を示している。利得制御端子Ｖａｇｃの電圧を大きくすることによって電圧利得が増加するが、電圧利得の、差動入力振幅（ＶＩＰ−ＶＩＮ）に対する依存性は大きくない。ここで、電圧ＶＩＰは差動入力端子ＶＩＰに入力される差動信号の正相成分の電圧を表し、電圧ＶＩＮは差動入力端子ＶＩＮに入力される差動信号の逆相成分の電圧を表す。図５（ｂ）は駆動回路全体での利得特性を示している。線形性が悪く、差動入力振幅が大きくなるにつれて利得が右下がりで低下して行く。図５（ｃ）は駆動回路全体での入出力特性を示している。線形性が悪いため、低利得設定にした場合に、差動入力電圧が大きくなると０．２Ｖを超える辺りから傾き（利得）が徐々に小さくなって行き、最終的に飽和する（水平になる）。
一方、図６は、本実施形態の駆動回路１２の抵抗等の各定数を、上述したように設定した場合の回路シミュレーション結果である。図６（ａ）〜（ｃ）においては、最も下側の曲線が利得制御端子Ｖａｇｃの電圧がＶａｇｃｒｅｆ−５０ｍＶである場合を示しており、上側に向かうにつれて、＋１０ｍＶ刻みに、利得制御端子Ｖａｇｃの電圧がＶａｇｃｒｅｆ＋１００ｍＶまでの曲線を示している。図６（ａ）は可変利得増幅器１２１の利得制御特性を示している。利得制御端子Ｖａｇｃの電圧を大きくすることによって電圧利得が増加しており、また、本発明の効果により差動入力振幅が０付近から差動入力電圧が大きくなる方向に電圧利得が水平な領域が広がっていることがわかる。なお、図６（ａ）〜（ｃ）は、便宜上、差動入力電圧が正となる領域での結果を示しているが、差動入力電圧が負となる領域については、回路の構成及び動作に対称性があるため、図６（ａ）〜（ｃ）のグラフを縦軸を対称軸として折り返した特性となる。従って、実際には、差動入力電圧＝０Ｖを中心として電圧利得が水平な領域が、差動入力電圧が正、負それぞれの方向に広がっている。電圧利得の水平な領域が広いほど増幅動作の線形性は良好となる。
図６（ｂ）は駆動回路１２全体での利得特性を示している。本発明の効果により、差動入力電圧が０付近から大きくなって行っても利得は水平に保たれており、右下がりに低下しにくくなっていることがわかる。最終的に差動入力電圧がある範囲を超えると急激に電圧利得は劣化するが、実用に十分な範囲で線形性を確保することができる。図６（ｃ）は駆動回路１２全体での入出力特性を示している。線形性が良好なため電圧利得を小さく設定した場合にも、差動入力電圧が大きく０．４Ｖに至るくらいまで線形性（直線性）が保たれている。なお、第２の差動対１２３及び第２の電流源であるトランジスタＱ６が設けられている駆動回路１２と条件を一致させるべく、これらの構成が設けられていない図５の駆動回路において、トランジスタＱ６のコレクタ電流３ｍＡ分電流を増やして、上述した図５の回路シミュレーションを行っている。電流源の電流を増やすことによって増幅動作可能な差動入力電圧の範囲は広くなるため、図５（ａ）と図６（ａ）の比較では図５（ａ）のほうが差動入力電圧が大きいところまで動作範囲が広がっているが、駆動回路全体としては、図５（ｂ）と図６（ｂ）との比較から明らかなように、本実施形態の駆動回路１２のほうが、電圧利得が水平な範囲が拡大している。
より端的に線形動作範囲の拡大効果を示す図を図７に示す。図７は、差動入力電圧が０Ｖ時の電圧利得を基準として電圧利得が１ｄＢ低下する差動入力電圧の範囲を駆動回路の電圧利得に対してプロットしたグラフである。破線で示した曲線は、駆動回路から目標駆動信号（ここでは振幅５Ｖｐｐｄ）をすることができる差動入力電圧に範囲を電圧利得に対してプロットたものである。つまり、当該破線で示される曲線よりも上側に、「電圧利得が１ｄＢ低下する差動入力電圧の範囲」があれば、駆動回路に入力される差動信号に対して十分にダイナミックレンジの広いで線形増幅が可能な駆動回路であると言うことができる。一点鎖線の曲線は、図５で示す比較例の駆動回路に係るグラフであり、線形増幅可能な範囲が狭くて不十分であることがわかる。一方で、本実施形態に係る駆動回路１２に係る実線の曲線は、電圧利得１７〜２８ｄＢの広い範囲で破線の曲線よりも上側にプロットされている。以上より、本実施形態に係る駆動回路１２により広い差動入力電圧範囲にて線形性が改善される。
また、本実施形態に係る駆動回路１２では、利得設定回路１２８が、利得制御に係る電圧を印加される利得制御端子Ｖａｇｃに接続された第５のベースと、差動出力端子ＶＯＮに接続された第５のコレクタと、定電流端子１２４ａに接続された第５のエミッタと、を含むトランジスタＱ３と、参照電圧を印加される参照電圧端子Ｖａｇｃｒｅｆに接続された第６のベースと、第１のカレントミラー回路１２６に接続された第６のコレクタと、定電流端子１２４ａに接続された第６のエミッタと、を含むトランジスタＱ３Ｂと、を有する第３の差動対１２４と、利得制御端子Ｖａｇｃに接続された第７のベースと、差動出力端子ＶＯＰに接続された第７のコレクタと、定電流端子１２５ａに接続された第７のエミッタと、を含むトランジスタＱ４と、参照電圧端子Ｖａｇｃｒｅｆに接続された第８のベースと、第１のカレントミラー回路１２６に接続された第８のコレクタと、定電流端子１２５ａに接続された第８のエミッタと、を含むトランジスタＱ４Ｂと、を有する第４の差動対１２５と、を有している。
例えば差動信号電圧が比較的大きい場合には、利得制御端子Ｖａｇｃに印加される電圧を参照電圧端子Ｖａｇｃｒｅｆに印加される電圧よりも小さくすることによって、トランジスタＱ３Ｂ，Ｑ４Ｂに流れる電流を大きくすることができる。この場合、トランジスタＱ３Ｂ，Ｑ４Ｂに接続された第１のカレントミラー回路１２６に第１の入力電流が流れ、結果的にそれに応じて第２の電流源であるトランジスタＱ６に第２の出力電流が流れる。これにより、トランジスタＱ６に接続された第２の差動対１２３に電流が供給され、トランジスタＱ１及びＱ１Ｂにそれぞれ流れる電流を減算することができ、非線形を相殺することで線形性を改善することができる。また、例えば差動入力電圧が比較的小さい場合には、利得制御端子Ｖａｇｃに印加される電圧を参照電圧端子Ｖａｇｃｒｅｆに印加される電圧よりも十分に大きくすることによって、第２の差動対１２３の電流を小さく（無視できる程度に）することができる。この場合、トランジスタＱ３Ｂ，Ｑ４Ｂに接続された第１のカレントミラー回路１２６には第１の入力電流が流れないため、結果的に第２の電流源であるトランジスタＱ６に電流が流れない。これにより、第２の電流源であるトランジスタＱ６に接続された第２の差動対１２３に電流が流れなくなり、消費電力を低減することができる。以上より、利得制御端子Ｖａｇｃ及び参照電圧端子Ｖａｇｃｒｅｆに印加される電圧を調整することによって、線形性の改善と消費電力の低減をより確実且つ簡易に実現することができる。
また、本実施形態に係る駆動回路１２では、可変利得増幅器１２１において、第１のカレントミラー回路１２６の第１の入力トランジスタ（トランジスタＱ８）に第１の入力電流としてトランジスタＱ３Ｂ、Ｑ４Ｂのコレクタ電流が入力され、第１の出力トランジスタ（トランジスタＱ９）から第１の入力電流に比例した第１の出力電流が出力される。第１の出力電流は第２のカレントミラー回路の第２の入力電流として第２の入力トランジスタ（トランジスタＱ１０）に入力され、第２の出力トランジスタ（トランジスタＱ６）から第２の入力電流に比例した第２の出力電流が第２の差動対１２３に供給される。
当該構成により、トランジスタＱ８に流れる電流に応じた電流がトランジスタＱ９に流れ、当該トランジスタＱ９に流れる電流に応じた電流がトランジスタＱ１０に流れ、さらに、当該トランジスタＱ１０に流れる電流に応じた電流がトランジスタＱ６すなわち第２の電流源に流れる。これにより、第２の差動対１２３に流れる電流量を利得設定回路１２８によって設定された電圧利得に応じて調整することができる。従って、例えば、差動入力電圧が比較的小さくて電圧利得を大きく設定するときには、第２の電流源の電流を小さくして第２の差動対１２３による非線形の補償作用を弱めると共に消費電力を抑え、入力振幅が比較的大きくて電圧利得を小さく設定するときには、第２の電流源の電流を大きくして第２の差動対による非線形性の補償作用を十分に働かせることができる。これにより、本実施形態に係る駆動回路１２によれば、差動入力電圧の広い範囲に対して線形性を確保すると共に余分な消費電力の増加を抑えることができる。
また、本実施形態に係る駆動回路１２は、入力された差動信号を増幅して出力する可変利得増幅器１２１と、可変利得増幅器１２１から出力された増幅された差動信号をさらに増幅して駆動信号として出力する出力増幅器１３１と、出力増幅器１３１から出力される駆動信号の振幅を検出する振幅検出回路１３２と、振幅検出回路１３２が検出した振幅と、駆動回路１２の目標振幅値との誤差情報を導出し、当該誤差情報に基づいて可変利得増幅器１２１に振幅制御信号を出力する利得制御回路１３３と、を備え、可変利得増幅器１２１は、利得制御から入力される振幅制御信号に応じて電圧利得を調整する。振幅検出回路１３２によって、出力増幅器１３１から駆動回路１２の外部に出力される駆動信号の振幅が検出され、利得制御回路１３３によって当該振幅の目標振幅値との誤差が導出される。そして、当該誤差に基づき、利得制御端子Ｖａｇｃに印加する電圧が決定される。利得制御端子Ｖａｇｃに印加される電圧により、トランジスタＱ３及びトランジスタＱ４に流れる電流が決まる。このため、目標振幅値との誤差に基づき利得制御端子Ｖａｇｃに印加される電圧を適当に決定することにより、駆動回路１２の外部に出力される駆動信号の振幅を目標振幅値に近づけるように、フィードバック制御を行うことができる。
以上、本発明の実施形態について説明したが本発明は上記実施形態に限定されない。例えば、一つの差動対に対して１つの電流源が備わっている構成を説明したが、図８に示されるように、１つの差動対に対して２つの電流源が備わっていてもよい。すなわち、第１の差動対を構成する一対のトランジスタＱ１及びＱ１Ｂのエミッタに２つの電流源としてトランジスタＱ５及びＱ５Ｂが接続されていてもよい。また、第２の差動対を構成する一対のトランジスタＱ２，Ｑ２Ｂのエミッタに２つの電流源としてトランジスタＱ６及びＱ６Ｂが接続されていてもよい。なお、この場合、一対のトランジスタＱ１，Ｑ１Ｂのエミッタ間に抵抗ＲＥ１が接続されるとともに、一対のトランジスタＱ２，Ｑ２Ｂのエミッタ間に抵抗ＲＥ２が接続される。このときの抵抗ＲＥ１，ＲＥ２の抵抗値は、上述した本実施形態における抵抗の抵抗値の２倍にする。
また、第１のカレントミラー回路１２６を構成するトランジスタＱ８，Ｑ９は、ＰＮＰトランジスタではなくｐＭＯＳトランジスタであってもよい。さらに、各トランジスタ及び各電流源として使用されるトランジスタは、バイポーラトランジスタではなく、ＭＯＳ−ＦＥＴやＭＥＳ−ＦＥＴ、ＨＥＭＴ等の素子であってもよい。また、カレントミラー回路は、その構成を限定するものでなく、トランジスタＱ３Ｂ，Ｑ４Ｂに流れる電流を入力電流として、電流源となるトランジスタＱ６及びＱ６Ｂへ所定の電圧利得（比例定数）で増幅するものであってもよい。
１…光送信器、１２…駆動回路、１２１…可変利得増幅器、１２２…第１の差動対、１２３…第２の差動対、１２４…第３の差動対、１２５…第４の差動対、１２６…第１のカレントミラー回路、１２７…第２のカレントミラー回路、１２８…利得設定回路、１３１…出力増幅器、１３２…振幅検出回路（検出回路）、１３３…利得制御回路、Ｑ１，Ｑ１Ｂ，Ｑ２，Ｑ２Ｂ，Ｑ３，Ｑ３Ｂ，Ｑ４，Ｑ４Ｂ…トランジスタ（第１〜第８のトランジスタ）、Ｑ５…トランジスタ（第１の電流源）、Ｑ６…トランジスタ（第２の電流源）、Ｑ８…トランジスタ（第１の入力トランジスタ）、Ｑ９…トランジスタ（第１の出力トランジスタ）、Ｑ１０…トランジスタ（第２の入力トランジスタ）、Ｖａｇｃ…利得制御端子、Ｖａｇｃｒｅｆ…参照電圧端子、Ｖｃｃ…電源、ＶＩＰ，ＶＩＮ…差動入力端子、ＶＯＰ…差動出力端子（第２の出力端子）、ＶＯＮ…差動出力端子（第１の出力端子）。

Claims (7)

  1. 利得制御信号によって設定された利得に応じて入力信号を増幅して出力信号を出力する可変利得増幅器であって、
    第１の定電流を供給する第１の電流源と、
    前記入力信号に応じて前記第１の定電流を一対の第１の電流に分流し、該一対の第１の電流の一方を第１の出力電流として出力する第１の差動対と、
    前記入力信号に応じて第２の定電流を一対の第２の電流に分流し、該一対の第２の電流のうち前記第１の出力電流と逆相の電流を第２の出力電流として出力する第２の差動対と、
    前記第１の出力電流から前記第２の出力電流を差し引いた電流を前記利得制御信号に応じて一対の第３の電流に分流する利得設定回路と、
    前記一対の第３の電流の一方が流れて生じる電圧降下によって前記出力信号を生成する第１の出力抵抗と、
    前記一対の第３の電流の他方に応じて前記第２の定電流を生成する電流回路と、
    を備える可変利得増幅器と、
    前記出力信号の振幅を検出して、前記振幅に応じた検出信号を生成する検出回路と、
    前記検出信号に基づいて前記利得制御信号を生成する利得制御回路と、を有する駆動回路。
  2. 前記第１の差動対は、前記一対の第１の電流の他方を第４の出力電流としてさらに出力し、
    前記第２の差動対は、前記一対の第２の電流のうち前記第２の出力電流として出力した電流の他方を第５の出力電流としてさらに出力し、
    前記利得設定回路は、さらに前記第４の出力電流から前記第５の出力電流を差し引いた電流を前記利得制御信号に応じて一対の第６の電流に分流し、
    前記可変利得増幅器は、前記一対の第６の電流の一方が流れて生じる電圧降下によって別の出力信号を生成する第２の出力抵抗をさらに備え、
    前記電流回路は、前記一対の第３の電流の他方と前記一対の第６の電流の他方との和に応じて前記第２の定電流を生成し、
    前記検出回路は、前記出力信号から前記別の出力信号を差し引いた差動出力信号の振幅を検出し、前記差動出力信号の振幅に応じて前記検出信号を生成する、請求項１記載の駆動回路。
  3. 前記電流回路は、第１のカレントミラー回路と第２のカレントミラー回路とを有し、
    前記第１のカレントミラー回路は、前記一対の第３の電流の他方と前記一対の第６の電流の他方との和に比例した第１のミラー電流を出力し、
    前記第２のカレントミラー回路は、前記第１のミラー電流に比例した第２の定電流を生成する、請求項２記載の駆動回路。
  4. 前記電流回路は、前記一対の第３の電流の他方と前記一対の第６の電流の他方とを足し合わせた電流が所定の値よりも小さいときに、前記第２の定電流を遮断する、請求項２又は３記載の駆動回路。
  5. 前記利得設定回路は、第３の差動対と第４の差動対とを有し、
    前記第３の差動対は、前記利得制御信号が所定の参照電圧よりも大きいときは、前記第１の出力電流から前記第２の出力電流を差し引いた電流について、前記一対の第３の電流の一方が前記一対の第３の電流の他方よりも大きくなるように分流し、前記利得制御信号が前記所定の参照電圧よりも小さいときは、前記第１の出力電流から前記第２の出力電流を差し引いた電流について、前記一対の第３の電流の一方が前記一対の第３の電流の他方よりも小さくなるように分流し、
    前記第４の差動対は、前記利得制御信号が所定の参照電圧よりも大きいときは、前記第４の出力電流から前記第５の出力電流を差し引いた電流について、前記一対の第６の電流の一方が前記一対の第６の電流の他方よりも大きくなるように分流し、前記利得制御信号が所定の参照電圧よりも小さいときは、前記第４の出力電流から前記第５の出力電流を差し引いた電流について、前記一対の第６の電流の一方が前記一対の第６の電流の他方よりも小さくなるように分流する、請求項２〜４のいずれか１項記載の駆動回路。
  6. 前記第２の定電流の大きさは、前記第１の定電流の大きさよりも小さい、請求項１〜５のいずれか１項記載の駆動回路。
  7. 利得制御信号によって設定された利得に応じて入力信号を増幅して出力信号を出力する可変利得増幅器であって、
    第１の定電流を供給する第１の電流源と、
    前記入力信号に応じて前記第１の定電流を一対の第１の電流に分流し、該一対の第１の電流の一方を第１の出力電流として出力する第１の差動対と、
    前記入力信号に応じて第２の定電流を一対の第２の電流に分流し、該一対の第２の電流のうち前記第１の出力電流と逆相の電流を第２の出力電流として出力する第２の差動対と、
    前記第１の出力電流から前記第２の出力電流を差し引いた電流を前記利得制御信号に応じて一対の第３の電流に分流する利得設定回路と、
    前記一対の第３の電流の一方が流れて生じる電圧降下によって前記出力信号を生成する第１の出力抵抗と、
    前記一対の第３の電流の他方に応じて前記第２の定電流を生成する電流回路と、を備える可変利得増幅器。


JP2015207836A 2015-10-22 2015-10-22 駆動回路及び可変利得増幅器 Active JP6520638B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2015207836A JP6520638B2 (ja) 2015-10-22 2015-10-22 駆動回路及び可変利得増幅器
US15/297,892 US9973165B2 (en) 2015-10-22 2016-10-19 Variable gain amplifier and driver implementing the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2015207836A JP6520638B2 (ja) 2015-10-22 2015-10-22 駆動回路及び可変利得増幅器

Publications (2)

Publication Number Publication Date
JP2017079447A JP2017079447A (ja) 2017-04-27
JP6520638B2 true JP6520638B2 (ja) 2019-05-29

Family

ID=58559360

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2015207836A Active JP6520638B2 (ja) 2015-10-22 2015-10-22 駆動回路及び可変利得増幅器

Country Status (2)

Country Link
US (1) US9973165B2 (ja)
JP (1) JP6520638B2 (ja)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10218324B2 (en) * 2016-12-30 2019-02-26 Texas Instruments Incorporated Differential input stage with wide input signal range and stable transconductance
US10291327B1 (en) * 2017-11-29 2019-05-14 Electronics And Telecommunications Research Institute Optical signal generating apparatus and operating method thereof
CN110971205B (zh) * 2018-09-30 2022-08-09 华为技术有限公司 一种高线性度的可变增益放大器以及电子装置
US10955691B2 (en) * 2019-06-13 2021-03-23 Elenion Technologies, Llc Dual loop bias circuit with offset compensation
WO2022040476A1 (en) * 2020-08-19 2022-02-24 Kyocera International Inc. Wideband amplifier linearization techniques

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62245810A (ja) * 1986-04-18 1987-10-27 Fujitsu Ltd 直流レベル安定化回路
EP0400650B1 (en) 1989-05-31 1996-10-09 Kabushiki Kaisha Toshiba Linearized differential amplifier
JPH05343939A (ja) * 1992-06-05 1993-12-24 Fujitsu Ltd 光受信回路
JP2540764B2 (ja) * 1993-11-15 1996-10-09 日本電気株式会社 マルチプライヤ
US6684065B2 (en) 1999-12-20 2004-01-27 Broadcom Corporation Variable gain amplifier for low voltage applications
JP2008011051A (ja) * 2006-06-28 2008-01-17 Matsushita Electric Ind Co Ltd 差動演算増幅器
US8848824B2 (en) * 2008-03-07 2014-09-30 Andrew M. Teetzel High efficiency RF system linearizer using controlled complex nonlinear distortion generators

Also Published As

Publication number Publication date
US20170117863A1 (en) 2017-04-27
US9973165B2 (en) 2018-05-15
JP2017079447A (ja) 2017-04-27

Similar Documents

Publication Publication Date Title
JP6520638B2 (ja) 駆動回路及び可変利得増幅器
JP6347497B2 (ja) 広範な入力電流レンジを伴うトランスインピーダンス増幅器のための装置及び方法
JP6413265B2 (ja) 光変調器駆動回路
US6064262A (en) CMOS differential amplifier having offset voltage cancellation and common-mode voltage control
US20080074209A1 (en) Modulator arrangement and method for signal modulation
US20090231029A1 (en) Combination offset voltage and bias current auto-zero circuit
NL193076C (nl) Versterkerregelketen.
US20200083846A1 (en) Reconfigurable optical receivers for extended maximum input signals
JP6663397B2 (ja) 発光ダイオード駆動回路および光送信機
JP4354680B2 (ja) 出力オーバーシュートを制御するためのバイアス回路を備える光源ドライバ
US7262650B2 (en) Amplitude adjusting circuit
JP2019036817A (ja) トランスインピーダンス増幅回路、及び利得可変増幅器
US20200241331A1 (en) Driving circuit for optical modulator
US10284238B1 (en) DC coupled radio frequency modulator
US9991878B2 (en) Cross-point shifting techniques
US10187016B2 (en) Amplifier with improved linearity
US10965252B2 (en) Broadband driver with extended linear output voltage
US9608581B2 (en) Differential amplifier
Kampus et al. A fully differential, 200MHz, programmable gain, level-shifting, hybrid amplifier/power combiner/test buffer, using pre-distortion for enhanced linearity
JP2012028859A (ja) 利得可変差動増幅回路
JP2012151539A (ja) 送信電力制御回路
JP5666415B2 (ja) 電界吸収型光変調器の駆動回路
JP2015035646A (ja) 温度制御素子の制御回路
US5374898A (en) Complementary gain control circuit
JP5487580B2 (ja) 増幅回路

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20180621

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20190325

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20190402

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20190415

R150 Certificate of patent or registration of utility model

Ref document number: 6520638

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250