JP6490510B2 - Manufacturing method of plating material with excellent heat resistance - Google Patents
Manufacturing method of plating material with excellent heat resistance Download PDFInfo
- Publication number
- JP6490510B2 JP6490510B2 JP2015124852A JP2015124852A JP6490510B2 JP 6490510 B2 JP6490510 B2 JP 6490510B2 JP 2015124852 A JP2015124852 A JP 2015124852A JP 2015124852 A JP2015124852 A JP 2015124852A JP 6490510 B2 JP6490510 B2 JP 6490510B2
- Authority
- JP
- Japan
- Prior art keywords
- alloy
- layer
- underlayer
- plating
- intermediate layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Landscapes
- Electroplating Methods And Accessories (AREA)
Description
本発明は、車載部品、電気電子部品、リードフレーム、リレー、スイッチ、ソケット等に好適なＳｎめっき材の製造方法に関する。
The present invention, automotive parts, electric and electronic parts, lead frames, relates relays, switches, in the manufacture how suitable Sn-plated material in the socket or the like.
電気接点材には、従来から電気伝導性に優れた銅（Ｃｕ）または銅合金が利用されてきたが、近年は接点特性の向上が進み、銅または銅合金をそのまま用いるケースは減少している。このような従来の材料に代わって銅または銅合金上に各種表面処理した材料が製造・利用されている。特に電気接点材として、電気接点部に銅または銅合金上にスズ（Ｓｎ）またはＳｎ合金がめっきされた部材が汎用されている。 Conventionally, copper (Cu) or a copper alloy having excellent electrical conductivity has been used as an electrical contact material. However, in recent years, contact characteristics have been improved, and the number of cases using copper or a copper alloy as it is is decreasing. . Instead of such conventional materials, various surface-treated materials on copper or copper alloys are manufactured and used. In particular, as an electrical contact material, a member in which tin (Sn) or Sn alloy is plated on copper or a copper alloy on an electrical contact portion is widely used.
このめっき材料は、導電性基材の優れた導電性と強度、およびめっき層の優れた電気接続性と耐食性とはんだ付け性を備えた高性能導電体として知られており、電気・電子機器に用いられる各種の端子やコネクタなどに広く用いられている。このめっき材料は、通常、銅などの導電性基材の合金成分が前記めっき層に拡散するのを防止するため、基材上にバリア機能を有するニッケル（Ｎｉ）、コバルト（Ｃｏ）などが下地めっきされる。 This plating material is known as a high-performance conductor with excellent conductivity and strength of conductive substrates and excellent electrical connectivity, corrosion resistance and solderability of plating layers. Widely used for various terminals and connectors used. This plating material is usually made of nickel (Ni) or cobalt (Co) having a barrier function on the base material to prevent the alloy component of the conductive base material such as copper from diffusing into the plating layer. Plated.
このめっき材料を端子として用いた場合、例えば自動車のエンジンルーム内などの高温環境下では、端子表面のＳｎめっき層のＳｎが易酸化性のため、Ｓｎめっき層の表面に酸化皮膜が形成される。この酸化皮膜は脆いため端子接続時に破れて、その下の未酸化Ｓｎめっき層が露出して良好な電気接続性が得られる。 When this plating material is used as a terminal, for example, in a high temperature environment such as in an automobile engine room, Sn of the Sn plating layer on the surface of the terminal is easily oxidizable, so that an oxide film is formed on the surface of the Sn plating layer. . Since this oxide film is fragile, it is broken at the time of terminal connection, and the underlying unoxidized Sn plating layer is exposed to provide good electrical connectivity.
しかし、近年の電気接点材の使用環境として、高温環境下において使用されるケースが多くなっている。例えば自動車のエンジンルーム内でのセンサー用接点材料などは、１００℃〜２００℃等の高温環境下で使用される可能性が高まっている。このため、従来の民生機器で想定された使用温度よりも高温における接点特性等の信頼性が求められている。特に接点特性の信頼性を左右する原因として、高温下では、基材成分の拡散および表面酸化により最表層での接触抵抗を増大させてしまうことが問題となっている。そのため、この基材成分の拡散抑制および酸化防止について種々検討がなされてきた。 However, in recent years, there are many cases where electrical contact materials are used in high temperature environments. For example, a sensor contact material in an engine room of an automobile is likely to be used in a high temperature environment such as 100 ° C. to 200 ° C. For this reason, reliability such as contact characteristics at a temperature higher than the operating temperature assumed in conventional consumer devices is required. In particular, as a cause that influences the reliability of the contact characteristics, there is a problem that the contact resistance in the outermost layer is increased due to diffusion of the base material component and surface oxidation at a high temperature. For this reason, various studies have been made on diffusion suppression and oxidation prevention of the base material component.
特許文献１では、ＣｕまたはＣｕ合金基材の表面上に、ＮｉまたはＮｉ合金層が形成され、最表面側に厚さ０．２５−１．５μｍのＳｎまたはＳｎ合金層が形成され、前記ＮｉまたはＮｉ合金層と前記ＳｎまたはＳｎ合金層の間にＣｕとＳｎを含む中間層が１層以上形成され、これらの中間層のうち前記ＳｎまたはＳｎ合金層と接している中間層のＣｕ含有量が５０質量％以下、Ｎｉ含有量が２０質量％以下であり且つ平均結晶粒径が０．５〜３．０μｍとすることで、はんだ付け性、耐ウィスカ性および耐熱信頼性などの特性を有し、さらに、プレス加工性に優れためっき材料が得られている。
In
特許文献２では、ＣｕまたはＣｕ合金からなる基材表面に、Ｎｉ層、Ｃｕ−Ｓｎ合金層及びＳｎ層からなる表面めっき層がこの順に形成され、かつ前記Ｎｉ層の厚さが０．１〜１．０μｍ、前記Ｃｕ−Ｓｎ合金層の厚さが０．１〜１．０μｍ、前記Ｃｕ−Ｓｎ合金層のＣｕ濃度が３５〜７５ａｔ％、前記Ｓｎ層の厚さが０．５μｍ以下とすることで、高温雰囲気下で長時間経過後も電気的信頼性（低接触抵抗）を維持することができ、亜硫酸ガス耐食性に優れ、厳しい加工で割れが発生しないめっき材料が得られている。
In
近年、例えば車載部品においては、環境温度の高温化や電気駆動車の普及による電流量増加により、これまで以上に材料に高温下での良好な電気接続性（以下、単に耐熱性という。）が求められている。その他の用途においても、環境温度の高温化や、部品の小型化や高出力化に伴う回路電流密度の増加が見られており、やはり耐熱性の向上が求められている。 In recent years, for example, in in-vehicle parts, due to the increase in the amount of current due to the increase in the environmental temperature and the spread of electric driving vehicles, the material has better electrical connectivity at higher temperatures (hereinafter simply referred to as heat resistance) than ever before. It has been demanded. In other applications as well, an increase in circuit current density has been observed as the environmental temperature is increased, and the size and output of parts are reduced, so that improvement in heat resistance is also required.
特許文献１、２では、耐熱性の指標として１６０℃での試験を実施している。しかし、この水準をクリアしただけでは近年要求される耐熱性に十分に応じることはできない。例えば、１７５℃での試験においては、導電性基材から拡散したＣｕが表面のＳｎと反応して化合物を形成し、表面のＳｎが消滅することで電気接続性が低下することがわかってきた。
In
上記の事情に鑑み、本発明の目的は、１７５℃といった高温でも、所望の耐熱性を維持することができるＳｎめっき材の製造方法を提供することである。
In view of the above circumstances, an object of the present invention, even at a high temperature such as 175 ° C., it is to provide a manufacturing how the Sn-plated material that can maintain a desired heat resistance.
本発明者らは、車載部品、電気電子部品、リードフレーム、リレー、スイッチ、ソケット等に好適なＳｎめっき材について鋭意研究を行い、Ｓｎめっき材にボイドを導入することで課題を解決することを想起した。
ここで、この種のめっき材料を端子として用いる場合、雄端子と雌端子を嵌合する際にめっきが剥離し、電気接続性が損なわれないように、耐摺動剥離性が要求される。これに対し、めっき層に欠陥が含まれる場合、そこが剥離の起点となり、耐摺動剥離性が低下してしまうことがある。そのため、めっき材に、欠陥の一種であるボイドを導入することは一般には、忌避されている。
そのような状況の下、本発明者らは、敢えてＳｎめっき材に少量のボイドを導入することにより、良好な耐摺動剥離性を維持しつつ、上記課題を解決することを見出したものである。
より具体的には、本発明者らは、ＣｕまたはＣｕ合金からなる導電性基材上にＮｉまたはＮｉ合金、ＣｕＳｎ化合物、ＳｎまたはＳｎ合金の順に各層を形成し、該Ｓｎめっき材が圧延方向に対して垂直方向の断面を見たときに、ＮｉまたはＮｉ合金層とＣｕＳｎ化合物層の界面長さ２０μｍ当たりに、長さ０．１μｍ以上のボイドを１〜１５個有することにより、従来と同等の良好な耐摺動剥離性を維持しながら、耐熱性に優れたＳｎめっき材が得られることを見出した。
The present inventors have intensively studied Sn plating materials suitable for in-vehicle parts, electrical and electronic parts, lead frames, relays, switches, sockets, etc., and solved the problem by introducing voids into the Sn plating materials. I recalled.
Here, when this type of plating material is used as a terminal, sliding peeling resistance is required so that plating is peeled off when the male terminal and the female terminal are fitted, and electrical connectivity is not impaired. On the other hand, when a defect is included in the plating layer, this becomes a starting point of peeling, and the sliding peel resistance may be lowered. Therefore, it is generally avoided to introduce a void which is a kind of defect into the plating material.
Under such circumstances, the present inventors have found that the above-mentioned problems can be solved while maintaining good sliding peel resistance by intentionally introducing a small amount of voids into the Sn plating material. is there.
More specifically, the present inventors form each layer in the order of Ni or Ni alloy, CuSn compound, Sn or Sn alloy on a conductive substrate made of Cu or Cu alloy, and the Sn plating material is in the rolling direction. When the cross section in the vertical direction is viewed, the number of voids having a length of 0.1 μm or more per 20 μm interface length between the Ni or Ni alloy layer and the CuSn compound layer is equivalent to the conventional case. It was found that an Sn plating material excellent in heat resistance can be obtained while maintaining good sliding peel resistance.
本発明によれば、下記の手段が提供される。
（１）ＣｕまたはＣｕ合金から成る導電性基材上に、ＮｉまたはＮｉ合金からなる第一下地層、ＣｕＳｎ化合物からなる中間層、ＳｎまたはＳｎ合金からなる表面層の順に各層が形成されたＳｎめっき材の製造方法であって、
前記導電性基材上に、前記第一下地層、ＣｕまたはＣｕ合金からなる第二下地層、前記表面層をこの順に形成した後、リフロー処理により前記第二下地層と前記表面層を、前記第二下地層が無くなるまで反応させて前記中間層を形成し、
前記第二下地層を形成する、ＣｕまたはＣｕ合金めっきを形成する際の浴温を３０〜６０℃、電流密度を６〜３０Ａ／ｄｍ２に調整することにより、前記リフロー処理によって、空孔欠陥を導入して、前記第一下地層と前記中間層の界面長さ２０μｍ当たりに長さ０．１μｍ以上３．０μｍ以下のボイドを１〜１５個形成することを特徴とする、Ｓｎめっき材の製造方法。
（２）ＣｕまたはＣｕ合金から成る導電性基材上に、ＮｉまたはＮｉ合金からなる第一下地層、ＣｕまたはＣｕ合金からなる第二下地層、ＣｕＳｎ化合物からなる中間層、ＳｎまたはＳｎ合金からなる表面層の順に各層が形成されたＳｎめっき材の製造方法であって、
前記導電性基材上に、前記第一下地層、前記第二下地層、前記表面層をこの順に形成した後、リフロー処理により前記第二下地層と前記表面層を、前記第二下地層が一部残るよう、反応させて前記中間層を形成し、
前記第二下地層を形成する、ＣｕまたはＣｕ合金めっきを形成する際の浴温を３０〜６０℃、電流密度を６〜３０Ａ／ｄｍ２に調整することにより、前記リフロー処理によって、空孔欠陥を導入して、前記第二下地層と前記中間層の界面長さ２０μｍ当たりに長さ０．１μｍ以上３．０μｍ以下のボイドを１〜１５個形成することを特徴とする、Ｓｎめっき材の製造方法。
According to the present invention, the following means are provided.
(1 ) On the conductive base material made of Cu or Cu alloy, each layer was formed in the order of the first underlayer made of Ni or Ni alloy, the intermediate layer made of CuSn compound, and the surface layer made of Sn or Sn alloy. A method for producing a Sn plating material,
After forming the first underlayer, the second underlayer made of Cu or Cu alloy, and the surface layer in this order on the conductive base material, the second underlayer and the surface layer are formed by reflow treatment. React until the second underlayer disappears to form the intermediate layer,
By adjusting the bath temperature for forming the second underlayer, Cu or Cu alloy plating to 30 to 60 ° C., and the current density to 6 to 30 A / dm 2 , the reflow treatment causes void defects. Of the Sn plating material, wherein 1 to 15 voids having a length of 0.1 μm or more and 3.0 μm or less are formed per 20 μm of interface length between the first underlayer and the intermediate layer. Production method.
( 2 ) On a conductive base material made of Cu or Cu alloy, from a first base layer made of Ni or Ni alloy, a second base layer made of Cu or Cu alloy, an intermediate layer made of CuSn compound, from Sn or Sn alloy It is a manufacturing method of Sn plating material in which each layer was formed in order of the surface layer,
After forming the first base layer, the second base layer, and the surface layer in this order on the conductive substrate, the second base layer and the surface layer are reflowed to form the second base layer. React to form part of the intermediate layer,
By adjusting the bath temperature for forming the second underlayer, Cu or Cu alloy plating to 30 to 60 ° C., and the current density to 6 to 30 A / dm 2 , the reflow treatment causes void defects. Of 1 to 15 voids having a length of 0.1 μm or more and 3.0 μm or less per 20 μm of interface length between the second underlayer and the intermediate layer. Production method.
本発明のＳｎめっき材によれば、第一下地層と中間層の界面、あるいは第二下地層と中間層の界面に所定の個数でボイドを有することで、導電性基材から表面層への基材成分Ｃｕの拡散を抑制し、高温下における電気接続性を維持することができる。 According to the Sn plating material of the present invention, by having a predetermined number of voids at the interface between the first underlayer and the intermediate layer or at the interface between the second underlayer and the intermediate layer, the conductive base material to the surface layer is provided. It is possible to suppress diffusion of the base material component Cu and maintain electrical connectivity at high temperatures.
本発明のＳｎめっき材の好ましい一実施形態について、詳細に説明する。図１に示すように、本実施形態のＳｎめっき材（１０）は、ＣｕまたはＣｕ合金からなる導電性基材（１）上にＮｉまたはＮｉ合金からなる第一下地層（２）、ＣｕＳｎ化合物からなる中間層（４）、ＳｎまたはＳｎ合金からなる表面層（５）の順に各層が形成された構成である。場合によっては図２に示したように、第一下地層（２）と中間層（４）の間にＣｕまたはＣｕ合金からなる第二下地層（３）を形成しても良い。 A preferred embodiment of the Sn plating material of the present invention will be described in detail. As shown in FIG. 1, the Sn plating material (10) of this embodiment includes a first base layer (2) made of Ni or Ni alloy, a CuSn compound on a conductive base material (1) made of Cu or Cu alloy. Each layer is formed in the order of the intermediate layer (4) made of and the surface layer (5) made of Sn or Sn alloy. In some cases, as shown in FIG. 2, a second underlayer (3) made of Cu or Cu alloy may be formed between the first underlayer (2) and the intermediate layer (4).
導電性基材（１）の形状には特に制限は無く、例えば板、条、箔、線などがある。以下では実施形態として板材、条材について説明するが、その形状はこれらに限定されるものではない。導電性基材（１）には、ＣｕまたはＣｕ合金が用いられる。ＣｕまたはＣｕ合金の種類は特に限定されるものではなく、使用する用途の強度、導電率等の要求に応じて、適宜選択すれば良い。
導電性基材（１）に用いることができる銅合金の一例として、ＣＤＡ（Ｃｏｐｐｅｒ Ｄｅｖｅｌｏｐｍｅｎｔ Ａｓｓｏｃｉａｔｉｏｎ）掲載合金である「Ｃ１４４１０（Ｃｕ−０．１５Ｓｎ、古河電気工業（株）製、商品名：ＥＦＴＥＣ３）」、「Ｃ１９４００（Ｃｕ−Ｆｅ系合金材料、Ｃｕ−２．３Ｆｅ−０．０３Ｐ−０．１５Ｚｎ）」、「Ｃ１８０４５（Ｃｕ−０．３Ｃｒ−０．２５Ｓｎ−０．５Ｚｎ、古河電気工業（株）製、商品名：ＥＦＴＥＣ６４Ｔ）」、「Ｃ６４７７０（Ｃｕ−Ｎｉ−Ｓｉ系合金材料、古河電気工業（株）製、商品名：ＥＦＴＥＣ−９７）」、「Ｃ６４７７５（Ｃｕ−Ｎｉ−Ｓｉ系合金材料、古河電気工業（株）製、商品名：ＥＦＴＥＣ−８２０）」等を用いることができる。（なお、前記銅合金の各元素の前の数字の単位は銅合金中の質量％を示す。）また、ＴＰＣ（タフピッチ銅）やＯＦＣ（無酸素銅）、りん青銅、黄銅（例えば、７０質量％Ｃｕ−３０質量％Ｚｎ。７／３黄銅と略記する。）等も用いることができる。導電性や放熱性を向上させるという観点からは、導電率が５％ＩＡＣＳ以上の銅合金の条材とすることが好ましい。なお、銅合金を導電性基材（１）として取り扱う時での本発明の「基材成分」とは、基金属である銅のことを示すものとする。導電性基材（１）の厚さには特に制限はないが、通常、０．０５〜２．００ｍｍであり、好ましくは、０．１〜１．２ｍｍである。
There is no restriction | limiting in particular in the shape of an electroconductive base material (1), For example, there exist a board, a strip, foil, a line, etc. Below, although a board | plate material and a strip are demonstrated as embodiment, the shape is not limited to these. Cu or Cu alloy is used for the conductive substrate (1). The kind of Cu or Cu alloy is not particularly limited, and may be appropriately selected according to the demands for strength, conductivity and the like of the intended use.
As an example of a copper alloy that can be used for the conductive substrate (1), CDA (Copper Development Association) listed alloy “C14410 (Cu-0.15Sn, Furukawa Electric Co., Ltd., trade name: EFTEC3)” "C19400 (Cu-Fe alloy material, Cu-2.3Fe-0.03P-0.15Zn)", "C18045 (Cu-0.3Cr-0.25Sn-0.5Zn, Furukawa Electric Co., Ltd. ), Trade name: EFTEC64T), “C64770 (Cu—Ni—Si based alloy material, Furukawa Electric Co., Ltd., trade name: EFTEC-97)”, “C64775 (Cu—Ni—Si based alloy material) , Furukawa Electric Co., Ltd., trade name: EFTEC-820) "and the like can be used. (The unit of the number before each element of the copper alloy indicates mass% in the copper alloy.) Also, TPC (tough pitch copper), OFC (oxygen-free copper), phosphor bronze, brass (for example, 70 mass) % Cu-30 mass% Zn, abbreviated as 7/3 brass), etc. can also be used. From the viewpoint of improving conductivity and heat dissipation, it is preferable to use a copper alloy strip having a conductivity of 5% IACS or more. In addition, when handling a copper alloy as an electroconductive base material (1), the "base material component" of this invention shall show the copper which is a base metal. Although there is no restriction | limiting in particular in the thickness of an electroconductive base material (1), Usually, it is 0.05-2.00 mm, Preferably, it is 0.1-1.2 mm.
第一下地層（２）は、例えばＮｉが用いられ、導電性基材（１）から表面層（５）への基材成分Ｃｕの拡散を抑制する拡散バリア層として作用する。第一下地層（２）の厚さは０．１〜２μｍが好ましく、０．２〜１μｍがより好ましい。薄すぎると基材成分Ｃｕの拡散抑制効果が小さくなり、Ｓｎめっき材（１０）の耐熱性が低下する。また厚すぎると曲げ加工性が低下し、曲げ部の割れが生じる恐れがある。また第一下地層（２）はＮｉ合金で形成されていても良く、例えばＮｉ−Ｐ、Ｎｉ−Ｃｕ、Ｎｉ−Ｃｒ、Ｎｉ−Ｓｎ、Ｎｉ−Ｚｎ、Ｎｉ−Ｆｅ等を用いることができる。 The first underlayer (2) is made of Ni, for example, and acts as a diffusion barrier layer that suppresses diffusion of the base material component Cu from the conductive base material (1) to the surface layer (5). The thickness of the first underlayer (2) is preferably from 0.1 to 2 μm, more preferably from 0.2 to 1 μm. When it is too thin, the diffusion suppressing effect of the base material component Cu is reduced, and the heat resistance of the Sn plating material (10) is lowered. On the other hand, if the thickness is too thick, the bending workability is lowered, and there is a risk that the bent portion will crack. The first underlayer (2) may be formed of a Ni alloy. For example, Ni—P, Ni—Cu, Ni—Cr, Ni—Sn, Ni—Zn, Ni—Fe, or the like can be used.
中間層（４）は、第一下地層（２）上に第二下地層（３）、表面層（５）を順に形成した後にリフロー処理することで、第二下地層（３）と表面層（５）が反応することで得られ、主にＣｕ３ＳｎとＣｕ６Ｓｎ５からなる。主にＣｕ３ＳｎとＣｕ６Ｓｎ５からなるとは、Ｃｕ３ＳｎとＣｕ６Ｓｎ５が５０質量％以上で構成されていることを意味する。中間層（４）は表面層（５）と第一下地層（２）の反応を防止する拡散バリア層として作用する。中間層（４）の厚さは０．１〜１μｍであることが好ましく、０．２〜０．８μｍであることがより好ましい。薄すぎると拡散バリア層としての効果が小さくなり、表面層（５）と第一下地層（２）の反応が進み、Ｓｎめっき材（１０）の耐熱性が低下する。また厚すぎると曲げ加工性が低下し、曲げ部の割れが生じる恐れがある。 The intermediate layer (4) is formed by sequentially forming the second underlayer (3) and the surface layer (5) on the first underlayer (2), and then performing a reflow process, whereby the second underlayer (3) and the surface layer are formed. (5) is obtained by the reaction, and is mainly composed of Cu 3 Sn and Cu 6 Sn 5 . Consisting mainly of Cu 3 Sn and Cu 6 Sn 5 means that Cu 3 Sn and Cu 6 Sn 5 are composed of 50% by mass or more. The intermediate layer (4) acts as a diffusion barrier layer that prevents the reaction between the surface layer (5) and the first underlayer (2). The thickness of the intermediate layer (4) is preferably 0.1 to 1 μm, and more preferably 0.2 to 0.8 μm. If it is too thin, the effect as a diffusion barrier layer is reduced, the reaction between the surface layer (5) and the first underlayer (2) proceeds, and the heat resistance of the Sn plating material (10) decreases. On the other hand, if the thickness is too thick, the bending workability is lowered, and there is a risk that the bent portion will crack.
表面層（５）は、接点の電気的接続性を担保するために必要である。表面層（５）の厚さは０．２〜５μｍであることが好ましく、０．３〜２μｍであることがより好ましい。薄すぎると、高温下でＳｎが導電性基材（１）から拡散してきたＣｕと反応して消失し、電気的接続性が損なわれる。厚すぎると、表面付近で硬質な中間層（４）の影響が薄れ、軟質なＳｎまたはＳｎ合金である表面層（５）の影響が大きくなることから、嵌合型端子等の挿抜の際に挿抜力が増大し、作業負荷が増大する。特に２μｍ以下の厚さとすることで、顕著に挿入力を低減することができる。表面層（５）はＳｎ合金であっても良く、例えばＳｎ−Ｃｕ、Ｓｎ−Ｂｉ、Ｓｎ−Ｐｂ、Ｓｎ−Ａｇ、Ｓｎ−Ｓｂ、Ｓｎ−Ｉｎ等を用いることができる。 The surface layer (5) is necessary to ensure the electrical connectivity of the contacts. The thickness of the surface layer (5) is preferably 0.2 to 5 μm, and more preferably 0.3 to 2 μm. When too thin, Sn reacts with Cu diffused from the conductive base material (1) at a high temperature and disappears, and electrical connectivity is impaired. If it is too thick, the influence of the hard intermediate layer (4) near the surface is reduced, and the influence of the surface layer (5) made of soft Sn or Sn alloy is increased. The insertion / extraction force increases and the work load increases. In particular, the insertion force can be significantly reduced by setting the thickness to 2 μm or less. The surface layer (5) may be a Sn alloy, and for example, Sn—Cu, Sn—Bi, Sn—Pb, Sn—Ag, Sn—Sb, Sn—In or the like can be used.
第二下地層（３）は、第一下地層（２）上に第二下地層（３）、表面層（５）を順に形成した後にリフロー処理した際、中間層（４）の形成に使われることにより、図１に示すように、全て中間層（４）の形成に使われ、消失してしまってもよいし、図２に示すように、一部が使われず、残存しても良い。残存した第二下地層（３）の厚さは、０〜０．１μｍであることが好ましく、０〜０．０５μｍであることがより好ましい。厚すぎると、高温下で表面の表面層（５）と反応し、耐熱性低下の原因となる。第二下地層（３）とするＣｕ合金としては、例えば、Ｃｕ−Ｎｉ、Ｃｕ−Ｓｎ等を用いることができる。 The second underlayer (3) is used for forming the intermediate layer (4) when the second underlayer (3) and the surface layer (5) are sequentially formed on the first underlayer (2) and then reflow-treated. As shown in FIG. 1, all of them may be used to form the intermediate layer (4) and disappear, or some of them may not be used and remain as shown in FIG. . The thickness of the remaining second underlayer (3) is preferably 0 to 0.1 μm, and more preferably 0 to 0.05 μm. If it is too thick, it reacts with the surface layer (5) on the surface at a high temperature, which causes a decrease in heat resistance. For example, Cu—Ni, Cu—Sn, or the like can be used as the Cu alloy for the second underlayer (3).
本実施形態においては、第一下地層（２）と中間層（４）の界面、あるいは第二下地層（３）と中間層（４）の界面に、ボイド（６）が形成される。ボイドは、第一下地層（２）上に第二下地層（３）、表面層（５）を順に形成した後にリフロー処理した際、空孔欠陥を介した表面層（５）中への第二下地層（３）成分であるＣｕの拡散と、第二下地層（３）中への表面層（５）成分であるＳｎの拡散の速度差により、空孔欠陥が溜まることで形成される。本ボイドが形成されることで、ボイド形成箇所における導電性基材（１）から表面の表面層（５）へのＣｕの拡散が防止され、Ｓｎめっき材（１０）全体で見たときのＣｕの拡散量が少なくなり、結果として高温下における電気接続性を維持することができる。ボイドは、第二下地層（３）が全て中間層（４）の形成に使われる場合、第一下地層（２）と中間層（４）の界面に形成され、第二中間層（３）が中間層形成後に残存する場合、第二下地層（３）と中間層（４）の界面において形成される。ボイドは、Ｓｎめっき材（１０）の圧延方向に対して垂直方向の断面を見たときの界面長さ２０μｍ当たりに１〜１５個形成され、２〜１０個形成されることが好ましい。ここでいうボイドとは、Ｓｎめっき材（１０）の圧延方向に対して垂直方向の断面を見たときに、長さ０．１μｍ以上のサイズのものを表す。なお本明細書においてボイドの長さを表す場合は、上記界面長さ２０μｍを計測したときの線上で計測した長さとするものとする。また本発明において、ボイドの長さの上限は長さ３μｍである。長さ３μｍを超えるボイドが形成されると、耐摺動剥離性が低下する。ボイド数が少なすぎる場合、ボイドによる導電性基材（１）から表面層（５）への基材成分Ｃｕの拡散抑制効果は得られず、良好な耐熱性は得られない。多すぎる場合、ボイドが形成される界面の密着性が低下し、耐摺動剥離性の低下により、例えば嵌合型端子等の挿抜時、摺動によりめっき剥離が生じ、電気的接続性が得られなくなる。 In the present embodiment, the void (6) is formed at the interface between the first underlayer (2) and the intermediate layer (4) or at the interface between the second underlayer (3) and the intermediate layer (4). When the void is reflowed after the second underlayer (3) and the surface layer (5) are formed in this order on the first underlayer (2), the voids enter the surface layer (5) through the void defects. It is formed by the accumulation of vacancy defects due to the difference in speed between the diffusion of Cu, which is the component of the two underlayers (3), and the diffusion of Sn, which is the component of the surface layer (5), into the second underlayer (3). . By forming this void, the diffusion of Cu from the conductive base material (1) to the surface layer (5) on the surface at the void formation location is prevented, and the Cu when viewed from the entire Sn plating material (10). As a result, the electrical connectivity at a high temperature can be maintained. The void is formed at the interface between the first underlayer (2) and the intermediate layer (4) when the second underlayer (3) is entirely used for forming the intermediate layer (4). Is formed at the interface between the second underlayer (3) and the intermediate layer (4). 1 to 15 voids are formed per 20 μm of interface length when the section perpendicular to the rolling direction of the Sn plating material (10) is viewed, and 2 to 10 voids are preferably formed. A void here means the thing of length 0.1 micrometer or more when the cross section perpendicular | vertical with respect to the rolling direction of Sn plating material (10) is seen. In addition, when expressing the length of a void in this specification, it shall be the length measured on the line when the said interface length of 20 micrometers is measured. In the present invention, the upper limit of the void length is 3 μm. When a void exceeding 3 μm in length is formed, the sliding peel resistance is lowered. If the number of voids is too small, the effect of suppressing the diffusion of the substrate component Cu from the conductive substrate (1) to the surface layer (5) due to the voids cannot be obtained, and good heat resistance cannot be obtained. If the amount is too large, the adhesion at the interface where voids are formed is reduced, and the resistance to sliding peeling is reduced.For example, when mating terminals are inserted and removed, plating peeling occurs due to sliding, resulting in electrical connectivity. It becomes impossible.
次に、本実施形態のＳｎめっき材（１０）の製造方法について説明する。本実施形態のＳｎめっき材（１０）は通常、ＣｕまたはＣｕ合金からなる導電性基材（１）上にＮｉまたはＮｉ合金めっき→ＣｕまたはＣｕ合金めっき→ＳｎまたはＳｎ合金めっきを順に行い、その後リフロー処理を行なうことで製造される。本実施形態の製造方法においては、ＣｕまたはＣｕ合金めっきのめっき条件が重要であり、浴温を３０〜６０℃、電流密度を６〜３０Ａ／ｄｍ２に調整する。各工程の前後に、脱脂、酸洗、水洗、乾燥処理を適宜行ってもよい。本発明の製造方法は、従来と同程度の工程数でありながら、それぞれのめっき工程条件、特にＣｕまたはＣｕ合金めっきのめっき条件を適切に調整することで、材料特性の向上を実現した。 Next, the manufacturing method of Sn plating material (10) of this embodiment is demonstrated. The Sn-plated material (10) of this embodiment is typically obtained by sequentially performing Ni or Ni alloy plating → Cu or Cu alloy plating → Sn or Sn alloy plating on the conductive substrate (1) made of Cu or Cu alloy, and thereafter Manufactured by performing a reflow process. In the manufacturing method of this embodiment, the plating conditions for Cu or Cu alloy plating are important, and the bath temperature is adjusted to 30 to 60 ° C., and the current density is adjusted to 6 to 30 A / dm 2 . Before and after each step, degreasing, pickling, washing with water, and drying treatment may be appropriately performed. Although the manufacturing method of the present invention has the same number of steps as the conventional method, the material characteristics can be improved by appropriately adjusting the respective plating process conditions, particularly the plating conditions of Cu or Cu alloy plating.
＜第一下地層（２）を形成するＮｉまたはＮｉ合金めっき＞
ＮｉまたはＮｉ合金は、一般的な方法でめっきすれば良い。めっき浴としては、例えばスルファミン浴やワット浴、硫酸浴等を使用できる。めっき条件は、浴温２０〜６０℃、電流密度１〜２０Ａ／ｄｍ２でめっきすればよい。
<Ni or Ni alloy plating for forming the first underlayer (2)>
Ni or Ni alloy may be plated by a general method. As the plating bath, for example, a sulfamine bath, a watt bath, a sulfuric acid bath, or the like can be used. The plating conditions may be plating at a bath temperature of 20 to 60 ° C. and a current density of 1 to 20 A / dm 2 .
＜第二下地層（３）を形成するＣｕまたはＣｕ合金めっき＞
ＣｕまたはＣｕ合金めっき中の空孔欠陥の数を制御することで、前記ボイドの数を制御できる。通常、ボイドの形成を回避するために空孔欠陥を極力導入しないことが重要となる。一方、本発明においては、あえて空孔欠陥を導入、制御することで、良好な耐熱性を有するＳｎめっき材（１０）が得られる。空孔欠陥の数は、浴温、電流密度、撹拌強度を調整することで決まる。また添加剤の種類、添加濃度も影響する。空孔欠陥の数を増加させるためには、例えばＣｕめっきの結晶粒径を小さくすれば良く、浴温を下げる、電流密度を上げる、撹拌強度を上げる等で調整することができる。具体的には、浴温を３０〜６０℃程度、電流密度を６〜３０Ａ／ｄｍ２程度の範囲で制御する。撹拌強度は例えば、撹拌速度を３００〜１０００ｒｐｍの範囲に調整すればよい。めっき浴としては、例えば硫酸浴やシアン浴を使用できる。
<Cu or Cu alloy plating for forming the second underlayer (3)>
By controlling the number of vacancy defects in Cu or Cu alloy plating, the number of voids can be controlled. Usually, in order to avoid the formation of voids, it is important not to introduce vacancies as much as possible. On the other hand, in this invention, Sn plating material (10) which has favorable heat resistance is obtained by introducing and controlling a void | hole defect dare. The number of vacancy defects is determined by adjusting the bath temperature, current density, and stirring intensity. In addition, the type of additive and the additive concentration also have an effect. In order to increase the number of vacancy defects, for example, the crystal grain size of Cu plating may be reduced, and adjustment can be made by lowering the bath temperature, increasing the current density, increasing the stirring strength, and the like. Specifically, the bath temperature is controlled in the range of about 30 to 60 ° C., and the current density is controlled in the range of about 6 to 30 A / dm 2 . What is necessary is just to adjust the stirring intensity | strength to the range of 300-1000 rpm, for example. For example, a sulfuric acid bath or a cyan bath can be used as the plating bath.
＜表面層（５）を形成するＳｎまたはＳｎ合金めっき＞
ＳｎまたはＳｎ合金は、一般的な方法でめっきすれば良い。めっき浴としては、例えば硫酸浴等を使用できる。めっき条件は、浴温１０〜４０℃、電流密度１〜３０Ａ／ｄｍ２でめっきすればよい。
<Sn or Sn alloy plating for forming the surface layer (5)>
The Sn or Sn alloy may be plated by a general method. As the plating bath, for example, a sulfuric acid bath can be used. The plating conditions may be plating at a bath temperature of 10 to 40 ° C. and a current density of 1 to 30 A / dm 2 .
＜リフロー処理＞
上記表面層（５）まで形成した後のリフロー処理は、一般的な方法で実施できる。例えば４００〜８００℃に設定した炉内に材料を通過させ、５〜２０秒加熱した後、冷却すればよい。リフロー処理により、第二下地層（３）と表面層（５）が反応し、中間層（４）が形成される。
ここでボイド（６）は、第二下地層（３）と中間層（４）の間に形成される。
したがって、リフロー処理により第二下地層（３）と表面層（５）を、第二下地層（３）が無くなるまで反応させて中間層（４）を形成した場合は、図１のように第一下地層（２）と中間層（４）の間にボイド（６）が形成される。
またリフロー処理により第二下地層（３）と表面層（５）を、第二下地層（３）が一部残るよう、反応させて中間層（４）を形成した場合は、図２のように第二下地層（３）と中間層（４）の間にボイド（６）が形成される。
<Reflow processing>
The reflow treatment after forming the surface layer (5) can be performed by a general method. For example, the material may be passed through a furnace set to 400 to 800 ° C., heated for 5 to 20 seconds, and then cooled. By the reflow process, the second underlayer (3) and the surface layer (5) react to form the intermediate layer (4).
Here, the void (6) is formed between the second underlayer (3) and the intermediate layer (4).
Therefore, when the intermediate layer (4) is formed by reacting the second underlayer (3) and the surface layer (5) until the second underlayer (3) disappears by reflow treatment, the first layer as shown in FIG. A void (6) is formed between the underlayer (2) and the intermediate layer (4).
In addition, when the intermediate layer (4) is formed by reacting the second underlayer (3) and the surface layer (5) so that a part of the second underlayer (3) remains by reflow treatment, as shown in FIG. A void (6) is formed between the second underlayer (3) and the intermediate layer (4).
本実施形態のＳｎめっき材（１０）は、第一下地層（２）と中間層（４）の界面、あるいは第二下地層（３）と中間層（４）の界面に所定の数でボイドが形成され、導電性基材（１）から表面層（５）へのＣｕの拡散を抑止し、高温下で使用しても電気的接続性を維持することができる。 The Sn plating material (10) of the present embodiment has a predetermined number of voids at the interface between the first underlayer (2) and the intermediate layer (4) or at the interface between the second underlayer (3) and the intermediate layer (4). Is formed, the diffusion of Cu from the conductive substrate (1) to the surface layer (5) is suppressed, and electrical connectivity can be maintained even when used at high temperatures.
（Ｓｎめっき材（１０）の用途）
本実施形態のＳｎめっき材（１０）は、特に高温下での耐熱性（電気接続性）に優れる。このため本発明のＳｎめっき材（１０）は、小型端子、高圧大電流端子等の車載部品の他、端子、コネクタ、リードフレームなどの電気電子部品に好適である。
(Use of Sn plating material (10))
The Sn plating material (10) of this embodiment is excellent in heat resistance (electrical connectivity) particularly at high temperatures. For this reason, Sn plating material (10) of this invention is suitable for electric and electronic components, such as a terminal, a connector, and a lead frame other than vehicle-mounted components, such as a small terminal and a high voltage | pressure high current terminal.
以下に、実施例に基づき本発明をさらに詳細に説明するが、本発明はこれに限定されるものではない。 Hereinafter, the present invention will be described in more detail based on examples, but the present invention is not limited thereto.
板厚０．２５ｍｍの銅合金基材（商品名：ＥＦＴＥＣ−９７）に電解脱脂、酸洗を行った後、Ｎｉめっき、Ｃｕめっき、Ｓｎめっきを順に施し、７００℃に保持した炉中を５〜１０秒通過させリフロー処理した。各めっき条件を表１に示す。なお、Ｃｕめっきに関しては、リフロー処理後のボイド数が規定の範囲に収まるように、浴温、電流密度、撹拌速度を適宜調整した。浴温は３０〜６０℃、電流密度は６〜３０Ａ／ｄｍ２、撹拌速度は３００〜１０００ｒｐｍの範囲で調整した。
このような条件で、後述の表２に示す通り、本発明の範囲に入る例として、層厚構成の異なる発明例１〜８のＳｎめっき材（１０）を作成した。
また比較例として、ボイド数が本発明の規定から外れているＳｎめっき材も作製した（比較例１、２）。
After performing electrolytic degreasing and pickling on a copper alloy substrate (trade name: EFTEC-97) having a plate thickness of 0.25 mm, Ni plating, Cu plating, and Sn plating were sequentially performed, and the inside of the furnace maintained at 700 ° C. was 5 Reflow treatment was performed for 10 seconds. Each plating condition is shown in Table 1. Regarding Cu plating, bath temperature, current density, and stirring speed were appropriately adjusted so that the number of voids after the reflow treatment was within a specified range. The bath temperature was 30 to 60 ° C., the current density was 6 to 30 A / dm 2 , and the stirring speed was adjusted in the range of 300 to 1000 rpm.
Under such conditions, as shown in Table 2 to be described later, Sn plated materials (10) of Invention Examples 1 to 8 having different layer thickness configurations were prepared as examples falling within the scope of the present invention.
In addition, as a comparative example, an Sn plated material whose number of voids is out of the definition of the present invention was also manufactured (Comparative Examples 1 and 2).
［カソード電解脱脂］
脱脂液：ＮａＯＨ ６０ｇ／リットル
脱脂条件：２．５Ａ／ｄｍ２、温度６０℃、脱脂時間６０秒
[Cathode electrolytic degreasing]
Degreasing solution: NaOH 60 g / liter Degreasing conditions: 2.5 A / dm 2 , temperature 60 ° C., degreasing time 60 seconds
［酸洗］
酸洗液：１０％硫酸
酸洗条件：３０秒 浸漬、室温
[Pickling]
Pickling solution: 10% sulfuric acid pickling condition: 30 seconds immersion, room temperature
このようにして製造した供試材について、下記の評価を実施した。 The following evaluation was performed on the specimens thus produced.
（Ｓｎめっき材の層厚測定）
ＪＩＳ Ｈ ８５０１の１０に記載された定電流溶解法により、Ｓｎめっき材の各層の層厚を測定した。
(Measurement of Sn plating thickness)
The layer thickness of each layer of the Sn plating material was measured by the constant current melting method described in JIS H 8501 No.10.
（組織観察−ボイド数）
ＳＥＭ（走査型電子顕微鏡）により、Ｓｎめっき材の圧延方向に対して垂直方向の断面を観察し、第一下地層（２）と中間層（４）の界面、あるいは第二下地層（３）と中間層（４）の界面のボイド数を計測した。観察は、Ｓｎめっき材（１０）について圧延方向に対して垂直方向の断面に湿式研磨およびバフ研磨を施し、エッチング後、ＳＥＭにて５０００〜１００００倍の倍率で行った。第一下地層（２）と中間層（４）の界面、あるいは第二下地層（３）と中間層（４）の界面について、界面長１００μｍの範囲を計測し、２０μｍ当たりの、長さ０．１μｍ以上のボイド数に換算した。各層の界面の状態は、２次電子像観察、反射電子像観察、ＳＥＭに付随したＥＤＸ（エネルギー分散型Ｘ線分光法）を用いた元素マッピングを併用して用いることで判断した。
(Tissue observation-number of voids)
A cross section perpendicular to the rolling direction of the Sn plating material was observed with an SEM (scanning electron microscope), and the interface between the first underlayer (2) and the intermediate layer (4) or the second underlayer (3). And the number of voids at the interface of the intermediate layer (4). Observation was performed on the cross section in the direction perpendicular to the rolling direction of the Sn plating material (10) by wet polishing and buffing, and after etching, the SEM was performed at a magnification of 5000 to 10,000 times. With respect to the interface between the first underlayer (2) and the intermediate layer (4) or the interface between the second underlayer (3) and the intermediate layer (4), an interface length of 100 μm is measured, and the length per 20 μm is 0 Converted to the number of voids of 1 μm or more. The interface state of each layer was determined by using secondary electron image observation, reflected electron image observation, and element mapping using EDX (energy dispersive X-ray spectroscopy) associated with SEM.
（高温下での耐熱性）
１６０℃、１０００時間加熱後のＳｎ残存量（１６０℃耐熱性）と、１７５℃、２４０時間加熱後のＳｎ残存量（１７５℃耐熱性）をＪＩＳ Ｈ ８５０１の１０に記載された定電流試験法で測定し、それぞれＳｎが少しでも残存していると評価されたものをＡ（良）、全く残存していないと評価されたものをＤ（劣）とした。
(Heat resistance at high temperature)
Constant current test method described in 10 of JIS H 8501 for Sn remaining amount after heating at 160 ° C. for 1000 hours (160 ° C. heat resistance) and Sn remaining amount after heating at 175 ° C. for 240 hours (175 ° C. heat resistance) A (good) was evaluated when Sn was remained even a little, and D (poor) was evaluated as not remaining at all.
（めっき膜の耐摺動剥離性）
耐摺動剥離性の試験としては、Ｓｎめっき材（１０）の表面で可動片を摺動させ、該摺動後にめっき剥離の有無を調べた。この摺動工程では、まず図３に示すように、台座（１２）上に、固定片としてのＳｎめっき材（１０）を動かないように固定した。ついで可動片（１１）として、固定片と同じＳｎめっき材（１０）を張り出し加工した、０．５ｍｍＲのディンプル材を準備した。そしてこの可動片（１１）を、１Ｎの荷重をかけた状態で、Ｓｎめっき材（１０）表面に押し付け、その荷重をかけたまま、一回（片方向のみ）可動片（１１）をＳｎめっき材（１０）表面上で摺動させた。
このように可動片（１１）を摺動させた後のＳｎめっき材（１０）の表面のうち、可動片（１１）の摺動を受けた箇所を、マイクロスコープで観察した。このような観察において、めっきの剥離が全く生じなかったものをＡ（良）、少しでも生じたものをＤ（劣）と評価した。
(Sliding peel resistance of plating film)
As a test for resistance to sliding peeling, a movable piece was slid on the surface of the Sn plating material (10), and the presence or absence of plating peeling was examined after the sliding. In this sliding step, first, as shown in FIG. 3, the Sn plating material (10) as a fixing piece was fixed on the base (12) so as not to move. Next, as the movable piece (11), a 0.5 mmR dimple material in which the same Sn plating material (10) as that of the fixed piece was stretched was prepared. Then, the movable piece (11) is pressed against the surface of the Sn plating material (10) with a load of 1N, and the movable piece (11) is Sn-plated once (only in one direction) while the load is applied. The material (10) was slid on the surface.
Thus, the part which received the sliding of the movable piece (11) among the surfaces of the Sn plating material (10) after sliding the movable piece (11) was observed with the microscope. In such observation, the case where no peeling of the plating occurred was evaluated as A (good), and the case where any peeling occurred was evaluated as D (poor).
表２に、作製したＳｎめっき材（１０）の各層のめっき厚（層厚）、ボイド数、特性をまとめて示した。
ここで表２中、「層厚（μｍ）」と記載した欄の「Ｎｉ」と記載した欄は第一下地層（２）の厚さを示し、「Ｃｕ」と記載した欄は第二下地層（３）の厚さを示し、「ＣｕＳｎ」と記載した欄は中間層（４）の厚さを示し、「Ｓｎ」と記載した欄は表面層（５）の厚さを示す。また「ボイド数（個）」と記載した欄は、上述したとおり、２０μｍ当たりの、長さ０．１μｍ以上のボイド数を示す。
表２において、本発明の条件を満たす、発明例１〜８はいずれも耐熱性、耐摺動剥離性のすべてに優れていた。これに対し、比較例１は１７５℃での耐熱性において、比較例２は耐摺動剥離性において、評価が劣る結果となった。
以上から、本発明の条件を満たすＳｎめっき材が優れた特性を示すことが確認された。
Table 2 summarizes the plating thickness (layer thickness), the number of voids, and the characteristics of each layer of the produced Sn plating material (10).
Here, in Table 2, the column “Ni” in the column “Layer thickness (μm)” indicates the thickness of the first underlayer (2), and the column “Cu” is the second lower The thickness of the formation (3) is shown, the column described as “CuSn” indicates the thickness of the intermediate layer (4), and the column described as “Sn” indicates the thickness of the surface layer (5). The column described as “number of voids (pieces)” indicates the number of voids having a length of 0.1 μm or more per 20 μm as described above.
In Table 2, Invention Examples 1 to 8, which satisfy the conditions of the present invention, were all excellent in heat resistance and sliding peel resistance. In contrast, Comparative Example 1 was inferior in heat resistance at 175 ° C. and Comparative Example 2 was inferior in sliding peel resistance.
From the above, it was confirmed that the Sn plating material that satisfies the conditions of the present invention exhibits excellent characteristics.
１ 導電性基材
２ 第一下地層
３ 第二下地層
４ 中間層
５ 表面層
６ 長さ０．１μｍ以上のボイド
１０ Ｓｎめっき材
DESCRIPTION OF
Claims (2)
前記導電性基材上に、前記第一下地層、ＣｕまたはＣｕ合金からなる第二下地層、前記表面層をこの順に形成した後、リフロー処理により前記第二下地層と前記表面層を、前記第二下地層が無くなるまで反応させて前記中間層を形成し、
前記第二下地層を形成する、ＣｕまたはＣｕ合金めっきを形成する際の浴温を３０〜６０℃、電流密度を６〜３０Ａ／ｄｍ２に調整することにより、前記リフロー処理によって、空孔欠陥を導入して、前記第一下地層と前記中間層の界面長さ２０μｍ当たりに長さ０．１μｍ以上３．０μｍ以下のボイドを１〜１５個形成することを特徴とする、Ｓｎめっき材の製造方法。 An Sn plating material in which each layer is formed in the order of a first base layer made of Ni or Ni alloy, an intermediate layer made of CuSn compound, and a surface layer made of Sn or Sn alloy on a conductive base material made of Cu or Cu alloy. A manufacturing method comprising:
After forming the first underlayer, the second underlayer made of Cu or Cu alloy, and the surface layer in this order on the conductive base material, the second underlayer and the surface layer are formed by reflow treatment. React until the second underlayer disappears to form the intermediate layer,
By adjusting the bath temperature for forming the second underlayer, Cu or Cu alloy plating to 30 to 60 ° C., and the current density to 6 to 30 A / dm 2 , the reflow treatment causes void defects. Of the Sn plating material, wherein 1 to 15 voids having a length of 0.1 μm or more and 3.0 μm or less are formed per 20 μm of interface length between the first underlayer and the intermediate layer. Production method.
前記導電性基材上に、前記第一下地層、前記第二下地層、前記表面層をこの順に形成した後、リフロー処理により前記第二下地層と前記表面層を、前記第二下地層が一部残るよう、反応させて前記中間層を形成し、
前記第二下地層を形成する、ＣｕまたはＣｕ合金めっきを形成する際の浴温を３０〜６０℃、電流密度を６〜３０Ａ／ｄｍ２に調整することにより、前記リフロー処理によって、空孔欠陥を導入して、前記第二下地層と前記中間層の界面長さ２０μｍ当たりに長さ０．１μｍ以上３．０μｍ以下のボイドを１〜１５個形成することを特徴とする、Ｓｎめっき材の製造方法。
On a conductive base material made of Cu or Cu alloy, a first base layer made of Ni or Ni alloy, a second base layer made of Cu or Cu alloy, an intermediate layer made of CuSn compound, a surface layer made of Sn or Sn alloy It is a manufacturing method of Sn plating material in which each layer was formed in order of,
After forming the first base layer, the second base layer, and the surface layer in this order on the conductive substrate, the second base layer and the surface layer are reflowed to form the second base layer. React to form part of the intermediate layer,
By adjusting the bath temperature for forming the second underlayer, Cu or Cu alloy plating to 30 to 60 ° C., and the current density to 6 to 30 A / dm 2 , the reflow treatment causes void defects. Of 1 to 15 voids having a length of 0.1 μm or more and 3.0 μm or less per 20 μm of interface length between the second underlayer and the intermediate layer. Production method.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2015124852A JP6490510B2 (en) | 2015-06-22 | 2015-06-22 | Manufacturing method of plating material with excellent heat resistance |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2015124852A JP6490510B2 (en) | 2015-06-22 | 2015-06-22 | Manufacturing method of plating material with excellent heat resistance |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2017008365A JP2017008365A (en) | 2017-01-12 |
| JP6490510B2 true JP6490510B2 (en) | 2019-03-27 |
Family
ID=57762763
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2015124852A Active JP6490510B2 (en) | 2015-06-22 | 2015-06-22 | Manufacturing method of plating material with excellent heat resistance |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP6490510B2 (en) |
Family Cites Families (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH02145794A (en) * | 1988-11-28 | 1990-06-05 | Kobe Steel Ltd | Copper or copper alloy material plated with tin or solder reflowed and excellent in thermal peeling resistance |
| JP4136674B2 (en) * | 2003-01-10 | 2008-08-20 | 株式会社神戸製鋼所 | Lithium battery negative electrode material and method for producing the same |
| JP4114590B2 (en) * | 2003-10-24 | 2008-07-09 | 株式会社日立製作所 | Particle beam therapy system |
| JP2007254860A (en) * | 2006-03-24 | 2007-10-04 | Fujitsu Ltd | Plating film and method for forming the same |
| JP2008001947A (en) * | 2006-06-22 | 2008-01-10 | Yuken Industry Co Ltd | Tin alloy plating film in which generation of whisker is suppressed and method for forming the same |
| JP5313773B2 (en) * | 2009-06-04 | 2013-10-09 | 三菱伸銅株式会社 | Plated copper strip and method for producing the same |
| EP2703524A3 (en) * | 2012-08-29 | 2014-11-05 | Kabushiki Kaisha Kobe Seiko Sho (Kobe Steel, Ltd.) | Sn-coated copper alloy strip having excellent heat resistance |
-
2015
- 2015-06-22 JP JP2015124852A patent/JP6490510B2/en active Active
Also Published As
| Publication number | Publication date |
|---|---|
| JP2017008365A (en) | 2017-01-12 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4934456B2 (en) | Plating material and electric / electronic component using the plating material | |
| JP4653133B2 (en) | Plating material and electric / electronic component using the plating material | |
| JP4986499B2 (en) | Method for producing Cu-Ni-Si alloy tin plating strip | |
| JP2008248294A (en) | Plated material having lubricative particle, method of manufacturing the same and electric or electronic component using the same | |
| JP2014208904A (en) | Electroconductive material superior in resistance to fretting corrosion for connection component | |
| JP5479789B2 (en) | Metal materials for connectors | |
| JP2005226097A (en) | Tinned copper alloy material for electrical/electronic component, and its production method | |
| JP4090483B2 (en) | Conductive connection parts | |
| US20170076834A1 (en) | Electrical contact material, method of producing an electrical contact material, and terminal | |
| JP4699252B2 (en) | Titanium copper | |
| JP2007092173A (en) | Cu-Ni-Si-Zn BASED ALLOY TINNED STRIP | |
| JP2008287942A (en) | Male terminal for printed circuit board connectors, and manufacturing method thereof | |
| JP6219553B2 (en) | Plating material excellent in heat resistance and method for producing the same | |
| JP4247256B2 (en) | Cu-Zn-Sn alloy tin-plated strip | |
| JP7060514B2 (en) | Conductive strip | |
| JP4090488B2 (en) | Conductive material plate for connecting part forming process and manufacturing method thereof | |
| JP5101235B2 (en) | Sn plating material for electronic parts and electronic parts | |
| JP6490510B2 (en) | Manufacturing method of plating material with excellent heat resistance | |
| JP5226032B2 (en) | Cu-Zn alloy heat resistant Sn plating strip with reduced whisker | |
| JP2010090433A (en) | Method of manufacturing metal strip | |
| JP4427044B2 (en) | Conductor for flexible substrate, method for producing the same, and flexible substrate | |
| JP5748019B1 (en) | Pin terminals and terminal materials | |
| JP6282205B2 (en) | Manufacturing method of electrical contact material | |
| JP2022182670A (en) | Conductive member and method for manufacturing conductive member | |
| JP2009242925A (en) | Sn-PLATED COPPER OR COPPER ALLOY, AND PRODUCING METHOD FOR THE SAME |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20180215 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20181109 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20181120 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20190118 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20190205 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20190227 |
|
| R151 | Written notification of patent or utility model registration |
Ref document number: 6490510 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R151 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |