JP6488830B2 - 制御装置 - Google Patents

制御装置 Download PDF

Info

Publication number
JP6488830B2
JP6488830B2 JP2015074630A JP2015074630A JP6488830B2 JP 6488830 B2 JP6488830 B2 JP 6488830B2 JP 2015074630 A JP2015074630 A JP 2015074630A JP 2015074630 A JP2015074630 A JP 2015074630A JP 6488830 B2 JP6488830 B2 JP 6488830B2
Authority
JP
Japan
Prior art keywords
program
control
communication
controller
control program
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2015074630A
Other languages
English (en)
Other versions
JP2016194830A (ja
Inventor
成憲 澤田
成憲 澤田
泰史 川口
泰史 川口
康史 山脇
康史 山脇
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Omron Corp
Original Assignee
Omron Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Omron Corp filed Critical Omron Corp
Priority to JP2015074630A priority Critical patent/JP6488830B2/ja
Priority to CN201510811827.5A priority patent/CN106020008B/zh
Priority to EP15196274.3A priority patent/EP3076297A3/en
Priority to US14/951,581 priority patent/US10162673B2/en
Publication of JP2016194830A publication Critical patent/JP2016194830A/ja
Application granted granted Critical
Publication of JP6488830B2 publication Critical patent/JP6488830B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00Arrangements for program control, e.g. control units
    • G06F9/06Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/46Multiprogramming arrangements
    • G06F9/48Program initiating; Program switching, e.g. by interrupt
    • G06F9/4806Task transfer initiation or dispatching
    • G06F9/4843Task transfer initiation or dispatching by program, e.g. task dispatcher, supervisor, operating system
    • G06F9/4881Scheduling strategies for dispatcher, e.g. round robin, multi-level priority queues
    • GPHYSICS
    • G05CONTROLLING; REGULATING
    • G05BCONTROL OR REGULATING SYSTEMS IN GENERAL; FUNCTIONAL ELEMENTS OF SUCH SYSTEMS; MONITORING OR TESTING ARRANGEMENTS FOR SUCH SYSTEMS OR ELEMENTS
    • G05B19/00Programme-control systems
    • G05B19/02Programme-control systems electric
    • G05B19/04Programme control other than numerical control, i.e. in sequence controllers or logic controllers
    • G05B19/042Programme control other than numerical control, i.e. in sequence controllers or logic controllers using digital processors
    • G05B19/0428Safety, monitoring
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00Arrangements for program control, e.g. control units
    • G06F9/06Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/46Multiprogramming arrangements
    • G06F9/52Program synchronisation; Mutual exclusion, e.g. by means of semaphores
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/10Program control for peripheral devices
    • G06F13/12Program control for peripheral devices using hardware independent of the central processor, e.g. channel or peripheral processor
    • G06F13/124Program control for peripheral devices using hardware independent of the central processor, e.g. channel or peripheral processor where hardware is a sequential transfer control unit, e.g. microprocessor, peripheral processor or state-machine
    • G06F13/128Program control for peripheral devices using hardware independent of the central processor, e.g. channel or peripheral processor where hardware is a sequential transfer control unit, e.g. microprocessor, peripheral processor or state-machine for dedicated transfers to a network
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00Arrangements for program control, e.g. control units
    • G06F9/06Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/30Arrangements for executing machine instructions, e.g. instruction decode
    • G06F9/38Concurrent instruction execution, e.g. pipeline or look ahead
    • G06F9/3885Concurrent instruction execution, e.g. pipeline or look ahead using a plurality of independent parallel functional units
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00Arrangements for program control, e.g. control units
    • G06F9/06Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/46Multiprogramming arrangements
    • G06F9/54Interprogram communication
    • GPHYSICS
    • G05CONTROLLING; REGULATING
    • G05BCONTROL OR REGULATING SYSTEMS IN GENERAL; FUNCTIONAL ELEMENTS OF SUCH SYSTEMS; MONITORING OR TESTING ARRANGEMENTS FOR SUCH SYSTEMS OR ELEMENTS
    • G05B2219/00Program-control systems
    • G05B2219/20Pc systems
    • G05B2219/22Pc multi processor system
    • G05B2219/2205Multicore
    • GPHYSICS
    • G05CONTROLLING; REGULATING
    • G05BCONTROL OR REGULATING SYSTEMS IN GENERAL; FUNCTIONAL ELEMENTS OF SUCH SYSTEMS; MONITORING OR TESTING ARRANGEMENTS FOR SUCH SYSTEMS OR ELEMENTS
    • G05B2219/00Program-control systems
    • G05B2219/20Pc systems
    • G05B2219/24Pc safety
    • G05B2219/24024Safety, surveillance

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Software Systems (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Automation & Control Theory (AREA)
  • Programmable Controllers (AREA)
  • Multi Processors (AREA)

Description

本発明は、機械や設備の動作を制御するために用いられる制御装置について、ネットワークに接続された機器との通信処理の制御に関する。
制御装置は、ネットワークに関して接続されているリレーやアクチュエータへの信号出力を行うIOユニットに対して、出力データを送信すると共に、外部機器の入力データを受信する。入力データに基づいて演算をすることにより、出力データを演算する。制御装置は、これらの一連の動作を繰り返し実行することにより、設備や機械を制御する。
これらの制御装置が接続されるフィールドネットワークは、複数の種類が存在する。これらは、リアルタイム性が求められる制御の分野で好適に用いられる。
例えば特許文献1には、フィールドネットワークを介して機械を制御する産業用計算機が開示されている。産業用計算機は、周期的に実行される通信を制御する通信スケジューラを有する。通信スケジューラは、プログラムからデータの送信要求を受信すると、そのデータを一旦保持し、所定のタイムスロットを用いてデータを送出するタイミングを制御し、複数の周期のタイミングにおいて通信を可能にしている。
特開2010−224939公報
複数の制御プログラムから通信を指示される場合に、フィールドネットワークの通信マスタにおいては、物理的に通信処理が競合する可能性がある。これらの通信の競合を見越して、引用文献の通信マスタは、制御プログラムの実行によって出力される指令値に送信のタイミングを制御プログラムの実行周期と対応付けて通信のスケジューリングを決定する。
フィールドネットワークを介した通信によって、外部の機器から入力データを取り込み、演算を行って出力データを通信によって外部の機器に出力するまでの時間が短くなれば精度が高い制御を実行することが可能となる。
上記の課題を解決するために、本発明の制御装置は、ネットワークを介して接続された装置に対して、演算した結果を出力することで制御を行う制御装置であって、マイクロプロセッサと、複数の制御プログラム及びシステムプログラムとの記憶に用いられるメモリと、前記ネットワークとの通信インターフェースとして動作する通信コントローラとを備え、前記システムプログラムは、前記マイクロプロセッサに前記制御プログラムを実行させるタイミングを制御するスケジューラプログラムと、前記複数の制御プログラムは、前記通信制御コントローラに対して、前記ネットワークを介して接続されている前記装置に対して、前記演算した結果を送信するような通信命令を含み、前記マイクロプロセッサは、前記複数の制御プログラムを並列に実行するように構成され、前記スケジューラプログラムは、並列に実行される前記複数の制御プログラムに含まれる通信命令の実行にあたり、前記通信制御コントローラにおける通信処理が競合しないようにマイクロプロセッサに通信命令を発行させる。
本発明は、マルチコアプロセッサを用いた制御プログラムの並列実行にあたり、制御装置の通信の競合を防止しつつ、さらに短い周期での実行を可能するといった効果を奏する。
サーボモータとサーボモータドライバとを組み合わせたシステム例を示す図である。 CPUユニットのハードウェア構成を示す図である。 本発明の実施の形態に係るCPUユニットで実行されるソフトウェア構成を示す模式図である。 本発明の実施の形態に係る制御装置のハードウェア構成を示す模式図である。 制御装置における制御装置の設定手順の一例を示す図である。 制御プログラムの設定を行う画面例を示す図である。 プログラムの割り当て設定の画面例を示す図である。 制御プログラムへの割り当てのイメージを示す図である。 制御プログラム1−3の実行のタイミングを示す図である。
<システム構成>
本実施の形態に係る制御装置は、機械や設備などの制御対象を制御する。本実施の形態に係る制御装置は、その構成要素としてCPUユニットを含む。CPUユニットは、マイクロプロセッサと、マイクロプロセッサのメインメモリを含む記憶手段と、通信回路とを含む。本実施の形態に係る制御装置のCPUユニットは、出力データの送信と、入力データの受信と、入力データを使用して出力データを生成する制御プログラムの実行とを繰り返すことによって制御対象を制御するように構成されている。
記憶手段は、制御プログラム、および当該制御プログラムの実行と入力データおよび出力データの入出力とを制御するシステムプログラムの格納に用いられる。マイクロプロセッサは、記憶手段に格納されたシステムプログラムおよび制御プログラムを実行する。
通信回路は、出力データを送信しおよび入力データを受信する。後述するように、本実施の形態に係る制御装置は、通信回路として、制御装置システムバスによって出力データの送信および入力データの受信を行う第1通信回路と、フィールドネットワークによって出力データの送信および入力データの受信を行う第2通信回路とを有している。
まず、図1を参照して、本実施の形態に係る制御装置1のシステム構成について説明する。図は、本発明の実施の形態に係る制御装置システムの概略構成を示す模式図である。図1を参照して、制御装置システムSYSは、制御装置1と、制御装置1とフィールドネットワーク2を介して接続されるサーボモータドライバ3およびリモートIOターミナル5と、フィールド機器であるセンサ6およびリレー7とを含む。また、制御装置1には、接続 ケーブル10などを介して制御装置8が接続される。
制御装置1は、主たる演算処理を実行するCPUユニット13と、1つ以上のIOユニット14と、特殊ユニット15とを含む。これらのユニットは、制御装置システムバス11を介して、データを互いに遣り取りできるように構成される。また、これらのユニットには、電源ユニット12によって適切な電圧の電源が供給される。なお、制御装置1として構成される各ユニットは、制御装置メーカーが提供するものであるので、制御装置システムバス11は、一般に制御装置メーカーごとに独自に開発され、使用されている。これに対して、後述するようにフィールドネットワーク2については、異なるメーカーの製品同士が接続できるように、その規格などが公開されている場合も多い。
CPUユニット13の詳細については、図2を参照して後述する。
IOユニット14は、一般的な入出力処理に関するユニットであり、オン/オフといった2値化されたデータの入出力を司る。すなわち、IOユニット14は、センサ6などのセンサが何らかの対象物を検出している状態(オン)および何らの対象物も検出していない状態(オフ)のいずれであるかという情報を収集する。また、IOユニット14は、リレー7やアクチュエータといった出力先に対して、活性化するための指令(オン)および不活性化するための指令(オフ)のいずれかを出力する。
特殊ユニット15は、アナログデータの入出力、温度制御、特定の通信方式による通信といった、IOユニット14ではサポートしない機能を有する。
フィールドネットワーク2は、CPUユニット13と遣り取りされる各種データを伝送する。フィールドネットワーク2としては、典型的には、各種の産業用イーサネット(登録商標)を用いることができる。産業用イーサネット(登録商標)としては、たとえば、EtherCAT(登録商標)、Profinet IRT、MECHATROLINK(登録商標)−III、Powerlink、SERCOS(登録商標)−III、CIP Motionなどが知られており、これらのうちのいずれを採用してもよい。さらに、産業用イーサネット(登録商標)以外のフィールドネットワークを用いてもよい。たとえば、モーション制御を行わない場合であれば、DeviceNet、CompoNet/IP(登録商標)などを用いてもよい。本実施の形態に係る制御装置システムSYSでは、典型的に、本実施の形態においては、産業用イーサネット(登録商標)であるEtherCAT(登録商標)をフィールドネットワーク2として採用する場合の構成について例示する。
なお、制御装置1は、CPUユニット13にIOユニット14の機能やサーボモータドライバ3の機能を持たせることにより、そのような内蔵機能でまかなえる範囲については、IOユニット14やサーボモータドライバ3などを介さずにCPUユニット13が直接制御対象を制御する構成でもよい。
サーボモータドライバ3は、フィールドネットワーク2を介してCPUユニット13と接続されるとともに、CPUユニット13からの指令値に従ってサーボモータ4を駆動する。より具体的には、サーボモータドライバ3は、制御装置1から一定周期で、位置指令値、速度指令値、トルク指令値といった指令値を受ける。また、サーボモータドライバ3は、サーボモータ4の軸に接続されている位置センサ(ロータリーエンコーダ)やトルクセンサといった検出器から、位置、速度(典型的には、今回位置と前回位置との差から算出される)、トルクといったサーボモータ4の動作に係る実測値を取得する。そして、サーボモータドライバ3は、CPUユニット13からの指令値を目標値に設定し、実測値をフィードバック値として、フィードバック制御を行う。すなわち、サーボモータドライバ3は、実測値が目標値に近づくようにサーボモータ4を駆動するための電流を調整する。なお、サーボモータドライバ3は、サーボモータアンプと称されることもある。
また、図1には、サーボモータ4とサーボモータドライバ3とを組み合わせたシステム例を示すが、その他の構成、たとえば、パルスモータとパルスモータドライバとを組み合わせたシステムを採用することもできる。
図1に示す制御装置システムSYSのフィールドネットワーク2には、さらに、リモートIOターミナル5が接続されている。リモートIOターミナル5は、基本的には、IOユニット14と同様に、一般的な入出力処理に関する処理を行う。より具体的には、リモートIOターミナル5は、フィールドネットワーク2でのデータ伝送に係る処理を行うための通信カプラ52と、1つ以上のIOユニット53とを含む。これらのユニットは、リモートIOターミナルバス51を介して、データを互いに遣り取りできるように構成される。
制御装置サポート装置8については後述する。
<CPUユニットのハードウェア構成>
次に、図2を参照して、CPUユニット13のハードウェア構成について説明する。図2は、本発明の実施の形態に係るCPUユニット13のハードウェア構成を示す模式図である。図2を参照して、CPUユニット13は、マイクロプロセッサ100と、マイクロプロセッサ100のプロセッサコア140と、チップセット102と、メインメモリ104と、不揮発性メモリ106と、システムタイマ108と、通信コントローラ150と、システムバスコントローラ120と、フィールドネットワークコントローラ140と、USBコネクタ(不図示)とを含む。チップセット102と他のコンポーネントとの間は、各種のバスを介してそれぞれ結合されている。
マイクロプロセッサ100およびチップセット102は、典型的には、汎用的なコンピュータアーキテクチャに準じて構成される。すなわち、マイクロプロセッサ100は、チップセット102から内部クロックに従って順次供給される命令コードを解釈して実行する。チップセット102は、接続されている各種コンポーネントとの間で内部的なデータを遣り取りするとともに、マイクロプロセッサ100に必要な命令コードを生成する。さらに、チップセット102は、マイクロプロセッサ100での演算処理の実行の結果得られたデータなどをキャッシュする機能を有する。
CPUユニット13は、記憶手段として、メインメモリ104および不揮発性メモリ106を有する。
メインメモリ104は、揮発性の記憶領域(RAM)であり、CPUユニット13へ電源投入後にマイクロプロセッサ100で実行されるべき各種プログラムを保持する。また、メインメモリ104は、マイクロプロセッサ100による各種プログラムの実行時の作業用メモリとしても使用される。このようなメインメモリ104としては、DRAM(Dynamic Random Access Memory)やSRAM(Static Random Access Memory)といったデバイスが用いられる。
一方、不揮発性メモリ106は、リアルタイムOS(Operating System)、制御装置1のシステムプログラム、ユーザプログラム、モーション演算プログラム、システム設定パラメータといったデータを不揮発的に保持する。これらのプログラムやデータは、必要に応じて、マイクロプロセッサ100がアクセスできるようにメインメモリ104にコピーされる。このような不揮発性メモリ106としては、フラッシュメモリのような半導体メモリを用いることができる。あるいは、ハードディスクドライブのような磁気記録媒体や、DVD−RAM(Digital Versatile Disk Random Access Memory)のような光学記録媒体などを用いることもできる。
通信コントローラは、典型的には、FPGAやASIC等のハードウェアで構成され、チップセットを介して、メインメモリとのデータの送受信が可能に構成される。通信制御コントローラは、メインメモリとのデータの通信に用いられるメモリ領域を有し、後述するシステムバスコントローラやフィールドネットワークコントローラに対して、メインメモリから転送されたデータの転送を行う。また、システムバスコントローラ及びフィールドネットワークコントローラに対して、メインメモリから転送したデータを送信させる命令を発行する。
通信制御コントローラは、さらにシステムタイマ108を備える。システムタイマ108は、一定周期ごとに割り込み信号を発生してマイクロプロセッサ100に提供する。典型的には、ハードウェアの仕様によって、複数の異なる周期でそれぞれ割り込み信号を発生するように構成されるが、OS(Operating System)やBIOS(Basic Input Output System)などによって、任意の周期で割り込み信号を発生するように設定することもできる。このシステムタイマ108が発生する割り込み信号を利用して、後述するような制御サイクルごとの制御動作が実現される。
通信回路として、システムバスコントローラ120およびフィールドネットワークコントローラ140を有する。これらの通信回路は、出力データの送信および入力データの受信を行う。
なお、CPUユニット13自体にIOユニット14やサーボモータドライバ3の機能を持たせる場合は、制御装置システムバスコントローラ120による出力データの送信および入力データの受信は、それらの機能を担う部分を通信の相手方としてCPUユニット13の内部で行われる送信および受信となる。
通信コントローラ150は、制御装置システムバス11を介したデータの遣り取りを制御する。より具体的には、システムバスコントローラ120と、DMA(Dynamic Memory Access)制御回路122と、バッファ126とを含む。
バッファ126は、制御装置システムバス11を介して他のユニットへ出力されるデータ(以下「出力データ」または「第1出力データ」とも称す。)の送信バッファ、および、制御装置システムバス11を介して他のユニットから入力されるデータ(以下「入力データ」または「第1入力データ」とも称す。)の受信バッファとして機能する。なお、マイクロプロセッサ100による演算処理によって作成された第1出力データは、原始的にはメインメモリ104に格納される。そして、特定のユニットへ転送されるべき第1出力データは、メインメモリ104から読み出されて、バッファ126に一次的に保持される。また、他のユニットから転送された第1入力データは、バッファ126に一次的に保持された後、メインメモリ104に移される。
DMA制御回路122は、メインメモリ104からバッファ126への第1出力データの転送、および、バッファ126からメインメモリ104への第1入力データの転送を行う。
通信コントローラは、制御装置システムバス11に接続される他のユニットとの間で、バッファ126の第1出力データを送信する処理および第1入力データを受信してバッファ126に格納する処理を行う。典型的には、システムバス通信制御コントローラは、制御装置システムバス11における物理層およびデータリンク層の機能を提供する。
フィールドネットワークコントローラ140は、フィールドネットワーク2を介したデータの遣り取りを制御する。すなわち、フィールドネットワークコントローラ140は、用いられるフィールドネットワーク2の規格に従い、出力データの送信および入力データの受信を制御する。上述したように、本実施の形態においてはEtherCAT(登録商標)規格に従うフィールドネットワーク2が採用されるので、通常のイーサネット(登録商標)通信を行うためのハードウェアを含む、フィールドネットワークコントローラ140が用いられる。EtherCAT(登録商標)規格では、通常のイーサネット(登録商標)規格に従う通信プロトコルを実現する一般的なイーサネット(登録商標)コントローラを利用できる。但し、フィールドネットワーク2として採用される産業用イーサネット(登録商標)の種類によっては、通常の通信プロトコルとは異なる専用仕様の通信プロトコルに対応した特別仕様のイーサネット(登録商標)コントローラが用いられる。また、産業用イーサネット(登録商標)以外のフィールドネットワークを採用した場合には、当該規格に応じた専用のフィールドネットワークコントローラが用いられる。
バッファは、フィールドネットワーク2を介して他の装置などへ出力されるデータ(以下「出力データ」または「第2出力データ」と称す。)の送信バッファ、および、フィールドネットワーク2を介して他の装置などから入力されるデータ(以下「入力データ」または「第2入力データ」とも称す。)の受信バッファとして機能する。マイクロプロセッサ100による演算処理によって作成された第2出力データは、原始的にはメインメモリ104に格納される。そして、特定の装置へ転送されるべき第2出力データは、メインメモリ104から読み出されて、第2通信回路バッファ146に一次的に保持される。また、他の装置から転送された第2入力データは、バッファ146に一次的に保持された後、メインメモリ104に移される。
DMA制御回路142は、メインメモリ104からバッファへの第2出力データの転送、および、バッファからメインメモリ104への第2入力データの転送を行う。
フィールドネットワーク通信制御コントローラ144は、フィールドネットワーク2に接続される他の装置との間で、バッファの第2出力データを送信する処理および第2入力データを受信して第2通信回路バッファに格納する処理を行う。典型的には、フィールドネットワーク通信制御コントローラ144は、フィールドネットワーク2における物理層およびデータリンク層の機能を提供する。
USBコネクタは、制御装置サポート装置8とCPUユニット13とを接続するためのインターフェイスである。典型的には、制御装置サポート装置8から転送される、CPUユニット13のマイクロプロセッサ100で実行可能なプログラムなどは、USBコネクタ110を介して制御装置1に取込まれる。
<C.CPUユニットのソフトウェア構成>
次に、図3を参照して、本実施の形態に係る各種機能を提供するためのソフトウェア群について説明する。これらのソフトウェアに含まれる命令コードは、適切なタイミングで読み出され、CPUユニット13のマイクロプロセッサ100、プロセッサコア140によって実行される。
図3は、本発明の実施の形態に係るCPUユニット13で実行されるソフトウェア構成を示す模式図である。図3を参照して、CPUユニット13で実行されるソフトウェアとしては、リアルタイムOS200と、システムプログラム210と、ユーザプログラム236との3階層になっている。
リアルタイムOS200は、CPUユニット13のコンピュータアーキテクチャに応じて設計されており、マイクロプロセッサ100がシステムプログラム210およびユーザプログラム236を実行するための基本的な実行環境を提供する。
システムプログラム210は、制御装置1としての機能を提供するためのソフトウェア群である。具体的には、システムプログラム210は、スケジューラプログラム212と、出力処理プログラム214と、入力処理プログラム216と、シーケンス命令演算プログラム232と、モーション演算プログラム234と、その他のシステムプログラム220とを含む。なお、一般には出力処理プログラム214および入力処理プログラム216は、連続的(一体として)に実行されるので、これらのプログラムを、IO処理プログラム218と総称する場合もある。
ユーザプログラム236は、ユーザにおける制御目的に応じて作成される。すなわち、制御装置システムSYSを用いて制御する対象のライン(プロセス)などに応じて、任意に設計されるプログラムである。
後述するように、ユーザプログラム236は、シーケンス命令演算プログラム232およびモーション演算プログラム234と協働して、ユーザにおける制御目的を実現する。すなわち、ユーザプログラム236は、シーケンス命令演算プログラム232およびモーション演算プログラム234によって提供される命令、関数、機能モジュールなどを利用することで、プログラムされた動作を実現する。そのため、ユーザプログラム236、シーケンス命令演算プログラム232、およびモーション演算プログラム234を、制御プログラム230と総称する場合もある。
このように、CPUユニット13のマイクロプロセッサ100は、記憶手段に格納されたシステムプログラム210および制御プログラム230を実行する。
以下、各プログラムについてより詳細に説明する。
ユーザプログラム236は、上述したように、ユーザにおける制御目的(たとえば、対象のラインやプロセス)に応じて作成される。ユーザプログラム236は、典型的には、CPUユニット13のマイクロプロセッサ100で実行可能なオブジェクトプログラム形式になっている。このユーザプログラム236は、制御装置サポート装置8などにおいて、ラダー言語などによって記述されたソースプログラムがコンパイルされることで生成される。そして、生成されたオブジェクトプログラム形式のユーザプログラム236は、制御装置サポート装置8から接続ケーブル10を介してCPUユニット13へ転送され、不揮発性メモリ106などに格納される。
スケジューラプログラム212は、出力処理プログラム214、入力処理プログラム216、および制御プログラム230について、各実行サイクルでの処理開始および処理中断後の処理再開を制御する。より具体的には、スケジューラプログラム212は、ユーザプログラム236およびモーション演算プログラム234の実行を制御する。
本実施の形態に係るCPUユニット13では、モーション演算プログラム234に適した一定周期の実行サイクル(制御サイクル)を処理全体の共通サイクルとして採用する。そのため、1つの制御サイクル内で、すべての処理を完了することは難しいので、実行すべき処理の優先度などに応じて、各制御サイクルにおいて実行を完了すべき処理と、複数の制御サイクルに亘って実行してもよい処理とが区分される。スケジューラプログラム212は、これらの区分された処理の実行順序などを管理する。より具体的には、スケジューラプログラム212は、各制御サイクル期間内において、より高い優先度が与えられているプログラムほど先に実行する。
出力処理プログラム214は、ユーザプログラム236(制御プログラム230)の実行によって生成された出力データを通信コントローラへ転送するのに適した形式に再配置する。システムバスコントローラ120またはフィールドネットワークコントローラ140が、マイクロプロセッサ100からの、送信を実行するための指示を必要とする場合は、出力処理プログラム214がそのような指示を発行する。
入力処理プログラム216は、制御装置システムバスコントローラ120および/またはフィールドネットワークコントローラ140によって受信された入力データを、制御プログラム230が使用するのに適した形式に再配置する。
シーケンス命令演算プログラム232は、ユーザプログラム236で使用されるある種のシーケンス命令が実行されるときに呼び出されて、その命令の内容を実現するために実行されるプログラムである。
モーション演算プログラム234は、ユーザプログラム236による指示に従って実行され、サーボモータドライバ3やパルスモータドライバといったモータドライバに対して出力する指令値を実行されるごとに算出するプログラムである。
通信プログラムは、フィールドネットワーク乃至はシステムバスを介した通信に関する処理を実行するプログラムである。後述する設定パラメータを用いてフィールドネットワーク、システムバスで送信するのに適したデータテレグラムを生成する。またスケジューラプログラム、出力処理プログラムと協働して、フィールドネットワーク乃至はシステムバスを介したデータ送信のタイミングを制御する。
その他のシステムプログラム220は、図3に個別に示したプログラム以外の、制御装置1の各種機能を実現するためのプログラム群をまとめて示したものである。例えば機械の制御制御装置との通信や外部の機器からの要求からの処理、自己診断処理をマイクロプロセッサに実行させるプログラムである。また外部記憶媒体にメインメモリのデータを転送させる処理や外部記憶媒体からデータを読み出す処理も実行その他システムプログラムに含まれる。
リアルタイムOS200は、複数のプログラムを時間の経過に従い切り替えて実行するための環境を提供する。本実施の形態に係る制御装置1においては、CPUユニット13のプログラム実行によって生成された出力データを他のユニットまたは他の装置へ出力(送信)するためのイベント(割り込み)として、制御サイクル開始の割り込みが初期設定される。リアルタイムOS200は、制御サイクル開始の割り込みが発生すると、マイクロプロセッサ100での実行対象を、割り込み発生時点で実行中のプログラムからスケジューラプログラム212に切り替える。なお、リアルタイムOS200は、スケジューラプログラム212およびスケジューラプログラム212がその実行を制御するプログラムが何ら実行されていない場合に、その他のシステムプログラム210に含まれているプログラムを実行する。このようなプログラムとしては、たとえば、CPUユニット13と制御装置サポート装置8との間の接続ケーブル10(USB)などを介した通信処理に関するものが含まれる。
なお、制御プログラム230およびスケジューラプログラム212は、記憶手段であるメインメモリ104および不揮発性メモリ106に格納される。
<サポート装置のハードウェア構成>
次に、制御装置1で実行されるプログラムの作成および制御装置1のメンテナンスなどを行うための制御装置8について説明する。
図4は、本発明の実施の形態に係る制御装置8のハードウェア構成を示す模式図である。図4を参照して、制御装置8は、典型的には、汎用のコンピュータで構成される。なお、メンテナンス性の観点からは、可搬性に優れたノート型のパーソナルコンピュータが好ましい。
図4を参照して、制御装置8は、OSを含む各種プログラムを実行するCPU81と、BIOSや各種データを格納するROM(Read Only Memory)82と、CPU81でのプログラムの実行に必要なデータを格納するための作業領域を提供するメモリRAM83と、CPU81で実行されるプログラムなどを不揮発的に格納するハードディスク(HDD)84とを含む。CPU81が制御装置8の演算部に相当し、ROM82、RAM83およびハードディスク84が制御装置8の記憶部に相当する。
制御装置8は、さらに、ユーザからの操作を受付けるキーボード85およびマウス86と、情報をユーザに提示するためのモニタ87とを含む。さらに、制御装置8は、制御装置1(CPUユニット13)などと通信するための通信インターフェイス(IF)89を含む。
後述するように、制御装置8で実行される各種プログラムは、CDROM9に格納されて流通する。このCD−ROM9に格納されたプログラムは、CDROM(Compact Disk-Read Only Memory)ドライブ88によって読取られ、ハードディスク(HDD)84などへ格納される。あるいは、上位のホストコンピュータなどからネットワークを通じてプログラムをダウンロードするように構成してもよい。
<制御プログラム>
本実施の形態では、制御プログラムは、IO処理プログラム、ユーザプログラム、ユーザプログラムの実行に伴って実行させる、シーケンス演算プログラム、モーション演算プログラムを含む、一連の動作が実行される単位として取り扱う。
並列実行されるプログラムについてプログラミングすることは、実行開始のタイミングや実行終了、データのコピー処理などのタイミングを考慮する必要がありユーザによって負担となる。
本実施形態では、制御プログラムごとに実行させる周期、実行される優先度、より短い周期での実行が可能なように、複数の制御プログラムごとに実行開始のタイミング、制約条件を設定している。スケジューラプログラムは制御プログラムの実行優先度、実行周期にしたがって、マイクロプロセッサに制御プログラムを実行させる。
制御プログラム1は、最も高優先で実行されるプログラムであり出力処理プログラム1、入力処理プログラム1の実行を含み出力データの生成、入力データの取り込み、割り当てられたユーザプログラム1の実行、モーション演算プログラム1の実行、モータへの指令値の算出をこの順序で実行する。
制御プログラム2は、制御プログラム1に次いで優先的に実行させる制御プログラムであり、出力処理プログラム2、入力処理プログラム2を含み、出力データの生成、入力データの取り込み、割り当てられたユーザプログラム2の実行、モーションプログラム2の実行をこの順序で実行する。
制御プログラム3は、定周期で実行させるプログラムであり、上述の制御プログラム1で実行させる出力データや入力データを読み込むことを前提とする制御プログラムである。具体的には、制御プログラム1のIOリフレッシュで取り込んだ入力データの受け渡しを受け、設定された周期毎に出力データを生成する制御プログラムである。
制御プログラム3は、制御プログラム1の実行周期を短縮するため、制御プログラム1に含まれる、やや長周期で実行する場合もある制御プログラムを割り当てるのに適したプログラムである。制御プログラム4は、ユーザプログラムのみで構成されるプログラムである。高速な制御演算には関係しない、通信処理やバックアップ処理などを記述するのに適したプログラムである。
次にコントローラサポート装置を用いた制御装置におけるプログラミングの手順を示す。図5は、制御装置における制御装置の設定手順の一例を示す。
STEP1において、フィールドネットワークやシステムバスを介して接続される機器を特定する。具体的にはフィールドネットワーク乃至はシステムバスに接続されている機器について通信を行うための情報を設定する。図示しないが、フィールドネットワーク又はシステムバスを介して接続されている機器と通信を行いフィールドネットワークやシステムバスを介して接続されている機器、接続順序などの情報を自動的に取得しても良い。
STEP2において、ユーザはコントローラサポート装置を用いて、上述したように制御目的に合わせてユーザプログラムを作成する。STEP1で登録した、フィールドネットワーク乃至はシステムバスに接続されている機器から入力されるデータを用いて、シーケンス演算、モーション演算を実行し、出力データを生成するプログラムを作成する。このユーザプログラムは、複数のプログラムモジュールに分割されて作成されても良い。
STEP3において、ユーザは制御プログラムの設定を行う。ユーザの制御目的に合わせて、制御プログラムを実行する周期を設定する。
STEP4において、STEP1で設定したネットワークを介して接続される機器それぞれについて、IOリフレッシュを行う制御プログラムを登録する。図6は、制御プログラムの設定を行う画面例を示す。フィールドネットワーク乃至はシステムバスに接続されている機器それぞれについて、IOリフレッシュを行う制御プログラムを登録する。制御対象機器が一覧で表示され、ユニット名称とともに表示される。それぞれについてIOリフレッシュを行う制御プログラムをプルダウン形式でユーザに選択させる。
STEP5において、作成したユーザザプログラムを制御プログラムに割り当てる。図8は、制御プログラムへの割り当てのイメージを示す。図7では、制御プログラムそれぞれについて、作成したユーザプログラム(Program0-Program6)を制御プログラムに割り当てる。複数のユーザプログラムを制御プログラムに割り当てる場合には、ユーザプログラムの実行順序を登録させる。図7の例では、制御プログラム1にユーザプログラムProgram0、Program2が割り当てされている。制御プログラム2には、ユーザプログラムProgram4、Program5、Program6が割り当てられている。制御プログラム3には、Program1が割り当てされている。
上述の操作によって、制御プログラム毎に、実行される周期、制御プログラムに含まれるIO制御プログラムにてデータ交換を行う機器を示す設定パラメータ、実行されるユーザプログラムを含む制御プログラムが生成される。制御装置のスケジューラプログラムは、転送された設定パラメータを参照し、制御プログラムの実行周期などを参照し、プログラムの実行開始や終了のタイミングを制御する。また、本実施形態では制御プログラムの実行周期は、フィールドネットワーク乃至はシステムバスを介して外部の機器と通信(IOリフレッシュ)を行う周期となるため、設定パラメータに基づいて、通信プログラムは通信周期および当該周期にてIOリフレッシュを行う対象と機器を特定する。
<実施の形態1>
制御プログラムの並列実行と通信の競合
図8は、制御プログラムの実行の通信のスケジューリングについて示す図である。スケジューラプログラムは、タイマの時刻を監視し、所定の時刻の到来を検出すると、制御プログラム1、制御プログラム2をマイクロプロセッサのコア1に並列で実行を開始させる。
制御プログラム1の出力処理プログラム1の命令に従いメインメモリ上から、制御プログラム1に関する出力データを読出し、通信コントローラのバッファへ転送すると共に通信コントローラが出力データを送信する時刻を指定する命令を発行する(1)。ここで、括弧内の数字は、図中では丸付数字を示している。以下同様である。
通信コントローラは、受信した制御プログラム1の出力データについて、指定された時刻になると、フィールドバスコントローラ、システムバスコントローラを介して、外部の機器へ出力データを送信する(1’)。
通信コントローラは、フィールドネットワーク、システムバスを介した通信によって、外部の機器から入力データを受信する。受信した入力データをバッファから、メインメモリ上の通信バッファへ送信する(2’)。通信コントローラからの送信が完了すると、入力処理プログラム1の命令に従い、メインメモリ上の通信バッファから、演算領域へコピーする処理を実行する(2)。
ユーザプログラム1の命令に従い、演算領域にコピーされた入力データを用いてマイクロプロセッサのコア1はユーザプログラム1の作業領域に格納された入力データを用いてシーケンス演算を行い、出力データを通信バッファへ格納する処理を行う。また入力データを用いて演算を行い、出力されたモーション制御用データを算出する。算出されたモーション制御用データをモーション制御プログラムが作業を行う領域へ転送する。
モーション演算プログラム1の命令に従い、マイクロプロセッサのコア1は、モーション演算プログラム1を用いた演算を行い、制御プログラム1の制御周期に対するモータへの指令値を演算し、出力データを算出する。出力データを通信制御コントローラに転送するバッファ領域へ転送する。これらの一連の動作を制御プログラム1に設定された周期に従って実行する。
制御プログラム2の出力処理プログラム2の命令に従い、メインメモリ上から、制御プログラム2に関連づけされた、出力データを読出し、通信コントローラのバッファへ転送すると共に、通信コントローラが制御プログラム2に関連付けされた出力データを送信する時刻を指定する命令を発行する(3)。当該通信コントローラから送信される時刻は、通信コントローラにおける通信処理が制御プログラム1に関する出力データの通信と競合しないような時刻に設定される。
送信時刻の算出にあたっては、通信プログラムと協働し、通信コントローラにおける制御プログラム1に関する出力データの送信、入力データの受信が完了する時刻を算出する。通信経路長や送信するデータ量に基づいてあらかじめ決定しておき、フィールドネットワーク乃至はシステムバスを介した通信にかかる時刻を算出する。
制御プログラム1に関する出力データの送信、入力データの受信に関して、帯域が空く時刻をあらかじめ決めておいても良い。
通信コントローラは、受信した制御プログラム2の出力データについて、指定された時刻になると、フィールドバスコントローラ、システムバスコントローラを介して、外部の機器へ出力データを送信する(3’)。
通信コントローラは、フィールドネットワーク、システムバスを介した通信によって、外部の機器から制御プログラム2に関する入力データを受信する。受信した入力データをバッファから、メインメモリ上の通信バッファへ送信する(4’)。通信コントローラからの送信が完了すると、入力処理プログラム1の命令に従い、メインメモリ上の通信バッファから、演算領域へコピーする処理を実行する(4)。
ユーザプログラム2の命令に従い、マイクロプロセッサのコア2はユーザプログラム2の作業領域に格納された入力データを用いてシーケンス演算を行い、出力データを通信バッファへ格納する処理を行う。また入力データを用いて演算を行い、出力されたモーション制御用データを算出する。算出されたモーション制御用データをモーション制御プログラムが作業を行う領域へ転送する。
モーション演算プログラム2の命令に従い、マイクロプロセッサのコア2は、モーション演算プログラム2を用いた演算を行い、制御プログラム2の制御周期に対するモータへの指令値を演算し、出力データを算出する。出力データを通信制御コントローラに転送するバッファ領域へ転送する。
図の例では、制御プログラム2を制御プログラム1が実行する周期の2倍の周期で実行する。この例に限らず、制御プログラム2を制御プログラム1の実行周期の複数倍で実行しても良いし、同じ周期で実行しても良い。
このように構成することにより、複数の制御プログラムを並列で実行させた場合であっても、通信コントローラにおける通信の競合を回避することができる。制御プログラム1における通信処理を優先的に実行することができ、入力データの取り込みから出力データの送信までの一連の周期の時間をさらに短縮させることが可能となる。
ユーザにおいては、制御目的に応じて短周期で実行させたい制御プログラムについては制御プログラム1として設定し、長周期でも実行可能な制御プログラム2として設定することにより、通信処理を意識せず、制御目的に合わせたプログラムの作成が可能となる。
<実施の形態2>
図9は、制御プログラム2の実行にあたり、フレームを分割して送信する例を説明する図である。所定の実行周期の到来が検知されると、スケジューラプログラムは、制御プログラム1、制御プログラム2をそれぞれコア1及びコア2で並列して実行を開始させる。制御プログラム1に実行に関しては、実施の形態1と同様であるため、説明を繰り返さない。
制御プログラム2において、フィールドネットワーク、システムバスを介した機器が多数の場合は、フィールドネットワーク、システムバスを介した通信フレーム(データテレグラムとも称す)に収まりきらない場合がある。この場合は、出力処理プログラムの命令に従い、通信プログラムと協働し、メインメモリ上から制御プログラム2に関連づけされた出力データを読出し、2つのフレームに分割し、それぞれのフレームを通信コントローラのバッファメモリに転送する。また、通信コントローラに対してそれぞれのフレームについて送信時刻を指定する命令を送信する処理を行う。
通信コントローラから、制御プログラム2に関連する、出力データを分割した時刻になると通信コントローラから送信する。
送信時刻の算出にあたっては、通信プログラムと協働し、制御プログラム1の通信を妨げないような時刻に設定される。
具体的には、設定されている制御プログラム1の実行周期から帯域が空く時刻の特定、ケーブルの総延長に応じて必要となる伝搬遅延時間の特定、送信するフレームの送信に必要な時刻の特定等を行って時刻を設定する。
通信コントローラは、フレーム(1)(ここで、括弧内の数字は、図中では丸付数字を示している。以下同様である。)を送信する時刻になると、フィールドネットワーク、システムバスを介して、フレームを送信する。具体的には出力データをフィールドネットワークに接続されている外部の機器に送信し、外部の機器からの入力データを通信コントローラのバッファへ格納する。
通信コントローラは、フレーム(2)を分割される時刻になると、フィールドネットワーク、システムバスを介して、フレームを送信する。具体的には出力データをフィールドネットワークに接続されている外部の機器に送信し、外部の機器からの入力データを通信コントローラのバッファへ格納する。全ての入力データが通信コントローラバッファに受信されると、通信コントローラは、メインメモリ上の通信バッファへ転送する。
入力処理プログラムの命令に従い、メインメモリ上の通信バッファから、ユーザプログラム2の作業領域へ転送する。
ユーザプログラム2の命令に従い、プロセッサのコア2はユーザプログラム2の作業領域に格納された入力データを用いてシーケンス演算を行い、出力データを通信バッファへ格納する処理を行う。また入力データを用いて演算を行い、出力されたモーション制御用データを算出する。算出されたモーション制御用データをモーション制御プログラムが作業を行う領域へ転送する。
モーション演算プログラム2の命令に従い、マイクロプロセッサのコア2は、モーション演算プログラム2を用いた演算を行い、制御プログラム2の制御周期に対するモータへの指令値を演算し、出力データを算出する。出力データを通信制御コントローラに転送するバッファ領域へ転送する。
1、8 制御装置
14、53 IOユニット
122、142 DMA制御回路
210、220 システムプログラム
214 出力処理プログラム
216 入力処理プログラム
230 制御プログラム
234 モーション演算プログラム
236 ユーザプログラム

Claims (4)

  1. ネットワークを介して接続された装置に対して、演算した結果を出力することで制御を行う制御装置であって、
    マイクロプロセッサと、
    複数の制御プログラム及びシステムプログラムとの記憶に用いられるメモリと、
    前記ネットワークとの通信インターフェースとして動作する通信コントローラとを備え、
    前記システムプログラムは、前記マイクロプロセッサに前記制御プログラムを実行させるタイミングを制御するスケジューラプログラムを含み
    前記複数の制御プログラムは、優先度にしたがって実行される制御プログラムおよび定周期で実行される制御プログラムを含んでおり、前記通信コントローラに対して、前記ネットワークを介して接続されている前記装置に前記演算した結果を送信させる通信命令を発行し
    前記マイクロプロセッサは、前記複数の制御プログラムを並列に実行するように構成され、
    前記スケジューラプログラムは、前記複数の制御プログラムの実行優先度、実行周期にしたがって、前記マイクロプロセッサに前記制御プログラムを実行させるタイミングを制御し、並列に実行される前記複数の制御プログラムに含まれる通信命令の実行にあたり、前記通信コントローラにおける通信処理が競合しないようにマイクロプロセッサに通信命令を発行させる、制御装置。
  2. 前記複数の制御プログラムは、前記通信コントローラが前記演算した結果を送信する時刻を指定する命令を発行する、請求項1に記載の制御装置。
  3. 前記複数の制御プログラムの1つは、前記通信コントローラが他の制御プログラムにて演算した結果を送信するよう指定された時刻と通信が競合しないような時刻を、自身に関連付けされた前記演算した結果を送信する時刻として指定した命令を発行する、請求項2に記載の制御装置。
  4. 前記複数の制御プログラムの1つが前記通信コントローラに対して前記演算した結果を送信するよう指定する時刻は、前記通信コントローラが他の制御プログラムにて演算した結果の送信を完了する時刻、および前記ネットワークを介して入力データの受信を完了する時刻に基づいて指定される、請求項3に記載の制御装置。
JP2015074630A 2015-03-31 2015-03-31 制御装置 Active JP6488830B2 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2015074630A JP6488830B2 (ja) 2015-03-31 2015-03-31 制御装置
CN201510811827.5A CN106020008B (zh) 2015-03-31 2015-11-20 控制装置
EP15196274.3A EP3076297A3 (en) 2015-03-31 2015-11-25 Controller
US14/951,581 US10162673B2 (en) 2015-03-31 2015-11-25 Controller preventing communication collisions between parallel control programs

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2015074630A JP6488830B2 (ja) 2015-03-31 2015-03-31 制御装置

Publications (2)

Publication Number Publication Date
JP2016194830A JP2016194830A (ja) 2016-11-17
JP6488830B2 true JP6488830B2 (ja) 2019-03-27

Family

ID=54843593

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2015074630A Active JP6488830B2 (ja) 2015-03-31 2015-03-31 制御装置

Country Status (4)

Country Link
US (1) US10162673B2 (ja)
EP (1) EP3076297A3 (ja)
JP (1) JP6488830B2 (ja)
CN (1) CN106020008B (ja)

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
LU93299B1 (de) * 2016-11-10 2018-06-13 Phoenix Contact Gmbh & Co Kg Intellectual Property Licenses & Standards Ablaufsteuerung von Programmmodulen
EP3439254B1 (en) * 2017-08-01 2021-10-06 Schneider Electric Industries SAS A multiport device
JP6911791B2 (ja) * 2018-02-14 2021-07-28 オムロン株式会社 制御装置、制御システム、制御方法、および、制御プログラム
JP6981290B2 (ja) * 2018-02-14 2021-12-15 オムロン株式会社 スレーブ装置、制御システム、レスポンスデータの通信方法、および、レスポンスデータの通信プログラム
JP7059673B2 (ja) * 2018-02-14 2022-04-26 オムロン株式会社 制御装置、制御システム、制御方法、および、制御プログラム
JP6927089B2 (ja) * 2018-03-05 2021-08-25 オムロン株式会社 制御装置、システムプログラム、制御方法
JP6787951B2 (ja) * 2018-06-05 2020-11-18 ファナック株式会社 数値制御装置
JP7141905B2 (ja) * 2018-10-12 2022-09-26 株式会社日立産機システム コントロール装置及びコントロール方法
EP3693816A1 (en) * 2019-02-11 2020-08-12 Siemens Aktiengesellschaft System for validation of a control program
CN113424115B (zh) * 2019-02-14 2024-06-18 三菱电机株式会社 控制系统、可编程逻辑控制器、方法及记录介质
JP7230703B2 (ja) * 2019-06-20 2023-03-01 オムロン株式会社 制御装置
WO2021179222A1 (zh) * 2020-03-11 2021-09-16 深圳市大疆创新科技有限公司 一种调度装置、调度方法、加速系统及无人机

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7103646B1 (en) * 1998-08-07 2006-09-05 Hitachi, Ltd. Distributed control system and information processing system
JP4097891B2 (ja) 2000-11-27 2008-06-11 三菱電機株式会社 Ieee1394を用いた同期システム
US20030105799A1 (en) * 2001-12-03 2003-06-05 Avaz Networks, Inc. Distributed processing architecture with scalable processing layers
JP4876138B2 (ja) * 2009-03-24 2012-02-15 株式会社日立産機システム 制御用計算機および制御システム
JP4877423B1 (ja) * 2011-03-15 2012-02-15 オムロン株式会社 Plcのcpuユニット、plc用システムプログラムおよびplc用システムプログラムを格納した記録媒体
JP4894961B1 (ja) * 2011-03-15 2012-03-14 オムロン株式会社 Plcのcpuユニット、plc用システムプログラムおよびplc用システムプログラムを格納した記録媒体
JP4877424B1 (ja) * 2011-03-15 2012-02-15 オムロン株式会社 Plcのcpuユニット、plc用のシステムプログラムおよびplc用のシステムプログラムを格納した記録媒体
JP4957853B1 (ja) * 2011-03-15 2012-06-20 オムロン株式会社 Plcのcpuユニット、plc用のシステムプログラムおよびplc用のシステムプログラムを格納した記録媒体
US8706262B2 (en) 2011-03-15 2014-04-22 Omron Corporation CPU unit of PLC, system program for PLC, and recording medium storing system program for PLC
JP4752983B1 (ja) * 2011-03-15 2011-08-17 オムロン株式会社 Plcのcpuユニット、plc用のシステムプログラムおよびplc用のシステムプログラムを格納した記録媒体
EP2946254B1 (de) * 2013-04-16 2017-06-21 Siemens Aktiengesellschaft Speicherprogrammierbare steuerung mit geringer latenzzeit

Also Published As

Publication number Publication date
CN106020008A (zh) 2016-10-12
EP3076297A2 (en) 2016-10-05
US20160292004A1 (en) 2016-10-06
US10162673B2 (en) 2018-12-25
CN106020008B (zh) 2019-06-14
EP3076297A3 (en) 2016-10-26
JP2016194830A (ja) 2016-11-17

Similar Documents

Publication Publication Date Title
JP6488830B2 (ja) 制御装置
JP6540166B2 (ja) 制御装置
JP4894961B1 (ja) Plcのcpuユニット、plc用システムプログラムおよびplc用システムプログラムを格納した記録媒体
JP4752984B1 (ja) Plcのcpuユニット、plc用のシステムプログラムおよびplc用のシステムプログラムを格納した記録媒体
JP4807475B1 (ja) 演算ユニット、出力制御方法、およびプログラム
JP4905597B1 (ja) コントローラサポート装置、その装置において実行されるためのコントローラサポートプログラム、およびそのプログラムを格納する記録媒体
JP6409557B2 (ja) 制御装置、コントローラ・システム、出力制御方法、およびプログラム
JP2016194831A (ja) 制御装置
JP6729746B2 (ja) 制御装置
US8977534B2 (en) Controller support apparatus, controller support program executed on the apparatus, storage medium storing the program, and method of estimating execution time of control program
US8504176B2 (en) CPU unit of PLC, system program for PLC, and recording medium storing system program for PLC
JP6299064B2 (ja) 制御装置、制御方法、およびプログラム
JP2018129923A (ja) 制御システム、およびパルス出力装置
JP2012194669A (ja) コントローラサポート装置、その装置において実行されるためのコントローラサポートプログラム、そのプログラムを格納した記録媒体、および、制御プログラムの実行時間を推定する方法
US9568905B2 (en) CPU of PLC, system program for PLC, and recording medium storing system program for PLC
CN111095138B (zh) 控制装置、控制装置的控制方法、信息处理程序及记录介质
JP7056395B2 (ja) 制御装置およびその制御方法
JP2012194955A (ja) 支援装置、表示制御方法、およびプログラム
JP2020071520A (ja) コントローラおよびコントローラの備える通信制御部の制御方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20170804

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20180523

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20180605

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20180803

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20190129

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20190211

R150 Certificate of patent or registration of utility model

Ref document number: 6488830

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150