JP6473997B2

JP6473997B2 - Inverter device, electromagnetic induction heating device, and image forming device

Info

Publication number: JP6473997B2
Application number: JP2015042332A
Authority: JP
Inventors: 慎一郎伊達; 一海瀬口
Original assignee: Panasonic Intellectual Property Management Co Ltd
Current assignee: Panasonic Intellectual Property Management Co Ltd
Priority date: 2015-03-04
Filing date: 2015-03-04
Publication date: 2019-02-27
Anticipated expiration: 2035-03-04
Also published as: JP2016163486A

Description

本発明は、プリンタ等の画像形成装置の定着器の電磁誘導加熱に使用されるインバータ装置、電磁誘導加熱装置及びそれを備えた画像形成装置に関する。 The present invention relates to an inverter device used for electromagnetic induction heating of a fixing device of an image forming apparatus such as a printer, an electromagnetic induction heating device, and an image forming apparatus including the same.

特許文献１は、インバータ装置のスイッチング回路として、第１のスイッチング素子と第２のスイッチング素子を並列に接続すると共に、第２のスイッチング素子を第１のスイッチング素子よりも遅れてオン動作させ、第１のスイッチング素子を第２のスイッチング素子よりも遅れてオフ動作させる回路を開示している。 In Patent Document 1, as a switching circuit of an inverter device, a first switching element and a second switching element are connected in parallel, and the second switching element is turned on later than the first switching element. A circuit is disclosed in which one switching element is turned off later than the second switching element.

特開２０１３−１１５８５５号公報JP 2013-115855 A

プリンタなどの画像形成装置に搭載される定着器を過熱する技術として、コイルに高周波電流を流して定着器を過熱する電磁誘導過熱方式がある。従来の電磁誘導加熱方式では２０ｋＨｚ〜５０ｋＨｚ程度の高周波電流を用いて定着器を加熱していたが、加熱される定着器の種類によっては、２０ｋＨｚ〜５０ｋＨｚより高い周波数の電流を用いて加熱した方が効率的な場合がある。しかしながら、従来のインバータ装置のスイッチング回路では、スイッチング素子の特性によっては、スイッチング周波数を高くするにつれてスイッチングに追従できなくなるという課題があった。 As a technique for overheating a fixing device mounted on an image forming apparatus such as a printer, there is an electromagnetic induction overheating method in which a high-frequency current is supplied to a coil to heat the fixing device. In the conventional electromagnetic induction heating method, the fixing device is heated using a high-frequency current of about 20 kHz to 50 kHz. However, depending on the type of the fixing device to be heated, the fixing device is heated using a current having a frequency higher than 20 kHz to 50 kHz. May be efficient. However, in the switching circuit of the conventional inverter device, there is a problem that depending on the characteristics of the switching element, switching cannot be followed as the switching frequency is increased.

本発明は、上記課題に鑑みてなされたものであり、より高いスイッチング周波数に追従可能なインバータ装置、電磁誘導加熱装置およびそれを用いた画像形成装置を提供することを目的とする。 SUMMARY An advantage of some aspects of the invention is that it provides an inverter device, an electromagnetic induction heating device, and an image forming apparatus using the same that can follow a higher switching frequency.

上記課題を解決するために、本発明は、第１のスイッチング素子と、前記第１のスイッチング素子と並列に接続される第２のスイッチング素子と、前記第１のスイッチング素子を駆動する第１の駆動回路と、前記第２のスイッチング素子を駆動する第２の駆動回路と、前記第１のスイッチング素子を、前記第１の駆動回路を介してスイッチングさせると共に、前記第２のスイッチング素子を、前記第２の駆動回路を介して前記第１のスイッチング素子と異なる位相でスイッチングさせる制御回路と、を備えたインバータ装置とした。 In order to solve the above-described problems, the present invention provides a first switching element, a second switching element connected in parallel with the first switching element, and a first driving the first switching element. A driving circuit; a second driving circuit that drives the second switching element; and the first switching element is switched via the first driving circuit, and the second switching element is The inverter device includes a control circuit that performs switching with a phase different from that of the first switching element via a second drive circuit.

本発明によれば、第１のスイッチング素子のスイッチングの位相と第２のスイッチング素子のスイッチングの位相を異ならせているので、第１および第２のスイッチング素子の個別のスイッチング周波数よりも高い周波数を有する合成した電流を用いて定着器を加熱するためのコイルを駆動させることができる。 According to the present invention, since the switching phase of the first switching element is different from the switching phase of the second switching element, a frequency higher than the individual switching frequency of the first and second switching elements is set. The synthesized current can be used to drive a coil for heating the fuser.

インバータ装置のブロック図Inverter block diagram インバータ装置のブロック図Inverter block diagram インバータ装置のブロック図Inverter block diagram ＯＲ回路へ入力される制御信号を示す図The figure which shows the control signal input into OR circuit インバータ装置のＣＰＵの動作フローチャートOperation flowchart of CPU of inverter device インバータ装置のブロック図Inverter block diagram インバータ装置のブロック図Inverter block diagram ＡＮＤ回路へ入力される制御信号を示す図The figure which shows the control signal input into AND circuit スイッチング周波数とＯＮデューティ比の関係図Relationship diagram between switching frequency and ON duty ratio

以下、図面に基づいて、本発明に係る実施の形態について説明する。 Hereinafter, embodiments of the present invention will be described with reference to the drawings.

図１は、インバータ装置１００のブロック図である。インバータ装置１００は、主として、被加熱体１１５（ベルトやローラーなど）の加熱に用いられる磁界を発生させるコイル１０１、コイル１０１に供給する高周波電流を発生させるスイッチング素子１０３Ａ、１０３Ｂおよびスイッチング素子１０３Ａ、１０３Ｂを制御する制御部１１０を有する。コイル１０１は、共振用のコンデンサ１０２が並列接続されておりＬＣ共振回路を構成している。 FIG. 1 is a block diagram of the inverter device 100. The inverter device 100 mainly includes a coil 101 that generates a magnetic field used for heating an object to be heated 115 (such as a belt and a roller), switching elements 103A and 103B that generate a high-frequency current to be supplied to the coil 101, and switching elements 103A and 103B. It has control part 110 which controls. The coil 101 is connected to a resonance capacitor 102 in parallel to form an LC resonance circuit.

整流回路１０６は、ＡＣ（Alternative Current）電源１０９からの交流電流を直流電流に整流する。スイッチング素子１０３Ａおよびスイッチング素子１０３Ｂは並列に接続されており、整流回路１０６で整流された後にスイッチングを行ってコイル１０１へ供給する高周波電流を発生させる。駆動回路１０４Ａ、１０４Ｂは、それぞれＣＰＵ（Central Processing Unit）１１２から制御信号１、２に基づいて、スイッチング素子１０３Ａ、１０３Ｂをスイッチングさせる駆動電圧（パルス信号）を発生させる。ＣＰＵ１１２によるスイッチング素子１０３Ａ、１０３Ｂのスイッチング制御の詳細については後述する。なお、スイッチング素子１０３Ａ、１０３Ｂとしては、ＩＧＢＴ（Insulated Gate Bipolar Transistor）等の素子を用いることができる。ダイオード１０５Ａ、１０５Ｂは、共振電流の流れを作るために設けられる。 The rectifier circuit 106 rectifies an alternating current from an AC (Alternative Current) power supply 109 into a direct current. The switching element 103A and the switching element 103B are connected in parallel, and after being rectified by the rectifier circuit 106, switching is performed to generate a high-frequency current to be supplied to the coil 101. The drive circuits 104A and 104B generate drive voltages (pulse signals) for switching the switching elements 103A and 103B based on control signals 1 and 2 from a CPU (Central Processing Unit) 112, respectively. Details of the switching control of the switching elements 103A and 103B by the CPU 112 will be described later. In addition, as switching elements 103A and 103B, elements such as IGBT (Insulated Gate Bipolar Transistor) can be used. The diodes 105A and 105B are provided to create a resonance current flow.

電流検出部１０７は、インバータ装置１００へ入力される電流値を検出する。電圧検出部１０８は、インバータ装置１００へ入力される電圧値を検出する。制御部１１０は、電流検出部１０７および電圧検出部１０８からのアナログ出力（検出された電流値および電圧値）をそれぞれデジタル量に変換してＣＰＵ１１２へ伝えるＡ／Ｄ変換部１１１と、所定の処理プログラムおよびデータを用いてインバータ装置１００の動作を統括的に制御するＣＰＵ１１２と、ＣＰＵ１１２が実行する処理プログラムや処理に必要なデータを記憶するＲＯＭ（Read Only Memory）１１３と、ＣＰＵ１１２のデータ処理においてワークエリアとして機能するＲＡＭ（Random Access Memory）１１４を有する。 The current detection unit 107 detects a current value input to the inverter device 100. The voltage detection unit 108 detects a voltage value input to the inverter device 100. The control unit 110 converts an analog output (detected current value and voltage value) from the current detection unit 107 and the voltage detection unit 108 into digital quantities and transmits them to the CPU 112, and a predetermined process. A CPU 112 that centrally controls the operation of the inverter device 100 using programs and data, a ROM (Read Only Memory) 113 that stores processing programs executed by the CPU 112 and data necessary for processing, and a work in the data processing of the CPU 112 A RAM (Random Access Memory) 114 that functions as an area is included.

ＣＰＵ１１２は、コイル１０１に供給すべき電力（電流検出部１０７によって検出された電流値および電圧検出部１０８によって検出された電圧値からの算出値に基づく）に応じてスイッチング素子１０３Ａ、１０３Ｂの動作を制御する。 The CPU 112 operates the switching elements 103A and 103B in accordance with the power to be supplied to the coil 101 (based on a calculated value from the current value detected by the current detection unit 107 and the voltage value detected by the voltage detection unit 108). Control.

次に、ＣＰＵ１１２によるスイッチング素子１０３Ａ、１０３Ｂのスイッチング制御の詳細について説明を行う。ＣＰＵ１１２から送出される制御信号１、２は、図１に示す様に、所定の周波数（例えば、３０ｋＨｚ）を有するパルス信号である。また、制御信号１，２は互いに位相が１８０°シフトしている。すなわち、制御信号１は、制御信号２のパルスがＯＦＦになる区間内においてパルスがＯＮになり、制御信号２は、制御信号１のパルスがＯＦＦになる区間内においてパルスがＯＮになる。 Next, details of switching control of the switching elements 103A and 103B by the CPU 112 will be described. The control signals 1 and 2 sent from the CPU 112 are pulse signals having a predetermined frequency (for example, 30 kHz) as shown in FIG. Control signals 1 and 2 are mutually shifted in phase by 180 °. That is, the pulse of the control signal 1 is turned on in a section in which the pulse of the control signal 2 is turned off, and the pulse of the control signal 2 is turned on in a section in which the pulse of the control signal 1 is turned off.

駆動回路１０４Ａは、制御信号１を受信すると、制御信号１のパルスがＯＮになるタイミングでスイッチング動作のための駆動電圧をスイッチング素子１０３Ａへ出力する。したがって、制御信号１が周波数３０ｋＨｚのパルス信号の場合、駆動回路１０４Ａは３０ｋＨｚの周波数でスイッチング素子１０３ＡをＯＮ／ＯＦＦ動作させることになる。 When receiving the control signal 1, the driving circuit 104A outputs a driving voltage for the switching operation to the switching element 103A at a timing when the pulse of the control signal 1 is turned ON. Therefore, when the control signal 1 is a pulse signal having a frequency of 30 kHz, the drive circuit 104A performs the ON / OFF operation of the switching element 103A at a frequency of 30 kHz.

同様に、駆動回路１０４Ｂは、制御信号２を受信すると、制御信号２のパルスがＯＮになるタイミングでスイッチング動作のための駆動電圧をスイッチング素子１０３Ｂへ出力する。したがって、制御信号２が周波数３０ｋＨｚのパルス信号の場合、駆動回路１０４Ｂは３０ｋＨｚの周波数でスイッチング素子１０３ＢをＯＮ／ＯＦＦ動作させることになる。ただし、制御信号２は、制御信号１に対して位相が１８０°シフトしたパルスを有するので、スイッチング素子１０３Ｂのスイッチングの位相もスイッチング素子１０３Ａのスイッチングに対して１８０°シフトしている。すなわち、スイッチング素子１０３Ａとスイッチング素子１０３Ｂは、交互にＯＮ／ＯＦＦを繰り返す。 Similarly, when receiving the control signal 2, the drive circuit 104B outputs a drive voltage for the switching operation to the switching element 103B at the timing when the pulse of the control signal 2 is turned on. Therefore, when the control signal 2 is a pulse signal having a frequency of 30 kHz, the drive circuit 104B performs the ON / OFF operation of the switching element 103B at a frequency of 30 kHz. However, since the control signal 2 has a pulse whose phase is shifted by 180 ° with respect to the control signal 1, the switching phase of the switching element 103B is also shifted by 180 ° with respect to the switching of the switching element 103A. That is, the switching element 103A and the switching element 103B repeat ON / OFF alternately.

整流回路１０６で整流後は、スイッチング素子１０３Ａおよびスイッチング素子１０３Ｂのスイッチングによって、３０ｋＨｚの周波数を有する高周波電流となる。ただし、スイッチング素子１０３Ａとスイッチング素子１０３Ｂのスイッチングの位相は１８０°シフトしているので、スイッチング素子１０３Ｂによってスイッチングされた高周波電流の位相は、スイッチング素子１０３Ａによってスイッチングされた高周波電流に比べて１８０°シフトしている。 After rectification by the rectifier circuit 106, a high-frequency current having a frequency of 30 kHz is generated by switching of the switching element 103A and the switching element 103B. However, since the switching phase of the switching element 103A and the switching element 103B is shifted by 180 °, the phase of the high-frequency current switched by the switching element 103B is shifted by 180 ° compared to the high-frequency current switched by the switching element 103A. doing.

スイッチング素子１０３Ａ、１０３Ｂから出力された２つの高周波電流は、コイル１０１およびコンデンサ１０２から構成されるＬＣ共振回路の手前にある結線において合成される。このとき、２つの高周波電流は互いに位相が１８０°シフトしているので、合成されると６０ｋＨｚの周波数を有する高周波電流となる。 The two high-frequency currents output from the switching elements 103A and 103B are combined in a connection before the LC resonance circuit including the coil 101 and the capacitor 102. At this time, the phase of the two high-frequency currents is shifted by 180 °, so that when combined, a high-frequency current having a frequency of 60 kHz is obtained.

このように、スイッチング素子１０３Ａ、１０３Ｂを並列に接続し、スイッチングの位相を互いにずらすことによって、スイッチング素子１０３Ａ、１０３Ｂのスイッチング周波数よりも高い周波数を有する高周波電流を生成することが可能になる。 In this way, by connecting the switching elements 103A and 103B in parallel and shifting the switching phases from each other, it is possible to generate a high-frequency current having a frequency higher than the switching frequency of the switching elements 103A and 103B.

したがって、実施の形態１のインバータ装置１００によれば、高いスイッチング周波数（例えば、６０ｋＨｚ）で駆動可能な高価なスイッチング素子を使用しなくても、ＩＧＢＴ等の安価なスイッチング素子を組み合わせて使用することによって、スイッチング周波数よりも高い周波数を有する高周波電流を生成することが可能となり、製品コスト上の利点がある。 Therefore, according to the inverter device 100 of the first embodiment, an inexpensive switching element such as an IGBT is used in combination without using an expensive switching element that can be driven at a high switching frequency (for example, 60 kHz). This makes it possible to generate a high-frequency current having a frequency higher than the switching frequency, which is advantageous in terms of product cost.

図２は、インバータ装置２００のブロック図である。図２において、図１と共通する部分については、図１と同じ符号を付している。インバータ装置２００とインバータ装置１００との主な相違点は、インバータ装置２００が論理回路２０１を有する点である。なお、インバータ装置２００において、ＣＰＵ１１２および論理回路２０１以外の部分については、インバータ装置１００と機能および動作が共通するので、基本的には説明を省略する。 FIG. 2 is a block diagram of the inverter device 200. In FIG. 2, the same reference numerals as those in FIG. The main difference between the inverter device 200 and the inverter device 100 is that the inverter device 200 has a logic circuit 201. In the inverter device 200, since the functions and operations of the portions other than the CPU 112 and the logic circuit 201 are the same as those of the inverter device 100, the description thereof is basically omitted.

ＣＰＵ１１２は、論理回路２０１に対して制御信号３を送信する。この制御信号３は、所定の周波数（例えば、６０ｋＨｚ）を有するパルス信号である。論理回路２０１は、６０ｋＨｚの制御信号を３０ｋＨｚの周波数を有する２つの制御信号４、５（いずれもパルス信号）に分離する。また、制御信号４，５は互いに位相が１８０°シフトしている。すなわち、制御信号４は、制御信号５のパルスがＯＦＦになる区間内においてパルスがＯＮになり、制御信号５は、制御信号４のパルスがＯＦＦになる区間内においてパルスがＯＮになる。 The CPU 112 transmits a control signal 3 to the logic circuit 201. The control signal 3 is a pulse signal having a predetermined frequency (for example, 60 kHz). The logic circuit 201 separates the 60 kHz control signal into two control signals 4 and 5 (both pulse signals) having a frequency of 30 kHz. Further, the phases of the control signals 4 and 5 are mutually shifted by 180 °. That is, the pulse of the control signal 4 is turned on in a section in which the pulse of the control signal 5 is turned off, and the pulse of the control signal 5 is turned on in a section in which the pulse of the control signal 4 is turned off.

駆動回路１０４Ａは、制御信号４を受信すると、制御信号４のパルスがＯＮになるタイミングでスイッチング動作のための駆動電圧をスイッチング素子１０３Ａへ出力する。したがって、制御信号４が周波数３０ｋＨｚのパルス信号の場合、駆動回路１０４Ａは３０ｋＨｚの周波数でスイッチング素子１０３ＡをＯＮ／ＯＦＦ動作させることになる。 When receiving the control signal 4, the drive circuit 104A outputs a drive voltage for the switching operation to the switching element 103A at the timing when the pulse of the control signal 4 is turned ON. Therefore, when the control signal 4 is a pulse signal having a frequency of 30 kHz, the drive circuit 104A turns on / off the switching element 103A at a frequency of 30 kHz.

同様に、駆動回路１０４Ｂは、制御信号５を受信すると、制御信号５のパルスがＯＮになるタイミングでスイッチング動作のための駆動電圧をスイッチング素子１０３Ｂへ出力する。したがって、制御信号５が周波数３０ｋＨｚのパルス信号の場合、駆動回路１０４Ｂは３０ｋＨｚの周波数でスイッチング素子１０３ＢをＯＮ／ＯＦＦ動作させることになる。ただし、制御信号５は、制御信号４に対して位相が１８０°シフトしたパルスを有するので、スイッチング素子１０３Ｂのスイッチングの位相もスイッチング素子１０３Ａのスイッチングに対して１８０°シフトしている。すなわち、スイッチング素子１０３Ａとスイッチング素子１０３Ｂは、交互にＯＮ／ＯＦＦを繰り返す。 Similarly, when receiving the control signal 5, the drive circuit 104B outputs a drive voltage for the switching operation to the switching element 103B at a timing when the pulse of the control signal 5 is turned ON. Therefore, when the control signal 5 is a pulse signal having a frequency of 30 kHz, the drive circuit 104B performs the ON / OFF operation of the switching element 103B at a frequency of 30 kHz. However, since the control signal 5 has a pulse whose phase is shifted by 180 ° with respect to the control signal 4, the switching phase of the switching element 103B is also shifted by 180 ° with respect to the switching of the switching element 103A. That is, the switching element 103A and the switching element 103B repeat ON / OFF alternately.

また、論理回路２０１を用いて制御信号３を制御信号３よりも周波数の低い２つの制御信号４、５に分離することによって、ＣＰＵ１１２で周波数の高い制御信号を出力する場合でも、ＩＧＢＴ等の安価なスイッチング素子を用いて、スイッチング周波数よりも高い周波数を有する高周波電流を生成することが可能となり、製品コスト上の利点がある。 Further, by separating the control signal 3 into two control signals 4 and 5 having a frequency lower than that of the control signal 3 using the logic circuit 201, even when the CPU 112 outputs a control signal having a high frequency, an inexpensive device such as an IGBT is used. It is possible to generate a high-frequency current having a frequency higher than the switching frequency by using a simple switching element, which is advantageous in terms of product cost.

図３は、インバータ装置３００のブロック図である。図３において、図１、２と共通する部分については、図１、２と同じ符号を付している。インバータ装置３００は、ＯＲ回路３０１を有する点を除いてはインバータ装置２００と同じ構成を有する。よって、インバータ装置３００において、インバータ装置２００と動作および機能が共通する部分については基本的に説明を省略する。 FIG. 3 is a block diagram of the inverter device 300. In FIG. 3, the same reference numerals as those in FIGS. The inverter device 300 has the same configuration as the inverter device 200 except that the inverter device 300 includes an OR circuit 301. Therefore, in the inverter apparatus 300, description is fundamentally abbreviate | omitted about the part which operation | movement and a function are common with the inverter apparatus 200. FIG.

ＯＲ回路３０１は、論理回路２０１から駆動回路１０４Ａへ送出される制御信号４と論理回路２０１から駆動回路１０４Ｂへ送出される制御信号５のＯＲ出力をＣＰＵ１１２へ送信する。図３に示す様に、制御信号４は分岐１からＯＲ回路３０１へ入力され、制御信号５は分岐２からＯＲ回路３０１へ入力される。 The OR circuit 301 transmits to the CPU 112 the OR output of the control signal 4 sent from the logic circuit 201 to the drive circuit 104A and the control signal 5 sent from the logic circuit 201 to the drive circuit 104B. As shown in FIG. 3, the control signal 4 is input from the branch 1 to the OR circuit 301, and the control signal 5 is input from the branch 2 to the OR circuit 301.

図４は、ＯＲ回路３０１へ入力される制御信号４、５を示す図である。ＯＲ回路３０１からのＯＲ出力の時間が長い場合は、スイッチング素子１０３Ａ、１０３ＢのスイッチングのＯＮタイミングが何らかの要因により重なっていることを意味している。２つのスイッチング素子１０３Ａ、１０３ＢのＯＮタイミングの重複が規定時間を超えると、スイッチング素子１０３Ａ、１０３ＢをＯＦＦにした直後に、スイッチング素子１０３Ａ、１０３Ｂにかかる電圧がスイッチング素子１０３Ａ、１０３Ｂの耐圧を超えて、スイッチング素子１０３Ａ、１０３Ｂが破壊するおそれがある。 FIG. 4 is a diagram showing the control signals 4 and 5 input to the OR circuit 301. When the OR output time from the OR circuit 301 is long, it means that the switching ON timings of the switching elements 103A and 103B overlap for some reason. When the ON timing overlap of the two switching elements 103A and 103B exceeds the specified time, immediately after the switching elements 103A and 103B are turned OFF, the voltage applied to the switching elements 103A and 103B exceeds the withstand voltage of the switching elements 103A and 103B. The switching elements 103A and 103B may be destroyed.

そこで、ＣＰＵ１１２は、ＯＲ回路３０１から送出されたＯＲ出力についてＯＮ時間の計測を行い、ＯＮ時間の計測値が規定時間（例えば、４０〜５０μｓｅｃ）を超えた場合は、ＣＰＵ１１２から制御信号３の送出を停止させ、論理回路２０１を経て制御信号４、５も停止させてスイッチング素子１０３Ａ、１０３Ｂのスイッチング動作を停止させ、スイッチング素子１０３Ａ、１０３Ｂを保護している。このように、ＯＲ回路３０１およびＣＰＵ１１２は、スイッチング素子１０３Ａ、１０３Ｂの保護回路として機能する。なお、ＯＮ時間の規定時間は、スイッチング素子１０３Ａ、１０３Ｂのスイッチング周波数に応じて変化する。 Therefore, the CPU 112 measures the ON time for the OR output sent from the OR circuit 301, and sends the control signal 3 from the CPU 112 when the measured value of the ON time exceeds a specified time (for example, 40 to 50 μsec). The control signals 4 and 5 are also stopped via the logic circuit 201 to stop the switching operation of the switching elements 103A and 103B, thereby protecting the switching elements 103A and 103B. Thus, the OR circuit 301 and the CPU 112 function as a protection circuit for the switching elements 103A and 103B. Note that the specified time of the ON time varies depending on the switching frequency of the switching elements 103A and 103B.

図５は、スイッチング素子１０３Ａ、１０３Ｂの保護を行う際のインバータ装置３００のＣＰＵ１１２の動作フローチャートを示す。まず、ＣＰＵ１１２は、ＯＲ回路３０１からのＯＲ出力がＯＮか否かを判断する（ステップＳ１０１）。ＯＲ出力がＯＦＦの場合（ステップＳ１０１：ＮＯ）、ＣＰＵ１１２はＯＲ出力のＯＮ時間の計測時間をゼロに設定する（ステップＳ１０３）。一方、ＯＲ出力がＯＮと判断された場合（ステップＳ１０１：ＹＥＳ）、ＣＰＵ１１２はＯＲ出力のＯＮ時間の計測を行う（ステップＳ１０２）。 FIG. 5 shows an operation flowchart of the CPU 112 of the inverter device 300 when the switching elements 103A and 103B are protected. First, the CPU 112 determines whether or not the OR output from the OR circuit 301 is ON (step S101). When the OR output is OFF (step S101: NO), the CPU 112 sets the measurement time of the ON time of the OR output to zero (step S103). On the other hand, when it is determined that the OR output is ON (step S101: YES), the CPU 112 measures the ON time of the OR output (step S102).

次に、ＣＰＵ１１２は、計測されたＯＲ出力のＯＮ時間が規定時間以上か否かを確認する（ステップＳ１０４）。計測されたＯＮ時間が規定時間未満の場合（ステップＳ１０４：ＮＯ）、ＣＰＵ１１２の動作フローはエンドに移行する。 Next, the CPU 112 checks whether or not the measured ON time of the OR output is equal to or longer than a specified time (step S104). When the measured ON time is less than the specified time (step S104: NO), the operation flow of the CPU 112 shifts to the end.

一方、計測されたＯＮ時間が規定時間以上の場合（ステップＳ１０４：ＹＥＳ）、ＣＰＵ１１２は、制御信号３の送出を停止して論理回路２０１を経て制御信号４、５の送出を停止する（ステップＳ１０５）。これにより、ＣＰＵ１１２は、スイッチング素子１０３Ａ、１０３ＢのＯＮタイミングが何らかの理由により重なった場合でも、ＯＮタイミングが規定時間を超える前にスイッチング素子１０３Ａ、１０３Ｂを停止することができるので、スイッチング素子１０３Ａ、１０３Ｂを保護することが可能になる。 On the other hand, when the measured ON time is equal to or longer than the specified time (step S104: YES), the CPU 112 stops sending the control signal 3 and stops sending the control signals 4 and 5 via the logic circuit 201 (step S105). ). Thus, even when the ON timings of the switching elements 103A and 103B overlap for some reason, the CPU 112 can stop the switching elements 103A and 103B before the ON timing exceeds the specified time, so that the switching elements 103A and 103B can be stopped. It becomes possible to protect.

次に、ＣＰＵ１１２は、インバータ装置３００のエラー処理を行う（ステップＳ１０６）。ここで、エラー処理とは、インバータ装置３００への電力の印加処理を停止させ、インバータ装置３００およびインバータ装置３００を搭載するプリンタ等の画像形成装置を停止状態に移行させる処理のことである。 Next, the CPU 112 performs error processing of the inverter device 300 (step S106). Here, the error process is a process of stopping the power application process to the inverter device 300 and shifting the inverter device 300 and an image forming apparatus such as a printer equipped with the inverter device 300 to a stopped state.

図６は、インバータ装置４００のブロック図を示す。図６において、図１〜３と共通する部分については、図１〜３と同じ符号を付している。インバータ装置４００は、ＡＮＤ回路４０１、スイッチング素子４０２Ａ、４０２Ｂおよび抵抗４０３Ａ、４０３Ｂを有する点を除いてはインバータ装置１００と同じ構成を有する。よって、インバータ装置４００において、インバータ装置１００と動作および機能が共通する部分については基本的に説明を省略する。 FIG. 6 shows a block diagram of the inverter device 400. In FIG. 6, the same reference numerals as those in FIGS. Inverter device 400 has the same configuration as inverter device 100 except that it includes AND circuit 401, switching elements 402A and 402B, and resistors 403A and 403B. Therefore, in the inverter device 400, the description of the portions that share the same operations and functions as those of the inverter device 100 is basically omitted.

ＡＮＤ回路４０１は、ＣＰＵ１１２から駆動回路１０４Ａへ送出される制御信号１とＣＰＵ１１２から駆動回路１０４Ｂへ送出される制御信号２のＡＮＤ出力をスイッチング素子４０２Ａ、４０２Ｂへ送信する。抵抗４０３Ａ、４０３Ｂは、ＡＮＤ回路４０１への入力信号をＨｉｇｈ状態に維持し、スイッチング素子４０２Ａ、４０２Ｂからの出力信号をＬｏｗ状態に維持する。これにより、ＡＮＤ回路４０１が自身のＡＮＤ出力によってショートすることを防ぐことができる。ＡＮＤ回路４０１、スイッチング素子４０２Ａおよび４０２Ｂによる信号処理の詳細については、図７に示すインバータ装置５００の説明と併せて後述する。 The AND circuit 401 transmits an AND output of the control signal 1 sent from the CPU 112 to the drive circuit 104A and the control signal 2 sent from the CPU 112 to the drive circuit 104B to the switching elements 402A and 402B. The resistors 403A and 403B maintain the input signal to the AND circuit 401 in the High state, and maintain the output signals from the switching elements 402A and 402B in the Low state. As a result, the AND circuit 401 can be prevented from being short-circuited by its AND output. Details of the signal processing by the AND circuit 401 and the switching elements 402A and 402B will be described later together with the description of the inverter device 500 shown in FIG.

図７は、インバータ装置５００のブロック図を示す。図７において、図１〜３および６と共通する部分については、図１〜３および６と同じ符号を付している。インバータ装置５００は、ＡＮＤ回路４０１、スイッチング素子４０２Ａ、４０２Ｂおよび抵抗４０３Ａ、４０３Ｂを有する点を除いてはインバータ装置２００と同じ構成を有する。よって、インバータ装置５００において、インバータ装置２００と動作および機能が共通する部分については基本的に説明を省略する。 FIG. 7 shows a block diagram of the inverter device 500. In FIG. 7, portions common to FIGS. 1 to 3 and 6 are denoted by the same reference numerals as FIGS. Inverter device 500 has the same configuration as inverter device 200 except that it includes AND circuit 401, switching elements 402A and 402B, and resistors 403A and 403B. Therefore, in the inverter apparatus 500, description is fundamentally abbreviate | omitted about the part which operation | movement and a function are common with the inverter apparatus 200. FIG.

ＡＮＤ回路４０１は、論理回路２０１から駆動回路１０４Ａへ送出される制御信号４と論理回路２０１から駆動回路１０４Ｂへ送出される制御信号５のＡＮＤ出力をスイッチング素子４０２Ａ、４０２Ｂへ送信する。抵抗４０３Ａ、４０３Ｂは、ＡＮＤ回路４０１への入力信号をＨｉｇｈ状態に維持し、スイッチング素子４０２Ａ、４０２Ｂからの出力信号をＬｏｗ状態に維持する。これにより、ＡＮＤ回路４０１が自身のＡＮＤ出力によってショートすることを防ぐことができる。図６と図７を比較すると、インバータ装置５００は、論理回路２０１から出力される制御信号４、５についてのＡＮＤ出力をスイッチング素子４０２Ａおよび４０２Ｂへ入力する点でインバータ装置４００と異なる。 The AND circuit 401 transmits the AND output of the control signal 4 sent from the logic circuit 201 to the drive circuit 104A and the control signal 5 sent from the logic circuit 201 to the drive circuit 104B to the switching elements 402A and 402B. The resistors 403A and 403B maintain the input signal to the AND circuit 401 in the High state, and maintain the output signals from the switching elements 402A and 402B in the Low state. As a result, the AND circuit 401 can be prevented from being short-circuited by its AND output. Comparing FIG. 6 and FIG. 7, the inverter device 500 differs from the inverter device 400 in that the AND output for the control signals 4 and 5 output from the logic circuit 201 is input to the switching elements 402A and 402B.

以下、制御信号１と制御信号４は、同じ周波数および同じ位相を有するパルス信号として説明を行う。また、制御信号２と制御信号５についても、同じ周波数および同じ位相（制御信号１、４とは１８０°異なる位相）を有するパルス信号として説明を行う。 Hereinafter, the control signal 1 and the control signal 4 will be described as pulse signals having the same frequency and the same phase. Further, the control signal 2 and the control signal 5 will be described as pulse signals having the same frequency and the same phase (phases different from the control signals 1 and 4 by 180 °).

図８は、ＡＮＤ回路４０１へ入力される制御信号１または４、および制御信号２または５を示す図である。ＡＮＤ回路４０１からのＡＮＤ出力がＯＮである場合は、スイッチング素子１０３Ａ、１０３ＢのスイッチングのＯＮタイミングが何らかの要因により重なっていることを意味している。２つのスイッチング素子１０３Ａ、１０３ＢのＯＮタイミングが重複し、その後もＯＮ時間が長く継続した場合、スイッチング素子１０３Ａ、１０３ＢをＯＦＦにした直後に、スイッチング素子１０３Ａ、１０３Ｂにかかる電圧がスイッチング素子１０３Ａ、１０３Ｂの耐圧を超えて、スイッチング素子１０３Ａ、１０３Ｂを破壊するおそれがある。 FIG. 8 is a diagram showing the control signal 1 or 4 and the control signal 2 or 5 input to the AND circuit 401. When the AND output from the AND circuit 401 is ON, it means that the switching ON timing of the switching elements 103A and 103B overlaps for some reason. When the ON timings of the two switching elements 103A and 103B overlap and the ON time continues for a long time, the voltage applied to the switching elements 103A and 103B immediately after the switching elements 103A and 103B are turned OFF There is a possibility that the switching elements 103A and 103B may be destroyed by exceeding the withstand voltage.

図６、７に示すインバータ装置４００、５００においては、駆動回路１０４Ａ、１０４Ｂに制御信号１または４、および制御信号２または５が入力される手前に分岐を設けてスイッチング素子４０２Ａ、４０２Ｂを配置している。したがって、スイッチング素子１０３Ａ、１０３ＢのスイッチングのＯＮタイミングが何らかの要因により重なってＡＮＤ回路４０１からＡＮＤ出力が送出された場合は、スイッチング素子４０２Ａおよび４０２ＢがＯＮになり、駆動回路１０４Ａ、１０４Ｂに制御信号１または４、制御信号２または５が入力されるのを防ぐことができる。したがって、インバータ装置４００、５００は、スイッチング素子１０３Ａ、１０３ＢのスイッチングのＯＮタイミングが重なった場合は、スイッチング素子１０３Ａ、１０３Ｂのスイッチング動作を停止することができ、その後に予見されるスイッチング素子１０３Ａ、１０３Ｂの破壊を未然に防止することができる。 In the inverter devices 400 and 500 shown in FIGS. 6 and 7, the switching elements 402A and 402B are arranged by providing a branch before the control signal 1 or 4 and the control signal 2 or 5 are input to the drive circuits 104A and 104B. ing. Accordingly, when the ON timing of switching of the switching elements 103A and 103B overlaps for some reason and the AND output is sent from the AND circuit 401, the switching elements 402A and 402B are turned ON, and the control signal 1 is sent to the drive circuits 104A and 104B. Alternatively, the control signal 2 or 5 can be prevented from being input. Therefore, the inverter devices 400 and 500 can stop the switching operation of the switching elements 103A and 103B when the switching ON timings of the switching elements 103A and 103B overlap with each other, and the switching elements 103A and 103B predicted thereafter are used. Can be prevented in advance.

インバータ装置４００、５００においては、スイッチング素子４０２Ａおよび４０２Ｂとして、ＦＥＴ（Field Effect Transistor）等の素子が用いられる。 In inverter devices 400 and 500, elements such as FET (Field Effect Transistor) are used as switching elements 402A and 402B.

図９は、スイッチング周波数とＯＮデューティ比の関係図である。ＯＮデューティ比とは、制御信号１、２、４または５における、パルスがＯＮになっている時間とスイッチング周期の比である。インバータ装置１００〜５００において、ＲＯＭ１１３は図９の関係図に対応する表データを記憶している。コイル１０１へ供給する高周波電流を変更する場合はスイッチング素子１０３Ａ、１０３Ｂのスイッチング周波数を変更するが、その際にコイルの特性に併せて共振が最適な状態で行われるように、ＣＰＵ１１２は、ＲＯＭ１１３に記憶された表データを参照して、変更したスイッチング周波数に対応するＯＮデューティ比となるように制御信号１〜５のパルス信号のパルス幅を制御する。 FIG. 9 is a relationship diagram between the switching frequency and the ON duty ratio. The ON duty ratio is the ratio of the time during which the pulse is ON in the control signal 1, 2, 4 or 5 to the switching cycle. In the inverter devices 100 to 500, the ROM 113 stores table data corresponding to the relationship diagram of FIG. When changing the high-frequency current supplied to the coil 101, the switching frequency of the switching elements 103A and 103B is changed. At this time, the CPU 112 stores in the ROM 113 so that resonance is performed in an optimum state in accordance with the characteristics of the coil. With reference to the stored table data, the pulse widths of the pulse signals of the control signals 1 to 5 are controlled so that the ON duty ratio corresponding to the changed switching frequency is obtained.

コイル１０１は、インバータ装置１００、２００、３００、４００および５００から出力された高周波電流が流れることによって磁界を発生する。画像形成装置のベルトやローラ等の被加熱体には、コイル１０１から発生した磁界によって渦電流が発生して、印刷に必要な発熱を行うことが可能になる。 The coil 101 generates a magnetic field when high-frequency current output from the inverter devices 100, 200, 300, 400, and 500 flows. An eddy current is generated in a heated object such as a belt or a roller of the image forming apparatus by a magnetic field generated from the coil 101, and heat generation necessary for printing can be performed.

なお、インバータ装置１００、２００、３００、４００および５００において、高周波電流を発生させるためのスイッチング素子の数は３つ以上でも良い。例えば、３つのスイッチング素子を用いて高周波電流を生成する場合、第２のスイッチング素子のスイッチング位相を第１のスイッチング素子のスイッチング位相に対して１２０°シフトさせ、第３のスイッチング素子のスイッチング位相を第２のスイッチング素子のスイッチング位相に対して１２０°シフトさせれば、各スイッチング素子のスイッチング周波数よりも高い周波数を有する高周波電流を生成することが可能である。 In inverter devices 100, 200, 300, 400 and 500, the number of switching elements for generating a high-frequency current may be three or more. For example, when generating a high-frequency current using three switching elements, the switching phase of the second switching element is shifted by 120 ° with respect to the switching phase of the first switching element, and the switching phase of the third switching element is changed. By shifting the switching phase of the second switching element by 120 °, it is possible to generate a high-frequency current having a frequency higher than the switching frequency of each switching element.

インバータ装置１００、２００、３００、４００および５００は、電磁誘導加熱装置や電磁誘導加熱方式を用いる画像形成装置に利用可能である。 The inverter devices 100, 200, 300, 400, and 500 can be used for an electromagnetic induction heating device or an image forming apparatus that uses an electromagnetic induction heating method.

１００、２００、３００、４００、５００インバータ装置
１０１コイル
１０２コンデンサ
１０３Ａ、１０３Ｂ、４０２Ａ、４０２Ｂスイッチング素子
１０４Ａ、１０４Ｂ駆動回路
１０５Ａ、１０５Ｂダイオード
１０６整流回路
１０７電流検出部
１０８電圧検出部
１０９ＡＣ電源
１１０制御部
１１１Ａ／Ｄ変換部
１１２ＣＰＵ
１１３ＲＯＭ
１１４ＲＡＭ
２０１論理回路
３０１ＯＲ回路
４０１ＡＮＤ回路 100, 200, 300, 400, 500 Inverter device 101 Coil 102 Capacitor 103A, 103B, 402A, 402B Switching element 104A, 104B Drive circuit 105A, 105B Diode 106 Rectifier circuit 107 Current detection unit 108 Voltage detection unit 109 AC power supply 110 Control unit 111 A / D converter 112 CPU
113 ROM
114 RAM
201 logic circuit 301 OR circuit 401 AND circuit

Claims

A first switching element;
A second switching element connected in parallel with the first switching element;
A first drive circuit for driving the first switching element;
A second drive circuit for driving the second switching element;
The first switching element is switched via the first drive circuit, and the second switching element is switched at a phase different from that of the first switching element via the second drive circuit. A control circuit;
A third control signal that is transmitted from the control circuit and that is a pulse signal having a predetermined frequency is converted into a fourth control signal and a fifth control signal that are pulse signals having a frequency lower than that of the third control signal. And a separation circuit for separating the
The first driving circuit applies a driving voltage for driving the first switching element to the first switching element based on the fourth control signal,
The second driving circuit is an inverter device that applies a driving voltage for driving the second switching element to the second switching element based on the fifth control signal .

The inverter device according to claim 1 , wherein the fourth control signal and the fifth control signal are further input, and an OR output of the fourth control signal and the fifth control signal is output. OR circuit to
The inverter circuit that stops the output of the third control signal when the ON time of the OR output has passed a predetermined time.

The inverter device according to claim 1 , further comprising:
An AND circuit that receives the fourth control signal and the fifth control signal and outputs an AND output of the fourth control signal and the fifth control signal;
A third switching element provided between the separation circuit and the first drive circuit and to which the AND output is input;
A fourth switching element provided between the separation circuit and the second drive circuit and receiving the AND output;
An inverter device comprising:

The inverter device according to any one of claims 1 to 3 ,
The control circuit is an inverter device that changes an ON duty ratio of the third control signal in accordance with a switching frequency of the first switching element and the second switching element.

A first switching element;
A second switching element connected in parallel with the first switching element;
A first drive circuit for driving the first switching element;
A second drive circuit for driving the second switching element;
The first switching element is switched via the first drive circuit, and the second switching element is switched at a phase different from that of the first switching element via the second drive circuit. A control circuit ,
The control circuit transmits a first control signal to the first drive circuit, and transmits a second control signal to the second drive circuit,
The first drive circuit applies a drive voltage for driving the first switching element to the first switching element based on the first control signal,
The second driving circuit applies a driving voltage for driving the second switching element to the second switching element based on the second control signal;
Furthermore,
An AND circuit that receives the first control signal and the second control signal and outputs an AND output of the first control signal and the second control signal;
A third switching element provided between the control circuit and the first drive circuit and receiving the AND output;
A fourth switching element provided between the control circuit and the second drive circuit and to which the AND output is input;
Inverter device equipped with.

An inverter device according to any one of claims 1 to 5 ;
An electromagnetic induction heating device comprising: a coil that generates a magnetic field using a high-frequency current output from the inverter device.

An electromagnetic induction heating device according to claim 6 ,
And an object to be heated that is heated by a magnetic field generated from the coil.