JP6467336B2 - 半導体素子の製造方法 - Google Patents

半導体素子の製造方法 Download PDF

Info

Publication number
JP6467336B2
JP6467336B2 JP2015240497A JP2015240497A JP6467336B2 JP 6467336 B2 JP6467336 B2 JP 6467336B2 JP 2015240497 A JP2015240497 A JP 2015240497A JP 2015240497 A JP2015240497 A JP 2015240497A JP 6467336 B2 JP6467336 B2 JP 6467336B2
Authority
JP
Japan
Prior art keywords
layer
material layer
etching
mesa
organic film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2015240497A
Other languages
English (en)
Other versions
JP2017107976A (ja
Inventor
好史 村本
好史 村本
史人 中島
史人 中島
圭穂 前田
圭穂 前田
広明 三条
広明 三条
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nippon Telegraph and Telephone Corp
Original Assignee
Nippon Telegraph and Telephone Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nippon Telegraph and Telephone Corp filed Critical Nippon Telegraph and Telephone Corp
Priority to JP2015240497A priority Critical patent/JP6467336B2/ja
Publication of JP2017107976A publication Critical patent/JP2017107976A/ja
Application granted granted Critical
Publication of JP6467336B2 publication Critical patent/JP6467336B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Landscapes

  • Weting (AREA)

Description

本発明は、半導体素子の製造方法に関し、特に材料によってエッチングレートの異なる選択ウェットエッチングを用いて素子のメサ形状を形成する半導体素子の製造方法に関する。
光信号を電気信号に変換する半導体受光素子の中でも、フォトダイオードや、発生したキャリアに高電界をかけ格子原子との衝突でイオン化し、キャリアの増倍機能をもたせるアバランシェフォトダイオードは、光通信の分野からセンシング、計測の分野まで幅広く用いられている。光通信の分野においては高速化・大容量化に向けて、センシングや計測の分野においてはTHz波領域での利用に向けて、受光素子には超高速な動作が求められている。
超高速動作が可能な半導体受光素子を実現するためには、発生したキャリアを高速に引き抜く必要があり、一般的に用いられているpinフォトダイオード(pin−PD)は光吸収層を薄くしてアンドープ層とすることで発生したキャリアが高電界でドリフトされることにより、高速動作を可能にするものである。
しかしながら、光吸収層を薄くすることはアンドープ層を薄くすることと等価であり、動作時に空乏化する厚さも薄くなり、素子の単位面積当たりの容量が増大してしまう。一方、光吸収層をpドーピング層とし、近接して光を吸収しないバンドギャップを有する材料をアンドープ層として動作時の空乏化領域にすることで、キャリアの走行時間を短くするために光吸収層を薄くしても、空乏層を薄くせずにすむ、いわゆる単一走行キャリアフォトダイオード(UTC−PD:Uni−Traveling−Carrier photo−diode)構造も開発されている(非特許文献1参照)。
上記の様な高速動作する受光素子では、素子容量を低減してCR時定数にともなう速度制限要因を抑えることも重要であり、接合容量及び寄生容量を低減するために面積の小さいハイメサ構造とすることが一般的である。
また、受光素子の場合、逆方向バイアス素子であり、動作電圧印加で光が入射していない時の暗電流値を1μA以下に抑える必要があるため、その加工方法は低ダメージプロセスにする必要がある。そこで、もっともダメージの少ない加工方法として、混合化学溶液によるウェットエッチングが用いられる。しかし、高速応答を可能にするために複数材料のエピタキシャル層で構成している半導体受光素子では更に加工精度を上げるために材料の違いによってエッチングレートの異なる選択ウェットエッチングが用いられることが多い。
選択ウェットエッチングによる加工においては、ある層をエッチングする際に、例えばその層が全てエッチングされるのに要する時間、すなわち、対応するエッチングレートから算出された理論値の時間に対して50%増しの時間でエッチングしても、次の層のエッチングレートが十分に小さいことでそれ以上にエッチングが進むことは無く、かつ超過気味にエッチングしていることからエッチング残りが生じることは無い。
T. Ishibashi, S. Kodama, N. Shimizu and T. Furuta, Japanese Journal of Applied Physics, vol. 36 (1997), pp. 6263-6268
このように選択ウェットエッチングを用いることで、加工精度を上げることが可能になるが、一方で以下のような課題がある。
図3に、従来の一般的な、選択ウェットエッチングを用いて形成された複数のメサ段差を有するハイメサ構造の半導体受光素子を示す。上から、p+−InGaAsPコンタクト層(p型電極層)31、p−InGaAs光吸収層32、i−InGaAsPスペーサ層33、i−InPキャリア走行層34、n+−InGaAsコンタクト層(n型電極層)35、n+−InPサブコレクタ層36が順に積層され、さらにp+−InGaAsPコンタクト層31上にp型電極37が形成され、n+−InGaAsコンタクト層35上にn型電極38が形成されている。
通常のハイメサ構造の受光素子では、図3に示すように、同じ幅でエッチングされた層が直上にある層では、超過気味にエッチングすることでメサの側面もエッチングされて直上の層の下に入り込んでしまい、そのまま半導体のひさし39が発生してしまう。このひさし39になる半導体層が薄い場合は、強度も弱く、その後のプロセスを進めていく中で意図せずに折れてしまい、ウェハに付着するゴミになってしまう。そのために、プロセス中の外観歩留まりを低下させてしまうことによって全体の歩留まりも低下してしまうという課題がある。
本発明は、上記従来技術における問題点を解消するものであって、選択ウェットエッチングを用いてメサ構造を有する半導体素子を製造する際に発生する半導体層のひさしが折れ難くする半導体素子の製造方法を提供することを目的とする。
上記の課題を解決するために、請求項1に記載の発明は、第1の材料層が第2の材料層上に隣接して設けられた構成エピウェハをエッチングして半導体素子を製造する方法であって、前記第1の材料層上に所望のメサ形状にパターニングした少なくとも外縁部が有機膜からなるマスクを形成するステップと、前記第1の材料層および前記第2の材料層を、前記マスクを使用してウェットエッチング液でエッチングするステップと、を有し、前記ウェットエッチング液に対する前記第1の材料層のエッチングレートは、前記ウェットエッチング液に対する前記第2の材料層のエッチングレートよりも小さく、前記第2の材料層が前記第1の材料層に対してオーバーエッチングされ、前記第1の材料層のひさしが前記有機膜により補強されることを特徴とする半導体素子の製造方法。
請求項に記載の発明は、請求項1に記載の半導体素子の製造方法において、前記マスクは前記有機膜の開口部をふさぐフォトレジストが上面に設けられた構成であることを特徴とする。
請求項に記載の発明は、請求項に記載の半導体素子の製造方法において、前記エッチングするステップの後に、前記フォトレジストを除去するステップをさらに有することを特徴とする。
請求項に記載の発明は、請求項2または3に記載の半導体素子の製造方法において、前記マスクを形成するステップの前に、前記第1の材料層上に電極を形成するステップと、前記電極上の前記有機膜を除去して、前記開口部を形成するステップと、をさらに有することを特徴とする。
請求項に記載の発明は、請求項1乃至のいずれか1項に記載の半導体素子の製造方法において、前記エピウェハは、前記第1の材料層および隣接する前記第2の材料層からなる構成を複数積層した構成であり、前記マスクを形成するステップおよび前記エッチングするステップを繰り返して複数のメサ段差を形成することを特徴とする。
本発明は、選択ウェットエッチングを用いてメサ構造を有する半導体素子を製造する際に発生する半導体層のひさしが折れ難くする効果を奏する。
(a)〜(f)は、本発明の第1の実施形態に係る、複数のメサ段差を有するハイメサ構造の半導体受光素子とその保護膜として非感光性の有機膜を使用する製造方法を説明するための模式図である。 (a)〜(f)は、本発明の第2の実施形態に係る、複数のメサ段差を有するハイメサ構造の半導体受光素子とその保護膜として感光性の有機膜を使用する製造方法を説明するための模式図である。 従来の一般的な、複数のメサ段差を有するハイメサ構造の半導体受光素子と、製造の際に発生するひさしを説明するための模式図である。
以下、本発明の実施の形態について、詳細に説明する。
(第1の実施形態)
図1(a)〜(f)は、本発明の第1の実施形態に係る半導体受光素子の製造過程を示す模式図である。本実施形態では、下から、n+−InPサブコレクタ層16、n+−InGaAsコンタクト層(n型電極層)15、i−InPキャリア走行層14、i−InGaAsPスペーサ層13、p−InGaAs光吸収層12、p+−InGaAsPコンタクト層(p型電極層)11を順に積層したものに対し、選択ウェットエッチングおよびp型電極17、n型電極18の形成を行うことで半導体受光素子を製造する。また本実施形態では、ウェットエッチングのマスクおよびひさしの補強のために非感光性のBenzocyclobutene(BCB)19を使用する。
図1(a)、(b)に示すように、MOCVD(Metal Organic Chemical Vapor Deposition)あるいはMBE(molecular beam epitaxy)によって成長したエピウェハに、リフトオフ工程によって素子のp型電極17を形成する。その後、図1(c)に示すように、非感光性の有機膜材料であるBCB19を塗布・キュア後、RIE(Reactive Ion Etching)で所望のメササイズ・形状に加工して、p+−InGaAsPコンタクト層(p型電極層)11、p−InGaAs光吸収層12の順に硫酸系のウェットエッチング液を用いてエッチングを行う。
硫酸系のウェットエッチング液に対するエッチングレートは、InGaAsに対してInGaAsPが十分に遅い。そのため、p−InGaAs光吸収層12のエッチング時間を理論値から超過してもp+−InGaAsPコンタクト層(p型電極層)11、i−InGaAsPスペーサ層13は残る。一方で、このオーバーエッチングの際にp−InGaAs光吸収層12のメサはp+−InGaAsPコンタクト層11のメササイズよりも小さくなり、p+−InGaAsPコンタクト層11のひさしが生じる。
但し、このp+−InGaAsPコンタクト層11は、直上にBCB19が形成され、密着したBCB19がキュアされることで十分な強度を有する。そのため、その後のプロセスにおいてもBCB19で補強されていることからp+−InGaAsPコンタクト層11のひさしが折れることはない。
続いて、図1(d)に示すように、非感光性の有機膜材料であるBCB19をもう一度塗布・キュア後、RIEで所望のメササイズ・形状に加工した後に、i−InGaAsPスペーサ層13を硫酸系のウェットエッチング液でエッチングして、i−InPキャリア走行層14を塩酸系のウェットエッチング液でエッチングする。
InPの硫酸系ウェットエッチング液に対するエッチングレートはInGaAs、InGaAsPに比べて十分に小さい。そのため、i−InGaAsPスペーサ層13をオーバーエッチングしてもi−InPキャリア走行層14がエッチングされることは無い。また逆に、InGaAsの塩酸系ウェットエッチング液に対するエッチングレートはInPに比べて十分に小さいため、やはりi−InPキャリア走行層14をオーバーエッチングしてもn+−InGaAsコンタクト層15がエッチングされることは無い。i−InPキャリア走行層14をオーバーエッチングする際には先にメサ加工したi−InGaAsPスペーサ層13に対してサイドエッチングが入ることでメササイズも小さくなり、i−InGaAsPスペーサ層13のひさしが生じる。しかしながら、ここでもひさしがBCB19で補強されることにより、i−InGaAsPスペーサ層13のひさしがその後のプロセスで折れることは無くなる。
さらに、図1(e)に示すように、n型電極18をn+−InGaAsコンタクト層15上にリフトオフ法で形成した後、非感光性の有機膜材料であるBCB19の塗布・キュアを行い、RIEで所望のメササイズ・形状に加工する。その後、n+−InGaAsコンタクト層15と、n+−InPサブコレクタ層16をそれぞれ硫酸系と塩酸系のウェットエッチング液でエッチングする。このときもエッチングレートの違いにより、n+−InPサブコレクタ層16のオーバーエッチングを行う際に、n+−InGaAsコンタクト層15のひさしが生じる。しかし、ここでもひさしがBCB19で補強されることになり、n+−InGaAsコンタクト層15のひさしが折れることはなくなる。
最終的には、図1(f)に示すように、BCB19の塗布・キュアを行うことで素子全体をBCB19で保護し、コンタクトを取るためのスルーホールをRIEで開口することで素子構造が完成する。
(第2の実施形態)
図2(a)〜(f)は、本発明の第2の実施形態に係る半導体受光素子の製造過程を示す模式図である。本実施形態では、下から、n+−InPサブコレクタ層26、n+−InGaAsコンタクト層(n型電極層)25、i−InPキャリア走行層24、i−InGaAsPスペーサ層23、p−InGaAs光吸収層22、p+−InGaAsPコンタクト層(p型電極層)21を順に積層したものに対し、選択的ウェットエッチングおよびp型電極27、n型電極28の形成を行うことで半導体受光素子を製造する。また本実施形態では、ひさしの補強のために感光性のBenzocyclobutene(BCB)29を使用する。
メサ構造を有する半導体受光素子を保護する目的の有機膜は、大別して感光性と非感光性の材料があるが、第1の実施形態で使用する非感光性の有機膜に対して、本実施形態の感光性有機膜を使用する場合は、その製造方法が異なってくる。
大きな違いは、非感光性の有機膜を使用する場合、BCB19のように有機膜そのものをウェットエッチングマスクとして使用することが可能となるが、感光性の有機膜を使用する場合、更にフォトレジストが必要となることである。感光性の有機膜は、フォトリソグラフィで形成するたびに電極コンタクト用スルーホールも形成される。そのため、ウェットエッチングマスクには少なくとも電極コンタクト用スルーホールを埋めるフォトレジストが必要となる。そのため、感光性のBCBを使用した第2の実施形態に係る半導体受光素子の製造過程は以下のようになる。
図2(a)に示すように、MOCVDあるいはMBEによって成長したエピウェハにリフトオフ工程によって素子のp型電極27を形成する。その後、図2(b)に示すように、感光性のBCBを塗布・パターニングして所望のメササイズ・形状に加工した後にキュアする。このBCBパターニング時にはp型電極27の開口部も形成しておき、その後、図2(c)に示すように、フォトレジスト30で開口部はふさぐようにして所望のメササイズ・形状に再パターニングして、p+−InGaAsPコンタクト層(p型電極層)21、p−InGaAs光吸収層22の順に硫酸系のウェットエッチング液を用いてエッチングを行う。
硫酸系のウェットエッチング液に対するエッチングレートはInGaAsに対してInGaAsPが十分に遅く、InGaAsのエッチング時間を理論値から超過してもi−InGaAsPスペーサ層23は残る。一方で、このオーバーエッチングの際にp−InGaAs光吸収層22のメサはp+−InGaAsPコンタクト層21のメササイズよりも小さくなるため、p+−InGaAsPコンタクト層21のひさしが生じる。
但し、このp+−InGaAsPコンタクト層21の外縁部は、直上に感光性BCB29が形成され、密着したBCB29がキュアされることで十分な強度を有する。そのため、その後のプロセスにおいてもBCB29で補強されていることから、p+−InGaAsPコンタクト層21のひさしが折れることはない。
続いて、図2(d)に示すように、感光性BCB29をもう一度塗布し、p型電極部を開口するように所望のメササイズでパターニングを行いキュアする。その後、図2(e)に示すように、フォトレジスト30でp型電極開口部をふさいで所望のメササイズ・形状にパターニングする。そして、i−InGaAsPスペーサ層23を硫酸系のウェットエッチング液でエッチングした後に、i−InPキャリア走行層24を塩酸系のウェットエッチング液でエッチングする。
InPの硫酸系ウェットエッチング液に対するエッチングレートはInGaAs、InGaAsPに比べて十分に小さく、i−InGaAsPスペーサ層23をオーバーエッチングしてもi−InPキャリア走行層24がエッチングされることは無い。また逆にInGaAsの塩酸系ウェットエッチング液に対するエッチングレートはInPに比べて十分に小さいため、やはりi−InPキャリア走行層24をオーバーエッチングしてもn+−InGaAsコンタクト層25がエッチングされることは無い。i−InPキャリア走行層24をオーバーエッチングする際には先にメサ加工したi−InGaAsPスペーサ層23に対してサイドエッチングが入ることでメササイズも小さくなり、i−InGaAsPスペーサ層23のひさしが生じる。しかしながら、ここでもi−InGaAsPスペーサ層23の外縁部が感光性BCB29で補強されることにより、i−InGaAsPスペーサ層23のひさしがその後のプロセスで折れることは無くなる。
さらに、図2(f)に示すように、n型電極28をリフトオフ法で形成した後に、感光性BCB29を塗布・露光してp型電極部を開口するように所望のメササイズでパターニングを行いキュアする。さらに、図2(g)に示すように、フォトレジスト30でp型電極開口部をふさいで所望のメササイズ・形状にパターニングし、その後、n+−InGaAsコンタクト層25と、n+−InPサブコレクタ層26をそれぞれ硫酸系と塩酸系のウェットエッチング液でエッチングする。このときもエッチングレートの違いにより、n+−InPサブコレクタ層26のオーバーエッチングを行う際に、n+−InGaAsコンタクト層25のひさしが生じる。しかし、ここでもn+−InGaAsコンタクト層25の外縁部が感光性BCB29で補強されることになり、n+−InGaAsコンタクト層25のひさしが折れることはなくなる。
最終的には、図2(h)に示すように、感光性BCB29を塗布し、各電極部の開口部を開けるようにパターニングした後にキュアを行うことで素子全体を感光性BCB29で保護し、素子構造が完成する。
本発明は、超高速動作を目指してハイメサ構造を有する半導体受光素子において、材料の異なる複数のエピタキシャル層を選択ウェットエッチングで加工する際に、素子を保護・補強する有機膜を事前に塗布・加工してキュアした後にメサ形成を行うことを特徴とする。これにより、エッチングレートが異なることで発生する半導体のひさしの強度を上げ、その後のプロセスにおいてひさしが折れてエピウェハ表面にゴミとして付着することを防ぎ、製造歩留まりを上げることを可能にする。
また、全体のメサ構造を形成した後に一度に有機保護膜を塗布してキュアする従来の方法に対して、本願発明のように各メサを形成するたびに塗布・キュアを繰り返していくことで、キュアする際の有機膜のボリュームを低減することになり、キュア時の応力による素子表面の不安定性を低減する。
尚、実施形態においては、UTC−PDを形成する際の例を述べたが、本技術は、材料の異なる複数のエピタキシャル層で構成される半導体受光素子全般に亘って同様の効果を有しており、一般的な素子構造を有するpin−PDや特徴的な光吸収層構造であるMIC−PDといったフォトダイオード全般のみならず、アバランシェフォトダイオードに亘るまで適用することが出来る。さらに、選択的ウェットエッチングを用いて形成されるメサ構造の他の半導体素子においても適用することが出来る。
また、半導体材料の種類も制限するものではなく、他の半導体材料の組み合わせによる半導体素子においても、本発明の思想は同じ様に適用することができることは言うまでもない。また有機膜としてBCBを例示したが、ポリイミドといった他の半導体保護用有機膜でも適用することが出来る。
11 p+−InGaAsPコンタクト層(p型電極層)
12 p−InGaAs光吸収層、
13 i−InGaAsPスペーサ層
14 i−InPキャリア走行層
15 n+−InGaAsコンタクト層(n型電極層)
16 n+−InPサブコレクタ層
17 p型電極
18 n型電極
19 非感光性のBenzocyclobutene(BCB)
21 p+−InGaAsPコンタクト層(p型電極層)
22 p−InGaAs光吸収層
23 i−InGaAsPスペーサ層
24 i−InPキャリア走行層
25 n+−InGaAsコンタクト層(n型電極層)
26 n+−InPサブコレクタ層
27 p型電極
28 n型電極
29 感光性のBenzocyclobutene(BCB)
30 フォトレジスト
31 p+−InGaAsPコンタクト層(p型電極層)
32 p−InGaAs光吸収層
33 i−InGaAsPスペーサ層
34 i−InPキャリア走行層
35 n+−InGaAsコンタクト層(n型電極層)
36 n+−InPサブコレクタ層
37 p型電極
38 n型電極
39 ひさし

Claims (5)

  1. 第1の材料層が第2の材料層上に隣接して設けられた構成エピウェハをエッチングして半導体素子を製造する方法であって、
    前記第1の材料層上に所望のメサ形状にパターニングした少なくとも外縁部が有機膜からなるマスクを形成するステップと
    記第1の材料層および前記第2の材料層を、前記マスクを使用してウェットエッチング液でエッチングするステップと、を有し
    記ウェットエッチング液に対する前記第1の材料層のエッチングレートは、前記ウェットエッチング液に対する前記第2の材料層のエッチングレートよりも小さく、前記第2の材料層が前記第1の材料層に対してオーバーエッチングされ、前記第1の材料層のひさしが前記有機膜により補強されることを特徴とする半導体素子の製造方法。
  2. 記マスクは前記有機膜の開口部をふさぐフォトレジストが上面に設けられた構成であることを特徴とする請求項1に記載の半導体素子の製造方法。
  3. 記エッチングするステップの後に、前記フォトレジストを除去するステップをさらに有することを特徴とする請求項に記載の半導体素子の製造方法。
  4. 前記マスクを形成するステップの前に、前記第1の材料層上に電極を形成するステップと、
    前記電極上の前記有機膜を除去して、前記開口部を形成するステップと、
    をさらに有することを特徴とする請求項2または3に記載の半導体素子の製造方法。
  5. 前記エピウェハは、前記第1の材料層および隣接する前記第2の材料層からなる構成を複数積層した構成であり、
    前記マスクを形成するステップおよび前記エッチングするステップを繰り返して複数のメサ段差を形成することを特徴とする請求項1乃至のいずれか1項に記載の半導体素子の製造方法。
JP2015240497A 2015-12-09 2015-12-09 半導体素子の製造方法 Active JP6467336B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2015240497A JP6467336B2 (ja) 2015-12-09 2015-12-09 半導体素子の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2015240497A JP6467336B2 (ja) 2015-12-09 2015-12-09 半導体素子の製造方法

Publications (2)

Publication Number Publication Date
JP2017107976A JP2017107976A (ja) 2017-06-15
JP6467336B2 true JP6467336B2 (ja) 2019-02-13

Family

ID=59060967

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2015240497A Active JP6467336B2 (ja) 2015-12-09 2015-12-09 半導体素子の製造方法

Country Status (1)

Country Link
JP (1) JP6467336B2 (ja)

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6281085A (ja) * 1985-10-04 1987-04-14 Nec Corp エツチングマスク
JPH05198554A (ja) * 1992-01-20 1993-08-06 Nippon Telegr & Teleph Corp <Ntt> 半導体装置の作製方法
JP2001077402A (ja) * 1999-09-07 2001-03-23 Oki Electric Ind Co Ltd 半導体装置及びその製造方法
US20040026367A1 (en) * 2000-07-26 2004-02-12 Herbert Goebel Production method for a thin-layer component, especially a thin-layer high pressure sensor, and corresponding thin-layer component
KR100456037B1 (ko) * 2001-10-24 2004-11-15 한국과학기술원 컬렉터의 역방향 선택적 식각을 이용한 이종접합 바이폴라 트랜지스터 제조방법
JPWO2014017063A1 (ja) * 2012-07-24 2016-07-07 住友化学株式会社 半導体基板、半導体基板の製造方法及び複合基板の製造方法

Also Published As

Publication number Publication date
JP2017107976A (ja) 2017-06-15

Similar Documents

Publication Publication Date Title
JP6755285B2 (ja) アバランシェ・フォトダイオード
TWI260100B (en) Avalanche photo diode
US9224882B2 (en) Low voltage photodetectors
EP1811578B1 (en) Avalanche photodiode
JP2010135360A (ja) アバランシェフォトダイオード
US6885039B2 (en) Semiconductor photodetector and avalanche photodiode
JP5501814B2 (ja) アバランシェフォトダイオード
JP6121343B2 (ja) アバランシ・フォトダイオード
JP2009252769A (ja) 半導体受光素子
US20110303949A1 (en) Semiconductor light-receiving element
JP2018046224A (ja) 受光素子の評価方法および評価用素子
JP6467336B2 (ja) 半導体素子の製造方法
JP6332096B2 (ja) 半導体受光素子
JP4985298B2 (ja) アバランシェフォトダイオード
TWI731630B (zh) 半導體受光元件以及半導體受光元件製造方法
US12009450B2 (en) Optical receiving element and manufacturing method therefor
KR100837808B1 (ko) 아발란치 광검출기의 제조방법
JP2004200328A (ja) 半導体素子および半導体受光素子
JP4486603B2 (ja) 半導体受光素子
US20220399471A1 (en) Optical Receiving Element and Manufacturing Method Therefor
JP2020017650A (ja) 光半導体素子の製造方法
JP5429175B2 (ja) 半導体受光素子およびその製造方法
JPH08316522A (ja) Hemt型光検出部を備えた光検出器
JP2008252145A (ja) アバランシェフォトダイオード
JP6563835B2 (ja) 受光素子

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20171215

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20181018

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20181023

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20181219

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20190108

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20190111

R150 Certificate of patent or registration of utility model

Ref document number: 6467336

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150