JP6457297B2 - 効果付加装置およびプログラム - Google Patents

Description

本発明は、電子ギターの楽音信号に対して効果付加を施すものに係わり、特に、電子ギターを弾きながらその音を持続するサスティン効果を付加することを可能とする効果付加装置およびプログラムに関する。

従来から、電子ギターの楽音信号を入力し、この入力された楽音信号に対して効果付加を施す効果付加装置が提案されている。特許文献１に記載されたエフェクタによれば、エフェクタ本体ケースに入力端子や操作ペダルが設けられており、この入力端子に接続線を介して電子ギターを接続する。そして、ギターを演奏しながら操作ペダルを足で操作することよって、ギター音に効果付加する効果の効果量を調整する（特許文献１。）。

また、出願人が製品化した「ＡＸ３０００Ｇ」というエレキギター用マルチエフェクタ製品には「FREEZE」と称する効果がある。この効果は「フットスイッチを踏むと同時に、その時点の入力信号をサンプリングし繰り返し継続して出力する（サスティン効果）。フットスイッチを離すまでサスティン効果は継続する。サスティン継続中にフットスイッチを再度踏み込むと、その時点の入力信号音に切り替わる」という効果付加が施される。また、「フットスイッチを踏むと同時に、その時点の入力信号を継続して出力し、フットスイッチを足から離してもそのまま継続している。そして再度フットスイッチを踏むと継続が止まる」等の効果付加が施されるエレキギター用のエフェクタ製品も市場にあった。

さらに、本来、楽音の発音時間が短いギターにおいても長い発音時間が得られるように、サスティンペダルやホールドペダルを用いた演奏モードが用意されており、これらサスティンペダルやホールドペダルは、演奏者の足により操作するためのペダルスイッチされている装置も提案されている（特許文献２。）。

特開２０１２−９３５２５号公報（第３−５頁、第２図） 特開平９−２８８４８２号公報（第２−３頁、第１０図）

確かに、これらの従来技術によれば、足操作によって上述したような効果付加、即ち、ギター演奏しながらのペダルスイッチを足操作でオンしたタイミングでその音が継続する効果（「サスティン効果」とも記す）を施すによって、多彩な演奏を実現することは可能である。しかしながら、これらの従来技術によれば、上述したサスティン効果を付加する操作は総て足操作によるものであった。したがって、上述したようなサスティン効果を付加するに際して、木目細かな演奏表現を行うことは難しかった。

本発明は、かかる従来の課題を解決するためになされたもので、弦のピッキング操作を行いながら、効果付加を使用して木目細かな演奏表現を行うことを可能とする効果付加装置およびプログラムを提供することを目的とする。

上記目的を達成するために、本発明は、弦（Ｇ）の操作による弦振動信号を取り込むピックアップ（５）を備えた電子ギター（１００）の楽音信号に対して効果付加を施す装置（１）であって、
前記楽音信号に基づいて、前記弦のピッキング操作が行われたか否かを検出し、その検出結果を示すピッキング検出信号を出力するピッキング検出回路（４０）と、
このピッキング検出信号に応じた係数制御信号を出力する係数制御回路（５０）と、
前記楽音信号に対して遅延を与える遅延器（３１）と前記係数制御信号に応じて係数値を変化させる乗算器（３２）とを有し、前記遅延器（３１）の出力が前記乗算器（３２）を介してフィードバックされる構成のディレイ回路（３０）と、
一回のスタッカート演奏によって、その出力音を無音とする無音化手段と、を備えたことを特徴とする。

この発明によれば、ピッキング検出回路（４０）は、電子ギター（１００）が備えたピックアップ（５）が拾った楽音信号に基づいて、弦（Ｇ）のピッキング操作が行われたか否かを検出し、その検出結果を示すピッキング検出信号を出力し、次いで、係数制御回路（５０）は、このピッキング検出信号に応じた係数制御信号を出力する。そして、乗算器（３２）が係数制御信号に応じて係数値（係数Ｋの値）を変化させる。

ピッキング検出が行われてピッキング操作が行われたとことを示すピッキング検出信号（ピッキング検出ＯＮ信号：「１」）がディレイ回路（３０）に入力された場合は、乗算器（３２）の係数を例えば「０」として乗算器（３２）による遅延器（３１）へのフィードバック量を「０」とする。一方、ピッキング検出が行われずピッキング操作が行われないことを示すピッキング検出信号（ピッキング検出ＯＦＦ信号：「０」）が、ディレイ回路（３０）に入力された場合は、乗算器（３２）の係数を最大値、例えば「１」として、乗算器（３２）による遅延器（３１）へのフィードバック量を最大値とする。

この結果、弦を弾くピッキング操作によって、楽音信号に対してディレイ回路（３０）が遅延効果を付加すること、即ち、ピッキング操作によって、その時の楽音信号の音を維持して鳴らすというサスティン効果を付与することが可能となる。よって、手による弦のピッキング操作によって、手によりサスティン効果の付与を行うことができるので、弦のピッキング操作を行いながら効果付加を使用することにより、足操作よりも一層木目細かな演奏表現を行うことができる。

なお、ピッキング検出信号は１ビットの情報とすれば良い。つまり、ピッキング操作が行われたことを示すピッキング検出信号は、ピッキング検出ＯＮ信号（「１」）である一方、ピッキング操作が行われないことを示すピッキング検出信号は、ピッキング検出ＯＦＦ信号（「０」）とすれば良く、たった１ビットのピッキング検出信号によって係数制御を行うことが可能となる。この結果、装置規模の小型化を図ることができる。

また、ピッキング検出回路（４０）は、前記楽音信号の全波整流を行う全波整流部（４２）と、この全波整流された信号に対してピークホールドを行うピークホールド部（４４）と、このピークホールドされた信号の包絡線を検出するエンベロープ検出回路（４６）と、このエンベロープ検出された信号に対して、予め設定した閾値を超えるか否かを判定し、この閾値を超えている区間よりも長い区間を前記ピッキング検出信号として生成出力するエンベロープ信号処理部（４８）と、を含んで成る構成とすることが好ましい。

この構成によれば、全波整流部（４２）は楽音信号の全波整流を行い、また、ピークホールド部（４４）はこの全波整流された信号に対してピークホールド動作を行い、更に、エンベロープ検出回路（４６）はこのピークホールドされた信号の包絡線を検出する。そして、エンベロープ信号処理部（４８）は、エンベロープ検出された信号に対して、閾値を超えるか否かを判定し、この閾値を超えている区間よりも長い区間をピッキング検出信号として生成出力する。

この結果、エンベロープ検出信号が、予め設定した閾値を超える区間より長くホールドされた信号がピッキング検出信号とされるので、ディレイ回路（３０）の乗算器（３２）の係数を本来よりも長く「０」として、遅延器（３１）の内容を「０」とする期間を本来よりも長くする。この結果、遅延器（３１）に記憶されていた情報を確実に「０」として前に効果付加した音を確実に断ち切ることが可能となる。

そして、前記ディレイ回路（４０）に代えて、リバーブ回路（６０）を備え、 このリバーブ回路（６０）は、
第１の乗算器（６１）を介して遅延出力をフィードバックして第１の加算器（６２）に加える構成の第１の遅延器（７０）と、第２の乗算器（６５）を介して遅延出力をフィードバックして第２の加算器（６６）に加える構成の第２の遅延器（７１）とを含み、前記第１の遅延器（７０）の出力は第３の乗算器（６３）を介して前記第２の加算器（６６）に加えられると共に、前記第２の遅延器（７１）の出力は第４の乗算器（６７）を介して前記第１の加算器（６２）に加えられる構成であり、第３の加算器（６４）、第４の加算器（６８）はそれぞれ前記第１の遅延器（７０）の出力信号と前記第２の遅延器（７１）の出力信号とを加算し、
当該回路（６０）への入力信号は前記第１、前記第２、前記第３および前記第４の加算器（６２、６６、６４，６８）に加算される構成で、
前記第１から前記第４の乗算器（６１、６３、６５、６７）は前記係数制御信号に応じてその係数を変化させる効果付加装置（２）が提供される。

この構成によれば、第１の加算器（６２）は、第１の乗算器（６１）を介した第１の遅延器（７０）の出力と、第４の乗算器（６７）を介した第２の遅延器（７１）の出力とを加算して、第１の遅延器（７０）に入力する。また、第２の加算器（６６）は、第２の乗算器（６５）を介した第２の遅延器（７１）の出力と、第３の乗算器（６３）を介した第１の遅延器（７０）の出力とを加算して、第２の遅延器（７１）に入力する。また、第３の加算器（６４）、第４の加算器（６８）はそれぞれ、当該回路（６０）への入力信号と第１の遅延器（７０）の出力信号と第２の遅延器（７１）の出力信号とを加算する。

そして、第１から第４の乗算器（６１、６３、６５、６７）は、係数制御信号に応じてその係数を変化させる。具体的には、ピッキング検出が行われてピッキング操作が行われたことを示すピッキング検出信号（ピッキング検出ＯＮ信号：「１」）がリバーブ回路（６０）に入力された場合は、乗算器（６１、６３、６５、６７）の係数を「０」として、乗算器（６１、６３、６５、６７）による遅延器（７０、７１）へのフィードバック量を「０」とする。

一方、ピッキング検出が行われず、ピッキング操作が行われないことを示すピッキング検出信号（ピッキング検出ＯＦＦ信号：「０」）がリバーブ回路（６０）に入力された場合は、乗算器（６１、６３、６５、６７）の係数を最大値、例えば「１」として乗算器（６１、６３、６５、６７）による遅延器（７０、７１）へのフィードバック量を最大値とする。この結果、リバーブ回路（６０）は、２個の遅延器（７０、７１）を用いて、ディレイ回路（３０）よりも、遅延時間に応じた周期の音が聞こえにくくすることが可能となる。

また、一回の弦操作によるスタッカート演奏によって、その出力音を消音とする消音化手段を備えた構成とすれば、スタッカート演奏によって、当該装置の出力を消音とすることができる。例えばサスティン効果を一旦リセットする時等は消音するのが便利である

また、本発明の他の態様は、弦（Ｇ）の操作による弦振動信号を取り込むピックアップ（５）を備えた電子ギター（１００）の楽音信号に対して効果付加を施す効果付加装置に、
前記楽音信号に基づいて、前記弦のピッキング操作が行われたか否かを検出し、その検出結果を示すピッキング検出信号を出力するピッキング検出機能と、
このピッキング検出信号に応じた係数制御信号を出力する係数制御機能と、
前記楽音信号に対して遅延を与える遅延機能と前記係数制御信号に応じて係数値を変化させる乗算器とを有していて、前記遅延機能の出力が乗算器を介してフィードバックされる構成のディレイ機能と、
一回のスタッカート演奏によって、その出力音を無音とする無音化機能と、を実現するためのプログラムである。

ＲＯＭ等の記録媒体に記録されるこのプログラムが、ＣＰＵ、ＤＳＰ等のプロセッサによって実行されることによって、
電子ギター（１００）の楽音信号に基づいて、弦のピッキング操作が行われたか否かを検出し、その検出結果を示すピッキング検出信号を出力するピッキング検出機能と、
このピッキング検出信号に応じた係数制御信号を出力する係数制御機能と、
前記楽音信号に対して遅延を与える遅延器と前記係数制御信号に応じて係数値を変化させる乗算機能とを有していて、前記遅延器の出力が乗算機能を介してフィードバックされる構成のディレイ機能と、
一回のスタッカート演奏によって、その出力音を無音とする無音化機能と、がコンピュータに実現される。

したがって、この発明によれば、ピッキング検出機能は、電子ギターが備えたピックアップ（５）が拾った楽音信号に基づいて、弦（Ｇ）のピッキング操作が行われたか否かを検出し、その検出結果を示すピッキング検出信号を出力し、次いで、係数制御機能は、このピッキング検出信号に応じた係数制御信号を出力する。そして、ディレイ機能においては、乗算機能が係数制御信号に応じて係数値（係数Ｋの値）を変化させる。

ピッキング検出が行われてピッキング検出信号（ピッキング検出ＯＮ信号＝「１」）がディレイ機能に入力された場合は、例えば、当該ディレイ機能を構成する乗算機能の係数を「０」として遅延機能へのフィードバック量を「０」とする。一方、ピッキング検出が行われずピッキング操作が行われないことを示すピッキング検出信号（ピッキング検出ＯＦＦ信号＝「０」）がディレイ機能に入力された場合は、例えば、当該ディレイ機能を構成する乗算機能の係数を最大値、例えば「１」として遅延機能へのフィードバック量を最大値とする。

この結果、ピッキング操作によって、その時の楽音信号の音を維持して鳴らすというサスティン効果を付与することが可能となり、手による弦のピッキング操作によって、サスティン効果の付与を手によって行うことができるので、弦のピッキング操作を行いながら効果付加を使用して、足操作よりも一層木目細かな演奏表現を行うことが可能になる。

また、ピッキング検出機能は、前記楽音信号の全波整流を行う全波整流機能と、この全波整流された信号に対してピークホールドを行うピークホールド機能と、このピークホールドされた信号の包絡線を検出するエンベロープ検出機能と、このエンベロープ検出された信号に対して、予め設定した閾値を超えるか否かを判定し、この閾値を超えている区間よりも長い区間を前記ピッキング検出信号として生成出力するエンベロープ信号処理機能と、を含んで成るプログラムとすることができる。

このプログラムにすれば、全波整流機能は楽音信号の全波整流を行い、また、ピークホールド機能はこの全波整流された信号に対してピークホールド動作を行い、更に、エンベロープ検出機能はこのピークホールドされた信号の包絡線を検出する。そして、エンベロープ信号処理機能は、エンベロープ検出された信号に対して、閾値を超えるか否かを判定し、この閾値を超えている区間よりも長い区間をピッキング検出信号として生成出力する。

この結果、エンベロープ検出信号が、予め設定した閾値を超える区間より長くホールドされた信号がピンキング検出信号とされるので、乗算機能の係数を本来よりも長く「０」として、遅延機能の内容を「０」とする期間を本来よりも長くして、遅延器３１の記憶内容を確実に消去することが可能となる。なお、このようなプログラムは、ＲＯＭ、フラッシュメモリ等の記録媒体に記録しておき、この記録したプログラムをＣＰＵ、ＤＳＰ等のプロセッサ等が読み取り実行していくことによって、ピッキング検出機能、係数制御機能、ディレイ機能等の各機能を実現することが可能である。

本発明によれば、弦のピッキング操作を手で行いながら効果付加を使用して、木目細かな演奏表現を行うことを可能とする効果付加装置およびプログラムを提供することができるという効果が得られる。

効果付加装置１の構成図である。 ディレイ回路３０の構成図である。 ピッキング回路４０の構成図である。 電子ギター１００の模式的な構成図である。 ピッキング検出動作、フィードバック係数制御動作の説明図である。 装置動作の説明図である。 効果付加装置２の構成図である。 リバーブ回路６０の構成図である。 ハードウエアの構成図である。

以下、本発明を実施の形態について図面を参照しつつ説明する。図１は本発明の第１の実施形態である効果付加装置１の構成図、図７は第２の実施形態である効果付加装置２の構成図である。なお、効果付加装置１、２を動作させる場合と通常演奏の場合とを、スイッチ等を設けて選択可能とすることができる。

（第１実施形態）
（構成）
図１に示すように、効果付加装置１は、電子ギターの楽音信号を拾うピックアップ５と、このピックアップ５により拾われた電子ギターの楽音信号をアナログデジタル変換するＡ／Ｄ変換器１０と、このデジタル化された信号に対して遅延を付与するディレイ回路３０と、このディレイ回路３０によって遅延を付与された楽音信号をデジタルアナログ変換するＤ／Ａ変換器２０と、このデジタル化された信号を増幅するアンプ６０と、このアンプ６０によって増幅された信号を放音するスピーカ（ＳＰ）７０と、を有して構成される。

更に、この効果付加装置１は、Ａ／Ｄ変換器１０によってデジタル化された信号に基づいて、当該信号がピッキング操作されたものか否かを検出してこの検出結果に応じたピックング検出信号を出力するピッキング検出回路４０と、このピッキング検出信号に応じた係数制御信号を出力する係数制御回路５０とを有している。詳細は後述するが、係数制御信号は、ディレイ回路３０を構成する乗算器の係数（Ｋ）を制御するための信号である。

かくして、ディレイ回路３０、ピッキング検出回路４０および係数制御回路５０を１個のカスタムＩＣ等で実現できるので、効果付加装置１を例えば１個のハードウエア素子で実現可能である。また、ディレイ回路３０、ピッキング検出回路４０および係数制御回路５０をソフトウエアで実現することも可能である。つまり、ＤＳＰ、ＣＰＵ等のプロセッサがＲＯＭ等の記録媒体に記録されたプログラムを実行するようにして、ディレイ回路３０、ピッキング検出回路４０および係数制御回路５０をソフトウエアで実現することも可能である。

（ハードウエア構成）
図９はこの場合のハードウエア構成図である。この場合のハードウエアは、ピックアップ５と、ＣＰＵ１１０と、ＲＯＭ１２０と、ＲＡＭ１３０と、Ａ／Ｄ変換器１０と、Ｄ／Ａ変換器２０と、アンプ６０と、スピーカ（ＳＰ）７０とを有し構成され、各構成要素は、バス１４０を介して相互に所要の情報を通信可能に構成される。ＣＰＵ１１０は、動作プログラムやデータ等を記録した記録媒体であるＲＯＭ１２０からプログラムを読み取ってこれを実行する。これにより装置の諸機能が実現される。ＲＡＭ１３０は、ＣＰＵ１１０が動作プログラムを実行する演算過程での一時記憶領域等が形成される。

さて、図２はディレイ回路３０の構成例である。遅延器３１の出力は、乗算器３２の入力に接続されると共に、この乗算器３２の出力は、遅延器３１の入力に加算器３３を介して接続されている。この加算器３３は、遅延器３１のフィードバック信号とＡ／Ｄ変換器１０でアナログデジタル変換された楽音信号とを加算し、これらの加算結果を遅延器３１に入力している。そして、乗算器３２の係数は「Ｋ」であるので、遅延器３１の遅延出力がフィードバック係数倍、つまりＫ倍されてフィードバックされる。係数制御回路５０が出力する係数制御信号に応じて、乗算器３２のフィードバック係数Ｋが変更制御される。

図３はピッキング回路４０の構成図である。ピッキング回路４０は、Ａ／Ｄ変換器１０でデジタル化された楽音信号を全波整流する全波整流部４２と、この全波整流部４２によって全波整流された信号のピークをとって行くピークホールド動作を行うピークホールド部４４と、このピークホールドされた信号のエンベロープを検出するエンベロープ検出部４６と、このエンベロープ検出部４６によってその包絡線が検出された信号に対して信号処理を施すエンベロープ信号処理部４８とを有して構成される。

全波整流部４２は、例えば入力信号の絶対値をとる絶対値回路（ＡＢＳ回路）で実現可能である。エンベロープ検出部４６においては、入力信号を平滑化して包絡線（エンベロープ）を検出するために、その入力段にローパスフィルタを設けた構成とするのが好ましい。詳細な動作については後述するが、このピッキング回路４０の特徴は、エンベロープ信号処理部４８の動作にある。

（電子ギターの構成）
図４は電子弦楽器の一例としての電子ギター１００の本体部近傍の模式的な構成図である。電子ギター１００は、本体部であるボディ３と、これに繋がりその延在方向にフレットが設けられるネック６と、ヘッド（不図示）とを有して構成される。図４では説明の容易化のため破断線Ａで電子ギター１００を切断した状態の構成を模式的に示す。ボディ３の中央下部にはブリッジ４が設けられ、このブリッジ４には一例として６本の弦Ｇの一端側が固定されており、弦Ｇの他端側は上記のヘッドに固定されて、弦Ｇは張設されている。ブリッジ４のネック６側には、例えばマグネットタイプのピックアップ５が設けられていて、弦Ｇの弦操作による弦振動を弦振動信号（電気信号）として拾って、図１に示した効果付加装置１に入力するように構成されている。

ボディ３の図面下側には、演奏信号を出力するための出力端子７、トーンを変更するためのトーン調整ボリューム８、音量調整するためのボリューム９が設けられている。そして、この実施形態にあっては、ピックアップ５からの信号を入力して効果付加を施す効果付加装置１が、ボディ３の裏側に装着されている。なお、ボディ３の形状、ピックアップ５の種類や形状、効果付加装置１の取り付け位置等は適宜変更しうる。かくして、弦操作による弦Ｇの振動に応じた弦振動信号がピックアップ５から入力され、この入力された電子ギター楽音信号に対して効果付加が施される。

（動作）
次に、効果付加装置１の動作について説明する。先ず、電子ギター１００のボディ３に設けられたピックアップ５は、電子ギター１００の楽音信号を拾う。このピックアップ５によって拾われた、電子ギター１００の楽音信号は、Ａ／Ｄ変換器１０によってアナログデジタル変換される。そして、Ａ／Ｄ変換器１０によってアナログデジタル変換された楽音信号は、ディレイ回路３０とピッキング回路４０とに供給される。

ディレイ回路３０は、デジタル楽音信号が供給されるとこれを遅延器３１に取り込んで遅延を付与して出力すると共に、その遅延出力を乗算器３２で係数Ｋ倍（フィードバック係数Ｋ倍）して入力にフィードバックする。フィードバック係数Ｋが零でない場合には入力された信号に遅延を付与して出力させ、サスティン効果を継続する。一方、フィードバック係数Ｋが零「０」の場合には、ディレイ回路３０への入力がそのまま出力される。そして、このディレイ回路３０によって出力されたデジタル信号は、Ｄ／Ａ変換器２０によってデジタルアナログ変換され、次いで、アンプ６０によって増幅されてスピーカ（ＳＰ）７０から放音される。なお、本実施形態においては乗算器３２の係数Ｋを一例として「０≦ＡＢＳ（Ｋ）≦１：ＡＢＳは絶対値」としている。

図５の模式的な動作説明図に示すように、ピンキング検出回路４０は、デジタル楽音信号が供給されると、自身の全波整流部４２によって全波整流する。この様子を波形Ａ、波形Ｂに示す。次に、ピークホールド部４０は全波整流されたデジタル楽音信号（波形Ｂ参照）のピークをホールドする。この様子を波形Ｂ、波形Ｃに示す。次に、エンベロープ検出部４６は、このピークホールドされた信号（波形Ｃ参照）の包絡線を検出出力する。この様子を波形Ｃ、波形Ｄに示す。エンベロープ検出部４６は、ピークホールドした信号（波形Ｃ参照）に対してローパスフィルタ等で平滑化してその包絡線を検出出力する。

そして、エンベロープ信号処理部４８は、エンベロープ検出された信号（波形Ｄ参照）に対して、予め設定されている閾値（Threshold）を超えている区間、ピッキング検出信号を「１」（ピッキングＯＮ）とする。次いで、エンベロープ信号処理部４８は、この閾値を超えている区間を超えて、ピッキング検出信号が「１」（「ピッキングＯＮ」）である状態を一定時間ホールドする。つまり、エンベロープ信号処理部４８は、閾値を超える信号があるとピッキング操作があったとして、ピッキング検出信号を「１」とする時間を、閾値を超える時間Ｔ１を超えて「Ｔ１＋ＨＯＬＤ（ＨＯＬＤ≠０）」時間とする。また、「Ｔ１＋ＨＯＬＤ≧遅延器の遅延時間」であり、Ｔ１は変動するので確実化のため、「ＨＯＬＤ≧遅延器の遅延時間」とするのが良い。

換言すれば、閾値を超える信号があれば、ピッキング検出信号を「１」とする時間を、ＨＯＬＤ時間だけ長くする。なお、エンベロープ信号処理部４８は、自身への入力信号が閾値を超えない場合には、ピッキング検出信号を「０」とする。なお、ピッキング検出信号は１ビットの情報、つまり、ピッキング操作が行われたことを示すピッキング検出信号は、ピッキング検出ＯＮ信号「１」である一方、ピッキング操作が行われないことを示すピッキング検出信号は、ピッキング検出ＯＦＦ信号「０」であるので、たった１ビットの「０」、「１」のピッキング検出信号によって係数制御を行うことが可能となり装置規模の小型化を図ることができる。

次に、ピッキング検出信号が供給される係数制御回路５０は、フィードバック係数の制御信号を出力するが、波形Ｆで示すように、ピッキング検出信号が「１」となる時には、フィードバック係数Ｋを「０」とする係数制御信号を、一方、これ以外の場合には、フィードバック係数Ｋを「１」とする係数制御信号を、ディレイ回路３０に供給する。なお、波形Ｆのような係数制御信号をこのままディレイ回路３０に供給する場合にはその信号変化が急峻すぎるので、ノイズが発生する場合がある。これに備えて、ＬＰＦ等の平滑化手段で平滑化してディレイ回路３０に供給するのが好ましい（波形Ｇ参照）。つまり、エンベロープ信号処理部４８の出力側に信号の平滑化手段を設けるのが好ましい。また、上述したように、閾値を超える時間よりも、ピンキング検出信号を「１」とする時間を長くすることによって、フィードバック係数Ｋを「０」とする時間を長くすることによって、遅延器３１が持つ情報を確実にクリアして次の動作に備えるようにすることができる。

図６は具体的な効果付加動作（持続音効果付与動作、サスティン効果付加動作）の説明図である。横軸は時間軸ｔである。時刻ｔ１でピッキング操作がされて「ド」の音が発音されると、その「ド」の音の出力が持続される。同様に、時刻ｔ２でピッキング操作がされて「ミ」の音が発音されると、その「ミ」の音の出力が持続され、時刻ｔ３でピッキング操作がされて「ファ、ラ、ド」の和音が発音されると、その「ファラド」の音の出力が持続される。このようにピッキング操作された時点の入力音が単音であっても和音であってもその出力が持続され、次の音が入力操作されるとその音の出力が新たに持続する。

また、時刻ｔ４でスタッカート音がピッキング操作された場合には消音される。スタッカートは短く区切って弦を弾く演奏であり、１回のスッタカート演奏の後には、ピッキングは何もされないので、スタッカートにより瞬間的に楽音信号が閾値を超えてＫ＝０となり、その後直ぐにＫ＝１状態で消音され消音状態（消音状態）に入る。スタッカート演奏によって、効果付加装置１の出力を消音することができるので、例えばサスティン効果を一旦リセットする時等に便利である。

したがって、以上説明してきたように第１実施形態によれば、ピッキング検出回路４０は、電子ギター１００が備えたピックアップ５が拾った楽音信号に基づいて、弦Ｇのピッキング操作が行われたか否かを検出し、その検出結果を示すピッキング検出信号を出力する。次いで、係数制御回路５０は、このピッキング検出信号に応じた係数制御信号を出力する。そして、ディレイ回路３０においては、乗算器３２が係数制御信号に応じて係数値Ｋを変化させる。

ピッキング検出が行われてピッキング操作が行われたとことを示すピッキング検出信号（ピッキング検出ＯＮ信号：「１」）がディレイ回路３０に入力された場合には、乗算器３２の係数を「０」として、乗算器３２による遅延器３１へのフィードバック量を「０」とし、ディレイ回路３０に入力される楽音信号はそのまま本回路３０から出力される。一方、ピッキング検出が行われず、ピッキング操作が行われないことを示すピッキング検出信号（ピッキング検出ＯＦＦ信号：「０」）が、乗算器３２の係数を最大値、例えば「１」として乗算器３２による遅延器３１へのフィードバック量を最大値とすると、ディレイ回路３０への入力信号と遅延器３１の出力信号とが加算器３３で加算され、この加算結果がディレイ回路３０から出力されると共に、遅延器３１に繰り返し入力される。

この結果、弦Ｇを弾くピッキング操作によって、楽音信号に対してディレイ効果を付加すること、即ち、ピッキング操作によって、その時の楽音信号の音を維持して鳴らすというサスティン効果を付与することが可能となる。よって、手による弦Ｇのピッキング操作によって、サスティン効果の付与を行うことができるので、弦Ｇのピッキング操作を行いながら効果付加を使用して、足操作よりも一層木目細かな演奏表現を行うことを可能とする

（第２実施形態）
（構成）
図７は本発明の第２実施形態の効果付加装置２の構成図である。本実施形態の特徴はリバーブ回路６０を採用し、遅延時間に応じた周期の音を聞こえないようにする点に特徴がある。図７に示すように、効果付加装置２は、電子ギターの楽音信号を拾うピックアップ５と、このピックアップ５により拾われた電子ギターの楽音信号をアナログデジタル変換するＡ／Ｄ変換器１０と、このデジタル化された信号に対してリバーブ効果を付加するリバーブ回路６０と、このリバーブ回路６０によってリバーブ効果を付加された楽音信号をデジタルアナログ変換するＤ／Ａ変換器２０と、このデジタル化された信号を増幅するアンプ６０と、このアンプ６０によって増幅された信号を放音するスピーカ（ＳＰ）７０とを有して構成される。

更に、効果付加装置２は、Ａ／Ｄ変換器１０によってデジタル化された信号に基づいて、当該信号がピッキング操作されたものか否かを検出してこの検出結果に応じたピックング検出信号を出力するピッキング検出回路４０と、このピッキング検出信号に応じた係数制御信号を出力する係数制御回路５５とを有している。

なお、ピッキング検出回路４０のピッキング検出信号の構成や出力動作は、第１実施形態によるものと変わるところがない。また、係数制御回路５５の係数制御信号の出力動作は、第１実施形態における対応する回路の動作と変わるところがないが、係数制御信号を供給する乗算器が乗算器６１、６３、６５、６７の複数の乗算器に及び点等が異なる。

図８は本実施形態において採用したリバーブ回路６０の構成図である。このリバーブ回路６０は、遅延器７０と遅延器７１の二つの遅延器を有している。遅延器７０の出力は乗算器６１を介して加算器６２に加算され、また、遅延器７０の出力は乗算器６３を介して加算器６６に加算される。一方、遅延器７１の出力は乗算器６５を介して加算器６６に加算され、また、遅延器７１の出力は乗算器６７を介して加算器６２に加算される。また、加算器６４は遅延器７０の出力と遅延器７１の出力を加算しこの加算結果（左チャンネル）を出力し、また、加算器６８は遅延器７０の出力と遅延器７１の出力を加算しこの加算結果（右チャンネル）を出力する。加算器６４、加算器６８の加算結果はＤ／Ａ変換器２０へと入力される。そして、入力信号が加算器６２、加算器６４、加算器６６、加算器６８に加わっている。

このリバーブ回路６０にあっては、１対の遅延器７０、７１を有し、それぞれの遅延出力を自身の入力にフィードバックすると共に、互いに他の出力をクロスしてフィードバックして互いに他の入力としている点に特徴がある。そして、乗算器６１、乗算器６３、乗算器６５、乗算器６７のそれぞれの係数Ｋは、係数制御信号によって制御されて「１」又は「０」となる。ピッチ検出信号がＯＮの場合には係数Ｋは「０」とされ、これ以外の場合には係数が「１」とされる。

つまり、リバーブ回路６０は、（第１の）乗算器６１を介して遅延出力をフィードバックして（第１の）加算器６２に加える構成の（第１の）遅延器７０と、（第２の）乗算器６５を介して出力をフィードバックして（第２の）加算器６６に加える構成の（第２）の遅延器７１とを含み、（第１の）遅延器７０の出力は（第３の）乗算器６３を介して（第２の）加算器６６に加えられると共に、（第２の）遅延器７１の出力は（第４の）乗算器６７を介して（第１の）加算器６２に加えられる構成であり、リバーブ回路６０への入力信号は、加算器６２、加算器６４、加算器６６および加算器６８に入力される。そして、（第１から第４の）乗算器６１、６３、６５、６７は、係数制御信号に応じてその係数Ｋを変化させる。なお、図８に示すリバーブ回路６０の前段にはオールパスフィルタ等が接続される。

（動作）
次に、効果付加装置２の動作について説明する。電子ギター１００のボディ３に設けられたピックアップ５は、電子ギター１００の楽音信号を拾う。このデジタル化された楽音信号は、リバーブ回路６０とピッキング回路４０とに供給される。

リバーブ回路６０は、デジタル楽音信号が供給されるとこれを遅延器７０、遅延器７１が取り込んで遅延を付与して出力する。遅延器７０および遅延器７１はそれぞれ、乗算器６１、乗算器６５で係数Ｋ倍（フィードバック係数Ｋ倍）して入力にフィードバックする。また、遅延器７０および遅延器７１にはそれぞれ、遅延器７１の出力、遅延器７０の出力がそれぞれ乗算器６７、乗算器６３を介して入力される。フィードバック係数Ｋが零でない場合（Ｋ＝１の場合）には入力された信号に遅延を付与して出力し、サスティン効果を継続する。一方、フィードバック係数Ｋが零「０」の場合には、リバーブ回路６０において各加算器６２、６４、６６、６８への入力は入力信号のみとなり、結局、加算器６４、加算器６８から入力信号がそのまま出力される。このリバーブ回路６０によって出力されたデジタル信号は、Ｄ／Ａ変換器２０によってデジタルアナログ変換され、次いでアンプ６０によって増幅されてスピーカ（ＳＰ）７０から放音される。なお、本実施形態においては乗算器６１、６３、６５、６７の係数Ｋを一例として「０≦ＡＢＳ（Ｋ）≦１：ＡＢＳは絶対値」としている。

図５の模式的な動作説明図に示すように、ピンキング検出回路４０は、デジタル楽音信号が供給されると、自身の全波整流部４２によって全波整流する。この様子を波形Ａ、波形Ｂに示す。次に、ピークホールド部４０は全波整流されたデジタル楽音信号（波形Ｂ参照）のピークをホールドする。この様子を波形Ｂ、波形Ｃに示す。次に、エンベロープ検出部４６は、このピークホールドされた信号（波形Ｃ参照）の包絡線を検出出力する。この様子を波形Ｃ、波形Ｄに示す。エンベロープ検出部４６は、ピークホールドした信号（波形Ｃ参照）に対してローパスフィルタ等で平滑化してその包絡線を検出出力する。

そして、エンベロープ信号処理部４８は、エンベロープ検出された信号（波形Ｄ参照）に対して、予め設定されている閾値（Threshold）を超えている区間、ピッキング検出信号を「１」（ピッキングＯＮ）とする。次いで、エンベロープ信号処理部４８は、この閾値を超えている区間を過ぎても、ピッキング検出信号が「１」（「ピッキングＯＮ」）である状態を一定時間ホールドする。つまり、エンベロープ信号処理部４８は、閾値を超える信号があるとピッキング操作があったとして、ピッキング検出信号を「１」とする時間を、閾値を超える時間Ｔ１を超えて「Ｔ１＋ＨＯＬＤ（ＨＯＬＤ≠０）」時間とする。

次に、ピッキング検出信号が供給される係数制御回路５５は、フィードバック係数の制御信号を出力するが、波形Ｆで示すように、ピッキング検出信号が「１」となる時には、フィードバック係数Ｋを「１」とする係数制御信号を、一方、これ以外の場合には、フィードバック係数Ｋを「０」とする係数制御信号を、リバーブ回路６０に供給する。なお、波形Ｆのような係数制御信号をこのままリバーブ回路６０に供給する場合にも、その信号変化が急峻すぎるので、ＬＰＦ等の平滑化回路で平滑化してリバーブ回路６０に供給するのが好ましい（波形Ｇ参照）。

図６は具体的な効果付加動作（持続音効果付与動作、サスティン効果付加動作）の説明図であり、この動作は効果付加装置１の動作と異なる点は無い。図１に示した効果付加装置１の動作と同様に、時刻ｔ１でピッキング操作がされて「ド」の音が発音されると、その「ド」の音の出力が持続され、時刻ｔ２でピッキング操作がされて「ミ」の音が発音されると、その「ミ」の音の出力が持続され、時刻ｔ３でピッキング操作がされて「ファ、ラ、ド」の和音が発音されるとその「ファ、ラ、ド」の音の出力が持続される。このようにピッキング操作された時点の入力音の出力が持続され、次の音が入力操作されるとその音の出力が新たに持続する。スタッカート操作によって消音されるのも効果付加装置１と同様である。

したがって、以上説明してきたように第２実施形態によれば、ピッキング検出が行われてピッキング操作が行われたとことを示すピッキング検出信号（ピッキング検出ＯＮ信号：「１」）がリバーブ回路６０に入力された場合は、乗算器６１、乗算器６３、乗算器６５、乗算器６７の係数を「０」として、乗算器６１、乗算器６３、乗算器６５、乗算器６７による遅延器７０、遅延器７１へのフィードバック量を「０」とする。一方、ピッキング検出が行われず、ピッキング操作が行われないことを示すピッキング検出信号（ピッキング検出ＯＦＦ信号：「０」）がリバーブ回路６０に入力された場合は、乗算器６１、乗算器６３、乗算器６５、乗算器６７の係数を最大値、例えば「１」として、乗算器６１、乗算器６３、乗算器６５、乗算器６７による遅延器７０、遅延器７１へのフィードバック量を最大値とする。この結果、リバーブ回路６０は、２個の遅延器７０、７１を用いて、ディレイ回路３０よりも、遅延時間に応じた周期の音が聞こえにくくすることが可能となる。

そして、以上述べてきたような効果付加装置１、効果付加装置２の動作は、ＣＰＵ１２０がＲＯＭ１３０に記録された装置動作のためのプログラムを実行することによって実現することが可能である。また、以上の実施形態において様々な変形例が挙げられる。例えば、電子ギターの弦数が６弦以外となったり、ピックアップの種類を変更したりする等が挙げられるが、本発明の範囲はここに記載したもののみではないことは言うまでもない。

以上説明してきたように、本発明の効果付加装置は、特に電子ギターの楽音信号に対して効果付加するものとして広く利用することができる。

１ 効果付加装置
２ 効果付加装置
５ ピックアップ
１０ Ａ／Ｄ変換器
２０ Ｄ／Ａ変換器
３０ ディレイ回路
３１ 遅延器
３２ 乗算器
３５ リバーブ回路
４０ ピッキング回路
４２ 全波整流部
４４ ピークホールド部
４６ エンベロープ検出部
４８ エンベロープ信号処理部
５０ 係数制御回路
５５ 係数制御回路
６０ リバーブ回路
１００ 電子弦楽器（電子ギター）

Claims (6)

1. 弦の操作による弦振動信号を取り込むピックアップを備えた電子ギターの楽音信号に対して効果付加を施す装置であって、
   前記楽音信号に基づいて、前記弦のピッキング操作が行われたか否かを検出し、その検出結果を示すピッキング検出信号を出力するピッキング検出回路と、
   このピッキング検出信号に応じた係数制御信号を出力する係数制御回路と、
   前記楽音信号に対して遅延を与える遅延器と前記係数制御信号に応じて係数値を変化させる乗算器とを有し、前記遅延器の出力が前記乗算器を介してフィードバックされる構成のディレイ回路と、
   一回のスタッカート演奏によって、その出力音を無音とする無音化手段と、を備えたことを特徴とする効果付加装置。
2. 請求項１に記載の効果付加装置において、
   前記ピッキング検出信号は１ビットの情報であることを特徴とする効果付加装置。
3. 請求項１および２の内のいずれか一項に記載の効果付加装置において、
   前記ピッキング検出回路は、
   前記楽音信号の全波整流を行う全波整流部と、この全波整流された信号に対してピークホールドを行うピークホールド部と、このピークホールドされた信号の包絡線を検出するエンベロープ検出回路と、このエンベロープ検出された信号に対して、予め設定した閾値を超えるか否かを判定し、この閾値を超えている区間よりも長い区間を前記ピッキング検出信号として生成出力するエンベロープ信号処理部と、を含んで成ることを特徴とする効果付加装置。
4. 請求項１、２および３の内のいずれか一項に記載の効果付加装置において、
   前記ディレイ回路に代えて、リバーブ回路を備え、
   このリバーブ回路は、
   第１の乗算器を介して遅延出力をフィードバックして第１の加算器に加える構成の第１の遅延器と、第２の乗算器を介して遅延出力をフィードバックして第２の加算器に加える構成の第２の遅延器とを含み、前記第１の遅延器の出力は第３の乗算器を介して前記第２の加算器に加えられると共に、前記第２の遅延器の出力は第４の乗算器を介して前記第１の加算器に加えられる構成であり、第３の加算器、第４の加算器はそれぞれ前記第１の遅延器の出力信号と前記第２の遅延器の出力信号とを加算し、当該回路への入力信号は前記第１、前記第２、前記第３および前記第４の加算器に加算される構成で、
   前記第１から前記第４の乗算器は前記係数制御信号に応じてその係数を変化させることを特徴とする効果付加装置。
5. 弦の操作による弦振動信号を取り込むピックアップを備えた電子ギターの楽音信号に対して効果付加を施す効果付加装置に、
   前記楽音信号に基づいて、前記弦のピッキング操作が行われたか否かを検出し、その検出結果を示すピッキング検出信号を出力するピッキング検出機能と、
   このピッキング検出信号に応じた係数制御信号を出力する係数制御機能と、
   前記楽音信号に対して遅延を与える遅延機能と前記係数制御信号に応じて係数値を変化させる乗算機能とを有し、前記遅延機能の出力が乗算器を介してフィードバックされる構成のディレイ機能と、
   一回のスタッカート演奏によって、その出力音を無音とする無音化機能と、を実現するためのプログラム。
6. 請求項５に記載のプログラムにおいて、
   前記ピッキング検出機能は、
   前記楽音信号の全波整流を行う全波整流機能と、この全波整流された信号に対してピークホールドを行うピークホールド機能と、このピークホールドされた信号の包絡線を検出するエンベロープ検出機能と、このエンベロープ検出された信号に対して、予め設定した閾値を超えるか否かを判定し、この閾値を超えている区間よりも長い区間を前記ピッキング検出信号として生成出力するエンベロープ信号処理機能と、を含んで成ることを特徴とするプログラム。

Images