JP6454619B2 - Pulse output device - Google Patents
Pulse output device Download PDFInfo
- Publication number
- JP6454619B2 JP6454619B2 JP2015155893A JP2015155893A JP6454619B2 JP 6454619 B2 JP6454619 B2 JP 6454619B2 JP 2015155893 A JP2015155893 A JP 2015155893A JP 2015155893 A JP2015155893 A JP 2015155893A JP 6454619 B2 JP6454619 B2 JP 6454619B2
- Authority
- JP
- Japan
- Prior art keywords
- frequency
- timer
- output
- pulse
- clock
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Description
本発明は、タイマを利用してクロックを分周し広い周波数範囲のパルスを生成するパルス出力装置に関するものである。 The present invention relates to a pulse output device that generates a pulse in a wide frequency range by dividing a clock using a timer.
電磁流量計の流量出力には４−２０ｍＡの電流出力とパルス出力があり、いずれも流量の瞬時値を電流値やパルス周波数に変換して出力している（特許文献１参照）。電流出力の場合は多重レンジを使って小流量と大流量を切り替えてレンジ出力接点と組み合わせて外部に知らせることができる。一方、パルス出力の場合はパルスの数が単位時間当たりの流量になるので、レンジで分解能を上げることはできず、電流出力のようなレンジ切り替えは使えない。このため、０．００００１Ｈｚ〜３０００Ｈｚといった低い周波数から高い周波数までパルスを連続的に作りださなけばならない。通常、パルス出力はコンピュータのタイマを使って分周する方法で実現している。 There are 4-20 mA current output and pulse output in the flow output of the electromagnetic flowmeter, and both output instantaneous values of flow rate converted into current values and pulse frequencies (see Patent Document 1). In the case of current output, a small flow rate and a large flow rate can be switched using a multiple range, and in combination with a range output contact, it can be notified to the outside. On the other hand, in the case of pulse output, since the number of pulses is a flow rate per unit time, the resolution cannot be increased by range, and range switching such as current output cannot be used. Therefore, pulses must be continuously generated from a low frequency such as 0.00001 Hz to 3000 Hz to a high frequency. Usually, the pulse output is realized by a frequency dividing method using a computer timer.
コンピュータのタイマを使って０．００００１Ｈｚ〜３０００Ｈｚの広い周波数のパルスを生成しようとすると、複数のタイマを組み合わせる必要がある。この場合、各タイマは独立しているため、下段のタイマのタイムアウト出力を上段のタイマの入力としてカスケード構成になるが、このような構成では分周比をそのままタイマの設定値とすることはできない。その理由は、タイマ動作はカウント値が０（タイムアウト）になると、設定値をリロードしてカウントダウンをするという動作を繰り返すため、下段のタイマがタイムアウトしたとき上段のタイマもタイムアウトするとは限らないためである。 In order to generate a pulse having a wide frequency of 0.00001 Hz to 3000 Hz using a timer of a computer, it is necessary to combine a plurality of timers. In this case, since each timer is independent, the time-out output of the lower timer is used as the input of the upper timer to form a cascade configuration. However, in such a configuration, the division ratio cannot be set as the timer set value as it is. . The reason for this is that when the count value reaches 0 (timeout), the timer operation repeats the operation of reloading the set value and counting down, so when the lower timer times out, the upper timer does not always time out. is there.
タイマを３つ縦続接続した場合の分周比は、上段のタイマ設定値×中段のタイマ設定値×下段のタイマ設定値となるため、分周比（浮動小数点数）を３つの整数の積に因数分解してタイマ設定値を求める必要があるが、最適な３つの整数を見つけるのは難しい。
そこで、従来の実装では、例えば１６ビットタイマを３つ使ってタイマ設定値２つをスパン周波数（出力したい最大周波数）と出力パーセント値から決め打ちして、最後の１つを割り算で求めて３つ目のタイマ設定値としていた。
When three timers are connected in cascade, the division ratio is the upper timer setting value x the middle timer setting value x the lower timer setting value, so the division ratio (floating point number) is a product of three integers. Although it is necessary to calculate the timer setting value by factoring, it is difficult to find the optimum three integers.
Therefore, in the conventional implementation, for example, three 16-bit timers are used, two timer setting values are determined from the span frequency (maximum frequency to be output) and the output percentage value, and the last one is obtained by division. It was the first timer setting value.
従来のパルス出力装置の構成を図５に示す。パルス出力装置は、複数の周波数のうちいずれか１つの周波数のクロックを選択的に出力することが可能なプリスケーラ（分周器）Ｐ０と、タイマＴ０〜Ｔ２とから構成される。 The configuration of a conventional pulse output device is shown in FIG. The pulse output device includes a prescaler (frequency divider) P0 that can selectively output a clock having any one of a plurality of frequencies, and timers T0 to T2.
プリスケーラＰ０は、周波数ｆ１＝７．３７２８ＭＨｚのクロックと、ｆ１を８分周したｆ８＝９２１．６ＫＨｚのクロックと、ｆ１を３２分周したｆ３２＝２３０．４ＫＨｚのクロックと、周波数ｆｃ３２＝９００Ｈｚのクロックの４つのうちいずれか１つの周波数のクロックを選択的に出力することができる。 The prescaler P0 includes a clock with a frequency f1 = 7.3728 MHz, a clock with f8 = 921.6 KHz obtained by dividing f1 by 8, a clock with f32 = 230.4 KHz obtained by dividing f1 by 32, and a clock with a frequency fc32 = 900 Hz. The clock having any one of the four frequencies can be selectively output.
３つのタイマＴ０〜Ｔ２のタイマ設定値を決定するには、まずタイマＴ１のタイマ設定値（分周比）をＰＶ％値によって決める。ＰＶ％値は、電磁流量計で計測した瞬時流量値［ｍ3／ｈ］を設定スパン（最大瞬時流量［ｍ3／ｈ］）で割って１００倍した０〜１００％の値である。ここでは、１０％≦ＰＶ％≦１１５％の場合、タイマＴ１の設定値を１とし、１％≦ＰＶ％＜１０％〜１５％の場合、タイマＴ１の設定値を１０とし、０．０８％≦ＰＶ％＜１％〜２％の場合、タイマＴ１の設定値を１００とし、０％≦ＰＶ％＜０．０８％の場合、タイマＴ１のパルス出力を停止とする。 In order to determine the timer setting values of the three timers T0 to T2, first, the timer setting value (frequency division ratio) of the timer T1 is determined by the PV% value. The PV% value is a value of 0 to 100% obtained by dividing the instantaneous flow rate value [m 3 / h] measured by the electromagnetic flow meter by the setting span (maximum instantaneous flow rate [m 3 / h]) and multiplying by 100. Here, when 10% ≦ PV% ≦ 115%, the set value of the timer T1 is 1, and when 1% ≦ PV% <10% to 15%, the set value of the timer T1 is 10, and 0.08% When ≦ PV% <1% to 2%, the set value of the timer T1 is set to 100, and when 0% ≦ PV% <0.08%, the pulse output of the timer T1 is stopped.
次に、タイマＴ２の設定値とプリスケーラＰ０から出力するクロックとを、スパン周波数から決定する。スパン周波数は、パルス重み口径から計算することができる。パルス重みとは、電磁流量計のパルス出力における１パルスあたりの流体の体積［ｍ3］または質量［ｔ］を表す。電磁流量計の口径［ｍ］は、瞬時流量［ｍ3／ｈ］を計算するとき必要であり、電磁流量計の配管断面積［ｍ2］は、π×口径［ｍ］×口径［ｍ］／４となる。この断面積を用いて、電磁流量計を流れる流体の瞬時流量［ｍ3／ｈ］は流速［ｍ／ｓ］×断面積［ｍ2］×３６００で計算できる。 Next, the set value of the timer T2 and the clock output from the prescaler P0 are determined from the span frequency. The span frequency can be calculated from the pulse weight aperture. The pulse weight represents the volume [m 3 ] or mass [t] of the fluid per pulse in the pulse output of the electromagnetic flow meter. The aperture [m] of the electromagnetic flow meter is necessary when calculating the instantaneous flow rate [m 3 / h], and the pipe cross-sectional area [m 2 ] of the electromagnetic flow meter is π × caliber [m] × caliber [m]. / 4. Using this cross-sectional area, the instantaneous flow rate [m 3 / h] of the fluid flowing through the electromagnetic flow meter can be calculated by the flow velocity [m / s] × cross-sectional area [m 2 ] × 3600.
パルス重み［ｍ3］が指定されると、瞬時流量［ｍ3／ｈ］をパルス重み［ｍ3］で割ることにより、１時間あたりのパルス数が得られるので、この１時間あたりのパルス数を３６００倍すれば、電磁流量計で計測した瞬時流量［ｍ3／ｈ］に対応する瞬時パルス周波数［Ｈｚ］（図５のパルス出力装置から出力するパルスの周波数）を求めることができる。スパン周波数［Ｈｚ］を求めるためには、予め設定されたスパン（最大瞬時流量［ｍ3／ｈ］）をパルス重み［ｍ3］で割って３６００倍すればよい。 When the pulse weight [m 3 ] is specified, the number of pulses per hour can be obtained by dividing the instantaneous flow rate [m 3 / h] by the pulse weight [m 3 ]. Is multiplied by 3600, the instantaneous pulse frequency [Hz] (frequency of the pulse output from the pulse output device in FIG. 5) corresponding to the instantaneous flow rate [m 3 / h] measured by the electromagnetic flow meter can be obtained. In order to obtain the span frequency [Hz], a preset span (maximum instantaneous flow rate [m 3 / h]) is divided by the pulse weight [m 3 ] and multiplied by 3600.
以上のようにして求めたスパン周波数からクロックを決定する。０．０２９＜スパン周波数≦３２００の場合、プリスケーラＰ０から出力するクロックをｆ１＝７．３７２８ＭＨｚのクロックとし、０．００２８８＜スパン周波数≦０．０２９の場合、プリスケーラＰ０から出力するクロックをｆ８＝９２１．６ＫＨｚのクロックとし、０．０００７２＜スパン周波数≦０．００２８８の場合、プリスケーラＰ０から出力するクロックをｆ３２＝２３０．４ＫＨｚのクロックとし、スパン周波数≦０．０００７２の場合、プリスケーラＰ０から出力するクロックをｆｃ３２＝９００Ｈｚのクロックとする。いずれの場合も、タイマＴ２の設定値は、クロック周波数÷（スパン周波数×４０００）で計算できる。 The clock is determined from the span frequency obtained as described above. When 0.029 <span frequency ≦ 3200, the clock output from the prescaler P0 is f1 = 7.3728 MHz, and when 0.00288 <span frequency ≦ 0.029, the clock output from the prescaler P0 is f8 = 921. .6 KHz clock, if 0.00072 <span frequency ≦ 0.00288, the clock output from the prescaler P0 is f32 = 230.4 KHz, and if the span frequency ≦ 0.00072, the clock output from the prescaler P0. Is a clock of fc32 = 900 Hz. In any case, the set value of the timer T2 can be calculated by clock frequency / (span frequency × 4000).
最後に、瞬時パルス周波数［Ｈｚ］＝クロック周波数／（タイマＴ０の設定値×タイマＴ１の設定値×タイマＴ２の設定値）という関係が成立するように、タイマＴ０の設定値を決定する。 Finally, the setting value of the timer T0 is determined so that the relationship of instantaneous pulse frequency [Hz] = clock frequency / (setting value of the timer T0 × setting value of the timer T1 × setting value of the timer T2) is established.
以上のように従来のパルス出力装置では、タイマＴ０の設定値を求める割り算の結果を整数値に丸めるときの小数点以下の値が大きいと、出力パルスの周波数誤差が大きくなるという問題点があった。また、条件判断で不連続なタイマ設定値をタイマＴ０〜Ｔ２に設定するため、連続性に問題があり、出力パルスの周波数を滑らかに変化させることが難しいという問題点があった。また、出力パルスの周波数を変化させる場合、タイマがタイムアウトするまで新しい周波数に移れないため、応答性が悪いという問題点があった。 As described above, the conventional pulse output device has a problem that the frequency error of the output pulse increases if the value after the decimal point when rounding the result of division for obtaining the set value of the timer T0 to an integer value is large. . Further, since the discontinuous timer set values are set in the timers T0 to T2 in the condition determination, there is a problem in continuity, and it is difficult to smoothly change the frequency of the output pulse. Further, when changing the frequency of the output pulse, there is a problem that the response is poor because the frequency cannot be shifted to a new frequency until the timer times out.
本発明は、上記課題を解決するためになされたもので、周波数誤差が小さく、滑らかな周波数変化が可能で、応答性に優れたパルス出力が可能なパルス出力装置を提供することを目的とする。 The present invention has been made to solve the above-described problems, and an object of the present invention is to provide a pulse output device that has a small frequency error, can smoothly change the frequency, and can output a pulse with excellent response. .
本発明のパルス出力装置は、複数の周波数のうちいずれか１つの周波数のクロックを選択的に出力することが可能なプリスケーラと、このプリスケーラの出力を入力クロックとするｎビット（ｎは２のべき乗の値で、１６以上の値）の第１のタイマと、この第１のタイマの出力を入力クロックとするｎビットの第２のタイマと、この第２のタイマから出力させる所望の出力パルスの周波数に応じて前記プリスケーラから出力させるクロックの周波数を決定するクロック周波数決定手段と、前記第１、第２のタイマの設定値を決定するタイマ設定値決定手段とを備え、前記タイマ設定値決定手段は、前記プリスケーラから出力させるクロックの周波数と前記所望の出力パルスの周波数とからｎ×２ビットの分周比を決定し、このｎ×２ビットの分周比の上位ｎビットの値に１を加えた値を、前記第２のタイマの設定値とし、前記ｎ×２ビットの分周比を前記第２のタイマの設定値で割った商を、前記第１のタイマの設定値とすることを特徴とするものである。
また、本発明のパルス出力装置の１構成例において、前記クロック周波数決定手段は、前記所望の出力パルスの周波数の低下に伴って、前記プリスケーラから出力させるクロックの周波数と前記所望の出力パルスの周波数とで決まるｎ×２ビットの分周比が前記第１、第２のタイマの設定値の最大値の２乗の数値範囲に収まらなくなったときに、前記プリスケーラから出力させるクロックの周波数を下げる方向に切り替えることを特徴とするものである。
The pulse output device of the present invention includes a prescaler capable of selectively outputting a clock having any one of a plurality of frequencies, and n bits (n is a power of 2) using the output of the prescaler as an input clock. A first timer having a value of 16 or more), an n-bit second timer using the output of the first timer as an input clock, and a desired output pulse to be output from the second timer. A clock frequency determining unit that determines a frequency of a clock to be output from the prescaler according to a frequency; and a timer setting value determining unit that determines a setting value of the first and second timers. Determines a division ratio of n × 2 bits from the frequency of the clock output from the prescaler and the frequency of the desired output pulse, and divides this n × 2 bits. The value obtained by adding 1 to the value of the upper n bits of the frequency ratio is set as the second timer setting value, and the quotient obtained by dividing the frequency dividing ratio of n × 2 bits by the setting value of the second timer is as follows: The set value of the first timer is used.
Further, in one configuration example of the pulse output device according to the present invention, the clock frequency determining means may reduce the frequency of the desired output pulse as the frequency of the clock output from the prescaler and the frequency of the desired output pulse. The frequency of the clock output from the prescaler is lowered when the n × 2 bit frequency division ratio determined by the values does not fall within the square of the maximum value of the first and second timer set values. It is characterized by switching to.
本発明によれば、２つのタイマの縦続接続でパルス出力装置を実現することができる。本発明では、プリスケーラの周波数とタイマ設定値の決定の際に複雑な判断が不要となり、出力パルスの周波数から一意にプリスケーラの周波数と２つのタイマの設定値を決めることができるので、従来よりもアルゴリズムが単純となり、クロック周波数決定手段とタイマ設定値決定手段の処理負荷を小さくすることができる。本発明では、出力パルスの周波数誤差を小さくすることができる。また、本発明では、タイマ設定値が連続的になり、出力パルスの滑らかな周波数変化が期待できる。また、本発明では、出力パルスの周波数を変化させるときの応答性を向上させることができる。 According to the present invention, a pulse output device can be realized by a cascade connection of two timers. In the present invention, complicated determination is not required when determining the prescaler frequency and the timer set value, and the prescaler frequency and the set values of the two timers can be uniquely determined from the output pulse frequency. The algorithm is simplified, and the processing load on the clock frequency determining means and the timer set value determining means can be reduced. In the present invention, the frequency error of the output pulse can be reduced. In the present invention, the timer set value becomes continuous, and a smooth frequency change of the output pulse can be expected. Further, in the present invention, it is possible to improve the responsiveness when changing the frequency of the output pulse.
以下、本発明の実施の形態について図面を参照して説明する。図１は本発明の実施の形態に係るパルス出力装置の構成を示すブロック図である。本実施の形態のパルス出力装置は、複数の周波数のうちいずれか１つの周波数のクロックを選択的に出力することが可能なプリスケーラ（分周器）Ｐ０と、プリスケーラＰ０の出力を入力クロックとして、ダウンカウントを行なう１６ビットのカウンタであるタイマＴ１と、タイマＴ１の出力パルスを入力クロックとして、ダウンカウントを行なう１６ビットのカウンタであるタイマＴ２と、タイマＴ２から出力させる所望の出力パルスの周波数に応じてプリスケーラＰ０から出力させるクロックの周波数を決定するクロック周波数決定部１と、タイマＴ１，Ｔ２の設定値を決定するタイマ設定値決定部２とから構成される。
Hereinafter, embodiments of the present invention will be described with reference to the drawings. FIG. 1 is a block diagram showing a configuration of a pulse output device according to an embodiment of the present invention. The pulse output device of the present embodiment has a prescaler (frequency divider) P0 capable of selectively outputting a clock having any one of a plurality of frequencies, and an output of the prescaler P0 as an input clock. A timer T1 that is a 16-bit counter that performs down-counting, a timer T2 that is a 16-bit counter that performs down-counting using the output pulse of the timer T1 as an input clock, and a desired output pulse frequency output from the timer T2 Accordingly, the clock frequency determination unit 1 determines the frequency of the clock output from the prescaler P0, and the timer set
プリスケーラＰ０とタイマＴ１，Ｔ２としては、コンピュータに内蔵されているものを用いる。このコンピュータのＣＰＵ（Central Processing Unit）は、コンピュータのメモリに格納されたプログラムに従って処理を実行し、クロック周波数決定部１およびタイマ設定値決定部２として機能する。
As the prescaler P0 and the timers T1 and T2, those built in the computer are used. A CPU (Central Processing Unit) of this computer executes processing according to a program stored in the memory of the computer, and functions as a clock frequency determination unit 1 and a timer set
以下、本実施の形態のパルス出力装置のタイマ設定値決定処理について図２を参照して説明する。まず、クロック周波数決定部１は、プリスケーラＰ０から出力させるクロックの周波数ｆｃｌｋを決定する（図２ステップＳ１）。具体的には、クロック周波数決定部１は、パルス出力装置から出力させたいパルスの周波数ｆｏが０．００００６Ｈｚ未満の場合、ｆｃｌｋ＝ｆｃ３２＝９００ＨｚのクロックをプリスケーラＰ０から出力させ、周波数ｆｏが０．００００６Ｈｚ〜０．０００２１Ｈｚの場合、ｆｃｌｋ＝ｆ３２＝２３０．４ＫＨｚのクロックをプリスケーラＰ０から出力させ、周波数ｆｏが０．０００２２Ｈｚ〜０．００１７１Ｈｚの場合、ｆｃｌｋ＝ｆ８＝９２１．６ＫＨｚのクロックをプリスケーラＰ０から出力させ、周波数ｆｏが０．００１７２Ｈｚ以上の場合、ｆｃｌｋ＝ｆ１＝７．３７２８ＭＨｚのクロックをプリスケーラＰ０から出力させる。 Hereinafter, the timer set value determination process of the pulse output device of the present embodiment will be described with reference to FIG. First, the clock frequency determination unit 1 determines the frequency fclk of the clock output from the prescaler P0 (step S1 in FIG. 2). Specifically, when the frequency fo of the pulse to be output from the pulse output device is less than 0.00006 Hz, the clock frequency determination unit 1 outputs a clock of fclk = fc32 = 900 Hz from the prescaler P0, and the frequency fo is 0. When 00006 Hz to 0.00021 Hz, a clock of fclk = f32 = 230.4 KHz is output from the prescaler P0, and when the frequency fo is 0.00022 Hz to 0.00171 Hz, a clock of fclk = f8 = 921.6 KHz is output from the prescaler P0. When the frequency fo is 0.00172 Hz or higher, a clock of fclk = f1 = 7.3728 MHz is output from the prescaler P0.
このようにクロックの周波数ｆｃｌｋは、出力したいパルスの周波数ｆｏで一意に決まる。このクロック周波数ｆｃｌｋの決定方法は、所望の出力パルスの周波数ｆｏの低下に伴って、クロック周波数ｆｃｌｋとパルスの周波数ｆｏとで決まる３２ビット（２つのタイマＴ１，Ｔ２の合計のビット数）の分周比がタイマＴ１，Ｔ２の設定値の最大値（１６ビットのカウンタの場合で６５５３５）の２乗の数値範囲に収まらなくなったときに、クロックの周波数ｆｃｌｋを下げる方向に切り替えるというものである。 Thus, the clock frequency fclk is uniquely determined by the pulse frequency fo to be output. This method of determining the clock frequency fclk is a 32-bit (the total number of bits of the two timers T1 and T2) determined by the clock frequency fclk and the pulse frequency fo as the desired output pulse frequency fo decreases. When the frequency ratio does not fall within the square value range of the maximum value of the set values of the timers T1 and T2 (65535 in the case of a 16-bit counter), the clock frequency fclk is switched to a lowering direction.
次に、タイマ設定値決定部２は、タイマＴ１，Ｔ２の設定値を決定する。まず、タイマ設定値決定部２は、プリスケーラＰ０から出力させるクロックの周波数ｆｃｌｋとパルス出力装置から出力させたいパルスの周波数ｆｏとから、３２ビットの分周比ＤＲを次式のように計算する（図２ステップＳ２）。
ＤＲ＝ｆｃｌｋ／ｆｏ ・・・（１）
Next, the timer set
DR = fclk / fo (1)
続いて、タイマ設定値決定部２は、３２ビットの分周比ＤＲの上位１６ビットの値に１を加えた値を、上段のタイマＴ２の設定値（分周比）Ｒ２とする（図２ステップＳ３）。分周比ＤＲの上位１６ビットの値に１を加える理由は、下段のタイマＴ１の設定値が最大値６５５３５を超えないようにするためである。
Subsequently, the timer set
また、タイマ設定値決定部２は、３２ビットの分周比ＤＲを上段のタイマＴ２の設定値Ｒ２で割った商を、下段のタイマＴ１の設定値（分周比）Ｒ１とする（図２ステップＳ４）。
そして、タイマ設定値決定部２は、ステップＳ３，Ｓ４で決定した設定値Ｒ１，Ｒ２をそれぞれタイマＴ１，Ｔ２に設定する（図２ステップＳ５）。こうして、タイマ設定値決定処理が終了する。図２のタイマ設定値決定処理は、出力したいパルスの周波数ｆｏが変わる度（電磁流量計のパルス出力の場合には、瞬時流量値が変わる度）に行われる。
Further, the timer set
Then, the timer set
タイマＴ１は、プリスケーラＰ０から入力されるクロックと同期して設定値Ｒ１からダウンカウントを行ない（クロックが入力される度にカウント値が１減少）、タイムアウト（カウント値が０）になると、タイマ設定値決定部２からカウント値が設定値Ｒ１に再設定され、カウント値が０になったときのクロックの次のクロックから再びダウンカウントを開始するという動作を繰り返す。
The timer T1 counts down from the set value R1 in synchronization with the clock input from the prescaler P0 (the count value is decremented by 1 every time the clock is input), and when the time-out (count value is 0), the timer is set. The
同様に、タイマＴ２は、タイマＴ１の出力パルスを入力クロックとして、このクロックと同期して設定値Ｒ２からダウンカウントを行ない、タイムアウトになると、タイマ設定値決定部２からカウント値が設定値Ｒ２に再設定され、カウント値が０になったときのクロックの次のクロックから再びダウンカウントを開始するという動作を繰り返す。
Similarly, the timer T2 uses the output pulse of the timer T1 as an input clock, counts down from the set value R2 in synchronization with this clock, and when the time-out occurs, the timer set
こうして、プリスケーラＰ０から入力されるクロックを、タイマＴ１，Ｔ２の設定値Ｒ１，Ｒ２で決まる分周比（Ｒ１×Ｒ２）で分周することができ、所望の周波数ｆｏのパルスを出力することができる。本実施の形態のタイマ設定値決定処理によれば、タイマＴ１の方に大きい値が設定される。このような設定を行なう理由は、出力したいパルスの周波数ｆｏが変化したときに、高い周波数の分周タイマＴ１の設定値Ｒ１のみが変化し、低い周波数の分周タイマＴ２の設定値Ｒ２ができるだけ変化しないようにするためである。 In this way, the clock input from the prescaler P0 can be divided by the division ratio (R1 × R2) determined by the set values R1 and R2 of the timers T1 and T2, and a pulse having a desired frequency fo can be output. it can. According to the timer set value determination process of the present embodiment, a larger value is set for the timer T1. The reason for this setting is that when the frequency fo of the pulse to be output changes, only the set value R1 of the high frequency division timer T1 changes, and the set value R2 of the low frequency division timer T2 can be as much as possible. This is to prevent changes.
図３は、図５に示した従来のパルス出力装置と本実施の形態のパルス出力装置の出力パルスの周波数誤差を示す図である。図３における３０は従来のパルス出力装置の出力パルスの周波数誤差を示し、３１は本実施の形態のパルス出力装置の出力パルスの周波数誤差を示している。図３によれば、本実施の形態のパルス出力装置の方が出力パルスの周波数誤差が概ね小さいことが分かる。 FIG. 3 is a diagram showing a frequency error between output pulses of the conventional pulse output device shown in FIG. 5 and the pulse output device of the present embodiment. In FIG. 3, 30 indicates the frequency error of the output pulse of the conventional pulse output device, and 31 indicates the frequency error of the output pulse of the pulse output device of the present embodiment. According to FIG. 3, it can be seen that the frequency error of the output pulse is generally smaller in the pulse output device of the present embodiment.
図４は、本実施の形態のパルス出力装置のタイマ設定値の連続性を検証した結果を示す図である。従来のパルス出力装置については、スパン周波数を０．０１Ｈｚとし、プリスケーラＰ０から出力させるクロックをｆ８＝９２１．６ＫＨｚのクロックとしている。本実施の形態によれば、タイマ設定値の変化が連続的になるのと、タイマＴ１の設定値を６５５３５に近い大きい値にできるため、設定値の書き込みとタイムアウトのタイミングが一致する確率を小さくすることができる。 FIG. 4 is a diagram showing a result of verifying the continuity of the timer set value of the pulse output device of the present embodiment. In the conventional pulse output device, the span frequency is 0.01 Hz, and the clock output from the prescaler P0 is f8 = 921.6 KHz. According to the present embodiment, if the change of the timer set value is continuous, the set value of the timer T1 can be set to a large value close to 65535, so that the probability that the write of the set value coincides with the timing of the timeout is reduced. can do.
次に、従来のパルス出力装置と本実施の形態のパルス出力装置の出力パルスの周波数が切り替わる時間について比較する。例えばスパン周波数が３０００Ｈｚで、出力パルスの周波数を２．４Ｈｚ（０．０８％）から３０００Ｈｚ（１００％）に切り替える場合、出力パルスの周波数が２．４ＨｚのときのタイマＴ２の設定値は１、タイマＴ１の設定値は１００、タイマＴ０の設定値は３０７２０となる。また、出力パルスの周波数が３０００ＨｚのときのタイマＴ２の設定値は１、タイマＴ１の設定値は１、タイマＴ０の設定値は２４５８となる。いずれの場合も、プリスケーラＰ０から出力させるクロックはｆ１＝７．３７２８ＭＨｚのクロックである。 Next, the time for switching the frequency of the output pulse of the conventional pulse output device and the pulse output device of the present embodiment will be compared. For example, when the span frequency is 3000 Hz and the output pulse frequency is switched from 2.4 Hz (0.08%) to 3000 Hz (100%), the set value of the timer T2 when the output pulse frequency is 2.4 Hz is 1, The set value of the timer T1 is 100, and the set value of the timer T0 is 30720. When the frequency of the output pulse is 3000 Hz, the set value of the timer T2 is 1, the set value of the timer T1 is 1, and the set value of the timer T0 is 2458. In either case, the clock output from the prescaler P0 is a clock of f1 = 7.3728 MHz.
Ｔ０がタイムアウトする時間は３０７２０／７３７２８００＝０．００４２秒、Ｔ１がタイムアウトする時間は２４５８／７３７２８００×１００＝０．０３３３秒、Ｔ２がタイムアウトする時間は２４５８／７３７２８００×１＝０．０００３秒となる。その結果、従来のパルス出力装置において出力パルスの周波数が２．４Ｈｚから３０００Ｈｚに切り替わる時間は、０．００４２秒＋０．０３３３秒＋０．０００３秒＝０．０３７８秒となる。 The time for T0 to time out is 30720/7372800 = 0.422 seconds, the time for T1 to time out is 2458/7372800 × 100 = 0.0333 seconds, and the time for T2 to time out is 2458/7372800 × 1 = 0.0003 seconds. . As a result, in the conventional pulse output device, the time for switching the frequency of the output pulse from 2.4 Hz to 3000 Hz is 0.0042 seconds + 0.0333 seconds + 0.0003 seconds = 0.0378 seconds.
一方、本実施の形態のパルス出力装置において、出力パルスの周波数が２．４ＨｚのときのタイマＴ２の設定値は４７、タイマＴ１の設定値は６５３６１となる。また、出力パルスの周波数が３０００ＨｚのときのタイマＴ２の設定値は１、タイマＴ１の設定値は２４５８となる。いずれの場合も、プリスケーラＰ０から出力させるクロックはｆ１＝７．３７２８ＭＨｚのクロックである。 On the other hand, in the pulse output device of the present embodiment, the set value of timer T2 is 47 and the set value of timer T1 is 65361 when the frequency of the output pulse is 2.4 Hz. When the output pulse frequency is 3000 Hz, the set value of the timer T2 is 1, and the set value of the timer T1 is 2458. In either case, the clock output from the prescaler P0 is a clock of f1 = 7.3728 MHz.
本実施の形態においてＴ１がタイムアウトする時間は６５３６１／７３７２８００＝０．００８９秒、Ｔ２がタイムアウトする時間は２４５８／７３７２８００×４７＝０．０１５７秒となる。その結果、本実施の形態のパルス出力装置において出力パルスの周波数が２．４Ｈｚから３０００Ｈｚに切り替わる時間は、０．００８９秒＋０．０１５７秒＝０．０２４６秒となる。 In this embodiment, the time for T1 to timeout is 65361/7372800 = 0.0089 seconds, and the time for T2 to time out is 2458/7372800 × 47 = 0.157 seconds. As a result, in the pulse output device of the present embodiment, the time for the frequency of the output pulse to switch from 2.4 Hz to 3000 Hz is 0.0089 seconds + 0.0157 seconds = 0.0246 seconds.
このように、本実施の形態のパルス出力装置の方が出力パルスの周波数が早く切り替わることが分かる。その理由は、上記のとおり、本実施の形態では、下段のタイマＴ１の方に６５５３５に近い大きい値が設定されるため、上段のタイマＴ２には小さい値が設定されることになり、従来のパルス出力装置のタイマＴ２の設定値×タイマＴ１の設定値よりも小さい値が本実施の形態のタイマＴ２に設定されるためである。さらに、本実施の形態では、プリスケーラＰ０から出力するクロックの周波数も切り替えているため、高周波数に移行したとき、下段のタイマＴ１が早くタイムアウトするためである。 Thus, it can be seen that the frequency of the output pulse is switched faster in the pulse output device of the present embodiment. The reason for this is that, as described above, in the present embodiment, a large value close to 65535 is set in the lower timer T1, and thus a smaller value is set in the upper timer T2. This is because a value smaller than the set value of timer T2 of the pulse output device × the set value of timer T1 is set in timer T2 of the present embodiment. Furthermore, in this embodiment, since the frequency of the clock output from the prescaler P0 is also switched, the lower timer T1 times out early when the frequency is shifted to a high frequency.
以上のように、従来のパルス出力装置では３つのタイマを縦続接続していたのに対し、本実施の形態では２つのタイマＴ１，Ｔ２の縦続接続でパルス出力装置を実現することができる。本実施の形態では、プリスケーラＰ０の周波数とタイマ設定値の決定の際に複雑な判断が不要となり、出力パルスの周波数ｆｏから一意にプリスケーラＰ０の周波数と２つのタイマＴ１，Ｔ２の設定値を決めることができるので、従来よりもアルゴリズムが単純となり、ＣＰＵの負荷を小さくすることができる。 As described above, in the conventional pulse output device, three timers are connected in cascade, but in this embodiment, a pulse output device can be realized by connecting two timers T1 and T2 in cascade. In the present embodiment, complicated determination is not required when determining the frequency of the prescaler P0 and the timer set value, and the frequency of the prescaler P0 and the set values of the two timers T1 and T2 are uniquely determined from the frequency fo of the output pulse. Therefore, the algorithm becomes simpler than before, and the load on the CPU can be reduced.
また、本実施の形態では、出力パルスの周波数誤差を小さくすることができる。従来のパルス出力装置では条件判断で不連続なタイマ設定値を設定することになるが、本実施の形態では条件判断はないのでタイマ設定値が連続的になり、出力パルスの滑らかな周波数変化が期待できる。また、本実施の形態では、出力パルスの周波数を変化させるときの応答性を向上させることができる。 In this embodiment, the frequency error of the output pulse can be reduced. In the conventional pulse output device, a discontinuous timer setting value is set by the condition determination. However, in this embodiment, since the condition determination is not made, the timer setting value becomes continuous and the output pulse has a smooth frequency change. I can expect. Moreover, in this Embodiment, the responsiveness when changing the frequency of an output pulse can be improved.
なお、本実施の形態では、広い周波数範囲のパルスを生成するため、タイマＴ１，Ｔ２として１６ビットのタイマ（カウンタ）を用いているが、これに限るものではなく、ｎビット（ｎは２のべき乗の値で、１６以上の値）のタイマを使用すればよい。 In this embodiment, a 16-bit timer (counter) is used as the timers T1 and T2 in order to generate pulses in a wide frequency range. However, the present invention is not limited to this, and n bits (n is 2). A timer having a power value of 16 or more may be used.
本発明は、クロックを分周して広い周波数範囲のパルスを生成する技術に適用することができる。 The present invention can be applied to a technique for generating a pulse in a wide frequency range by dividing a clock.
１…クロック周波数決定部、２…タイマ設定値決定部、Ｐ０…プリスケーラ、Ｔ１，Ｔ２…タイマ。 DESCRIPTION OF SYMBOLS 1 ... Clock frequency determination part, 2 ... Timer setting value determination part, P0 ... Prescaler, T1, T2 ... Timer.
Claims (2)
このプリスケーラの出力を入力クロックとするｎビット（ｎは２のべき乗の値で、１６以上の値）の第１のタイマと、
この第１のタイマの出力を入力クロックとするｎビットの第２のタイマと、
この第２のタイマから出力させる所望の出力パルスの周波数に応じて前記プリスケーラから出力させるクロックの周波数を決定するクロック周波数決定手段と、
前記第１、第２のタイマの設定値を決定するタイマ設定値決定手段とを備え、
前記タイマ設定値決定手段は、前記プリスケーラから出力させるクロックの周波数と前記所望の出力パルスの周波数とからｎ×２ビットの分周比を決定し、このｎ×２ビットの分周比の上位ｎビットの値に１を加えた値を、前記第２のタイマの設定値とし、前記ｎ×２ビットの分周比を前記第２のタイマの設定値で割った商を、前記第１のタイマの設定値とすることを特徴とするパルス出力装置。 A prescaler capable of selectively outputting a clock of any one of a plurality of frequencies;
A first timer of n bits (n is a power of 2 and a value of 16 or more) using the output of the prescaler as an input clock;
An n-bit second timer using the output of the first timer as an input clock;
Clock frequency determining means for determining a frequency of a clock to be output from the prescaler according to a frequency of a desired output pulse to be output from the second timer;
Timer setting value determining means for determining setting values of the first and second timers,
The timer set value determining means determines an n × 2 bit division ratio from the frequency of the clock output from the prescaler and the frequency of the desired output pulse, and the upper n of the n × 2 bit division ratio A value obtained by adding 1 to the bit value is used as a setting value of the second timer, and a quotient obtained by dividing the division ratio of n × 2 bits by the setting value of the second timer is used as the first timer. A pulse output device characterized by having a set value of.
前記クロック周波数決定手段は、前記所望の出力パルスの周波数の低下に伴って、前記プリスケーラから出力させるクロックの周波数と前記所望の出力パルスの周波数とで決まるｎ×２ビットの分周比が前記第１、第２のタイマの設定値の最大値の２乗の数値範囲に収まらなくなったときに、前記プリスケーラから出力させるクロックの周波数を下げる方向に切り替えることを特徴とするパルス出力装置。 The pulse output device according to claim 1, wherein
The clock frequency determining means has a frequency division ratio of n × 2 bits determined by the frequency of the clock output from the prescaler and the frequency of the desired output pulse as the frequency of the desired output pulse decreases. 1. A pulse output device characterized by switching to a direction of decreasing the frequency of a clock output from the prescaler when the set value of the second timer does not fall within the square value range of the maximum value.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2015155893A JP6454619B2 (en) | 2015-08-06 | 2015-08-06 | Pulse output device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2015155893A JP6454619B2 (en) | 2015-08-06 | 2015-08-06 | Pulse output device |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2017034622A JP2017034622A (en) | 2017-02-09 |
| JP6454619B2 true JP6454619B2 (en) | 2019-01-16 |
Family
ID=57989028
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2015155893A Active JP6454619B2 (en) | 2015-08-06 | 2015-08-06 | Pulse output device |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP6454619B2 (en) |
Family Cites Families (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS54100202A (en) * | 1978-01-25 | 1979-08-07 | Nippon Gakki Seizo Kk | Automatic channel selection device for receiving unit |
| US4477920A (en) * | 1982-02-26 | 1984-10-16 | Hewlett-Packard Company | Variable resolution counter |
| JPS59190724A (en) * | 1983-04-14 | 1984-10-29 | Fuji Electric Co Ltd | Frequency variable pulse generator |
| JPH04107009A (en) * | 1990-08-28 | 1992-04-08 | Fuji Facom Corp | Programmable pulse oscillator |
| JPH05273008A (en) * | 1992-03-25 | 1993-10-22 | Tokico Ltd | Pulse output circuit for flowmeter |
| US5337339A (en) * | 1992-10-15 | 1994-08-09 | Hewlett-Packard Company | High frequency programmable divider |
| DE19930168C2 (en) * | 1999-06-30 | 2001-07-19 | Infineon Technologies Ag | Circuit arrangement for a frequency divider |
| JP2008236557A (en) * | 2007-03-22 | 2008-10-02 | Toshiba Corp | Frequency synthesizer and radio communication apparatus using same |
-
2015
- 2015-08-06 JP JP2015155893A patent/JP6454619B2/en active Active
Also Published As
| Publication number | Publication date |
|---|---|
| JP2017034622A (en) | 2017-02-09 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| TWI568187B (en) | Variable frequency ratiometric multiphase pulse width modulation generation | |
| JP2008028854A (en) | Clock generator | |
| JP5494858B2 (en) | Clock signal dividing circuit and clock signal dividing method | |
| JP6481533B2 (en) | Digitally controlled oscillator circuit | |
| JP4679273B2 (en) | Clock data recovery circuit | |
| JP2018101869A (en) | Delay circuit, count value generation circuit and physical quantity sensor | |
| JP2009065533A (en) | Jitter detecting circuit and semiconductor device | |
| US9255950B2 (en) | Method and arrangement for frequency determination | |
| JP6454619B2 (en) | Pulse output device | |
| JP6299516B2 (en) | Time measurement circuit | |
| KR101297413B1 (en) | Adaptive clock generating apparatus and method thereof | |
| CN103856211B (en) | Enumerator, method of counting and frequency divider | |
| JP5928590B2 (en) | Clock signal generating apparatus, clock signal generating method, and computer-readable recording medium | |
| JP6247546B2 (en) | Fractional N frequency synthesizer and setting method thereof | |
| US9590637B1 (en) | High-speed programmable frequency divider with 50% output duty cycle | |
| CN104135286A (en) | Digital frequency synthesizer and digital frequency synthesis method thereof | |
| US6914463B2 (en) | Frequency output generation through alternating between selected frequencies | |
| JP4434277B2 (en) | Clock generation circuit and method of using the same | |
| JP2005339245A (en) | Interruption generation circuit | |
| JP5579099B2 (en) | Clock generating apparatus, DLL (Digital Locked Loop) circuit, and clock generating method | |
| JP5854003B2 (en) | Digitally controlled oscillator and variable frequency oscillator | |
| JP4614129B2 (en) | Network load tester | |
| JP5225299B2 (en) | Spread spectrum clock generator | |
| CN107078723B (en) | Signal processing system and method of signal processing | |
| JP2017033498A (en) | Pulse output device |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20180327 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20181126 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20181211 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20181217 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 6454619 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |