JP6452315B2 - amplifier - Google Patents

amplifier Download PDF

Info

Publication number
JP6452315B2
JP6452315B2 JP2014101616A JP2014101616A JP6452315B2 JP 6452315 B2 JP6452315 B2 JP 6452315B2 JP 2014101616 A JP2014101616 A JP 2014101616A JP 2014101616 A JP2014101616 A JP 2014101616A JP 6452315 B2 JP6452315 B2 JP 6452315B2
Authority
JP
Japan
Prior art keywords
capacitor
amplifier
transistor
frequency
inductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2014101616A
Other languages
Japanese (ja)
Other versions
JP2015220542A (en
Inventor
内田 浩光
浩光 内田
政毅 半谷
政毅 半谷
山中 宏治
宏治 山中
知大 水谷
知大 水谷
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP2014101616A priority Critical patent/JP6452315B2/en
Publication of JP2015220542A publication Critical patent/JP2015220542A/en
Application granted granted Critical
Publication of JP6452315B2 publication Critical patent/JP6452315B2/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Amplifiers (AREA)

Description

この発明は、トランジスタを用いた増幅器に関するものである。   The present invention relates to an amplifier using a transistor.

従来、トランジスタの動作周波数の略整数倍の高次の周波数(いわゆる「高調波周波数」)において、トランジスタから見たインピーダンス(いわゆる「負荷インピーダンス」)の値が適切なリアクタンス成分を含む値となるように設定した高調波処理回路を有する増幅器が用いられている。高調波処理回路には、インダクタとキャパシタとを並列に接続した並列共振回路が用いられている(例えば、特許文献1参照)。   Conventionally, at a high-order frequency (so-called “harmonic frequency”) that is substantially an integer multiple of the operating frequency of a transistor, the impedance value (so-called “load impedance”) viewed from the transistor is a value that includes an appropriate reactance component. An amplifier having a harmonic processing circuit set to 1 is used. As the harmonic processing circuit, a parallel resonant circuit in which an inductor and a capacitor are connected in parallel is used (for example, see Patent Document 1).

特許文献1の増幅器は、トランジスタの入力側に、ワイヤを介して分布定数線路を接続している。この分布定数線路は、トランジスタの動作周波数の略2倍の高調波周波数(以下「2倍波周波数」という)に対応する波長の4分の1長さ未満の電気的な長さ(いわゆる「電気長(electrical length)」)を有している。分布定数線路は、2倍波周波数によってインダクタの機能を果たすものである。   In the amplifier of Patent Document 1, a distributed constant line is connected to the input side of a transistor via a wire. This distributed constant line has an electrical length less than a quarter of a wavelength corresponding to a harmonic frequency (hereinafter referred to as “second harmonic frequency”) that is approximately twice the operating frequency of the transistor (so-called “electricity”). Long (electrical length) ". The distributed constant line performs the function of an inductor with a second harmonic frequency.

分布定数線路の中央部から、間隙部を介して互いに対向した1対の櫛型電極が分岐している。この櫛型電極によって、分布定数線路に対して並列に接続されたいわゆる「インターデジタルキャパシタ」が構成されている。かかる分布定数線路及びインターデジタルキャパシタによって並列共振回路が構成されている。   A pair of comb-shaped electrodes facing each other are branched from the center of the distributed constant line through a gap. The comb electrode constitutes a so-called “interdigital capacitor” connected in parallel to the distributed constant line. A parallel resonant circuit is configured by such distributed constant lines and interdigital capacitors.

並列共振回路は、動作周波数の2倍波周波数を用いることにより並列共振状態となるように設定されている。また、2倍波周波数において、ワイヤが有するインダクタンス成分(誘導成分)と並列共振回路の負荷インピーダンスとを併せた値が、トランジスタから見て適切なリアクタンス成分を含む値となるように、並列共振回路が設定されている。これより、ワイヤ及び並列共振回路が高調波処理回路の機能を果たすことで、供給電力を出力電力に変換する効率(以下「動作効率」という)を向上させている。   The parallel resonance circuit is set to be in a parallel resonance state by using a second harmonic frequency of the operating frequency. In addition, at the second harmonic frequency, the parallel resonance circuit so that the value including the inductance component (inductive component) of the wire and the load impedance of the parallel resonance circuit is a value including an appropriate reactance component when viewed from the transistor. Is set. Thus, the efficiency of converting the supplied power into the output power (hereinafter referred to as “operation efficiency”) is improved by the wire and the parallel resonant circuit functioning as a harmonic processing circuit.

国際公開第2012/160810号International Publication No. 2012/160810

一般に、トランジスタの増幅動作の安定性を示す指標として、いわゆる「Kファクタ」が用いられている。トランジスタは、例えば高調波周波数において十分に高い利得を有してKファクタの値が1未満である場合、不要な帰還成分によって局所的にマイナスの抵抗成分(いわゆる「負性抵抗」)が生じる。この負性抵抗により、トランジスタがいわゆる「反射利得」を有する状態となり、トランジスタが高調波処理回路に反射する信号の振幅(以下「反射振幅」という)が増幅される。   In general, a so-called “K factor” is used as an index indicating the stability of the amplification operation of a transistor. For example, when the transistor has a sufficiently high gain at a harmonic frequency and the value of the K factor is less than 1, a negative resistance component (so-called “negative resistance”) is locally generated by an unnecessary feedback component. The negative resistance causes the transistor to have a so-called “reflection gain”, and the amplitude of the signal reflected by the transistor to the harmonic processing circuit (hereinafter referred to as “reflection amplitude”) is amplified.

一方、従来の高調波処理回路は、高調波周波数の場合に負荷インピーダンスがリアクタンス成分のみを含む負荷(いわゆる「純リアクタンス負荷」)となる。このため、高調波処理回路は、反射振幅の値が1となり、トランジスタから入力された信号をすべて反射する状態(いわゆる「全反射状態」)となる。この結果、従来の増幅器は、高調波処理回路とトランジスタ間で不要な発振(いわゆる「寄生発振」)を起こす課題があった。   On the other hand, in the conventional harmonic processing circuit, when the harmonic frequency is used, the load impedance becomes a load including only a reactance component (so-called “pure reactance load”). For this reason, the harmonic processing circuit has a reflection amplitude value of 1, and is in a state of reflecting all signals input from the transistor (so-called “total reflection state”). As a result, the conventional amplifier has a problem of causing unnecessary oscillation (so-called “parasitic oscillation”) between the harmonic processing circuit and the transistor.

さらに、従来の高調波処理回路は、インダクタとキャパシタとからなるリアクティブな並列共振回路により構成されている。この並列共振回路は、負荷インピーダンスに含まれるリアクタンス成分が周波数に応じて大きく変化して、いわゆる周波数依存性が高くなる。これに伴い、並列共振回路がワイヤを介してトランジスタに反射する信号の位相(以下「反射位相」という)も周波数依存性が高くなる。この結果、狭い周波数帯域でしかトランジスタの動作効率を最大限に向上させることができない課題があった。   Further, the conventional harmonic processing circuit is constituted by a reactive parallel resonant circuit composed of an inductor and a capacitor. In this parallel resonant circuit, the reactance component included in the load impedance changes greatly according to the frequency, and so-called frequency dependency becomes high. Along with this, the phase of the signal reflected by the parallel resonant circuit to the transistor through the wire (hereinafter referred to as “reflection phase”) also becomes highly frequency dependent. As a result, there is a problem that the operation efficiency of the transistor can be maximized only in a narrow frequency band.

この発明は、上記のような課題を解決するためになされたものであり、より広い周波数帯域に亘ってトランジスタの動作効率を向上させることができ、かつ不要な発振を抑制することができる増幅器を提供することを目的とする。   The present invention has been made to solve the above-described problems, and provides an amplifier capable of improving the operation efficiency of a transistor over a wider frequency band and suppressing unnecessary oscillation. The purpose is to provide.

この発明の増幅器は、入力信号を増幅する能動素子と、入力信号が入力される入力端子と能動素子との間に接続したインダクタと、インダクタに対して並列に接続したキャパシタとを有し、能動素子の動作周波数に対する高調波周波数によって並列共振状態に設定してなる並列共振回路と、キャパシタに対して直列に接続した抵抗素子と、を具備し、キャパシタは、間隙部を介して互いに対向した1対の櫛形電極からなるインターデジタルキャパシタで構成し、抵抗素子は、いずれか一方の櫛形電極に設けた薄膜抵抗で構成したものである。 An amplifier according to the present invention includes an active element that amplifies an input signal, an inductor connected between an input terminal to which the input signal is input and the active element, and a capacitor connected in parallel to the inductor. A parallel resonant circuit set in a parallel resonant state by a harmonic frequency with respect to the operating frequency of the element and a resistance element connected in series with the capacitor are provided, and the capacitor is opposed to each other through a gap portion. It is composed of an interdigital capacitor composed of a pair of comb-shaped electrodes, and the resistance element is composed of a thin film resistor provided on one of the comb-shaped electrodes .

この発明の増幅器によれば、より広い周波数帯域に亘ってトランジスタの動作効率を向上させることができ、かつ不要な発振を抑制することができる。   According to the amplifier of the present invention, the operation efficiency of the transistor can be improved over a wider frequency band, and unnecessary oscillation can be suppressed.

この発明の実施の形態1の増幅器の構成図である。It is a block diagram of the amplifier of Embodiment 1 of this invention. この発明の実施の形態1の増幅器の2倍波周波数を用いた等価回路を示す説明図である。It is explanatory drawing which shows the equivalent circuit using the 2nd harmonic frequency of the amplifier of Embodiment 1 of this invention. この発明の実施の形態1の増幅器及び従来の増幅器の反射位相に対する動作効率を示す特性図である。It is a characteristic view which shows the operation efficiency with respect to the reflection phase of the amplifier of Embodiment 1 of this invention and the conventional amplifier. 従来の増幅器の反射係数をスミスチャート上に表した説明図である。It is explanatory drawing which represented the reflection coefficient of the conventional amplifier on the Smith chart. この発明の実施の形態1の増幅器の反射係数をスミスチャート上に表した説明図である。It is explanatory drawing which represented on the Smith chart the reflection coefficient of the amplifier of Embodiment 1 of this invention. この発明の実施の形態1の増幅器及び従来の増幅器の周波数に対する反射位相を示す特性図である。It is a characteristic view which shows the reflection phase with respect to the frequency of the amplifier of Embodiment 1 of this invention and the conventional amplifier. この発明の実施の形態1の増幅器の基本波周波数を用いた等価回路を示す説明図である。It is explanatory drawing which shows the equivalent circuit using the fundamental wave frequency of the amplifier of Embodiment 1 of this invention. 図7に示す点X及び点Yからトランジスタを見たインピーダンスをスミスチャート上に表した説明図である。It is explanatory drawing which represented on the Smith chart the impedance which looked at the transistor from the point X and the point Y shown in FIG. この発明の実施の形態1の他の増幅器の構成図である。It is a block diagram of the other amplifier of Embodiment 1 of this invention. この発明の実施の形態2の増幅器の構成図である。It is a block diagram of the amplifier of Embodiment 2 of this invention.

実施の形態1.
図1を参照して、この発明の実施の形態1の増幅器について説明する。
図中、1はトランジスタ(能動素子)である。トランジスタ1は、例えば、ソース端子を電気的に接地した電界効果トランジスタ(Field effect transistоr,FET)で構成されている。トランジスタ1は、ゲート端子に入力された信号の振幅を増幅して、ドレイン端子から出力する。
Embodiment 1 FIG.
With reference to FIG. 1, an amplifier according to a first embodiment of the present invention will be described.
In the figure, reference numeral 1 denotes a transistor (active element). The transistor 1 is composed of, for example, a field effect transistor (FET) whose source terminal is electrically grounded. The transistor 1 amplifies the amplitude of the signal input to the gate terminal and outputs it from the drain terminal.

トランジスタ1のゲート端子は、ワイヤ2aを介して伝送線路3aの一端部に接続されている。伝送線路3aは、誘電体基板4aの表面に設けた導体箔からなるマイクロストリップ線路で構成されている。伝送線路3aは、トランジスタ1の動作周波数の略2倍の高調波周波数(2倍波周波数)に対応する波長の4分の1長さ未満の電気長を有している。伝送線路3aの他端部には、入力端子5が設けられている。   The gate terminal of the transistor 1 is connected to one end of the transmission line 3a via the wire 2a. The transmission line 3a is composed of a microstrip line made of a conductive foil provided on the surface of the dielectric substrate 4a. The transmission line 3a has an electrical length that is less than a quarter of a wavelength corresponding to a harmonic frequency (second harmonic frequency) that is approximately twice the operating frequency of the transistor 1. An input terminal 5 is provided at the other end of the transmission line 3a.

伝送線路3aの中央部から、1対の櫛型電極6a,6bが分岐している。櫛型電極6a,6bは、互いの歯部61a,61bが間隙部を介して噛み合うように対向している。櫛型電極6a,6bによって、伝送線路3aに対して並列に接続したインターデジタルキャパシタが構成されている。   A pair of comb-shaped electrodes 6a and 6b branches off from the center of the transmission line 3a. The comb-shaped electrodes 6a and 6b are opposed to each other so that the tooth portions 61a and 61b are engaged with each other through a gap portion. The interdigital capacitors connected in parallel to the transmission line 3a are constituted by the comb electrodes 6a and 6b.

伝送線路3a及びインターデジタルキャパシタによって、並列共振回路が構成されている。並列共振回路は、トランジスタ1の動作周波数の2倍波周波数からなる高調波周波数によって並列共振状態となるように設定されている。   A parallel resonant circuit is configured by the transmission line 3a and the interdigital capacitor. The parallel resonance circuit is set to be in a parallel resonance state with a harmonic frequency composed of a second harmonic frequency of the operating frequency of the transistor 1.

1対の櫛型電極6a,6bのうち、トランジスタ1により近い櫛型電極6aの背骨部62aの一部には、薄膜抵抗7が設けられている。ワイヤ2a、並列共振回路及び薄膜抵抗7によって、高調波処理回路が構成されている。   Of the pair of comb electrodes 6a and 6b, a thin film resistor 7 is provided on a part of the spine 62a of the comb electrode 6a closer to the transistor 1. The wire 2a, the parallel resonance circuit, and the thin film resistor 7 constitute a harmonic processing circuit.

また、トランジスタ1のドレイン端子は、ワイヤ2bを介して伝送線路3bの一端部に接続されている。伝送線路3bは、誘電体基板4bの表面に設けた導体箔からなるマイクロストリップ線路で構成されている。伝送線路3bの他端部には、出力端子8が設けられている。このようにして、増幅器100が構成されている。   The drain terminal of the transistor 1 is connected to one end of the transmission line 3b through the wire 2b. The transmission line 3b is composed of a microstrip line made of a conductive foil provided on the surface of the dielectric substrate 4b. An output terminal 8 is provided at the other end of the transmission line 3b. In this way, the amplifier 100 is configured.

次に、図2及び図3を参照して、増幅器100の2倍波周波数による動作について説明する。
図2は、増幅器100の動作周波数の2倍波周波数を用いた等価回路を示している。トランジスタ1のゲート端子と入力端子5との間に、2つのインダクタLw1,L1が直列に接続されている。インダクタLw1のインダクタンス成分(誘導成分)は、ワイヤ2aのインダクタンス成分と対応している。インダクタL1のインダクタンス成分は、伝送線路3aのインダクタンス成分と対応している。
Next, the operation of the amplifier 100 at the second harmonic frequency will be described with reference to FIGS.
FIG. 2 shows an equivalent circuit using a second harmonic frequency of the operating frequency of the amplifier 100. Two inductors Lw1 and L1 are connected in series between the gate terminal of the transistor 1 and the input terminal 5. The inductance component (inductive component) of the inductor Lw1 corresponds to the inductance component of the wire 2a. The inductance component of the inductor L1 corresponds to the inductance component of the transmission line 3a.

インダクタL1に対して、キャパシタCが並列に接続されている。キャパシタCに対して、抵抗素子Rが直列に接続されている。キャパシタCのキャパシタンス成分(容量成分)は、インターデジタルキャパシタのキャパシタンス成分と対応している。抵抗素子Rの抵抗成分は、薄膜抵抗7の抵抗成分と対応している。   A capacitor C is connected in parallel to the inductor L1. A resistive element R is connected in series with the capacitor C. The capacitance component (capacitance component) of the capacitor C corresponds to the capacitance component of the interdigital capacitor. The resistance component of the resistance element R corresponds to the resistance component of the thin film resistor 7.

インダクタLw1とインダクタL1間に、キャパシタCp1の一端部が接続されている。キャパシタCp1の他端部は電気的に接地されている。また、インダクタL1と入力端子5間に、キャパシタCp2の一端部が接続されている。キャパシタCp2の他端部は電気的に接地されている。キャパシタCp1,Cp2のキャパシタンス成分は、伝送線路3a及び櫛型電極6a,6bと、誘電体基板4aの裏面に設けた導体箔との間に生じる、いわゆる「シャント(shunt)」のキャパシタンス成分と対応している。   One end of the capacitor Cp1 is connected between the inductor Lw1 and the inductor L1. The other end of the capacitor Cp1 is electrically grounded. In addition, one end of a capacitor Cp2 is connected between the inductor L1 and the input terminal 5. The other end of the capacitor Cp2 is electrically grounded. The capacitance components of the capacitors Cp1 and Cp2 correspond to the so-called “shunt” capacitance component generated between the transmission line 3a and the comb-shaped electrodes 6a and 6b and the conductor foil provided on the back surface of the dielectric substrate 4a. doing.

ここで、図2に示す抵抗素子Rの抵抗成分を0オーム(Ω)とした等価回路は、図1に示す薄膜抵抗7を除いた増幅器(以下「従来の増幅器」という)の等価回路を示している。   Here, an equivalent circuit in which the resistance component of the resistance element R shown in FIG. 2 is 0 ohm (Ω) is an equivalent circuit of an amplifier (hereinafter referred to as “conventional amplifier”) excluding the thin film resistor 7 shown in FIG. ing.

以下、トランジスタ1が高調波処理回路に反射する2倍波周波数の信号の振幅を「反射振幅|ΓTR|」として表し、トランジスタ1が高調波処理回路に反射する2倍波周波数の信号の位相を「反射位相∠ΓTR」として表す。反射係数ΓTRは、絶対値が反射振幅|ΓTR|の値で表され、かつ位相角が反射位相∠ΓTRの角度で表される。   Hereinafter, the amplitude of the signal of the second harmonic frequency reflected by the transistor 1 to the harmonic processing circuit is expressed as “reflection amplitude | ΓTR |”, and the phase of the signal of the second harmonic frequency reflected by the transistor 1 to the harmonic processing circuit is indicated. This is expressed as “reflection phase ∠ΓTR”. The reflection coefficient ΓTR has an absolute value represented by the value of the reflection amplitude | ΓTR | and a phase angle represented by an angle of the reflection phase ∠ΓTR.

また、並列共振回路がワイヤ2aを介してトランジスタ1に反射する2倍波周波数の信号の振幅を「反射振幅|ΓR|」として表し、並列共振回路がワイヤ2aを介してトランジスタ1に反射する2倍波周波数の信号の位相を「反射位相∠ΓR」として表す。反射係数ΓRは、絶対値が反射振幅|ΓR|の値で表され、かつ位相角が反射位相∠ΓRの角度で表される。   Further, the amplitude of the second harmonic frequency signal reflected by the parallel resonant circuit to the transistor 1 via the wire 2a is represented as “reflection amplitude | ΓR |”, and the parallel resonant circuit reflects 2 to the transistor 1 via the wire 2a. The phase of the signal of the harmonic frequency is expressed as “reflection phase ∠ΓR”. The reflection coefficient ΓR has an absolute value represented by the value of the reflection amplitude | ΓR | and a phase angle represented by an angle of the reflection phase ∠ΓR.

まず、入力端子5に、トランジスタ1の動作周波数と同等の周波数(以下「基本波周波数」という)の信号を入力する。この入力信号は、並列共振回路及びワイヤ2aを通過して、トランジスタ1のゲート端子に入力される。トランジスタ1は、入力信号の振幅を増幅してドレイン端子から出力する。   First, a signal having a frequency equivalent to the operating frequency of the transistor 1 (hereinafter referred to as “fundamental wave frequency”) is input to the input terminal 5. This input signal passes through the parallel resonance circuit and the wire 2a and is input to the gate terminal of the transistor 1. The transistor 1 amplifies the amplitude of the input signal and outputs it from the drain terminal.

次いで、トランジスタ1は2倍波周波数の信号を反射する。この反射信号は、ワイヤ2aを介して並列共振回路に入力される。これにより、並列共振回路は並列共振状態となる。反射係数ΓRは電気的に略開放された状態の反射係数となり、反射位相∠ΓRの角度が略0°となる。   Transistor 1 then reflects the signal at the second harmonic frequency. This reflected signal is input to the parallel resonant circuit via the wire 2a. As a result, the parallel resonance circuit enters a parallel resonance state. The reflection coefficient ΓR is a reflection coefficient in an electrically open state, and the angle of the reflection phase ∠ΓR is approximately 0 °.

ここで、キャパシタCp1及びインダクタLw1のリアクタンス成分により、反射位相∠ΓRに対する反射位相∠ΓTRが回転する。反射位相∠ΓTRの角度は、180°よりも僅かに大きい角度(以下「効率最大位相角」という)となる。   Here, the reflection phase ∠ΓTR with respect to the reflection phase ∠ΓR is rotated by the reactance component of the capacitor Cp1 and the inductor Lw1. The angle of the reflection phase ∠ΓTR is an angle slightly larger than 180 ° (hereinafter referred to as “maximum efficiency phase angle”).

図3は、反射位相∠ΓTRに対するトランジスタ1の動作効率ηを示す特性図である。横軸は反射位相∠ΓTRの値[°]を示しており、縦軸は動作効率ηの値[%]を示している。特性線Iは、図1に示す薄膜抵抗7を除くことで(すなわち図2に示す抵抗素子Rの抵抗成分を0Ωとすることで)、反射振幅|ΓTR|の値を1とした従来の増幅器の動作効率ηを示すことになる。特性線IIは、薄膜抵抗7を設けることで反射振幅|ΓTR|の値を0.7とした増幅器100の動作効率ηを示している。   FIG. 3 is a characteristic diagram showing the operating efficiency η of the transistor 1 with respect to the reflection phase ∠ΓTR. The horizontal axis indicates the value [°] of the reflection phase ∠ΓTR, and the vertical axis indicates the value [%] of the operating efficiency η. The characteristic line I is obtained by removing the thin film resistor 7 shown in FIG. 1 (that is, by setting the resistance component of the resistance element R shown in FIG. 2 to 0Ω), and the conventional amplifier having the reflection amplitude | ΓTR | The operating efficiency η of The characteristic line II shows the operating efficiency η of the amplifier 100 in which the reflection amplitude | ΓTR | is 0.7 by providing the thin film resistor 7.

一般に、FETなどのトランジスタは、反射位相∠ΓTRの角度が180°よりも僅かに大きい角度になると、負荷インピーダンスが僅かにキャパシタンス成分(容量成分)を含むようになり、電気的に略短絡された状態となる。このため、図3に示す如く、効率最大位相角においてトランジスタ1の動作効率ηの値が最大値ηmaxとなる。   In general, when the angle of the reflection phase ∠ΓTR is slightly larger than 180 °, the load impedance of the transistor such as an FET slightly includes a capacitance component (capacitance component) and is electrically short-circuited. It becomes a state. For this reason, as shown in FIG. 3, the value of the operating efficiency η of the transistor 1 becomes the maximum value ηmax at the maximum efficiency phase angle.

このとき、図1に示す薄膜抵抗7(図2に示す抵抗素子R)を設けたことにより、反射振幅|ΓTR|の値が1未満になる。これにより、トランジスタ1が負性抵抗を有する場合にも、反射振幅|ΓTR|に反射利得を積算した値を1未満とすることで、不要な発振を抑制することができる。   At this time, the value of the reflection amplitude | ΓTR | becomes less than 1 by providing the thin film resistor 7 (resistive element R shown in FIG. 2) shown in FIG. Thereby, even when the transistor 1 has a negative resistance, unnecessary oscillation can be suppressed by setting the value obtained by integrating the reflection gain to the reflection amplitude | ΓTR |

また、薄膜抵抗7を設けたことにより、反射位相∠ΓRが周波数に対して変化しにくくなり、周波数依存性が低減される。これに伴い、反射位相∠ΓTRの周波数依存性も低減される。この結果、トランジスタ1の動作効率ηが向上する周波数帯域が広くなり、より広い周波数帯域に亘ってトランジスタ1の動作効率ηを向上させることができる。   Further, the provision of the thin film resistor 7 makes it difficult for the reflection phase ∠ΓR to change with respect to the frequency, and the frequency dependency is reduced. Accordingly, the frequency dependence of the reflection phase ∠ΓTR is also reduced. As a result, the frequency band in which the operating efficiency η of the transistor 1 is improved is widened, and the operating efficiency η of the transistor 1 can be improved over a wider frequency band.

次に、図4〜図6を参照して、増幅器100の2倍波周波数による効果について説明する。
図4は、従来の増幅器の反射係数ΓTR及び反射係数ΓRをスミスチャート上に表した説明図である。ここで、抵抗素子Rの抵抗成分は0Ω、キャパシタCのキャパシタンス成分は0.56ピコファラド(pF)、インダクタL1のインダクタンス成分は0.20ナノヘンリー(nH)、インダクタLw1のインダクタンス成分は0.20nH、キャパシタCp1のキャパシタンス成分は0.36pF、キャパシタCp2のキャパシタンス成分は0.37pFである。また、入力信号の周波数は14〜16ギガヘルツ(GHz)であり、終端抵抗は50Ωである。
Next, the effect of the second harmonic frequency of the amplifier 100 will be described with reference to FIGS.
FIG. 4 is an explanatory diagram showing the reflection coefficient ΓTR and the reflection coefficient ΓR of a conventional amplifier on a Smith chart. Here, the resistance component of the resistance element R is 0Ω, the capacitance component of the capacitor C is 0.56 picofarad (pF), the inductance component of the inductor L1 is 0.20 nanohenry (nH), and the inductance component of the inductor Lw1 is 0.20 nH. The capacitance component of the capacitor Cp1 is 0.36 pF, and the capacitance component of the capacitor Cp2 is 0.37 pF. The frequency of the input signal is 14 to 16 gigahertz (GHz), and the termination resistance is 50Ω.

図5は、増幅器100の反射係数ΓTR及び反射係数ΓRをスミスチャート上に表した説明図である。ここで、抵抗素子Rの抵抗成分は2.3Ω、キャパシタCのキャパシタンス成分は0.56pF、インダクタL1のインダクタンス成分は0.20nH、インダクタLw1のインダクタンス成分は0.20nH、キャパシタCp1のキャパシタンス成分は0.36pF、キャパシタCp2のキャパシタンス成分は0.37pFである。また、入力信号の周波数は14〜16GHzであり、終端抵抗は50Ωである。   FIG. 5 is an explanatory diagram showing the reflection coefficient ΓTR and the reflection coefficient ΓR of the amplifier 100 on a Smith chart. Here, the resistance component of the resistance element R is 2.3Ω, the capacitance component of the capacitor C is 0.56 pF, the inductance component of the inductor L1 is 0.20 nH, the inductance component of the inductor Lw1 is 0.20 nH, and the capacitance component of the capacitor Cp1 is The capacitance component of 0.36 pF and capacitor Cp2 is 0.37 pF. The frequency of the input signal is 14 to 16 GHz, and the termination resistance is 50Ω.

図4及び図5において、スミスチャートの中心部Oと反射係数ΓTRとの間の長さが、反射振幅|ΓTR|の値と対応している。また、中心部Oと反射係数ΓR間の長さが、反射振幅|ΓR|の値と対応している。   4 and 5, the length between the center O of the Smith chart and the reflection coefficient ΓTR corresponds to the value of the reflection amplitude | ΓTR |. The length between the central portion O and the reflection coefficient ΓR corresponds to the value of the reflection amplitude | ΓR |.

図5に示す増幅器100の反射振幅|ΓTR|の値は、図4に示す従来の増幅器の反射振幅|ΓTR|の値よりも低減されている。したがって、トランジスタ1が負性抵抗を有する場合も、反射振幅|ΓTR|に反射利得を積算した値を1未満とすることで、不要な発振を抑制することができる。   The value of the reflection amplitude | ΓTR | of the amplifier 100 shown in FIG. 5 is lower than the value of the reflection amplitude | ΓTR | of the conventional amplifier shown in FIG. Therefore, even when the transistor 1 has a negative resistance, unnecessary oscillation can be suppressed by setting the value obtained by integrating the reflection gain to the reflection amplitude | ΓTR |

図6は、入力信号の周波数に対する反射位相∠ΓTRを示す特性図である。横軸は周波数の値[GHz]を示しており、縦軸は反射位相∠ΓTRの値[°]を示している。特性線IIIは従来の増幅器の反射位相∠ΓTRを示しており、特性線IVは増幅器100の反射位相∠ΓTRを示している。   FIG. 6 is a characteristic diagram showing the reflection phase ∠ΓTR with respect to the frequency of the input signal. The horizontal axis indicates the frequency value [GHz], and the vertical axis indicates the value [°] of the reflection phase ∠ΓTR. A characteristic line III indicates the reflection phase ∠ΓTR of the conventional amplifier, and a characteristic line IV indicates the reflection phase ∠ΓTR of the amplifier 100.

図6に示す如く、増幅器100の∠ΓTRは、従来の増幅器の∠ΓTRよりも周波数依存性が低減されている。したがって、より広い周波数帯域に亘ってトランジスタ1の動作効率ηを向上させることができる。   As shown in FIG. 6, the frequency dependence of ∠ΓTR of the amplifier 100 is lower than that of 従 来 ΓTR of the conventional amplifier. Therefore, the operation efficiency η of the transistor 1 can be improved over a wider frequency band.

なお、図3に示す如く、FETなどのトランジスタは、反射振幅|ΓTR|の値が低くなるにつれて動作効率ηの最大値ηmaxが低くなる。しかしながら、増幅器100は、反射位相∠ΓTRの周波数依存性を低減したことにより、所定の周波数帯域全体における動作効率ηの平均値が従来の増幅器よりも向上している。   Note that, as shown in FIG. 3, in a transistor such as an FET, the maximum value ηmax of the operating efficiency η decreases as the value of the reflection amplitude | ΓTR | decreases. However, the amplifier 100 reduces the frequency dependence of the reflection phase ∠ΓTR, so that the average value of the operating efficiency η in the entire predetermined frequency band is improved as compared with the conventional amplifier.

また、2倍波周波数においては、櫛型電極6aに設けた薄膜抵抗7に代えて、他方の櫛型電極6bに薄膜抵抗を設けたものとしても、同様の効果を得ることができる。   At the second harmonic frequency, the same effect can be obtained even if a thin film resistor is provided on the other comb electrode 6b instead of the thin film resistor 7 provided on the comb electrode 6a.

次に、図7を参照して、増幅器100の基本波周波数による動作について説明する。
図7は、増幅器100の動作周波数の基本波周波数を用いた等価回路を示している。なお、図2に示す2倍波周波数の等価回路と同様の回路素子には同一符号を付して説明を省略する。
Next, with reference to FIG. 7, the operation of the amplifier 100 at the fundamental frequency will be described.
FIG. 7 shows an equivalent circuit using the fundamental frequency of the operating frequency of the amplifier 100. The circuit elements similar to the equivalent circuit of the second harmonic frequency shown in FIG.

基本波周波数においては、1対の櫛型電極6a,6b間のキャパシタンス成分は無視することができる。このため、図2に示すキャパシタCは除かれている。   At the fundamental frequency, the capacitance component between the pair of comb electrodes 6a and 6b can be ignored. For this reason, the capacitor C shown in FIG. 2 is omitted.

一方、動作周波数の基本波周波数の場合、各々の櫛型電極6a,6bがいわゆる「先端開放スタブ」の機能を果たす。すなわち、インダクタLw1とインダクタL1間の接合部aに、抵抗素子Rを介してキャパシタCp1’の一端部が接続されている。キャパシタCp1’の他端部は電気的に接地されている。キャパシタCp1’のキャパシタンス成分は、図2に示すキャパシタCp1のキャパシタンス成分と、櫛型電極6aの先端開放スタブによるキャパシタンス成分とを含むものである。   On the other hand, in the case of the fundamental frequency of the operating frequency, each comb-shaped electrode 6a, 6b functions as a so-called “tip open stub”. That is, one end of the capacitor Cp1 'is connected to the junction a between the inductor Lw1 and the inductor L1 via the resistance element R. The other end of the capacitor Cp1 'is electrically grounded. The capacitance component of the capacitor Cp1 'includes the capacitance component of the capacitor Cp1 shown in FIG. 2 and the capacitance component due to the open-ended stub of the comb electrode 6a.

また、インダクタL1と入力端子5間の接合部bに、キャパシタCp2’の一端部が接続されている。キャパシタCp2’の他端部は電気的に接地されている。キャパシタCp2’のキャパシタンス成分は、図2に示すキャパシタCp2のキャパシタンス成分と、櫛型電極6bの先端開放スタブによるキャパシタンス成分とを含むものである。   Further, one end of the capacitor Cp2 'is connected to the junction b between the inductor L1 and the input terminal 5. The other end of the capacitor Cp2 'is electrically grounded. The capacitance component of the capacitor Cp2 'includes the capacitance component of the capacitor Cp2 shown in FIG. 2 and the capacitance component due to the open-ended stub of the comb electrode 6b.

次に、図7及び図8を参照して、増幅器100の基本波周波数による効果について説明する。
図8は、図7に示すインダクタLw1と接合部a間の点Xからトランジスタ1を見たインピーダンスZxと、接合部bと入力端子5間の点Yからトランジスタ1を見たインピーダンスZyとをスミスチャート上に表した説明図である。スミスチャートでは、インピーダンスに含まれる抵抗成分の値が小さいほど、スミスチャートの中央部を横切る軸(抵抗軸)の左側に表される。
Next, the effect of the fundamental frequency of the amplifier 100 will be described with reference to FIGS.
FIG. 8 shows Smith impedance Zx as seen from the point X between the inductor Lw1 and the junction a shown in FIG. 7 and impedance Zy as seen from the point Y between the junction b and the input terminal 5. It is explanatory drawing represented on the chart. In the Smith chart, the smaller the value of the resistance component included in the impedance, the closer to the left side of the axis (resistance axis) that crosses the center of the Smith chart.

一般に、トランジスタの入力インピーダンスの値は数Ω程度である。したがって、直列に接続したインダクタLw1のみを介してトランジスタ1を見たインピーダンスZxの値は、比較的小さな値となる。図8において、インピーダンスZxは抵抗軸の左端部の近傍に表されている。   Generally, the value of the input impedance of a transistor is about several ohms. Therefore, the value of the impedance Zx when the transistor 1 is viewed only through the inductor Lw1 connected in series is a relatively small value. In FIG. 8, the impedance Zx is expressed in the vicinity of the left end portion of the resistance axis.

一方、直列に接続したインダクタL1,Lw1及びシャントに接続したキャパシタCp1’,Cp2’を介してトランジスタ1を見たインピーダンスZyの値は、インピーダンスZxの値よりも大きくなる。図8において、インピーダンスZyは、インピーダンスZxよりもスミスチャートの中心部Oの近くに表されている。   On the other hand, the value of the impedance Zy when the transistor 1 is viewed through the inductors L1 and Lw1 connected in series and the capacitors Cp1 'and Cp2' connected to the shunt is larger than the value of the impedance Zx. In FIG. 8, the impedance Zy is represented closer to the center O of the Smith chart than the impedance Zx.

このように、トランジスタ1との間に介在する回路素子が増えるにつれて、トランジスタ1を見たインピーダンスの値が大きくなる。したがって、抵抗素子Rをシャントに接続する回路部位をトランジスタ1から離すにつれて、抵抗素子Rによる影響が大きくなり、基本波周波数における高調波処理回路の通過損失が大きくなる。   As described above, as the number of circuit elements interposed between the transistor 1 and the transistor 1 increases, the impedance value viewed from the transistor 1 increases. Therefore, as the circuit portion connecting the resistance element R to the shunt is moved away from the transistor 1, the influence of the resistance element R increases and the passage loss of the harmonic processing circuit at the fundamental frequency increases.

これに対し、増幅器100は、1対の櫛型電極6a,6bのうち、トランジスタ1により近い櫛型電極6aに薄膜抵抗7を設けている。これにより、基本波周波数の等価回路において、キャパシタCp2’よりもトランジスタ1に近いキャパシタCp1’に対して直列に抵抗素子Rが接続される。この結果、他方の櫛型電極6bに薄膜抵抗を設けた増幅器よりも、基本波周波数における高調波処理回路の通過損失を低減して、増幅器100の利得の低下を最小限に抑えることができる。   On the other hand, the amplifier 100 is provided with the thin film resistor 7 on the comb electrode 6a closer to the transistor 1 among the pair of comb electrodes 6a and 6b. Thereby, in the equivalent circuit of the fundamental frequency, the resistance element R is connected in series with the capacitor Cp1 'closer to the transistor 1 than the capacitor Cp2'. As a result, it is possible to reduce the passage loss of the harmonic processing circuit at the fundamental frequency and to minimize the decrease in the gain of the amplifier 100, as compared with an amplifier in which the other comb-shaped electrode 6b is provided with a thin film resistor.

以上のように、この実施の形態1の増幅器100は、並列共振回路を構成するインターデジタルキャパシタの一部に薄膜抵抗7を設けている。これにより、2倍波周波数においてトランジスタ1が負性抵抗を有する場合も、反射振幅|ΓTR|に反射利得を積算した値を1未満とすることで、不要な発振を抑制することができる。また、反射位相∠ΓTRの周波数依存性が低減されることで、より広い周波数帯域に亘ってトランジスタ1の動作効率ηを向上させることができる。   As described above, the amplifier 100 according to the first embodiment is provided with the thin film resistor 7 in a part of the interdigital capacitor constituting the parallel resonant circuit. Thereby, even when the transistor 1 has a negative resistance at the second harmonic frequency, unnecessary oscillation can be suppressed by setting the value obtained by integrating the reflection gain to the reflection amplitude | ΓTR | Further, since the frequency dependence of the reflection phase ∠ΓTR is reduced, the operating efficiency η of the transistor 1 can be improved over a wider frequency band.

また、インターデジタルキャパシタを構成する1対の櫛型電極6a,6bのうち、トランジスタ1により近い櫛型電極6aに薄膜抵抗7を設けている。これにより、他方の櫛型電極6bに薄膜抵抗を設けた増幅器よりも、基本波周波数における高調波処理回路の通過損失を低減して、増幅器100の利得の低下を最小限に抑えることができる。   Further, the thin film resistor 7 is provided on the comb electrode 6a closer to the transistor 1 among the pair of comb electrodes 6a and 6b constituting the interdigital capacitor. As a result, it is possible to reduce the passage loss of the harmonic processing circuit at the fundamental frequency and to minimize the decrease in the gain of the amplifier 100, compared to an amplifier in which the other comb-shaped electrode 6b is provided with a thin film resistor.

なお、入力端子5及び出力端子8に、基本波周波数でインピーダンスを整合させるインピーダンス整合回路を各々接続したものとしてもよい。   The input terminal 5 and the output terminal 8 may be connected to impedance matching circuits that match impedances at the fundamental frequency.

また、トランジスタ1は、入力信号の振幅を増幅する能動素子であればよく、FETに限定されるものではない。バイポーラトランジスタ、又はトランジスタと同等の機能を果たす集積回路(Integrated circuit,IC)を用いたものとしてもよい。   The transistor 1 may be an active element that amplifies the amplitude of the input signal, and is not limited to the FET. A bipolar transistor or an integrated circuit (IC) that performs a function equivalent to that of a transistor may be used.

また、並列共振回路は、トランジスタ1の動作周波数の略3倍の高調波周波数、又は略n倍(nは4以上の整数)の高調波周波数によって並列共振状態となるように設定されたものとしてもよい。   In addition, the parallel resonant circuit is set to be in a parallel resonant state with a harmonic frequency that is approximately three times the operating frequency of the transistor 1 or a harmonic frequency that is approximately n times (n is an integer of 4 or more). Also good.

また、図9に示す如く、伝送線路3bの中央部から分岐した1対の櫛型電極6c,6dと、一方の櫛型電極6cに設けた薄膜抵抗7aをさらに有する増幅器101としてもよい。伝送線路3bは、高調波周波数に対応する波長の4分の1長さ未満の電気長を有するものとしてもよい。ワイヤ2b、伝送線路3b、櫛型電極6c,6d及び薄膜抵抗7aにより構成された高調波処理回路は、ワイヤ2a、伝送線路3a、櫛型電極6a,6b及び薄膜抵抗7により構成された高調波処理回路と同様に動作する。   Further, as shown in FIG. 9, the amplifier 101 may further include a pair of comb electrodes 6c and 6d branched from the center of the transmission line 3b and a thin film resistor 7a provided on one comb electrode 6c. The transmission line 3b may have an electrical length that is less than a quarter length of the wavelength corresponding to the harmonic frequency. The harmonic processing circuit composed of the wire 2b, the transmission line 3b, the comb electrodes 6c and 6d, and the thin film resistor 7a is a harmonic composed of the wire 2a, the transmission line 3a, the comb electrodes 6a and 6b, and the thin film resistor 7. It operates in the same way as the processing circuit.

実施の形態2.
図10を参照して、実施の形態1と異なる形状の並列共振回路を用いた増幅器について説明する。なお、図1に示す実施の形態1の増幅器100と同様の構成部材には同一符号を付して説明を省略する。
Embodiment 2. FIG.
With reference to FIG. 10, an amplifier using a parallel resonant circuit having a shape different from that of the first embodiment will be described. The same components as those of the amplifier 100 according to the first embodiment shown in FIG.

トランジスタ1のゲート端子は、ワイヤ2aを介して伝送線路3cの一端部に接続されている。伝送線路3cは、細線状の電極を矩形波状に折り曲げてなるメアンダーライン線路で構成されている。   The gate terminal of the transistor 1 is connected to one end of the transmission line 3c via the wire 2a. The transmission line 3c is composed of a meander line line formed by bending a thin wire electrode into a rectangular wave shape.

伝送線路3cの中央部に、1対の金属電極6e,6fが接続されている。金属電極6e,6f間には、絶縁体層9が介在されている。金属電極6e,6f及び絶縁体層9によって、伝送線路3cに対して並列に接続された、いわゆる「金属絶縁体金属(Metal−Insulator−Metal,MIM)キャパシタ」が構成されている。伝送線路3c及びMIMキャパシタによって、並列共振回路が構成されている。   A pair of metal electrodes 6e and 6f are connected to the center of the transmission line 3c. An insulator layer 9 is interposed between the metal electrodes 6e and 6f. The metal electrodes 6 e and 6 f and the insulator layer 9 constitute a so-called “metal-insulator-metal (MIM) capacitor” connected in parallel to the transmission line 3 c. A parallel resonance circuit is configured by the transmission line 3c and the MIM capacitor.

1対の金属電極6e,6fのうち、伝送線路3cのトランジスタ1により近い部位に接続された金属電極6eと、伝送線路3cとの間に、薄膜抵抗7が接続されている。ワイヤ2a、並列共振回路及び薄膜抵抗7によって、高調波処理回路が構成されている。   Of the pair of metal electrodes 6e and 6f, a thin film resistor 7 is connected between the transmission line 3c and the metal electrode 6e connected to a portion closer to the transistor 1 of the transmission line 3c. The wire 2a, the parallel resonance circuit, and the thin film resistor 7 constitute a harmonic processing circuit.

また、トランジスタ1のドレイン端子は、ワイヤ2bを介して伝送線路3dの一端部に接続されている。伝送線路3dは、細線状の電極を矩形波状に折り曲げてなるメアンダーライン線路で構成されている。   The drain terminal of the transistor 1 is connected to one end of the transmission line 3d through the wire 2b. The transmission line 3d is a meander line formed by bending a thin wire electrode into a rectangular wave shape.

このようにして構成された増幅器102は、以下のように実施の形態1の増幅器100と同様に動作する。
すなわち、2倍波周波数においては、高調波処理回路に薄膜抵抗7を設けたことにより、反射振幅|ΓTR|の値が1未満になる。これにより、トランジスタ1が負性抵抗を有する場合にも、反射振幅|ΓTR|に反射利得を積算した値を1未満とすることで、不要な発振を抑制することができる。
The amplifier 102 configured as described above operates in the same manner as the amplifier 100 of the first embodiment as follows.
That is, at the second harmonic frequency, the value of the reflection amplitude | ΓTR | becomes less than 1 by providing the thin film resistor 7 in the harmonic processing circuit. Thereby, even when the transistor 1 has a negative resistance, unnecessary oscillation can be suppressed by setting the value obtained by integrating the reflection gain to the reflection amplitude | ΓTR |

また、高調波処理回路に薄膜抵抗7を設けたことにより、反射位相∠ΓRが周波数に対して変化しにくくなり、周波数依存性が低減される。これに伴い、反射位相∠ΓTRの周波数依存性も低減される。その結果、より広い周波数帯域に亘ってトランジスタ1の動作効率ηを向上させることができる。   Further, since the thin film resistor 7 is provided in the harmonic processing circuit, the reflection phase ∠ΓR is less likely to change with respect to the frequency, and the frequency dependency is reduced. Accordingly, the frequency dependence of the reflection phase ∠ΓTR is also reduced. As a result, the operating efficiency η of the transistor 1 can be improved over a wider frequency band.

さらに、1対の金属電極6e,6fのうち、トランジスタ1により近い金属電極6eに薄膜抵抗7を接続している。このため、基本波周波数の等価回路において、キャパシタCp’よりもトランジスタ1に近いキャパシタCp’に対して直列に抵抗素子Rが接続される。この結果、他方の金属電極6fに薄膜抵抗を接続した増幅器よりも、基本波周波数における高調波処理回路の通過損失を低減して、増幅器102の利得の低下を最小限に抑えることができる。 Further, the thin film resistor 7 is connected to the metal electrode 6e closer to the transistor 1 among the pair of metal electrodes 6e and 6f. For this reason, in the equivalent circuit of the fundamental frequency, the resistance element R is connected in series to the capacitor Cp 1 ′ closer to the transistor 1 than to the capacitor Cp 2 ′. As a result, it is possible to reduce the passage loss of the harmonic processing circuit at the fundamental frequency and to minimize the decrease in the gain of the amplifier 102, compared to an amplifier in which a thin film resistor is connected to the other metal electrode 6f.

なお、薄膜抵抗7は、一方の金属電極6eの一部に設けたものとしても良い。   The thin film resistor 7 may be provided on a part of one metal electrode 6e.

なお、本願発明はその発明の範囲内において、各実施の形態の自由な組み合わせ、あるいは各実施の形態の任意の構成要素の変形、もしくは各実施の形態において任意の構成要素の省略が可能である。   In the present invention, within the scope of the invention, any combination of the embodiments, or any modification of any component in each embodiment, or omission of any component in each embodiment is possible. .

1 トランジスタ(能動素子)、2a,2b ワイヤ、3a,3b,3c,3d 伝送線路、4a,4b 誘電体基板、5 入力端子、6a,6b,6c,6d 櫛型電極、6e,6f 金属電極、7,7a 薄膜抵抗、8 出力端子、9 絶縁体層、61a,61b 歯部、62a 背骨部、100,101,102 増幅器、C,Cp1,Cp2,Cp1’,Cp2’ キャパシタ、L1,Lw1 インダクタ、R 抵抗素子。   1 transistor (active element), 2a, 2b wire, 3a, 3b, 3c, 3d transmission line, 4a, 4b dielectric substrate, 5 input terminal, 6a, 6b, 6c, 6d comb electrode, 6e, 6f metal electrode, 7, 7a Thin film resistor, 8 output terminal, 9 insulator layer, 61a, 61b tooth, 62a spine, 100, 101, 102 amplifier, C, Cp1, Cp2, Cp1 ′, Cp2 ′ capacitor, L1, Lw1 inductor, R resistive element.

Claims (8)

入力信号を増幅する能動素子と、
前記入力信号が入力される入力端子と前記能動素子との間に接続したインダクタと、該インダクタに対して並列に接続したキャパシタとを有し、前記能動素子の動作周波数に対する高調波周波数によって並列共振状態に設定してなる並列共振回路と、
前記キャパシタに対して直列に接続した抵抗素子と、
を具備し、
前記キャパシタは、間隙部を介して互いに対向した1対の櫛形電極からなるインターデジタルキャパシタで構成し、
前記抵抗素子は、いずれか一方の前記櫛形電極に設けた薄膜抵抗で構成したことを特徴とする増幅器。
An active element for amplifying the input signal;
An inductor connected between the input terminal to which the input signal is input and the active element, and a capacitor connected in parallel to the inductor, and parallel resonance by a harmonic frequency with respect to the operating frequency of the active element A parallel resonant circuit set to a state;
A resistance element connected in series to the capacitor;
Equipped with,
The capacitor is composed of an interdigital capacitor composed of a pair of comb-shaped electrodes opposed to each other via a gap,
2. The amplifier according to claim 1, wherein the resistance element includes a thin film resistor provided on any one of the comb electrodes .
前記薄膜抵抗は、1対の前記櫛形電極のうち前記能動素子により近い前記櫛形電極の一部に設けたことを特徴とする請求項記載の増幅器。 The thin film resistors, a pair of claim 1, wherein the amplifier, characterized in that provided in a part of the interdigital electrode closer to the active element of the comb electrodes. 入力信号を増幅する能動素子と、
前記入力信号が入力される入力端子と前記能動素子との間に接続したインダクタと、該インダクタに対して並列に接続したキャパシタとを有し、前記能動素子の動作周波数に対する高調波周波数によって並列共振状態に設定してなる並列共振回路と、
前記キャパシタに対して直列に接続した抵抗素子と、
を具備し、
前記キャパシタは、1対の金属電極間に絶縁体層を介在させてなる金属絶縁体金属キャパシタで構成し、
前記抵抗素子は、いずれか一方の前記金属電極に接続した薄膜抵抗で構成したことを特徴とする増幅器。
An active element for amplifying the input signal;
An inductor connected between the input terminal to which the input signal is input and the active element, and a capacitor connected in parallel to the inductor, and parallel resonance by a harmonic frequency with respect to the operating frequency of the active element A parallel resonant circuit set to a state;
A resistance element connected in series to the capacitor;
Equipped with,
The capacitor comprises a metal insulator metal capacitor having an insulator layer interposed between a pair of metal electrodes,
2. The amplifier according to claim 1, wherein the resistance element includes a thin film resistor connected to any one of the metal electrodes .
前記薄膜抵抗は、1対の前記金属電極のうち前記能動素子により近い前記金属電極に接続したことを特徴とする請求項記載の増幅器。 4. The amplifier according to claim 3 , wherein the thin film resistor is connected to the metal electrode closer to the active element of the pair of metal electrodes. 前記インダクタは、前記高調波周波数に対応する波長の4分の1長さ未満の電気長を有する伝送線路で構成したことを特徴とする請求項1から請求項のうちのいずれか1項記載の増幅器。 The said inductor was comprised with the transmission line which has an electrical length less than 1/4 length of the wavelength corresponding to the said harmonic frequency, The any one of the Claims 1-4 characterized by the above-mentioned. Amplifier. 前記伝送線路は、細線状の電極を折り曲げてなるメアンダーライン線路で構成したことを特徴とする請求項記載の増幅器。 6. The amplifier according to claim 5 , wherein the transmission line is a meander line formed by bending a thin wire electrode. 前記並列共振回路は、前記動作周波数の2倍又は3倍の前記高調波周波数によって並列共振状態に設定してなることを特徴とする請求項1から請求項のうちのいずれか1項記載の増幅器。 It said parallel resonant circuit, according to any one of claims 1 to 6, characterized by comprising setting the parallel resonance state by the harmonic frequency twice or three times the operating frequency amplifier. 前記能動素子は、ソース端子を電気的に接地した電界効果トランジスタで構成し、
前記インダクタは、前記電界効果トランジスタのゲート端子に接続した
ことを特徴とする請求項1から請求項のうちのいずれか1項記載の増幅器。
The active element is composed of a field effect transistor having a source terminal electrically grounded,
The amplifier according to any one of claims 1 to 7 , wherein the inductor is connected to a gate terminal of the field effect transistor.
JP2014101616A 2014-05-15 2014-05-15 amplifier Active JP6452315B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2014101616A JP6452315B2 (en) 2014-05-15 2014-05-15 amplifier

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2014101616A JP6452315B2 (en) 2014-05-15 2014-05-15 amplifier

Publications (2)

Publication Number Publication Date
JP2015220542A JP2015220542A (en) 2015-12-07
JP6452315B2 true JP6452315B2 (en) 2019-01-16

Family

ID=54779623

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2014101616A Active JP6452315B2 (en) 2014-05-15 2014-05-15 amplifier

Country Status (1)

Country Link
JP (1) JP6452315B2 (en)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112910419A (en) * 2021-01-21 2021-06-04 中电国基南方集团有限公司 Power amplifier chip output matching circuit with out-of-band gain suppression function

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0583017A (en) * 1991-09-24 1993-04-02 Mitsubishi Electric Corp Microwave integrated circuit device
JPH11220337A (en) * 1998-01-30 1999-08-10 Sharp Corp Power amplifier
JP2003298364A (en) * 2002-04-03 2003-10-17 Hitachi Ltd High frequency power amplifier
JP2006245967A (en) * 2005-03-03 2006-09-14 Matsushita Electric Ind Co Ltd High frequency power amplifier
JP2007088617A (en) * 2005-09-20 2007-04-05 Mitsubishi Electric Corp Feedforward amplifier
JP2009239672A (en) * 2008-03-27 2009-10-15 Panasonic Corp High frequency power amplifier
JP5543024B2 (en) * 2011-05-25 2014-07-09 三菱電機株式会社 High efficiency active circuit

Also Published As

Publication number Publication date
JP2015220542A (en) 2015-12-07

Similar Documents

Publication Publication Date Title
JP3888785B2 (en) High frequency power amplifier
JP5253321B2 (en) Broadband amplifier
TWI364161B (en) High frequency power amplifier
JP3462760B2 (en) Distributed constant circuit, high frequency circuit, bias application circuit, and impedance adjustment method
JP5646302B2 (en) Frequency multiplier
JP6452315B2 (en) amplifier
JP5106241B2 (en) High frequency amplifier circuit
JP6073371B2 (en) Broadband amplifier
JP6729989B2 (en) amplifier
JP5954974B2 (en) High frequency amplifier
JP6648979B2 (en) Semiconductor amplifier
JP6678827B2 (en) High frequency amplifier
JP6943193B2 (en) Transmission line, matching circuit and amplifier circuit
JP7418662B2 (en) doherty amplifier
JP5241599B2 (en) Harmonic termination circuit
JP2003264402A (en) Distributed constant circuit
TWI741782B (en) High frequency amplifier
JP5419812B2 (en) High-frequency multistage active circuit
JP3420433B2 (en) Broadband amplifier
JP2010199874A (en) High-frequency amplifier
JP2015104006A (en) Negative resistance generation circuit
JP2005110283A (en) Integrated power amplifier structure
JP4305618B2 (en) Negative resistance circuit and active filter
JPH06224664A (en) Power amplifier
JP6040851B2 (en) Negative-phase power combiner and differential amplifier

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20170104

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20171215

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20180123

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20180313

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20180918

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20181030

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20181113

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20181211

R150 Certificate of patent or registration of utility model

Ref document number: 6452315

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250