JP6448802B2 - 光ネットワークオンチップ、光ルータ、および信号伝送方法 - Google Patents
光ネットワークオンチップ、光ルータ、および信号伝送方法 Download PDFInfo
- Publication number
- JP6448802B2 JP6448802B2 JP2017533288A JP2017533288A JP6448802B2 JP 6448802 B2 JP6448802 B2 JP 6448802B2 JP 2017533288 A JP2017533288 A JP 2017533288A JP 2017533288 A JP2017533288 A JP 2017533288A JP 6448802 B2 JP6448802 B2 JP 6448802B2
- Authority
- JP
- Japan
- Prior art keywords
- waveguide
- core
- subnet
- optical
- optical router
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 230000003287 optical effect Effects 0.000 title claims description 315
- 238000000034 method Methods 0.000 title claims description 64
- 230000008054 signal transmission Effects 0.000 title claims description 13
- 230000008569 process Effects 0.000 claims description 37
- 101150052939 APBA1 gene Proteins 0.000 claims description 24
- 102100036514 Amyloid-beta A4 precursor protein-binding family A member 1 Human genes 0.000 claims description 24
- 102100036441 Amyloid-beta A4 precursor protein-binding family A member 2 Human genes 0.000 claims description 24
- 101710093616 Amyloid-beta A4 precursor protein-binding family A member 2 Proteins 0.000 claims description 24
- 238000010586 diagram Methods 0.000 description 26
- 238000004891 communication Methods 0.000 description 17
- 230000005540 biological transmission Effects 0.000 description 11
- 239000010410 layer Substances 0.000 description 10
- 230000006870 function Effects 0.000 description 7
- 235000008694 Humulus lupulus Nutrition 0.000 description 3
- 230000008878 coupling Effects 0.000 description 3
- 238000010168 coupling process Methods 0.000 description 3
- 238000005859 coupling reaction Methods 0.000 description 3
- 238000005516 engineering process Methods 0.000 description 3
- 238000012545 processing Methods 0.000 description 3
- 238000013461 design Methods 0.000 description 2
- 230000007246 mechanism Effects 0.000 description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 239000012792 core layer Substances 0.000 description 1
- 230000003116 impacting effect Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000005693 optoelectronics Effects 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 230000033772 system development Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04Q—SELECTING
- H04Q11/00—Selecting arrangements for multiplex systems
- H04Q11/0001—Selecting arrangements for multiplex systems using optical switching
- H04Q11/0062—Network aspects
- H04Q11/0066—Provisions for optical burst or packet networks
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04Q—SELECTING
- H04Q11/00—Selecting arrangements for multiplex systems
- H04Q11/0001—Selecting arrangements for multiplex systems using optical switching
- H04Q11/0062—Network aspects
-
- G—PHYSICS
- G02—OPTICS
- G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
- G02B6/00—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
- G02B6/10—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings of the optical waveguide type
- G02B6/12—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings of the optical waveguide type of the integrated circuit kind
- G02B6/12004—Combinations of two or more optical elements
-
- G—PHYSICS
- G02—OPTICS
- G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
- G02B6/00—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
- G02B6/10—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings of the optical waveguide type
- G02B6/12—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings of the optical waveguide type of the integrated circuit kind
- G02B6/12007—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings of the optical waveguide type of the integrated circuit kind forming wavelength selective elements, e.g. multiplexer, demultiplexer
-
- G—PHYSICS
- G02—OPTICS
- G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
- G02B6/00—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
- G02B6/24—Coupling light guides
- G02B6/26—Optical coupling means
- G02B6/28—Optical coupling means having data bus means, i.e. plural waveguides interconnected and providing an inherently bidirectional system by mixing and splitting signals
- G02B6/293—Optical coupling means having data bus means, i.e. plural waveguides interconnected and providing an inherently bidirectional system by mixing and splitting signals with wavelength selective means
- G02B6/29331—Optical coupling means having data bus means, i.e. plural waveguides interconnected and providing an inherently bidirectional system by mixing and splitting signals with wavelength selective means operating by evanescent wave coupling
- G02B6/29335—Evanescent coupling to a resonator cavity, i.e. between a waveguide mode and a resonant mode of the cavity
- G02B6/29338—Loop resonators
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04B—TRANSMISSION
- H04B10/00—Transmission systems employing electromagnetic waves other than radio-waves, e.g. infrared, visible or ultraviolet light, or employing corpuscular radiation, e.g. quantum communication
- H04B10/27—Arrangements for networking
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L41/00—Arrangements for maintenance, administration or management of data switching networks, e.g. of packet switching networks
- H04L41/08—Configuration management of networks or network elements
- H04L41/0893—Assignment of logical groups to network elements
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L49/00—Packet switching elements
- H04L49/10—Packet switching elements characterised by the switching fabric construction
- H04L49/109—Integrated on microchip, e.g. switch-on-chip
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04Q—SELECTING
- H04Q11/00—Selecting arrangements for multiplex systems
- H04Q11/0001—Selecting arrangements for multiplex systems using optical switching
- H04Q11/0005—Switch and router aspects
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04Q—SELECTING
- H04Q11/00—Selecting arrangements for multiplex systems
- H04Q11/0001—Selecting arrangements for multiplex systems using optical switching
- H04Q11/0005—Switch and router aspects
- H04Q2011/0037—Operation
- H04Q2011/0039—Electrical control
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04Q—SELECTING
- H04Q11/00—Selecting arrangements for multiplex systems
- H04Q11/0001—Selecting arrangements for multiplex systems using optical switching
- H04Q11/0005—Switch and router aspects
- H04Q2011/0052—Interconnection of switches
- H04Q2011/0054—Distribute-route
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04Q—SELECTING
- H04Q11/00—Selecting arrangements for multiplex systems
- H04Q11/0001—Selecting arrangements for multiplex systems using optical switching
- H04Q11/0062—Network aspects
- H04Q2011/009—Topology aspects
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04Q—SELECTING
- H04Q11/00—Selecting arrangements for multiplex systems
- H04Q11/0001—Selecting arrangements for multiplex systems using optical switching
- H04Q11/0062—Network aspects
- H04Q2011/009—Topology aspects
- H04Q2011/0092—Ring
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Optics & Photonics (AREA)
- Signal Processing (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Computing Systems (AREA)
- Electromagnetism (AREA)
- Data Exchanges In Wide-Area Networks (AREA)
Description
N2個の光ルータは2つのサブネットを形成しており、N2/2個の光ルータごとに1つのサブネットを形成しており、
N2/2個のゲートウェイの各ゲートウェイはN2個のIPコアの2つずつのIPコアに接続されており、異なるゲートウェイに接続されたIPコアは異なり、各ゲートウェイに接続された2つのIPコアは2つのサブネットと1対1の対応関係にあり、
N2/2個のゲートウェイは2つのサブネットの各サブネット内のN2/2個の光ルータと1対1の対応関係にあり、各ゲートウェイは、各サブネット内の、各ゲートウェイに対応する光ルータに接続されており、
N2個のIPコアのうちの第1のIPコアは、第1のIPコアに接続されたゲートウェイに第1の信号を送信するように構成されており、
第1のIPコアに接続されたゲートウェイは、第1の信号に従って、第1の信号の送信先IPコアである第2のIPコアを決定し、第2のIPコアに対応するサブネットを決定し、第1の信号を、第1のIPコアに接続されたゲートウェイに接続された光ルータである、第2のIPコアに対応するサブネット内の第1の光ルータに送信するように構成されており、
第2のIPコアに対応するサブネットは、第1の光ルータを用いて第1の信号を受信し、第1の信号を、第2のIPコアに接続されたゲートウェイに接続された光ルータである、第2のIPコアに対応するサブネット内の第2の光ルータに経路制御し、第2の光ルータを用いて、第1の信号を、第2のIPコアに接続されたゲートウェイに送信するように構成されており、
第2のIPコアに接続されたゲートウェイは、第1の信号を第2のIPコアに送信するように構成されている。
第2のIPコアに接続されたゲートウェイは、IPコアとサブネットとの対応関係に従って、第1の信号を第2のIPコアに送信するように構成されている。
N 2 個の光ルータを、奇数行奇数列に位置する光ルータおよび偶数行偶数列に位置する光ルータが一方のサブネットに属し、奇数行偶数列に位置する光ルータおよび偶数行奇数列に位置する光ルータが他方のサブネットに属する、N行N列に配置し、
各サブネットにおいて、各光ルータは、それぞれ、左上、左下、右上、および右下の4方向に平行導波路対を伸ばし、平行導波路対は、別の光ルータが伸ばす導波路に接続されており、導波路がサブネットエッジ間の挟角に到達した場合、導波路は引き続き反対方向に伸び、または、導波路がサブネットエッジに到達した場合、導波路は引き続きエッジに対して垂直な方向に伸びる、
ように形成している。
各サブネット内の各光ルータのX、Y座標は、
各サブネットをN行N/2列のTorus構造に変換し、各列内の光ルータは縦トーラスに含まれ、第i行および第(i+N/2)行の光ルータは横トーラスに含まれ、i=1,2,…,N/2であり、左上隅に位置する光ルータを座標の原点として、横右方向をXの正の方向として、縦下方向をYの正の方向として用いて、各サブネット内の各光ルータにX、Y座標を連続して割り振り、逆のプロセスに従って元の構造に戻って、座標の割振りを完了する
ように割り振られており、
各ゲートウェイに接続された2つのIPコアの各IPコアと、各ゲートウェイに接続された、各IPコアに対応するサブネット内の光ルータとは、同じX、Y、Z座標を有し、
第1のIPコアに接続されたゲートウェイは、第2のIPコアのZ座標に従って、第2のIPコアに対応するサブネットを決定するように構成されており、
各サブネット内の各光ルータは、
現在のノードの座標(Xc,Yc)、および送信先ノードの座標(Xd,Yd)を取得し、
Yc=YdかつXc=Xdの場合、出力方向はローカルであり、
Yc=YdかつXc<Xdの場合、出力方向は東であり、
Yc=YdかつXc≧Xdの場合、出力方向は西であり、
Yc≠Yd、|Yc−Yd|=N/2、かつXc<Xdの場合、出力方向は西であり、
Yc≠Yd、|Yc−Yd|=N/2、かつYc≧Ydの場合、出力方向は東であり、
Yc≠Yd、|Yc−Yd|≠N/2、かつ(Yt−Yc+N)%N>N/2の場合、出力方向は北であり、または、
Yc≠Yd、|Xc−Yd|≠N/2、かつ(Yt−Yc+N)%N≦N/2の場合、出力方向は南であり、(Xt,Yt)は、
Yd<N/2の場合、(Xt1,Yt1)=(Xc,Yd)、かつ(Xt2,Yt2)=(Xc,Yd+N/2)とし、
そうではない場合、(Xt1,Yt1)=(Xc,Yd)、かつ(Xt2,Yt2)=(Xc,Yd−N/2)とし、
Mint1=min(|Yt1−Yc|,N−|Yt1−Yc|)、およびMint2=min(|Yt2−Yc|,N−|Yt2−Yc|)を計算し、
Mint1<Mint2の場合、(Xt,Yt)=(Xt1,Yt1)とし、そうではない場合、(Xt,Yt)=(Xt2,Yt2)とする、
ように決定される、
経路制御アルゴリズムを用いる。
第1のマイクロリング共振器1001、第2のマイクロリング共振器1002、第3のマイクロリング共振器1003、第4のマイクロリング共振器1004、第5のマイクロリング共振器1005、第6のマイクロリング共振器1006、第7のマイクロリング共振器1007、第8のマイクロリング共振器1008、第9のマイクロリング共振器1009、第10のマイクロリング共振器1110、第11のマイクロリング共振器1111、および第12のマイクロリング共振器1112と、
第1の導波路1010、第2の導波路1020、第3の導波路1030、第4の導波路1040、第5の導波路1050、および第6の導波路1060と、
を含み、
第1の導波路1010の一端は北入力端1011であり、他端は南出力端1012であり、
第2の導波路1020の一端は南入力端1021であり、他端は北出力端1022であり、
第3の導波路1030の一端は西入力端1031であり、他端は東出力端1032であり、
第4の導波路1040の一端は東入力端1041であり、他端は西出力端1042であり、
第5の導波路1050の一端はローカル入力端1051であり、
第6の導波路1060の一端はローカル出力端1061であり、
北入力端1011で入力される信号は、第1の導波路1010、第1のマイクロリング共振器1001、および第6の導波路1060を介してローカル出力端1061に到達し、
南入力端1021で入力される信号は、第2の導波路1020、第4のマイクロリング共振器1004、および第6の導波路1060を介してローカル出力端1061に到達し、
西入力端1031で入力される信号は、第3の導波路1030、第3のマイクロリング共振器1003、および第6の導波路1060を介してローカル出力端1061に到達し、
東入力端1041で入力される信号は、第4の導波路1040、第2のマイクロリング共振器1002、および第6の導波路1060を介してローカル出力端1061に到達し、
ローカル入力端1051で入力される信号は、第5の導波路1050、第8のマイクロリング共振器1008、および第3の導波路1030を介して東出力端1032に到達し、
ローカル入力端1051で入力される信号は、第5の導波路1050、第5のマイクロリング共振器1005、および第4の導波路1040を介して西出力端1042に到達し、
ローカル入力端1051で入力される信号は、第5の導波路1050、第6のマイクロリング共振器1006、および第1の導波路1010を介して南出力端1012に到達し、
ローカル入力端1051で入力される信号は、第5の導波路1050、第7のマイクロリング共振器1007、および第2の導波路1020を介して北出力端1022に到達し、
北入力端1011で入力される信号は、第1の導波路1010、第9のマイクロリング共振器1009、および第4の導波路1040を介して西出力端1042に到達し、
北入力端1011で入力される信号は、第1の導波路1010、第10のマイクロリング共振器1110、および第3の導波路1030を介して東出力端1032に到達し、
南入力端1021で入力される信号は、第2の導波路1020、第12のマイクロリング共振器1112、および第4の導波路1040を介して西出力端1042に到達し、
南入力端1021で入力される信号は、第2の導波路1020、第11のマイクロリング共振器1111、および第3の導波路1030を介して東出力端1032に到達する。
各サブネット内の各光ルータのX、Y座標は、
各サブネットをN/2行N列のTorus構造に変換し、各行内の光ルータは横トーラスに含まれ、第j列および第(j+N/2)列の光ルータは縦トーラスに含まれ、j=1,2,…,N/2であり、左上隅に位置する光ルータを座標の原点として、横右方向をXの正の方向として、縦下方向をYの正の方向として用いて、各サブネット内の各光ルータにX、Y座標を連続して割り振り、逆のプロセスに従って元の構造に戻って、座標の割振りを完了する
ように割り振られており、
各ゲートウェイに接続された2つのIPコアの各IPコアと、各ゲートウェイに接続された、各IPコアに対応するサブネット内の光ルータとは、同じX、Y、Z座標を有し、
第1のIPコアに接続されたゲートウェイは、第2のIPコアのZ座標に従って、第2のIPコアに対応するサブネットを決定するように構成されており、
各サブネット内の各光ルータは、
現在のノードの座標(Xc,Yc)、および送信先ノードの座標(Xd,Yd)を取得し、
Xc=XdかつYc=Ydの場合、出力方向はローカルであり、
Xc=XdかつYc<Ydの場合、出力方向は南であり、
Xc=XdかつYc≧Ydの場合、出力方向は北であり、
Xc≠Xd、|Xc−Xd|=N/2、かつYc<Ydの場合、出力方向は北であり、
Xc≠Xd、|Xc−Xd|=N/2、かつYc≧Ydの場合、出力方向は南であり、
Xc≠Xd、|Xc−Xd|≠N/2、かつ(Xt−Xc+N)%N>N/2の場合、出力方向は西であり、または
Xc≠Xd、|Xc−Xd|≠N/2、かつ(Xt−Xc+N)%N≦N/2の場合、出力方向は東であり、(Xt,Yt)は、
Xd<N/2の場合、(Xt1,Yt1)=(Xd,Yc)、かつ(Xt2,Yt2)=(Xd+N/2,Yc)とし、
そうではない場合、(Xt1,Yt1)=(Xd,Yc)、かつ(Xt2,Yt2)=(Xd−N/2,Yc)とし、
Mint1=min(|Xt1−Xc|,N−|Xt1−Xc|)、およびMint2=min(|Xt2−Xc|,N−|Xt2−Xc|)を計算し、
Mint1<Mint2の場合、(Xt,Yt)=(Xt1,Yt1)とし、そうではない場合、(Xt,Yt)=(Xt2,Yt2)とする、
ように決定される、
経路制御アルゴリズムを用いる。
第1のマイクロリング共振器801、第2のマイクロリング共振器802、第3のマイクロリング共振器803、第4のマイクロリング共振器804、第5のマイクロリング共振器805、第6のマイクロリング共振器806、第7のマイクロリング共振器807、および第8のマイクロリング共振器808と、
第1の導波路810、第2の導波路820、第3の導波路830、第4の導波路840、第5の導波路850、および第6の導波路860と、
を含み、
第1の導波路810の一端は北入力端811であり、他端は南出力端812であり、
第2の導波路820の一端は南入力端821であり、他端は北出力端822であり、
第3の導波路830の一端は西入力端831であり、他端は東出力端832であり、
第4の導波路840の一端は東入力端841であり、他端は西出力端842であり、
第5の導波路850の一端はローカル入力端851であり、
第6の導波路860の一端はローカル出力端861であり、
北入力端811で入力される信号は、第1の導波路810、第1のマイクロリング共振器801、および第6の導波路860を介してローカル出力端861に到達し、
南入力端821で入力される信号は、第2の導波路820、第2のマイクロリング共振器802、および第6の導波路860を介してローカル出力端861に到達し、
西入力端831で入力される信号は、第3の導波路830、第8のマイクロリング共振器808、第1の導波路810、第1のマイクロリング共振器801、および第6の導波路860を介してローカル出力端861に到達し、
東入力端841で入力される信号は、第4の導波路840、第5のマイクロリング共振器805、第2の導波路820、第2のマイクロリング共振器802、および第6の導波路860を介してローカル出力端861に到達し、
ローカル入力端851で入力される信号は、第5の導波路850、第4のマイクロリング共振器804、および第3の導波路830を介して東出力端832に到達し、
ローカル入力端851で入力される信号は、第5の導波路850、第3のマイクロリング共振器803、および第4の導波路840を介して西出力端842に到達し、
ローカル入力端851で入力される信号は、第5の導波路850、第4のマイクロリング共振器804、第3の導波路830、第8のマイクロリング共振器808、および第1の導波路810を介して南出力端812に到達し、
ローカル入力端851で入力される信号は、第5の導波路850、第3のマイクロリング共振器803、第4の導波路840、第5のマイクロリング共振器805、および第2の導波路820を介して北出力端822に到達し、
東入力端841で入力される信号は、第4の導波路840、第5のマイクロリング共振器805、および第2の導波路820を介して北出力端822に到達し、
東入力端841で入力される信号は、第4の導波路840、第6のマイクロリング共振器806、および第1の導波路810を介して南出力端812に到達し、
西入力端831で入力される信号は、第3の導波路830、第7のマイクロリング共振器807、および第2の導波路820を介して北出力端822に到達し、
西入力端831で入力される信号は、第3の導波路830、第8のマイクロリング共振器808、および第1の導波路810を介して南出力端812に到達する。
第1のマイクロリング共振器801、第2のマイクロリング共振器802、第3のマイクロリング共振器803、第4のマイクロリング共振器804、第5のマイクロリング共振器805、第6のマイクロリング共振器806、第7のマイクロリング共振器807、および第8のマイクロリング共振器808と、
第1の導波路810、第2の導波路820、第3の導波路830、第4の導波路840、第5の導波路850、および第6の導波路860と、
を含み、
第1の導波路810の一端は北入力端811であり、他端は南出力端812であり、
第2の導波路820の一端は南入力端821であり、他端は北出力端822であり、
第3の導波路830の一端は西入力端831であり、他端は東出力端832であり、
第4の導波路840の一端は東入力端841であり、他端は西出力端842であり、
第5の導波路850の一端はローカル入力端851であり、
第6の導波路860の一端はローカル出力端861であり、
北入力端811で入力される信号は、第1の導波路810、第1のマイクロリング共振器801、および第6の導波路860を介してローカル出力端861に到達し、
南入力端821で入力される信号は、第2の導波路820、第2のマイクロリング共振器802、および第6の導波路860を介してローカル出力端861に到達し、
西入力端831で入力される信号は、第3の導波路830、第8のマイクロリング共振器808、第1の導波路810、第1のマイクロリング共振器801、および第6の導波路860を介してローカル出力端861に到達し、
東入力端841で入力される信号は、第4の導波路840、第5のマイクロリング共振器805、第2の導波路820、第2のマイクロリング共振器802、および第6の導波路860を介してローカル出力端861に到達し、
ローカル入力端851で入力される信号は、第5の導波路850、第4のマイクロリング共振器804、および第3の導波路830を介して東出力端832に到達し、
ローカル入力端851で入力される信号は、第5の導波路850、第3のマイクロリング共振器803、および第4の導波路840を介して西出力端842に到達し、
ローカル入力端851で入力される信号は、第5の導波路850、第4のマイクロリング共振器804、第3の導波路830、第8のマイクロリング共振器808、および第1の導波路810を介して南出力端812に到達し、
ローカル入力端851で入力される信号は、第5の導波路850、第3のマイクロリング共振器803、第4の導波路840、第5のマイクロリング共振器805、および第2の導波路820を介して北出力端822に到達し、
東入力端841で入力される信号は、第4の導波路840、第5のマイクロリング共振器805、および第2の導波路820を介して北出力端822に到達し、
東入力端841で入力される信号は、第4の導波路840、第6のマイクロリング共振器806、および第1の導波路810を介して南出力端812に到達し、
西入力端831で入力される信号は、第3の導波路830、第7のマイクロリング共振器807、および第2の導波路820を介して北出力端822に到達し、
西入力端831で入力される信号は、第3の導波路830、第8のマイクロリング共振器808、および第1の導波路810を介して南出力端812に到達する。
第1のマイクロリング共振器1001、第2のマイクロリング共振器1002、第3のマイクロリング共振器1003、第4のマイクロリング共振器1004、第5のマイクロリング共振器1005、第6のマイクロリング共振器1006、第7のマイクロリング共振器1007、第8のマイクロリング共振器1008、第9のマイクロリング共振器1009、第10のマイクロリング共振器1110、第11のマイクロリング共振器1111、および第12のマイクロリング共振器1112と、
第1の導波路1010、第2の導波路1020、第3の導波路1030、第4の導波路1040、第5の導波路1050、および第6の導波路1060と、
を含み、
第1の導波路1010の一端は北入力端1011であり、他端は南出力端1012であり、
第2の導波路1020の一端は南入力端1021であり、他端は北出力端1022であり、
第3の導波路1030の一端は西入力端1031であり、他端は東出力端1032であり、
第4の導波路1040の一端は東入力端1041であり、他端は西出力端1042であり、
第5の導波路1050の一端はローカル入力端1051であり、
第6の導波路1060の一端はローカル出力端1061であり、
北入力端1011で入力される信号は、第1の導波路1010、第1のマイクロリング共振器1001、および第6の導波路1060を介してローカル出力端1061に到達し、
南入力端1021で入力される信号は、第2の導波路1020、第4のマイクロリング共振器1004、および第6の導波路1060を介してローカル出力端1061に到達し、
西入力端1031で入力される信号は、第3の導波路1030、第3のマイクロリング共振器1003、および第6の導波路1060を介してローカル出力端1061に到達し、
東入力端1041で入力される信号は、第4の導波路1040、第2のマイクロリング共振器1002、および第6の導波路1060を介してローカル出力端1061に到達し、
ローカル入力端1051で入力される信号は、第5の導波路1050、第8のマイクロリング共振器1008、および第3の導波路1030を介して東出力端1032に到達し、
ローカル入力端1051で入力される信号は、第5の導波路1050、第5のマイクロリング共振器1005、および第4の導波路1040を介して西出力端1042に到達し、
ローカル入力端1051で入力される信号は、第5の導波路1050、第6のマイクロリング共振器1006、および第1の導波路1010を介して南出力端1012に到達し、
ローカル入力端1051で入力される信号は、第5の導波路1050、第7のマイクロリング共振器1007、および第2の導波路1020を介して北出力端1022に到達し、
北入力端1011で入力される信号は、第1の導波路1010、第9のマイクロリング共振器1009、および第4の導波路1040を介して西出力端1042に到達し、
北入力端1011で入力される信号は、第1の導波路1010、第10のマイクロリング共振器1110、および第3の導波路1030を介して東出力端1032に到達し、
南入力端1021で入力される信号は、第2の導波路1020、第12のマイクロリング共振器1112、および第4の導波路1040を介して西出力端1042に到達し、
南入力端1021で入力される信号は、第2の導波路1020、第11のマイクロリング共振器1111、および第3の導波路1030を介して東出力端1032に到達する。
N2個の光ルータは2つのサブネットを形成しており、N2/2個の光ルータごとに1つのサブネットを形成しており、
N2/2個のゲートウェイの各ゲートウェイはN2個のIPコアの2つずつのIPコアに接続されており、異なるゲートウェイに接続されたIPコアは異なり、各ゲートウェイに接続された2つのIPコアは2つのサブネットと1対1の対応関係にあり、
N2/2個のゲートウェイは2つのサブネットの各サブネット内のN2/2個の光ルータと1対1の対応関係にあり、各ゲートウェイは、各サブネット内の、各ゲートウェイに対応する光ルータに接続されており、
本方法は、
N2個のIPコアのうちの第1のIPコアが、第1のIPコアに接続されたゲートウェイに第1の信号を送信するステップと、
第1のIPコアに接続されたゲートウェイが、第1の信号に従って、第1の信号の送信先IPコアである第2のIPコアを決定し、第2のIPコアに対応するサブネットを決定し、第1の信号を、第1のIPコアに接続されたゲートウェイに接続された光ルータである、第2のIPコアに対応するサブネット内の第1の光ルータに送信するステップと、
第2のIPコアに対応するサブネットが、第1の光ルータを用いて第1の信号を受信し、第1の信号を、第2のIPコアに接続されたゲートウェイに接続された光ルータである、第2のIPコアに対応するサブネット内の第2の光ルータに経路制御し、第2の光ルータを用いて、第1の信号を、第2のIPコアに接続されたゲートウェイに送信するステップと、
第2のIPコアに接続されたゲートウェイが、第1の信号を第2のIPコアに送信するステップと、
を含む。
IPコアとサブネットとの対応関係に従って、第2のIPコアに対応するサブネットを決定することを含み、
第2のIPコアに接続されたゲートウェイが、第1の信号を第2のIPコアに送信するステップは、
第2のIPコアに接続されたゲートウェイが、IPコアとサブネットとの対応関係に従って、第1の信号を第2のIPコアに送信するステップを含む。
N 2 個の光ルータを、奇数行奇数列に位置する光ルータおよび偶数行偶数列に位置する光ルータが一方のサブネットに属し、奇数行偶数列に位置する光ルータおよび偶数行奇数列に位置する光ルータが他方のサブネットに属する、N行N列に配置し、
各サブネットにおいて、各光ルータは、それぞれ、左上、左下、右上、および右下の4方向に平行導波路対を伸ばし、平行導波路対は、別の光ルータが伸ばす導波路に接続されており、導波路がサブネットエッジ間の挟角に到達した場合、導波路は引き続き反対方向に伸び、または、導波路がサブネットエッジに到達した場合、導波路は引き続きエッジに対して垂直な方向に伸びる、
ように形成している。
各サブネット内の各光ルータのX、Y座標は、
各サブネットをN/2行N列のTorus構造に変換し、各行内の光ルータは横トーラスに含まれ、第j列および第(j+N/2)列の光ルータは縦トーラスに含まれ、j=1,2,…,N/2であり、左上隅に位置する光ルータを座標の原点として、横右方向をXの正の方向として、縦下方向をYの正の方向として用いて、各サブネット内の各光ルータにX、Y座標を連続して割り振り、逆のプロセスに従って元の構造に戻って、座標の割振りを完了する
ように割り振られており、
各ゲートウェイに接続された2つのIPコアの各IPコアと、各ゲートウェイに接続された、各IPコアに対応するサブネット内の光ルータとは、同じX、Y、Z座標を有し、
第1のIPコアに接続されたゲートウェイは、第2のIPコアのZ座標に従って、第2のIPコアに対応するサブネットを決定し、
各サブネット内の各光ルータは、
現在のノードの座標(Xc,Yc)、および送信先ノードの座標(Xd,Yd)を取得し、
Xc=XdかつYc=Ydの場合、出力方向はローカルであり、
Xc=XdかつYc<Ydの場合、出力方向は南であり、
Xc=XdかつYc≧Ydの場合、出力方向は北であり、
Xc≠Xd、|Xc−Xd|=N/2、かつYc<Ydの場合、出力方向は北であり、
Xc≠Xd、|Xc−Xd|=N/2、かつYc≧Ydの場合、出力方向は南であり、
Xc≠Xd、|Xc−Xd|≠N/2、かつ(Xt−Xc+N)%N>N/2の場合、出力方向は西であり、または
Xc≠Xd、|Xc−Xd|≠N/2、かつ(Xt−Xc+N)%N≦N/2の場合、出力方向は東であり、(Xt,Yt)は、
Xd<N/2の場合、(Xt1,Yt1)=(Xd,Yc)、かつ(Xt2,Yt2)=(Xd+N/2,Yc)とし、
そうではない場合、(Xt1,Yt1)=(Xd,Yc)、かつ(Xt2,Yt2)=(Xd−N/2,Yc)とし、
Mint1=min(|Xt1−Xc|,N−|Xt1−Xc|)、およびMint2=min(|Xt2−Xc|,N−|Xt2−Xc|)を計算し、
Mint1<Mint2の場合、(Xt,Yt)=(Xt1,Yt1)とし、そうではない場合、(Xt,Yt)=(Xt2,Yt2)とする、
ように決定される、
経路制御アルゴリズムを用いる。
各サブネット内の各光ルータのX、Y座標は、
各サブネットをN行N/2列のTorus構造に変換し、各列内の光ルータは縦トーラスに含まれ、第i行および第(i+N/2)行の光ルータは横トーラスに含まれ、i=1,2,…,N/2であり、左上隅に位置する光ルータを座標の原点として、横右方向をXの正の方向として、縦下方向をYの正の方向として用いて、各サブネット内の各光ルータにX、Y座標を連続して割り振り、逆のプロセスに従って元の構造に戻って、座標の割振りを完了する
ように割り振られており、
各ゲートウェイに接続された2つのIPコアの各IPコアと、各ゲートウェイに接続された、各IPコアに対応するサブネット内の光ルータとは、同じX、Y、Z座標を有し、
第1のIPコアに接続されたゲートウェイは、第2のIPコアのZ座標に従って、第2のIPコアに対応するサブネットを決定し、
各サブネット内の各光ルータは、
現在のノードの座標(Xc,Yc)、および送信先ノードの座標(Xd,Yd)を取得し、
Yc=YdかつXc=Xdの場合、出力方向はローカルであり、
Yc=YdかつXc<Xdの場合、出力方向は東であり、
Yc=YdかつXc≧Xdの場合、出力方向は西であり、
Yc≠Yd、|Yc−Yd|=N/2、かつXc<Xdの場合、出力方向は西であり、
Yc≠Yd、|Yc−Yd|=N/2、かつYc≧Ydの場合、出力方向は東であり、
Yc≠Yd、|Yc−Yd|≠N/2、かつ(Yt−Yc+N)%N>N/2の場合、出力方向は北であり、または、
Yc≠Yd、|Xc−Yd|≠N/2、かつ(Yt−Yc+N)%N≦N/2の場合、出力方向は南であり、(Xt,Yt)は、
Yd<N/2の場合、(Xt1,Yt1)=(Xc,Yd)、かつ(Xt2,Yt2)=(Xc,Yd+N/2)とし、
そうではない場合、(Xt1,Yt1)=(Xc,Yd)、かつ(Xt2,Yt2)=(Xc,Yd−N/2)とし、
Mint1=min(|Yt1−Yc|,N−|Yt1−Yc|)、およびMint2=min(|Yt2−Yc|,N−|Yt2−Yc|)を計算し、
Mint1<Mint2の場合、(Xt,Yt)=(Xt1,Yt1)とし、そうではない場合、(Xt,Yt)=(Xt2,Yt2)とする、
ように決定される、
経路制御アルゴリズムを用いる。
図3に示すように、N 2 個の光ルータを、奇数行奇数列に位置する光ルータおよび偶数行偶数列に位置する光ルータが一方のサブネットに属し(図5に濃い色の丸印で示す)、奇数行偶数列に位置する光ルータおよび偶数行奇数列に位置する光ルータが他方のサブネットに属する(図5に薄い色の丸印で示す)、N行N列に配置する
ように形成されていてよい。
各サブネットをN/2行N列のTorus構造に変換し、各行内の光ルータは横トーラスに含まれ、第j列および第(j+N/2)列の光ルータは縦トーラスに含まれ、j=1,2,…,N/2であり、左上隅に位置する光ルータを座標の原点として、横右方向をXの正の方向として、縦下方向をYの正の方向として用いて、各サブネット内の各光ルータにX、Y座標を連続して割り振り、逆のプロセスに従って元の構造に戻って、座標の割振りを完了する
ように割り振られている。
現在のノードの座標(Xc,Yc)、および送信先ノードの座標(Xd,Yd)を取得し、
Xc=XdかつYc=Ydの場合、出力方向はローカルであり、
Xc=XdかつYc<Ydの場合、出力方向は南であり、
Xc=XdかつYc≧Ydの場合、出力方向は北であり、
Xc≠Xd、|Xc−Xd|=N/2、かつYc<Ydの場合、出力方向は北であり、
Xc≠Xd、|Xc−Xd|=N/2、かつYc≧Ydの場合、出力方向は南であり、
Xc≠Xd、|Xc−Xd|≠N/2、かつ(Xt−Xc+N)%N>N/2の場合、出力方向は西であり、
Xc≠Xd、|Xc−Xd|≠N/2、かつ(Xt−Xc+N)%N≦N/2の場合、出力方向は東であり、(Xt,Yt)は、
Xd<N/2の場合、(Xt1,Yt1)=(Xd,Yc)、かつ(Xt2,Yt2)=(Xd+N/2,Yc)とし、
そうではない場合、(Xt1,Yt1)=(Xd,Yc)、かつ(Xt2,Yt2)=(Xd−N/2,Yc)とし、
Mint1=min(|Xt1−Xc|,N−|Xt1−Xc|)、およびMint2=min(|Xt2−Xc|,N−|Xt2−Xc|)を計算し、
Mint1<Mint2の場合、(Xt,Yt)=(Xt1,Yt1)とし、そうではない場合、(Xt,Yt)=(Xt2,Yt2)とする、
ように決定される、
経路制御アルゴリズムを用いることができる。
そうではない場合、(Xt1,Yt1)=(Xd,Yc)、かつ(Xt2,Yt2)=(Xd−N/2,Yc)とする。
Mint2=min(|Xt2−Xc|,N−|Xt2−Xc|)
を計算する。
それぞれ、第1のマイクロリング共振器801、第2のマイクロリング共振器802、第3のマイクロリング共振器803、第4のマイクロリング共振器804、第5のマイクロリング共振器805、第6のマイクロリング共振器806、第7のマイクロリング共振器807、および第8のマイクロリング共振器808である、8つのマイクロリング共振器と、
それぞれ、第1の導波路810、第2の導波路820、第3の導波路830、第4の導波路840、第5の導波路850、および第6の導波路860である、6つの導波路と、
を含む。
各サブネットをN行N/2列のTorus構造に変換し、各列内の光ルータは縦トーラスに含まれ、第i行および第(i+N/2)行の光ルータは横トーラスに含まれ、i=1,2,…,N/2であり、左上隅に位置する光ルータを座標の原点として、横右方向をXの正の方向として、縦下方向をYの正の方向として用いて、各サブネット内の各光ルータにX、Y座標を連続して割り振り、逆のプロセスに従って元の構造に戻って、座標の割振りを完了する
ように割り振られている。
現在のノードの座標(Xc,Yc)、および送信先ノードの座標(Xd,Yd)を取得し、
Yc=YdかつXc=Xdの場合、出力方向はローカルであり、
Yc=YdかつXc<Xdの場合、出力方向は東であり、
Yc=YdかつXc≧Xdの場合、出力方向は西であり、
Yc≠Yd、|Yc−Yd|=N/2、かつXc<Xdの場合、出力方向は西であり、
Yc≠Yd、|Yc−Yd|=N/2、かつYc≧Ydの場合、出力方向は東であり、
Yc≠Yd、|Yc−Yd|≠N/2、かつ(Yt−Yc+N)%N>N/2の場合、出力方向は北であり、または、
Yc≠Yd、|Xc−Yd|≠N/2、かつ(Yt−Yc+N)%N≦N/2の場合、出力方向は南であり、(Xt,Yt)は、
Yd<N/2の場合、(Xt1,Yt1)=(Xc,Yd)、かつ(Xt2,Yt2)=(Xc,Yd+N/2)とし、
そうではない場合、(Xt1,Yt1)=(Xc,Yd)、かつ(Xt2,Yt2)=(Xc,Yd−N/2)とし、
Mint1=min(|Yt1−Yc|,N−|Yt1−Yc|)、およびMint2=min(|Yt2−Yc|,N−|Yt2−Yc|)を計算し、
Mint1<Mint2の場合、(Xt,Yt)=(Xt1,Yt1)とし、そうではない場合、(Xt,Yt)=(Xt2,Yt2)とする、
ように決定される、
経路制御アルゴリズムを用いることができる。
そうではない場合、(Xt1,Yt1)=(Xc,Yd)、かつ(Xt2,Yt2)=(Xc,Yd−N/2)とする。
Mint2=min(|Yt2−Yc|,N−|Yt2−Yc|)
を計算する。
第1のマイクロリング共振器1001、第2のマイクロリング共振器1002、第3のマイクロリング共振器1003、第4のマイクロリング共振器1004、第5のマイクロリング共振器1005、第6のマイクロリング共振器1006、第7のマイクロリング共振器1007、第8のマイクロリング共振器1008、第9のマイクロリング共振器1009、第10のマイクロリング共振器1110、第11のマイクロリング共振器1111、および第12のマイクロリング共振器1112と、
第1の導波路1010、第2の導波路1020、第3の導波路1030、第4の導波路1040、第5の導波路1050、および第6の導波路1060と、
を含む。
2 サブネット
100 光ネットワークオンチップ
101 N 2 個のIPコア
102 N 2 /2個のゲートウェイ
103 N 2 個の光ルータ
201 第1のIPコア
202 第2のIPコア
203 ゲートウェイ
204 第1の光ルータ
205 第2の光ルータ
206 ゲートウェイ
800 光ルータ
801 第1のマイクロリング共振器
802 第2のマイクロリング共振器
803 第3のマイクロリング共振器
804 第4のマイクロリング共振器
805 第5のマイクロリング共振器
806 第6のマイクロリング共振器
807 第7のマイクロリング共振器
808 第8のマイクロリング共振器
810 第1の導波路
811 北入力端
812 南出力端
820 第2の導波路
821 南入力端
822 北出力端
830 第3の導波路
831 西入力端
832 東出力端
840 第4の導波路
841 東入力端
842 西出力端
850 第5の導波路
851 ローカル入力端
860 第6の導波路
861 ローカル出力端
900 光ルータ
901 マイクロリング共振器
902 マイクロリング共振器
903 マイクロリング共振器
904 マイクロリング共振器
905 マイクロリング共振器
906 マイクロリング共振器
907 マイクロリング共振器
908 マイクロリング共振器
1000 光ルータ
1001 第1のマイクロリング共振器
1002 第2のマイクロリング共振器
1003 第3のマイクロリング共振器
1004 第4のマイクロリング共振器
1005 第5のマイクロリング共振器
1006 第6のマイクロリング共振器
1007 第7のマイクロリング共振器
1008 第8のマイクロリング共振器
1009 第9のマイクロリング共振器
1010 第1の導波路
1011 北入力端
1012 南出力端
1020 第2の導波路
1021 南入力端
1022 北出力端
1030 第3の導波路
1031 西入力端
1032 東出力端
1040 第4の導波路
1041 東入力端
1042 西出力端
1050 第5の導波路
1051 ローカル入力端
1060 第6の導波路
1061 ローカル出力端
1110 第10のマイクロリング共振器
1111 第11のマイクロリング共振器
1112 第12のマイクロリング共振器
1200 信号伝送方法
Claims (17)
- 光ネットワークオンチップであって、
Nを偶数とする、N2個のIPコアと、N2/2個のゲートウェイと、N2個の光ルータとを含み、
前記N2個の光ルータは2つのサブネットを形成しており、N2/2個の光ルータごとに1つのサブネットを形成しており、
前記N2/2個のゲートウェイの各ゲートウェイは前記N2個のIPコアの2つずつのIPコアに接続されており、異なるゲートウェイに接続されたIPコアは異なり、各ゲートウェイに接続された前記2つのIPコアは前記2つのサブネットと1対1の対応関係にあり、
前記N2/2個のゲートウェイは前記2つのサブネットの各サブネット内の前記N2/2個の光ルータと1対1の対応関係にあり、各ゲートウェイは、各サブネット内の、各ゲートウェイに対応する光ルータに接続されており、
前記N2個のIPコアのうちの第1のIPコアは、前記第1のIPコアに接続されたゲートウェイに第1の信号を送信するように構成されており、
前記第1のIPコアに接続された前記ゲートウェイは、前記第1の信号に従って、前記第1の信号の送信先IPコアである第2のIPコアを決定し、前記第2のIPコアに対応するサブネットを決定し、前記第1の信号を、前記第1のIPコアに接続された前記ゲートウェイに接続された光ルータである、前記第2のIPコアに対応する前記サブネット内の第1の光ルータに送信するように構成されており、
前記第2のIPコアに対応する前記サブネットは、前記第1の光ルータを用いて前記第1の信号を受信し、前記第1の信号を、前記第2のIPコアに接続されたゲートウェイに接続された光ルータである、前記第2のIPコアに対応する前記サブネット内の第2の光ルータに経路制御し、前記第2の光ルータを用いて、前記第1の信号を、前記第2のIPコアに接続された前記ゲートウェイに送信するように構成されており、
前記第2のIPコアに接続された前記ゲートウェイは、前記第1の信号を前記第2のIPコアに送信するように構成されている、光ネットワークオンチップ。 - 前記第1のIPコアに接続された前記ゲートウェイは、IPコアとサブネットとの対応関係に従って、前記第2のIPコアに対応する前記サブネットを決定するように構成されており、
前記第2のIPコアに接続された前記ゲートウェイは、IPコアとサブネットとの前記対応関係に従って、前記第1の信号を前記第2のIPコアに送信するように構成されている、請求項1に記載の光ネットワークオンチップ。 - 前記N2個の光ルータは、前記2つのサブネットを、
前記N2個の光ルータを、奇数行奇数列に位置する光ルータおよび偶数行偶数列に位置する光ルータが一方のサブネットに属し、奇数行偶数列に位置する光ルータおよび偶数行奇数列に位置する光ルータが他方のサブネットに属する、N行N列に配置し、
各サブネットにおいて、各光ルータは、それぞれ、左上、左下、右上、および右下の4方向に平行導波路対を伸ばし、前記平行導波路対は、別の光ルータが伸ばす導波路に接続されており、前記導波路がサブネットエッジ間の挟角に到達した場合、前記導波路は引き続き反対方向に伸び、または、前記導波路がサブネットエッジに到達した場合、前記導波路は引き続き前記エッジに対して垂直な方向に伸びる、
ように形成している、請求項1または2に記載の光ネットワークオンチップ。 - 前記2つのサブネットの同じサブネット内のN2/2個の光ルータは同じZ座標を有し、異なるサブネット内の光ルータは異なるZ座標を有し、
各サブネット内の各光ルータのX、Y座標は、
各サブネットをN行N/2列のTorus構造に変換し、各列内の光ルータは縦トーラスに含まれ、第i行および第(i+N/2)行の光ルータは横トーラスに含まれ、i=1,2,…,N/2であり、左上隅に位置する光ルータを座標の原点として、横右方向をXの正の方向として、縦下方向をYの正の方向として用いて、各サブネット内の各光ルータにX、Y座標を連続して割り振り、逆のプロセスに従って元の構造に戻って、前記座標の割振りを完了する
ように割り振られており、
各ゲートウェイに接続された前記2つのIPコアの各IPコアと、各ゲートウェイに接続された、各IPコアに対応する前記サブネット内の前記光ルータとは、同じX、Y、Z座標を有し、
前記第1のIPコアに接続された前記ゲートウェイは、前記第2のIPコアのZ座標に従って、前記第2のIPコアに対応する前記サブネットを決定するように構成されており、
各サブネット内の各光ルータは、
現在のノードの座標(Xc,Yc)、および送信先ノードの座標(Xd,Yd)を取得し、
Yc=YdかつXc=Xdの場合、出力方向はローカルであり、
Yc=YdかつXc<Xdの場合、出力方向は東であり、
Yc=YdかつXc≧Xdの場合、出力方向は西であり、
Yc≠Yd、|Yc−Yd|=N/2、かつXc<Xdの場合、出力方向は西であり、
Yc≠Yd、|Yc−Yd|=N/2、かつYc≧Ydの場合、出力方向は東であり、
Yc≠Yd、|Yc−Yd|≠N/2、かつ(Yt−Yc+N)%N>N/2の場合、出力方向は北であり、または、
Yc≠Yd、|Xc−Yd|≠N/2、かつ(Yt−Yc+N)%N≦N/2の場合、出力方向は南であり、(Xt,Yt)は、
Yd<N/2の場合、(Xt1,Yt1)=(Xc,Yd)、かつ(Xt2,Yt2)=(Xc,Yd+N/2)とし、
そうではない場合、(Xt1,Yt1)=(Xc,Yd)、かつ(Xt2,Yt2)=(Xc,Yd−N/2)とし、
Mint1=min(|Yt1−Yc|,N−|Yt1−Yc|)、およびMint2=min(|Yt2−Yc|,N−|Yt2−Yc|)を計算し、
Mint1<Mint2の場合、(Xt,Yt)=(Xt1,Yt1)とし、
そうではない場合、(Xt,Yt)=(Xt2,Yt2)とする、
ように決定される、
経路制御アルゴリズムを用いる、請求項3に記載の光ネットワークオンチップ。 - 各サブネット内の各光ルータは、
第1のマイクロリング共振器、第2のマイクロリング共振器、第3のマイクロリング共振器、第4のマイクロリング共振器、第5のマイクロリング共振器、第6のマイクロリング共振器、第7のマイクロリング共振器、第8のマイクロリング共振器、第9のマイクロリング共振器、第10のマイクロリング共振器、第11のマイクロリング共振器、および第12のマイクロリング共振器と、
第1の導波路、第2の導波路、第3の導波路、第4の導波路、第5の導波路、および第6の導波路と、
を含み、
前記第1の導波路の一端は北入力端であり、他端は南出力端であり、
前記第2の導波路の一端は南入力端であり、他端は北出力端であり、
前記第3の導波路の一端は西入力端であり、他端は東出力端であり、
前記第4の導波路の一端は東入力端であり、他端は西出力端であり、
前記第5の導波路の一端はローカル入力端であり、
前記第6の導波路の一端はローカル出力端であり、
前記北入力端で入力される信号は、前記第1の導波路、前記第1のマイクロリング共振器、および前記第6の導波路を介して前記ローカル出力端に到達し、
前記南入力端で入力される信号は、前記第2の導波路、前記第4のマイクロリング共振器、および前記第6の導波路を介して前記ローカル出力端に到達し、
前記西入力端で入力される信号は、前記第3の導波路、前記第3のマイクロリング共振器、および前記第6の導波路を介して前記ローカル出力端に到達し、
前記東入力端で入力される信号は、前記第4の導波路、前記第2のマイクロリング共振器、および前記第6の導波路を介して前記ローカル出力端に到達し、
前記ローカル入力端で入力される信号は、前記第5の導波路、前記第8のマイクロリング共振器、および前記第3の導波路を介して前記東出力端に到達し、
前記ローカル入力端で入力される前記信号は、前記第5の導波路、前記第5のマイクロリング共振器、および前記第4の導波路を介して前記西出力端に到達し、
前記ローカル入力端で入力される前記信号は、前記第5の導波路、前記第6のマイクロリング共振器、および前記第1の導波路を介して前記南出力端に到達し、
前記ローカル入力端で入力される前記信号は、前記第5の導波路、前記第7のマイクロリング共振器、および前記第2の導波路を介して前記北出力端に到達し、
前記北入力端で入力される前記信号は、前記第1の導波路、前記第9のマイクロリング共振器、および前記第4の導波路を介して前記西出力端に到達し、
前記北入力端で入力される前記信号は、前記第1の導波路、前記第10のマイクロリング共振器、および前記第3の導波路を介して前記東出力端に到達し、
前記南入力端で入力される前記信号は、前記第2の導波路、前記第12のマイクロリング共振器、および前記第4の導波路を介して前記西出力端に到達し、
前記南入力端で入力される前記信号は、前記第2の導波路、前記第11のマイクロリング共振器、および前記第3の導波路を介して前記東出力端に到達する、請求項1から4のいずれか一項に記載の光ネットワークオンチップ。 - 前記2つのサブネットの同じサブネット内のN2/2個の光ルータは同じZ座標を有し、異なるサブネット内の光ルータは異なるZ座標を有し、
各サブネット内の各光ルータのX、Y座標は、
各サブネットをN/2行N列のTorus構造に変換し、各行内の光ルータは横トーラスに含まれ、第j列および第(j+N/2)列の光ルータは縦トーラスに含まれ、j=1,2,…,N/2であり、左上隅に位置する光ルータを座標の原点として、横右方向をXの正の方向として、縦下方向をYの正の方向として用いて、各サブネット内の各光ルータにX、Y座標を連続して割り振り、逆のプロセスに従って元の構造に戻って、前記座標の割振りを完了する
ように割り振られており、
各ゲートウェイに接続された前記2つのIPコアの各IPコアと、各ゲートウェイに接続された、各IPコアに対応する前記サブネット内の前記光ルータとは、同じX、Y、Z座標を有し、
前記第1のIPコアに接続された前記ゲートウェイは、前記第2のIPコアのz座標に従って、前記第2のIPコアに対応する前記サブネットを決定するように構成されており、
各サブネット内の各光ルータは、
現在のノードの座標(Xc,Yc)、および送信先ノードの座標(Xd,Yd)を取得し、
Xc=XdかつYc=Ydの場合、出力方向はローカルであり、
Xc=XdかつYc<Ydの場合、出力方向は南であり、
Xc=XdかつYc≧Ydの場合、出力方向は北であり、
Xc≠Xd、|Xc−Xd|=N/2、かつYc<Ydの場合、出力方向は北であり、
Xc≠Xd、|Xc−Xd|=N/2、かつYc≧Ydの場合、出力方向は南であり、
Xc≠Xd、|Xc−Xd|≠N/2、かつ(Xt−Xc+N)%N>N/2の場合、出力方向は西であり、または
Xc≠Xd、|Xc−Xd|≠N/2、かつ(Xt−Xc+N)%N≦N/2の場合、出力方向は東であり、(Xt,Yt)は、
Xd<N/2の場合、(Xt1,Yt1)=(Xd,Yc)、かつ(Xt2,Yt2)=(Xd+N/2,Yc)とし、
そうではない場合、(Xt1,Yt1)=(Xd,Yc)、かつ(Xt2,Yt2)=(Xd−N/2,Yc)とし、
Mint1=min(|Xt1−Xc|,N−|Xt1−Xc|)、およびMint2=min(|Xt2−Xc|,N−|Xt2−Xc|)を計算し、
Mint1<Mint2の場合、(Xt,Yt)=(Xt1,Yt1)とし、
そうではない場合、(Xt,Yt)=(Xt2,Yt2)とする、
ように決定される、
経路制御アルゴリズムを用いる、請求項3に記載の光ネットワークオンチップ。 - 各サブネットはTorusトポロジである、請求項1または2に記載の光ネットワークオンチップ。
- 各サブネット内の各光ルータは、XY経路制御アルゴリズムまたはYX経路制御アルゴリズムを用いる、請求項7に記載の光ネットワークオンチップ。
- 各サブネット内の各光ルータは、
第1のマイクロリング共振器、第2のマイクロリング共振器、第3のマイクロリング共振器、第4のマイクロリング共振器、第5のマイクロリング共振器、第6のマイクロリング共振器、第7のマイクロリング共振器、および第8のマイクロリング共振器と、
第1の導波路、第2の導波路、第3の導波路、第4の導波路、第5の導波路、および第6の導波路と、
を含み、
前記第1の導波路の一端は北入力端であり、他端は南出力端であり、
前記第2の導波路の一端は南入力端であり、他端は北出力端であり、
前記第3の導波路の一端は西入力端であり、他端は東出力端であり、
前記第4の導波路の一端は東入力端であり、他端は西出力端であり、
前記第5の導波路の一端はローカル入力端であり、
前記第6の導波路の一端はローカル出力端であり、
前記北入力端で入力される信号は、前記第1の導波路、前記第1のマイクロリング共振器、および前記第6の導波路を介して前記ローカル出力端に到達し、
前記南入力端で入力される信号は、前記第2の導波路、前記第2のマイクロリング共振器、および前記第6の導波路を介して前記ローカル出力端に到達し、
前記西入力端で入力される信号は、前記第3の導波路、前記第8のマイクロリング共振器、前記第1の導波路、前記第1のマイクロリング共振器、および前記第6の導波路を介して前記ローカル出力端に到達し、
前記東入力端で入力される信号は、前記第4の導波路、前記第5のマイクロリング共振器、前記第2の導波路、前記第2のマイクロリング共振器、および前記第6の導波路を介して前記ローカル出力端に到達し、
前記ローカル入力端で入力される信号は、前記第5の導波路、前記第4のマイクロリング共振器、および前記第3の導波路を介して前記東出力端に到達し、
前記ローカル入力端で入力される前記信号は、前記第5の導波路、前記第3のマイクロリング共振器、および前記第4の導波路を介して前記西出力端に到達し、
前記ローカル入力端で入力される前記信号は、前記第5の導波路、前記第4のマイクロリング共振器、前記第3の導波路、前記第8のマイクロリング共振器、および前記第1の導波路を介して前記南出力端に到達し、
前記ローカル入力端で入力される前記信号は、前記第5の導波路、前記第3のマイクロリング共振器、前記第4の導波路、前記第5のマイクロリング共振器、および前記第2の導波路を介して前記北出力端に到達し、
前記東入力端で入力される前記信号は、前記第4の導波路、前記第5のマイクロリング共振器、および前記第2の導波路を介して前記北出力端に到達し、
前記東入力端で入力される前記信号は、前記第4の導波路、前記第6のマイクロリング共振器、および前記第1の導波路を介して前記南出力端に到達し、
前記西入力端で入力される前記信号は、前記第3の導波路、前記第7のマイクロリング共振器、および前記第2の導波路を介して前記北出力端に到達し、
前記西入力端で入力される前記信号は、前記第3の導波路、前記第8のマイクロリング共振器、および前記第1の導波路を介して前記南出力端に到達する、請求項1から3および6から8のいずれか一項に記載の光ネットワークオンチップ。 - 各サブネット内の各光ルータはCrux光ルータである、請求項1から3および6から8のいずれか一項に記載の光ネットワークオンチップ。
- 光ネットワークオンチップにおける信号伝送方法であって、前記光ネットワークオンチップは、Nを偶数とする、N2個のIPコアと、N2/2個のゲートウェイと、N2個の光ルータとを含み、
前記N2個の光ルータは2つのサブネットを形成しており、N2/2個の光ルータごとに1つのサブネットを形成しており、
前記N2/2個のゲートウェイの各ゲートウェイは前記N2個のIPコアの2つずつのIPコアに接続されており、異なるゲートウェイに接続されたIPコアは異なり、各ゲートウェイに接続された前記2つのIPコアは前記2つのサブネットと1対1の対応関係にあり、
前記N2/2個のゲートウェイは前記2つのサブネットの各サブネット内の前記N2/2個の光ルータと1対1の対応関係にあり、各ゲートウェイは、各サブネット内の、各ゲートウェイに対応する光ルータに接続されており、
前記方法は、
前記N2個のIPコアのうちの第1のIPコアが、前記第1のIPコアに接続されたゲートウェイに第1の信号を送信するステップと、
前記第1のIPコアに接続された前記ゲートウェイが、前記第1の信号に従って、前記第1の信号の送信先IPコアである第2のIPコアを決定し、前記第2のIPコアに対応するサブネットを決定し、前記第1の信号を、前記第1のIPコアに接続された前記ゲートウェイに接続された光ルータである、前記第2のIPコアに対応する前記サブネット内の第1の光ルータに送信するステップと、
前記第2のIPコアに対応する前記サブネットが、前記第1の光ルータを用いて前記第1の信号を受信し、前記第1の信号を、前記第2のIPコアに接続されたゲートウェイに接続された光ルータである、前記第2のIPコアに対応する前記サブネット内の第2の光ルータに経路制御し、前記第2の光ルータを用いて、前記第1の信号を、前記第2のIPコアに接続された前記ゲートウェイに送信するステップと、
前記第2のIPコアに接続された前記ゲートウェイが、前記第1の信号を前記第2のIPコアに送信するステップと、
を含む、方法。 - 前記第2のIPコアに対応するサブネットを決定することは、
IPコアとサブネットとの対応関係に従って、前記第2のIPコアに対応する前記サブネットを決定することを含み、
前記第2のIPコアに接続された前記ゲートウェイが、前記第1の信号を前記第2のIPコアに送信する前記ステップは、
前記第2のIPコアに接続された前記ゲートウェイが、IPコアとサブネットとの前記対応関係に従って、前記第1の信号を前記第2のIPコアに送信するステップを含む、請求項11に記載の方法。 - 前記N2個の光ルータは、前記2つのサブネットを、
前記N2個の光ルータを、奇数行奇数列に位置する光ルータおよび偶数行偶数列に位置する光ルータが一方のサブネットに属し、奇数行偶数列に位置する光ルータおよび偶数行奇数列に位置する光ルータが他方のサブネットに属する、N行N列に配置し、
各サブネットにおいて、各光ルータは、それぞれ、左上、左下、右上、および右下の4方向に平行導波路対を伸ばし、前記平行導波路対は、別の光ルータが伸ばす導波路に接続されており、前記導波路がサブネットエッジ間の挟角に到達した場合、前記導波路は引き続き反対方向に伸び、または、前記導波路がサブネットエッジに到達した場合、前記導波路は引き続き前記エッジに対して垂直な方向に伸びる、
ように形成している、請求項11または12に記載の方法。 - 前記2つのサブネットの同じサブネット内のN2/2個の光ルータは同じZ座標を有し、異なるサブネット内の光ルータは異なるZ座標を有し、
各サブネット内の各光ルータのX、Y座標は、
各サブネットをN/2行N列のTorus構造に変換し、各行内の光ルータは横トーラスに含まれ、第j列および第(j+N/2)列の光ルータは縦トーラスに含まれ、j=1,2,…,N/2であり、左上隅に位置する光ルータを座標の原点として、横右方向をXの正の方向として、縦下方向をYの正の方向として用いて、各サブネット内の各光ルータにX、Y座標を連続して割り振り、逆のプロセスに従って元の構造に戻って、前記座標の割振りを完了する
ように割り振られており、
各ゲートウェイに接続された前記2つのIPコアの各IPコアと、各ゲートウェイに接続された、各IPコアに対応する前記サブネット内の前記光ルータとは、同じX、Y、Z座標を有し、
前記第1のIPコアに接続された前記ゲートウェイは、前記第2のIPコアのz座標に従って、前記第2のIPコアに対応する前記サブネットを決定し、
各サブネット内の各光ルータは、
現在のノードの座標(Xc,Yc)、および送信先ノードの座標(Xd,Yd)を取得し、
Xc=XdかつYc=Ydの場合、出力方向はローカルであり、
Xc=XdかつYc<Ydの場合、出力方向は南であり、
Xc=XdかつYc≧Ydの場合、出力方向は北であり、
Xc≠Xd、|Xc−Xd|=N/2、かつYc<Ydの場合、出力方向は北であり、
Xc≠Xd、|Xc−Xd|=N/2、かつYc≧Ydの場合、出力方向は南であり、
Xc≠Xd、|Xc−Xd|≠N/2、かつ(Xt−Xc+N)%N>N/2の場合、出力方向は西であり、または
Xc≠Xd、|Xc−Xd|≠N/2、かつ(Xt−Xc+N)%N≦N/2の場合、出力方向は東であり、(Xt,Yt)は、
Xd<N/2の場合、(Xt1,Yt1)=(Xd,Yc)、かつ(Xt2,Yt2)=(Xd+N/2,Yc)とし、
そうではない場合、(Xt1,Yt1)=(Xd,Yc)、かつ(Xt2,Yt2)=(Xd−N/2,Yc)とし、
Mint1=min(|Xt1−Xc|,N−|Xt1−Xc|)、およびMint2=min(|Xt2−Xc|,N−|Xt2−Xc|)を計算し、
Mint1<Mint2の場合、(Xt,Yt)=(Xt1,Yt1)とし、
そうではない場合、(Xt,Yt)=(Xt2,Yt2)とする、
ように決定される、
経路制御アルゴリズムを用いる、請求項13に記載の方法。 - 各サブネットはTorusトポロジである、請求項11または12に記載の方法。
- 各サブネット内の各光ルータは、XY経路制御アルゴリズムまたはYX経路制御アルゴリズムを用いる、請求項15に記載の方法。
- 前記2つのサブネットの同じサブネット内のN2/2個の光ルータは同じZ座標を有し、異なるサブネット内の光ルータは異なるZ座標を有し、
各サブネット内の各光ルータのX、Y座標は、
各サブネットをN行N/2列のTorus構造に変換し、各列内の光ルータは縦トーラスに含まれ、第i行および第(i+N/2)行の光ルータは横トーラスに含まれ、i=1,2,…,N/2であり、左上隅に位置する光ルータを座標の原点として、横右方向をXの正の方向として、縦下方向をYの正の方向として用いて、各サブネット内の各光ルータにX、Y座標を連続して割り振り、逆のプロセスに従って元の構造に戻って、前記座標の割振りを完了する
ように割り振られており、
各ゲートウェイに接続された前記2つのIPコアの各IPコアと、各ゲートウェイに接続された、各IPコアに対応する前記サブネット内の前記光ルータとは、同じX、Y、Z座標を有し、
前記第1のIPコアに接続された前記ゲートウェイは、前記第2のIPコアのz座標に従って、前記第2のIPコアに対応する前記サブネットを決定し、
各サブネット内の各光ルータは、
現在のノードの座標(Xc,Yc)、および送信先ノードの座標(Xd,Yd)を取得し、
Yc=YdかつXc=Xdの場合、出力方向はローカルであり、
Yc=YdかつXc<Xdの場合、出力方向は東であり、
Yc=YdかつXc≧Xdの場合、出力方向は西であり、
Yc≠Yd、|Yc−Yd|=N/2、かつXc<Xdの場合、出力方向は西であり、
Yc≠Yd、|Yc−Yd|=N/2、かつYc≧Ydの場合、出力方向は東であり、
Yc≠Yd、|Yc−Yd|≠N/2、かつ(Yt−Yc+N)%N>N/2の場合、出力方向は北であり、または、
Yc≠Yd、|Xc−Yd|≠N/2、かつ(Yt−Yc+N)%N≦N/2の場合、出力方向は南であり、(Xt,Yt)は、
Yd<N/2の場合、(Xt1,Yt1)=(Xc,Yd)、かつ(Xt2,Yt2)=(Xc,Yd+N/2)とし、
そうではない場合、(Xt1,Yt1)=(Xc,Yd)、かつ(Xt2,Yt2)=(Xc,Yd−N/2)とし、
Mint1=min(|Yt1−Yc|,N−|Yt1−Yc|)、およびMint2=min(|Yt2−Yc|,N−|Yt2−Yc|)を計算し、
Mint1<Mint2の場合、(Xt,Yt)=(Xt1,Yt1)とし、
そうではない場合、(Xt,Yt)=(Xt2,Yt2)とする、
ように決定される、
経路制御アルゴリズムを用いる、請求項13に記載の方法。
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201410796168.8A CN105763962B (zh) | 2014-12-18 | 2014-12-18 | 光片上网络、光路由器和传输信号的方法 |
CN201410796168.8 | 2014-12-18 | ||
PCT/CN2015/096573 WO2016095717A1 (zh) | 2014-12-18 | 2015-12-07 | 光片上网络、光路由器和传输信号的方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2017539180A JP2017539180A (ja) | 2017-12-28 |
JP6448802B2 true JP6448802B2 (ja) | 2019-01-09 |
Family
ID=56125892
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2017533288A Active JP6448802B2 (ja) | 2014-12-18 | 2015-12-07 | 光ネットワークオンチップ、光ルータ、および信号伝送方法 |
Country Status (6)
Country | Link |
---|---|
US (1) | US10250958B2 (ja) |
EP (1) | EP3226490B1 (ja) |
JP (1) | JP6448802B2 (ja) |
KR (1) | KR101913240B1 (ja) |
CN (1) | CN105763962B (ja) |
WO (1) | WO2016095717A1 (ja) |
Families Citing this family (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN105763962B (zh) * | 2014-12-18 | 2019-05-10 | 华为技术有限公司 | 光片上网络、光路由器和传输信号的方法 |
US11134030B2 (en) * | 2019-08-16 | 2021-09-28 | Intel Corporation | Device, system and method for coupling a network-on-chip with PHY circuitry |
CN111786894B (zh) * | 2020-07-01 | 2021-08-10 | 无锡中微亿芯有限公司 | 实现片上网络传输带宽扩充功能的fpga装置 |
JP2023538839A (ja) | 2020-08-06 | 2023-09-12 | セレッシャル エイアイ インコーポレイテッド | コヒーレントなフォトニックコンピューティングアーキテクチャ |
US11496418B1 (en) * | 2020-08-25 | 2022-11-08 | Xilinx, Inc. | Packet-based and time-multiplexed network-on-chip |
CN112817891B (zh) * | 2021-02-04 | 2022-10-18 | 联合微电子中心有限责任公司 | 可编程的光芯片、终端 |
CN113542941A (zh) * | 2021-07-23 | 2021-10-22 | 电子科技大学长三角研究院(湖州) | 基于片上网络的光纤通道和以太网组网方法 |
US11835777B2 (en) | 2022-03-18 | 2023-12-05 | Celestial Ai Inc. | Optical multi-die interconnect bridge (OMIB) |
Family Cites Families (22)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH02143638A (ja) * | 1988-11-25 | 1990-06-01 | Nippon Telegr & Teleph Corp <Ntt> | 相互結合ネットワーク |
US7720377B2 (en) * | 2006-01-23 | 2010-05-18 | Hewlett-Packard Development Company, L.P. | Compute clusters employing photonic interconnections for transmitting optical signals between compute cluster nodes |
WO2008067597A1 (en) * | 2006-12-06 | 2008-06-12 | St Synergy Limited | Magneto-opto micro-ring resonator and switch |
US7532785B1 (en) * | 2007-10-23 | 2009-05-12 | Hewlett-Packard Development Company, L.P. | Photonic interconnects for computer system devices |
US8938139B2 (en) * | 2008-03-11 | 2015-01-20 | Hewlett-Packard Development Company, L.P. | Optoelectronic switches using on-chip optical waveguides |
IT1395475B1 (it) * | 2009-04-30 | 2012-09-21 | St Microelectronics Srl | Sistema on-chip con interconnessioni ottiche |
US8406623B2 (en) * | 2010-02-17 | 2013-03-26 | Oracle International Corporation | Data channel organization for a switched arbitrated on-chip optical network |
CN101872039A (zh) * | 2010-05-12 | 2010-10-27 | 中国科学院半导体研究所 | 一种基于有源微环谐振器的4×4无阻塞光路由器 |
CN101917333B (zh) * | 2010-07-06 | 2012-10-24 | 西安电子科技大学 | 基于区域的光电双层片上网络系统及路由方法 |
US8472808B2 (en) * | 2010-10-06 | 2013-06-25 | Hewlett-Packard Development Company, L.P. | Optical data path systems |
US8606113B2 (en) * | 2011-07-11 | 2013-12-10 | Oracle International Corporation | Optical network with tunable optical light sources |
JP5895202B2 (ja) * | 2011-10-14 | 2016-03-30 | パナソニックIpマネジメント株式会社 | 中継器、中継器の制御方法、およびコンピュータプログラム |
US8983293B2 (en) * | 2012-04-25 | 2015-03-17 | Ciena Corporation | Electro-optical switching fabric systems and methods |
CN103091784B (zh) * | 2013-01-29 | 2014-11-12 | 浙江大学 | 基于微环谐振器的低损耗四端口非阻塞光学路由器 |
US9185023B2 (en) * | 2013-05-03 | 2015-11-10 | Netspeed Systems | Heterogeneous SoC IP core placement in an interconnect to optimize latency and interconnect performance |
CN104156267B (zh) | 2013-05-14 | 2017-10-10 | 华为技术有限公司 | 任务分配方法、任务分配装置及片上网络 |
KR101465420B1 (ko) * | 2013-10-08 | 2014-11-27 | 성균관대학교산학협력단 | 네트워크 온 칩 및 네트워크 온 칩의 신호를 라우팅하는 방법 |
FR3013539B1 (fr) * | 2013-11-19 | 2016-02-05 | Commissariat Energie Atomique | Reseau optique et systeme de traitement de donnees comportant un tel reseau optique |
FR3014563B1 (fr) * | 2013-12-09 | 2016-02-05 | Commissariat Energie Atomique | Dispositif et procede d'arbitrage optique dans un systeme de reseau sur puce |
WO2015139274A1 (zh) * | 2014-03-20 | 2015-09-24 | 华为技术有限公司 | 一种光片上网络、动态调整光链路带宽的方法及装置 |
EP3160094B1 (en) * | 2014-07-18 | 2019-08-28 | Huawei Technologies Co., Ltd. | Routing node, optical switching network and optical signal transmission method |
CN105763962B (zh) * | 2014-12-18 | 2019-05-10 | 华为技术有限公司 | 光片上网络、光路由器和传输信号的方法 |
-
2014
- 2014-12-18 CN CN201410796168.8A patent/CN105763962B/zh active Active
-
2015
- 2015-12-07 KR KR1020177019634A patent/KR101913240B1/ko active IP Right Grant
- 2015-12-07 JP JP2017533288A patent/JP6448802B2/ja active Active
- 2015-12-07 EP EP15869225.1A patent/EP3226490B1/en active Active
- 2015-12-07 WO PCT/CN2015/096573 patent/WO2016095717A1/zh active Application Filing
-
2017
- 2017-06-16 US US15/625,025 patent/US10250958B2/en active Active
Also Published As
Publication number | Publication date |
---|---|
WO2016095717A1 (zh) | 2016-06-23 |
US10250958B2 (en) | 2019-04-02 |
EP3226490B1 (en) | 2019-02-20 |
KR20170096630A (ko) | 2017-08-24 |
EP3226490A4 (en) | 2017-12-27 |
KR101913240B1 (ko) | 2018-10-30 |
EP3226490A1 (en) | 2017-10-04 |
JP2017539180A (ja) | 2017-12-28 |
CN105763962A (zh) | 2016-07-13 |
CN105763962B (zh) | 2019-05-10 |
US20170289655A1 (en) | 2017-10-05 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP6448802B2 (ja) | 光ネットワークオンチップ、光ルータ、および信号伝送方法 | |
KR100812225B1 (ko) | 멀티프로세서 SoC 플랫폼에 적합한 크로스바 스위치구조 | |
CN1934831B (zh) | 通信服务映射的集成电路和方法 | |
CN101729385B (zh) | 一种路径计算及建立方法、装置和系统 | |
KR102063282B1 (ko) | 온-칩 광학적 상호연결 구조 및 네트워크 | |
CN106407154B (zh) | 一种片上光网络拓扑及数据传输方法 | |
JP6809360B2 (ja) | 情報処理装置、情報処理方法及びプログラム | |
Fujiwara et al. | Augmenting low-latency HPC network with free-space optical links | |
US20230327976A1 (en) | Deadlock-free multipath routing for direct interconnect networks | |
JP6254617B2 (ja) | 改良3dトーラス | |
CN110401558A (zh) | 安全级多点通信网络设备、系统及安全级网络通信方法 | |
CN104052663A (zh) | 一种大规模片上芯片互联方法及实现互联结构的路由算法 | |
CN110932920B (zh) | 一种网络拓扑结构 | |
KR101242172B1 (ko) | 하이브리드 광학 네트워크-온-칩 시스템 및 그의 라우팅 방법 | |
CN102710496B (zh) | 用于多个服务器间的数据传输系统、数据接口装置及数据传输方法 | |
KR101924002B1 (ko) | 칩 멀티 프로세서, 및 칩 멀티 프로세서를 위한 라우터 | |
CN116886591A (zh) | 片上网络的拓扑结构及路由方法 | |
WO2017107413A1 (zh) | 一种分形树结构通信结构、方法、控制装置及智能芯片 | |
Wang et al. | Software-defined photonic network-on-chip | |
KR100901691B1 (ko) | 메쉬-스타 혼합 온칩 네트워크 통신 시스템 및 그의 통신방법 | |
CN117221212B (zh) | 片上光网络低拥塞路由方法及相关设备 | |
KR101871159B1 (ko) | 성능 최적화를 위한 고속 망 변환 장치 및 이를 이용하는 대내 분리 환경에서의 고속 망 변환 네트워크 시스템 | |
Ghosal et al. | Routing in multicore nocs | |
KR101862050B1 (ko) | 경로 최적화를 위한 고속 망 변환 장치 및 이를 이용하는 대내 분리 환경에서의 고속 망 변환 네트워크 시스템 | |
CN115297065A (zh) | 处理设备通信互连方法、装置、计算机设备和存储介质 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20170731 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20170731 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20180725 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20180730 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20181024 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20181105 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20181204 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6448802 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |