JP6448802B2 - 光ネットワークオンチップ、光ルータ、および信号伝送方法 - Google Patents

光ネットワークオンチップ、光ルータ、および信号伝送方法 Download PDF

Info

Publication number
JP6448802B2
JP6448802B2 JP2017533288A JP2017533288A JP6448802B2 JP 6448802 B2 JP6448802 B2 JP 6448802B2 JP 2017533288 A JP2017533288 A JP 2017533288A JP 2017533288 A JP2017533288 A JP 2017533288A JP 6448802 B2 JP6448802 B2 JP 6448802B2
Authority
JP
Japan
Prior art keywords
waveguide
core
subnet
optical
optical router
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2017533288A
Other languages
English (en)
Other versions
JP2017539180A (ja
Inventor
可 ▲陳▼
可 ▲陳▼
秀花 李
秀花 李
▲華▼▲璽▼ ▲顧▼
▲華▼▲璽▼ ▲顧▼
▲亮▼ 宋
▲亮▼ 宋
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Huawei Technologies Co Ltd
Original Assignee
Huawei Technologies Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Huawei Technologies Co Ltd filed Critical Huawei Technologies Co Ltd
Publication of JP2017539180A publication Critical patent/JP2017539180A/ja
Application granted granted Critical
Publication of JP6448802B2 publication Critical patent/JP6448802B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04QSELECTING
    • H04Q11/00Selecting arrangements for multiplex systems
    • H04Q11/0001Selecting arrangements for multiplex systems using optical switching
    • H04Q11/0062Network aspects
    • H04Q11/0066Provisions for optical burst or packet networks
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04QSELECTING
    • H04Q11/00Selecting arrangements for multiplex systems
    • H04Q11/0001Selecting arrangements for multiplex systems using optical switching
    • H04Q11/0062Network aspects
    • GPHYSICS
    • G02OPTICS
    • G02BOPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B6/00Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
    • G02B6/10Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings of the optical waveguide type
    • G02B6/12Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings of the optical waveguide type of the integrated circuit kind
    • G02B6/12004Combinations of two or more optical elements
    • GPHYSICS
    • G02OPTICS
    • G02BOPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B6/00Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
    • G02B6/10Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings of the optical waveguide type
    • G02B6/12Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings of the optical waveguide type of the integrated circuit kind
    • G02B6/12007Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings of the optical waveguide type of the integrated circuit kind forming wavelength selective elements, e.g. multiplexer, demultiplexer
    • GPHYSICS
    • G02OPTICS
    • G02BOPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B6/00Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
    • G02B6/24Coupling light guides
    • G02B6/26Optical coupling means
    • G02B6/28Optical coupling means having data bus means, i.e. plural waveguides interconnected and providing an inherently bidirectional system by mixing and splitting signals
    • G02B6/293Optical coupling means having data bus means, i.e. plural waveguides interconnected and providing an inherently bidirectional system by mixing and splitting signals with wavelength selective means
    • G02B6/29331Optical coupling means having data bus means, i.e. plural waveguides interconnected and providing an inherently bidirectional system by mixing and splitting signals with wavelength selective means operating by evanescent wave coupling
    • G02B6/29335Evanescent coupling to a resonator cavity, i.e. between a waveguide mode and a resonant mode of the cavity
    • G02B6/29338Loop resonators
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04BTRANSMISSION
    • H04B10/00Transmission systems employing electromagnetic waves other than radio-waves, e.g. infrared, visible or ultraviolet light, or employing corpuscular radiation, e.g. quantum communication
    • H04B10/27Arrangements for networking
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L41/00Arrangements for maintenance, administration or management of data switching networks, e.g. of packet switching networks
    • H04L41/08Configuration management of networks or network elements
    • H04L41/0893Assignment of logical groups to network elements
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L49/00Packet switching elements
    • H04L49/10Packet switching elements characterised by the switching fabric construction
    • H04L49/109Integrated on microchip, e.g. switch-on-chip
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04QSELECTING
    • H04Q11/00Selecting arrangements for multiplex systems
    • H04Q11/0001Selecting arrangements for multiplex systems using optical switching
    • H04Q11/0005Switch and router aspects
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04QSELECTING
    • H04Q11/00Selecting arrangements for multiplex systems
    • H04Q11/0001Selecting arrangements for multiplex systems using optical switching
    • H04Q11/0005Switch and router aspects
    • H04Q2011/0037Operation
    • H04Q2011/0039Electrical control
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04QSELECTING
    • H04Q11/00Selecting arrangements for multiplex systems
    • H04Q11/0001Selecting arrangements for multiplex systems using optical switching
    • H04Q11/0005Switch and router aspects
    • H04Q2011/0052Interconnection of switches
    • H04Q2011/0054Distribute-route
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04QSELECTING
    • H04Q11/00Selecting arrangements for multiplex systems
    • H04Q11/0001Selecting arrangements for multiplex systems using optical switching
    • H04Q11/0062Network aspects
    • H04Q2011/009Topology aspects
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04QSELECTING
    • H04Q11/00Selecting arrangements for multiplex systems
    • H04Q11/0001Selecting arrangements for multiplex systems using optical switching
    • H04Q11/0062Network aspects
    • H04Q2011/009Topology aspects
    • H04Q2011/0092Ring

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Signal Processing (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computing Systems (AREA)
  • Electromagnetism (AREA)
  • Data Exchanges In Wide-Area Networks (AREA)

Description

本出願は、2014年12月18日に中国特許庁に出願された「OPTICAL NETWORK-ON-CHIP, OPTICAL ROUTER, AND SIGNAL TRANSMISSION METHOD」という名称の中国特許出願第201410796168.8号の優先権を主張するものであり、引用により、上記中国特許出願の全体が本明細書に組み入れられる。
本発明は、情報技術の分野に関し、より詳細には、光ネットワークオンチップ、光ルータ、および信号伝送方法に関する。
マルチコアプロセッサの将来の設計においては、性能および電力消費の解決策が行き詰っているため、オンチップ電気相互接続がシステム開発を妨げるボトルネックになる。シリコンベースのオプトエレクトロニクス技術が成熟するに従って、光通信はオンチップコアの相互接続の非常に有望な解決策になる。しかし、光記憶を効果的に統合することができず、光論理処理技術がまだ成熟していないため、通信リソースを事前に割り振る必要がある。光ネットワークオンチップ(Optical Network-on-Chip、ONoC)においては、通常、IP(Intellectual Property)コア間の通信を実現するために光回線交換機構が用いられる。送信先ノード(送信先IPコア)にデータを送信する前に、送信元ノード(送信元IPコア)は通信リソースを予約する必要があり、予約済みの通信リソースは、送信元ノードから送信先ノードに送信されたデータによって独占的に用いられ、すなわち、別の通信ノードはリソースを共有することができない。したがって、光回線交換のリンク利用率は比較的低く、ネットワーク輻輳が比較的厳しい。
現在、光回線交換機構を用いた光ネットワークオンチップでは、MeshトポロジおよびTorusトポロジが広く用いられている。MeshトポロジおよびTorusトポロジに基づいて実装されたN×Nスケールの光ネットワークオンチップのネットワーク直径(すなわち、最大伝送ホップ数)は、それぞれ、2N−2およびNであり、加えて、これら2つのネットワークの平均ホップ数はネットワーク規模の拡大と共に急速に増加し、その結果、リソース予約のプロセスで厳しいネットワーク輻輳が発生し、ネットワーク性能がさらに影響を被ることになる。
本発明の実施形態は、ネットワーク性能を向上させることができるように、光ネットワークオンチップ、光ルータおよび信号伝送方法を提供する。
第1の態様によれば、Nを偶数とする、N2のIPコアと、N2/2個のゲートウェイと、N2個の光ルータとを含む光ネットワークオンチップが提供され、
N2個の光ルータは2つのサブネットを形成しており、N2/2個の光ルータごとに1つのサブネットを形成しており、
N2/2個のゲートウェイの各ゲートウェイはN2個のIPコアの2つずつのIPコアに接続されており、異なるゲートウェイに接続されたIPコアは異なり、各ゲートウェイに接続された2つのIPコアは2つのサブネットと1対1の対応関係にあり、
N2/2個のゲートウェイは2つのサブネットの各サブネット内のN2/2個の光ルータと1対1の対応関係にあり、各ゲートウェイは、各サブネット内の、各ゲートウェイに対応する光ルータに接続されており、
N2個のIPコアのうちの第1のIPコアは、第1のIPコアに接続されたゲートウェイに第1の信号を送信するように構成されており、
第1のIPコアに接続されたゲートウェイは、第1の信号に従って、第1の信号の送信先IPコアである第2のIPコアを決定し、第2のIPコアに対応するサブネットを決定し、第1の信号を、第1のIPコアに接続されたゲートウェイに接続された光ルータである、第2のIPコアに対応するサブネット内の第1の光ルータに送信するように構成されており、
第2のIPコアに対応するサブネットは、第1の光ルータを用いて第1の信号を受信し、第1の信号を、第2のIPコアに接続されたゲートウェイに接続された光ルータである、第2のIPコアに対応するサブネット内の第2の光ルータに経路制御し、第2の光ルータを用いて、第1の信号を、第2のIPコアに接続されたゲートウェイに送信するように構成されており、
第2のIPコアに接続されたゲートウェイは、第1の信号を第2のIPコアに送信するように構成されている。
第1の態様に関連して、第1の可能な実施態様において、第1のIPコアに接続されたゲートウェイは、IPコアとサブネットとの対応関係に従って、第2のIPコアに対応するサブネットを決定するように構成されており、
第2のIPコアに接続されたゲートウェイは、IPコアとサブネットとの対応関係に従って、第1の信号を第2のIPコアに送信するように構成されている。
第1の態様または第1の態様の第1の可能な実施態様に関連して、第2の可能な実施態様において、N 2 個の光ルータは、2つのサブネットを、
N 2 個の光ルータを、奇数行奇数列に位置する光ルータおよび偶数行偶数列に位置する光ルータが一方のサブネットに属し、奇数行偶数列に位置する光ルータおよび偶数行奇数列に位置する光ルータが他方のサブネットに属する、N行N列に配置し、
各サブネットにおいて、各光ルータは、それぞれ、左上、左下、右上、および右下の4方向に平行導波路対を伸ばし、平行導波路対は、別の光ルータが伸ばす導波路に接続されており、導波路がサブネットエッジ間の挟角に到達した場合、導波路は引き続き反対方向に伸び、または、導波路がサブネットエッジに到達した場合、導波路は引き続きエッジに対して垂直な方向に伸びる、
ように形成している。
第1の態様の第2の可能な実施態様に関連して、第3の可能な実施態様において、2つのサブネットの同じサブネット内のN 2 /2個の光ルータは同じZ座標を有し、異なるサブネット内の光ルータは異なるZ座標を有し、
各サブネット内の各光ルータのX、Y座標は、
各サブネットをN行N/2列のTorus構造に変換し、各列内の光ルータは縦トーラスに含まれ、第i行および第(i+N/2)行の光ルータは横トーラスに含まれ、i=1,2,…,N/2であり、左上隅に位置する光ルータを座標の原点として、横右方向をXの正の方向として、縦下方向をYの正の方向として用いて、各サブネット内の各光ルータにX、Y座標を連続して割り振り、逆のプロセスに従って元の構造に戻って、座標の割振りを完了する
ように割り振られており、
各ゲートウェイに接続された2つのIPコアの各IPコアと、各ゲートウェイに接続された、各IPコアに対応するサブネット内の光ルータとは、同じX、Y、Z座標を有し、
第1のIPコアに接続されたゲートウェイは、第2のIPコアのZ座標に従って、第2のIPコアに対応するサブネットを決定するように構成されており、
各サブネット内の各光ルータは、
現在のノードの座標(Xc,Yc)、および送信先ノードの座標(Xd,Yd)を取得し、
Yc=YdかつXc=Xdの場合、出力方向はローカルであり、
Yc=YdかつXc<Xdの場合、出力方向は東であり、
Yc=YdかつXc≧Xdの場合、出力方向は西であり、
Yc≠Yd、|Yc−Yd|=N/2、かつXc<Xdの場合、出力方向は西であり、
Yc≠Yd、|Yc−Yd|=N/2、かつYc≧Ydの場合、出力方向は東であり、
Yc≠Yd、|Yc−Yd|≠N/2、かつ(Yt−Yc+N)%N>N/2の場合、出力方向は北であり、または、
Yc≠Yd、|Xc−Yd|≠N/2、かつ(Yt−Yc+N)%N≦N/2の場合、出力方向は南であり、(Xt,Yt)は、
Yd<N/2の場合、(Xt1,Yt1)=(Xc,Yd)、かつ(Xt2,Yt2)=(Xc,Yd+N/2)とし、
そうではない場合、(Xt1,Yt1)=(Xc,Yd)、かつ(Xt2,Yt2)=(Xc,Yd−N/2)とし、
Mint1=min(|Yt1−Yc|,N−|Yt1−Yc|)、およびMint2=min(|Yt2−Yc|,N−|Yt2−Yc|)を計算し、
Mint1<Mint2の場合、(Xt,Yt)=(Xt1,Yt1)とし、そうではない場合、(Xt,Yt)=(Xt2,Yt2)とする、
ように決定される、
経路制御アルゴリズムを用いる。
第1の態様または第1の態様の第1から第3の可能な実施態様のいずれか1つに関連して、第4の可能な実施態様において、各サブネット内の各光ルータは、
第1のマイクロリング共振器1001、第2のマイクロリング共振器1002、第3のマイクロリング共振器1003、第4のマイクロリング共振器1004、第5のマイクロリング共振器1005、第6のマイクロリング共振器1006、第7のマイクロリング共振器1007、第8のマイクロリング共振器1008、第9のマイクロリング共振器1009、第10のマイクロリング共振器1110、第11のマイクロリング共振器1111、および第12のマイクロリング共振器1112と、
第1の導波路1010、第2の導波路1020、第3の導波路1030、第4の導波路1040、第5の導波路1050、および第6の導波路1060と、
を含み、
第1の導波路1010の一端は北入力端1011であり、他端は南出力端1012であり、
第2の導波路1020の一端は南入力端1021であり、他端は北出力端1022であり、
第3の導波路1030の一端は西入力端1031であり、他端は東出力端1032であり、
第4の導波路1040の一端は東入力端1041であり、他端は西出力端1042であり、
第5の導波路1050の一端はローカル入力端1051であり、
第6の導波路1060の一端はローカル出力端1061であり、
北入力端1011で入力される信号は、第1の導波路1010、第1のマイクロリング共振器1001、および第6の導波路1060を介してローカル出力端1061に到達し、
南入力端1021で入力される信号は、第2の導波路1020、第4のマイクロリング共振器1004、および第6の導波路1060を介してローカル出力端1061に到達し、
西入力端1031で入力される信号は、第3の導波路1030、第3のマイクロリング共振器1003、および第6の導波路1060を介してローカル出力端1061に到達し、
東入力端1041で入力される信号は、第4の導波路1040、第2のマイクロリング共振器1002、および第6の導波路1060を介してローカル出力端1061に到達し、
ローカル入力端1051で入力される信号は、第5の導波路1050、第8のマイクロリング共振器1008、および第3の導波路1030を介して東出力端1032に到達し、
ローカル入力端1051で入力される信号は、第5の導波路1050、第5のマイクロリング共振器1005、および第4の導波路1040を介して西出力端1042に到達し、
ローカル入力端1051で入力される信号は、第5の導波路1050、第6のマイクロリング共振器1006、および第1の導波路1010を介して南出力端1012に到達し、
ローカル入力端1051で入力される信号は、第5の導波路1050、第7のマイクロリング共振器1007、および第2の導波路1020を介して北出力端1022に到達し、
北入力端1011で入力される信号は、第1の導波路1010、第9のマイクロリング共振器1009、および第4の導波路1040を介して西出力端1042に到達し、
北入力端1011で入力される信号は、第1の導波路1010、第10のマイクロリング共振器1110、および第3の導波路1030を介して東出力端1032に到達し、
南入力端1021で入力される信号は、第2の導波路1020、第12のマイクロリング共振器1112、および第4の導波路1040を介して西出力端1042に到達し、
南入力端1021で入力される信号は、第2の導波路1020、第11のマイクロリング共振器1111、および第3の導波路1030を介して東出力端1032に到達する。
第1の態様の第2の可能な実施態様に関連して、第5の可能な実施態様において、2つのサブネットの同じサブネット内のN 2 /2個の光ルータは同じZ座標を有し、異なるサブネット内の光ルータは異なるZ座標を有し、
各サブネット内の各光ルータのX、Y座標は、
各サブネットをN/2行N列のTorus構造に変換し、各行内の光ルータは横トーラスに含まれ、第j列および第(j+N/2)列の光ルータは縦トーラスに含まれ、j=1,2,…,N/2であり、左上隅に位置する光ルータを座標の原点として、横右方向をXの正の方向として、縦下方向をYの正の方向として用いて、各サブネット内の各光ルータにX、Y座標を連続して割り振り、逆のプロセスに従って元の構造に戻って、座標の割振りを完了する
ように割り振られており、
各ゲートウェイに接続された2つのIPコアの各IPコアと、各ゲートウェイに接続された、各IPコアに対応するサブネット内の光ルータとは、同じX、Y、Z座標を有し、
第1のIPコアに接続されたゲートウェイは、第2のIPコアのZ座標に従って、第2のIPコアに対応するサブネットを決定するように構成されており、
各サブネット内の各光ルータは、
現在のノードの座標(Xc,Yc)、および送信先ノードの座標(Xd,Yd)を取得し、
Xc=XdかつYc=Ydの場合、出力方向はローカルであり、
Xc=XdかつYc<Ydの場合、出力方向は南であり、
Xc=XdかつYc≧Ydの場合、出力方向は北であり、
Xc≠Xd、|Xc−Xd|=N/2、かつYc<Ydの場合、出力方向は北であり、
Xc≠Xd、|Xc−Xd|=N/2、かつYc≧Ydの場合、出力方向は南であり、
Xc≠Xd、|Xc−Xd|≠N/2、かつ(Xt−Xc+N)%N>N/2の場合、出力方向は西であり、または
Xc≠Xd、|Xc−Xd|≠N/2、かつ(Xt−Xc+N)%N≦N/2の場合、出力方向は東であり、(Xt,Yt)は、
Xd<N/2の場合、(Xt1,Yt1)=(Xd,Yc)、かつ(Xt2,Yt2)=(Xd+N/2,Yc)とし、
そうではない場合、(Xt1,Yt1)=(Xd,Yc)、かつ(Xt2,Yt2)=(Xd−N/2,Yc)とし、
Mint1=min(|Xt1−Xc|,N−|Xt1−Xc|)、およびMint2=min(|Xt2−Xc|,N−|Xt2−Xc|)を計算し、
Mint1<Mint2の場合、(Xt,Yt)=(Xt1,Yt1)とし、そうではない場合、(Xt,Yt)=(Xt2,Yt2)とする、
ように決定される、
経路制御アルゴリズムを用いる。
第1の態様または第1の態様の第1の可能な実施態様に関連して、第6の可能な実施態様において、各サブネットはTorusトポロジである。
第1の態様の第6の可能な実施態様に関連して、第7の可能な実施態様において、各サブネット内の各光ルータは、XY経路制御アルゴリズムまたはYX経路制御アルゴリズムを用いる。
第1の態様または第1の態様の第1、第2、第5から第7の可能な実施態様のいずれか1つに関連して、第8の可能な実施態様において、各サブネット内の各光ルータは、
第1のマイクロリング共振器801、第2のマイクロリング共振器802、第3のマイクロリング共振器803、第4のマイクロリング共振器804、第5のマイクロリング共振器805、第6のマイクロリング共振器806、第7のマイクロリング共振器807、および第8のマイクロリング共振器808と、
第1の導波路810、第2の導波路820、第3の導波路830、第4の導波路840、第5の導波路850、および第6の導波路860と、
を含み、
第1の導波路810の一端は北入力端811であり、他端は南出力端812であり、
第2の導波路820の一端は南入力端821であり、他端は北出力端822であり、
第3の導波路830の一端は西入力端831であり、他端は東出力端832であり、
第4の導波路840の一端は東入力端841であり、他端は西出力端842であり、
第5の導波路850の一端はローカル入力端851であり、
第6の導波路860の一端はローカル出力端861であり、
北入力端811で入力される信号は、第1の導波路810、第1のマイクロリング共振器801、および第6の導波路860を介してローカル出力端861に到達し、
南入力端821で入力される信号は、第2の導波路820、第2のマイクロリング共振器802、および第6の導波路860を介してローカル出力端861に到達し、
西入力端831で入力される信号は、第3の導波路830、第8のマイクロリング共振器808、第1の導波路810、第1のマイクロリング共振器801、および第6の導波路860を介してローカル出力端861に到達し、
東入力端841で入力される信号は、第4の導波路840、第5のマイクロリング共振器805、第2の導波路820、第2のマイクロリング共振器802、および第6の導波路860を介してローカル出力端861に到達し、
ローカル入力端851で入力される信号は、第5の導波路850、第4のマイクロリング共振器804、および第3の導波路830を介して東出力端832に到達し、
ローカル入力端851で入力される信号は、第5の導波路850、第3のマイクロリング共振器803、および第4の導波路840を介して西出力端842に到達し、
ローカル入力端851で入力される信号は、第5の導波路850、第4のマイクロリング共振器804、第3の導波路830、第8のマイクロリング共振器808、および第1の導波路810を介して南出力端812に到達し、
ローカル入力端851で入力される信号は、第5の導波路850、第3のマイクロリング共振器803、第4の導波路840、第5のマイクロリング共振器805、および第2の導波路820を介して北出力端822に到達し、
東入力端841で入力される信号は、第4の導波路840、第5のマイクロリング共振器805、および第2の導波路820を介して北出力端822に到達し、
東入力端841で入力される信号は、第4の導波路840、第6のマイクロリング共振器806、および第1の導波路810を介して南出力端812に到達し、
西入力端831で入力される信号は、第3の導波路830、第7のマイクロリング共振器807、および第2の導波路820を介して北出力端822に到達し、
西入力端831で入力される信号は、第3の導波路830、第8のマイクロリング共振器808、および第1の導波路810を介して南出力端812に到達する。
第1の態様または第1の態様の第1、第2、第5から第7の可能な実施態様のいずれか1つに関連して、第9の可能な実施態様において、各サブネット内の各光ルータはCrux光ルータである。
第2の態様によれば、光ルータが提供され、本光ルータは、
第1のマイクロリング共振器801、第2のマイクロリング共振器802、第3のマイクロリング共振器803、第4のマイクロリング共振器804、第5のマイクロリング共振器805、第6のマイクロリング共振器806、第7のマイクロリング共振器807、および第8のマイクロリング共振器808と、
第1の導波路810、第2の導波路820、第3の導波路830、第4の導波路840、第5の導波路850、および第6の導波路860と、
を含み、
第1の導波路810の一端は北入力端811であり、他端は南出力端812であり、
第2の導波路820の一端は南入力端821であり、他端は北出力端822であり、
第3の導波路830の一端は西入力端831であり、他端は東出力端832であり、
第4の導波路840の一端は東入力端841であり、他端は西出力端842であり、
第5の導波路850の一端はローカル入力端851であり、
第6の導波路860の一端はローカル出力端861であり、
北入力端811で入力される信号は、第1の導波路810、第1のマイクロリング共振器801、および第6の導波路860を介してローカル出力端861に到達し、
南入力端821で入力される信号は、第2の導波路820、第2のマイクロリング共振器802、および第6の導波路860を介してローカル出力端861に到達し、
西入力端831で入力される信号は、第3の導波路830、第8のマイクロリング共振器808、第1の導波路810、第1のマイクロリング共振器801、および第6の導波路860を介してローカル出力端861に到達し、
東入力端841で入力される信号は、第4の導波路840、第5のマイクロリング共振器805、第2の導波路820、第2のマイクロリング共振器802、および第6の導波路860を介してローカル出力端861に到達し、
ローカル入力端851で入力される信号は、第5の導波路850、第4のマイクロリング共振器804、および第3の導波路830を介して東出力端832に到達し、
ローカル入力端851で入力される信号は、第5の導波路850、第3のマイクロリング共振器803、および第4の導波路840を介して西出力端842に到達し、
ローカル入力端851で入力される信号は、第5の導波路850、第4のマイクロリング共振器804、第3の導波路830、第8のマイクロリング共振器808、および第1の導波路810を介して南出力端812に到達し、
ローカル入力端851で入力される信号は、第5の導波路850、第3のマイクロリング共振器803、第4の導波路840、第5のマイクロリング共振器805、および第2の導波路820を介して北出力端822に到達し、
東入力端841で入力される信号は、第4の導波路840、第5のマイクロリング共振器805、および第2の導波路820を介して北出力端822に到達し、
東入力端841で入力される信号は、第4の導波路840、第6のマイクロリング共振器806、および第1の導波路810を介して南出力端812に到達し、
西入力端831で入力される信号は、第3の導波路830、第7のマイクロリング共振器807、および第2の導波路820を介して北出力端822に到達し、
西入力端831で入力される信号は、第3の導波路830、第8のマイクロリング共振器808、および第1の導波路810を介して南出力端812に到達する。
第3の態様によれば、光ルータが提供され、本光ルータは、
第1のマイクロリング共振器1001、第2のマイクロリング共振器1002、第3のマイクロリング共振器1003、第4のマイクロリング共振器1004、第5のマイクロリング共振器1005、第6のマイクロリング共振器1006、第7のマイクロリング共振器1007、第8のマイクロリング共振器1008、第9のマイクロリング共振器1009、第10のマイクロリング共振器1110、第11のマイクロリング共振器1111、および第12のマイクロリング共振器1112と、
第1の導波路1010、第2の導波路1020、第3の導波路1030、第4の導波路1040、第5の導波路1050、および第6の導波路1060と、
を含み、
第1の導波路1010の一端は北入力端1011であり、他端は南出力端1012であり、
第2の導波路1020の一端は南入力端1021であり、他端は北出力端1022であり、
第3の導波路1030の一端は西入力端1031であり、他端は東出力端1032であり、
第4の導波路1040の一端は東入力端1041であり、他端は西出力端1042であり、
第5の導波路1050の一端はローカル入力端1051であり、
第6の導波路1060の一端はローカル出力端1061であり、
北入力端1011で入力される信号は、第1の導波路1010、第1のマイクロリング共振器1001、および第6の導波路1060を介してローカル出力端1061に到達し、
南入力端1021で入力される信号は、第2の導波路1020、第4のマイクロリング共振器1004、および第6の導波路1060を介してローカル出力端1061に到達し、
西入力端1031で入力される信号は、第3の導波路1030、第3のマイクロリング共振器1003、および第6の導波路1060を介してローカル出力端1061に到達し、
東入力端1041で入力される信号は、第4の導波路1040、第2のマイクロリング共振器1002、および第6の導波路1060を介してローカル出力端1061に到達し、
ローカル入力端1051で入力される信号は、第5の導波路1050、第8のマイクロリング共振器1008、および第3の導波路1030を介して東出力端1032に到達し、
ローカル入力端1051で入力される信号は、第5の導波路1050、第5のマイクロリング共振器1005、および第4の導波路1040を介して西出力端1042に到達し、
ローカル入力端1051で入力される信号は、第5の導波路1050、第6のマイクロリング共振器1006、および第1の導波路1010を介して南出力端1012に到達し、
ローカル入力端1051で入力される信号は、第5の導波路1050、第7のマイクロリング共振器1007、および第2の導波路1020を介して北出力端1022に到達し、
北入力端1011で入力される信号は、第1の導波路1010、第9のマイクロリング共振器1009、および第4の導波路1040を介して西出力端1042に到達し、
北入力端1011で入力される信号は、第1の導波路1010、第10のマイクロリング共振器1110、および第3の導波路1030を介して東出力端1032に到達し、
南入力端1021で入力される信号は、第2の導波路1020、第12のマイクロリング共振器1112、および第4の導波路1040を介して西出力端1042に到達し、
南入力端1021で入力される信号は、第2の導波路1020、第11のマイクロリング共振器1111、および第3の導波路1030を介して東出力端1032に到達する。
第4の態様によれば、光ネットワークオンチップにおける信号伝送方法が提供され、光ネットワークオンチップは、Nを偶数とする、N2のIPコアと、N2/2個のゲートウェイと、N2個の光ルータとを含み、
N2個の光ルータは2つのサブネットを形成しており、N2/2個の光ルータごとに1つのサブネットを形成しており、
N2/2個のゲートウェイの各ゲートウェイはN2個のIPコアの2つずつのIPコアに接続されており、異なるゲートウェイに接続されたIPコアは異なり、各ゲートウェイに接続された2つのIPコアは2つのサブネットと1対1の対応関係にあり、
N2/2個のゲートウェイは2つのサブネットの各サブネット内のN2/2個の光ルータと1対1の対応関係にあり、各ゲートウェイは、各サブネット内の、各ゲートウェイに対応する光ルータに接続されており、
本方法は、
N2個のIPコアのうちの第1のIPコアが、第1のIPコアに接続されたゲートウェイに第1の信号を送信するステップと、
第1のIPコアに接続されたゲートウェイが、第1の信号に従って、第1の信号の送信先IPコアである第2のIPコアを決定し、第2のIPコアに対応するサブネットを決定し、第1の信号を、第1のIPコアに接続されたゲートウェイに接続された光ルータである、第2のIPコアに対応するサブネット内の第1の光ルータに送信するステップと、
第2のIPコアに対応するサブネットが、第1の光ルータを用いて第1の信号を受信し、第1の信号を、第2のIPコアに接続されたゲートウェイに接続された光ルータである、第2のIPコアに対応するサブネット内の第2の光ルータに経路制御し、第2の光ルータを用いて、第1の信号を、第2のIPコアに接続されたゲートウェイに送信するステップと、
第2のIPコアに接続されたゲートウェイが、第1の信号を第2のIPコアに送信するステップと、
を含む。
第4の態様に関連して、第1の可能な実施態様において、第2のIPコアに対応するサブネットを決定することは、
IPコアとサブネットとの対応関係に従って、第2のIPコアに対応するサブネットを決定することを含み、
第2のIPコアに接続されたゲートウェイが、第1の信号を第2のIPコアに送信するステップは、
第2のIPコアに接続されたゲートウェイが、IPコアとサブネットとの対応関係に従って、第1の信号を第2のIPコアに送信するステップを含む。
第4の態様または第4の態様の第1の可能な実施態様に関連して、第2の可能な実施態様において、N 2 個の光ルータは、2つのサブネットを、
N 2 個の光ルータを、奇数行奇数列に位置する光ルータおよび偶数行偶数列に位置する光ルータが一方のサブネットに属し、奇数行偶数列に位置する光ルータおよび偶数行奇数列に位置する光ルータが他方のサブネットに属する、N行N列に配置し、
各サブネットにおいて、各光ルータは、それぞれ、左上、左下、右上、および右下の4方向に平行導波路対を伸ばし、平行導波路対は、別の光ルータが伸ばす導波路に接続されており、導波路がサブネットエッジ間の挟角に到達した場合、導波路は引き続き反対方向に伸び、または、導波路がサブネットエッジに到達した場合、導波路は引き続きエッジに対して垂直な方向に伸びる、
ように形成している。
第4の態様の第2の可能な実施態様に関連して、第3の可能な実施態様において、2つのサブネットの同じサブネット内のN 2 /2個の光ルータは同じZ座標を有し、異なるサブネット内の光ルータは異なるZ座標を有し、
各サブネット内の各光ルータのX、Y座標は、
各サブネットをN/2行N列のTorus構造に変換し、各行内の光ルータは横トーラスに含まれ、第j列および第(j+N/2)列の光ルータは縦トーラスに含まれ、j=1,2,…,N/2であり、左上隅に位置する光ルータを座標の原点として、横右方向をXの正の方向として、縦下方向をYの正の方向として用いて、各サブネット内の各光ルータにX、Y座標を連続して割り振り、逆のプロセスに従って元の構造に戻って、座標の割振りを完了する
ように割り振られており、
各ゲートウェイに接続された2つのIPコアの各IPコアと、各ゲートウェイに接続された、各IPコアに対応するサブネット内の光ルータとは、同じX、Y、Z座標を有し、
第1のIPコアに接続されたゲートウェイは、第2のIPコアのZ座標に従って、第2のIPコアに対応するサブネットを決定し、
各サブネット内の各光ルータは、
現在のノードの座標(Xc,Yc)、および送信先ノードの座標(Xd,Yd)を取得し、
Xc=XdかつYc=Ydの場合、出力方向はローカルであり、
Xc=XdかつYc<Ydの場合、出力方向は南であり、
Xc=XdかつYc≧Ydの場合、出力方向は北であり、
Xc≠Xd、|Xc−Xd|=N/2、かつYc<Ydの場合、出力方向は北であり、
Xc≠Xd、|Xc−Xd|=N/2、かつYc≧Ydの場合、出力方向は南であり、
Xc≠Xd、|Xc−Xd|≠N/2、かつ(Xt−Xc+N)%N>N/2の場合、出力方向は西であり、または
Xc≠Xd、|Xc−Xd|≠N/2、かつ(Xt−Xc+N)%N≦N/2の場合、出力方向は東であり、(Xt,Yt)は、
Xd<N/2の場合、(Xt1,Yt1)=(Xd,Yc)、かつ(Xt2,Yt2)=(Xd+N/2,Yc)とし、
そうではない場合、(Xt1,Yt1)=(Xd,Yc)、かつ(Xt2,Yt2)=(Xd−N/2,Yc)とし、
Mint1=min(|Xt1−Xc|,N−|Xt1−Xc|)、およびMint2=min(|Xt2−Xc|,N−|Xt2−Xc|)を計算し、
Mint1<Mint2の場合、(Xt,Yt)=(Xt1,Yt1)とし、そうではない場合、(Xt,Yt)=(Xt2,Yt2)とする、
ように決定される、
経路制御アルゴリズムを用いる。
第4の態様または第4の態様の第1の可能な実施態様に関連して、第4の可能な実施態様において、各サブネットはTorusトポロジである。
第4の態様の第4の可能な実施態様に関連して、第5の可能な実施態様において、各サブネット内の各光ルータは、XY経路制御アルゴリズムまたはYX経路制御アルゴリズムを用いる。
第4の態様の第2の可能な実施態様に関連して、第6の可能な実施態様において、2つのサブネットの同じサブネット内のN 2 /2個の光ルータは同じZ座標を有し、異なるサブネット内の光ルータは異なるZ座標を有し、
各サブネット内の各光ルータのX、Y座標は、
各サブネットをN行N/2列のTorus構造に変換し、各列内の光ルータは縦トーラスに含まれ、第i行および第(i+N/2)行の光ルータは横トーラスに含まれ、i=1,2,…,N/2であり、左上隅に位置する光ルータを座標の原点として、横右方向をXの正の方向として、縦下方向をYの正の方向として用いて、各サブネット内の各光ルータにX、Y座標を連続して割り振り、逆のプロセスに従って元の構造に戻って、座標の割振りを完了する
ように割り振られており、
各ゲートウェイに接続された2つのIPコアの各IPコアと、各ゲートウェイに接続された、各IPコアに対応するサブネット内の光ルータとは、同じX、Y、Z座標を有し、
第1のIPコアに接続されたゲートウェイは、第2のIPコアのZ座標に従って、第2のIPコアに対応するサブネットを決定し、
各サブネット内の各光ルータは、
現在のノードの座標(Xc,Yc)、および送信先ノードの座標(Xd,Yd)を取得し、
Yc=YdかつXc=Xdの場合、出力方向はローカルであり、
Yc=YdかつXc<Xdの場合、出力方向は東であり、
Yc=YdかつXc≧Xdの場合、出力方向は西であり、
Yc≠Yd、|Yc−Yd|=N/2、かつXc<Xdの場合、出力方向は西であり、
Yc≠Yd、|Yc−Yd|=N/2、かつYc≧Ydの場合、出力方向は東であり、
Yc≠Yd、|Yc−Yd|≠N/2、かつ(Yt−Yc+N)%N>N/2の場合、出力方向は北であり、または、
Yc≠Yd、|Xc−Yd|≠N/2、かつ(Yt−Yc+N)%N≦N/2の場合、出力方向は南であり、(Xt,Yt)は、
Yd<N/2の場合、(Xt1,Yt1)=(Xc,Yd)、かつ(Xt2,Yt2)=(Xc,Yd+N/2)とし、
そうではない場合、(Xt1,Yt1)=(Xc,Yd)、かつ(Xt2,Yt2)=(Xc,Yd−N/2)とし、
Mint1=min(|Yt1−Yc|,N−|Yt1−Yc|)、およびMint2=min(|Yt2−Yc|,N−|Yt2−Yc|)を計算し、
Mint1<Mint2の場合、(Xt,Yt)=(Xt1,Yt1)とし、そうではない場合、(Xt,Yt)=(Xt2,Yt2)とする、
ように決定される、
経路制御アルゴリズムを用いる。
以上の技術的解決策に基づき、本発明の実施形態においては、光ネットワークオンチップが2つのサブネットに分割されており、2つずつのIPコアが1つのゲートウェイを共有し、ゲートウェイは要件に従って異なるネットワークに接続することができ、これにより、ネットワーク直径が低減され、通信タスクごとに必要とされる通信リソースが低減され、ネットワーク輻輳が軽減し、ネットワーク伝送帯域幅が改善されるのみならず、データの効率的部分伝送の特性を確保することもでき、そのため、ネットワーク性能を改善することができる。
本発明の実施形態における技術的解決策をより明確に説明するために、以下で、本発明の実施形態を説明するのに必要な添付の図面について簡単に説明する。当然ながら、以下の説明において添付の図面は単に本発明の一部の実施形態を示しているにすぎず、当業者は、これら添付の図面から難なく他の図面をさらに導出することができる。
本発明の一実施形態による光ネットワークオンチップの概略図である。 本発明の一実施形態によるゲートウェイの機能の概略図である。 本発明の一実施形態による光ネットワークオンチップにおける信号伝送の概略図である。 本発明の一実施形態によるサブネット分割の概略図である。 本発明の一実施形態によるサブネット1の接続関係の概略図である。 本発明の一実施形態によるサブネット2の接続関係の概略図である。 本発明の一実施形態による座標割振りの概略図である。 本発明の一実施形態による座標割振りの概略図である。 本発明の一実施形態による座標割振りの概略図である。 本発明の一実施形態による座標割振りの概略図である。 本発明の一実施形態による座標割振りの概略図である。 本発明の一実施形態による座標割振りの概略図である。 本発明の一実施形態による座標割振りの概略図である。 本発明の一実施形態による経路制御アルゴリズムの概略流れ図である。 本発明の別の実施形態による経路制御アルゴリズムの概略流れ図である。 本発明の一実施形態による光ルータの概略構造図である。 Crux光ルータの概略構造図である。 本発明の別の実施形態による光ルータの概略構造図である。 本発明の一実施形態による光ネットワークオンチップの概略レイアウト図である。 本発明の一実施形態による信号伝送方法の概略流れ図である。
以下で、本発明の実施形態における添付の図面に関連して、本発明の実施形態における技術的解決策を明確かつ十分に説明する。当然ながら、説明する実施形態は本発明の実施形態の全部ではなく一部にすぎない。本発明の実施形態に基づいて当業者によって難なく得られる他のすべての実施形態は、本発明の保護範囲内に含まれるものとする。
図1に、本発明の一実施形態による光ネットワークオンチップ100の概略図を示す。
図1に示すように、光ネットワークオンチップ100は、N 2 個のIPコア101と、N 2 /2個のゲートウェイ102と、N 2 個の光ルータ103とを含む。Nは偶数であり、図1では、N=8の例を引いている。
N 2 個の光ルータ103は2つのサブネットを形成しており、N 2 /2個ずつの光ルータが1つのサブネット、すなわち図1のサブネット1およびサブネット2を形成している。2つのサブネットは互いに独立して動作する。
N 2 /2個のゲートウェイ102の各ゲートウェイはN 2 個のIPコア101の2つずつのIPコアに接続されており、異なるゲートウェイに接続されたIPコアは異なり、各ゲートウェイに接続された2つのIPコアは2つのサブネットと1対1の対応関係にある。
すなわち、2つずつのIPコアが1つのクラスタであり、N 2 個のIPコア101がN 2 /2個のクラスタを形成している。通信は各クラスタにおいて電気的相互接続として行われ、各クラスタはゲートウェイを用いてサブネット1とサブネット2とに接続されている。各クラスタとサブネット1およびサブネット2との間の接続は光接続である。
N 2 /2個のゲートウェイ102は、2つのサブネットの各サブネット内のN 2 /2個の光ルータ103と1対1の対応関係にあり、各ゲートウェイは、各サブネット内の、各ゲートウェイに対応する光ルータに接続されている。すなわち、各ゲートウェイは2つの光ルータに接続されており、2つの光ルータは、異なるサブネットにそれぞれ位置する。
各IPコアは、各IPコアに対応する1つのサブネットのみから信号を受信することができる。すなわち、各ゲートウェイは、各ゲートウェイに接続された、各サブネット内の光ルータによって送信された信号を、そのサブネットに対応するIPコアに送信することができる。
各ゲートウェイは、各ゲートウェイに接続された2つのIPコア内の任意のIPコアの信号を、その信号の送信先IPコアに対応するサブネットに送信する、すなわち、各ゲートウェイに接続された、その信号の送信先IPコアに対応するサブネット内の光ルータに送信することができる。
図2aは、各ゲートウェイの機能の概略図である。図2aに示すように、IPコアがデータを送信するとき、ゲートウェイは、クラスタ内の任意のIPコアによって送信される信号の送信先アドレス情報に従って、送信先IPコアに対応するサブネットに信号を注入することができ、IPコアがデータを受信するときに、各IPコアは、各IPコアに対応するサブネットからのみ出力される信号を受信することができる。
信号が各サブネットに送信された後で、各サブネットは信号を経路制御し、最終的に信号の送信先IPコアに接続されたゲートウェイに信号を送信し、ゲートウェイは信号を送信先IPコアに送信する。
図2bに、本発明の一実施形態による光ネットワークオンチップにおける信号伝送の概略図を示す。
図2bでは、N 2 個のIPコア内の、第1のIPコア201として提示される任意のIPコアが、第1の信号として提示される信号を、第2のIPコア202に送信する例を引いており、ゲートウェイと光ルータとの接続関係は省略されている。
第1のIPコア201は、第1の信号を、第1のIPコアに接続されたゲートウェイ203に送信する。
第1のIPコア201に接続されたゲートウェイ203は、第1の信号に従って第2のIPコア202を決定し、第2のIPコア202に対応するサブネットを決定する。任意選択で、ゲートウェイ203は、IPコアとサブネットとの対応関係に従って、第2のIPコア202に対応するサブネットを決定してもよく、その対応関係は事前設定されてよい。例えば、第2のIPコア202に対応するサブネットはサブネット2である。ゲートウェイ203は、第1の信号を、第2のIPコア202に対応するサブネット2内の第1の光ルータ204に送信し、第1の光ルータ204は、サブネット2内のゲートウェイ203に接続された光ルータである。
第2のIPコアに対応するサブネット2は、第1の光ルータ204を用いて第1の信号を受信し、第1の信号を第2の光ルータ205に経路制御する。第2の光ルータ205は、サブネット2内の第2のIPコア202に接続されたゲートウェイ206に接続された光ルータであり、第2の光ルータ205は、第1の信号を、第2のIPコアに接続されたゲートウェイ206に送信する。
第2のIPコア202に接続されたゲートウェイ206は、第1の信号を第2のIPコア202に送信する。任意選択で、第2のIPコア202に接続されたゲートウェイ206は、IPコアとサブネットとの対応関係に従って、第1の信号を第2のIPコア202に送信してもよい。
以上から分かるように、第1のIPコア201から第2のIPコア202への信号は、ただ1つのサブネット(サブネット2)においてのみ経路制御され、ネットワークホップ数は比較的小さい。言い換えると、N 2 個の光ルータによって形成されたネットワークと比べて、N 2 /2個の光ルータによって形成されたサブネットは、より小さいネットワーク直径を有する。
したがって、本発明の実施形態では、光ネットワークオンチップが2つのサブネットに分割されており、2つずつのIPコアが1つのゲートウェイを共有し、ゲートウェイは要件に従って異なるネットワークに接続することができ、これにより、ネットワーク直径が低減され、通信タスクごとに必要とされる通信リソースが低減され、ネットワーク輻輳が軽減し、ネットワーク伝送帯域幅が改善されるのみならず、データの効率的部分伝送の特性を確保することもでき、そのため、ネットワーク性能を改善することができる。
任意選択で、本発明の一実施形態では、各サブネットはTorusトポロジであってもよい。
任意選択で、各サブネット内の各光ルータは、XY経路制御アルゴリズムまたはYX経路制御アルゴリズムを用いることもできる。
XY経路制御アルゴリズムでは、各ノードのアドレスは(x,y)であり、メッセージはまずX次元に沿って経路制御され、次いでY次元に沿って経路制御される。YX経路制御アルゴリズムでは、各ノードのアドレスは(x,y)であり、メッセージはまずY次元に沿って経路制御され、次いでX次元に沿って経路制御される。
詳細には、送信元と送信先がそれぞれ(sx,sy)と(dx,dy)である場合、経路制御メッセージは、X次元を|dx−sx|ステップ移動し、Y次元を|dy−sy|ステップ移動する。
XY経路制御アルゴリズムとYX経路制御アルゴリズムとはどちらも従来技術に属し、したがって、本発明の実施形態のいずれにおいても限定されない。
各サブネットは、別のトポロジ、例えばMeshトポロジであってもよく、これについては本発明の本実施形態では限定されないことを理解すべきである。
任意選択で、本発明の一実施形態では、2つのサブネットは、
図3に示すように、N 2 個の光ルータを、奇数行奇数列に位置する光ルータおよび偶数行偶数列に位置する光ルータが一方のサブネットに属し(図5に濃い色の丸印で示す)、奇数行偶数列に位置する光ルータおよび偶数行奇数列に位置する光ルータが他方のサブネットに属する(図5に薄い色の丸印で示す)、N行N列に配置する
ように形成されていてよい。
図4および図5に示すように、各サブネットにおいて、各光ルータは、それぞれ、左上、左下、右上、および右下の4方向に平行導波路対を伸ばし、平行導波路対は、別の光ルータが伸ばす導波路に接続されており、導波路がサブネットエッジ間の挟角に到達した場合、導波路は引き続き反対方向に伸び、または、導波路がサブネットエッジに到達した場合、導波路は引き続きエッジに対して垂直な方向に伸びる。
図4および図5は、サブネット内部の光ルータ間の接続関係を示すためのものにすぎず、実際の実装では、図4および図5に示す接続関係が形成されることを条件として、導波路の方向がレイアウト要件に従って変更されてもよいことを理解すべきである。
任意選択で、本発明の一実施形態では、光ネットワークオンチップ100内の光ルータおよびIPコアに座標が割り当てられていてもよい。
2つのサブネットの同じサブネット内のN 2 /2個の光ルータは同じZ座標を有し、異なるサブネット内の光ルータは異なるZ座標を有する。例えば、サブネット1内の光ルータについては、Z=0であり、サブネット2内の光ルータについては、Z=1である。
各サブネット内の各光ルータのX、Y座標は、
各サブネットをN/2行N列のTorus構造に変換し、各行内の光ルータは横トーラスに含まれ、第j列および第(j+N/2)列の光ルータは縦トーラスに含まれ、j=1,2,…,N/2であり、左上隅に位置する光ルータを座標の原点として、横右方向をXの正の方向として、縦下方向をYの正の方向として用いて、各サブネット内の各光ルータにX、Y座標を連続して割り振り、逆のプロセスに従って元の構造に戻って、座標の割振りを完了する
ように割り振られている。
サブネット1を例にとる。図6aの構造を反時計回りに45度回転させると、図6bに示す構造が得られ、図6bに示す左下部分および右下部分は、図6cに示す各位置に変換され、すなわち、左下部分は右上部分へ移動され、右下部分は左上へ移動される。このプロセスの後、サブネットは、N/2行N列のTorus構造に変換され、この構造では、左上隅に位置する光ルータを座標の原点として、横右方向をXの正の方向として、縦下方向をYの正の方向として用いて、X、Y座標が各光ルータに連続して割り振られ、逆のプロセスに従って元の構造が回復されて(すなわち、図6cに示す構造が図6bに示す構造に戻され、次いで、図6aに示す構造に戻される)、図6dに示すように、光ルータへの座標の割振りが完了する
各ゲートウェイに接続された2つのIPコアの各IPコアと、各ゲートウェイに接続された、各IPコアに対応するサブネット内の光ルータとは、同じX、Y、Z座標を有する。言い換えると、各ゲートウェイに接続された2つのIPコアおよび2つの光ルータについて、2つのIPコアの座標は異なるが、2つの光ルータの座標とそれぞれ同じである。IPコアは、そのIPコアと同じ座標を有する光ルータによってのみ出力される信号を受信することができる。
この場合、第1のIPコアに接続されたゲートウェイは、第2のIPコアのZ座標に従って、第2のIPコアに対応するサブネットを決定することができる。
各サブネット内の各光ルータは、
現在のノードの座標(Xc,Yc)、および送信先ノードの座標(Xd,Yd)を取得し、
Xc=XdかつYc=Ydの場合、出力方向はローカルであり、
Xc=XdかつYc<Ydの場合、出力方向は南であり、
Xc=XdかつYc≧Ydの場合、出力方向は北であり、
Xc≠Xd、|Xc−Xd|=N/2、かつYc<Ydの場合、出力方向は北であり、
Xc≠Xd、|Xc−Xd|=N/2、かつYc≧Ydの場合、出力方向は南であり、
Xc≠Xd、|Xc−Xd|≠N/2、かつ(Xt−Xc+N)%N>N/2の場合、出力方向は西であり、
Xc≠Xd、|Xc−Xd|≠N/2、かつ(Xt−Xc+N)%N≦N/2の場合、出力方向は東であり、(Xt,Yt)は、
Xd<N/2の場合、(Xt1,Yt1)=(Xd,Yc)、かつ(Xt2,Yt2)=(Xd+N/2,Yc)とし、
そうではない場合、(Xt1,Yt1)=(Xd,Yc)、かつ(Xt2,Yt2)=(Xd−N/2,Yc)とし、
Mint1=min(|Xt1−Xc|,N−|Xt1−Xc|)、およびMint2=min(|Xt2−Xc|,N−|Xt2−Xc|)を計算し、
Mint1<Mint2の場合、(Xt,Yt)=(Xt1,Yt1)とし、そうではない場合、(Xt,Yt)=(Xt2,Yt2)とする、
ように決定される、
経路制御アルゴリズムを用いることができる。
図7aは、前述の経路制御アルゴリズムの概略流れ図である。
701.現在のノードの座標(Xc,Yc)、および送信先ノードの座標(Xd,Yd)を取得する。
702.(Xc=Xd)かどうか、または|Xc−Xd|=N/2かどうか判定し、そうである場合は703に進み、そうではない場合は712に進む。
703.Xc=Xdかどうか判定し、そうである場合は704に進み、そうではない場合は709に進む。
704.Yc=Ydかどうか判定し、そうである場合は705に進み、そうではない場合は706に進む。
705.出力方向はローカルである。
706.Yc<Ydかどうか判定し、そうである場合は707に進み、そうではない場合は708に進む。
707.出力方向は南である。
708.出力方向は北である。
709.Yc<Ydかどうか判定し、そうである場合は710に進み、そうではない場合は711に進む。
710.出力方向は北である。
711.出力方向は南である。
712.Xd<N/2の場合、(Xt1,Yt1)=(Xd,Yc)、かつ(Xt2,Yt2)=(Xd+N/2,Yc)とし、
そうではない場合、(Xt1,Yt1)=(Xd,Yc)、かつ(Xt2,Yt2)=(Xd−N/2,Yc)とする。
713.Mint1=min(|Xt1−Xc|,N−|Xt1−Xc|)、および
Mint2=min(|Xt2−Xc|,N−|Xt2−Xc|)
を計算する。
714.Mint1<Mint2の場合、(Xt,Yt)=(Xt1,Yt1)とし、そうではない場合、(Xt,Yt)=(Xt2,Yt2)とする。
715.(Xt−Xc+N)%N>N/2かどうか判定し、そうである場合は716に進み、そうではない場合は717に進む。%は剰余演算を表す。
716.出力方向は西である。
717.出力方向は東である。
本発明の本実施形態における光ネットワークオンチップのサブネット内部の光ルータの相互接続構造および用いられる経路制御アルゴリズムによれば、ネットワーク直径はわずかN/2であり、通信タスクごとに必要な通信リソースがさらに低減され、ネットワーク輻輳が軽減する。
任意選択で、本発明の一実施形態では、各サブネット内の各光ルータは、本発明の本実施形態で提供される次の光ルータ800とすることもできる。
図8に、本発明の一実施形態による光ルータ800の概略構造図を示す。図8に示すように、光ルータ800は、
それぞれ、第1のマイクロリング共振器801、第2のマイクロリング共振器802、第3のマイクロリング共振器803、第4のマイクロリング共振器804、第5のマイクロリング共振器805、第6のマイクロリング共振器806、第7のマイクロリング共振器807、および第8のマイクロリング共振器808である、8つのマイクロリング共振器と、
それぞれ、第1の導波路810、第2の導波路820、第3の導波路830、第4の導波路840、第5の導波路850、および第6の導波路860である、6つの導波路と、
を含む。
第1の導波路810の一端は北入力端811であり、他端は南出力端812である。
第2の導波路820の一端は南入力端821であり、他端は北出力端822である。
第3の導波路830の一端は西入力端831であり、他端は東出力端832である。
第4の導波路840の一端は東入力端841であり、他端は西出力端842である。
第5の導波路850の一端はローカル入力端851である。
第6の導波路860の一端はローカル出力端861である。
北入力端811で入力される信号は、第1の導波路810、第1のマイクロリング共振器801、および第6の導波路860を介してローカル出力端861に到達する。
南入力端821で入力される信号は、第2の導波路820、第2のマイクロリング共振器802、および第6の導波路860を介してローカル出力端861に到達する。
西入力端831で入力される信号は、第3の導波路830、第8のマイクロリング共振器808、第1の導波路810、第1のマイクロリング共振器801、および第6の導波路860を介してローカル出力端861に到達する。
東入力端841で入力される信号は、第4の導波路840、第5のマイクロリング共振器805、第2の導波路820、第2のマイクロリング共振器802、および第6の導波路860を介してローカル出力端861に到達する。
ローカル入力端851で入力される信号は、第5の導波路850、第4のマイクロリング共振器804、および第3の導波路830を介して東出力端832に到達する。
ローカル入力端851で入力される信号は、第5の導波路850、第3のマイクロリング共振器803、および第4の導波路840を介して西出力端842に到達する。
ローカル入力端851で入力される信号は、第5の導波路850、第4のマイクロリング共振器804、第3の導波路830、第8のマイクロリング共振器808、および第1の導波路810を介して南出力端812に到達する。
ローカル入力端851で入力される信号は、第5の導波路850、第3のマイクロリング共振器803、第4の導波路840、第5のマイクロリング共振器805、および第2の導波路820を介して北出力端822に到達する。
東入力端841で入力される信号は、第4の導波路840、第5のマイクロリング共振器805、および第2の導波路820を介して北出力端822に到達する。
東入力端841で入力される信号は、第4の導波路840、第6のマイクロリング共振器806、および第1の導波路810を介して南出力端812に到達する。
西入力端831で入力される信号は、第3の導波路830、第7のマイクロリング共振器807、および第2の導波路820を介して北出力端822に到達する。
西入力端831で入力される信号は、第3の導波路830、第8のマイクロリング共振器808、および第1の導波路810を介して南出力端812に到達する。
本発明の本実施形態の光ルータによれば、用いるマイクロリング共振器の数が低減され、各マイクロリング共振器の利用率が向上する。
本発明の本実施形態では、各サブネット内の各光ルータはCrux光ルータであってもよく、これについては本発明の本実施形態では限定されないことを理解すべきである。
図9は、Crux光ルータの概略構造図である。光ルータ900は、12個のマイクロリング共振器を含み、マイクロリング共振器901、902、903、および904は、光信号をローカルの場所に送信するように4つの方向から光信号を受信するように構成されており、マイクロリング共振器905、906、907、および908は、ローカルに送信された光信号を4つの異なる方向に結合するように構成されており、残り4つのマイクロリング共振器は、経路制御された信号の偏向を実現するように構成されている。
本発明の実施形態は、光ネットワークオンチップ100内の光ルータおよびIPコアに座標を割り振る方法をさらに提供する。
具体的には、2つのサブネットの同じサブネット内のN 2 /2個の光ルータは同じZ座標を有し、異なるサブネット内の光ルータは異なるZ座標を有する。例えば、サブネット1内の光ルータについては、Z=0であり、サブネット2内の光ルータについては、Z=1である。
各サブネット内の各光ルータのX、Y座標は、
各サブネットをN行N/2列のTorus構造に変換し、各列内の光ルータは縦トーラスに含まれ、第i行および第(i+N/2)行の光ルータは横トーラスに含まれ、i=1,2,…,N/2であり、左上隅に位置する光ルータを座標の原点として、横右方向をXの正の方向として、縦下方向をYの正の方向として用いて、各サブネット内の各光ルータにX、Y座標を連続して割り振り、逆のプロセスに従って元の構造に戻って、座標の割振りを完了する
ように割り振られている。
サブネット1を例にとる。図6aの構造を反時計回りに45度回転させると、図6eに示す構造が得られ、図6eに示す右上部分および右下部分は、図6fに示す各位置に変換され、すなわち、右上部分は左下部分へ移動され、右下部分は左上へ移動される。このプロセスの後、サブネットは、N行N/2列のTorus構造に変換され、この構造では、左上隅に位置する光ルータを座標の原点として、横右方向をXの正の方向として、縦下方向をYの正の方向として用いて、X、Y座標が各光ルータに連続して割り振られ、逆のプロセスに従って元の構造が回復されて(すなわち、図6fに示す構造が図6eに示す構造に戻され、次いで、図6aに示す構造に戻される)、図6gに示すように、光ルータへの座標の割振りが完了する
各ゲートウェイに接続された2つのIPコアの各IPコアと、各ゲートウェイに接続された、各IPコアに対応するサブネット内の光ルータとは、同じX、Y、Z座標を有する。言い換えると、各ゲートウェイに接続された2つのIPコアおよび2つの光ルータについて、2つのIPコアの座標は異なるが、2つの光ルータの座標とそれぞれ同じである。IPコアは、そのIPコアと同じ座標を有する光ルータによってのみ出力される信号を受信することができる。
この場合、第1のIPコアに接続されたゲートウェイは、第2のIPコアのZ座標に従って、第2のIPコアに対応するサブネットを決定することができる。
本実施形態では、各サブネット内の各光ルータは、
現在のノードの座標(Xc,Yc)、および送信先ノードの座標(Xd,Yd)を取得し、
Yc=YdかつXc=Xdの場合、出力方向はローカルであり、
Yc=YdかつXc<Xdの場合、出力方向は東であり、
Yc=YdかつXc≧Xdの場合、出力方向は西であり、
Yc≠Yd、|Yc−Yd|=N/2、かつXc<Xdの場合、出力方向は西であり、
Yc≠Yd、|Yc−Yd|=N/2、かつYc≧Ydの場合、出力方向は東であり、
Yc≠Yd、|Yc−Yd|≠N/2、かつ(Yt−Yc+N)%N>N/2の場合、出力方向は北であり、または、
Yc≠Yd、|Xc−Yd|≠N/2、かつ(Yt−Yc+N)%N≦N/2の場合、出力方向は南であり、(Xt,Yt)は、
Yd<N/2の場合、(Xt1,Yt1)=(Xc,Yd)、かつ(Xt2,Yt2)=(Xc,Yd+N/2)とし、
そうではない場合、(Xt1,Yt1)=(Xc,Yd)、かつ(Xt2,Yt2)=(Xc,Yd−N/2)とし、
Mint1=min(|Yt1−Yc|,N−|Yt1−Yc|)、およびMint2=min(|Yt2−Yc|,N−|Yt2−Yc|)を計算し、
Mint1<Mint2の場合、(Xt,Yt)=(Xt1,Yt1)とし、そうではない場合、(Xt,Yt)=(Xt2,Yt2)とする、
ように決定される、
経路制御アルゴリズムを用いることができる。
図7bは、前述の経路制御アルゴリズムの概略流れ図である。
701b.現在のノードの座標(Xc,Yc)、および送信先ノードの座標(Xd,Yd)を取得する。
702b.(Yc=Yd)かどうか、または|Yc−Yd|=N/2かどうか判定し、そうである場合は703bに進み、そうではない場合は712bに進む。
703b.Yc=Ydかどうか判定し、そうである場合は704bに進み、そうではない場合は709bに進む。
704b.Xc=Xdかどうか判定し、そうである場合は705bに進み、そうではない場合は706bに進む。
705b.出力方向はローカルである。
706b.Xc<Xdかどうか判定し、そうである場合は707bに進み、そうではない場合は708bに進む。
707b.出力方向は東である。
708b.出力方向は西である。
709b.Xc<Xdかどうか判定し、そうである場合は710bに進み、そうではない場合は711bに進む。
710b.出力方向は西である。
711b.出力方向は東である。
712b.Yd<N/2の場合、(Xt1,Yt1)=(Xc,Yd)、かつ(Xt2,Yt2)=(Xc,Yd+N/2)とし、
そうではない場合、(Xt1,Yt1)=(Xc,Yd)、かつ(Xt2,Yt2)=(Xc,Yd−N/2)とする。
713b.Mint1=min(|Yt1−Yc|,N−|Yt1−Yc|)、および
Mint2=min(|Yt2−Yc|,N−|Yt2−Yc|)
を計算する。
714b.Mint1<Mint2の場合、(Xt,Yt)=(Xt1,Yt1)とし、そうではない場合、(Xt,Yt)=(Xt2,Yt2)とする。
715b.(Yt−Yc+N)%N>N/2かどうか判定し、そうである場合は716bに進み、そうではない場合は717bに進む。%は剰余演算を表する。
716b.出力方向は北である。
717b.出力方向は南である。
任意選択で、本実施形態では、各サブネット内の各光ルータは、本発明の一実施形態で提供される次の光ルータ1000とすることもできる。
図10に、本発明の一実施形態による光ルータ1000の概略構造図を示す。図10に示すように、光ルータ1000は、
第1のマイクロリング共振器1001、第2のマイクロリング共振器1002、第3のマイクロリング共振器1003、第4のマイクロリング共振器1004、第5のマイクロリング共振器1005、第6のマイクロリング共振器1006、第7のマイクロリング共振器1007、第8のマイクロリング共振器1008、第9のマイクロリング共振器1009、第10のマイクロリング共振器1110、第11のマイクロリング共振器1111、および第12のマイクロリング共振器1112と、
第1の導波路1010、第2の導波路1020、第3の導波路1030、第4の導波路1040、第5の導波路1050、および第6の導波路1060と、
を含む。
第1の導波路1010の一端は北入力端1011であり、他端は南出力端1012である。
第2の導波路1020の一端は南入力端1021であり、他端は北出力端1022である。
第3の導波路1030の一端は西入力端1031であり、他端は東出力端1032である。
第4の導波路1040の一端は東入力端1041であり、他端は西出力端1042である。
第5の導波路1050の一端はローカル入力端1051である。
第6の導波路1060の一端はローカル出力端1061である。
北入力端1011で入力される信号は、第1の導波路1010、第1のマイクロリング共振器1001、および第6の導波路1060を介してローカル出力端1061に到達する。
南入力端1021で入力される信号は、第2の導波路1020、第4のマイクロリング共振器1004、および第6の導波路1060を介してローカル出力端1061に到達する。
西入力端1031で入力される信号は、第3の導波路1030、第3のマイクロリング共振器1003、および第6の導波路1060を介してローカル出力端1061に到達する。
東入力端1041で入力される信号は、第4の導波路1040、第2のマイクロリング共振器1002、および第6の導波路1060を介してローカル出力端1061に到達する。
ローカル入力端1051で入力される信号は、第5の導波路1050、第8のマイクロリング共振器1008、および第3の導波路1030を介して東出力端1032に到達する。
ローカル入力端1051で入力される信号は、第5の導波路1050、第5のマイクロリング共振器1005、および第4の導波路1040を介して西出力端1042に到達する。
ローカル入力端1051で入力される信号は、第5の導波路1050、第6のマイクロリング共振器1006、および第1の導波路1010を介して南出力端1012に到達する。
ローカル入力端1051で入力される信号は、第5の導波路1050、第7のマイクロリング共振器1007、および第2の導波路1020を介して北出力端1022に到達する。
北入力端1011で入力される信号は、第1の導波路1010、第9のマイクロリング共振器1009、および第4の導波路1040を介して西出力端1042に到達する。
北入力端1011で入力される信号は、第1の導波路1010、第10のマイクロリング共振器1110、および第3の導波路1030を介して東出力端1032に到達する。
南入力端1021で入力される信号は、第2の導波路1020、第12のマイクロリング共振器1112、および第4の導波路1040を介して西出力端1042に到達する。
南入力端1021で入力される信号は、第2の導波路1020、第11のマイクロリング共振器1111、および第3の導波路1030を介して東出力端1032に到達する。
図11は、本発明の一実施形態による光ネットワークオンチップの概略レイアウト図である。図11に示すように、最下層(第4層)はIPコア層であり、情報の生成、受信、および処理を担い、第3層はゲートウェイ層であり、2つずつのIPコアが1つのゲートウェイを用いてネットワークに接続され、第2層は電気制御層であり、光伝送ネットワークの構成要素のスイッチ状態を担い、各サブネットは1つの電気制御層を独占的に用い、最上層(第1層)ネットワークは2層導波路レイアウトを用いた光伝送ネットワークであり、2つのサブネット内のすべての導波路は、方位に従って横導波路と縦導波路とに分類することができる。図中の濃い色の導波路は横の導波路、薄い色の導波路は縦の導波路であり、それら2種類の導波路は、多量の導波路交差が生じないように階層的に配置されている。
図12に、光ネットワークオンチップ100における信号伝送方法1200の概略流れ図を示す。
図12に示すように、本方法1200は以下を含む。
S1210.N 2 個のIPコアのうちの第1のIPコアが、第1のIPコアに接続されたゲートウェイに第1の信号を送信する。
S1220.第1のIPコアに接続されたゲートウェイは、第1の信号に従って、第1の信号の送信先IPコアである第2のIPコアを決定し、第2のIPコアに対応するサブネットを決定し、第1の信号を、第1のIPコアに接続されたゲートウェイに接続された光ルータである、第2のIPコアに対応するサブネット内の第1の光ルータに送信する。
S1230.第2のIPコアに対応するサブネットは、第1の光ルータを用いて第1の信号を受信し、第1の信号を、第2のIPコアに接続されたゲートウェイに接続された光ルータである、第2のIPコアに対応するサブネット内の第2の光ルータに経路制御し、第2の光ルータは、第1の信号を、第2のIPコアに接続されたゲートウェイに送信する。
S1240.第2のIPコアに接続されたゲートウェイは、第1の信号を第2のIPコアに送信する。
任意選択で、本発明の一実施形態では、第1のIPコアに接続されたゲートウェイは、IPコアとサブネットとの対応関係に従って、第2のIPコアに対応するサブネットを決定する。
第2のIPコアに接続されたゲートウェイは、IPコアとサブネットとの対応関係に従って、第1の信号を第2のIPコアに送信する。
本発明の本実施形態による信号伝送方法1200の対応する各プロセスを、本発明の前述の実施形態における光ネットワークオンチップ100のすべての部分によってそれぞれ実施することができる。詳細な説明については、前述の実施形態を参照されたく、簡潔にするために、ここでは詳細を繰り返さない。
本発明の本実施形態における信号伝送方法によれば、通信タスクごとに必要とされる通信リソースが低減され、ネットワーク輻輳が軽減し、これにより、ネットワーク伝送帯域幅が改善されるのみならず、データの効率的部分伝送の特性を確保することもでき、そのため、ネットワーク性能を改善することができる。
本発明における具体例は、当業者が本発明の実施形態をよりよく理解する助けとするためのものにすぎず、本発明の実施形態の範囲を限定するためのものではないことを理解すべきである。
また、前述の各プロセスの順序番号は本発明の様々な実施形態における実行順序を意味するものではないことも理解すべきである。各プロセスの実行順序は、各プロセスの機能および内部論理に従って決定されるべきであり、本発明の各実施形態の実施プロセスに対するいかなる限定としても解釈すべきではない。
当業者であれば分かるように、本明細書で開示した実施形態に記載されている例と組み合わせて、ユニットおよびアルゴリズムステップを、電子ハードウェア、コンピュータソフトウェア、またはこれらの組み合わせによって実現することもできる。ハードウェアとソフトウェアとの間の互換性を明確に記述するために、以上では、機能に従って各例の構成およびステップを一般的に記述している。各機能が果たされるのがハードウェアによってかそれともソフトウェアによってかは、技術的解決策の個々の用途および設計上の制約条件に依存する。当業者は、様々な方法を用いて個々の用途ごとに記述された機能を実現することができるが、そうした実施態様は本発明の範囲を超えるものとみなすべきではない。
当業者には明確に理解されるように、説明を簡便にするために、上述の方法の具体的プロセスについては、前述の装置実施形態の対応する説明を参照することができ、ここでは詳細を述べない。
本出願で提供するいくつかの実施形態においては、開示のシステム、装置、および方法を他のやり方で実現することもできることを理解すべきである。例えば、説明した装置実施形態は単なる例示にすぎない。例えば、ユニット分割は単なる論理的機能分割にすぎず、実際の実装に際しては他の分割とすることもできる。例えば、複数のユニットまたはコンポーネントを組み合わせ、または統合して別のシステムとする場合もあり、一部の特徴を無視し、または実行しない場合もある。加えて、図示し、または論じた相互結合または直接結合または通信接続を、いくつかのインターフェースを介して実現することもできる。装置間またはユニット間の間接結合または通信接続は、電子的形態、機械的形態、または他の形態として実現することができる。
別々の部品として記述されたユニットは物理的に分離している場合もそうではない場合もあり、ユニットとして表された部品は物理的ユニットである場合もそうではない場合もあり、一箇所に位置する場合もあり、複数のネットワークユニット上に分散される場合もある。ユニットの一部または全部を、本発明の各実施形態の解決策の目的を達成するための実際の必要に従って選択することもできる。
加えて、本発明の各実施形態における機能ユニットを統合して1つの処理装置にする場合もあり、ユニットの各々が物理的に独立して存在する場合もあり、または、2つ以上のユニットを統合して1つのユニットにする。統合ユニットはハードウェアの形態で実現されてもよく、ソフトウェア機能ユニットの形態で実現されてもよい。
統合ユニットがソフトウェア機能ユニットの形態で実現され、独立した製品として販売または使用される場合、その統合ユニットはコンピュータ可読記憶媒体に記憶されていてよい。そうした理解に基づき、本発明の技術的解決策を本質的に、または先行技術に寄与する部分を、または技術的解決策の全部もしくは一部を、ソフトウェア製品の形態で実現することができる。ソフトウェア製品は記憶媒体に記憶されており、コンピュータデバイス(パーソナルコンピュータ、サーバ、またはネットワークデバイスとすることができる)に、本発明の各実施形態で記述されている方法のステップの全部または一部を実行するよう命令するためのいくつかの命令を含む。前述の記憶媒体は、USBフラッシュドライブ、リムーバブル・ハード・ディスク、読取り専用メモリ(ROM、Read-Only Memory)、ランダム・アクセス・メモリ(RAM、Random Access Memory)、磁気ディスク、光ディスクといった、プログラムコードを記憶することができる任意の媒体を含む。
以上の説明は単に本発明の具体的実施形態であるにすぎず、本発明の保護範囲を限定するためのものではない。本発明において開示する技術範囲内で当業者によって容易に考案されるいかなる改変も置換も、本発明の保護範囲内に含まれるものとする。したがって、本発明の保護範囲は特許請求の範囲の保護範囲に従うものとする。
1 サブネット
2 サブネット
100 光ネットワークオンチップ
101 N 2 個のIPコア
102 N 2 /2個のゲートウェイ
103 N 2 個の光ルータ
201 第1のIPコア
202 第2のIPコア
203 ゲートウェイ
204 第1の光ルータ
205 第2の光ルータ
206 ゲートウェイ
800 光ルータ
801 第1のマイクロリング共振器
802 第2のマイクロリング共振器
803 第3のマイクロリング共振器
804 第4のマイクロリング共振器
805 第5のマイクロリング共振器
806 第6のマイクロリング共振器
807 第7のマイクロリング共振器
808 第8のマイクロリング共振器
810 第1の導波路
811 北入力端
812 南出力端
820 第2の導波路
821 南入力端
822 北出力端
830 第3の導波路
831 西入力端
832 東出力端
840 第4の導波路
841 東入力端
842 西出力端
850 第5の導波路
851 ローカル入力端
860 第6の導波路
861 ローカル出力端
900 光ルータ
901 マイクロリング共振器
902 マイクロリング共振器
903 マイクロリング共振器
904 マイクロリング共振器
905 マイクロリング共振器
906 マイクロリング共振器
907 マイクロリング共振器
908 マイクロリング共振器
1000 光ルータ
1001 第1のマイクロリング共振器
1002 第2のマイクロリング共振器
1003 第3のマイクロリング共振器
1004 第4のマイクロリング共振器
1005 第5のマイクロリング共振器
1006 第6のマイクロリング共振器
1007 第7のマイクロリング共振器
1008 第8のマイクロリング共振器
1009 第9のマイクロリング共振器
1010 第1の導波路
1011 北入力端
1012 南出力端
1020 第2の導波路
1021 南入力端
1022 北出力端
1030 第3の導波路
1031 西入力端
1032 東出力端
1040 第4の導波路
1041 東入力端
1042 西出力端
1050 第5の導波路
1051 ローカル入力端
1060 第6の導波路
1061 ローカル出力端
1110 第10のマイクロリング共振器
1111 第11のマイクロリング共振器
1112 第12のマイクロリング共振器
1200 信号伝送方法

Claims (17)

  1. 光ネットワークオンチップであって、
    Nを偶数とする、N2のIPコアと、N2/2個のゲートウェイと、N2個の光ルータとを含み、
    前記N2個の光ルータは2つのサブネットを形成しており、N2/2個の光ルータごとに1つのサブネットを形成しており、
    前記N2/2個のゲートウェイの各ゲートウェイは前記N2個のIPコアの2つずつのIPコアに接続されており、異なるゲートウェイに接続されたIPコアは異なり、各ゲートウェイに接続された前記2つのIPコアは前記2つのサブネットと1対1の対応関係にあり、
    前記N2/2個のゲートウェイは前記2つのサブネットの各サブネット内の前記N2/2個の光ルータと1対1の対応関係にあり、各ゲートウェイは、各サブネット内の、各ゲートウェイに対応する光ルータに接続されており、
    前記N2個のIPコアのうちの第1のIPコアは、前記第1のIPコアに接続されたゲートウェイに第1の信号を送信するように構成されており、
    前記第1のIPコアに接続された前記ゲートウェイは、前記第1の信号に従って、前記第1の信号の送信先IPコアである第2のIPコアを決定し、前記第2のIPコアに対応するサブネットを決定し、前記第1の信号を、前記第1のIPコアに接続された前記ゲートウェイに接続された光ルータである、前記第2のIPコアに対応する前記サブネット内の第1の光ルータに送信するように構成されており、
    前記第2のIPコアに対応する前記サブネットは、前記第1の光ルータを用いて前記第1の信号を受信し、前記第1の信号を、前記第2のIPコアに接続されたゲートウェイに接続された光ルータである、前記第2のIPコアに対応する前記サブネット内の第2の光ルータに経路制御し、前記第2の光ルータを用いて、前記第1の信号を、前記第2のIPコアに接続された前記ゲートウェイに送信するように構成されており、
    前記第2のIPコアに接続された前記ゲートウェイは、前記第1の信号を前記第2のIPコアに送信するように構成されている、光ネットワークオンチップ。
  2. 前記第1のIPコアに接続された前記ゲートウェイは、IPコアとサブネットとの対応関係に従って、前記第2のIPコアに対応する前記サブネットを決定するように構成されており、
    前記第2のIPコアに接続された前記ゲートウェイは、IPコアとサブネットとの前記対応関係に従って、前記第1の信号を前記第2のIPコアに送信するように構成されている、請求項1に記載の光ネットワークオンチップ。
  3. 前記N2個の光ルータは、前記2つのサブネットを、
    前記N2個の光ルータを、奇数行奇数列に位置する光ルータおよび偶数行偶数列に位置する光ルータが一方のサブネットに属し、奇数行偶数列に位置する光ルータおよび偶数行奇数列に位置する光ルータが他方のサブネットに属する、N行N列に配置し、
    各サブネットにおいて、各光ルータは、それぞれ、左上、左下、右上、および右下の4方向に平行導波路対を伸ばし、前記平行導波路対は、別の光ルータが伸ばす導波路に接続されており、前記導波路がサブネットエッジ間の挟角に到達した場合、前記導波路は引き続き反対方向に伸び、または、前記導波路がサブネットエッジに到達した場合、前記導波路は引き続き前記エッジに対して垂直な方向に伸びる、
    ように形成している、請求項1または2に記載の光ネットワークオンチップ。
  4. 前記2つのサブネットの同じサブネット内のN2/2個の光ルータは同じZ座標を有し、異なるサブネット内の光ルータは異なるZ座標を有し、
    各サブネット内の各光ルータのX、Y座標は、
    各サブネットをN行N/2列のTorus構造に変換し、各列内の光ルータは縦トーラスに含まれ、第i行および第(i+N/2)行の光ルータは横トーラスに含まれ、i=1,2,…,N/2であり、左上隅に位置する光ルータを座標の原点として、横右方向をXの正の方向として、縦下方向をYの正の方向として用いて、各サブネット内の各光ルータにX、Y座標を連続して割り振り、逆のプロセスに従って元の構造に戻って、前記座標の割振りを完了する
    ように割り振られており、
    各ゲートウェイに接続された前記2つのIPコアの各IPコアと、各ゲートウェイに接続された、各IPコアに対応する前記サブネット内の前記光ルータとは、同じX、Y、Z座標を有し、
    前記第1のIPコアに接続された前記ゲートウェイは、前記第2のIPコアのZ座標に従って、前記第2のIPコアに対応する前記サブネットを決定するように構成されており、
    各サブネット内の各光ルータは、
    現在のノードの座標(Xc,Yc)、および送信先ノードの座標(Xd,Yd)を取得し、
    Yc=YdかつXc=Xdの場合、出力方向はローカルであり、
    Yc=YdかつXc<Xdの場合、出力方向は東であり、
    Yc=YdかつXc≧Xdの場合、出力方向は西であり、
    Yc≠Yd、|Yc−Yd|=N/2、かつXc<Xdの場合、出力方向は西であり、
    Yc≠Yd、|Yc−Yd|=N/2、かつYc≧Ydの場合、出力方向は東であり、
    Yc≠Yd、|Yc−Yd|≠N/2、かつ(Yt−Yc+N)%N>N/2の場合、出力方向は北であり、または、
    Yc≠Yd、|Xc−Yd|≠N/2、かつ(Yt−Yc+N)%N≦N/2の場合、出力方向は南であり、(Xt,Yt)は、
    Yd<N/2の場合、(Xt1,Yt1)=(Xc,Yd)、かつ(Xt2,Yt2)=(Xc,Yd+N/2)とし、
    そうではない場合、(Xt1,Yt1)=(Xc,Yd)、かつ(Xt2,Yt2)=(Xc,Yd−N/2)とし、
    Mint1=min(|Yt1−Yc|,N−|Yt1−Yc|)、およびMint2=min(|Yt2−Yc|,N−|Yt2−Yc|)を計算し、
    Mint1<Mint2の場合、(Xt,Yt)=(Xt1,Yt1)とし、
    そうではない場合、(Xt,Yt)=(Xt2,Yt2)とする、
    ように決定される、
    経路制御アルゴリズムを用いる、請求項3に記載の光ネットワークオンチップ。
  5. 各サブネット内の各光ルータは、
    第1のマイクロリング共振器、第2のマイクロリング共振器、第3のマイクロリング共振器、第4のマイクロリング共振器、第5のマイクロリング共振器、第6のマイクロリング共振器、第7のマイクロリング共振器、第8のマイクロリング共振器、第9のマイクロリング共振器、第10のマイクロリング共振器、第11のマイクロリング共振器、および第12のマイクロリング共振器と、
    第1の導波路、第2の導波路、第3の導波路、第4の導波路、第5の導波路、および第6の導波路と、
    を含み、
    前記第1の導波路の一端は北入力端であり、他端は南出力端であり、
    前記第2の導波路の一端は南入力端であり、他端は北出力端であり、
    前記第3の導波路の一端は西入力端であり、他端は東出力端であり、
    前記第4の導波路の一端は東入力端であり、他端は西出力端であり、
    前記第5の導波路の一端はローカル入力端であり、
    前記第6の導波路の一端はローカル出力端であり、
    前記北入力端で入力される信号は、前記第1の導波路、前記第1のマイクロリング共振器、および前記第6の導波路を介して前記ローカル出力端に到達し、
    前記南入力端で入力される信号は、前記第2の導波路、前記第4のマイクロリング共振器、および前記第6の導波路を介して前記ローカル出力端に到達し、
    前記西入力端で入力される信号は、前記第3の導波路、前記第3のマイクロリング共振器、および前記第6の導波路を介して前記ローカル出力端に到達し、
    前記東入力端で入力される信号は、前記第4の導波路、前記第2のマイクロリング共振器、および前記第6の導波路を介して前記ローカル出力端に到達し、
    前記ローカル入力端で入力される信号は、前記第5の導波路、前記第8のマイクロリング共振器、および前記第3の導波路を介して前記東出力端に到達し、
    前記ローカル入力端で入力される前記信号は、前記第5の導波路、前記第5のマイクロリング共振器、および前記第4の導波路を介して前記西出力端に到達し、
    前記ローカル入力端で入力される前記信号は、前記第5の導波路、前記第6のマイクロリング共振器、および前記第1の導波路を介して前記南出力端に到達し、
    前記ローカル入力端で入力される前記信号は、前記第5の導波路、前記第7のマイクロリング共振器、および前記第2の導波路を介して前記北出力端に到達し、
    前記北入力端で入力される前記信号は、前記第1の導波路、前記第9のマイクロリング共振器、および前記第4の導波路を介して前記西出力端に到達し、
    前記北入力端で入力される前記信号は、前記第1の導波路、前記第10のマイクロリング共振器、および前記第3の導波路を介して前記東出力端に到達し、
    前記南入力端で入力される前記信号は、前記第2の導波路、前記第12のマイクロリング共振器、および前記第4の導波路を介して前記西出力端に到達し、
    前記南入力端で入力される前記信号は、前記第2の導波路、前記第11のマイクロリング共振器、および前記第3の導波路を介して前記東出力端に到達する、請求項1から4のいずれか一項に記載の光ネットワークオンチップ。
  6. 前記2つのサブネットの同じサブネット内のN2/2個の光ルータは同じZ座標を有し、異なるサブネット内の光ルータは異なるZ座標を有し、
    各サブネット内の各光ルータのX、Y座標は、
    各サブネットをN/2行N列のTorus構造に変換し、各行内の光ルータは横トーラスに含まれ、第j列および第(j+N/2)列の光ルータは縦トーラスに含まれ、j=1,2,…,N/2であり、左上隅に位置する光ルータを座標の原点として、横右方向をXの正の方向として、縦下方向をYの正の方向として用いて、各サブネット内の各光ルータにX、Y座標を連続して割り振り、逆のプロセスに従って元の構造に戻って、前記座標の割振りを完了する
    ように割り振られており、
    各ゲートウェイに接続された前記2つのIPコアの各IPコアと、各ゲートウェイに接続された、各IPコアに対応する前記サブネット内の前記光ルータとは、同じX、Y、Z座標を有し、
    前記第1のIPコアに接続された前記ゲートウェイは、前記第2のIPコアのz座標に従って、前記第2のIPコアに対応する前記サブネットを決定するように構成されており、
    各サブネット内の各光ルータは、
    現在のノードの座標(Xc,Yc)、および送信先ノードの座標(Xd,Yd)を取得し、
    Xc=XdかつYc=Ydの場合、出力方向はローカルであり、
    Xc=XdかつYc<Ydの場合、出力方向は南であり、
    Xc=XdかつYc≧Ydの場合、出力方向は北であり、
    Xc≠Xd、|Xc−Xd|=N/2、かつYc<Ydの場合、出力方向は北であり、
    Xc≠Xd、|Xc−Xd|=N/2、かつYc≧Ydの場合、出力方向は南であり、
    Xc≠Xd、|Xc−Xd|≠N/2、かつ(Xt−Xc+N)%N>N/2の場合、出力方向は西であり、または
    Xc≠Xd、|Xc−Xd|≠N/2、かつ(Xt−Xc+N)%N≦N/2の場合、出力方向は東であり、(Xt,Yt)は、
    Xd<N/2の場合、(Xt1,Yt1)=(Xd,Yc)、かつ(Xt2,Yt2)=(Xd+N/2,Yc)とし、
    そうではない場合、(Xt1,Yt1)=(Xd,Yc)、かつ(Xt2,Yt2)=(Xd−N/2,Yc)とし、
    Mint1=min(|Xt1−Xc|,N−|Xt1−Xc|)、およびMint2=min(|Xt2−Xc|,N−|Xt2−Xc|)を計算し、
    Mint1<Mint2の場合、(Xt,Yt)=(Xt1,Yt1)とし、
    そうではない場合、(Xt,Yt)=(Xt2,Yt2)とする、
    ように決定される、
    経路制御アルゴリズムを用いる、請求項3に記載の光ネットワークオンチップ。
  7. 各サブネットはTorusトポロジである、請求項1または2に記載の光ネットワークオンチップ。
  8. 各サブネット内の各光ルータは、XY経路制御アルゴリズムまたはYX経路制御アルゴリズムを用いる、請求項7に記載の光ネットワークオンチップ。
  9. 各サブネット内の各光ルータは、
    第1のマイクロリング共振器、第2のマイクロリング共振器、第3のマイクロリング共振器、第4のマイクロリング共振器、第5のマイクロリング共振器、第6のマイクロリング共振器、第7のマイクロリング共振器、および第8のマイクロリング共振器と、
    第1の導波路、第2の導波路、第3の導波路、第4の導波路、第5の導波路、および第6の導波路と、
    を含み、
    前記第1の導波路の一端は北入力端であり、他端は南出力端であり、
    前記第2の導波路の一端は南入力端であり、他端は北出力端であり、
    前記第3の導波路の一端は西入力端であり、他端は東出力端であり、
    前記第4の導波路の一端は東入力端であり、他端は西出力端であり、
    前記第5の導波路の一端はローカル入力端であり、
    前記第6の導波路の一端はローカル出力端であり、
    前記北入力端で入力される信号は、前記第1の導波路、前記第1のマイクロリング共振器、および前記第6の導波路を介して前記ローカル出力端に到達し、
    前記南入力端で入力される信号は、前記第2の導波路、前記第2のマイクロリング共振器、および前記第6の導波路を介して前記ローカル出力端に到達し、
    前記西入力端で入力される信号は、前記第3の導波路、前記第8のマイクロリング共振器、前記第1の導波路、前記第1のマイクロリング共振器、および前記第6の導波路を介して前記ローカル出力端に到達し、
    前記東入力端で入力される信号は、前記第4の導波路、前記第5のマイクロリング共振器、前記第2の導波路、前記第2のマイクロリング共振器、および前記第6の導波路を介して前記ローカル出力端に到達し、
    前記ローカル入力端で入力される信号は、前記第5の導波路、前記第4のマイクロリング共振器、および前記第3の導波路を介して前記東出力端に到達し、
    前記ローカル入力端で入力される前記信号は、前記第5の導波路、前記第3のマイクロリング共振器、および前記第4の導波路を介して前記西出力端に到達し、
    前記ローカル入力端で入力される前記信号は、前記第5の導波路、前記第4のマイクロリング共振器、前記第3の導波路、前記第8のマイクロリング共振器、および前記第1の導波路を介して前記南出力端に到達し、
    前記ローカル入力端で入力される前記信号は、前記第5の導波路、前記第3のマイクロリング共振器、前記第4の導波路、前記第5のマイクロリング共振器、および前記第2の導波路を介して前記北出力端に到達し、
    前記東入力端で入力される前記信号は、前記第4の導波路、前記第5のマイクロリング共振器、および前記第2の導波路を介して前記北出力端に到達し、
    前記東入力端で入力される前記信号は、前記第4の導波路、前記第6のマイクロリング共振器、および前記第1の導波路を介して前記南出力端に到達し、
    前記西入力端で入力される前記信号は、前記第3の導波路、前記第7のマイクロリング共振器、および前記第2の導波路を介して前記北出力端に到達し、
    前記西入力端で入力される前記信号は、前記第3の導波路、前記第8のマイクロリング共振器、および前記第1の導波路を介して前記南出力端に到達する、請求項1から3および6から8のいずれか一項に記載の光ネットワークオンチップ。
  10. 各サブネット内の各光ルータはCrux光ルータである、請求項1から3および6から8のいずれか一項に記載の光ネットワークオンチップ。
  11. 光ネットワークオンチップにおける信号伝送方法であって、前記光ネットワークオンチップは、Nを偶数とする、N2のIPコアと、N2/2個のゲートウェイと、N2個の光ルータとを含み、
    前記N2個の光ルータは2つのサブネットを形成しており、N2/2個の光ルータごとに1つのサブネットを形成しており、
    前記N2/2個のゲートウェイの各ゲートウェイは前記N2個のIPコアの2つずつのIPコアに接続されており、異なるゲートウェイに接続されたIPコアは異なり、各ゲートウェイに接続された前記2つのIPコアは前記2つのサブネットと1対1の対応関係にあり、
    前記N2/2個のゲートウェイは前記2つのサブネットの各サブネット内の前記N2/2個の光ルータと1対1の対応関係にあり、各ゲートウェイは、各サブネット内の、各ゲートウェイに対応する光ルータに接続されており、
    前記方法は、
    前記N2個のIPコアのうちの第1のIPコアが、前記第1のIPコアに接続されたゲートウェイに第1の信号を送信するステップと、
    前記第1のIPコアに接続された前記ゲートウェイが、前記第1の信号に従って、前記第1の信号の送信先IPコアである第2のIPコアを決定し、前記第2のIPコアに対応するサブネットを決定し、前記第1の信号を、前記第1のIPコアに接続された前記ゲートウェイに接続された光ルータである、前記第2のIPコアに対応する前記サブネット内の第1の光ルータに送信するステップと、
    前記第2のIPコアに対応する前記サブネットが、前記第1の光ルータを用いて前記第1の信号を受信し、前記第1の信号を、前記第2のIPコアに接続されたゲートウェイに接続された光ルータである、前記第2のIPコアに対応する前記サブネット内の第2の光ルータに経路制御し、前記第2の光ルータを用いて、前記第1の信号を、前記第2のIPコアに接続された前記ゲートウェイに送信するステップと、
    前記第2のIPコアに接続された前記ゲートウェイが、前記第1の信号を前記第2のIPコアに送信するステップと、
    を含む、方法。
  12. 前記第2のIPコアに対応するサブネットを決定することは、
    IPコアとサブネットとの対応関係に従って、前記第2のIPコアに対応する前記サブネットを決定することを含み、
    前記第2のIPコアに接続された前記ゲートウェイが、前記第1の信号を前記第2のIPコアに送信する前記ステップは、
    前記第2のIPコアに接続された前記ゲートウェイが、IPコアとサブネットとの前記対応関係に従って、前記第1の信号を前記第2のIPコアに送信するステップを含む、請求項11に記載の方法。
  13. 前記N2個の光ルータは、前記2つのサブネットを、
    前記N2個の光ルータを、奇数行奇数列に位置する光ルータおよび偶数行偶数列に位置する光ルータが一方のサブネットに属し、奇数行偶数列に位置する光ルータおよび偶数行奇数列に位置する光ルータが他方のサブネットに属する、N行N列に配置し、
    各サブネットにおいて、各光ルータは、それぞれ、左上、左下、右上、および右下の4方向に平行導波路対を伸ばし、前記平行導波路対は、別の光ルータが伸ばす導波路に接続されており、前記導波路がサブネットエッジ間の挟角に到達した場合、前記導波路は引き続き反対方向に伸び、または、前記導波路がサブネットエッジに到達した場合、前記導波路は引き続き前記エッジに対して垂直な方向に伸びる、
    ように形成している、請求項11または12に記載の方法。
  14. 前記2つのサブネットの同じサブネット内のN2/2個の光ルータは同じZ座標を有し、異なるサブネット内の光ルータは異なるZ座標を有し、
    各サブネット内の各光ルータのX、Y座標は、
    各サブネットをN/2行N列のTorus構造に変換し、各行内の光ルータは横トーラスに含まれ、第j列および第(j+N/2)列の光ルータは縦トーラスに含まれ、j=1,2,…,N/2であり、左上隅に位置する光ルータを座標の原点として、横右方向をXの正の方向として、縦下方向をYの正の方向として用いて、各サブネット内の各光ルータにX、Y座標を連続して割り振り、逆のプロセスに従って元の構造に戻って、前記座標の割振りを完了する
    ように割り振られており、
    各ゲートウェイに接続された前記2つのIPコアの各IPコアと、各ゲートウェイに接続された、各IPコアに対応する前記サブネット内の前記光ルータとは、同じX、Y、Z座標を有し、
    前記第1のIPコアに接続された前記ゲートウェイは、前記第2のIPコアのz座標に従って、前記第2のIPコアに対応する前記サブネットを決定し、
    各サブネット内の各光ルータは、
    現在のノードの座標(Xc,Yc)、および送信先ノードの座標(Xd,Yd)を取得し、
    Xc=XdかつYc=Ydの場合、出力方向はローカルであり、
    Xc=XdかつYc<Ydの場合、出力方向は南であり、
    Xc=XdかつYc≧Ydの場合、出力方向は北であり、
    Xc≠Xd、|Xc−Xd|=N/2、かつYc<Ydの場合、出力方向は北であり、
    Xc≠Xd、|Xc−Xd|=N/2、かつYc≧Ydの場合、出力方向は南であり、
    Xc≠Xd、|Xc−Xd|≠N/2、かつ(Xt−Xc+N)%N>N/2の場合、出力方向は西であり、または
    Xc≠Xd、|Xc−Xd|≠N/2、かつ(Xt−Xc+N)%N≦N/2の場合、出力方向は東であり、(Xt,Yt)は、
    Xd<N/2の場合、(Xt1,Yt1)=(Xd,Yc)、かつ(Xt2,Yt2)=(Xd+N/2,Yc)とし、
    そうではない場合、(Xt1,Yt1)=(Xd,Yc)、かつ(Xt2,Yt2)=(Xd−N/2,Yc)とし、
    Mint1=min(|Xt1−Xc|,N−|Xt1−Xc|)、およびMint2=min(|Xt2−Xc|,N−|Xt2−Xc|)を計算し、
    Mint1<Mint2の場合、(Xt,Yt)=(Xt1,Yt1)とし、
    そうではない場合、(Xt,Yt)=(Xt2,Yt2)とする、
    ように決定される、
    経路制御アルゴリズムを用いる、請求項13に記載の方法。
  15. 各サブネットはTorusトポロジである、請求項11または12に記載の方法。
  16. 各サブネット内の各光ルータは、XY経路制御アルゴリズムまたはYX経路制御アルゴリズムを用いる、請求項15に記載の方法。
  17. 前記2つのサブネットの同じサブネット内のN2/2個の光ルータは同じZ座標を有し、異なるサブネット内の光ルータは異なるZ座標を有し、
    各サブネット内の各光ルータのX、Y座標は、
    各サブネットをN行N/2列のTorus構造に変換し、各列内の光ルータは縦トーラスに含まれ、第i行および第(i+N/2)行の光ルータは横トーラスに含まれ、i=1,2,…,N/2であり、左上隅に位置する光ルータを座標の原点として、横右方向をXの正の方向として、縦下方向をYの正の方向として用いて、各サブネット内の各光ルータにX、Y座標を連続して割り振り、逆のプロセスに従って元の構造に戻って、前記座標の割振りを完了する
    ように割り振られており、
    各ゲートウェイに接続された前記2つのIPコアの各IPコアと、各ゲートウェイに接続された、各IPコアに対応する前記サブネット内の前記光ルータとは、同じX、Y、Z座標を有し、
    前記第1のIPコアに接続された前記ゲートウェイは、前記第2のIPコアのz座標に従って、前記第2のIPコアに対応する前記サブネットを決定し、
    各サブネット内の各光ルータは、
    現在のノードの座標(Xc,Yc)、および送信先ノードの座標(Xd,Yd)を取得し、
    Yc=YdかつXc=Xdの場合、出力方向はローカルであり、
    Yc=YdかつXc<Xdの場合、出力方向は東であり、
    Yc=YdかつXc≧Xdの場合、出力方向は西であり、
    Yc≠Yd、|Yc−Yd|=N/2、かつXc<Xdの場合、出力方向は西であり、
    Yc≠Yd、|Yc−Yd|=N/2、かつYc≧Ydの場合、出力方向は東であり、
    Yc≠Yd、|Yc−Yd|≠N/2、かつ(Yt−Yc+N)%N>N/2の場合、出力方向は北であり、または、
    Yc≠Yd、|Xc−Yd|≠N/2、かつ(Yt−Yc+N)%N≦N/2の場合、出力方向は南であり、(Xt,Yt)は、
    Yd<N/2の場合、(Xt1,Yt1)=(Xc,Yd)、かつ(Xt2,Yt2)=(Xc,Yd+N/2)とし、
    そうではない場合、(Xt1,Yt1)=(Xc,Yd)、かつ(Xt2,Yt2)=(Xc,Yd−N/2)とし、
    Mint1=min(|Yt1−Yc|,N−|Yt1−Yc|)、およびMint2=min(|Yt2−Yc|,N−|Yt2−Yc|)を計算し、
    Mint1<Mint2の場合、(Xt,Yt)=(Xt1,Yt1)とし、
    そうではない場合、(Xt,Yt)=(Xt2,Yt2)とする、
    ように決定される、
    経路制御アルゴリズムを用いる、請求項13に記載の方法。
JP2017533288A 2014-12-18 2015-12-07 光ネットワークオンチップ、光ルータ、および信号伝送方法 Active JP6448802B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
CN201410796168.8A CN105763962B (zh) 2014-12-18 2014-12-18 光片上网络、光路由器和传输信号的方法
CN201410796168.8 2014-12-18
PCT/CN2015/096573 WO2016095717A1 (zh) 2014-12-18 2015-12-07 光片上网络、光路由器和传输信号的方法

Publications (2)

Publication Number Publication Date
JP2017539180A JP2017539180A (ja) 2017-12-28
JP6448802B2 true JP6448802B2 (ja) 2019-01-09

Family

ID=56125892

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2017533288A Active JP6448802B2 (ja) 2014-12-18 2015-12-07 光ネットワークオンチップ、光ルータ、および信号伝送方法

Country Status (6)

Country Link
US (1) US10250958B2 (ja)
EP (1) EP3226490B1 (ja)
JP (1) JP6448802B2 (ja)
KR (1) KR101913240B1 (ja)
CN (1) CN105763962B (ja)
WO (1) WO2016095717A1 (ja)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105763962B (zh) * 2014-12-18 2019-05-10 华为技术有限公司 光片上网络、光路由器和传输信号的方法
US11134030B2 (en) * 2019-08-16 2021-09-28 Intel Corporation Device, system and method for coupling a network-on-chip with PHY circuitry
CN111786894B (zh) * 2020-07-01 2021-08-10 无锡中微亿芯有限公司 实现片上网络传输带宽扩充功能的fpga装置
JP2023538839A (ja) 2020-08-06 2023-09-12 セレッシャル エイアイ インコーポレイテッド コヒーレントなフォトニックコンピューティングアーキテクチャ
US11496418B1 (en) * 2020-08-25 2022-11-08 Xilinx, Inc. Packet-based and time-multiplexed network-on-chip
CN112817891B (zh) * 2021-02-04 2022-10-18 联合微电子中心有限责任公司 可编程的光芯片、终端
CN113542941A (zh) * 2021-07-23 2021-10-22 电子科技大学长三角研究院(湖州) 基于片上网络的光纤通道和以太网组网方法
US11835777B2 (en) 2022-03-18 2023-12-05 Celestial Ai Inc. Optical multi-die interconnect bridge (OMIB)

Family Cites Families (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02143638A (ja) * 1988-11-25 1990-06-01 Nippon Telegr & Teleph Corp <Ntt> 相互結合ネットワーク
US7720377B2 (en) * 2006-01-23 2010-05-18 Hewlett-Packard Development Company, L.P. Compute clusters employing photonic interconnections for transmitting optical signals between compute cluster nodes
WO2008067597A1 (en) * 2006-12-06 2008-06-12 St Synergy Limited Magneto-opto micro-ring resonator and switch
US7532785B1 (en) * 2007-10-23 2009-05-12 Hewlett-Packard Development Company, L.P. Photonic interconnects for computer system devices
US8938139B2 (en) * 2008-03-11 2015-01-20 Hewlett-Packard Development Company, L.P. Optoelectronic switches using on-chip optical waveguides
IT1395475B1 (it) * 2009-04-30 2012-09-21 St Microelectronics Srl Sistema on-chip con interconnessioni ottiche
US8406623B2 (en) * 2010-02-17 2013-03-26 Oracle International Corporation Data channel organization for a switched arbitrated on-chip optical network
CN101872039A (zh) * 2010-05-12 2010-10-27 中国科学院半导体研究所 一种基于有源微环谐振器的4×4无阻塞光路由器
CN101917333B (zh) * 2010-07-06 2012-10-24 西安电子科技大学 基于区域的光电双层片上网络系统及路由方法
US8472808B2 (en) * 2010-10-06 2013-06-25 Hewlett-Packard Development Company, L.P. Optical data path systems
US8606113B2 (en) * 2011-07-11 2013-12-10 Oracle International Corporation Optical network with tunable optical light sources
JP5895202B2 (ja) * 2011-10-14 2016-03-30 パナソニックIpマネジメント株式会社 中継器、中継器の制御方法、およびコンピュータプログラム
US8983293B2 (en) * 2012-04-25 2015-03-17 Ciena Corporation Electro-optical switching fabric systems and methods
CN103091784B (zh) * 2013-01-29 2014-11-12 浙江大学 基于微环谐振器的低损耗四端口非阻塞光学路由器
US9185023B2 (en) * 2013-05-03 2015-11-10 Netspeed Systems Heterogeneous SoC IP core placement in an interconnect to optimize latency and interconnect performance
CN104156267B (zh) 2013-05-14 2017-10-10 华为技术有限公司 任务分配方法、任务分配装置及片上网络
KR101465420B1 (ko) * 2013-10-08 2014-11-27 성균관대학교산학협력단 네트워크 온 칩 및 네트워크 온 칩의 신호를 라우팅하는 방법
FR3013539B1 (fr) * 2013-11-19 2016-02-05 Commissariat Energie Atomique Reseau optique et systeme de traitement de donnees comportant un tel reseau optique
FR3014563B1 (fr) * 2013-12-09 2016-02-05 Commissariat Energie Atomique Dispositif et procede d'arbitrage optique dans un systeme de reseau sur puce
WO2015139274A1 (zh) * 2014-03-20 2015-09-24 华为技术有限公司 一种光片上网络、动态调整光链路带宽的方法及装置
EP3160094B1 (en) * 2014-07-18 2019-08-28 Huawei Technologies Co., Ltd. Routing node, optical switching network and optical signal transmission method
CN105763962B (zh) * 2014-12-18 2019-05-10 华为技术有限公司 光片上网络、光路由器和传输信号的方法

Also Published As

Publication number Publication date
WO2016095717A1 (zh) 2016-06-23
US10250958B2 (en) 2019-04-02
EP3226490B1 (en) 2019-02-20
KR20170096630A (ko) 2017-08-24
EP3226490A4 (en) 2017-12-27
KR101913240B1 (ko) 2018-10-30
EP3226490A1 (en) 2017-10-04
JP2017539180A (ja) 2017-12-28
CN105763962A (zh) 2016-07-13
CN105763962B (zh) 2019-05-10
US20170289655A1 (en) 2017-10-05

Similar Documents

Publication Publication Date Title
JP6448802B2 (ja) 光ネットワークオンチップ、光ルータ、および信号伝送方法
KR100812225B1 (ko) 멀티프로세서 SoC 플랫폼에 적합한 크로스바 스위치구조
CN1934831B (zh) 通信服务映射的集成电路和方法
CN101729385B (zh) 一种路径计算及建立方法、装置和系统
KR102063282B1 (ko) 온-칩 광학적 상호연결 구조 및 네트워크
CN106407154B (zh) 一种片上光网络拓扑及数据传输方法
JP6809360B2 (ja) 情報処理装置、情報処理方法及びプログラム
Fujiwara et al. Augmenting low-latency HPC network with free-space optical links
US20230327976A1 (en) Deadlock-free multipath routing for direct interconnect networks
JP6254617B2 (ja) 改良3dトーラス
CN110401558A (zh) 安全级多点通信网络设备、系统及安全级网络通信方法
CN104052663A (zh) 一种大规模片上芯片互联方法及实现互联结构的路由算法
CN110932920B (zh) 一种网络拓扑结构
KR101242172B1 (ko) 하이브리드 광학 네트워크-온-칩 시스템 및 그의 라우팅 방법
CN102710496B (zh) 用于多个服务器间的数据传输系统、数据接口装置及数据传输方法
KR101924002B1 (ko) 칩 멀티 프로세서, 및 칩 멀티 프로세서를 위한 라우터
CN116886591A (zh) 片上网络的拓扑结构及路由方法
WO2017107413A1 (zh) 一种分形树结构通信结构、方法、控制装置及智能芯片
Wang et al. Software-defined photonic network-on-chip
KR100901691B1 (ko) 메쉬-스타 혼합 온칩 네트워크 통신 시스템 및 그의 통신방법
CN117221212B (zh) 片上光网络低拥塞路由方法及相关设备
KR101871159B1 (ko) 성능 최적화를 위한 고속 망 변환 장치 및 이를 이용하는 대내 분리 환경에서의 고속 망 변환 네트워크 시스템
Ghosal et al. Routing in multicore nocs
KR101862050B1 (ko) 경로 최적화를 위한 고속 망 변환 장치 및 이를 이용하는 대내 분리 환경에서의 고속 망 변환 네트워크 시스템
CN115297065A (zh) 处理设备通信互连方法、装置、计算机设备和存储介质

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20170731

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20170731

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20180725

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20180730

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20181024

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20181105

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20181204

R150 Certificate of patent or registration of utility model

Ref document number: 6448802

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250