JP6442111B2

JP6442111B2 - 変調光源排除機能を有するディジタル・リードアウト集積回路

Info

Publication number: JP6442111B2
Application number: JP2018525354A
Authority: JP
Inventors: パリク，スティーヴン，エム．
Original assignee: Raytheon Co
Current assignee: Raytheon Co
Priority date: 2015-11-19
Filing date: 2016-06-14
Publication date: 2018-12-19
Anticipated expiration: 2036-06-14
Also published as: US9615047B1; WO2017087031A1; EP3582492B1; EP3582492A1; JP2018533891A; EP3335417B1; IL257592B; EP3335417A1

Description

ディジタル・カメラ、ビデオ・カメラ又はその他の写真及び/又は画像捕捉装置のような多種多様なタイプの画像捕捉デバイスが存在する。これらの画像取得デバイスは、所望のシーンからの画像を捕捉するために画像センサーを使用しても良い。例えば、画像センサーは、レンズにより光を受信するユニット・セルのアレイ(即ち、焦点面アレイ)を含んでも良い。受信された光は、アレイ内の各ユニット・セルが、その場所の光強度に比例する電荷を蓄積することを引き起こす。

焦点面アレイは、典型的には、カラム(列)及びロー(行)により組織されるユニット・セルの二次元アレイを含む。ユニット・セル内のイメージャ(imager)又は回路にとって、フォトダイオードから電荷を蓄積することは一般的であり、その電荷は、フォトダイオードに入射する様々な波長の光のフラックスに対応する。しばしば、電荷は容量要素で蓄積され、容量要素は、電荷を効果的に積分し、積分期間(an integration interval)と呼ばれる所与の期間にわたってフラックスの強度に比例する電圧を生成する。

焦点面アレイにおける各ユニット・セルは、一般に、所望のシーンの最終的な画像における画素又はピクセルに対応する。ピクセルは、ディジタル画像の最小部分と考えられる。ディジタル画像は、一般に、ピクセルのアレイで構成される。画像捕捉デバイスに結合される回路は、各ユニット・セルから蓄積された電荷をピクセル情報に変換するために事後的な光捕捉処理ステップ(post light capture processing steps)を実行しても良い。この情報は、色、彩度(saturation)、明度(brightness)、又はその他の情報(ディジタル画像ストレージ・フォーマットが要求しても良い情報)を含んでも良い。ディジタル画像は、.JPG，.GIF，.TIFFのようなフォーマット又は適切な他の何らかのフォーマットで保存されても良い。

従来のアナログ・ピクセル(即ち、従来のアナログ・ユニット・セル)では、ウェル・キャパシタ(a well capacitor)がディテクタ・ダイオードに結合される。ウェル・キャパシタは、積分インターバル(例えば、10μs)にわたってディテクタ・ダイオードからの光電流を積分する。フレーム毎に一度、ウェル・キャパシタにおける電圧は、サンプル・ホールド・キャパシタに転送され、ライン毎にアナログ・ディジタル変換器(ADC)へ転送され、ADCは電圧をバイナリ値に変換する。しかしながら、ピクセル・サイズ(即ち、ユニット・セルのサイズ)が減少するにつれて、有効な量の電荷を保存するためのウェル・キャパシタの能力は減退する。

イン・ピクセル(In-pixel)(即ち、イン・ユニット・セル)アナログ・ディジタル変換(ADC)イメージングは、たとえピクセル(即ち、ユニット・セル)の所望サイズが縮小し続けたとしても(例えば、15ミクロン未満になったとしても)、改善された光電容量を提供する。例えば、従来のイン・ピクセルADC(即ち、「ディジタル・ピクセル」)設計は、量子化アナログ・フロント・エンド回路を含み、量子化アナログ・フロント・エンド回路は、相対的に小さな容量で電荷を蓄積し、閾電荷がキャパシタに保存される毎にリセット(即ち、放電)される。チャージ及びリセットのパターンは、より多くの光電流が積分されるにつれて反復される。各リセット・イベントは、ディジタル・カウンタ回路により「蓄積(accumulated)」される(即ち、カウントされる)。各フレームにおいて、ディジタル・カウンタの中身をスナップショット・レジスタにコピーすることにより、グローバル・スナップショット(a global snapshot)が得られ、そして、ライン毎にスナップショット・レジスタを読み取る。その影響は、比較的小さなピクセル・サイズを維持する場合でも、イメージャのウェル・容量を指数関数的に増加させる。

本発明の一形態による画像捕捉デバイスを示すブロック図。本発明の一形態によるディジタル・ピクセル回路を示すブロック図。本発明の一形態によるディジタル・ピクセル回路の動作を示すブロック図。本発明の一形態によるディジタル・ピクセル回路の動作をグラフで示す図。

新たな「カウント・イネーブル」機能を含むディジタル・ピクセル回路が提供される。ディジタル・ピクセル回路は、対応するディテクタの電荷リセット・イベント(即ち、放電イベント)をカウントすることが可能なディジタル・リードアウト集積回路(a Digital Readout Integrated Circuit：DROIC)を含む。画像処理ユニットは、対応するディテクタの電荷リセット・イベントを能動的に計数するようにDROICが構成される場合を制御するカウント・イネーブル信号を、DROICへ提供する。一実施形態において、低カウント・イネーブル信号は、DROICのリセット・イベント計数機能をデアクティベートし、高カウント・イネーブル信号は、DROICのリセット・イベント計数機能をアクティベートする。外部の変調又はパルス化された光源の周波数に適合するように、カウント・イネーブル信号の周波数を調整し、外部の変調又はパルス化された光源のデューティ・サイクルと逆のものになるように、カウント・イネーブル信号のデューティ・サイクルを調整することにより、ディジタル・ピクセルにより生成されるイメージング情報における外部の変調又はパルス化された光源の影響は、最小化され或いは排除さえされる。

一側面及び実施形態はディジタル・ピクセル回路に関連し、本回路は、ウェル・キャパシタ(a well capacitor)に結合されるフォトダイオードを含むディテクタであって、前記ウェル・キャパシタは、前記フォトダイオードに入射する入力光信号により生成される電荷を蓄積するように構成され、前記ディテクタは、前記ウェル・キャパシタにかかる電圧がウェル・キャパシタ閾値を超える毎に、前記ウェル・キャパシタを放電するように構成されている、ディテクタ；前記ディテクタに結合されるディジタル・リードアウト集積回路(DROIC)であって、第1動作モードでは、前記ウェル・キャパシタが放電される毎にリセット・カウンタの値をインクリメントし、第2動作モードでは、前記ウェル・キャパシタの放電を無視するように構成される、DROIC；及び前記DROICに結合される画像処理ユニットであって、前記DROICが前記リセット・カウンタをインクリメントしているカウント・レートを監視し、前記DROICのカウント・レートがカウント・レート閾値より小さい旨の判断に応答して、カウント・イネーブル信号を第1レベルで前記DROICへ送信し、前記DROICのカウント・レートが前記カウント・レート閾値より大きい旨の判断に応答して、カウント・イネーブル信号を第2レベルで前記DROICへ送信するように構成される画像処理ユニット；を有し、前記DROICは、前記第1レベルの前記カウント・イネーブル信号を受信したことに応答して前記第1動作モードで動作し、前記第2レベルの前記カウント・イネーブル信号を受信したことに応答して前記第2動作モードで動作するように更に構成される、ディジタル・ピクセル回路である。

一実施形態によれば、前記画像処理ユニットは、前記DROICから、前記リセット・カウンタの値を周期的に取り出すように更に構成されている。一実施形態において、前記画像処理ユニットは、前記リセット・カウンタの取り出された値に少なくとも部分的に基づいて、画像情報を生成するように更に構成されている。別の実施形態において、前記画像処理ユニットは、外部の電子モジュールへ前記画像情報を送信するように更に構成されている。

別の実施形態によれば、前記第2動作モードにおいて、前記画像処理ユニットは、前記入力光信号のうち変調光の部分の周波数を識別し、前記カウント・イネーブル信号の周波数を、前記変調光の部分の周波数に適合させるように設定するサーチ機能を実行するように構成されている。一実施形態において、前記画像処理ユニットの前記サーチ機能は、前記カウント・イネーブル信号のデューティ・サイクルを、前記変調光の部分のデューティ・サイクルと逆のデューティ・サイクルになるように、前記カウント・イネーブル信号のデューティ・サイクルを設定するように更に構成されている。別の実施形態において、前記画像処理ユニットの前記サーチ機能は、前記DROICの前記カウント・レートが前記カウント・レート閾値より大きい旨の判断に基づいて、前記カウント・イネーブル信号の周波数を粗く設定することにより、前記変調光の部分の周波数を識別するように更に構成される。一実施形態において、前記画像処理ユニットの前記サーチ機能は、前記カウント・イネーブル信号の周波数を、前記変調光の部分の周波数に適合させるように細かくチューニングすることにより、前記変調光の部分の周波数を識別するように更に構成されている。

別の側面は、フォトダイオード及びウェル・キャパシタを有するディテクタと、前記ディテクタに結合されるDROICと、前記DROICに結合される画像処理ユニットとを有するディジタル・ピクセル回路を作動させる方法に関連し、本方法は、前記フォトダイオードに入射した入力光信号に応答して電荷を生成するステップ；前記電荷を前記ウェル・キャパシタに保存するステップ；前記ウェル・キャパシタにかかる電圧がウェル・キャパシタ閾値を超える毎に、前記ウェル・キャパシタを放電するステップ；第1動作モードにおいて、前記ウェル・キャパシタが放電される毎にリセット・カウンタの値を、前記DROICがインクリメントするステップ；第2動作モードにおいて、前記DROICが、前記ウェル・キャパシタの放電を無視するステップ；前記DROICが前記リセット・カウンタを増加させるカウント・レートを、前記画像処理ユニットが監視するステップ；
前記DROICの前記カウント・レートがカウント・レート閾値より小さい旨の判断に応答して、前記画像処理ユニットが、カウント・イネーブル信号を第1レベルで前記DROICへ送信するステップ；前記DROICの前記カウント・レートが前記カウント・レート閾値より大きい旨の判断に応答して、前記画像処理ユニットが、カウント・イネーブル信号を第2レベルで前記DROICへ送信するステップ；前記第1レベルの前記カウント・イネーブル信号を受信したことに応答して、前記DROICを前記第1動作モードで動作させるステップ；及び前記第2レベルの前記カウント・イネーブル信号を受信したことに応答して、前記DROICを前記第2動作モードで動作させるステップ；を有する方法である。

一実施形態によれば、本方法は、前記画像処理ユニットが、前記リセット・カウンタの値を前記DROICから周期的に取り出すステップを更に有する。一実施形態において、本方法は、前記画像処理ユニットが、前記リセット・カウンタの取り出された値に少なくとも部分的に基づいて、画像情報を生成するステップを更に有する。別の実施形態において、本方法は、前記画像情報を外部電子モジュールへ送信し、前記画像情報を前記外部電子モジュールにより処理するステップを更に有する。一実施形態では、処理された画像情報をエンド・ユーザーへ送信するステップを更に有する。

別の実施形態によれば、本方法は、前記入力光信号のうち変調光の部分の周波数を識別し、前記カウント・イネーブル信号の周波数を、前記変調光の部分の周波数に適合させるように設定するために、前記第2動作モードにおいて前記画像処理ユニットのサーチ機能を実行するステップを更に有する。一実施形態において、本方法は、前記カウント・イネーブル信号のデューティ・サイクルを、前記変調光の部分のデューティ・サイクルと逆のデューティ・サイクルに設定するように、前記画像処理ユニットの前記サーチ機能を動作させるステップを更に有する。別の実施形態において、前記サーチ機能を実行するステップは、前記DROICの前記カウント・レートが前記カウント・レート閾値より大きい旨の判断に基づいて、前記カウント・イネーブル信号の周波数を粗く設定することを含む。一実施形態において、前記画像処理ユニットのサーチ機能を実行するステップは、前記カウント・イネーブル信号の周波数を、前記変調光の部分の周波数に適合させるように細かくチューニングすることを更に含む。

少なくとも1つの側面は画像センサーに関連し、画像センサーは、ユニット・セルのアレイであって、各ユニット・セルは、ウェル・キャパシタに結合されるフォトダイオードを含むディテクタであって、前記ウェル・キャパシタは、前記フォトダイオードに関する入力光信号により生成される電荷を蓄積するように構成され、前記ディテクタは、前記ウェル・キャパシタにかかる電圧がウェル・キャパシタ閾値を超える毎に、前記ウェル・キャパシタを放電するように構成されている、ディテクタ；及び前記ディテクタに結合されるディジタル・リードアウト集積回路(DROIC)であって、前記ウェル・キャパシタが放電される場合にリセット・カウンタの値をインクリメントすることが可能である、DROIC；を有する、ユニット・セルのアレイ；各ユニット・セルの前記DROICに結合される画像処理ユニットであって、各ユニット・セルの前記DROICから前記リセット・カウンタの値を周期的に取り出すように構成される画像処理ユニット；及び対応するウェル・キャパシタが放電されること、及び、前記対応するウェル・キャパシタの放電が前記入力信号中の変調光の部分に起因していないことの双方の場合に、前記各ユニット・セルのDROICが前記リセット・カウンタの値をインクリメントするように、前記各ユニット・セルのDROICを制御する手段；を有する画像センサーである。

一実施形態によれば、前記DROICを制御する手段は、前記入力光信号のうち変調光の部分の周波数を識別し、及び、前記ウェル・キャパシタの放電に応答して前記DROICが前記リセット・カウンタをインクリメントすべき場合を判断するために、前記変調光の部分の周波数を使用する手段を含む。別の実施形態において、前記DROICから取り出されたリセット・カウンタの値に少なくとも部分的に基づいて、ディジタル画像を生成する手段を更に有する。

上述したように、画像捕捉デバイスの画像センサーは、所望のシーンから光を受信するように構成されるアナログ又はディジタル・ピクセルのアレイ(即ち、アナログ又はディジタル・ユニット・セル群)を含んで良い。受信された光は、アレイ中の各ピクセル(即ち、ユニット・セル)が、その場所での光強度に比例する電荷を蓄積することを引き起こし、各ピクセルに結合される画像処理回路は、蓄積された電荷を、所望のシーンに対応する画像情報に変換する。

(アナログ又はディジタル・ピクセルを含む)従来の画像センサーで所望のシーンから受信される光が、強い強度の変調又はパルス化された光(例えば、10kHzの周波数及び100％未満のデューティ・サイクルを有する)を含む場合、その結果生じる画像情報は貧弱な品質のものとなり、使用できない場合さえあり得る。例えば、従来のアナログ・ピクセルは、特定のドウェル期間(a specific dwell time)(即ち、積分期間)にわたって電荷を収集し、継続的に光を効果的にサンプリングする。(例えば、アナログ・ピクセルの積分期間よりかなり速いパルス周波数と10％のデューティ・サイクルを有する)変調又はパルス化された外部光源は、完全に積分されることになり、連続的な光源として、結果的に生じる画像情報中に見えることになる。これは、画像品質及び何らかの関連する事後処理アルゴリズムに不都合に影響を及ぼす可能性がある。更に、外的なパルス化された光源の強度が、超過したアナログ・ピクセルのウェル・キャパシタを生じさせる場合、アナログ・ピクセルは事実上飽和させられることになる。

従来のディジタル・ピクセルは、比較的小さなウェル・キャパシタ内のエネルギを統合し、連続的に、蓄積された電荷を閾値と比較することにより動作する。この閾値に適合する場合、ディジタル・ピクセルのウェル・キャパシタはリセットされ、ディジタル・カウント(例えば、オン・ピクセル・メモリ(on-pixel memory)に保存されるもの)がインクリメントされる。閾値が再び合致するまで、ウェル・キャパシタは再び電荷を蓄積し続け、ウェル・キャパシタはリセットされ、もう1つディジタル・カウントが記録される。従って、典型的な単独の画像フレームに関し、かなりのカウントが存在する(例えば、それはしばしば何万にもなる)。ディジタル・ピクセルにより受信される光が、変調された又はパルス化された光を含む場合、その光のパルスは、ディジタル・ピクセルのウェル・キャパシタが、速やかに(閾値まで)充電及び放電することを引き起こし、その結果、パルス光が存在しなかった場合よりも大きなディジタル・カウント数となる。パルス光から結果的に生じるこの誤ったディジタル・カウント数(This false number of digital counts)は、ディジタル・カウント総数及び何らかの関連する事後処理アルゴリズムに基づいて生成される画像品質に影響を及ぼすかもしれない。例えば、誤ったディジタル・カウント数は、画像を見づらくする非常に輝いた(例えば、目がくらむような)ピクセルを含む画像を招く結果となるかもしれない。

外的なパルス光の不都合な影響を緩和する古典的なアプローチは、リミッター、シャッター及びその他のデバイスを利用することを含むが；そのようなデバイスは、一般的には複雑であり、パフォーマンスを落とし、及び/又は、画像センサーに関連付けられる関連する事後処理アルゴリズム又は画像センサー内のピクセルの動作を選択的にディセーブルにしてしまう。そこで、新たな「カウント・イネーブル」機能(a new “count enable” feature)を含むディジタル・ピクセル回路が提供される。カウント・イネーブル機能により、ディジタル・カウントは、ウェル・キャパシタ閾値(条件)が充足される場合であり且つカウント・イネーブル機能が真(true)であるという双方の場合に限り、メモリに記録される。外部の変調された又はパルス化された光源の周波数に適合するように、カウント・イネーブル機能の周波数を調整し、カウント・イネーブル機能のデューティ・サイクルを、外部の変調又はパルス化された光源のものと逆にするように調整することで、ディジタル・ピクセルにより生成される画像情報に対する、外部の変調された又はパルス化された光源の影響は、最小化されることが可能であり、除去されることさえ可能である。

本願で説明される方法及び装置の実施形態は、以下の記述で説明される又は添付図面に図示されるコンポーネントの配置及び詳細な構成に本願では限定されないことが、認められるべきである。方法及び装置は、他の実施形態での実現も可能であり、様々な方法で実施又は実行されることも可能である。例示の目的に限って特定の実現手段の具体例が提供されているが、限定であるようには意図されていない。本願で使用される言葉遣い及び用語は、説明のためのものであり、限定として解釈されるべきではない。「含む」、「構成する」、「有する」、「収容する」、「関わる」及びその関連する用語の使用は、その用語に関して列挙される事項及びその均等物に加えて追加的な事項を包含するように意図されている。「又は」という語は、「又は」を利用して説明される何らかの複数の言葉が、単独の何れか、1つより多いもの、及び、説明される言葉の全てを指して良いように、包括的に解釈されて良い。

図1Aは、本願で説明される形態により画像をキャプチャーするために使用されて良い画像捕捉デバイスを示すブロック図である。例えば、デバイス10は、ディジタル・カメラ、ビデオ・カメラ、又は、その他の写真及び/又は画像の捕捉装置であって良い。画像捕捉デバイス10は、画像センサー120と画像処理ユニット106とを有する。画像センサー120は、アクティブ・ピクセル・センサー(APS)、又は、画像を取得することが可能な適切な他の光センシング・デバイスであって良い。画像処理ユニット106は、画像センサー120から信号情報を受信し、信号情報をディジタル画像に変換するように動作することが可能なハードウェア、ソフトウェア及び/又はファームウェアであって良い。

画像センサー120は、ユニット・セル160のアレイを含む。各ユニット・セル160は、視野の中のその位置における光強度に比例する電荷を蓄積し、その位置の光強度のインジケーション(又は目安)を画像処理ユニット106に提供する。各ユニット・セル160は、取得した電子画像の中のピクセルに対応しても良い。

画像捕捉デバイス10を利用する特定の画像捕捉方法は、リップル・キャプチャー(ripple capture)であっても良い。リップル・キャプチャーは、ピクセルの各行を、画像センサー120から順にキャプチャーする方法である。例えば、リップル・キャプチャーは、画像センサー120のピクセルのうちトップ・ロー(又は最上位行)を光にさらし、次に第2行をさらし、次に第3行をさらし、以下同様に、画像センサー120のピクセルの最終行が光にさらされるまで続く。画像センサー120により捕捉されたピクセル情報を受ける画像処理ユニット106のための別の特定の方法は、リップル・リード(ripple read)であっても良い。リップル・リードは、画像センサー120から順にピクセルの各行を処理する方法である。リップル・キャプチャーと同様に、リップル・リードは、画像センサー120のピクセルのトップ・ロー(又は最上位行)を処理し、次に第2行を処理し、次に第3行を処理し、以下同様に、画像センサー120のピクセルの最終行が処理されるまで続く。同様に、画像センサー120のピクセルの行をリセットするリップル・リセット動作が実行されても良い。

これらの方法は、連続した行について実行されて良い。例えば、リップル・キャプチャー動作は、画像センサー120の第1行から始まっても良い。リップル・キャプチャー動作が第2行に移ると、画像センサー120の第1行に関してリップル・リード動作が始まっても良い。リップル・キャプチャー動作が第3行に移ると、第2行に関してリップル・リード動作が始まり、第1行に関してリップル・リセット動作が始まっても良い。これは、最終行が処理されるまで続いて良い。最終行が処理されると、画像処理ユニット106により、画像は、処理、保存及び/又は送信されて良い。

図1Bは、本願で説明される一形態によるディジタル・ピクセル回路100を示すブロック図である。ディジタル・ピクセル回路100は、何れかのユニット・セル160と画像処理ユニット106とを含む。ユニット・セル160は、画像ディテクタ102と、ディジタル・リードアウト集積回路(DROIC)とを含む。画像ディテクタ102は、フォトダイオード101と、フォトダイオードに結合されるウェル・キャパシタ103と、他のコンポーネントとを上述したように含む。画像ディテクタ102は、対応するDROIC104に結合される。DROIC104は画像処理ユニット106に結合される。画像処理ユニット106は、インターフェース107を介して、外部のシステム・ビデオ電子モジュール108に結合されるように構成される。少なくとも1つの実施形態によれば、ディジタル・ピクセル回路100は、DROIC104の温度を制御するように構成される低温電子モジュール(a cryo-electronics module)112も含むが；他の実施形態では、低温電子モジュール112は包含されていなくても良い。

図2は、ディテクタ202に入射する入力光信号202(バックグランド及び変調された光を含む)と、画像処理ユニット106からDROIC104へ送信されるカウント・イネーブル信号210と、DROIC104のトータル・リセット・カウント値212と、グラフ204とに関するディジタル・ピクセル回路100の動作を示すブロック図であり、グラフ204は、入力光信号202がディテクタ102に入射する場合に、ディテクタ102のウェル・キャパシタにかかる電圧を表現するトレース206を含む。図3は、(バックグランド及び変調された光を含む)入力光信号202を表現する第1トレースと、従来のDROIC302によりカウントされるリセット・イベント302を表現する第2トレースと、画像処理ユニット106からDROIC104へのカウント・イネーブル信号210を表現する第3トレースと、DROIC104によりカウントされるリセット・イベント306を表現する第4トレースとを含むグラフを示す。ディジタル・ピクセル回路100の動作は、図1、図2、図3に関連して以下に説明される。

ディテクタ102は、所望のシーンから光を受信するように配置される。シーンから受信される光は、シーンからのバックグランド光、及び/又は、シーン中の変調光源からのパルス光を含むかもしれない。シーンからのバックグランド及び変調光は、バックグランド及び変調された(即ち、パルス化された)光の双方を含む入力信号として、ディテクタ102により受信される。一実施形態では、入力光信号は、1-10kHzの周波数を有するが；他の実施形態では、入力光信号202は異なる特徴を有しても良い。(バックグランド及び変調光を含む)入力光信号202が(例えば、ディテクタ102に隣接するレンズを介して)ディテクタ102に入射すると、ディテクタ102は、ディジタル・ピクセルに入射した光の強度に比例する電荷を蓄積する(例えば、フォトダイオード101により生成され、ウェル・キャパシタ103に保存される)。電荷がディテクタ102に(即ち、ディテクタ102のウェル・キャパシタ103に)蓄積されるにつれて、ウェル・キャパシタにかかる電圧206が増加する(例えば、図2のグラフ204に示されている)。

ディテクタ102が入力光信号202を積分し始める場合に、画像処理ユニット106は、ハイ又は高(high)のカウント・イネーブル信号210をDROIC104へ送信する。ハイのカウント・イネーブル信号210は、DROIC104の積分リセット・カウント機能をアクティベートする。より具体的に言えば、カウント・イネーブル信号210がハイである場合、DROIC104は、ディテクタ102のリセット・イベントを実際にカウントする。例えば、図2のグラフ204に示されるように、ウェル・キャパシタにかかる電圧206が予め決定されている積分閾値208に到達し、カウント・イネーブル信号210がハイである場合、ディテクタ102はキャパシタを放電し、DROIC104はリセット・カウンタをインクリメントする。光が依然としてディテクタ102に入射したと仮定すると、ディテクタ102は再び電荷を蓄積する。ウェル・キャパシタにかかる電圧が再び所定の積分閾値208に到達し、カウント・イネーブル信号210が依然としてハイである場合、ディテクタ102はウェル・キャパシタを放電し、DROIC104は再びリセット・カウンタをインクリメントする。グラフ204に示されるように、このサイクルは、入力光信号202の全体が積分されるまで続いても良い。一実施形態によれば、DROIC104は少なくとも100kHzのレートでリセット・カウンタをインクリメントするが；他の実施形態では、DROIC104は何らかの他の頻度でリセット・カウンタをインクリメントする。

画像処理ユニット106は、DROIC104がリセット・カウンタをインクリメントするレート(即ち、DROIC104のカウント・レート)を監視する。DROIC104のカウント・レートがカウント・レート閾値を超えない場合、画像処理ユニット106は、カウント・イネーブル信号210をハイの状態で維持する。カウント・イネーブル信号がハイの状態で維持される場合、DROIC104は、ディテクタ102のリセット・イベントをアクティブにカウントする(即ち、リセット・カウンタをインクリメントする)。DROIC104のカウント・レートがカウント・レート閾値を超える場合、画像処理ユニット106は、ロー又は低(low)のカウント・イネーブル信号210をDROIC104へ送信する。ローのカウント・イネーブル信号210は、DROIC104の積分リセット・カウント機能をデアクティベートする。より具体的には、カウント・イネーブル信号210がローである場合、DROIC104は、ディテクタ102のリセット・イベントを無視する(即ち、カウントしない)。例えば、ウェル・キャパシタにかかる電圧206が所定の積分閾値208に到達し、カウント・イネーブル信号210がローである場合、ディテクタ102はキャパシタを放電するが、DROIC104はリセット・カウンタをインクリメントしない。DROIC104のカウント・レートが再びカウント・レート閾値未満に落ちた場合、画像エレクトロニクス・モジュール106は、再びハイのカウント・イネーブル信号210をDROIC104へ送信し、DROIC104は再びディテクタ102のリセット・イベントをカウントする。

周期的に(例えば、フレーム毎に一度)、画像処理ユニット106は、DROIC104のリセット・カウンタの値212(即ち、DROIC104がディテクタ102のリセット・イベントをカウントした回数)を取り出す。図1に示されるように、画像処理ユニット106は(単独のユニット・セル160の)単独のDROIC104に結合されるが；その場合において、画像処理ユニット106はユニット・セル160のアレイ170内の各ユニット・セル160に(即ち、各ユニット・セル160の対応するディテクタ102とDROIC104とに)結合され、画像処理ユニット106は、アレイ170内の各DROIC104からリセット・カウンタ値を周期的に取り出すように構成される。画像処理ユニット106は、リセット・カウンタ値に基づいて画像情報(例えば、ディジタル画像)を生成するために、アレイ内の各DROIC104から取り出したリセット・カウンタ値を処理する。画像処理ユニット106は、画像情報を、外部のイメージング/ビデオ・システム108へ送信しても良い。外部のイメージング/ビデオ・システム108は、更に、画像情報を処理し、及び/又は、画像情報をエンド・ユーザー110へ送信する。エンド・ユーザーは、画像情報を分析及び/又は更に処理するように構成されるシステム又は個々のユーザーであっても良い。

カウント・レート閾値を上回るDROIC104のカウント・レートは、ディテクタ102により受信される入力光信号202が変調光を含んでいることを示すかもしれない。そのような変調光を把握しない場合、画像処理ユニット106により取り出されるDROICリセット・カウンタの結果の値は、不自然に膨張するかもしれない。例えば、図3のグラフに示されるように、入力信号202において変調光を説明していない従来のDROICの場合、DROICのリセット・カウンタは、ディテクタの全てのリセット・イベント302に対してインクリメントされ、そのリセット・イベントは変調光に起因する速いレートで生じるリセット303を含む。変調光に起因するリセットを含む全てのリセットをカウントすることにより、DROICでカウントされるリセットの総数は増大し、可能性として、リセットの総数に基づく何らかの結果的な画像の品質の劣化を招く結果となる。

代替的に、(上述したように)DROIC104がカウント・レート閾値を上回る期間305の間に、DROIC104の積分リセット・カウント機能をデアクティベートすることにより、DROIC104によりカウントされるリセット・イベント306の回数は、眺められているシーンの光情報をより正確に反映し得る。例えば、図3に示されるように、カウント・イネーブル信号210がローである場合(即ち、低の部分304)、画像処理ユニット106は、DROIC104のカウント・レートがカウント・レート閾値を上回っていることを識別しているので、DROIC104はディテクタ102のリセット・イベントをカウントしない。そのように、入力信号202のバックグランド光に対応するリセット・イベント306のみが、DROIC104によりカウントされ、それにより、DROIC104によりカウントされて画像処理ユニット106へ送信されるリセット・イベント212の結果的に生じる総数(及び画像処理ユニットにより生成される何らかの結果的に生じる画像)に関し、入力信号202中の変調光の影響を最小限にする。一実施形態によれば、上述したようなディジタル・ピクセル回路100の動作は、減少した同等な積分時間の減少に起因して、減少した信号対雑音比(SNR)を招く結果となるかもしれないが；そのようなSNRの減少は、一般に、変調光源の存在の下でイメージャを動作させる機能によって克服され、そのような機能が無い場合、変調光源はイメージャの動作を劣化又は無効にしてしまう。

一実施形態では、画像処理ユニット106は、DROIC104のカウント・レートがカウント・レート閾値を上回っていると判断された場合、カウント・イネーブル信号210をローに設定し、DROIC104のカウント・レートがカウント・レート閾値を下回っていると判断された場合、カウント・イネーブル信号210をハイに設定する。しかしながら、他の実施形態では、画像処理ユニット106は、入力信号202内の変調光の周波数に適合する周波数と、入力信号202内の変調光のデューティ・サイクルとは逆のデューティ・サイクルとを有するように、カウント・イネーブル信号を設定しようとする。このようにして、カウント・レート閾値を超えて増加するDROICのカウント・レートを待機するのではなく、画像処理ユニット106が変調光を予測するので、入力信号中の変調光はより正確に取り扱われることが可能である。

一実施形態では、画像処理ユニット106は、入力信号202内の変調光の周波数を識別するサーチ機能を動作させる。サーチ機能は、入力信号202内の変調光の周波数を識別するために「試行錯誤」アプローチ(“trial and error” approach)を使用する。例えば、先ず、DROIC104のカウント・レートがカウント・レート閾値を上回っていることを確認すると、画像処理ユニット106のサーチ機能は、閾値を超えるカウント・レートの同定を利用して、カウント・イネーブル信号210の周波数及びデューティ・サイクルを粗く設定する。以後、サーチ機能は、カウント・イネーブル信号210の周波数を、入力信号202の中の変調光の周波数に適合させようとする試みにおいて、カウント・イネーブル信号210の周波数を細かく変化させる(即ち、周波数を増加及び/又は減少させる)。

サーチ機能がカウント・イネーブル信号210の周波数を調整するその都度、サーチ機能は、結果的に生じるカウント・イネーブル信号210が入力信号202の中の変調光の周波数に合致しているか否かを判断する(その周波数は、変調光に起因する速いレートで生じるリセット303により識別される)。カウント・イネーブル信号210の周波数が変調光の周波数に適合しない場合、サーチ機能は、カウント・イネーブル信号210の周波数を微調整し続ける(即ち、増加及び/又は減少させ続ける)。カウント・イネーブル信号210の周波数が変調光の周波数に適合する場合、カウント・イネーブル信号210は、適合した周波数で及び変調光のデューティ・サイクルとは逆のデューティ・サイクルで、DROIC104へ送信され続ける(即ち、DROIC104のリセット・カウント機能をデアクティベートする)。

上述したように、画像処理ユニット106のサーチ機能は、先ず、カウント・イネーブル信号210の周波数を粗く設定し、次に、入力信号202の変調光部分の全体をより完全にカバーするようにカウント・イネーブル信号210を微調整することにより、入力信号202の変調光部分の周波数を識別する。しかしながら、他の実施形態において、サーチ機能は、カウント・イネーブル信号210の周波数を微調整せず、むしろ、DROIC104のカウント・レートがカウント・レート閾値を回ったことの確認に基づいて、カウント・イネーブル信号210の周波数を粗く設定するだけであっても良い。

DROIC104へ送信されるカウント・イネーブル信号の周波数を、入力信号202内の変調光の周波数に適合させ、変調光のデューティ・サイクルとは逆のデューティ・サイクルを有するようにカウント・イネーブル信号を設定することにより、DROIC104のリセット・カウント機能は、自動的にデアクティベートされ、変調光が、DROICによりカウントされるリセット総数に影響を及ぼすことを回避できるようにし、その結果、DROIC104によりカウントされるリセット総数に基づいて生じる何らかの関連する画像に対する影響は、排除されていなかったとしても、最小化され得る。

上述したように、DROIC104及び画像処理ユニット106は別々のコンポーネントであるが；少なくとも1つの実施形態において、DROIC104は上述した画像処理ユニット106の機能を実行する。

上述したように、ローのカウント・イネーブル信号はDROICのリセット・カウント機能をデアクティベートする一方、ハイのカウント・イネーブル信号がDROICのリセット・カウント機能をアクティベートする；しかしながら、他の実施形態では、ハイのカウント・イネーブル信号がDROICのリセット・カウント機能をデアクティベートする一方、ローのカウント・イネーブル信号がDROICのリセット・カウント機能をアクティベートする。

少なくとも1つの実施形態によれば、上述のディジタル・ピクセル回路は、空−空，空−地，及び，宇宙−地上のイメージング・システムのような電光(EO)イメージング・システムで使用される。例えば、ディジタル・ピクセル回路は、航空機のイメージャが、強い強度変調光源(例えば、レーザー)により「見えなくされてしまう」ことから防止するために、航空機のイメージャにおいて使用されても良い。他の実施形態では、ディジタル・ピクセル回路は、他の任意のEOに基づくイメージング・システムで使用されても良い。

新たな「カウント・イネーブル」機能を含むディジタル・ピクセル回路が提供される。ディジタル・ピクセル回路は、対応するディテクタの電荷リセット・イベントをカウントすることが可能なディジタル・リードアウト集積回路(DROIC)を含む。対応するディテクタの電荷リセット・イベントをアクティブにカウントするようにDROICが構成される場合を制御するカウント・イネーブル信号を、画像処理ユニットはDROICへ提供する。カウント・イネーブル機能により、ディジタル・カウントは、ディテクタのウェル・キャパシタ閾値に適合したこと、及び、カウント・イネーブル属性が真であることの双方の場合に限って、ディジタル・カウントはDROICにより記録される(即ち、ディテクタに保存される電荷は、変調光の結果ではない)。一実施形態によれば、画像処理ユニットは、変調光源の周波数に適合するように、カウント・イネーブル信号の周波数を設定する。外的な変調された又はパルス化された光源の周波数に適合するように、カウント・イネーブル特性の周波数を調整し、外的な変調された又はパルス化された光源のデューティ・サイクルとは逆のデューティ・サイクルであるように、カウント・イネーブル特性のデューティ・サイクルを調整することにより、ディジタル・ピクセルにより生成されるイメージング情報に対する外的な変調又はパルス化された光源の影響は、最小化され、或いは、排除さえされることが可能である。

Claims

ディジタル・ピクセル回路であって：
ウェル・キャパシタに結合されるフォトダイオードを含むディテクタであって、前記ウェル・キャパシタは、前記フォトダイオードに入射する入力光信号により生成される電荷を蓄積するように構成され、前記ディテクタは、前記ウェル・キャパシタにかかる電圧がウェル・キャパシタ閾値を超える毎に、前記ウェル・キャパシタを放電するように構成されている、ディテクタ；
前記ディテクタに結合されるディジタル・リードアウト集積回路(DROIC)であって、第1動作モードでは、前記ウェル・キャパシタが放電される毎にリセット・カウンタの値をインクリメントし、第2動作モードでは、前記ウェル・キャパシタの放電を無視するように構成される、DROIC；及び
前記DROICに結合される画像処理ユニットであって、前記DROICが前記リセット・カウンタをインクリメントしているカウント・レートを監視し、前記DROICのカウント・レートがカウント・レート閾値より小さい旨の判断に応答して、カウント・イネーブル信号を第1レベルで前記DROICへ送信し、前記DROICのカウント・レートが前記カウント・レート閾値より大きい旨の判断に応答して、カウント・イネーブル信号を第2レベルで前記DROICへ送信するように構成される画像処理ユニット；
を有し、前記DROICは、前記第1レベルの前記カウント・イネーブル信号を受信したことに応答して前記第1動作モードで動作し、前記第2レベルの前記カウント・イネーブル信号を受信したことに応答して前記第2動作モードで動作するように更に構成される、ディジタル・ピクセル回路。
前記画像処理ユニットは、前記DROICから、前記リセット・カウンタの値を周期的に取り出すように更に構成されている、請求項1に記載のディジタル・ピクセル回路。
前記画像処理ユニットは、前記リセット・カウンタの取り出された値に少なくとも部分的に基づいて、画像情報を生成するように更に構成されている、請求項2に記載のディジタル・ピクセル回路。
前記画像処理ユニットは、外部の電子モジュールへ前記画像情報を送信するように更に構成されている、請求項3に記載のディジタル・ピクセル回路。
前記第2動作モードにおいて、前記画像処理ユニットは、前記入力光信号のうち変調光の部分の周波数を識別し、前記カウント・イネーブル信号の周波数を、前記変調光の部分の周波数に適合させるように設定するサーチ機能を実行するように構成されている、請求項1に記載のディジタル・ピクセル回路。
前記画像処理ユニットの前記サーチ機能は、前記カウント・イネーブル信号のデューティ・サイクルを、前記変調光の部分のデューティ・サイクルと逆のデューティ・サイクルになるように、前記カウント・イネーブル信号のデューティ・サイクルを設定するように更に構成されている、請求項5に記載のディジタル・ピクセル回路。
前記画像処理ユニットの前記サーチ機能は、前記DROICの前記カウント・レートが前記カウント・レート閾値より大きい旨の判断に基づいて、前記カウント・イネーブル信号の周波数を粗く設定することにより、前記変調光の部分の周波数を識別するように更に構成される、請求項5に記載のディジタル・ピクセル回路。
前記画像処理ユニットの前記サーチ機能は、前記カウント・イネーブル信号の周波数を、前記変調光の部分の周波数に適合させるように細かくチューニングすることにより、前記変調光の部分の周波数を識別するように更に構成されている、請求項7に記載のディジタル・ピクセル回路。
フォトダイオード及びウェル・キャパシタを有するディテクタと、前記ディテクタに結合されるDROICと、前記DROICに結合される画像処理ユニットとを有するディジタル・ピクセル回路を作動させる方法であって：
前記フォトダイオードに入射した入力光信号に応答して電荷を生成するステップ；
前記電荷を前記ウェル・キャパシタに保存するステップ；
前記ウェル・キャパシタにかかる電圧がウェル・キャパシタ閾値を超える毎に、前記ウェル・キャパシタを放電するステップ；
第1動作モードにおいて、前記ウェル・キャパシタが放電される毎にリセット・カウンタの値を、前記DROICがインクリメントするステップ；
第2動作モードにおいて、前記DROICが、前記ウェル・キャパシタの放電を無視するステップ；
前記DROICが前記リセット・カウンタを増加させるカウント・レートを、前記画像処理ユニットが監視するステップ；
前記DROICの前記カウント・レートがカウント・レート閾値より小さい旨の判断に応答して、前記画像処理ユニットが、カウント・イネーブル信号を第1レベルで前記DROICへ送信するステップ；
前記DROICの前記カウント・レートが前記カウント・レート閾値より大きい旨の判断に応答して、前記画像処理ユニットが、カウント・イネーブル信号を第2レベルで前記DROICへ送信するステップ；
前記第1レベルの前記カウント・イネーブル信号を受信したことに応答して、前記DROICを前記第1動作モードで動作させるステップ；及び
前記第2レベルの前記カウント・イネーブル信号を受信したことに応答して、前記DROICを前記第2動作モードで動作させるステップ；
を有する方法。
前記画像処理ユニットが、前記リセット・カウンタの値を前記DROICから周期的に取り出すステップを更に有する請求項9に記載の方法。
前記画像処理ユニットが、前記リセット・カウンタの取り出された値に少なくとも部分的に基づいて、画像情報を生成するステップを更に有する請求項10に記載の方法。
前記画像情報を外部電子モジュールへ送信し、前記画像情報を前記外部電子モジュールにより処理するステップを更に有する請求項11に記載の方法。
処理された画像情報をエンド・ユーザーへ送信するステップを更に有する請求項12に記載の方法。
前記入力光信号のうち変調光の部分の周波数を識別し、前記カウント・イネーブル信号の周波数を、前記変調光の部分の周波数に適合させるように設定するために、前記第2動作モードにおいて前記画像処理ユニットのサーチ機能を実行するステップを更に有する請求項9に記載の方法。
前記カウント・イネーブル信号のデューティ・サイクルを、前記変調光の部分のデューティ・サイクルと逆のデューティ・サイクルに設定するように、前記画像処理ユニットの前記サーチ機能を動作させるステップを更に有する、請求項14に記載の方法。
前記サーチ機能を実行するステップは、前記DROICの前記カウント・レートが前記カウント・レート閾値より大きい旨の判断に基づいて、前記カウント・イネーブル信号の周波数を粗く設定することを含む、請求項14に記載の方法。
前記画像処理ユニットのサーチ機能を実行するステップは、前記カウント・イネーブル信号の周波数を、前記変調光の部分の周波数に適合させるように細かくチューニングすることを更に含む、請求項16に記載の方法。
画像センサーであって：
ユニット・セルのアレイであって、各ユニット・セルは：
ウェル・キャパシタに結合されるフォトダイオードを含むディテクタであって、前記ウェル・キャパシタは、前記フォトダイオードに関する入力光信号により生成される電荷を蓄積するように構成され、前記ディテクタは、前記ウェル・キャパシタにかかる電圧がウェル・キャパシタ閾値を超える毎に、前記ウェル・キャパシタを放電するように構成されている、ディテクタ；及び
前記ディテクタに結合されるディジタル・リードアウト集積回路(DROIC)であって、前記ウェル・キャパシタが放電される場合にリセット・カウンタの値をインクリメントすることが可能である、DROIC；
を有する、ユニット・セルのアレイ；
各ユニット・セルの前記DROICに結合される画像処理ユニットであって、各ユニット・セルの前記DROICから前記リセット・カウンタの値を周期的に取り出すように構成される画像処理ユニット；及び
対応するウェル・キャパシタが放電されること、及び、前記対応するウェル・キャパシタの放電が前記入力信号中の変調光の部分に起因していないことの双方の場合に、前記各ユニット・セルのDROICが前記リセット・カウンタの値をインクリメントするように、前記各ユニット・セルのDROICを制御する手段；
を有する画像センサー。
前記DROICを制御する手段は、前記入力光信号のうち変調光の部分の周波数を識別し、及び、前記ウェル・キャパシタの放電に応答して前記DROICが前記リセット・カウンタをインクリメントすべき場合を判断するために、前記変調光の部分の周波数を使用する手段を含む、請求項18に記載の画像センサー。
前記DROICから取り出されたリセット・カウンタの値に少なくとも部分的に基づいて、ディジタル画像を生成する手段を更に有する、請求項18に記載の画像センサー。