JP6414779B2 - Micro bump manufacturing method - Google Patents

Micro bump manufacturing method Download PDF

Info

Publication number
JP6414779B2
JP6414779B2 JP2015002293A JP2015002293A JP6414779B2 JP 6414779 B2 JP6414779 B2 JP 6414779B2 JP 2015002293 A JP2015002293 A JP 2015002293A JP 2015002293 A JP2015002293 A JP 2015002293A JP 6414779 B2 JP6414779 B2 JP 6414779B2
Authority
JP
Japan
Prior art keywords
adherend
resist
thick film
space
bump
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2015002293A
Other languages
Japanese (ja)
Other versions
JP2016127235A (en
Inventor
雄 中牟田
雄 中牟田
松本 昌弘
昌弘 松本
不破 耕
耕 不破
大地 鈴木
大地 鈴木
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ulvac Inc
Original Assignee
Ulvac Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ulvac Inc filed Critical Ulvac Inc
Priority to JP2015002293A priority Critical patent/JP6414779B2/en
Publication of JP2016127235A publication Critical patent/JP2016127235A/en
Application granted granted Critical
Publication of JP6414779B2 publication Critical patent/JP6414779B2/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/11Manufacturing methods

Description

本発明は、ミクロンオーダーの高さを有するはんだバンプ(以下、「マイクロバンプ」と呼ぶ)を安定して量産可能な、マイクロバンプの製造方法に関する。   The present invention relates to a method for manufacturing a microbump that can stably mass-produce solder bumps (hereinafter referred to as “microbumps”) having a height on the order of microns.

従来、はんだバンプ形成方法としては、たとえば、めっき法、はんだボール搭載法、印刷法、スパッタ法などが挙げられ、微細化の観点からスパッタ法が有望視されている(特許文献1)。これら4つの手法には各々、以下の示すような長所と短所があることが公知である。   Conventionally, examples of the solder bump forming method include a plating method, a solder ball mounting method, a printing method, a sputtering method, and the like, and the sputtering method is considered promising from the viewpoint of miniaturization (Patent Document 1). Each of these four methods is known to have the following advantages and disadvantages.

めっき法は、微細パターンが可能であるという長所がある反面、精密な組成制御が必要であり、材料の選択性が狭く、スループットが低く、バンプ高さのバラツキが大きい等の短所がある。ゆえに、バンプのサイズ/ピッチは、40μm/50μm程度が限界である。   The plating method has the advantage that a fine pattern is possible, but requires precise composition control, and has disadvantages such as narrow material selectivity, low throughput, and large bump height variation. Therefore, the size / pitch of the bump is limited to about 40 μm / 50 μm.

はんだボール搭載法は、バンプ高さのバラツキが小さいという長所がある反面、微細パターンが難しい。それゆえ、バンプのサイズ/ピッチは、80μm/150μm程度が現状である。   The solder ball mounting method is advantageous in that the variation in bump height is small, but a fine pattern is difficult. Therefore, the current size / pitch of the bump is about 80 μm / 150 μm.

印刷法は、安価に製造が可能であり、スループットが高く、バンプ高さを大きくできるという長所がある反面、バンプ高さのバラツキが大きく、バンプ内部にボイド(欠陥)が発生し易いという短所がある。このため、バンプのサイズ/ピッチは、80μm/100μm程度が限界である。   The printing method has the advantages that it can be manufactured at low cost, has a high throughput, and the bump height can be increased. However, the bump method has a large variation in bump height, and voids (defects) easily occur inside the bump. is there. For this reason, the size / pitch of the bump is limited to about 80 μm / 100 μm.

スパッタ法は、微細パターンが可能であると共に、バンプの組成制御が容易あり、材料の選択性が広く、バンプ高さのバラツキが小さいという長所がある反面、スループットが低いという短所がある。このような多くの長所を備えているので、スパッタ法によれば、バンプのサイズ/ピッチを、40μm以下/50μm以下とすることができる。
したがって、微細なバンプのサイズ/ピッチを実現する上で、スパッタ法が、他の手法に比べて有望であることから、高速成膜技術の開発が期待されていた。
The sputtering method has the advantages that fine patterning is possible, the bump composition is easily controlled, the material selectivity is wide, and the bump height variation is small, but the throughput is low. Since it has such many advantages, according to the sputtering method, the size / pitch of the bumps can be set to 40 μm or less / 50 μm or less.
Therefore, since the sputtering method is more promising than other methods in realizing a fine bump size / pitch, development of a high-speed film formation technique has been expected.

ただし、バンプの高さを稼ぐためには、スパッタ法により形成するバンプの高さより、大きな内部空間を有するレジスト構造体を、まずは用意する必要がある。
しかしながら、現実には、図9(a)〜(c)に示すような工程により、図10(a)や図10(b)の写真に示すようなレジスト形状が限界であった。つまり、レジスト形状の屋根(ヒサシ)と被処理体との距離は、図10(a)の場合は0.5μm程度、図10(b)の場合でも1.4μm程度であり、2μm以上の距離とすることは困難であった。
However, in order to increase the height of the bump, it is first necessary to prepare a resist structure having an internal space larger than the height of the bump formed by the sputtering method.
However, in reality, the resist shape as shown in the photos of FIGS. 10A and 10B is the limit due to the steps shown in FIGS. 9A to 9C. In other words, the distance between the resist-shaped roof (histicle) and the object to be processed is about 0.5 μm in the case of FIG. 10A and about 1.4 μm in the case of FIG. It was difficult.

図11は、バンプサイズと各種基板(パッケージ基板、インターポーザー、デバイスチップ)との関係を示す模式的な断面図である。本発明は対象とするマイクロバンプは、パッケージ基板とインターポーザーとの間、あるいは、インターポーザーとデバイスチップとの間、に配置されるものである。従来のはんだボールやはんだバンプに比べて高さは低い(3〜8μm)ものの、マイクロバンプには、高さのバラツキにおいて、優れた均一性が求められる。   FIG. 11 is a schematic cross-sectional view showing the relationship between the bump size and various substrates (package substrate, interposer, device chip). In the present invention, the target micro-bump is disposed between the package substrate and the interposer or between the interposer and the device chip. Although the height is lower (3 to 8 μm) than conventional solder balls and solder bumps, micro bumps are required to have excellent uniformity in height variation.

ところが、従来は、図10(a)や図10(b)の写真に示すようなレジスト形状が限界であった為に、図12や図13に示すような、はんだバンプしか形成することができなかった。図12は、1μm以下の高さが低いはんだバンプであり、図13は、3μm程度の高さはあるが、レジスト構造体と接触しており、リフトオフすることができない(パターニングすることができない)。何れのはんだバンプも、はんだバンプとしては不適である。   However, conventionally, since the resist shape as shown in the photographs of FIGS. 10A and 10B is the limit, only solder bumps as shown in FIGS. 12 and 13 can be formed. There wasn't. FIG. 12 is a solder bump having a low height of 1 μm or less, and FIG. 13 is about 3 μm in height, but is in contact with the resist structure and cannot be lifted off (cannot be patterned). . Any solder bump is unsuitable as a solder bump.

そこで、本発明者らは、高さのバラツキが小さいマイクロバンプを形成するためには、バンプの高さより、大きな内部空間を有するレジスト構造体を、再現性よく安定に製造できる方法を開発した。
このレジスト構造体を用い、スパッタ法によりマイクロバンプの形成を検討したところ、堆積された被着体の外形において、周縁部が下方から上方に向けて捲り上がる形状になり易いことが判明した。この形状は、マイクロバンプとして不適切であるため、これを改善する手法の開発が期待されていた。
Accordingly, the present inventors have developed a method capable of stably producing a resist structure having a larger internal space than the height of the bump in order to form a microbump having a small variation in height.
When this resist structure was used to study the formation of micro bumps by sputtering, it was found that the outer shape of the deposited adherend tends to have a shape in which the peripheral edge rises upward from below. Since this shape is inappropriate as a micro bump, the development of a method for improving this was expected.

特開平08−017833号公報Japanese Patent Laid-Open No. 08-018333

本発明は、このような従来の実情に鑑みて考案されたものであり、スパッタ法により形成された被着体を、バンプとして好適な形状に成形することが可能な、マイクロバンプの製造方法を提供することを目的とする。   The present invention has been devised in view of such a conventional situation, and provides a method for producing a microbump capable of forming an adherend formed by a sputtering method into a shape suitable as a bump. The purpose is to provide.

本発明の請求項1に記載のマイクロバンプの製造方法は、被処理体の一面上に配され、所定の開口部とミクロンオーダーの高さを有する内部空間とを備えたレジスト構造体を、マスクとして用い、該内部空間に面した前記被処理体の一面の特定領域に、マイクロバンプをスパッタ法により製造する方法であって、前記開口部を通過したスパッタ粒子を前記特定領域に堆積させて、所望の被着体(Adherend)を形成する工程Xと、前記レジスト構造体を除去し、前記被処理体の一面上に前記被着体を残す工程Yと、前記被着体に対して熱処理を施す工程Zと、を含み、
前記工程Zの熱処理はギ酸(HCOOH)雰囲気の中で行われ、かつ、前記工程Zの熱処理は、予備加熱の時間帯と、該予備加熱より高温条件とされた本加熱の時間帯と、が順に設定されており、前記予備加熱は、温度が160℃〜200℃、時間が280〜360秒であり、前記本加熱は、温度が230〜300℃、時間が100〜140秒である、ことを特徴とする
According to a first aspect of the present invention, there is provided a method for manufacturing a microbump, comprising: a resist structure having a predetermined opening and an internal space having a height on the order of microns; Used as a method of manufacturing a micro bump by a sputtering method on a specific region of one surface of the object facing the internal space, and depositing sputter particles that have passed through the opening in the specific region, A process X for forming a desired adherend (Adherend), a process Y for removing the resist structure and leaving the adherend on one surface of the object to be treated, and a heat treatment for the adherend and a step Z to perform, only including,
The heat treatment in the step Z is performed in a formic acid (HCOOH) atmosphere, and the heat treatment in the step Z includes a preheating time zone and a main heating time zone that is set to a higher temperature condition than the preheating. The temperature is 160 ° C. to 200 ° C. and the time is 280 to 360 seconds, and the main heating is 230 to 300 ° C. and the time is 100 to 140 seconds. It is characterized by .

本発明では、所定の開口部とミクロンオーダーの高さを有する内部空間とを備えたレジスト構造体を、マスクとして用い、前記開口部を通過したスパッタ粒子を前記特定領域に堆積させて、所望の被着体(Adherend)を形成する工程Xにより、たとえば被処理体10の一面において導電部が配置された特定領域を覆うようにスパッタ粒子を堆積させることができる。その際、スパッタ粒子が堆積する状況(面積、厚さ(高さ)、三次元的な形状など)は、おおよそレジスト構造体の開口部と、その内部空間の高さによって決まる。本発明では、内部空間の高さがミクロンオーダーとされているので、被着体の高さもミクロンオーダーとすることが可能となる。
前記被着体を形成した後、前記レジスト構造体を除去し、前記被処理体の一面上に前記被着体を残す工程Yにより、該被着体を該被処理体上において、剥き出しの状態とすることができる。
次いで、前記被処理の一面上で剥き出しの状態にある前記被着体に対して熱処理を施す工程Zにより、被着体はその周囲から満遍なく熱が加わる状況となる。これにより、被着体の外形(特に周縁部)における異常形状をなす部位が、中央部に取り込まれるように移動し、はんだバンプに好適な「お饅頭状」に成形することできる。
したがって、本発明は、スパッタ法により形成された被着体を、バンプとして好適な形状に成形することが可能な、マイクロバンプの製造方法をもたらす。
In the present invention, a resist structure having a predetermined opening and an internal space having a height on the order of microns is used as a mask, and the sputtered particles that have passed through the opening are deposited on the specific region to obtain a desired structure. By the step X of forming the adherend (Adherend), for example, sputtered particles can be deposited so as to cover a specific region where the conductive portion is disposed on one surface of the object 10 to be processed. At this time, the situation (area, thickness (height), three-dimensional shape, etc.) where the sputtered particles are deposited is roughly determined by the opening of the resist structure and the height of the internal space. In the present invention, since the height of the internal space is set to the micron order, the height of the adherend can be set to the micron order.
After the formation of the adherend, the resist structure is removed, and the adherend is exposed on the surface of the object to be processed by the process Y left on the surface of the object to be processed. It can be.
Next, the adherend is heated uniformly from its periphery by the step Z of heat-treating the adherend that is exposed on one surface of the treatment. Thereby, the site | part which makes the abnormal shape in the external shape (especially peripheral part) of a to-be-adhered body moves so that it may be taken in by the center part, and it can shape | mold in the "bowl shape" suitable for a solder bump.
Therefore, the present invention provides a method for manufacturing a microbump that can form an adherend formed by a sputtering method into a shape suitable as a bump.

本発明に係るマイクロバンプの製造方法にて用いる、レジスト構造体の製造方法の一例を示す断面図。Sectional drawing which shows an example of the manufacturing method of the resist structure used with the manufacturing method of the microbump which concerns on this invention. 本発明に係るマイクロバンプの製造方法の一例を示す断面図。Sectional drawing which shows an example of the manufacturing method of the microbump which concerns on this invention. 本発明により作製されたレジスト構造体の一例を示す断面SEM写真。The cross-sectional SEM photograph which shows an example of the resist structure produced by this invention. 本発明により作製されたレジスト構造体の他の一例を示す断面SEM写真。The cross-sectional SEM photograph which shows another example of the resist structure produced by this invention. 本発明により作製されたマイクロバンプの一例を示す断面SEM写真。The cross-sectional SEM photograph which shows an example of the microbump produced by this invention. 本発明により作製されたマイクロバンプの他の一例を示す断面SEM写真。The cross-sectional SEM photograph which shows another example of the microbump produced by this invention. 本発明に係る熱処理の温度プロファイルを示すグラフ。The graph which shows the temperature profile of the heat processing which concerns on this invention. 本発明により作製されたマイクロバンプの熱処理前後を示す断面SEM写真。The cross-sectional SEM photograph which shows before and after heat processing of the micro bump produced by this invention. 従来例に係るレジスト構造体の製造方法の一例を示す断面図。Sectional drawing which shows an example of the manufacturing method of the resist structure which concerns on a prior art example. 従来例において作製されたレジスト構造体の一例を示す断面SEM写真。The cross-sectional SEM photograph which shows an example of the resist structure produced in the prior art example. バンプサイズの適用例を説明する断面図。Sectional drawing explaining the application example of bump size. 従来例のレジスト構造体を用いバンプを形成した一例を示す断面SEM写真。The cross-sectional SEM photograph which shows an example which formed the bump using the resist structure of a prior art example. 従来例のレジスト構造体を用いバンプを形成した他の一例を示す断面SEM写真。The cross-sectional SEM photograph which shows another example which formed the bump using the resist structure of a prior art example.

以下では、本発明に係るマイクロバンプの製造方法の一実施形態について、図面に基づいて説明する。   Below, one Embodiment of the manufacturing method of the microbump based on this invention is described based on drawing.

図1は、本発明に係るマイクロバンプの製造方法において用いる、レジスト構造体の製造方法の一例を工程順に示す断面図である。
ここでは、以下に述べる製造方法(工程RA〜RD)によりレジスト構造体を形成する例を紹介するが、本発明はこれに限定されるものではない。
FIG. 1 is a cross-sectional view showing an example of a resist structure manufacturing method used in the microbump manufacturing method according to the present invention in the order of steps.
Here, an example in which a resist structure is formed by the manufacturing method (steps RA to RD) described below is introduced, but the present invention is not limited to this.

<被処理体10>
図1(a)は、レジスト構造体を形成するために用いる被処理体10を表わしている。この被処理体10は、絶縁性の基体11、第一導電部12、絶縁部13、及び、絶縁部13の内部に配され、前記第一導電部12と電気的に接する第二導電部14、を含んで構成されている。第二導電部14の上面は、第一導電部12の上面と面一を成しており、第二導電部14の上面と第一導電部12の上面は何れも、露呈された状態にある。
<Processing object 10>
FIG. 1A shows an object to be processed 10 used for forming a resist structure. The object to be processed 10 is disposed inside the insulating base 11, the first conductive portion 12, the insulating portion 13, and the insulating portion 13, and the second conductive portion 14 that is in electrical contact with the first conductive portion 12. , Including. The upper surface of the second conductive portion 14 is flush with the upper surface of the first conductive portion 12, and the upper surface of the second conductive portion 14 and the upper surface of the first conductive portion 12 are both exposed. .

<第一レジストからなる厚膜Aを形成するステップRA>
図1(b)〜図1(d)は、第一レジストからなる厚膜Aを形成するステップRAを示している。本発明における第一レジストからなる厚膜Aは、全膜厚を一回に形成するのではなく、多数回に分けて積層形成する手法により積層する。
<Step RA for Forming Thick Film A of First Resist>
FIG. 1B to FIG. 1D show step RA for forming the thick film A made of the first resist. The thick film A made of the first resist in the present invention is not formed at a time, but is laminated by a technique in which the film is divided into many times.

前記厚膜Aを形成するステップRAは、前記被処理体上に第一レジスト層をスピン塗布法により成膜する工程A1[図1(b)]と、前記工程A1により形成された前記第一レジスト層を焼成する工程A2[図1(c)]とを備え、前記工程A1と前記工程A2を繰り返すことにより、前記厚膜Aを所定の厚さ[図1(d)]とする。
第一レジストとしては、アルカリ性現像液によって融解され、かつ感光性を持たないレジストが好適に用いられ、例えば、SF−7シリーズ(日本化薬株式会社製)、LORシリーズ(日本化薬株式会社製)などが挙げられる。
In the step RA for forming the thick film A, the first resist layer formed by the step A1 [FIG. 1 (b)] in which the first resist layer is formed on the object to be processed by the spin coating method and the first step A1. Step A2 [FIG. 1C] for baking the resist layer is provided, and the thick film A is set to a predetermined thickness [FIG. 1D] by repeating Step A1 and Step A2.
As the first resist, a resist which is melted by an alkaline developer and does not have photosensitivity is suitably used. For example, SF-7 series (manufactured by Nippon Kayaku Co., Ltd.), LOR series (manufactured by Nippon Kayaku Co., Ltd.). ) And the like.

図1(b)は、被処理体10の一面、すなわち、絶縁部13、及び、第二導電部14、を被覆するように、第一レジスト層15a(15α)をスピン塗布法(R1は被処理体10の回転を表わす)により成膜する[工程A1]。塗布条件(単位時間あたりの塗布量、回転数R1など)は、適宜調整すればよい。   FIG. 1B shows that the first resist layer 15a (15α) is applied by spin coating (R1 is covered) so as to cover one surface of the object 10 to be processed, that is, the insulating portion 13 and the second conductive portion. The film is formed by [representing rotation of the processing body 10] [step A1]. The application conditions (application amount per unit time, rotation speed R1, etc.) may be adjusted as appropriate.

次いで、図1(c)に示すように、前記工程A1により形成された第一レジスト層15a(15α)を、加熱手段H1を用いて焼成する。これにより、焼成された第一レジスト層15aB(15β)が得られる[工程A2]。焼成条件(処理温度、処理時間など)は、適宜調整すればよい。   Next, as shown in FIG. 1C, the first resist layer 15a (15α) formed in the step A1 is baked using the heating means H1. Thereby, the baked first resist layer 15aB (15β) is obtained [Step A2]. The firing conditions (treatment temperature, treatment time, etc.) may be adjusted as appropriate.

図1(d)は、工程A1と工程A2を複数回、繰り返すことにより、所定の厚さを有する厚膜Aを形成した状態を表わしている。図1(d)には、工程A1と工程A2を3回繰り返した構成例[15aB、15bB、15cB(15β)]を表わしているが、本発明は3回に限定されるものではなく、4回以上でも構わない。また、工程A1で成膜する膜の厚さには特に制限はなく、同じ厚さを繰り返しても良いし、異なる厚さとしても構わない。つまり、繰り返し回数や各膜の厚さは、適宜選択される。
ただし、厚膜Aの全膜厚は、後工程においてミクロンオーダーの空間を形成するために、少なくとも2μm以上、15μm以下とすることが好ましい。
FIG. 1D shows a state in which the thick film A having a predetermined thickness is formed by repeating the steps A1 and A2 a plurality of times. FIG. 1 (d) shows a configuration example [15aB, 15bB, 15cB (15β)] in which the steps A1 and A2 are repeated three times, but the present invention is not limited to three times. It does not matter if it is more than once. Moreover, there is no restriction | limiting in particular in the thickness of the film | membrane formed in process A1, The same thickness may be repeated and you may make it different thickness. That is, the number of repetitions and the thickness of each film are appropriately selected.
However, the total thickness of the thick film A is preferably at least 2 μm and not more than 15 μm in order to form a micron-order space in a subsequent process.

<第二レジストからなる厚膜Bを形成するステップRB>
図1(e)〜図1(g)は、第二レジストからなる厚膜Bを形成するステップRBを示している。本発明における第二レジストからなる厚膜Bは、膜厚に応じて、単膜を一度に積層する手法、及び多数回に分けて積層する手法が用いられる。
<Step RB of Forming Thick Film B of Second Resist>
FIG.1 (e)-FIG.1 (g) have shown step RB which forms the thick film B which consists of a 2nd resist. For the thick film B made of the second resist in the present invention, a method of laminating a single film at a time and a method of laminating in multiple times are used according to the film thickness.

前記厚膜Bを形成するステップRBは、前記厚膜A(15β)上に第二レジスト層をスピン塗布法により成膜する工程B1[図1(e)]と、前記工程B1により形成された前記第二レジスト層を焼成する工程B2[図1(f)]とを備え、前記工程B1と前記工程B2を繰り返すことにより、前記厚膜Bを所定の厚さ[図1(g)]とする。
第二レジストとしては、フォトリソグラフィ処理によりエッチングされるレジストが好適に用いられ、例えば、OFPRシリーズ(東京応化工業株式会社製)、KMPR1000シリーズ(日本化薬株式会社製)、TZNRシリーズ(東京応化工業株式会社製)、SU−8シリーズ(日本化薬株式会社製)、PMERシリーズ(東京応化工業株式会社製)、ZPNシリーズ(日本ゼオン株式会社製)などが挙げられる。
The step RB for forming the thick film B is formed by the step B1 [FIG. 1 (e)] of forming a second resist layer on the thick film A (15β) by the spin coating method and the step B1. Step B2 [FIG. 1 (f)] for firing the second resist layer, and by repeating Step B1 and Step B2, the thick film B has a predetermined thickness [FIG. 1 (g)]. To do.
As the second resist, a resist etched by photolithography is preferably used. For example, OFPR series (manufactured by Tokyo Ohka Kogyo Co., Ltd.), KMPR1000 series (manufactured by Nippon Kayaku Co., Ltd.), TZNR series (Tokyo Ohka Kogyo Co., Ltd.) Co., Ltd.), SU-8 series (Nippon Kayaku Co., Ltd.), PMER series (Tokyo Ohka Kogyo Co., Ltd.), ZPN series (Nihon Zeon Co., Ltd.), and the like.

図1(e)は、厚膜A(15β)の上面を被覆するように、第二レジスト層16a(16α)をスピン塗布法(R2は被処理体10の回転を表わす)により成膜する[工程B1]。塗布条件(単位時間あたりの塗布量、回転数R2など)は、適宜調整すればよい。   In FIG. 1E, the second resist layer 16a (16α) is formed by spin coating (R2 represents the rotation of the workpiece 10) so as to cover the upper surface of the thick film A (15β). Step B1]. Application conditions (application amount per unit time, rotation speed R2, etc.) may be adjusted as appropriate.

次いで、図1(f)に示すように、前記工程B1により形成された第二レジスト層16a(16α)を、加熱手段H2を用いて焼成する。これにより、焼成された第二レジスト層16aB(16β)が得られる[工程B2]。焼成条件(処理温度、処理時間など)は、適宜調整すればよい。   Next, as shown in FIG. 1 (f), the second resist layer 16a (16α) formed in the step B1 is baked using the heating means H2. Thereby, the baked second resist layer 16aB (16β) is obtained [Step B2]. The firing conditions (treatment temperature, treatment time, etc.) may be adjusted as appropriate.

図1(g)は、工程B1と工程B2を複数回、繰り返すことにより、所定の厚さを有する厚膜Bを形成した状態を表わしている。図1(g)には、工程B1と工程B2を2回繰り返した構成例[16aB、16bB(16β)]を表わしているが、本発明は2回に限定されるものではなく、3回以上でも構わない。また、工程B1で成膜する膜の厚さには特に制限はなく、同じ厚さを繰り返しても良いし、異なる厚さとしても構わない。つまり、繰り返し回数や各膜の厚さは、適宜選択される。   FIG. 1G shows a state in which the thick film B having a predetermined thickness is formed by repeating the steps B1 and B2 a plurality of times. FIG. 1G shows a configuration example [16aB, 16bB (16β)] in which the process B1 and the process B2 are repeated twice. However, the present invention is not limited to two times, but three times or more. It doesn't matter. Moreover, there is no restriction | limiting in particular in the thickness of the film | membrane formed at process B1, The same thickness may be repeated and you may make it different thickness. That is, the number of repetitions and the thickness of each film are appropriately selected.

ただし、厚膜Bの全膜厚は、後工程においてミクロンオーダーの空間を形成するために、少なくとも2μm以上、10μm以下とすることが好ましい。
後述する、「フォトリソ法を用いて前記厚膜Bに第二空間を形成するステップRC」において、第二空間を作製し易い程度の膜厚が、厚膜Bの全膜厚には求められる。
However, the total thickness of the thick film B is preferably at least 2 μm and not more than 10 μm in order to form a micron-order space in a subsequent process.
In the “step RC for forming the second space in the thick film B using the photolithography method”, which will be described later, a film thickness that is easy to produce the second space is required for the total thickness of the thick film B.

<厚膜Bに第二空間を形成するステップRC>
図1(h)は、フォトリソ法を用いて前記厚膜B(16β)に対して、該厚膜Bを貫通し、かつ、前記厚膜A(15β)の上面が露呈するように第二空間16Hを形成する。
フォトリソ法を行う際には、開口部が口径16WのマスクM1を用い、この開口部を通して、厚膜B(16β)に対して波長hν(λ)の光を照射することにより、第二空間16Hが形成される。図1(h)において、符号16HSは第二空間16Hを規定する、厚膜B(16β)の内側面であり、符号16HBは、第二空間16Hを規定する、厚膜A(15β)の露呈した上面である。
<Step RC Forming Second Space in Thick Film B>
FIG. 1 (h) shows the second space so that the thick film B (16β) is penetrated through the thick film B and the upper surface of the thick film A (15β) is exposed using the photolithography method. 16H is formed.
When performing the photolithography method, the second space 16H is formed by irradiating the thick film B (16β) with light of the wavelength hν (λ) through the opening using a mask M1 having an aperture of 16W. Is formed. In FIG. 1 (h), reference numeral 16HS is the inner surface of the thick film B (16β) that defines the second space 16H, and reference numeral 16HB is the exposure of the thick film A (15β) that defines the second space 16H. This is the top surface.

その場合、次工程で形成される第一空間15Hと前記第二空間16Hの重なり方向から見て、第一空間15Hの占有領域SAが、第二空間16Hの占有領域SBより広く、かつ、前記占有領域SAの中に前記占有領域SBが含まれるように、前記厚膜B(16β)に対する前記フォトリソが行われる。これにより、次工程において、前記厚膜A(15β)に対して第一空間15Hを形成する際のマスクの開口部として機能する、第二空間16Hを形成することができる。   In that case, the occupied area SA of the first space 15H is wider than the occupied area SB of the second space 16H when viewed from the overlapping direction of the first space 15H and the second space 16H formed in the next step, and The photolithography is performed on the thick film B (16β) so that the occupied area SB is included in the occupied area SA. Thereby, in the next step, it is possible to form the second space 16H that functions as an opening of the mask when forming the first space 15H with respect to the thick film A (15β).

<厚膜Aに第一空間を形成するステップRD>
図1(i)は、ウェットエッチング法を用いて前記厚膜A(15β)に対して、該厚膜Aを貫通し、かつ、前記被処理体10の上面(13、14)が露呈するように第一空間15Hを形成する。
<Step RD for Forming First Space in Thick Film A>
In FIG. 1 (i), the thick film A (15β) is penetrated through the thick film A (15β) by using a wet etching method, and the upper surfaces (13, 14) of the object to be processed 10 are exposed. The first space 15H is formed.

ウェットエッチング法を行う際には、薬液の温度などを制御する因子(ガスの種類や圧力、被処理体の温度など)を適宜選択することにより、前記第一空間15Hと前記第二空間16Hの重なり方向から見て、前記第一空間15Hの占有領域SAが、前記第二空間16Hの占有領域SBより広くなるように、前記第一空間15Hを形成する。図1(i)において、符号15HSは、第一空間15Hを規定する、厚膜A(15β)の内側面である。符号15HBは、第一空間15Hを規定する、被処理体10(絶縁部13、第二導電部14)の露呈した上面である。符号15HTは、前記第一空間15Hと前記第二空間16Hの重なり方向から見て、屋根状に延びる部位である。   When performing the wet etching method, by appropriately selecting factors (such as the type and pressure of the gas and the temperature of the object to be processed) that control the temperature of the chemical solution, the first space 15H and the second space 16H The first space 15H is formed so that the occupied area SA of the first space 15H is wider than the occupied area SB of the second space 16H when viewed from the overlapping direction. In FIG. 1I, reference numeral 15HS denotes an inner surface of the thick film A (15β) that defines the first space 15H. Reference numeral 15HB is an exposed upper surface of the target object 10 (insulating portion 13 and second conductive portion 14) that defines the first space 15H. Reference numeral 15HT denotes a portion extending like a roof when viewed from the overlapping direction of the first space 15H and the second space 16H.

ステップRDにおいては、第一空間15Hの底面15HBに、被処理体10の上面(絶縁部13、第二導電部14)が露呈するように、前記第一空間15Hを形成することが重要である。これにより、後の工程において、スパッタ法を用いて形成される、はんだバンプが確実に、第二導電部14と電気的に接続された構成とすることができる。   In step RD, it is important to form the first space 15H so that the upper surface (insulating portion 13 and second conductive portion 14) of the workpiece 10 is exposed on the bottom surface 15HB of the first space 15H. . Thereby, it can be set as the structure by which the solder bump formed using a sputtering method was electrically connected with the 2nd electroconductive part 14 reliably in the subsequent process.

また、図1(i)に示した、各層を断面視する方向において、「(第二導電部14の幅)<(第二空間16Hの開口径16W)<(第一空間15Hの開口径15W)」という関係式を満たすように、屋根状に延びる部位15HTの寸法を調整することも重要である。これにより、後の工程において、スパッタ法を用い、はんだバンプを形成した場合、前記はんだバンプが第二導電部14を覆うとともに、はんだバンプの大きさ(直径、高さ)を制御して設けることが可能となる。   Further, in the direction of cross-sectional view of each layer shown in FIG. 1 (i), “(width of second conductive portion 14) <(opening diameter 16W of second space 16H) <(opening diameter 15W of first space 15H). It is also important to adjust the dimension of the portion 15HT extending like a roof so as to satisfy the relational expression " Thereby, in a later step, when the solder bump is formed by using the sputtering method, the solder bump covers the second conductive portion 14 and is provided by controlling the size (diameter, height) of the solder bump. Is possible.

<レジスト構造体>
図3および図4は何れも、上述した工程RA〜RDにより作製されたレジスト構造体を示す断面SEM写真である。図3は、厚膜Aに形成した第一空間15Hの幅(内径)が30μm、厚膜Bに形成した第二空間16Hの幅(内径)が20μmとした、レジスト構造体であり、厚膜Aと厚膜Bの合計膜厚は12μmである。図4は、厚膜Aに形成した第一空間15Hの幅(内径)が60μm、厚膜Bに形成した第二空間16Hの幅(内径)が50μmとした、レジスト構造体であり、厚膜Aと厚膜Bの合計膜厚は12μmである。
<Resist structure>
3 and 4 are cross-sectional SEM photographs showing the resist structure produced by the above-described steps RA to RD. FIG. 3 shows a resist structure in which the width (inner diameter) of the first space 15H formed in the thick film A is 30 μm and the width (inner diameter) of the second space 16H formed in the thick film B is 20 μm. The total film thickness of A and thick film B is 12 μm. FIG. 4 shows a resist structure in which the width (inner diameter) of the first space 15H formed in the thick film A is 60 μm and the width (inner diameter) of the second space 16H formed in the thick film B is 50 μm. The total film thickness of A and thick film B is 12 μm.

本発明に係るマイクロバンプの製造方法は、このように準備したレジスト構造体[図1(i)]を用いて、以下に説明する工程X〜工程Zを順に行う。
図2(j)に示すように、被処理体10の一面上に配され、所定の開口部とミクロンオーダーの高さを有する内部空間とを備えたレジスト構造体を、マスクとして用いる。これにより、該内部空間に面した前記被処理体の一面の特定領域に、マイクロバンプをスパッタ法により製造する。
The microbump manufacturing method according to the present invention sequentially performs steps X to Z described below using the resist structure [FIG. 1 (i)] prepared in this way.
As shown in FIG. 2 (j), a resist structure provided on one surface of the object to be processed 10 and having a predetermined opening and an internal space having a micron-order height is used as a mask. Thereby, micro bumps are manufactured by a sputtering method in a specific region on one surface of the object to be processed facing the internal space.

<工程X>
工程Xは、前記開口部を通過したスパッタ粒子SPを、第二導電部14を含み絶縁部13の特定領域を覆うように堆積させることによって、所望の被着体(Adherend)20A(20)を形成する[図2(j)]。
<Process X>
Step X deposits the sputtered particles SP that have passed through the opening so as to cover a specific region of the insulating portion 13 including the second conductive portion 14, thereby forming a desired adherend 20 </ b> A (20). Form [FIG. 2 (j)].

レジスト構造体Rが、厚膜A(15β)と厚膜B(16β)から構成され、かつ、所定の開口部15W、16Wとミクロンオーダーの高さ(15βの厚さに相当)を有する内部空間15Hを備えているので、所望の被着体(Adherend)20A(20)の中央部における厚さは、ミクロンオーダーとすることができる。ただし、上記の被着体(Adherend)20A(20)は、その周縁部が、絶縁部13から離れて捲り上がった形状となる傾向が生じることが判明した。   An internal space in which the resist structure R is composed of a thick film A (15β) and a thick film B (16β) and has predetermined openings 15W and 16W and a micron-order height (corresponding to a thickness of 15β). 15H is provided, the thickness at the center of the desired adherend 20A (20) can be on the order of microns. However, it has been found that the above-mentioned adherend (Adherend) 20A (20) tends to have a shape in which the peripheral edge rises away from the insulating portion 13.

そこで、次の工程Yでは、前記レジスト構造体Rを除去し、被処理体10の一面上に前記被着体20A(20)を残すために、レジスト構造体R[厚膜A(15β)と厚膜B(16β)]を全て取り除くことが可能な、所望のエッチング液に試料1J(1)を浸漬する。
これにより、被処理体10の一面上に被着体20A(20)が残された試料1K(1)を得る[図2(k)]。
Therefore, in the next step Y, in order to remove the resist structure R and leave the adherend 20A (20) on one surface of the object to be processed 10, the resist structure R [thick film A (15β) and The sample 1J (1) is immersed in a desired etching solution capable of removing all of the thick film B (16β)].
As a result, a sample 1K (1) is obtained in which the adherend 20A (20) remains on one surface of the object 10 [FIG. 2 (k)].

次いで、被処理体10の一面上において、被着体20A(20)の全体が露呈した状態にある試料1L(1)に対して、たとえば180℃〜340℃の温度において、熱処理を施す[図2(l)]。この熱処理により、被着体20A(20)はその周囲から満遍なく熱が加わる状況となる。   Next, heat treatment is performed on the sample 1L (1) in which the entire adherend 20A (20) is exposed on one surface of the object 10 at a temperature of, for example, 180 ° C. to 340 ° C. [FIG. 2 (l)]. By this heat treatment, the adherend 20A (20) is uniformly heated from its surroundings.

上述した熱処理を行うことにより、被着体20B(20)の外形(特に周縁部)における異常形状をなす部位が、中央部に取り込まれるように移動し、はんだバンプに好適な「お饅頭状」の外形を有する被着体20C(20)に成形することできる[図2(m)]。   By performing the heat treatment described above, the abnormally shaped portion of the outer shape (particularly the peripheral portion) of the adherend 20B (20) moves so as to be taken into the central portion, and is suitable for solder bumps. It can be formed into an adherend 20C (20) having the outer shape [FIG. 2 (m)].

このような熱処理を行う際には、被着体20B(20)が置かれる雰囲気Gを、大気フラックス(通常の大気雰囲気)、窒素、あるいは、ギ酸(HCOOH)から構成することが好ましい。特に、ギ酸からなる雰囲気Gとした場合には、はんだバンプに好適な「お饅頭状」の外形を有する被着体20C(20)が、レジスト開口部、及び、熱処理の温度や時間などの諸条件に関して、広範囲な条件設定において安定して形成できるので、より好ましい。   When performing such heat treatment, the atmosphere G in which the adherend 20B (20) is placed is preferably composed of air flux (normal air atmosphere), nitrogen, or formic acid (HCOOH). In particular, when the atmosphere G is made of formic acid, the adherend 20C (20) having a “bowl-like” shape suitable for solder bumps has various characteristics such as resist opening and heat treatment temperature and time. Regarding conditions, it is more preferable because it can be stably formed in a wide range of condition settings.

図5は、本発明により作製されたマイクロバンプの一例を示す断面SEM写真であり、スパッタ成膜する際のレジスト開口径、及び、熱処理を行う際の雰囲気、を変更して作製したバンプ形状を示す。その際、レジスト開口径は10、20、30[μm]の3水準について、雰囲気は大気フラックス、窒素、ギ酸の3種類について実験した。   FIG. 5 is a cross-sectional SEM photograph showing an example of a microbump produced according to the present invention, and shows the bump shape produced by changing the resist opening diameter during sputtering film formation and the atmosphere during heat treatment. Show. At that time, the resist opening diameter was tested for three levels of 10, 20, and 30 [μm], and the atmosphere was tested for three types of atmospheric flux, nitrogen, and formic acid.

各写真の左上に示したマークは、以下の内容を示している。
○印:断面写真において両端とも、バンプに好適な「お饅頭状」の外形を有する。
△印:断面写真において片端は、バンプに好適な「お饅頭状」の外形を有するが、もう
一方の片端は、周縁部に異常形状をなす部位が残存する。
×印:断面写真において両端とも、周縁部に異常形状をなす部位が残存する。
The mark shown at the upper left of each photo shows the following contents.
○: Both ends of the cross-sectional photograph have a “bowl-like” outer shape suitable for bumps.
Δ: In the cross-sectional photograph, one end has a “bowl-like” outer shape suitable for bumps, but the other end has a portion having an abnormal shape in the peripheral portion.
X mark: The site | part which makes an abnormal shape remains in a peripheral part with both ends in a cross-sectional photograph.

大気フラックスからなる雰囲気では、レジスト開口径が20[μm]の場合のみ、はんだバンプに好適な「お饅頭状」の外形を有する被着体20C(20)が得られた(○印)。レジスト開口径を10、30[μm]とした場合は、周縁部に異常形状をなす部位が残存した(△印、×印)。この結果から、雰囲気として大気フラックスを用いた場合には、はんだバンプに好適な「お饅頭状」の外形を形成することは可能であるが、これ実現するレジスト開口径の解は、20[μm]前後の狭い範囲にあると思われる。   In an atmosphere composed of atmospheric flux, an adherend 20C (20) having a “bowl-like” outer shape suitable for solder bumps was obtained only when the resist opening diameter was 20 [μm] (marked with a circle). When the resist opening diameter was set to 10, 30 [μm], a portion having an abnormal shape remained in the peripheral portion (Δ mark, X mark). From this result, when atmospheric flux is used as the atmosphere, it is possible to form a “bowl-like” outer shape suitable for solder bumps, but the solution of the resist opening diameter to be realized is 20 [μm It seems to be in a narrow range before and after.

窒素(N)からなる雰囲気では、調査したレジスト開口径の範囲(10〜30[μm])においては、はんだバンプに好適な「お饅頭状」の外形を有する被着体20C(20)を得ることはできなかった(×印〜△印)。どの条件においても、周縁部に異常形状をなす部位が残存した。 In an atmosphere composed of nitrogen (N 2 ), the adherend 20C (20) having a “bowl-like” outer shape suitable for a solder bump is used in the investigated resist opening diameter range (10 to 30 μm). It was not possible to obtain (× mark to Δ mark). Under any condition, a portion having an abnormal shape remained in the peripheral portion.

ギ酸(HCOOH)からなる雰囲気では、調査したレジスト開口径の範囲(10〜30[μm])においても、はんだバンプに好適な「お饅頭状」の外形を有する被着体20C(20)を得られた(○印)。雰囲気をギ酸(HCOOH)とすることにより、広範囲なレジスト開口径において、はんだバンプに好適な外形の被着体20C(20)が安定に製造することが可能である。   In an atmosphere composed of formic acid (HCOOH), an adherend 20C (20) having a “bowl-like” shape suitable for solder bumps is obtained even in the investigated resist opening diameter range (10 to 30 [μm]). (○ mark). By using formic acid (HCOOH) as the atmosphere, it is possible to stably manufacture the adherend 20C (20) having an outer shape suitable for solder bumps in a wide range of resist opening diameters.

以上の結果より、最も好ましい雰囲気は、ギ酸であることが確認された。諸条件を詰めることにより、大気フラックスも利用可能である。   From the above results, it was confirmed that the most preferable atmosphere was formic acid. Air fluxes can also be used by narrowing down the conditions.

図6は、本発明により作製されたマイクロバンプの他の一例を示す断面SEM写真であり、熱処理条件(予備加熱の温度と時間、本加熱の温度と時間)依存性を調べた結果である。ここで、熱処理条件における予備加熱と本加熱は、たとえば、図7に示す温度プロファイルで定義される。図7に示すとおり、予備加熱温度に比べて、本加熱温度を高く設定する。また、予備加熱と本加熱の時間は、所望の温度を一定に保持した時間を意味する。   FIG. 6 is a cross-sectional SEM photograph showing another example of the micro-bump manufactured according to the present invention, which is a result of examining dependence on heat treatment conditions (temperature and time of preheating, temperature and time of main heating). Here, the preliminary heating and the main heating under the heat treatment conditions are defined by, for example, a temperature profile shown in FIG. As shown in FIG. 7, the main heating temperature is set higher than the preheating temperature. Moreover, the time of preheating and this heating means the time which kept desired temperature constant.

図6において、Aグループは、周縁部に異常形状をなす部位が残存した。Bグループは、はんだバンプに好適な「お饅頭状」の外形を有する被着体20C(20)を得られた。Cグループは、周縁部においては、はんだバンプに好適な「お饅頭状」の外形を有するものの、中央部がバンプとしては好ましくない凹形状となった。   In FIG. 6, in the A group, a part having an abnormal shape remained in the peripheral portion. Group B was able to obtain adherend 20C (20) having a “bowl-shaped” shape suitable for solder bumps. The C group has a “bowl-like” outer shape suitable for solder bumps at the peripheral portion, but the central portion has a concave shape that is not preferable as a bump.

以上の結果より、Bグループ、すなわち、「予備加熱の温度が180℃で時間が180〜360secであり、かつ、本加熱の温度が280℃で時間が100〜140sec」という条件設定が、好ましいことが分かった。さらに、同様の処理時間で予備加熱の温度を160〜200℃、本加熱の温度を230〜300℃として追試したところ、Bグループと同様のはんだバンプに好適な「お饅頭状」の外形を有する被着体20C(20)を得られた。本発明は、はんだバンプに好適な「お饅頭状」の外形を有する被着体20C(20)の安定した製造に寄与する。   From the above results, it is preferable that the group B, that is, “the preheating temperature is 180 ° C. and the time is 180 to 360 seconds and the main heating temperature is 280 ° C. and the time is 100 to 140 seconds” is preferable. I understood. Further, when the preheating temperature was set to 160 to 200 ° C. and the main heating temperature was set to 230 to 300 ° C. in the same processing time, the “bowl-like” outer shape suitable for the solder bump similar to the B group was obtained. An adherend 20C (20) was obtained. The present invention contributes to stable production of the adherend 20C (20) having a “bowl-like” outer shape suitable for solder bumps.

図8は、本発明により作製されたマイクロバンプの熱処理前後を示す断面SEM写真である。このように、断面SEM写真から、本発明における熱処理の作用・効果を確認することができる。すなわち、
本発明によれば、ミクロンオーダーの厚さを有する所望の被着体(Adherend)20A(20)を形成した際に、たとえ被着体の外形(特に周縁部)における異常形状をなす部位が存在しても、本発明に係る熱処理を施すことにより、その周縁部の異常形状は被着体の中央部に取り込まれるように移動し、はんだバンプに好適な「お饅頭状」に成形すること可能であることが、断面SEM写真の観察によって確認することができる。
FIG. 8 is a cross-sectional SEM photograph showing before and after the heat treatment of the microbump produced according to the present invention. Thus, the action and effect of the heat treatment in the present invention can be confirmed from the cross-sectional SEM photograph. That is,
According to the present invention, when a desired adherend (Adherend) 20A (20) having a thickness on the order of microns is formed, there exists a portion that forms an abnormal shape in the outer shape (particularly the peripheral portion) of the adherend. Even so, by applying the heat treatment according to the present invention, the abnormal shape of the peripheral edge moves so as to be taken into the center of the adherend, and can be formed into a “bowl shape” suitable for solder bumps. It can be confirmed by observation of a cross-sectional SEM photograph.

したがって、本発明に係るマイクロバンプの製造方法は、ミクロンオーダーの高さを有するマイクロバンプの量産に寄与する。
以上、本発明のマイクロバンプの製造方法について説明してきたが、本発明はこれに限定されるものではなく、発明の趣旨を逸脱しない範囲で、適宜変更が可能である。
Therefore, the microbump manufacturing method according to the present invention contributes to mass production of microbumps having a height on the order of microns.
The method for manufacturing the microbump of the present invention has been described above, but the present invention is not limited to this, and can be appropriately changed without departing from the spirit of the invention.

本発明は、マイクロバンプの製造方法に広く適用可能である。   The present invention can be widely applied to a method for manufacturing a microbump.

R レジスト構造体、1 試料、10 被処理体、11 基体、12 第一導電部、13 絶縁部、14 第二導電部、15β 厚膜A、15H 第一空間、16β 厚膜B、16H 第二空間、20 被着体。   R resist structure, 1 sample, 10 object, 11 substrate, 12 first conductive part, 13 insulating part, 14 second conductive part, 15β thick film A, 15H first space, 16β thick film B, 16H second Space, 20 adherend.

Claims (1)

被処理体の一面上に配され、所定の開口部とミクロンオーダーの高さを有する内部空間とを備えたレジスト構造体を、マスクとして用い、該内部空間に面した前記被処理体の一面の特定領域に、マイクロバンプをスパッタ法により製造する方法であって、
前記開口部を通過したスパッタ粒子を前記特定領域に堆積させて、所望の被着体を形成する工程Xと、
前記レジスト構造体を除去し、前記被処理体の一面上に前記被着体を残す工程Yと、
前記被着体に対して熱処理を施す工程Zと、を含み、
前記工程Zの熱処理はギ酸(HCOOH)雰囲気の中で行われ、かつ、
前記工程Zの熱処理は、予備加熱の時間帯と、該予備加熱より高温条件とされた本加熱の時間帯と、が順に設定されており、
前記予備加熱は、温度が160℃〜200℃、時間が280〜360秒であり、
前記本加熱は、温度が230〜300℃、時間が100〜140秒である、
ことを特徴とするマイクロバンプの製造方法。
A resist structure provided on one surface of the object to be processed and having a predetermined opening and an internal space having a micron-order height is used as a mask, and the surface of the object to be processed facing the internal space A method of manufacturing micro bumps in a specific area by sputtering,
A step X of depositing sputtered particles that have passed through the opening in the specific region to form a desired adherend;
Removing the resist structure and leaving the adherend on one surface of the object to be processed; and
See containing and a step Z performing heat treatment on the adherend,
The heat treatment in step Z is performed in a formic acid (HCOOH) atmosphere, and
In the heat treatment in the step Z, a preheating time zone and a main heating time zone set to a higher temperature condition than the preheating are set in order,
In the preheating, the temperature is 160 ° C. to 200 ° C., the time is 280 to 360 seconds,
The main heating has a temperature of 230 to 300 ° C. and a time of 100 to 140 seconds.
A method for producing a microbump characterized by the above.
JP2015002293A 2015-01-08 2015-01-08 Micro bump manufacturing method Active JP6414779B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2015002293A JP6414779B2 (en) 2015-01-08 2015-01-08 Micro bump manufacturing method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2015002293A JP6414779B2 (en) 2015-01-08 2015-01-08 Micro bump manufacturing method

Publications (2)

Publication Number Publication Date
JP2016127235A JP2016127235A (en) 2016-07-11
JP6414779B2 true JP6414779B2 (en) 2018-10-31

Family

ID=56359767

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2015002293A Active JP6414779B2 (en) 2015-01-08 2015-01-08 Micro bump manufacturing method

Country Status (1)

Country Link
JP (1) JP6414779B2 (en)

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0831836A (en) * 1994-07-18 1996-02-02 Sony Corp Metal layer forming method
JP3409569B2 (en) * 1996-03-21 2003-05-26 ソニー株式会社 Method of forming solder ball bump
JP5262045B2 (en) * 2007-09-27 2013-08-14 富士通セミコンダクター株式会社 Electrode forming method and semiconductor device manufacturing method
JP2009164524A (en) * 2008-01-10 2009-07-23 Fujitsu Microelectronics Ltd Method for forming electrode

Also Published As

Publication number Publication date
JP2016127235A (en) 2016-07-11

Similar Documents

Publication Publication Date Title
JP5289830B2 (en) Semiconductor device
US8334202B2 (en) Device fabricated using an electroplating process
JP5102726B2 (en) Manufacturing method of semiconductor device
US10269747B2 (en) Semiconductor devices, methods of manufacture thereof, and packaged semiconductor devices
TWI450346B (en) Methods for forming a through via
JP2008053568A (en) Semiconductor device and method for manufacturing the same
JP2011512643A (en) Method of making electrical interconnects and devices made by the method
JPH05335313A (en) Manufacture of indium bump
TWI823994B (en) Semiconductor device structure and method for forming the same
US9673064B2 (en) Interposer with lattice construction and embedded conductive metal structures
US9431359B2 (en) Coaxial solder bump support structure
JP2011077475A (en) Contact forming method and method for manufacturing semiconductor device
US9263408B2 (en) Method for producing microbumps on a semiconductor component
US9003654B2 (en) Method for metalizing blind vias
JP6414779B2 (en) Micro bump manufacturing method
TWI677057B (en) Methods of forming integrated circuit structure for joining wafers and resulting structure
US10332850B2 (en) Method for producing contact areas on a semiconductor substrate
CN106328603A (en) Package structures and method of forming the same
US9401339B2 (en) Wafer level packages having non-wettable solder collars and methods for the fabrication thereof
JP6448027B2 (en) Method for manufacturing resist structure
JP2006294891A (en) Method of manufacturing electronic part
US20120098144A1 (en) Vertical electrode structure using trench and method for fabricating the vertical electrode structure
JP6005853B2 (en) SEMICONDUCTOR STRUCTURE AND METHOD FOR FORMING SEMICONDUCTOR STRUCTURE
KR101232889B1 (en) A semiconductor substrate having through via and a method of manufacturing thereof
TW201001578A (en) Method of applying a bump to a substrate

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20171109

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20180622

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20180703

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20180801

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20180904

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20180921

R150 Certificate of patent or registration of utility model

Ref document number: 6414779

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250