JP6413077B2 - Host device, slave device, interface semiconductor device, and removable system - Google Patents

Host device, slave device, interface semiconductor device, and removable system Download PDF

Info

Publication number
JP6413077B2
JP6413077B2 JP2014208656A JP2014208656A JP6413077B2 JP 6413077 B2 JP6413077 B2 JP 6413077B2 JP 2014208656 A JP2014208656 A JP 2014208656A JP 2014208656 A JP2014208656 A JP 2014208656A JP 6413077 B2 JP6413077 B2 JP 6413077B2
Authority
JP
Japan
Prior art keywords
slave device
host device
response
power supply
command
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2014208656A
Other languages
Japanese (ja)
Other versions
JP2016081099A (en
Inventor
小野 正
正 小野
足立 達也
達也 足立
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Intellectual Property Management Co Ltd
Original Assignee
Panasonic Intellectual Property Management Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Panasonic Intellectual Property Management Co Ltd filed Critical Panasonic Intellectual Property Management Co Ltd
Priority to JP2014208656A priority Critical patent/JP6413077B2/en
Publication of JP2016081099A publication Critical patent/JP2016081099A/en
Application granted granted Critical
Publication of JP6413077B2 publication Critical patent/JP6413077B2/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Description

本開示は、ホスト装置、スレーブ装置、インターフェイス半導体装置及びリムーバブルシステムに関する。   The present disclosure relates to a host device, a slave device, an interface semiconductor device, and a removable system.

近年、フラッシュメモリ等の大容量の不揮発性記憶素子を備え、高速でのデータ処理が可能な、例えばカード形状のSDカード、メモリースティックといったスレーブ装置が市場に普及しており、このようなスレーブ装置は、スレーブ装置を使用可能なホスト装置である、パーソナルコンピュータ、スマートフォン、デジタルカメラ、オーディオプレーヤ及びカーナビゲーションシステム等において、利用されている。   In recent years, slave devices such as a card-shaped SD card and a memory stick, which have a large-capacity nonvolatile memory element such as a flash memory and can process data at high speed, have spread in the market. It is used in personal computers, smartphones, digital cameras, audio players, car navigation systems, and the like, which are host devices that can use slave devices.

例えば、特許文献1は、ホスト装置及びスレーブ装置を使用した通信システムにおいて、複数のインターフェイス電圧から動作電圧を選択する技術を開示している。   For example, Patent Document 1 discloses a technique for selecting an operating voltage from a plurality of interface voltages in a communication system using a host device and a slave device.

国際公開第2009/107400号International Publication No. 2009/107400

ホスト装置及びスレーブ装置を使用した通信システムにおいて、インターフェイス処理速度を向上させるためには、インターフェイス電圧を低減させることが有効である。更に昨今、半導体プロセスの微細化に伴って、より低いインターフェイス電圧に限った半導体装置を導入したいという要望が高まっている。一方、市場で普及している既存のインターフェイスを継続して活用できるようインターフェイスの互換性を保つことが要望されている。   In a communication system using a host device and a slave device, it is effective to reduce the interface voltage in order to improve the interface processing speed. Furthermore, with the recent miniaturization of semiconductor processes, there is an increasing demand for introducing semiconductor devices limited to a lower interface voltage. On the other hand, there is a demand for maintaining interface compatibility so that existing interfaces that are prevalent in the market can be used continuously.

これらを同時に満たそうとした場合、既存のインターフェイスによるホスト装置に対して、既存よりも相対的に低いインターフェイス電圧に対応した新規インターフェイスによるスレーブ装置が誤って装着される可能性がある。同様に、既存よりも相対的に低いインターフェイス電圧に対応した新規インターフェイスによるホスト装置に対して、既存のインターフェイスによるスレーブ装置が誤って装着される可能性がある。そして、新規のインターフェイス側の装置が、既存のインターフェイス側の装置による相対的に高いインターフェイス電圧により破壊されてしまう可能性がある。   When trying to satisfy these simultaneously, there is a possibility that a slave device with a new interface corresponding to an interface voltage relatively lower than that of the existing interface is erroneously attached to a host device with an existing interface. Similarly, a slave device with an existing interface may be erroneously attached to a host device with a new interface corresponding to an interface voltage that is relatively lower than the existing one. Then, there is a possibility that the new interface-side device is destroyed by the relatively high interface voltage of the existing interface-side device.

本開示は、上記課題に鑑みてなされたものであり、インターフェイスの互換性を保つと同時にインターフェイス電圧を低減させたとしても、安全に使用することができるホスト装置、スレーブ装置、インターフェイス半導体装置及びリムーバブルシステムを提供する。   The present disclosure has been made in view of the above-described problems. A host device, a slave device, an interface semiconductor device, and a removable device that can be used safely even when the interface compatibility is reduced and the interface voltage is reduced. Provide a system.

本開示は、第1のインターフェイス電圧に対応した第1のスレーブ装置と、第1のインターフェイス電圧よりも低い第2のインターフェイス電圧に対応した第2のスレーブ装置との両者と機械的に接続可能なインターフェイス部と、インターフェイス部に装着されたスレーブ装置に対して要求信号を通知した後、要求信号に応答してスレーブ装置から通知された応答信号が、第2のスレーブ装置からの応答信号であると判断した場合、第2のインターフェイス電圧による初期化動作を継続する一方、要求信号に応答してスレーブ装置から通知された応答信号が、第2のスレーブ装置からの応答信号ではないと判断した場合、初期化動作を規制する制御部と、を備えたホスト装置である。   The present disclosure can be mechanically connected to both the first slave device corresponding to the first interface voltage and the second slave device corresponding to the second interface voltage lower than the first interface voltage. After notifying the interface unit and the slave device attached to the interface unit of the request signal, the response signal notified from the slave device in response to the request signal is a response signal from the second slave device. If it is determined, while continuing the initialization operation with the second interface voltage, while determining that the response signal notified from the slave device in response to the request signal is not a response signal from the second slave device, And a control unit that regulates the initialization operation.

また、本開示は、第1のインターフェイス電圧に対応した第1のホスト装置と、第1のインターフェイス電圧よりも低い第2のインターフェイス電圧に対応した第2のホスト装置との両者と機械的に接続可能なインターフェイス部と、インターフェイス部に機械的に接続されたホスト装置から供給される電源の電圧を検知し、検知した電圧が第1のインターフェイス電圧に対応する場合は、初期化動作を実施しない一方、検知した電圧が第2のインターフェイス電圧に対応する場合は、初期化動作を実施する、制御部と、を備えたスレーブ装置である。   In addition, the present disclosure is mechanically connected to both the first host device corresponding to the first interface voltage and the second host device corresponding to the second interface voltage lower than the first interface voltage. When the voltage of the power source supplied from the interface unit and the host device mechanically connected to the interface unit is detected and the detected voltage corresponds to the first interface voltage, the initialization operation is not performed. When the detected voltage corresponds to the second interface voltage, the slave device includes a control unit that performs an initialization operation.

また、本開示は、第1のインターフェイス電圧に対応した第1のホスト装置と、第1のインターフェイス電圧よりも低い第2のインターフェイス電圧に対応した第2のホスト装置との両者と機械的に接続可能なインターフェイス部と、インターフェイス部に機械的に接続されたホスト装置から供給される電源の電圧を検知し、検知した電圧が第1のインターフェイス電圧に対応する場合は、第1の初期化動作を実施する一方、検知した電圧が第2のインターフェイス電圧に対応する場合は、第1の初期化動作とは異なる第2の初期化動作を実施する、制御部と、を備えたスレーブ装置である。   In addition, the present disclosure is mechanically connected to both the first host device corresponding to the first interface voltage and the second host device corresponding to the second interface voltage lower than the first interface voltage. If the detected interface voltage and the voltage of the power source supplied from the host device mechanically connected to the interface unit are detected and the detected voltage corresponds to the first interface voltage, the first initialization operation is performed. On the other hand, when the detected voltage corresponds to the second interface voltage, the slave device includes a control unit that performs a second initialization operation different from the first initialization operation.

また、本開示は、第1のインターフェイス電圧に対応した第1のスレーブ装置と、第1のインターフェイス電圧よりも低い第2のインターフェイス電圧に対応した第2のスレーブ装置との両者を機械的に接続可能なインターフェイス回路と、インターフェイス部に装着されたスレーブ装置に対して要求信号を通知した後、要求信号に応答してスレーブ装置から通知された応答信号が、第2のスレーブ装置からの応答信号であると判断した場合、第2のインターフェイス電圧による初期化動作を継続する一方、要求信号に応答してスレーブ装置から通知された応答信号が、第2のスレーブ装置からの応答信号ではないと判断した場合、初期化動作を規制する制御回路と、が形成されたインターフェイス半導体装置である。   In addition, the present disclosure mechanically connects both the first slave device corresponding to the first interface voltage and the second slave device corresponding to the second interface voltage lower than the first interface voltage. After the request signal is notified to the possible interface circuit and the slave device mounted on the interface unit, the response signal notified from the slave device in response to the request signal is the response signal from the second slave device. If it is determined that there is, the initialization operation by the second interface voltage is continued, while it is determined that the response signal notified from the slave device in response to the request signal is not the response signal from the second slave device In this case, the interface semiconductor device is formed with a control circuit that regulates the initialization operation.

また、本開示は、ホスト装置と、当該ホスト装置に着脱自在なスレーブ装置とから形成されるリムーバブルシステムであって、ホスト装置は、第1のインターフェイス電圧に対応した第1のスレーブ装置と、第1のインターフェイス電圧よりも低い第2のインターフェイス電圧に対応した第2のスレーブ装置との両者と機械的に接続可能なインターフェイス部と、インターフェイス部に装着されたスレーブ装置に対して要求信号を通知した後、要求信号に応答してスレーブ装置から通知された応答信号が、第2のスレーブ装置からの応答信号であると判断した場合、第2のインターフェイス電圧による初期化動作を継続する一方、要求信号に応答してスレーブ装置から通知された応答信号が、第2のスレーブ装置からの応答信号ではないと判断した場合、初期化動作を規制する制御部と、を備えた、リムーバブルシステムである。   In addition, the present disclosure is a removable system formed of a host device and a slave device that is detachable from the host device. The host device includes a first slave device corresponding to a first interface voltage, a first slave device, The interface unit which can be mechanically connected to both of the second slave device corresponding to the second interface voltage lower than the interface voltage of 1 and the slave unit attached to the interface unit are notified of the request signal. Thereafter, when it is determined that the response signal notified from the slave device in response to the request signal is a response signal from the second slave device, the initialization operation by the second interface voltage is continued, while the request signal The response signal notified from the slave device in response to is determined not to be the response signal from the second slave device. If it, a control unit for regulating the initialization operation, equipped with a removable system.

本開示は、インターフェイスの互換性を保つと同時にインターフェイス電圧を低減させたとしても、安全に使用することができるホスト装置、スレーブ装置、インターフェイス半導体装置及びリムーバブルシステムを提供できる。   The present disclosure can provide a host device, a slave device, an interface semiconductor device, and a removable system that can be used safely even if the interface voltage is reduced while maintaining interface compatibility.

従来のホスト装置及び、スレーブ装置からなるリムーバブルシステムの構成を示したブロック図Block diagram showing the configuration of a conventional host device and a removable system composed of slave devices 非UHSスレーブ装置、およびUHS−Iスレーブ装置の初期化ルーチンについて説明した図The figure explaining the initialization routine of a non-UHS slave device and a UHS-I slave device I/F条件チェックコマンドおよびレスポンス、初期化コマンドおよびレスポンスの詳細について説明した図Diagram explaining details of I / F condition check command and response, initialization command and response 本発明の実施の形態1にかかる、LVホスト装置及び、LVスレーブ装置からなるリムーバブルシステムの構成を示したブロック図The block diagram which showed the structure of the removable system which consists of LV host apparatus and LV slave apparatus concerning Embodiment 1 of this invention 本発明の実施の形態1にかかる、LVスレーブ装置の初期化ルーチンについて説明した図The figure explaining the initialization routine of the LV slave device according to the first embodiment of the present invention 本発明の実施の形態1にかかる、I/F条件チェックコマンドおよびレスポンス、初期化コマンドおよびレスポンスの詳細について説明した図The figure explaining the detail of I / F condition check command and response, initialization command, and response concerning Embodiment 1 of this invention 本発明の実施の形態2にかかる、LVホスト装置及び、DMスレーブ装置からなるリムーバブルシステムの構成を示したブロック図A block diagram showing a configuration of a removable system comprising an LV host device and a DM slave device according to the second embodiment of the present invention. 本発明の実施の形態3にかかる、ホスト装置及び、DMスレーブ装置からなるリムーバブルシステムの構成を示したブロック図The block diagram which showed the structure of the removable system which consists of a host apparatus and DM slave apparatus concerning Embodiment 3 of this invention. 本発明の実施の形態4にかかる、LVホスト装置及び、UHS−Iスレーブ装置からなるリムーバブルシステムの構成を示したブロック図The block diagram which showed the structure of the removable system which consists of LV host apparatus and UHS-I slave apparatus concerning Embodiment 4 of this invention 本発明の実施の形態4にかかる、UHS−Iスレーブ装置の初期化ルーチンについて説明した図The figure explaining the initialization routine of the UHS-I slave apparatus concerning Embodiment 4 of this invention 本発明の実施の形態5にかかる、LVホスト装置及び、UHS−Iスレーブ装置からなるリムーバブルシステムの構成を示したブロック図The block diagram which showed the structure of the removable system which consists of LV host apparatus and UHS-I slave apparatus concerning Embodiment 5 of this invention 本発明の実施の形態5にかかる、UHS−Iスレーブ装置の初期化ルーチンについて説明した図The figure explaining the initialization routine of the UHS-I slave apparatus concerning Embodiment 5 of this invention 本発明の実施の形態6にかかる、従来のホスト装置及び、LVスレーブ装置からなるリムーバブルシステムの構成を示したブロック図FIG. 7 is a block diagram showing a configuration of a removable system including a conventional host device and an LV slave device according to a sixth embodiment of the present invention. 本発明の実施の形態6にかかる、LVスレーブ装置の初期化ルーチンについて説明した図The figure explaining the initialization routine of the LV slave device according to the sixth embodiment of the present invention I/F条件チェックコマンドおよびレスポンス、初期化コマンドおよびレスポンスについて、他の実施形態について説明した図The figure explaining other embodiment about an I / F condition check command and a response, an initialization command, and a response LVスレーブ装置の初期化ルーチンにおいて、受信したLVチェック領域の値に所定の変換を施して返信する場合について説明した図The figure explaining the case where the value of the received LV check area is subjected to a predetermined conversion and returned in the initialization routine of the LV slave device

以下、適宜図面を参照しながら、実施の形態を詳細に説明する。但し、必要以上に詳細な説明は省略する場合がある。例えば、既によく知られた事項の詳細説明や実質的に同一の構成に対する重複説明を省略する場合がある。これは、以下の説明が不必要に冗長になるのを避け、当業者の理解を容易にするためである。   Hereinafter, embodiments will be described in detail with reference to the drawings as appropriate. However, more detailed description than necessary may be omitted. For example, detailed descriptions of already well-known matters and repeated descriptions for substantially the same configuration may be omitted. This is to avoid the following description from becoming unnecessarily redundant and to facilitate understanding by those skilled in the art.

なお、発明者(ら)は、当業者が本開示を十分に理解するために添付図面および以下の説明を提供するのであって、これらによって特許請求の範囲に記載の主題を限定することを意図するものではない。
[1.本開示にかかるリムーバブルシステムが解決しようとする課題について]
最初に、本開示にかかるリムーバブルシステムが解決しようとする課題について、図1から図3を用いて説明する。
The inventor (s) provides the accompanying drawings and the following description in order for those skilled in the art to fully understand the present disclosure, and is intended to limit the subject matter described in the claims. Not what you want.
[1. Issues to be solved by the removable system according to the present disclosure]
First, problems to be solved by the removable system according to the present disclosure will be described with reference to FIGS. 1 to 3.

[1−1.従来のホスト装置及び、従来のスレーブ装置の構成]
図1は、従来のホスト装置100に抜き差し可能な従来のスレーブ装置120が接続されたリムーバブルシステム10の構成について説明したブロック図である。図1に示すように、ホスト装置100は、電源供給部101、I/F(インターフェイス)信号レギュレータ102、I/F半導体チップ103を備えている。そして、I/F半導体チップ103は、ホスト装置I/F部104、I/F制御部105を備えている。
[1-1. Configuration of Conventional Host Device and Conventional Slave Device]
FIG. 1 is a block diagram illustrating a configuration of a removable system 10 in which a conventional slave device 120 that can be inserted and removed is connected to a conventional host device 100. As shown in FIG. 1, the host device 100 includes a power supply unit 101, an I / F (interface) signal regulator 102, and an I / F semiconductor chip 103. The I / F semiconductor chip 103 includes a host device I / F unit 104 and an I / F control unit 105.

ホスト装置100と、スレーブ装置120とは、機械的に接続される。また、ホスト装置100は、電源ライン110を介して、スレーブ装置120と電気的に接続される。   The host device 100 and the slave device 120 are mechanically connected. The host device 100 is electrically connected to the slave device 120 via the power supply line 110.

スレーブ装置120は、I/F信号レギュレータ121、I/F半導体チップ122、BE(バックエンド)レギュレータ125、バックエンドモジュール126を備えている。バックエンドモジュール126は、フラッシュメモリのような記録媒体や無線通信モジュールのようなデバイスを指す。そして、I/F半導体チップ122は、スレーブ装置I/F部123、I/F制御部124を備えている。   The slave device 120 includes an I / F signal regulator 121, an I / F semiconductor chip 122, a BE (back end) regulator 125, and a back end module 126. The back end module 126 refers to a recording medium such as a flash memory or a device such as a wireless communication module. The I / F semiconductor chip 122 includes a slave device I / F unit 123 and an I / F control unit 124.

ホスト装置I/F部104と、スレーブ装置I/F部123とは、CLK(クロック)ライン111、CMD(コマンド)ライン112、DAT(データ)ライン113を介して、信号通信を行う。   The host device I / F unit 104 and the slave device I / F unit 123 perform signal communication via a CLK (clock) line 111, a CMD (command) line 112, and a DAT (data) line 113.

図2は、従来のホスト装置100およびスレーブ装置120における、電源起動後の初期化ルーチンについて説明した図である。   FIG. 2 is a diagram for explaining an initialization routine after power-on in the conventional host device 100 and slave device 120.

従来のスレーブ装置100には、非UHSスレーブ装置と、UHS−Iスレーブ装置とが存在する。非UHSスレーブ装置とは、CLKライン111、CMDライン112、DATライン113の信号電圧が終始3.3Vの高電圧信号(以下3.3V信号と称する)であるスレーブ装置である。UHS−Iスレーブ装置とは、電源起動直後は3.3V信号を用い、途中で1.8Vの低電圧信号(以下1.8V信号と称する)に切り換えるスレーブ装置である。ホスト装置100は、装着されたスレーブ装置が、非UHSスレーブ装置と、UHS−Iスレーブ装置とのいずれであるかを、UHS−Iサポートフラグにより識別する。なお、非UHSスレーブ装置及び、UHS−Iスレーブ装置に対して、電源ラインを介して供給される電源電圧は、いずれも3.3Vの高電圧電源(以下3.3V電源と称する)である。   The conventional slave device 100 includes a non-UHS slave device and a UHS-I slave device. The non-UHS slave device is a slave device in which the signal voltage of the CLK line 111, the CMD line 112, and the DAT line 113 is a 3.3V high voltage signal (hereinafter referred to as a 3.3V signal). The UHS-I slave device is a slave device that uses a 3.3V signal immediately after power-on and switches to a 1.8V low voltage signal (hereinafter referred to as a 1.8V signal). The host device 100 identifies whether the attached slave device is a non-UHS slave device or a UHS-I slave device based on the UHS-I support flag. Note that the power supply voltage supplied to the non-UHS slave device and the UHS-I slave device via the power supply line is a 3.3V high voltage power supply (hereinafter referred to as 3.3V power supply).

図3は、初期化ルーチンにおけるコマンドとレスポンスの詳細を説明した図である。   FIG. 3 is a diagram illustrating details of commands and responses in the initialization routine.

[1−2.従来のホスト装置及び、スレーブ装置の詳細動作]
以下図1から3を用いて、従来のホスト装置100に従来のスレーブ装置120が装着されたときの動作について説明する。
[1-2. Detailed operation of conventional host device and slave device]
The operation when the conventional slave device 120 is attached to the conventional host device 100 will be described below with reference to FIGS.

電源起動時、ホスト装置100の電源供給部101から、3.3V電源がI/F信号レギュレータ102、および電源ライン110を介してスレーブ装置120に供給される。I/F信号レギュレータ102は、供給された電源の電圧をI/F制御部105の指示により適宜変換して出力する装置である。そして、I/F信号レギュレータ102は、電源起動直後は、3.3V電源をそのままI/F半導体チップ103、およびホスト装置I/F部104に供給する。I/F半導体チップ103は、供給された3.3V電源を、I/F半導体チップ103内に配置されたあらゆるモジュールに供給して、各モジュールが動作可能な状態とする。またホスト装置I/F部104に供給された3.3V電源は、ホスト装置I/F部104から出力されるCLKライン111、CMDライン112、およびDATライン113の3.3V信号の元となる。   At the time of power activation, 3.3 V power is supplied from the power supply unit 101 of the host device 100 to the slave device 120 via the I / F signal regulator 102 and the power line 110. The I / F signal regulator 102 is a device that appropriately converts the voltage of the supplied power supply according to an instruction from the I / F control unit 105 and outputs the converted voltage. Then, the I / F signal regulator 102 supplies 3.3V power as it is to the I / F semiconductor chip 103 and the host device I / F unit 104 immediately after the power is turned on. The I / F semiconductor chip 103 supplies the supplied 3.3V power to all modules arranged in the I / F semiconductor chip 103 so that each module can be operated. The 3.3 V power supplied to the host device I / F unit 104 is the source of the 3.3 V signal on the CLK line 111, the CMD line 112, and the DAT line 113 output from the host device I / F unit 104. .

一方、電源ライン110を介してスレーブ装置120に供給された3.3V電源はI/F信号レギュレータ121、およびBEレギュレータ125に供給される。I/F信号レギュレータ121は、供給された電源の電圧をI/F制御部124の指示により適宜変換して出力する装置であり、ホスト装置100から電源が供給された直後は、入力された電源をそのまま出力して、I/F半導体チップ122、およびスレーブ装置I/F部122に供給する。I/F半導体チップ122は、供給された3.3V電源を、I/F半導体チップ122内に配置されたあらゆるモジュールに供給して、各モジュールが動作可能な状態とする。またスレーブ装置I/F部123に供給された3.3V電源は、スレーブ装置I/F部123から出力されるCMDライン112、およびDATライン113の3.3V信号の元となる。さらに、BEレギュレータ125は、供給された3.3V電源を、バックエンドモジュール126が駆動するのに必要な電圧に変換した上で電源供給する。   On the other hand, the 3.3V power supplied to the slave device 120 via the power supply line 110 is supplied to the I / F signal regulator 121 and the BE regulator 125. The I / F signal regulator 121 is a device that appropriately converts the voltage of the supplied power supply according to an instruction from the I / F control unit 124 and outputs it. Immediately after the power supply from the host device 100 is supplied, the input power supply Is output as is and supplied to the I / F semiconductor chip 122 and the slave device I / F unit 122. The I / F semiconductor chip 122 supplies the supplied 3.3V power source to all modules arranged in the I / F semiconductor chip 122 so that each module can be operated. The 3.3V power supplied to the slave device I / F unit 123 becomes a source of the 3.3V signal of the CMD line 112 and the DAT line 113 output from the slave device I / F unit 123. Further, the BE regulator 125 converts the supplied 3.3V power source into a voltage necessary for driving the back-end module 126 and supplies the power.

ホスト装置100のホスト装置I/F部104は、CLKライン111、CMDライン112、及び4本のDATライン113によりスレーブ装置120のスレーブ装置I/F部123と接続されている。CLKライン111上では、シングルエンド方式のクロック信号がホスト装置100からスレーブ装置120へ伝送される。CMDライン112は、ホスト装置100がスレーブ装置120を制御するためのコマンド、および各コマンドに対応するレスポンスがシングルエンド方式により伝送される。基本的にコマンドはホスト装置100がスレーブ装置120に送信し、レスポンスは、スレーブ装置120がホスト装置100に送信する。そのため、CMDライン112は双方向通信である。   The host device I / F unit 104 of the host device 100 is connected to the slave device I / F unit 123 of the slave device 120 through the CLK line 111, the CMD line 112, and the four DAT lines 113. On the CLK line 111, a single-ended clock signal is transmitted from the host device 100 to the slave device 120. A command for the host device 100 to control the slave device 120 and a response corresponding to each command are transmitted to the CMD line 112 by a single end method. Basically, the host device 100 transmits a command to the slave device 120, and the response is transmitted from the slave device 120 to the host device 100. Therefore, the CMD line 112 is bidirectional communication.

一方、DATライン113は主として静止画やテキストなどのデータコンテンツを高速に伝送する信号線であり、4本の信号線より成り立っている。信号線の構成はCMDライン112と同様である。   On the other hand, the DAT line 113 is a signal line that mainly transmits data contents such as still images and texts at high speed, and is composed of four signal lines. The configuration of the signal line is the same as that of the CMD line 112.

電源起動後、ホスト装置I/F部104は、I/F信号レギュレータ102から供給される3.3V(高電圧)電源により、3.3V信号のシングルエンド方式のクロックを生成し、このクロックをスレーブ装置I/F部122に供給する。また、CMDライン112、DATライン113の信号方向の初期状態は、いずれもホスト装置100からスレーブ装置120への方向となっている。すなわち、初期状態において、ホスト装置I/F部104側の端子は出力状態であり、スレーブ装置I/F部123側の端子は入力状態、すなわち解放(ハイインピーダンス)状態である。図示していないが、CMDライン112、DATライン113の各信号線は、それぞれプルアップ抵抗を介してI/F信号レギュレータ102の出力に接続されているので、出力状態のホスト装置I/F部104の端子が、ローレベル(0)、ハイレベル(1)いずれにもドライブされていない場合は、3.3V電源によるハイレベル(1)に遷移する。   After power-on, the host device I / F unit 104 generates a 3.3 V signal single-ended clock from the 3.3 V (high voltage) power source supplied from the I / F signal regulator 102, and generates this clock. The data is supplied to the slave device I / F unit 122. The initial state of the signal direction of the CMD line 112 and the DAT line 113 is in the direction from the host device 100 to the slave device 120. That is, in the initial state, the terminal on the host device I / F unit 104 side is in the output state, and the terminal on the slave device I / F unit 123 side is in the input state, that is, the release (high impedance) state. Although not shown, each signal line of the CMD line 112 and the DAT line 113 is connected to the output of the I / F signal regulator 102 via a pull-up resistor, so that the host device I / F unit in the output state When the terminal 104 is not driven to the low level (0) or the high level (1), the terminal transits to the high level (1) by the 3.3V power supply.

電源起動完了後、ホスト装置100は、装着されたスレーブ装置120の特性確認および初期化を行う初期化ルーチンに入る。ホスト装置I/F部104は、最初に装着されたスレーブ装置のI/F条件(例えば対応電源電圧など)をチェックするためのコマンドであるI/F条件チェックコマンド201aをI/F制御部105で生成し、CMDライン112を介してスレーブ装置I/F部123に送信する。上述のI/F条件チェックコマンド201aには、図3に示すようにReserved領域が含まれ、I/F制御部105は上記にすべて0の値を設定する。   After completing the power activation, the host device 100 enters an initialization routine for confirming and initializing the characteristics of the attached slave device 120. The host device I / F unit 104 sends an I / F condition check command 201a, which is a command for checking the I / F condition (for example, the corresponding power supply voltage) of the slave device that is initially mounted, to the I / F control unit 105. And transmitted to the slave device I / F unit 123 via the CMD line 112. The above-mentioned I / F condition check command 201a includes a Reserved area as shown in FIG. 3, and the I / F control unit 105 sets all the values to 0 as described above.

I/F条件チェックコマンド201aは、スレーブ装置I/F部123を介して、I/F制御部124に送信される。I/F制御部124は、コマンドの内容を解釈し、対応するレスポンス201b(詳細は図3参照)を生成し、CMDライン112を介してホスト装置100に返送する。   The I / F condition check command 201 a is transmitted to the I / F control unit 124 via the slave device I / F unit 123. The I / F control unit 124 interprets the content of the command, generates a corresponding response 201b (see FIG. 3 for details), and returns it to the host device 100 via the CMD line 112.

続いて、ホスト装置100は初期化コマンド202aをスレーブ装置120に送信する。上記初期化コマンド202aにはReserved領域のほか、UHS−Iデバイスが装着されているかどうかを確認するUHS−Iサポート確認ビットが含まれ、UHS−Iをサポートしているホスト装置は、UHS−Iサポート確認ビットに1を設定する。   Subsequently, the host device 100 transmits an initialization command 202 a to the slave device 120. In addition to the reserved area, the initialization command 202a includes a UHS-I support confirmation bit for confirming whether or not a UHS-I device is attached. A host device that supports UHS-I uses the UHS-I. Set the support confirmation bit to 1.

初期化コマンド202aを受信したスレーブ装置120のI/F制御部124は、少なくともUHS−Iサポートフラグおよび初期化完了フラグを含むレスポンス202bを返信し、バックエンドモジュール126の初期化を開始する。スレーブ装置120は、バックエンドモジュール126が初期化中および初期化完了後の次の処理に移行するまで、初期化コマンド202aを何度も受理することができる。そして初期化中の場合はレスポンス202bの初期化完了フラグに0を、初期化完了後の場合は1を設定する。また、初期化コマンド202aのUHS−Iサポート確認ビットが1に設定されているとき、非UHSスレーブ装置のUHS−Iサポートフラグは0、およびUHS−Iスレーブ装置のUHS−Iサポートフラグは、1となる。   The I / F control unit 124 of the slave device 120 that has received the initialization command 202 a returns a response 202 b including at least a UHS-I support flag and an initialization completion flag, and starts initialization of the back-end module 126. The slave device 120 can accept the initialization command 202a many times until the back-end module 126 shifts to the next process during initialization and after completion of initialization. If the initialization is in progress, 0 is set in the initialization completion flag of the response 202b. If the initialization is completed, 1 is set. When the UHS-I support confirmation bit of the initialization command 202a is set to 1, the UHS-I support flag of the non-UHS slave device is 0, and the UHS-I support flag of the UHS-I slave device is 1 It becomes.

ホスト装置100が最初の初期化コマンド202aを発行後所定の時間以内に初期化完了フラグ1を含むレスポンス202bを受信したとき、ホスト装置100は、スレーブ装置120の初期化が完了したと判断する。   When the host device 100 receives the response 202b including the initialization completion flag 1 within a predetermined time after issuing the first initialization command 202a, the host device 100 determines that the initialization of the slave device 120 is completed.

上記レスポンス202bのUHS−Iサポートフラグが0に設定されているとき、ホスト装置100は、装着されたスレーブ装置120が非UHSスレーブ装置であると判定する。この場合、ホスト装置100およびスレーブ装置120の間でやり取りされる各種コマンド203aおよびその対応レスポンス203bは、3.3V信号により伝送される。CLKライン111により伝送されるクロック、またDATライン113を介したデータも3.3V信号で伝送される。   When the UHS-I support flag in the response 202b is set to 0, the host device 100 determines that the attached slave device 120 is a non-UHS slave device. In this case, various commands 203a and their corresponding responses 203b exchanged between the host device 100 and the slave device 120 are transmitted by 3.3V signals. A clock transmitted through the CLK line 111 and data via the DAT line 113 are also transmitted as a 3.3V signal.

図2(a)に示すような通信モードを非UHSモードと呼ぶ。   A communication mode as shown in FIG. 2A is referred to as a non-UHS mode.

一方、レスポンス202bのUHS−Iサポートフラグが1に設定されているとき、ホスト装置100は、装着されたスレーブ装置120がUHS−Iスレーブ装置であると判定する。
この場合、ホスト装置100は、電圧切換コマンド211aをスレーブ装置120に送信する。上記電源切換コマンド211aを受信したI/F制御部124は、対応のレスポンス211bを返信し、スレーブ装置I/F部123のすべての端子を入力状態にした後、I/F信号レギュレータ121に対して、当該出力を1.8Vの低電圧電源(以下1.8V電源と称する)とするよう指示する。
On the other hand, when the UHS-I support flag of the response 202b is set to 1, the host device 100 determines that the attached slave device 120 is a UHS-I slave device.
In this case, the host device 100 transmits a voltage switching command 211a to the slave device 120. The I / F control unit 124 that has received the power supply switching command 211a returns a corresponding response 211b, sets all the terminals of the slave device I / F unit 123 to the input state, and then sends the response to the I / F signal regulator 121. The output is instructed to be a 1.8V low voltage power supply (hereinafter referred to as a 1.8V power supply).

I/F制御部105がスレーブ装置120からのレスポンス211bを受信したとき、ホスト装置100は、CLKライン111、CMDライン112、DATライン113をすべてローレベル(0)にドライブし、かつI/F信号レギュレータ102に対して、当該出力を1.8V電源とするよう指示する。   When the I / F control unit 105 receives the response 211b from the slave device 120, the host device 100 drives all the CLK line 111, the CMD line 112, and the DAT line 113 to the low level (0), and the I / F Instructs the signal regulator 102 to use the output as a 1.8V power supply.

その後、CLKライン111に1.8V信号によるクロックが伝送され、所定の手続きを経て、ホスト装置100およびスレーブ装置120は、CMDライン112を用いて、1.8V信号による各種コマンド203aおよび対応レスポンス203bのやりとりを行う。またDATライン113を介したデータ伝送も1.8V信号による。   Thereafter, a clock based on a 1.8V signal is transmitted to the CLK line 111, and after a predetermined procedure, the host device 100 and the slave device 120 use the CMD line 112 to execute various commands 203a and corresponding responses 203b based on the 1.8V signal. Exchange. Data transmission via the DAT line 113 is also based on a 1.8V signal.

図2(b)に示すような通信モードをUHS−Iモードと呼ぶ。   A communication mode as shown in FIG. 2B is referred to as a UHS-I mode.

電圧切換コマンド211aに伴う信号電圧の切換シーケンスの詳細は、特許文献1に開示されている。   The details of the signal voltage switching sequence accompanying the voltage switching command 211a are disclosed in Patent Document 1.

昨今、半導体プロセスの微細化により、特にホスト装置向けの半導体チップは、3.3Vといった高電圧の信号への対応が困難になってきている。そのため、たとえば入出力を1.8V以下の低電圧信号に限ったI/F半導体チップを当該リムーバブルシステムのホスト装置に導入することが望まれている。   Recently, due to miniaturization of semiconductor processes, it has become difficult for a semiconductor chip particularly for a host device to cope with a high voltage signal of 3.3V. Therefore, for example, it is desired to introduce an I / F semiconductor chip whose input / output is limited to a low voltage signal of 1.8V or less into the host device of the removable system.

一方、SDカード(スレーブ装置)及び、SDカード対応ホスト装置をはじめとするリムーバブルシステムはすでに広く普及しているものが多く、信号線の配置、およびスレーブ装置の大きさや形状といったフォームファクターを新しいものに置き換えるのは、ホスト装置、スレーブ装置とも設計、製造の観点で好ましいものではなく、従来のインターフェイスを継続して利用できることが好ましい。   On the other hand, many removable systems such as SD cards (slave devices) and host devices compatible with SD cards are already widely used, and new form factors such as signal line layout and slave device size and shape have been introduced. Replacing with is not preferable in terms of design and manufacture for both the host device and the slave device, and it is preferable that the conventional interface can be used continuously.

しかしながら、図1に示すホスト装置100においてI/F半導体チップ103の入出力を、低電圧信号(1.8V)に限った場合、以下のような課題が発生する。   However, when the input / output of the I / F semiconductor chip 103 is limited to the low voltage signal (1.8 V) in the host device 100 shown in FIG. 1, the following problems occur.

このとき、ホスト装置100のI/F信号レギュレータ102の出力は、電源起動後3.3V電源ではなく1.8V電源とすることが可能である。一方、すでに多数の商品が市場に出回っている3.3V電源対応のスレーブ装置120が、1.8V電源対応のホスト装置100に装着されたとき、電源ライン110を介して3.3V電源がスレーブ装置120に供給される。前述した通り、スレーブ装置120において、電源起動直後のI/F信号レギュレータ121の出力は3.3V電源である。そのため、スレーブ装置120は、電源起動後初めて受信するI/F条件チェックコマンド201aのレスポンス201bを3.3V信号でホスト装置100に返信する。これにより、ホスト装置100のI/F半導体チップ103(入出力は低電圧信号)に3.3V信号が入力されることになり、I/F半導体チップ103が破壊されるという問題が発生する。   At this time, the output of the I / F signal regulator 102 of the host device 100 can be a 1.8V power supply instead of a 3.3V power supply after the power is turned on. On the other hand, when the 3.3V power supply compatible slave device 120, on which many products are already on the market, is mounted on the 1.8V power supply compatible host device 100, the 3.3V power supply is slaved via the power supply line 110. Supplied to the device 120. As described above, in the slave device 120, the output of the I / F signal regulator 121 immediately after the power supply is activated is the 3.3V power supply. Therefore, the slave device 120 returns a response 201b of the I / F condition check command 201a received for the first time after the power is turned on to the host device 100 with a 3.3V signal. As a result, a 3.3 V signal is input to the I / F semiconductor chip 103 (input / output is a low-voltage signal) of the host device 100, which causes a problem that the I / F semiconductor chip 103 is destroyed.

発明者は、リムーバブルシステムの開発過程において、本課題を認識し、その解決手段を発案するに至った。以下、その解決手段の詳細を具体的に説明する。以下の説明では、解決手段の技術的思想を具現化した一例として、実施の形態1を説明する。
[2.実施の形態1にかかるリムーバブルシステムの構成および動作]
[2−1.構成]
図4は、本発明のLVホスト装置400とLVスレーブ装置420が接続されたリムーバブルシステム20の構成について説明したブロック図である。図4に示すように、LVホスト装置400は、低電圧電源供給部401、低電圧I/F半導体チップ402を備えている。そして、低電圧I/F半導体チップ402は、ホスト装置I/F部403、I/F制御部404を備えている。
The inventor has recognized this problem in the process of developing a removable system and has come up with a solution. The details of the solution will be specifically described below. In the following description, the first embodiment will be described as an example in which the technical idea of the solving means is embodied.
[2. Configuration and Operation of Removable System According to First Embodiment]
[2-1. Constitution]
FIG. 4 is a block diagram illustrating the configuration of the removable system 20 to which the LV host device 400 and the LV slave device 420 of the present invention are connected. As shown in FIG. 4, the LV host device 400 includes a low voltage power supply unit 401 and a low voltage I / F semiconductor chip 402. The low voltage I / F semiconductor chip 402 includes a host device I / F unit 403 and an I / F control unit 404.

LVホスト装置400と、LVスレーブ装置420とは、機械的に接続される。また、LVホスト装置400は、図1で説明したリムーバブルシステム10と同様、電源ライン110を介して、LVスレーブ装置420と電気的に接続される。   The LV host device 400 and the LV slave device 420 are mechanically connected. Further, the LV host device 400 is electrically connected to the LV slave device 420 via the power supply line 110 in the same manner as the removable system 10 described in FIG.

LVスレーブ装置420は、I/F信号レギュレータ421、電源電圧検知部422、I/F半導体チップ423、BEレギュレータ426、バックエンドモジュール427を備えている。そして、I/F半導体チップ423は、スレーブ装置I/F部424、I/F制御部425を備えている。   The LV slave device 420 includes an I / F signal regulator 421, a power supply voltage detection unit 422, an I / F semiconductor chip 423, a BE regulator 426, and a back end module 427. The I / F semiconductor chip 423 includes a slave device I / F unit 424 and an I / F control unit 425.

ホスト装置I/F部403と、スレーブ装置I/F部424とは、図1で説明したリムーバブルシステム10と同様、CLK(クロック)ライン111、CMD(コマンド)ライン112、DAT(データ)ライン113を介して、信号通信を行う。   The host device I / F unit 403 and the slave device I / F unit 424 have a CLK (clock) line 111, a CMD (command) line 112, and a DAT (data) line 113, as in the removable system 10 described in FIG. Signal communication is performed via

図5は、LVホスト装置400およびLVスレーブ装置420における、電源起動後の初期化ルーチンについて説明した図である。   FIG. 5 is a diagram for explaining an initialization routine after power activation in the LV host device 400 and the LV slave device 420.

図6は、本実施の形態における初期化ルーチンにおけるコマンドとレスポンスの詳細を説明した図である。   FIG. 6 is a diagram for explaining details of commands and responses in the initialization routine in the present embodiment.

[2−2.詳細動作]
以下図4から6を用いて、LVホスト装置400にLVスレーブ装置420が装着されたときの動作について説明する。
[2-2. Detailed operation]
The operation when the LV slave device 420 is attached to the LV host device 400 will be described below with reference to FIGS.

電源起動時、LVホスト装置400の低電圧電源供給部401から、1.8V電源が低電圧I/F半導体チップ402(ホスト装置I/F部403)、および電源ライン110を介してLVスレーブ装置420に供給される。低電圧I/F半導体チップ402は、供給された1.8V電源を、低電圧I/F半導体チップ402内に配置されたあらゆるモジュールに供給して、各モジュールが動作可能な状態とする。また、ホスト装置I/F部403に供給された1.8V電源は、ホスト装置I/F部403から出力されるCLKライン111、CMDライン112、およびDATライン113の1.8V信号の元となる。   When the power supply is activated, the 1.8V power supply is supplied from the low voltage power supply unit 401 of the LV host device 400 via the low voltage I / F semiconductor chip 402 (host device I / F unit 403) and the power supply line 110. 420. The low voltage I / F semiconductor chip 402 supplies the supplied 1.8V power to all modules arranged in the low voltage I / F semiconductor chip 402 so that each module can be operated. The 1.8 V power supplied to the host device I / F unit 403 is the source of the 1.8 V signal output from the host device I / F unit 403 on the CLK line 111, the CMD line 112, and the DAT line 113. Become.

一方、電源ライン110を介してLVスレーブ装置420に供給された1.8V電源はI/F信号レギュレータ421、およびBEレギュレータ426に供給され、また電源電圧検知部422により1.8V電源であると検知される。そして、電源電圧検知部422は、1.8V電源を受信したという情報を、I/F制御部425に供給する。LVスレーブ装置420のI/F信号レギュレータ421は、電源ライン110により供給された電源の電圧に関わらず、常に1.8V電源に変換してI/F半導体チップ423(スレーブ装置I/F部424など)に出力する装置である。従って、I/F半導体チップ423には常に1.8V電源が入力されることになる。I/F半導体チップ423は、供給された1.8V電源を、I/F半導体チップ423内に配置されたあらゆるモジュールに供給して、各モジュールが動作可能な状態とする。またスレーブ装置I/F部424に供給された1.8V電源は、スレーブ装置I/F部424から出力されるCMDライン112、およびDATライン113の1.8V信号の元となる。さらに、BEレギュレータ426は、供給された1.8V電源を、バックエンドモジュール427が駆動するのに必要な電圧に変換した上で電源供給する。   On the other hand, the 1.8V power supplied to the LV slave device 420 via the power supply line 110 is supplied to the I / F signal regulator 421 and the BE regulator 426, and is also 1.8V power by the power supply voltage detection unit 422. Detected. Then, the power supply voltage detection unit 422 supplies information indicating that the 1.8V power supply has been received to the I / F control unit 425. The I / F signal regulator 421 of the LV slave device 420 always converts the I / F semiconductor chip 423 (slave device I / F unit 424) into a 1.8V power source regardless of the voltage of the power source supplied through the power line 110. Etc.). Therefore, the 1.8V power supply is always input to the I / F semiconductor chip 423. The I / F semiconductor chip 423 supplies the supplied 1.8 V power to all modules arranged in the I / F semiconductor chip 423 so that each module can be operated. The 1.8V power supplied to the slave device I / F unit 424 is a source of the 1.8V signal of the CMD line 112 and the DAT line 113 output from the slave device I / F unit 424. Further, the BE regulator 426 converts the supplied 1.8V power source into a voltage necessary for the back-end module 427 to drive and supplies the power.

図1で説明したリムーバブルシステム10と同様、LVホスト装置400のホスト装置I/F部403は、CLKライン111、CMDライン112、及び4本のDATライン113によりLVスレーブ装置420のスレーブ装置I/F部424と接続されている。   Similar to the removable system 10 described in FIG. 1, the host device I / F unit 403 of the LV host device 400 has the slave device I / F of the LV slave device 420 through the CLK line 111, the CMD line 112, and the four DAT lines 113. It is connected to the F part 424.

電源起動後、ホスト装置I/F部403は、低電圧電源供給部401より供給される1.8V(低電圧)電源により、1.8V信号のシングルエンド方式のクロックを生成し、このクロックをスレーブ装置I/F部424に供給する。また、CMDライン112および、DATライン113については、図示していないプルアップ抵抗により、出力状態のホスト装置I/F部403の端子が、ローレベル(0)、ハイレベル(1)いずれにもドライブされていない場合は、1.8V電源によるハイレベル(1)に遷移する。   After power activation, the host device I / F unit 403 generates a 1.8 V signal single-ended clock from the 1.8 V (low voltage) power supplied from the low voltage power supply unit 401, and generates this clock. The data is supplied to the slave device I / F unit 424. Further, for the CMD line 112 and the DAT line 113, the terminal of the host device I / F unit 403 in the output state is set to either the low level (0) or the high level (1) by a pull-up resistor (not shown). When not driven, the state transits to the high level (1) by the 1.8V power supply.

電源起動完了後、ホスト装置I/F部403は、I/F条件チェックコマンド501aをI/F制御部404で生成する。図6に上述のI/F条件チェックコマンド501aを図示する。I/F条件チェックコマンド501aは、図3で説明したI/F条件チェックコマンド201aのReserved領域の全部、または一部をLVチェック領域として割り当てる。本実施の形態におけるLVチェック領域のビット数は8ビットとする。ホスト装置I/F部403は、上述のLVチェック領域に0x00以外、すなわち少なくとも1つのビットが1となるようにビット列を多重する。従来のスレーブ装置100はレスポンスのLVチェック領域をReserved領域とみなして0x00を設定する。よってホスト装置がコマンドのLVチェック領域に0x00を設定すると、LVスレーブ装置もしくは後述するDMスレーブ装置のレスポンスのLVチェック領域に0x00が設定されることになり、LVホスト装置は従来のスレーブ装置が装着されたと誤判定する。これがホスト装置が、コマンドのLVチェック領域に0x00以外の値を設定する理由である。本実施の形態においては、LVチェック領域の値を0xA5として説明する。   After the power activation is completed, the host device I / F unit 403 generates an I / F condition check command 501a in the I / F control unit 404. FIG. 6 illustrates the above-described I / F condition check command 501a. The I / F condition check command 501a assigns all or part of the reserved area of the I / F condition check command 201a described in FIG. 3 as an LV check area. The number of bits in the LV check area in this embodiment is 8 bits. The host device I / F unit 403 multiplexes the bit string such that at least one bit is 1 except for 0x00 in the above-described LV check area. The conventional slave device 100 regards the LV check area of the response as a Reserved area and sets 0x00. Therefore, when the host device sets 0x00 in the LV check area of the command, 0x00 is set in the LV check area of the response of the LV slave device or DM slave device described later, and the conventional slave device is installed in the LV host device. It is misjudged that it was done. This is the reason why the host device sets a value other than 0x00 in the LV check area of the command. In the present embodiment, the value of the LV check area is assumed to be 0xA5.

I/F条件チェックコマンド501aは、CMDライン112、およびスレーブ装置I/F部424を介して、I/F制御部425に送信される。   The I / F condition check command 501a is transmitted to the I / F control unit 425 via the CMD line 112 and the slave device I / F unit 424.

I/F制御部425は、電源電圧検知部422より検知された電源電圧が1.8Vであるという情報を受信しているとき、後述する一連の動作を実行する。   When receiving information that the power supply voltage detected by the power supply voltage detection unit 422 is 1.8 V, the I / F control unit 425 performs a series of operations described later.

I/F制御部425は、コマンドの内容を解釈し、対応するレスポンス501bを生成する。I/F条件チェックコマンド501aのレスポンス501bには、I/F条件チェックコマンド501aのLVチェック領域と同じビット数のLVチェック領域を、図3で説明したレスポンス201bのReserved領域に割り当てる(図6参照)。そしてI/F制御部425は、I/F条件チェックコマンド501aのLVチェック領域に多重されていたビット列と同じ値、すなわち0xA5をレスポンス501bのLVチェック領域に多重して、LVホスト装置400に返信する。   The I / F control unit 425 interprets the content of the command and generates a corresponding response 501b. In the response 501b of the I / F condition check command 501a, an LV check area having the same number of bits as the LV check area of the I / F condition check command 501a is assigned to the Reserved area of the response 201b described in FIG. 3 (see FIG. 6). ). Then, the I / F control unit 425 multiplexes the same value as the bit string multiplexed in the LV check area of the I / F condition check command 501a, that is, 0xA5 in the LV check area of the response 501b, and returns it to the LV host device 400. To do.

LVホスト装置400のI/F制御部404は、I/F条件チェックコマンド501aに多重して送信したLVチェック領域の値が、レスポンス501bのLVチェック領域から読み出した値と等しい場合、第1のチェックが成功したと判断する。その結果、初期化コマンド502aを生成する。   The I / F control unit 404 of the LV host device 400 performs the first processing when the value of the LV check area multiplexed and transmitted with the I / F condition check command 501a is equal to the value read from the LV check area of the response 501b. Judge that the check was successful. As a result, an initialization command 502a is generated.

初期化コマンド502aにおいても、初期化コマンド202aのReserved領域の全部、または一部をLVチェック領域として割り当て、そのビット数は8ビットとする。上述のLVチェック領域に多重する値は、0x00かつI/F条件チェックコマンド501aのLVチェック領域に多重した値を除いたものから割り当てる。すなわち、初期化コマンド502aのLVチェック領域に多重する値は、I/F条件チェックコマンド501aのLVチェック領域に多重した値とは異なる値を用いる。本実施の形態では、0xB6を多重するものとする。またUHS−Iサポートフラグは1を設定する。   Also in the initialization command 502a, all or part of the Reserved area of the initialization command 202a is assigned as an LV check area, and the number of bits is 8 bits. The value multiplexed in the above LV check area is assigned from 0x00 and excluding the value multiplexed in the LV check area of the I / F condition check command 501a. That is, the value multiplexed in the LV check area of the initialization command 502a is different from the value multiplexed in the LV check area of the I / F condition check command 501a. In this embodiment, it is assumed that 0xB6 is multiplexed. The UHS-I support flag is set to 1.

上述した方法で生成した初期化コマンド502aは、CMDライン112、およびスレーブ装置I/F部424を介して、I/F制御部425に送信される。   The initialization command 502 a generated by the above-described method is transmitted to the I / F control unit 425 via the CMD line 112 and the slave device I / F unit 424.

初期化コマンド502aを受信したLVスレーブ装置420のI/F制御部424は、少なくともUHS−Iサポートフラグ、初期化完了フラグ、およびLVチェック領域を含むレスポンス502bを作成する。UHS−Iサポートフラグには1、LVチェック領域には初期化コマンド502aのLVチェック領域に多重されていた値、すなわち0xB6を割り当てる。なおレスポンス502bのLVチェック領域は、初期化コマンド502aのLVチェック領域と同じビット数を、図3で説明したレスポンス202bのReserved領域に割り当てる(図6参照)。また初期化完了フラグは、バックエンドモジュール427が初期化中か否かにより、0または1を割り当てる。   The I / F control unit 424 of the LV slave device 420 that has received the initialization command 502a creates a response 502b including at least a UHS-I support flag, an initialization completion flag, and an LV check area. 1 is assigned to the UHS-I support flag, and the value multiplexed in the LV check area of the initialization command 502a, that is, 0xB6 is assigned to the LV check area. In the LV check area of the response 502b, the same number of bits as the LV check area of the initialization command 502a is assigned to the Reserved area of the response 202b described with reference to FIG. 3 (see FIG. 6). The initialization completion flag is assigned 0 or 1 depending on whether the back-end module 427 is being initialized.

I/F制御部425は、上記の方法で作成したレスポンス502bをLVホスト装置400に返信する。   The I / F control unit 425 returns the response 502b created by the above method to the LV host device 400.

LVホスト装置400のI/F制御部404は、初期化コマンド502aに多重して送信したLVチェック領域の値が、レスポンス502bのLVチェック領域から読み出した値と等しい場合、第2のチェックが成功したと判断する。そして、初期化コマンド502aを発行してから所定の時間以内に、初期化完了フラグの値が1であるレスポンス502bを受信できれば、図2(b)に記載しているような電圧切換コマンドを発行することなく、各種コマンド503aにより、LVホスト装置400は所望の操作をLVスレーブ装置420に対して実行することができる。図5のような通信モードをLV−UHS−Iモードと呼ぶ。   The I / F control unit 404 of the LV host device 400 succeeds in the second check when the value of the LV check area multiplexed and transmitted with the initialization command 502a is equal to the value read from the LV check area of the response 502b. Judge that If a response 502b having an initialization completion flag value of 1 is received within a predetermined time after the initialization command 502a is issued, a voltage switching command as shown in FIG. 2B is issued. Instead, the LV host device 400 can execute a desired operation on the LV slave device 420 by various commands 503a. A communication mode as shown in FIG. 5 is called an LV-UHS-I mode.

[2−3.効果]
本発明の実施の形態1によれば、電源起動時より一貫して、1.8V(低電圧)信号によるCLKライン111、CMDライン112、DATライン113を用いた通信を実現することができた。上記およびLVホスト装置400の低電圧I/F半導体チップ402へは常時1.8V電源が供給されていることから、低電圧I/F半導体チップ402には、3.3V(高電圧)の電源もしくは信号が供給されることはない。よって、従来のリムーバブルシステム10と同様のインターフェイスを用いつつ、I/F半導体チップの入出力を1.8V以下の低電圧信号に限ったホスト装置を導入することが可能になり、ホスト装置のI/F半導体チップの微細化に伴うI/F半導体チップの実装簡単化に貢献できる。
[2-3. effect]
According to the first embodiment of the present invention, communication using the CLK line 111, the CMD line 112, and the DAT line 113 by a 1.8V (low voltage) signal can be realized consistently from the time of power-on. . Since the above and the low voltage I / F semiconductor chip 402 of the LV host device 400 are always supplied with 1.8V power, the low voltage I / F semiconductor chip 402 is supplied with 3.3V (high voltage) power. Alternatively, no signal is supplied. Therefore, it is possible to introduce a host device in which the input / output of the I / F semiconductor chip is limited to a low voltage signal of 1.8 V or less while using the same interface as that of the conventional removable system 10. This can contribute to simplification of mounting of the I / F semiconductor chip accompanying the miniaturization of the / F semiconductor chip.

また、実施の形態1によれば、第1のチェックに続けて、第2のチェックを行うといったように、判断ステップを複数回繰り返す。これにより、LVスレーブ装置420が装着されているとより確実に判断することができる。   Further, according to the first embodiment, the determination step is repeated a plurality of times so that the second check is performed after the first check. As a result, it can be more reliably determined that the LV slave device 420 is attached.

また、実施の形態1によれば、初期化コマンド502aのLVチェック領域に多重する値は、I/F条件チェックコマンド501aのLVチェック領域に多重した値とは異なる値を用いる。これにより、スレーブ装置の誤動作により、初期化コマンド502aのLVチェック領域に多重する値に基づく第1のチェックが、偶発的に誤って成功してしまった場合においても、I/F条件チェックコマンド501aのLVチェック領域に多重した値とは異なる値に基づく第2のチェックにより、誤って成功してしまう可能性を低くし、LVスレーブ装置420が装着されているとより確実に判断することができる。
[3.実施の形態2にかかるリムーバブルシステムの構成および動作]
[3−1.構成]
図7は、本発明のLVホスト装置400とDMスレーブ装置720が接続されたリムーバブルシステム30の構成について説明したブロック図である。LVホスト装置400は、図4で説明したものと同様である。またDMスレーブ装置720は、Dual Modeスレーブ装置に由来しており、非UHSモード、UHS−Iモード、LV−UHS−Iモードいずれにも対応したスレーブ装置である。
Further, according to the first embodiment, the value multiplexed in the LV check area of the initialization command 502a uses a value different from the value multiplexed in the LV check area of the I / F condition check command 501a. Thus, even when the first check based on the value multiplexed in the LV check area of the initialization command 502a is accidentally succeeded due to a malfunction of the slave device, the I / F condition check command 501a By the second check based on a value different from the value multiplexed in the LV check area, it is possible to reduce the possibility of accidental success and more reliably determine that the LV slave device 420 is attached. .
[3. Configuration and Operation of Removable System According to Second Embodiment]
[3-1. Constitution]
FIG. 7 is a block diagram illustrating the configuration of the removable system 30 to which the LV host device 400 and the DM slave device 720 of the present invention are connected. The LV host device 400 is the same as that described with reference to FIG. Further, the DM slave device 720 is derived from the dual mode slave device, and is a slave device that supports any of the non-UHS mode, UHS-I mode, and LV-UHS-I mode.

LVホスト装置400と、DMスレーブ装置720とは、機械的に接続される。また、LVホスト装置400は、図1で説明したリムーバブルシステム10と同様、電源ライン110を介して、DMスレーブ装置720と電気的に接続される。   The LV host device 400 and the DM slave device 720 are mechanically connected. Further, the LV host device 400 is electrically connected to the DM slave device 720 via the power supply line 110 as in the removable system 10 described with reference to FIG.

DMスレーブ装置720は、I/F信号レギュレータ721、電源電圧検知部722、I/F半導体チップ723、BEレギュレータ726、バックエンドモジュール727を備えている。そして、I/F半導体チップ723は、スレーブ装置I/F部724、I/F制御部725を備えている。   The DM slave device 720 includes an I / F signal regulator 721, a power supply voltage detection unit 722, an I / F semiconductor chip 723, a BE regulator 726, and a back end module 727. The I / F semiconductor chip 723 includes a slave device I / F unit 724 and an I / F control unit 725.

ホスト装置I/F部403と、スレーブ装置I/F部724とは、図1で説明したリムーバブルシステム10と同様、CLK(クロック)ライン111、CMD(コマンド)ライン112、DAT(データ)ライン113を介して、信号通信を行う。   The host device I / F unit 403 and the slave device I / F unit 724 have a CLK (clock) line 111, a CMD (command) line 112, and a DAT (data) line 113, as in the removable system 10 described in FIG. Signal communication is performed via

[3−2.詳細動作]
以下図7を用いて、LVホスト装置400にDMスレーブ装置720が装着されたときの動作について、実施の形態2との相違点を中心に説明する。
[3-2. Detailed operation]
Hereinafter, the operation when the DM slave device 720 is attached to the LV host device 400 will be described with reference to FIG. 7, focusing on the differences from the second embodiment.

電源起動時、LVホスト装置400の低電圧電源供給部401から、1.8V電源が低電圧I/F半導体チップ402(ホスト装置I/F部403)、および電源ライン110を介してDMスレーブ装置720に供給される。電源ライン110を介してDMスレーブ装置720に供給された電源は、電源電圧検知部722により1.8V電源であると検知される。そして、電源起動直後に1.8V電源を検知したという情報(以下1.8V電源検知情報と称する)がI/F信号レギュレータ721に通知される。このとき、I/F信号レギュレータ721は、入力された1.8V電源をそのまま、I/F半導体チップ723(スレーブ装置I/F部724など)に供給する。また電源電圧検知部722は、I/F制御部725に対しても1.8V電源検知情報を通知する。   At the time of power activation, a 1.8 V power supply is supplied from the low voltage power supply unit 401 of the LV host device 400 via the low voltage I / F semiconductor chip 402 (host device I / F unit 403) and the power supply line 110 to the DM slave device. 720. The power supplied to the DM slave device 720 via the power supply line 110 is detected by the power supply voltage detection unit 722 as 1.8V power. Information indicating that the 1.8V power supply is detected immediately after the power supply is activated (hereinafter referred to as 1.8V power supply detection information) is notified to the I / F signal regulator 721. At this time, the I / F signal regulator 721 supplies the input 1.8V power as it is to the I / F semiconductor chip 723 (slave device I / F unit 724 and the like). The power supply voltage detection unit 722 also notifies the I / F control unit 725 of 1.8V power supply detection information.

上記1.8V電源検知情報を受信したI/F制御部725は、以後DMスレーブ装置720がLVスレーブ装置として動作するよう制御する。その後の動作は、実施の形態2と同様である。   The I / F control unit 725 that has received the 1.8V power supply detection information controls the DM slave device 720 to operate as an LV slave device. Subsequent operations are the same as those in the second embodiment.

なお、I/F信号レギュレータ721への1.8V電源検知情報は、電源電圧検知部722から直接通知されるほか、いったんI/F制御部725が受信して、I/F制御部725がI/F信号レギュレータ721に通知する形態としてもよい。   The 1.8V power supply detection information to the I / F signal regulator 721 is directly notified from the power supply voltage detection unit 722, and once received by the I / F control unit 725, the I / F control unit 725 receives the I / F control unit 725. / F signal regulator 721 may be notified.

[3−3.効果]
本発明の実施の形態2によれば、DMスレーブ装置720が起動直後の電源ラインの電源電圧を1.8V電源と検知する。その結果、LVホスト装置400に装着されたDMスレーブ装置720が図4で説明したLVスレーブ装置と同様の動作を実行させることで、LV−UHS−Iモードでの通信を実現できる。
[4.実施の形態3にかかるリムーバブルシステムの構成および動作]
[4−1.構成]
図8は、従来のホスト装置100と実施の形態3で説明したDMスレーブ装置720が接続されたリムーバブルシステム40の構成について説明したブロック図である。ホスト装置100は、図1で説明したものと同様である。
[3-3. effect]
According to the second embodiment of the present invention, the DM slave device 720 detects the power supply voltage of the power supply line immediately after startup as a 1.8V power supply. As a result, the DM slave device 720 attached to the LV host device 400 performs the same operation as the LV slave device described with reference to FIG. 4, thereby realizing communication in the LV-UHS-I mode.
[4. Configuration and Operation of Removable System According to Third Embodiment]
[4-1. Constitution]
FIG. 8 is a block diagram illustrating a configuration of a removable system 40 in which the conventional host device 100 and the DM slave device 720 described in the third embodiment are connected. The host device 100 is the same as that described in FIG.

ホスト装置100と、DMスレーブ装置720とは、機械的に接続される。また、ホスト装置100は、図1で説明したリムーバブルシステム10と同様、電源ライン110を介して、DMスレーブ装置720と電気的に接続される。   The host device 100 and the DM slave device 720 are mechanically connected. Further, the host device 100 is electrically connected to the DM slave device 720 via the power supply line 110 as in the removable system 10 described with reference to FIG.

ホスト装置I/F部104と、スレーブ装置I/F部724とは、図1で説明したリムーバブルシステム10と同様、CLK(クロック)ライン111、CMD(コマンド)ライン112、DAT(データ)ライン113を介して、信号通信を行う。   The host device I / F unit 104 and the slave device I / F unit 724 have a CLK (clock) line 111, a CMD (command) line 112, and a DAT (data) line 113, as in the removable system 10 described in FIG. Signal communication is performed via

[3−2.詳細動作]
以下図8を用いて、ホスト装置100にDMスレーブ装置720が装着されたときの動作について、実施の形態3との相違点を中心に説明する。
[3-2. Detailed operation]
Hereinafter, the operation when the DM slave device 720 is mounted on the host device 100 will be described with reference to FIG. 8, focusing on the differences from the third embodiment.

電源起動時、ホスト装置100の電源供給部101から、3.3V電源がI/F信号レギュレータ102、および電源ライン110を介してDMスレーブ装置720に供給される。電源ライン110を介してDMスレーブ装置720に供給された電源は、電源電圧検知部722により3.3V電源であると検知される。そして、電源起動直後に3.3V電源を検知したという情報(以下3.3V電源検知情報と称する)がI/F信号レギュレータ721に通知される。このとき、I/F信号レギュレータ721は、入力された3.3V電源をそのまま、I/F半導体チップ723、およびスレーブ装置I/F部724に供給する。また電源電圧検知部722は、I/F制御部725に対しても3.3V電源検知情報を通知する。   At the time of power activation, 3.3 V power is supplied from the power supply unit 101 of the host device 100 to the DM slave device 720 via the I / F signal regulator 102 and the power line 110. The power supplied to the DM slave device 720 via the power supply line 110 is detected by the power supply voltage detection unit 722 as a 3.3V power supply. Information indicating that 3.3V power supply has been detected immediately after power activation (hereinafter referred to as 3.3V power supply detection information) is notified to the I / F signal regulator 721. At this time, the I / F signal regulator 721 supplies the input 3.3V power as it is to the I / F semiconductor chip 723 and the slave device I / F unit 724. The power supply voltage detection unit 722 also notifies the I / F control unit 725 of 3.3V power supply detection information.

上記3.3V電源検知情報を受信したI/F制御部725は、以後DMスレーブ装置720が従来のスレーブ装置120として動作するよう制御する。   The I / F control unit 725 that has received the 3.3V power supply detection information controls the DM slave device 720 to operate as the conventional slave device 120 thereafter.

電源起動完了後、ホスト装置100は、図2に示した一連のコマンドをDMスレーブ装置720に送信する。DMスレーブ装置720は、スレーブ装置100として動作するよう制御されるので、I/F条件チェックコマンド201aのレスポンス、および初期化コマンドのレスポンスはそれぞれ図2に記載の201b、202bとなる。これは図5に記載の501b、502bにおけるLVチェック領域のすべてのビットに0が多重されることを意味している。   After the power activation is completed, the host device 100 transmits the series of commands illustrated in FIG. 2 to the DM slave device 720. Since the DM slave device 720 is controlled to operate as the slave device 100, the response of the I / F condition check command 201a and the response of the initialization command are 201b and 202b shown in FIG. 2, respectively. This means that 0 is multiplexed to all the bits of the LV check area in 501b and 502b shown in FIG.

またDMスレーブ装置720は、1.8V信号での信号通信に対応していることは自明であるため、初期化コマンド202aのUHS−Iサポート確認のビットに1が設定されているとき、レスポンス202bのUHS−Iサポートフラグには1が設定される。上記UHS−Iサポートフラグの値を確認したホスト装置100が発行した電圧切換コマンド211aをI/F制御部725が受信したとき、対応のレスポンス211bを返信し、スレーブ装置I/F部724のすべての端子を入力状態にした後、I/F信号レギュレータ721に対して、当該出力を3.3V電源から1.8V電源に変更するよう指示する。   Further, since it is obvious that the DM slave device 720 supports signal communication with a 1.8V signal, when the UHS-I support confirmation bit of the initialization command 202a is set to 1, the response 202b The UHS-I support flag is set to 1. When the I / F control unit 725 receives the voltage switching command 211a issued by the host device 100 that has confirmed the value of the UHS-I support flag, the corresponding response 211b is returned and all of the slave device I / F units 724 are returned. After the terminal is set to the input state, the I / F signal regulator 721 is instructed to change the output from the 3.3V power supply to the 1.8V power supply.

I/F制御部105がスレーブ装置120からのレスポンス211bを受信したとき、ホスト装置100は、CLKライン111、CMDライン112、DATライン113をすべてローレベル(0)にドライブし、かつI/F信号レギュレータ102に対して、当該出力を1.8V電源とするよう指示する。   When the I / F control unit 105 receives the response 211b from the slave device 120, the host device 100 drives all the CLK line 111, the CMD line 112, and the DAT line 113 to the low level (0), and the I / F Instructs the signal regulator 102 to use the output as a 1.8V power supply.

[4−3.効果]
本発明の実施の形態3によれば、DMスレーブ装置720が起動直後の電源ラインの電源電圧を3.3V電源と検知する。その結果、ホスト装置100に装着されたDMスレーブ装置720は、図1で説明した従来のスレーブ装置と同様の動作を実行させることができる。
[4-3. effect]
According to the third embodiment of the present invention, the DM slave device 720 detects the power supply voltage of the power supply line immediately after startup as a 3.3V power supply. As a result, the DM slave device 720 attached to the host device 100 can execute the same operation as that of the conventional slave device described with reference to FIG.

また、実施の形態2および3にて説明したように、本発明のDMスレーブ装置720は、1.8V電源の電圧を検知したときは1.8V電源に対応した初期化動作を実施する一方、3.3V電源の電圧を検知したときは3.3V電源に対応した初期化動作を実施する。これにより、本発明のDMスレーブ装置720は、従来のホスト装置100もしくはLVホスト装置400のいずれに装着されても正しく動作し、互換性の高い装置となる。
[5.実施の形態4にかかるリムーバブルシステムの構成および動作]
[5−1.構成]
図9は、LVホスト装置400とUHS−Iスレーブ装置920が接続されたリムーバブルシステム50の構成について説明したブロック図である。なお、UHS−Iスレーブ装置920の構成は、図1で説明した従来のスレーブ装置120と同様である。
Further, as described in the second and third embodiments, the DM slave device 720 of the present invention performs the initialization operation corresponding to the 1.8V power supply when the voltage of the 1.8V power supply is detected. When the voltage of the 3.3V power supply is detected, the initialization operation corresponding to the 3.3V power supply is performed. As a result, the DM slave device 720 of the present invention operates correctly regardless of whether the DM slave device 720 is attached to the conventional host device 100 or the LV host device 400, and becomes a highly compatible device.
[5. Configuration and Operation of Removable System According to Fourth Embodiment]
[5-1. Constitution]
FIG. 9 is a block diagram illustrating the configuration of the removable system 50 in which the LV host device 400 and the UHS-I slave device 920 are connected. The configuration of the UHS-I slave device 920 is the same as that of the conventional slave device 120 described with reference to FIG.

LVホスト装置400と、UHS−Iスレーブ装置920とは、機械的に接続される。また、LVホスト装置400は、図1で説明したリムーバブルシステム10と同様、電源ライン110を介して、UHS−Iスレーブ装置920と電気的に接続される。   The LV host device 400 and the UHS-I slave device 920 are mechanically connected. Further, the LV host device 400 is electrically connected to the UHS-I slave device 920 via the power supply line 110, similarly to the removable system 10 described in FIG.

ホスト装置I/F部403と、スレーブ装置I/F部123とは、図1で説明したリムーバブルシステム10と同様、CLK(クロック)ライン111、CMD(コマンド)ライン112、DAT(データ)ライン113を介して、信号通信を行う。   The host device I / F unit 403 and the slave device I / F unit 123 are the CLK (clock) line 111, the CMD (command) line 112, and the DAT (data) line 113, as in the removable system 10 described in FIG. Signal communication is performed via

図10は、LVホスト装置400にUHS−Iスレーブ装置920が装着されたときの、電源起動後の初期化ルーチンについて説明した図である。   FIG. 10 is a diagram illustrating an initialization routine after the power is turned on when the UHS-I slave device 920 is attached to the LV host device 400.

[5−2.詳細動作]
以下図9から10を用いて、LVホスト装置400にUHS−Iスレーブ装置920が装着されたときの動作について、これまで述べた実施の形態との相違点を中心に説明する。
[5-2. Detailed operation]
Hereinafter, the operation when the UHS-I slave device 920 is attached to the LV host device 400 will be described with reference to FIGS. 9 to 10, focusing on the differences from the embodiments described above.

電源起動時、LVホスト装置400の低電圧電源供給部401から、1.8V電源が低電圧I/F半導体チップ402(ホスト装置I/F部403)および電源ライン110を介してUHS−Iスレーブ装置920に供給される。電源ライン110を介してUHS−Iスレーブ装置920に供給された1.8V電源はI/F信号レギュレータ121、およびBEレギュレータ125に供給される。   At the time of power activation, a 1.8 V power supply is supplied from the low voltage power supply unit 401 of the LV host device 400 via the low voltage I / F semiconductor chip 402 (host device I / F unit 403) and the power supply line 110 to the UHS-I slave. Supplied to the device 920. The 1.8V power supplied to the UHS-I slave device 920 via the power supply line 110 is supplied to the I / F signal regulator 121 and the BE regulator 125.

UHS−Iスレーブ装置920のI/F信号レギュレータ121は、本来1.8V電源の入力は想定されていないが、1.8V以上の電源に昇圧して出力するためには余分なコストがかかるので、通常入力された1.8V電源をそのまま出力し、I/F半導体チップ122、およびスレーブ装置I/F部123に供給する。   The I / F signal regulator 121 of the UHS-I slave device 920 is not originally supposed to input a 1.8V power supply, but it takes extra cost to boost and output to a power supply of 1.8V or higher. The normally input 1.8V power is output as it is and supplied to the I / F semiconductor chip 122 and the slave device I / F unit 123.

LVホスト装置400が、LVチェック領域に0xA5を設定したI/F条件チェックコマンド1001aを、1.8V信号により送信したとき、上記を受信したI/F制御部124は、I/F条件チェックコマンド1001aのLVチェック領域の値をチェックせず、図2に記載のレスポンス201bと同じレスポンス1001bを返信する。スレーブ装置I/F部123の電源入力が1.8V電源であることから、レスポンス1001bは1.8V信号により伝送される。従って、LVホスト装置400の低電圧I/F制御部半導体チップを破壊することはない。   When the LV host device 400 transmits an I / F condition check command 1001a in which 0xA5 is set in the LV check area by a 1.8V signal, the I / F control unit 124 that has received the above transmits the I / F condition check command. The same response 1001b as the response 201b described in FIG. 2 is returned without checking the value of the LV check area of 1001a. Since the power input of the slave device I / F unit 123 is a 1.8V power supply, the response 1001b is transmitted by a 1.8V signal. Therefore, the low voltage I / F control unit semiconductor chip of the LV host device 400 is not destroyed.

レスポンス1001bを受信したI/F制御部404は、レスポンス1001bに多重されたLVチェック領域の値が0x00であることから、装着されたスレーブ装置は、LV−UHS−Iモードに未対応であると判定し、以降の処理を中止する。   The I / F control unit 404 that has received the response 1001b indicates that the attached slave device does not support the LV-UHS-I mode because the value of the LV check area multiplexed in the response 1001b is 0x00. Judgment is made and the subsequent processing is stopped.

従来のUHS−Iスレーブ装置920のBEレギュレータ125は、3.3V電源の入力を前提に設計されているため、1.8V電源が入力されたとき、レギュレータ出力が不安定になる可能性が高い。これにより、バックエンドモジュール126の動作が不定となり、本リムーバブルシステムは動作を中止させることが望ましい。   Since the BE regulator 125 of the conventional UHS-I slave device 920 is designed on the assumption of 3.3V power supply input, the regulator output is likely to be unstable when 1.8V power supply is input. . As a result, the operation of the back-end module 126 becomes indefinite, and it is desirable to stop the operation of the removable system.

[5−3.効果]
本発明の実施の形態4によれば、I/F条件チェックコマンドのレスポンスのLVチェック領域に0x00が設定されることから、LVホスト装置400は、装着されたスレーブ装置がLV−UHS−Iモードに非対応であることを検出する。当該スレーブ装置は、1.8V電源による正常動作が保証できないため、LV−UHS−Iモード非対応であることを検出したときに以降の動作を中止させることで、スレーブ装置が想定外の動作を実行することを未然に防ぐことができる。
[6.実施の形態5にかかるリムーバブルシステムの構成および動作]
[6−1.構成]
図11は、LVホスト装置400と非UHSスレーブ装置1120が接続されたリムーバブルシステム60の構成について説明したブロック図である。
[5-3. effect]
According to the fourth embodiment of the present invention, 0x00 is set in the LV check area of the response to the I / F condition check command. Therefore, the LV host device 400 has the attached slave device in the LV-UHS-I mode. Detect that it is not compatible with Since the slave device cannot guarantee normal operation with a 1.8V power supply, the slave device can cause an unexpected operation by stopping the subsequent operation when it is detected that the LV-UHS-I mode is not supported. It can be prevented in advance.
[6. Configuration and Operation of Removable System According to Embodiment 5]
[6-1. Constitution]
FIG. 11 is a block diagram illustrating the configuration of the removable system 60 in which the LV host device 400 and the non-UHS slave device 1120 are connected.

非UHSスレーブ装置1120は、高電圧I/F半導体チップ1121、BEレギュレータ1124、バックエンドモジュール1125を備えている。そして、高電圧I/F半導体チップ1121は、スレーブ装置I/F部1122、I/F制御部1123を備えている。   The non-UHS slave device 1120 includes a high voltage I / F semiconductor chip 1121, a BE regulator 1124, and a back end module 1125. The high voltage I / F semiconductor chip 1121 includes a slave device I / F unit 1122 and an I / F control unit 1123.

LVホスト装置400と、非UHSスレーブ装置1120とは、機械的に接続される。また、LVホスト装置400は、図1で説明したリムーバブルシステム10と同様、電源ライン110を介して、非UHSスレーブ装置1120と電気的に接続される。   The LV host device 400 and the non-UHS slave device 1120 are mechanically connected. Further, the LV host device 400 is electrically connected to the non-UHS slave device 1120 via the power supply line 110 as in the removable system 10 described with reference to FIG.

ホスト装置I/F部403と、スレーブ装置I/F部1122とは、図1で説明したリムーバブルシステム10と同様、CLK(クロック)ライン111、CMD(コマンド)ライン112、DAT(データ)ライン113を介して、信号通信を行う。   The host device I / F unit 403 and the slave device I / F unit 1122 are the CLK (clock) line 111, the CMD (command) line 112, and the DAT (data) line 113, as in the removable system 10 described in FIG. Signal communication is performed via

図12は、LVホスト装置400に非UHSスレーブ装置1120が装着されたときの、電源起動後の初期化ルーチンについて説明した図である。これまでの実施の形態と異なり、少なくとも3つのパターンが存在する。   FIG. 12 is a diagram illustrating an initialization routine after power activation when the non-UHS slave device 1120 is attached to the LV host device 400. Unlike the previous embodiments, there are at least three patterns.

[6−2.詳細動作]
以下図11から12を用いて、LVホスト装置400に非UHSスレーブ装置1120が装着されたときの動作について、これまで述べた実施の形態との相違点を中心に説明する。
[6-2. Detailed operation]
Hereinafter, the operation when the non-UHS slave device 1120 is attached to the LV host device 400 will be described with reference to FIGS. 11 to 12, focusing on the differences from the above-described embodiments.

非UHSスレーブ装置1120には、LVホスト装置400から電源ライン110を介して1.8V電源が供給される。本来3.3V電源入力を前提に設計された高電圧I/F信号レギュレータ半導体チップ1121に1.8V電源が入力された時、高電圧I/F信号レギュレータ半導体チップ1121の構成要素であるスレーブ装置I/F部1122およびI/F制御部1123は正常に動作しない可能性が高い。   The non-UHS slave device 1120 is supplied with 1.8V power from the LV host device 400 via the power supply line 110. A slave device that is a constituent element of the high voltage I / F signal regulator semiconductor chip 1121 when a 1.8 V power supply is input to the high voltage I / F signal regulator semiconductor chip 1121 originally designed on the assumption of a 3.3 V power supply input. There is a high possibility that the I / F unit 1122 and the I / F control unit 1123 do not operate normally.

パターン(a)は、スレーブ装置I/F部1122またはI/F制御部1123が、I/F条件チェックコマンド1201aを正しく認識できず、レスポンスを返信できない場合である。このとき、LVホスト装置400は、I/F条件チェックコマンド1201a発行後所定の時間経過してもレスポンスの受信ができなかったことから、エラーと判定し、以降の処理を中止する。   Pattern (a) is a case where the slave device I / F unit 1122 or the I / F control unit 1123 cannot correctly recognize the I / F condition check command 1201a and cannot return a response. At this time, the LV host device 400 determines that the response has not been received even after a predetermined time has elapsed after the I / F condition check command 1201a is issued.

パターン(b)は、高電圧I/F信号レギュレータ半導体チップ1121が、偶発的に1.8V電源入力でも正しく動作した場合である。このとき、I/F条件チェックコマンド1211aを正しく認識したI/F制御部1123が生成したレスポンス1211bのLVチェック領域には0x00が設定されて、LVホスト装置400に送信される。   Pattern (b) is a case where the high voltage I / F signal regulator semiconductor chip 1121 accidentally operates correctly even with 1.8V power input. At this time, 0x00 is set in the LV check area of the response 1211b generated by the I / F control unit 1123 that correctly recognizes the I / F condition check command 1211a and is transmitted to the LV host device 400.

このとき、LVホスト装置400は、実施の形態4の図10と同様に以降の処理を中止する。   At this time, the LV host device 400 stops the subsequent processing as in FIG. 10 of the fourth embodiment.

パターン(c)は、I/F条件チェックコマンド1221aを受信して正しく認識したものの、高電圧I/F信号レギュレータ半導体チップ1121の動作が不安定なため、I/F条件チェックコマンド1221aのLVチェック領域に設定された値と同じ値が偶発的にレスポンス1121bのLVチェック領域に多重され、LVホスト装置400に返信される場合である。   In pattern (c), although the I / F condition check command 1221a is received and recognized correctly, the operation of the high voltage I / F signal regulator semiconductor chip 1121 is unstable, so the LV check of the I / F condition check command 1221a is performed. This is a case where the same value as the value set in the area is accidentally multiplexed in the LV check area of the response 1121b and returned to the LV host device 400.

このとき、I/F制御部404は、第1のチェックは成功したと判断し、続いて初期化コマンド1222aのLVチェック領域に、I/F条件チェックコマンド1221aに設定した値とは異なる値設定して送信する。   At this time, the I / F control unit 404 determines that the first check has succeeded, and subsequently sets a value different from the value set in the I / F condition check command 1221a in the LV check area of the initialization command 1222a. Then send.

非UHSスレーブ装置1120は、初期化コマンド1222aのレスポンス1222bのLVチェック領域に、レスポンス1221bと同じ値を設定して返信する。   The non-UHS slave device 1120 sets and returns the same value as the response 1221b in the LV check area of the response 1222b of the initialization command 1222a.

これにより、I/F制御部404は、第2のチェックは失敗したと判断し、以降の処理を中止する。   Thereby, the I / F control unit 404 determines that the second check has failed, and stops the subsequent processing.

[6−3.効果]
本発明の実施の形態5によれば、少なくとも2回のコマンドのLVチェック領域にそれぞれ値の異なるビット列を設定することで、供給電源電圧不足によりI/F半導体チップの動作が不安定であっても、最終的には処理中止と判断することができる。実施の形態4と同様に、当該スレーブ装置は、1.8V電源による正常動作が保証できないため、LV−UHS−Iモード非対応であることを検出したときに以降の動作を中止させることで、スレーブ装置が想定外の動作を実行することを未然に防ぐことができる。
[7.実施の形態6にかかるリムーバブルシステムの構成および動作]
[7−1.構成]
図13は、従来のホスト装置100とLVスレーブ装置420が接続されたリムーバブルシステム70の構成について説明したブロック図である。
[6-3. effect]
According to the fifth embodiment of the present invention, the operation of the I / F semiconductor chip is unstable due to insufficient supply power voltage by setting bit strings having different values in the LV check area of at least two commands. However, it can be finally determined that the process is to be stopped. As in the fourth embodiment, the slave device cannot guarantee normal operation with a 1.8 V power supply, and therefore, when it is detected that the LV-UHS-I mode is not supported, the subsequent operation is stopped. It is possible to prevent the slave device from executing an unexpected operation.
[7. Configuration and Operation of Removable System According to Embodiment 6]
[7-1. Constitution]
FIG. 13 is a block diagram illustrating a configuration of a removable system 70 in which a conventional host device 100 and an LV slave device 420 are connected.

ホスト装置100と、LVスレーブ装置420とは、機械的に接続される。また、ホスト装置100は、図1で説明したリムーバブルシステム10と同様、電源ライン110を介して、LVスレーブ装置420と電気的に接続される。   The host device 100 and the LV slave device 420 are mechanically connected. In addition, the host device 100 is electrically connected to the LV slave device 420 via the power supply line 110 as in the removable system 10 described with reference to FIG.

ホスト装置I/F部104と、スレーブ装置I/F部424とは、図1で説明したリムーバブルシステム10と同様、CLK(クロック)ライン111、CMD(コマンド)ライン112、DAT(データ)ライン113を介して、信号通信を行う。   The host device I / F unit 104 and the slave device I / F unit 424 have a CLK (clock) line 111, a CMD (command) line 112, and a DAT (data) line 113, as in the removable system 10 described in FIG. Signal communication is performed via

図14は、ホスト装置100にLVスレーブ装置420が装着されたときの、電源起動後の初期化ルーチンについて説明した図である。   FIG. 14 is a diagram illustrating an initialization routine after power activation when the LV slave device 420 is mounted on the host device 100.

[7−2.詳細動作]
以下図13から14を用いて、LVホスト装置400にLVスレーブ装置420が装着されたときの動作について説明する。
[7-2. Detailed operation]
The operation when the LV slave device 420 is attached to the LV host device 400 will be described below with reference to FIGS.

電源起動時、ホスト装置100の電源供給部101から、3.3V電源がI/F半導体チップ103(ホスト装置I/F部104)、および電源ライン110を介してLVスレーブ装置420に供給される。電源ライン110を介してLVスレーブ装置420に供給された3.3V電源はI/F信号レギュレータ421、およびBEレギュレータ426に供給され、また、電源電圧検知部422により3.3V電源であると検知される。そして、電源電圧検知部422は、3.3V電源を受信したという情報を、I/F制御部425に供給する。   At the time of power activation, 3.3 V power is supplied from the power supply unit 101 of the host device 100 to the LV slave device 420 via the I / F semiconductor chip 103 (host device I / F unit 104) and the power line 110. . The 3.3V power supplied to the LV slave device 420 via the power line 110 is supplied to the I / F signal regulator 421 and the BE regulator 426, and is detected by the power supply voltage detection unit 422 as 3.3V power. Is done. Then, the power supply voltage detection unit 422 supplies information indicating that the 3.3V power supply has been received to the I / F control unit 425.

当該LVスレーブ装置420のBEレギュレータ426は、1.8V電源入力を前提に設計されている。よって、3.3V電源が入力された時、バックエンドモジュール427が正しく動作する保証はない。   The BE regulator 426 of the LV slave device 420 is designed on the assumption of a 1.8V power input. Therefore, there is no guarantee that the back-end module 427 operates correctly when 3.3V power is input.

そこでI/F制御部425は、電源ライン110を介して供給される電源が3.3V電源であると検知したとき、入力されたコマンドに対してレスポンスを返信しないように制御する。   Therefore, when the I / F control unit 425 detects that the power supplied via the power supply line 110 is a 3.3V power supply, the I / F control unit 425 performs control so as not to return a response to the input command.

従って、ホスト装置100がI/F条件チェックコマンド1401aを送信したとき、上記を受信したI/F制御部425は、対応するレスポンスを返信しない(図14(a))。なお、ホスト装置100が送信するI/F条件チェックコマンド1401aは、3.3V信号により伝送されるので、LVスレーブ装置420のI/F半導体チップ423は、3.3V入力の耐圧性能を備える必要がある。   Therefore, when the host apparatus 100 transmits the I / F condition check command 1401a, the I / F control unit 425 that has received the above does not return a corresponding response (FIG. 14A). Since the I / F condition check command 1401a transmitted from the host device 100 is transmitted by a 3.3V signal, the I / F semiconductor chip 423 of the LV slave device 420 needs to have a withstand voltage performance of 3.3V input. There is.

これにより、ホスト装置100は、I/F条件チェックコマンド1401a発行後所定の時間経過してもレスポンスの受信ができないことから、エラーと判定し、以降の処理を中止する。   As a result, since the host device 100 cannot receive a response even after a predetermined time has elapsed after issuing the I / F condition check command 1401a, the host device 100 determines that an error has occurred and stops the subsequent processing.

なお、従来のホスト装置100の中には、図14(b)のように、電源起動後、I/F条件チェックコマンド1401aを発行せずに初期化コマンド1411aを発行するものもある。この場合、LVスレーブ装置420は、受信した初期化完了フラグに対して常に初期化完了フラグに0を設定したレスポンスを返信する。図14(b)の例では、初期化コマンド1411a、1412aに対して対応するレスポンス1411b、1412bいずれについても初期化完了フラグに0を設定する。   Note that some conventional host devices 100 issue an initialization command 1411a without issuing an I / F condition check command 1401a after power-up, as shown in FIG. 14B. In this case, the LV slave device 420 always returns a response in which the initialization completion flag is set to 0 with respect to the received initialization completion flag. In the example of FIG. 14B, the initialization completion flag is set to 0 for both responses 1411b and 1412b corresponding to the initialization commands 1411a and 1412a.

ホスト装置100は、最初の初期化コマンド1411a発行後所定の期間(タイムアウト期間)初期化完了フラグに1が設定されたレスポンスを受信できなれば、初期化を断念し、以降の処理を中止する。この結果、I/F条件チェックコマンド1401aを発行しないホスト装置に対しても、同様の結果が得られることになる。   If the host apparatus 100 cannot receive a response in which the initialization completion flag is set to 1 for a predetermined period (timeout period) after the first initialization command 1411a is issued, the host apparatus 100 gives up initialization and stops the subsequent processing. As a result, the same result can be obtained for a host device that does not issue the I / F condition check command 1401a.

[7−3.効果]
本発明の実施の形態6によれば、LVスレーブ装置は、供給された電源の電圧を検知し、
3.3V(高電圧)であれば、受信したコマンドに対応するレスポンスを返信しないようにする。本実施の形態では、当該スレーブ装置が正常動作する保証できないため、以降の動作を中止させることで、スレーブ装置が想定外の動作を実行することを未然に防ぐことができる。
[7-3. effect]
According to the sixth embodiment of the present invention, the LV slave device detects the voltage of the supplied power supply,
If it is 3.3 V (high voltage), a response corresponding to the received command is not returned. In this embodiment, since it is not possible to guarantee that the slave device operates normally, it is possible to prevent the slave device from executing an unexpected operation by stopping the subsequent operation.

またLVスレーブ装置のスレーブ装置I/F部424に3.3V信号入力の耐圧を持たせることで、LVスレーブ装置が従来のホスト装置に装着されても破壊されることはない。
[8.補記]
本開示においては、ホスト装置は従来のホスト装置100に加えてLVホスト装置400を合わせた計2種類、スレーブ装置は従来のスレーブ装置120に加えてLVスレーブ装置420、およびDMスレーブ装置720を合わせた計3種類が存在する。そして各々のホスト装置およびスレーブ装置の組み合わせ(2×3=6種類)について、その動作を説明した。この中で、従来のホスト装置100とLVスレーブ装置420の組み合わせ、およびLVホスト装置400と従来のスレーブ装置120との組み合わせは動作不可であるが、当該ホスト装置、もしくはスレーブ装置が破壊されるという致命的な問題は発生しない。そして上記以外の組み合わせについては、正常に動作することが確認された。
Further, by providing the slave device I / F unit 424 of the LV slave device with a withstand voltage of 3.3V signal input, even if the LV slave device is mounted on a conventional host device, it is not destroyed.
[8. Addendum]
In the present disclosure, the host device includes a total of two types including the LV host device 400 in addition to the conventional host device 100, and the slave device includes the LV slave device 420 and the DM slave device 720 in addition to the conventional slave device 120. There are a total of three types. The operation of each host device and slave device combination (2 × 3 = 6 types) has been described. Among these, the combination of the conventional host device 100 and the LV slave device 420 and the combination of the LV host device 400 and the conventional slave device 120 are inoperable, but the host device or the slave device is destroyed. No fatal problem occurs. It was confirmed that the combinations other than the above operate normally.

本発明の実施の形態において、複数の低電圧信号もしくは電源を定義することが可能である。たとえば図7において、LVホスト装置400およびDMスレーブ装置720が1.8Vおよび1.2Vの信号電圧に対応しているとき、LVホスト装置400は、1.8V電源をDMスレーブ装置720に供給し、LV−UHS−Iモードとして初期化まで完了する。その後、UHS−Iモードの電圧切換コマンドを用いて、信号電圧を1.8Vから1.2Vとすることも可能である。   In embodiments of the present invention, it is possible to define multiple low voltage signals or power supplies. For example, in FIG. 7, when the LV host device 400 and the DM slave device 720 support 1.8V and 1.2V signal voltages, the LV host device 400 supplies 1.8V power to the DM slave device 720. The LV-UHS-I mode is completed until initialization. Thereafter, the signal voltage can be changed from 1.8 V to 1.2 V by using a voltage switching command in the UHS-I mode.

また本発明の実施の形態において、高電圧の信号もしくは電源の電圧を3.3V、低電圧の信号もしくは電源の電圧を1.8Vとして説明したが、電圧の大小関係が保たれていれば、他の電圧値でもよい。一般にLVホスト装置400に実装されている低電圧I/F半導体チップ402の耐圧がx(V)のとき、LVホスト装置400は電源ラインを介してx(V)以下の電源を供給すれば、高電圧信号の入力により低電圧I/F半導体チップ402が破壊されることはない。   In the embodiment of the present invention, the high voltage signal or power supply voltage is 3.3 V, and the low voltage signal or power supply voltage is 1.8 V. However, if the magnitude relationship of the voltages is maintained, Other voltage values may be used. In general, when the withstand voltage of the low voltage I / F semiconductor chip 402 mounted on the LV host device 400 is x (V), the LV host device 400 supplies power of x (V) or less via the power line. The low voltage I / F semiconductor chip 402 is not destroyed by the input of the high voltage signal.

また実施の形態1から4において、LVチェック領域の値の確認をI/F条件チェックコマンドおよび初期化コマンドの2回実施したが、最初のI/F条件チェックコマンド、もしくは初期化コマンドのいずれか一方のみで実施しても構わない。また初期化コマンドは初期化中および初期化完了後の次の処理に移行するまで、何度も発行することができる。よってLVチェック領域の値の確認は、最初の初期化コマンドのみであっても、任意もしくはすべての初期化コマンドで確認しても構わない。   In the first to fourth embodiments, the value of the LV check area is confirmed twice by the I / F condition check command and the initialization command. Either the first I / F condition check command or the initialization command is used. You may carry out only by one side. The initialization command can be issued any number of times until the process proceeds to the next process during initialization and after completion of initialization. Therefore, the value of the LV check area may be confirmed only with the initial initialization command or with any or all of the initialization commands.

また、すべての実施の形態において、I/F条件チェックコマンドおよびそのレスポンス、および初期化コマンドおよびそのレスポンスのLVチェック領域はいずれも8ビットとしたが、1ビット以上であれば、本発明を実施することが可能である。なお、ビット数が多いほど、図12(c)のように、スレーブ装置の誤動作により、レスポンスのLVチェック領域に設定される値が、コマンドに多重されているLVチェック領域の値と偶発的に一致する確率が低くなり、より正確な判断を行うことができる。   In all of the embodiments, the I / F condition check command and its response, and the initialization command and its response have an LV check area of 8 bits, but the present invention is implemented if it is 1 bit or more. Is possible. As the number of bits increases, as shown in FIG. 12C, the value set in the LV check area of the response becomes accidentally different from the value in the LV check area multiplexed in the command due to the malfunction of the slave device. The probability of matching is reduced, and more accurate judgment can be made.

さらに、LVチェック領域は、コマンドと対応するレスポンスが同じビット数であればよく、異なるコマンド、もしくはレスポンスについては、ビット数が異なってもよい。たとえば図15(a)のように、I/F条件チェックコマンドおよびそのレスポンスのLVチェック領域は8ビット、初期化コマンドおよびそのレスポンスのLVチェック領域は4ビットとする構成も可能である。   Further, in the LV check area, the command and the response corresponding to the command need only have the same number of bits, and different commands or responses may have different numbers of bits. For example, as shown in FIG. 15A, the LV check area of the I / F condition check command and its response may be 8 bits, and the LV check area of the initialization command and its response may be 4 bits.

さらに、図15(b)のように、LVチェック領域は、従来のコマンドもしくはパケットのReserved領域内であれば、必ずしも連続している必要はない。   Further, as shown in FIG. 15B, the LV check area does not necessarily have to be continuous as long as it is within the reserved area of the conventional command or packet.

また、本発明のLVスレーブ装置、もしくはDMスレーブ装置は、ホスト装置から受信したコマンドに多重されているLVチェック領域の値と同じ値を、対応するレスポンスのLVチェック領域に設定してホスト装置に返信した。これ以外にも、スレーブ装置は受信したLVチェック領域の値に所定の変換を施した値をレスポンスのLVチェック領域に設定し、上記を受信したホスト装置は、受信したLVチェック領域の値に前記所定の変換の逆変換を施して、ホスト装置が送信したLVチェック領域の値と比較する方法も可能である。   In addition, the LV slave device or DM slave device of the present invention sets the same value as the value of the LV check area multiplexed in the command received from the host apparatus in the LV check area of the corresponding response to the host apparatus. Replied. In addition to this, the slave device sets a value obtained by performing a predetermined conversion on the value of the received LV check region in the LV check region of the response, and the host device that has received the above changes the value of the received LV check region to the value of the LV check region. It is also possible to perform a reverse conversion of a predetermined conversion and compare it with the value of the LV check area transmitted by the host device.

図16は、本発明のスレーブ装置(LVスレーブ装置もしくはDMスレーブ装置、簡単のため、ここではスレーブ装置と称する)が、本発明のホスト装置(簡単のため、ここではホスト装置と称する)から受信したLVチェック領域のビット列を反転(ビット列のすべてのビットに対して0を1に、1を0に変更)するという変換を施した値をレスポンスのLVチェック領域の値としてホスト装置に返送する例である。   FIG. 16 shows that the slave device of the present invention (LV slave device or DM slave device, referred to herein as the slave device for the sake of simplicity) is received from the host device of the present invention (referred to herein as the host device for the sake of simplicity). Example of returning a value obtained by performing a conversion of inverting the bit string of the selected LV check area (changing 0 to 1 and changing 1 to 0 for all bits of the bit string) as the value of the LV check area of the response It is.

具体的には、スレーブ装置がI/F条件チェックコマンド1601aを受信したとき、上記コマンドに多重されているLVチェック領域の値0xA5を読み出す。そして、0xA5を反転させた0x5Aをレスポンス1601bのLVチェック領域に設定してホスト装置に送信する。レスポンス1601bを受信したホスト装置はLVチェック領域に多重されているLVチェック領域の値を読み出し、上記変換の逆変換(この例ではビット列の反転)を施して0xA5を得る。この値は、ホスト装置がI/F条件チェックコマンド1601aに設定したLVチェック領域の値に等しいので、I/F条件チェックコマンド1601aによる第1のチェックは成功したことになる。   Specifically, when the slave device receives the I / F condition check command 1601a, the value 0xA5 of the LV check area multiplexed in the command is read. Then, 0x5A obtained by inverting 0xA5 is set in the LV check area of the response 1601b and transmitted to the host device. The host apparatus that has received the response 1601b reads the value of the LV check area multiplexed in the LV check area, and performs the inverse conversion of the above conversion (in this example, inversion of the bit string) to obtain 0xA5. Since this value is equal to the value of the LV check area set by the host device in the I / F condition check command 1601a, the first check by the I / F condition check command 1601a is successful.

同様に、初期化コマンド1602aに多重されているLVチェック領域の値0xB6にビット反転の変換を施した値0x49がレスポンス1602bのLVチェック領域に設定される。そして、ホスト装置はレスポンス1602bに多重されているLVチェック領域の値0x49に逆変換を施した値0xB6を取得し、ホスト装置が初期化コマンド1602aに設定したLVチェック領域の値と等しいことを検出することで、第2のチェックが成功したと判定する。   Similarly, a value 0x49 obtained by performing bit inversion conversion on the value 0xB6 of the LV check area multiplexed in the initialization command 1602a is set in the LV check area of the response 1602b. Then, the host device obtains a value 0xB6 obtained by performing inverse transformation on the value 0x49 of the LV check area multiplexed in the response 1602b, and detects that the host apparatus is equal to the value of the LV check area set in the initialization command 1602a. By doing so, it is determined that the second check is successful.

なお、ビット列の反転を利用する場合、ホスト装置はコマンドのLVチェック領域に0xFFを設定してはならない。これはLVスレーブ装置もしくはDMスレーブ装置からのレスポンスに多重されたLVチェック領域の値が0x00であるため、従来のスレーブ装置との識別ができなくなることが理由である。   When using bit string inversion, the host device must not set 0xFF in the LV check area of the command. This is because the value of the LV check area multiplexed in the response from the LV slave device or the DM slave device is 0x00, so that it cannot be distinguished from the conventional slave device.

本開示は、ホスト装置、スレーブ装置、インターフェイス半導体装置及びリムーバブルシステムに適用することができる。   The present disclosure can be applied to a host device, a slave device, an interface semiconductor device, and a removable system.

10〜70 リムーバブルシステム
100 ホスト装置
101 電源供給部
102 I/F信号レギュレータ
103 I/F半導体チップ
104 ホスト装置I/F部
105 I/F制御部
110 電源ライン
111 CLKライン
112 CMDライン
113 DATライン
120 スレーブ装置
121 I/F信号レギュレータ
122 I/F半導体チップ
123 スレーブ装置I/F部
124 I/F制御部
125 BEレギュレータ
126 バックエンドモジュール
201a I/F条件チェックコマンド
201b 201aのレスポンス
202a 初期化コマンド
202b 202aのレスポンス
203a 各種コマンド
203b 203aのレスポンス
211a 電圧切換コマンド
211b 211aのレスポンス
400 LVホスト装置
401 低電圧電源供給部
402 低電圧I/F半導体チップ
403 ホスト装置I/F部
404 I/F制御部
420 スレーブ装置
421 I/F信号レギュレータ
422 電源電圧検知部
423 I/F半導体チップ
424 スレーブ装置I/F部
425 I/F制御部
426 BEレギュレータ
427 バックエンドモジュール
501a I/F条件チェックコマンド
501b 501aのレスポンス
502a 初期化コマンド
502b 502aのレスポンス
503a 各種コマンド
503b 503aのレスポンス
720 DMスレーブ装置
721 I/F信号レギュレータ
722 電源電圧検知部
723 I/F半導体チップ
724 スレーブ装置I/F部
725 I/F制御部
726 BEレギュレータ
727 バックエンドモジュール
920 UHS−Iスレーブ装置
1001a I/F条件チェックコマンド
1001b 1001aのレスポンス
1120 UHS−Iスレーブ装置
1121 高電圧I/F半導体チップ
1122 スレーブ装置I/F部
1123 I/F制御部
1124 BEレギュレータ
1125 バックエンドモジュール
1201a I/F条件チェックコマンド
1211a I/F条件チェックコマンド
1211b 1211aのレスポンス
1221a I/F条件チェックコマンド
1221b 1221aのレスポンス
1222a 初期化コマンド
1222b 1222aのレスポンス
1401a I/F条件チェックコマンド
1411a I/F条件チェックコマンド
1411b 1411aのレスポンス
1412a 初期化コマンド
1412b 1412aのレスポンス
1601a I/F条件チェックコマンド
1601b 1601aのレスポンス
1602a I/F条件チェックコマンド
1602b 1602aのレスポンス
10 to 70 Removable System 100 Host Device 101 Power Supply Unit 102 I / F Signal Regulator 103 I / F Semiconductor Chip 104 Host Device I / F Unit 105 I / F Control Unit 110 Power Line 111 CLK Line 112 CMD Line 113 DAT Line 120 Slave device 121 I / F signal regulator 122 I / F semiconductor chip 123 Slave device I / F unit 124 I / F control unit 125 BE regulator 126 Back-end module 201a I / F condition check command 201b 201a response 202a Initialization command 202b 202a response 203a Various commands 203b 203a response 211a Voltage switching command 211b 211a response 400 LV host device 401 Low Voltage power supply unit 402 Low voltage I / F semiconductor chip 403 Host device I / F unit 404 I / F control unit 420 Slave device 421 I / F signal regulator 422 Power supply voltage detection unit 423 I / F semiconductor chip 424 Slave device I / F unit 425 I / F control unit 426 BE regulator 427 Backend module 501a I / F condition check command 501b 501a response 502a Initialization command 502b 502a response 503a Various commands 503b 503a response 720 DM slave device 721 I / F signal Regulator 722 Power supply voltage detection unit 723 I / F semiconductor chip 724 Slave device I / F unit 725 I / F control unit 726 BE regulator 727 Back end module 920 UHS- I slave device 1001a I / F condition check command 1001b Response of 1001a 1120 UHS-I slave device 1121 High voltage I / F semiconductor chip 1122 Slave device I / F unit 1123 I / F control unit 1124 BE regulator 1125 Backend module 1201a I / F condition check command 1211a I / F condition check command 1211b 1211a response 1221a I / F condition check command 1221b 1221a response 1222a Initialization command 1222b 1222a response 1401a I / F condition check command 1411a I / F condition check command 1411b Response 1411a 1412a Initialization command 1412b Response 1414a 16 Response of response 1602a I / F conditions check command 1602b 1602a of 1a I / F conditions check command 1601b 1601a

Claims (3)

第1のインターフェイス電圧に対応した第1のスレーブ装置と、前記第1のインターフェイス電圧よりも低い第2のインターフェイス電圧に対応した第2のスレーブ装置との両者と機械的に接続可能なインターフェイス部と、
前記インターフェイス部に装着されたスレーブ装置に対して要求信号を通知した後、前記要求信号に応答して当該スレーブ装置から通知された応答信号が、前記第2のスレーブ装置からの応答信号であると判断した場合、前記第2のインターフェイス電圧による初期化動作を継続する一方、前記要求信号に応答して当該スレーブ装置から通知された応答信号が、前記第2のスレーブ装置からの応答信号ではないと判断した場合、前記初期化動作を規制する制御部と、を備えたホスト装置。
An interface unit mechanically connectable to both the first slave device corresponding to the first interface voltage and the second slave device corresponding to the second interface voltage lower than the first interface voltage; ,
After notifying a request signal to the slave device mounted on the interface unit, the response signal notified from the slave device in response to the request signal is a response signal from the second slave device. If determined, the initialization operation by the second interface voltage is continued, while the response signal notified from the slave device in response to the request signal is not a response signal from the second slave device. And a control unit that regulates the initialization operation when it is determined.
前記インターフェイス部は、前記第1のスレーブ装置とは、論理的には接続ができない一方、前記第2のスレーブ装置とは、論理的に接続可能である、請求項1に記載のホスト装置。   The host device according to claim 1, wherein the interface unit cannot be logically connected to the first slave device, but can be logically connected to the second slave device. ホスト装置と、当該ホスト装置に着脱自在なスレーブ装置とから形成されるリムーバブルシステムであって、
前記ホスト装置は、
第1のインターフェイス電圧に対応した第1のスレーブ装置と、前記第1のインターフェイス電圧よりも低い第2のインターフェイス電圧に対応した第2のスレーブ装置との両者と機械的に接続可能なインターフェイス部と、
前記インターフェイス部に装着されたスレーブ装置に対して要求信号を通知した後、前記要求信号に応答して当該スレーブ装置から通知された応答信号が、前記第2のスレーブ装置からの応答信号であると判断した場合、前記第2のインターフェイス電圧による初期化動作を継続する一方、前記要求信号に応答して当該スレーブ装置から通知された応答信号が、前記第2のスレーブ装置からの応答信号ではないと判断した場合、前記初期化動作を規制する制御部と、を備えた、リムーバブルシステム。
A removable system formed of a host device and a slave device detachably attached to the host device,
The host device is
An interface unit mechanically connectable to both the first slave device corresponding to the first interface voltage and the second slave device corresponding to the second interface voltage lower than the first interface voltage; ,
After notifying a request signal to the slave device mounted on the interface unit, the response signal notified from the slave device in response to the request signal is a response signal from the second slave device. If determined, the initialization operation by the second interface voltage is continued, while the response signal notified from the slave device in response to the request signal is not a response signal from the second slave device. And a controller that restricts the initialization operation when it is determined.
JP2014208656A 2014-10-10 2014-10-10 Host device, slave device, interface semiconductor device, and removable system Active JP6413077B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2014208656A JP6413077B2 (en) 2014-10-10 2014-10-10 Host device, slave device, interface semiconductor device, and removable system

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2014208656A JP6413077B2 (en) 2014-10-10 2014-10-10 Host device, slave device, interface semiconductor device, and removable system

Publications (2)

Publication Number Publication Date
JP2016081099A JP2016081099A (en) 2016-05-16
JP6413077B2 true JP6413077B2 (en) 2018-10-31

Family

ID=55958539

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2014208656A Active JP6413077B2 (en) 2014-10-10 2014-10-10 Host device, slave device, interface semiconductor device, and removable system

Country Status (1)

Country Link
JP (1) JP6413077B2 (en)

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4653960B2 (en) * 2003-08-07 2011-03-16 ルネサスエレクトロニクス株式会社 Memory card and nonvolatile memory embedded microcomputer
WO2006057049A1 (en) * 2004-11-26 2006-06-01 Kabushiki Kaisha Toshiba Card and host device
EP1876509A1 (en) * 2005-04-27 2008-01-09 Matsushita Electric Industrial Co., Ltd. Card electronic device and host device
JP2016029556A (en) * 2014-07-15 2016-03-03 株式会社東芝 Host device and expandable device

Also Published As

Publication number Publication date
JP2016081099A (en) 2016-05-16

Similar Documents

Publication Publication Date Title
JP4896450B2 (en) Storage device
JP4620049B2 (en) Memory device and host device
CN111459854B (en) Method for securing digital card, flash memory controller and electronic device
KR100833176B1 (en) Efficient connection between modules of removable electronic circuit cards
US10466756B2 (en) Host apparatus and expansion device adaptable to low voltage signaling
JP2009176136A (en) Semiconductor storage device
JP6861348B2 (en) Slave device and host device
WO2018186456A1 (en) Host device and removable system
US20110231690A1 (en) Information processing apparatus, nonvolatile storage device, information processing system and nonvolatile memory controller
US20080114935A1 (en) Memory Card System and Method Transmitting Host Identification Information Thereof
CN101901158A (en) Update method and device of firmware
US8883521B2 (en) Control method of multi-chip package memory device
US10740172B2 (en) Communication apparatus, communication method, program, and communication system
JP6620313B2 (en) Host device, slave device and removable system
EP3905055B1 (en) Link startup method of storage device, and storage device, host and system implementing same
JP2019057229A (en) Communication mode determination method
JP6413077B2 (en) Host device, slave device, interface semiconductor device, and removable system
CN109815169B (en) Storage device and storage link self-adaption method thereof
JP2018156506A (en) Host device, slave unit and removable system
JP2017049873A (en) Host apparatus, slave device and removable system
TWI579762B (en) Solid state drive controlling circuit and related solid state drive device and solid state drive access system
CN115151895A (en) Storage system
US10824582B2 (en) Communication apparatus, communication method, program, and communication system
CN100530119C (en) Method and relevant apparatus for providing secondary basic input/output system code through synchronizing monitor and control
JP4976993B2 (en) Data processing apparatus and communication apparatus

Legal Events

Date Code Title Description
RD01 Notification of change of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7421

Effective date: 20160520

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20170915

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20180606

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20180619

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20180802

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20180821

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20180903

R151 Written notification of patent or utility model registration

Ref document number: 6413077

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151