JP6406775B2 - 画素構造及び表示装置 - Google Patents

画素構造及び表示装置 Download PDF

Info

Publication number
JP6406775B2
JP6406775B2 JP2017512015A JP2017512015A JP6406775B2 JP 6406775 B2 JP6406775 B2 JP 6406775B2 JP 2017512015 A JP2017512015 A JP 2017512015A JP 2017512015 A JP2017512015 A JP 2017512015A JP 6406775 B2 JP6406775 B2 JP 6406775B2
Authority
JP
Japan
Prior art keywords
thin film
film transistor
pixel
display
mode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2017512015A
Other languages
English (en)
Other versions
JP2017526014A (ja
Inventor
作敏 廖
作敏 廖
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
TCL China Star Optoelectronics Technology Co Ltd
Original Assignee
Shenzhen China Star Optoelectronics Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shenzhen China Star Optoelectronics Technology Co Ltd filed Critical Shenzhen China Star Optoelectronics Technology Co Ltd
Publication of JP2017526014A publication Critical patent/JP2017526014A/ja
Application granted granted Critical
Publication of JP6406775B2 publication Critical patent/JP6406775B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N13/00—Stereoscopic video systems; Multi-view video systems; Details thereof
    • H04N13/30—Image reproducers
    • H04N13/356—Image reproducers having separate monoscopic and stereoscopic modes
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N13/00—Stereoscopic video systems; Multi-view video systems; Details thereof
    • H04N13/30—Image reproducers
    • H04N13/356—Image reproducers having separate monoscopic and stereoscopic modes
    • H04N13/359—Switching between monoscopic and stereoscopic modes
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N13/00—Stereoscopic video systems; Multi-view video systems; Details thereof
    • H04N13/30—Image reproducers
    • H04N13/398—Synchronisation thereof; Control thereof
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F2201/00—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00
    • G02F2201/52—RGB geometrical arrangements

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Mathematical Physics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Optics & Photonics (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Liquid Crystal (AREA)
  • Liquid Crystal Display Device Control (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Control Of El Displays (AREA)

Description

本発明は、表示分野、特に画素構造及び表示装置に関する。
液晶表示技術の発展に伴い、液晶ディスプレイの性能に対する要求が高くなってきた。液晶ディスプレイの消費電力を低減するために、新規な画素構造が開発された。図１は従来の画素構造の構造模式図である。該画素構造は、Ｒ（赤）Ｇ（緑）Ｂ（青）Ｗ（白）の４つのサブ画素を含み、当該サブ画素は、それぞれデータ線Ｄｎ、データ線Ｄｎ+１、データ線Ｄｎ+２及びデータ線Ｄｎ+３によりデータ信号を入力し、走査線Ｄiにより走査信号を入力し、薄膜トランジスタＴj、薄膜トランジスタＴj+１、薄膜トランジスタＴj+２及び薄膜トランジスタＴj+３により各サブ画素のオンオフを制御する。このようにして白色のサブ画素により液晶ディスプレイの全体の光透過率を増加し、液晶ディスプレイの消費電力を低減することができる。
しかしながら、従来の液晶ディスプレイはほとんどが３Ｄ表示機能を有するが、３Ｄ表示機能を有する液晶ディスプレイでは、画素同士に比較的に広い遮光領域を設置することによりクロストーク現象を防止する必要があった。それにより、白色のサブ画素の設置面積が小さくなるため、液晶ディスプレイの消費電力を良好に制御することができなかった。
そのため、画素構造及び表示装置を提供することにより、従来技術に存在する問題を解決する必要がある。
本発明は、消費電力を低減し、及びクロストーク現象を防止することができる画素構造及び表示装置を提供することにより、従来の画素構造及び表示装置の消費電力が大きく、クロストーク現象が発生する問題を解決することを目的とする。
前記問題を解決するために、本発明が提供する技術案は以下の通りである。
本発明の実施例は、対応する表示装置に設けられ、原色のサブ画素及び白色のサブ画素を含む画素構造において、さらに、
前記原色のサブ画素及び前記白色のサブ画素に接続される第１の薄膜トランジスタと、
前記第１の薄膜トランジスタによりデータ信号を前記原色のサブ画素及び前記白色のサブ画素に伝送する表示データ線と、
走査信号を前記第１の薄膜トランジスタに伝送する表示走査線と、
前記白色のサブ画素に接続される第２の薄膜トランジスタと、
前記第２の薄膜トランジスタにより共通信号を前記白色のサブ画素に伝送する共通線と、
表示モード信号を前記第２の薄膜トランジスタに伝送するモード走査線と、
を含み、
前記表示装置２Ｄが表示モードにある場合に、前記白色のサブ画素は、前記表示モード信号の制御により明状態を表示し、前記表示装置が３Ｄ表示モードにある場合に、前記白色のサブ画素は、前記表示モード信号の制御により暗状態を表示し、
前記白色のサブ画素と、隣接する前記原色のサブ画素とは、前記表示走査線を共用し、前記白色のサブ画素は前記画素構造の側端に設けられる画素構造を提供する。
本発明の画素構造において、さらに、前記表示モード信号を生成する表示モード変換モジュールを含み、
前記表示モード変換モジュールは、第１のモード変換薄膜トランジスタ及び第２のモード変換薄膜トランジスタを含み、
前記第１のモード変換薄膜トランジスタの出力端は前記モード走査線に接続され、前記第１のモード変換薄膜トランジスタの入力端は前の表示走査線に接続され、前記第１のモード変換薄膜トランジスタの制御端は第１の制御スイッチ線に接続され、
前記第２のモード変換薄膜トランジスタの出力端は前記モード走査線に接続され、前記第２のモード変換薄膜トランジスタの入力端は後の表示走査線に接続され、前記第２のモード変換薄膜トランジスタの制御端は第２の制御スイッチ線に接続され、
同一フレームの画像において、前記前の表示走査線のオンタイミングは、対応する前記白色のサブ画素に対応する前記表示走査線のオンタイミングより早く、前記後の表示走査線のオンタイミングは、対応する前記白色のサブ画素に対応する前記表示走査線のオンタイミングより遅い。
本発明の画素構造において、前記表示装置２Ｄが表示モードにある場合に、前記第１のモード変換薄膜トランジスタは、前記第１の制御スイッチ線の制御によりオンし、前記表示装置が３Ｄ表示モードにある場合に、前記第２のモード変換薄膜トランジスタは、前記第２の制御スイッチ線の制御によりオンする。
本発明の画素構造において、さらに、前記表示モード信号を生成する表示モード変換モジュールを含み、
前記表示モード変換モジュールは、第１のモード変換薄膜トランジスタ及び第２のモード変換薄膜トランジスタを含み、
前記第１のモード変換薄膜トランジスタの出力端は前記モード走査線に接続され、前記第１のモード変換薄膜トランジスタの入力端は第３の制御スイッチ線に接続され、前記第１のモード変換薄膜トランジスタの制御端は第１の制御スイッチ線に接続され、
前記第２のモード変換薄膜トランジスタの出力端は前記モード走査線に接続され、前記第２のモード変換薄膜トランジスタの入力端は後の表示走査線に接続され、前記第２のモード変換薄膜トランジスタの制御端は第２の制御スイッチ線に接続され、
同一フレームの画像において、前記後の表示走査線のオンタイミングは、対応する前記白色のサブ画素に対応する前記表示走査線のオンタイミングより遅い。
本発明の画素構造において、前記表示装置２Ｄが表示モードにある場合に、前記第１のモード変換薄膜トランジスタは、前記第１の制御スイッチ線の制御によりオンし、前記表示装置が３Ｄ表示モードにある場合に、前記第２のモード変換薄膜トランジスタは、前記第２の制御スイッチ線の制御によりオンし、前記第３の制御スイッチ線がオフ信号を前記モード走査線により前記第２の薄膜トランジスタに送信することにより、前記第２の薄膜トランジスタは常にオフする。
本発明の実施例は、対応する表示装置に設けられ、原色のサブ画素及び白色のサブ画素を含む画素構造において、さらに、
前記原色のサブ画素及び前記白色のサブ画素に接続される第１の薄膜トランジスタと、
前記第１の薄膜トランジスタによりデータ信号を前記原色のサブ画素及び前記白色のサブ画素に伝送する表示データ線と、
走査信号を前記第１の薄膜トランジスタに伝送する表示走査線と、
前記白色のサブ画素に接続される第２の薄膜トランジスタと、
前記第２の薄膜トランジスタにより共通信号を前記白色のサブ画素に伝送する共通線と、
表示モード信号を前記第２の薄膜トランジスタに伝送するモード走査線と、
を含み、
前記表示装置２Ｄが表示モードにある場合に、前記白色のサブ画素は、前記表示モード信号の制御により明状態を表示し、前記表示装置が３Ｄ表示モードにある場合に、前記白色のサブ画素は、前記表示モード信号の制御により暗状態を表示する画素構造を提供する。
本発明の画素構造において、さらに前記表示モード信号を生成する表示モード変換モジュールを含み、
前記表示モード変換モジュールは、第１のモード変換薄膜トランジスタ及び第２のモード変換薄膜トランジスタを含み、
前記第１のモード変換薄膜トランジスタの出力端は前記モード走査線に接続され、前記第１のモード変換薄膜トランジスタの入力端は前の表示走査線に接続され、前記第１のモード変換薄膜トランジスタの制御端は第１の制御スイッチ線に接続され、
前記第２のモード変換薄膜トランジスタの出力端は前記モード走査線に接続され、前記第２のモード変換薄膜トランジスタの入力端は後の表示走査線に接続され、前記第２のモード変換薄膜トランジスタの制御端は第２の制御スイッチ線に接続され、
同一フレームの画像において、前記前の表示走査線のオンタイミングは、対応する前記白色のサブ画素に対応する前記表示走査線のオンタイミングより早く、前記後の表示走査線のオンタイミングは、対応する前記白色のサブ画素に対応する前記表示走査線のオンタイミングより遅い。
本発明の画素構造において、前記表示装置２Ｄが表示モードにある場合に、前記第１のモード変換薄膜トランジスタは、前記第１の制御スイッチ線の制御によりオンし、前記表示装置が３Ｄ表示モードにある場合に、前記第２のモード変換薄膜トランジスタは、前記第２の制御スイッチ線の制御によりオンする。
本発明の画素構造において、さらに前記表示モード信号を生成する表示モード変換モジュールを含み、
前記表示モード変換モジュールは、第１のモード変換薄膜トランジスタ及び第２のモード変換薄膜トランジスタを含み、
前記第１のモード変換薄膜トランジスタの出力端は前記モード走査線に接続され、前記第１のモード変換薄膜トランジスタの入力端は第３の制御スイッチ線に接続され、前記第１のモード変換薄膜トランジスタの制御端は第１の制御スイッチ線に接続され、
前記第２のモード変換薄膜トランジスタの出力端は前記モード走査線に接続され、前記第２のモード変換薄膜トランジスタの入力端は後の表示走査線に接続され、前記第２のモード変換薄膜トランジスタの制御端は第２の制御スイッチ線に接続され、
同一フレームの画像において、前記後の表示走査線のオンタイミングは、対応する前記白色のサブ画素に対応する前記表示走査線のオンタイミングより遅い。
本発明の画素構造において、前記表示装置２Ｄが表示モードにある場合に、前記第１のモード変換薄膜トランジスタは、前記第１の制御スイッチ線の制御によりオンし、前記表示装置が３Ｄ表示モードにある場合に、前記第２のモード変換薄膜トランジスタは、前記第２の制御スイッチ線の制御によりオンし、前記第３の制御スイッチ線がオフ信号を前記モード走査線により前記第２の薄膜トランジスタに送信することにより、前記第２の薄膜トランジスタは常にオフする。
本発明の画素構造において、前記白色のサブ画素と、隣接する前記原色のサブ画素とは、前記表示走査線を共用する。
本発明の画素構造において、前記白色のサブ画素と、隣接する前記原色のサブ画素とは、異なる前記表示走査線を使用する。
本発明の画素構造において、前記白色のサブ画素は前記画素構造の側端に設けられる。
本発明の画素構造において、前記白色のサブ画素は前記画素構造の中部に設けられる。
本発明は、さらに、バックライト、及び画素構造を含む表示装置であって、
該画素構造は、
原色のサブ画素と、
白色のサブ画素と、
前記原色のサブ画素及び前記白色のサブ画素に接続される第１の薄膜トランジスタと、
前記第１の薄膜トランジスタによりデータ信号を前記原色のサブ画素及び前記白色のサブ画素に伝送する表示データ線と、
走査信号を前記第１の薄膜トランジスタに伝送する表示走査線と、
前記白色のサブ画素に接続される第２の薄膜トランジスタと、
前記第２の薄膜トランジスタにより共通信号を前記白色のサブ画素に伝送する共通線と、
表示モード信号を前記第２の薄膜トランジスタに伝送するモード走査線と、
を含み、
前記表示装置２Ｄが表示モードにある場合に、前記白色のサブ画素は、前記表示モード信号の制御により明状態を表示し、前記表示装置が３Ｄ表示モードにある場合に、前記白色のサブ画素は、前記表示モード信号の制御により暗状態を表示する。
本発明の表示装置において、前記画素構造は、さらに前記表示モード信号を生成する表示モード変換モジュールを含み、
前記表示モード変換モジュールは、第１のモード変換薄膜トランジスタ及び第２のモード変換薄膜トランジスタを含み、
前記第１のモード変換薄膜トランジスタの出力端は前記モード走査線に接続され、前記第１のモード変換薄膜トランジスタの入力端は前の表示走査線に接続され、前記第１のモード変換薄膜トランジスタの制御端は第１の制御スイッチ線に接続され、
前記第２のモード変換薄膜トランジスタの出力端は前記モード走査線に接続され、前記第２のモード変換薄膜トランジスタの入力端は後の表示走査線に接続され、前記第２のモード変換薄膜トランジスタの制御端は第２の制御スイッチ線に接続され、
同一フレームの画像において、前記前の表示走査線のオンタイミングは、対応する前記白色のサブ画素に対応する前記表示走査線のオンタイミングより早く、前記後の表示走査線のオンタイミングは、対応する前記白色のサブ画素に対応する前記表示走査線のオンタイミングより遅い。
本発明の表示装置において、前記表示装置２Ｄが表示モードにある場合に、前記第１のモード変換薄膜トランジスタは、前記第１の制御スイッチ線の制御によりオンし、前記表示装置が３Ｄ表示モードにある場合に、前記第２のモード変換薄膜トランジスタは、前記第２の制御スイッチ線の制御によりオンする。
本発明の表示装置において、前記画素構造は、さらに前記表示モード信号を生成する表示モード変換モジュールを含み、
前記表示モード変換モジュールは、第１のモード変換薄膜トランジスタ及び第２のモード変換薄膜トランジスタを含み、
前記第１のモード変換薄膜トランジスタの出力端は前記モード走査線に接続され、前記第１のモード変換薄膜トランジスタの入力端は第３の制御スイッチ線に接続され、前記第１のモード変換薄膜トランジスタの制御端は第１の制御スイッチ線に接続され、
前記第２のモード変換薄膜トランジスタの出力端は前記モード走査線に接続され、前記第２のモード変換薄膜トランジスタの入力端は後の表示走査線に接続され、前記第２のモード変換薄膜トランジスタの制御端は第２の制御スイッチ線に接続され、
同一フレームの画像において、前記後の表示走査線のオンタイミングは、対応する前記白色のサブ画素に対応する前記表示走査線のオンタイミングより遅い。
本発明の表示装置において、前記表示装置２Ｄが表示モードにある場合に、前記第１のモード変換薄膜トランジスタは、前記第１の制御スイッチ線の制御によりオンし、前記表示装置が３Ｄ表示モードにある場合に、前記第２のモード変換薄膜トランジスタは、前記第２の制御スイッチ線の制御によりオンし、前記第３の制御スイッチ線がオフ信号を前記モード走査線により前記第２の薄膜トランジスタに送信することにより、前記第２の薄膜トランジスタは常にオフする。
本発明の表示装置において、前記白色のサブ画素と、隣接する前記原色のサブ画素とは、前記表示走査線を共用し、又は前記白色のサブ画素と、隣接する前記原色のサブ画素とは、異なる前記表示走査線を使用し、
前記白色のサブ画素は前記画素構造の側端に設けられ、又は前記白色のサブ画素は前記画素構造の中部に設けられる。
従来の画素構造及び表示装置に比べて、本発明の画素構造及び表示装置は、モード走査線及び第２の薄膜トランジスタを設けることにより、２Ｄ表示モードと３Ｄ表示モードとの変換が実現され、表示装置の消費電力が低減され、さらにクロストーク現象の発生が回避されるため、従来の画素構造及び表示装置の消費電力が大きく、クロストーク現象が発生する技術問題が解決される。
以下、本発明の前記内容を分かりやすくするため、図面を参照しながら好ましい実施例により詳しく説明する。
図１は従来の画素構造の構造模式図である。 図２は本発明の画素構造の第１の好ましい実施例の構造模式図である。 図３は本発明の画素構造の第１の好ましい実施例の表示モード変換モジュールの構造模式図である。 図４は本発明の画素構造の第２の好ましい実施例の表示モード変換モジュールの構造模式図である。 図５は本発明の画素構造の第３の好ましい実施例の構造模式図である。 図６は本発明の画素構造の第４の好ましい実施例の構造模式図である。
以下の各実施例は、図面を参照して説明され、本発明の実施可能な特定な実施例を例示するものである。本発明でいう方向用語、例えば「上」、「下」、「前」、「後」、「左」、「右」、「内」、「外」、「側面」等は、図面による方向である。よって、用いられる方向用語は、本発明を説明及び理解するためのもので、本発明を制限しない。
図面において、構造が類似する単位を同一の符号で表示する。
図２は本発明の画素構造の第１の好ましい実施例の構造模式図である。本好ましい実施例の画素構造２０は、対応する表示装置に設けられ、３つの原色のサブ画素（赤サブ画素Ｒ、青サブ画素Ｂ、及び緑サブ画素Ｇ）及び３つの白色のサブ画素Ｗを含む。ここで、必要に応じて複数の原色のサブ画素及び白色のサブ画素Ｗを設置してもよい。当該画素構造２０は、さらに、第１の薄膜トランジスタ２１、表示データ線２２、表示走査線２３、第２の薄膜トランジスタ２４、共通線２５、モード走査線２６及び表示モード変換モジュール２７を含む。第１の薄膜トランジスタ２１は原色のサブ画素及び白色のサブ画素Ｗに接続され、原色のサブ画素及び白色のサブ画素Ｗにデータ信号を提供し、表示データ線２２は第１の薄膜トランジスタ２１によりデータ信号を原色のサブ画素及び白色のサブ画素Ｗに伝送し、表示走査線２３は走査信号を第１の薄膜トランジスタ２１に伝送し、第１の薄膜トランジスタ２１は走査信号の制御によりオン・オフし、第２の薄膜トランジスタ２４は白色のサブ画素Ｗに接続され、白色のサブ画素Ｗに共通信号を提供し、共通線２５は第２の薄膜トランジスタ２４により共通信号を白色のサブ画素Ｗに伝送し、モード走査線２６は表示モード信号を第２の薄膜トランジスタ２４に伝送し、第２の薄膜トランジスタ２４は表示モード信号の制御によりオン・オフする。表示モード変換モジュール２７は表示モード信号を生成する。
本好ましい実施例において、表示走査線２３は、原色のサブ画素を駆動する表示走査線、及び白色のサブ画素を駆動する表示走査線を含み、データ信号の有効な伝送のため、同一の画素構造の、原色のサブ画素を駆動する表示走査線と、白色のサブ画素を駆動する表示走査線は、それぞれ順次に対応する第１の薄膜トランジスタ２１をオンするように制御する。つまり、白色のサブ画素を駆動する表示走査線は第１の薄膜トランジスタ２１をオンするように駆動する際に、原色のサブ画素を駆動する表示走査線は第１の薄膜トランジスタ２１をオフするように駆動する。
図３は本発明の画素構造の第１の好ましい実施例の表示モード変換モジュールの構造模式図である。当該表示モード変換モジュール２７は、第１のモード変換薄膜トランジスタ２７１、及び第２のモード変換薄膜トランジスタ２７２を含む。
第１のモード変換薄膜トランジスタ２７１の出力端は、モード走査線２６に接続され、第１のモード変換薄膜トランジスタ２７１の入力端は、前の表示走査線Ｇｎ-１に接続され、第１のモード変換薄膜トランジスタ２７１の制御端は、第１の制御スイッチ線Ｓ１に接続され、第１のモード変換薄膜トランジスタ２７１は、第１の制御スイッチ線Ｓ１の制御によりオン・オフする。
第２のモード変換薄膜トランジスタ２７２の出力端は、モード走査線２６に接続され、第２のモード変換薄膜トランジスタ２７２の入力端は、後の表示走査線Ｇｎ+１に接続され、第２のモード変換薄膜トランジスタ２７２の制御端は第２の制御スイッチ線Ｓ２に接続され、第２のモード変換薄膜トランジスタ２７２は、第２の制御スイッチ線Ｓ２の制御によりオン・オフする。
同一フレームの画像において、前の表示走査線Ｇｎ-１のオンタイミングは、対応する白色のサブ画素に対応する表示走査線Ｇｎのオンタイミングより早く、後の表示走査線Ｇｎ+１のオンタイミングは、対応する白色のサブ画素に対応する表示走査線Ｇｎのオンタイミングより遅い。
図２と図３に示すように、本好ましい実施例の画素構造の使用際に、表示装置が２Ｄ表示をする場合、表示装置の表示走査線２３は、行ごとに順次に走査信号を各画素構造の第１の薄膜トランジスタ２１に伝送し、表示装置のモード走査線２６は、行ごとに順次に表示モード信号を各画素構造の第２の薄膜トランジスタ２４に伝送する。
第１のモード変換薄膜トランジスタ２７１は、第１の制御スイッチ線Ｓ１の制御によりオンし、第２のモード変換薄膜トランジスタ２７２は、第２の制御スイッチ線Ｓ２の制御によりオフする。まず、ｎ-１行目の画素構造の表示走査線（前の表示走査線Ｇｎ-１）がオンし、ｎ-１行目の画素は前の表示走査線Ｇｎ-１により走査信号を入力し、当該前の表示走査線Ｇｎ-１の走査信号（即ち、表示モード信号ＧＳｎ）が第１のモード変換薄膜トランジスタ２７１によりｎ行目のモード走査線２６に出力され、ｎ行目の画素構造の第２の薄膜トランジスタ２４は、表示モード信号ＧＳｎの制御によりオンすることにより、共通線２５の共通信号が第２の薄膜トランジスタ２４により白色のサブ画素Ｗに伝送され、白色のサブ画素Ｗは暗状態を表示する。
そして、ｎ-１行目の画素構造の表示走査線がオフし、前の表示走査線Ｇｎ-１の走査信号が第１のモード変換薄膜トランジスタ２７１によりｎ行目のモード走査線２６に出力され、ｎ行目の画素構造の第２の薄膜トランジスタ２４は、表示モード信号ＧＳｎの制御によりオフし、白色のサブ画素Ｗは暗状態を維持する。
次に、ｎ行目の画素構造の表示走査線２３がオンし、ｎ行目の画素は表示データ線２２によりデータ信号を入力し、この時に、表示データ線２２は第１の薄膜トランジスタ２１により白色のサブ画素Ｗにデータ信号を伝送し、白色のサブ画素Ｗは明状態に変換し、その後、ｎ行目の画素構造の第２の薄膜トランジスタ２４は再度オンすることはないため、当該白色のサブ画素Ｗは、本フレームの画面において明状態を維持する。
表示装置が３Ｄ表示をする場合、表示装置の表示走査線２３は、行ごとに順次に走査信号を各画素構造の第１の薄膜トランジスタ２１に伝送し、表示装置のモード走査線２６は、行ごとに順次に表示モード信号を各画素構造の第２の薄膜トランジスタ２４に伝送する。
第１のモード変換薄膜トランジスタ２７１は、第１の制御スイッチ線Ｓ１の制御によりオフし、第２のモード変換薄膜トランジスタ２７２は、第２の制御スイッチ線Ｓ２の制御によりオンする。まず、ｎ行目の画素構造の表示走査線２３がオンし、ｎ行目の画素は表示データ線２２によりデータ信号を入力し、この時に、表示データ線２２は第１の薄膜トランジスタ２１により白色のサブ画素Ｗにデータ信号を伝送するため、白色のサブ画素Ｗは明状態である。
そして、ｎ行目の画素構造の表示走査線２３がオフし、表示データ線２２は白色のサブ画素Ｗにデータ信号を伝送することを停止するが、ｎ行目の画素構造の第２の薄膜トランジスタ２４がオンしていないため、白色のサブ画素Ｗは明状態を維持する。
次に、ｎ+１行目の画素構造の表示走査線（後の表示走査線Ｇｎ+１）がオンし、ｎ+１行目の画素は後の表示走査線Ｇｎ+１により走査信号を入力し、当該後の表示走査線Ｇｎ+１の走査信号（即ち、表示モード信号ＧＳｎ）が第２のモード変換薄膜トランジスタ２７２によりｎ行目のモード走査線２６に出力され、ｎ行目の画素構造の第２の薄膜トランジスタ２４は、表示モード信号ＧＳｎの制御によりオンすることにより、共通線２５の共通信号は第２の薄膜トランジスタ２４により白色のサブ画素Ｗに伝送され、白色のサブ画素Ｗは暗状態に変換し、その後、表示データ線２２は再度に当該白色のサブ画素Ｗにデータ信号を伝送しないため、当該白色のサブ画素Ｗは本フレームの画面において暗状態を維持する。
よって、本好ましい実施例の表示装置の画素構造は２Ｄ表示をする場合に、明状態の白色のサブ画素により画面の輝度を向上させることができるので、消費電力を低減できる。３Ｄ表示をする場合に、暗状態の白色のサブ画素により隣接の画素のクロストーク現象の発生を回避することができる。
図４は本発明の画素構造の第２の好ましい実施例の表示モード変換モジュールの構造模式図である。本好ましい実施例の画素構造３０と第１の好ましい実施例とは、画素構造２０の表示モード変換モジュール３７の構造が異なる。当該表示モード変換モジュール３７は、同様に第１のモード変換薄膜トランジスタ３７１、及び第２のモード変換薄膜トランジスタ３７２を含む。
第１のモード変換薄膜トランジスタ３７１の出力端は、モード走査線２６に接続され、第１のモード変換薄膜トランジスタ３７１の入力端は第３の制御スイッチ線Ｓ３に接続され、第１のモード変換薄膜トランジスタ３７１の制御端は、第１の制御スイッチＳ１に接続され、第１のモード変換薄膜トランジスタ３７１は、第１の制御スイッチ線Ｓ１の制御によりオン・オフする。
第２のモード変換薄膜トランジスタ３７２の出力端は、モード走査線２６に接続され、第２のモード変換薄膜トランジスタ３７２の入力端は、後の表示走査線Ｇｎ+１に接続され、第２のモード変換薄膜トランジスタ３７２の制御端は、第２の制御スイッチ線Ｓ２に接続され、第２のモード変換薄膜トランジスタ３７２は、第２の制御スイッチ線Ｓ２の制御によりオン・オフする。
同一フレームの画像において、第３の制御スイッチ線Ｓ３がオフ信号をモード走査線２６により第２の薄膜トランジスタ２４に送信することにより、第２の薄膜トランジスタ２４は常にオフする。後の表示走査線Ｇｎ+１のオンタイミングは、対応する白色のサブ画素に対応する表示走査線Ｇｎのオンタイミングより遅い。
図２と図４に示すように、本好ましい実施例の画素構造の使用際に、表示装置は２Ｄ表示をする場合、表示装置の表示走査線２３は、行ごとに順次に走査信号を各画素構造の第１の薄膜トランジスタ２１に伝送し、表示装置のモード走査線２６は、行ごとに順次に表示モード信号を各画素構造の第２の薄膜トランジスタ２４に伝送する。
第１のモード変換薄膜トランジスタ３７１は、第１の制御スイッチ線Ｓ１の制御によりオンし、第２のモード変換薄膜トランジスタ３７２は、第２の制御スイッチ線Ｓ２の制御によりオフする。まず、表示モード信号ＧＳｎは第３の制御スイッチ線Ｓ３、第１のモード変換薄膜トランジスタ３７１によりｎ行目のモード走査線２６に出力し、当該表示モード信号ＧＳｎは、第３の制御スイッチ線Ｓ３が伝送するオフ信号である。ｎ行目の画素構造の第２の薄膜トランジスタ２４は、表示モード信号ＧＳｎ（オフ信号）の制御により常にオフする。
同時に、ｎ行目の画素構造の表示走査線２３はオンし、ｎ行目の画素は表示データ線２２によりデータ信号を入力し、この時に、表示データ線２２は、第１の薄膜トランジスタ２１により白色のサブ画素Ｗにデータ信号を伝送することにより、白色のサブ画素Ｗは明状態を維持する。
表示装置が３Ｄ表示をする場合、表示装置の表示走査線２３は、行ごとに順次に走査信号を各画素構造の第１の薄膜トランジスタ２１に伝送し、表示装置のモード走査線２６は、行ごとに順次に表示モード信号を各画素構造の第２の薄膜トランジスタ２４に伝送する。
第１のモード変換薄膜トランジスタ３７１は、第１の制御スイッチ線Ｓ１の制御によりオフし、第２のモード変換薄膜トランジスタ３７２は、第２の制御スイッチ線Ｓ２の制御によりオンする。まず、ｎ行目の画素構造の表示走査線２３はオンし、ｎ行目の画素は表示データ線２２によりデータ信号を入力し、この時に、表示データ線２２は第１の薄膜トランジスタ２１により白色のサブ画素Ｗにデータ信号を伝送するため、白色のサブ画素Ｗは明状態である。
そして、ｎ行目の画素構造の表示走査線２３はオフし、表示データ線２２は、白色のサブ画素Ｗにデータ信号を伝送することを停止するが、ｎ行目の画素構造の第２の薄膜トランジスタ２４はオンしていないため、白色のサブ画素Ｗは明状態を維持する。
次に、ｎ+１行目の画素構造の表示走査線（後の表示走査線Ｇｎ+１）がオンし、ｎ+１行目の画素は、後の表示走査線Ｇｎ+１により走査信号を入力し、当該後の表示走査線Ｇｎ+１の走査信号（即ち、表示モード信号ＧＳｎ）は第２のモード変換薄膜トランジスタ３７２によりｎ行目のモード走査線２６に出力され、ｎ行目の画素構造の第２の薄膜トランジスタ２４は、表示モード信号ＧＳｎの制御によりオンすることにより、共通線２５の共通信号は第２の薄膜トランジスタ２４により白色のサブ画素Ｗに伝送され、白色のサブ画素Ｗは暗状態に変換し、その後、表示データ線２２は再度に当該白色のサブ画素Ｗにデータ信号を伝送しないため、当該白色のサブ画素Ｗは本フレームの画面において暗状態を維持する。
本好ましい実施例における表示モード変換モジュールが２Ｄ表示をする場合、第１のモード変換薄膜トランジスタは第３の制御スイッチ線のオフ信号により第２の薄膜トランジスタを常にオフするように制御することにより、画素構造の白色のサブ画素Ｗの充電時間が十分で、２Ｄ表示の効果がより良好である。
図５は本発明の画素構造の第３の好ましい実施例の構造模式図である。本好ましい実施例において、用いられる表示走査線の数を低減させるために、同一の列の画素構造では、同一の表示走査線は３つのサブ画素（白色のサブ画素又は原色のサブ画素）を駆動し、駆動される３つのサブ画素は同一の画素構造であってもよく、隣接する画素構造であってもよい。つまり、白色のサブ画素と、隣接する原色のサブ画素とは、表示走査線を共用してもよく、異なる表示走査線を使用してもよい。
図５に示すように、表示走査線Ｇｎ-１は赤色のサブ画素Ｒ１、緑色のサブ画素Ｇ１、及び青色のサブ画素Ｂ１を駆動し、表示走査線Ｇｎは白色のサブ画素Ｗ１、緑色のサブ画素Ｇ２、及び青色のサブ画素Ｂ２を駆動し、表示走査線Ｇｎ+１は赤色のサブ画素Ｒ２、白色のサブ画素Ｗ２、及び青色のサブ画素Ｂ３を駆動し、表示走査線Ｇｎ+２は赤色のサブ画素Ｒ３、緑色のサブ画素Ｇ３、及び白色のサブ画素Ｗ３を駆動する。
表示データ線Ｄ１は、第１の薄膜トランジスタＴ１により赤色のサブ画素Ｒ１にデータ信号を提供し、第１の薄膜トランジスタＴ４により白色のサブ画素Ｗ１にデータ信号を提供し、第１の薄膜トランジスタＴ７により赤色のサブ画素Ｒ２にデータ信号を提供し、第１の薄膜トランジスタＴ１０により赤色のサブ画素Ｒ３にデータ信号を提供する。
表示データ線Ｄ２は、第１の薄膜トランジスタＴ２により緑色のサブ画素Ｇ１にデータ信号を提供し、第１の薄膜トランジスタＴ５により緑色のサブ画素Ｇ２にデータ信号を提供し、第１の薄膜トランジスタＴ８により白色のサブ画素Ｗ２にデータ信号を提供し、第１の薄膜トランジスタＴ１１により緑色のサブ画素Ｇ３にデータ信号を提供する。
表示データ線Ｄ３は、第１の薄膜トランジスタＴ３により青色のサブ画素Ｂ１にデータ信号を提供し、第１の薄膜トランジスタＴ６により青色のサブ画素Ｂ２にデータ信号を提供し、第１の薄膜トランジスタＴ９により青色のサブ画素Ｂ３にデータ信号を提供し、第１の薄膜トランジスタＴ１２により白色のサブ画素Ｗ３にデータ信号を提供する。
モード走査線ＧＳｎ-１は、第２の薄膜トランジスタＴＳ１により白色のサブ画素Ｗ１に共通信号ＣＯＭを提供し、モード走査線ＧＳｎは、第２の薄膜トランジスタＴＳ２により白色のサブ画素Ｗ２に共通信号ＣＯＭを提供し、モード走査線ＧＳｎ+１は、第２の薄膜トランジスタＴＳ３により白色のサブ画素Ｗ３に共通信号ＣＯＭを提供する。
このように、４本の表示走査線と３本の表示データ線を用いて３行の画素構造を２Ｄ表示又は３Ｄ表示を行うように制御することにより、第１の好ましい実施例における６本の表示走査線と３本の表示データ線の場合に比べて、用いられる表示走査線の数が大幅に低減される。
本好ましい実施例の画素構造では、用いられる表示走査線の数が第１の好ましい実施例より少ないため、この画素構造を使用した表示装置の製造コストがさらに低減される。
図６は本発明の画素構造の第４の好ましい実施例の構造模式図である。本好ましい実施例において、用いられる表示走査線の数を低減させるために、同１の列の画素構造において、同一の表示走査線は３つのサブ画素（白色のサブ画素又は原色のサブ画素）を駆動し、駆動される３つのサブ画素は同一の画素構造であってもよく、隣接する画素構造であってもよい。本好ましい実施例において、白色のサブ画素は画素構造の側端又は画素構造の中部に設けられる。白色のサブ画素と、隣接する原色のサブ画素とは、表示走査線を共用してもよく、異なる表示走査線を使用してもよい。
図６に示すように、表示走査線Ｇｎ-１は赤色のサブ画素Ｒ１、緑色のサブ画素Ｇ１及び青色のサブ画素Ｂ１を駆動し、表示走査線Ｇｎは白色のサブ画素Ｗ１、緑色のサブ画素Ｇ２及び青色のサブ画素Ｂ２を駆動し、表示走査線Ｇｎ+１は赤色のサブ画素Ｒ２、白色のサブ画素Ｗ２及び青色のサブ画素Ｂ３を駆動し、表示走査線Ｇｎ+２は赤色のサブ画素Ｒ３、緑色のサブ画素Ｇ３及び白色のサブ画素Ｗ３を駆動する。
表示データ線Ｄ１は、第１の薄膜トランジスタＴ１により赤色のサブ画素Ｒ１にデータ信号を提供し、第１の薄膜トランジスタＴ４により白色のサブ画素Ｗ１にデータ信号を提供し、第１の薄膜トランジスタＴ７により赤色のサブ画素Ｒ２にデータ信号を提供し、第１の薄膜トランジスタＴ１０により赤色のサブ画素Ｒ３にデータ信号を提供する。
表示データ線Ｄ２は、第１の薄膜トランジスタＴ２により緑色のサブ画素Ｇ１にデータ信号を提供し、第１の薄膜トランジスタＴ５により緑色のサブ画素Ｇ２にデータ信号を提供し、第１の薄膜トランジスタＴ８により白色のサブ画素Ｗ２にデータ信号を提供し、第１の薄膜トランジスタＴ１１により緑色のサブ画素Ｇ３にデータ信号を提供する。
表示データ線Ｄ３は、第１の薄膜トランジスタＴ３により青色のサブ画素Ｂ１にデータ信号を提供し、第１の薄膜トランジスタＴ６により青色のサブ画素Ｂ２にデータ信号を提供し、第１の薄膜トランジスタＴ９により青色のサブ画素Ｂ３にデータ信号を提供し、第１の薄膜トランジスタＴ１２により白色のサブ画素Ｗ３にデータ信号を提供する。
モード走査線ＧＳｎ-１は第２の薄膜トランジスタＴＳ１により白色のサブ画素Ｗ１に共通信号ＣＯＭを提供し、モード走査線ＧＳｎは第２の薄膜トランジスタＴＳ２により白色のサブ画素Ｗ２に共通信号ＣＯＭを提供し、モード走査線ＧＳｎ+１は第２の薄膜トランジスタＴＳ３により白色のサブ画素Ｗ３に共通信号ＣＯＭを提供する。
このように、４本の表示走査線及び３本の表示データ線を使用して、２Ｄ表示又は３Ｄ表示を行うように３行の画素構造を制御することにより、第１の好ましい実施例における６本の表示走査線及び３本の表示データ線の場合に比べて、用いられる表示走査線の数が大幅に低減される。
本好ましい実施例の画素構造は、用いられる表示走査線の数が第１の好ましい実施例より少ないため、この画素構造を使用した表示装置の製造コストがさらに低減される。
本発明は、さらに、前記画素構造を使用した表示装置を提供する。この表示装置は、前記画素構造を使用した表示パネル、及びバックライト等の構造を含む。この表示装置の具体的な使用原理は、前記画素構造の好ましい実施例での説明したものと同様で又は類似するため、詳細は前記画素構造の好ましい実施例を参照ください。
本発明の画素構造及び表示装置は、モード走査線及び第２の薄膜トランジスタを設けることにより、２Ｄ表示モードと３Ｄ表示モードとの変換が実現され、表示装置の消費電力が低減され、またクロストーク現象の発生が回避されるため、従来の画素構造及び表示装置の消費電力が比較的に大きく、且つクロストーク現象が発生する技術問題が解決される。
上記より、本発明は好ましい実施例により開示されたが、上記の好ましい実施例は本発明を限定するものでなく、本発明の趣旨及び範囲を脱出しない限り、当業者であれば、様々な変更及び修飾を加えることができるため、本発明の保護範囲は、特許請求の範囲に基づくものである。

Claims (17)

  1. 対応する表示装置に設けられ、原色のサブ画素及び白色のサブ画素を含む画素構造において、さらに、
    前記原色のサブ画素及び前記白色のサブ画素に接続される第１の薄膜トランジスタと、
    前記第１の薄膜トランジスタにより、データ信号を前記原色のサブ画素及び前記白色のサブ画素に伝送する表示データ線と、
    走査信号を前記第１の薄膜トランジスタに伝送する表示走査線と、
    前記白色のサブ画素に接続される第２の薄膜トランジスタと、
    前記第２の薄膜トランジスタにより、共通信号を前記白色のサブ画素に伝送する共通線と、
    表示モード信号を前記第２の薄膜トランジスタに伝送するモード走査線と、
    を含み、
    前記表示装置が２Ｄ表示モードにある場合に、前記白色のサブ画素は、前記表示モード信号の制御により明状態を表示し、前記表示装置が３Ｄ表示モードにある場合に、前記白色のサブ画素は前記表示モード信号の制御により暗状態を表示し、
    前記白色のサブ画素と、隣接する前記原色のサブ画素とは、前記表示走査線を共用し、前記白色のサブ画素は、前記画素構造の側端に設けられ、
    前記画素構造は、さらに前記表示モード信号を生成する表示モード変換モジュールを含み、
    前記表示モード変換モジュールは、第１のモード変換薄膜トランジスタ及び第２のモード変換薄膜トランジスタを含み、
    前記第１のモード変換薄膜トランジスタの出力端は、前記モード走査線に接続され、前記第１のモード変換薄膜トランジスタの入力端は、前の表示走査線に接続され、前記第１のモード変換薄膜トランジスタの制御端は、第１の制御スイッチ線に接続され、
    前記第２のモード変換薄膜トランジスタの出力端は、前記モード走査線に接続され、前記第２のモード変換薄膜トランジスタの入力端は、後の表示走査線に接続され、前記第２のモード変換薄膜トランジスタの制御端は、第２の制御スイッチ線に接続され、
    同一フレームの画像において、前記前の表示走査線のオンタイミングは、対応する前記白色のサブ画素に対応する前記表示走査線のオンタイミングより早く、前記後の表示走査線のオンタイミングは、対応する前記白色のサブ画素に対応する前記表示走査線のオンタイミングより遅い画素構造。
  2. 前記表示装置が２Ｄ表示モードにある場合に、前記第１のモード変換薄膜トランジスタは、前記第１の制御スイッチ線の制御によりオンし、前記表示装置が３Ｄ表示モードにある場合に、前記第２のモード変換薄膜トランジスタは、前記第２の制御スイッチ線の制御によりオンする請求項１に記載の画素構造。
  3. 対応する表示装置に設けられ、原色のサブ画素及び白色のサブ画素を含む画素構造において、さらに、
    前記原色のサブ画素及び前記白色のサブ画素に接続される第１の薄膜トランジスタと、
    前記第１の薄膜トランジスタにより、データ信号を前記原色のサブ画素及び前記白色のサブ画素に伝送する表示データ線と、
    走査信号を前記第１の薄膜トランジスタに伝送する表示走査線と、
    前記白色のサブ画素に接続される第２の薄膜トランジスタと、
    前記第２の薄膜トランジスタにより、共通信号を前記白色のサブ画素に伝送する共通線と、
    表示モード信号を前記第２の薄膜トランジスタに伝送するモード走査線と、
    を含み、
    前記表示装置が２Ｄ表示モードにある場合に、前記白色のサブ画素は、前記表示モード信号の制御により明状態を表示し、前記表示装置が３Ｄ表示モードにある場合に、前記白色のサブ画素は前記表示モード信号の制御により暗状態を表示し、
    前記白色のサブ画素と、隣接する前記原色のサブ画素とは、前記表示走査線を共用し、前記白色のサブ画素は、前記画素構造の側端に設けられ、
    前記画素構造には、さらに、前記表示モード信号を生成する表示モード変換モジュールを含み、
    前記表示モード変換モジュールは、第１のモード変換薄膜トランジスタ及び第２のモード変換薄膜トランジスタを含み、
    前記第１のモード変換薄膜トランジスタの出力端は、前記モード走査線に接続され、前記第１のモード変換薄膜トランジスタの入力端は、第３の制御スイッチ線に接続され、前記第１のモード変換薄膜トランジスタの制御端は、第１の制御スイッチ線に接続され、
    前記第２のモード変換薄膜トランジスタの出力端は、前記モード走査線に接続され、前記第２のモード変換薄膜トランジスタの入力端は後の表示走査線に接続され、前記第２のモード変換薄膜トランジスタの制御端は、第２の制御スイッチ線に接続され、
    同一フレームの画像において、前記後の表示走査線のオンタイミングは、対応する前記白色のサブ画素に対応する前記表示走査線のオンタイミングより遅い画素構造。
  4. 前記表示装置が２Ｄ表示モードにある場合に、前記第１のモード変換薄膜トランジスタは、前記第１の制御スイッチ線の制御によりオンし、前記表示装置が３Ｄ表示モードにある場合に、前記第２のモード変換薄膜トランジスタは、前記第２の制御スイッチ線の制御によりオンし、前記第３の制御スイッチ線がオフ信号を前記モード走査線により前記第２の薄膜トランジスタに送信することにより、前記第２の薄膜トランジスタは常にオフする請求項３に記載の画素構造。
  5. 対応する表示装置に設けられ、原色のサブ画素及び白色のサブ画素を含む画素構造において、さらに、
    前記原色のサブ画素及び前記白色のサブ画素に接続される第１の薄膜トランジスタと、
    前記第１の薄膜トランジスタにより、データ信号を前記原色のサブ画素及び前記白色のサブ画素に伝送する表示データ線と、
    走査信号を前記第１の薄膜トランジスタに伝送する表示走査線と、
    前記白色のサブ画素に接続される第２の薄膜トランジスタと、
    前記第２の薄膜トランジスタにより、共通信号を前記白色のサブ画素に伝送する共通線と、
    表示モード信号を前記第２の薄膜トランジスタに伝送するモード走査線と、
    を含み、
    前記表示装置が２Ｄ表示モードにある場合に、前記白色のサブ画素は、前記表示モード信号の制御により明状態を表示し、前記表示装置が３Ｄ表示モードにある場合に、前記白色のサブ画素は、前記表示モード信号の制御により暗状態を表示し、
    前記画素構造は、さらに、前記表示モード信号を生成する表示モード変換モジュールを含み、
    前記表示モード変換モジュールは、第１のモード変換薄膜トランジスタ及び第２のモード変換薄膜トランジスタを含み、
    前記第１のモード変換薄膜トランジスタの出力端は、前記モード走査線に接続され、前記第１のモード変換薄膜トランジスタの入力端は、前の表示走査線に接続され、前記第１のモード変換薄膜トランジスタの制御端は、第１の制御スイッチ線に接続され、
    前記第２のモード変換薄膜トランジスタの出力端は、前記モード走査線に接続され、前記第２のモード変換薄膜トランジスタの入力端は、後の表示走査線に接続され、前記第２のモード変換薄膜トランジスタの制御端は、第２の制御スイッチ線に接続され、
    同一フレームの画像において、前記前の表示走査線のオンタイミングは、対応する前記白色のサブ画素に対応する前記表示走査線のオンタイミングより早く、前記後の表示走査線のオンタイミングは、対応する前記白色のサブ画素に対応する前記表示走査線のオンタイミングより遅い画素構造。
  6. 前記表示装置が２Ｄ表示モードにある場合に、前記第１のモード変換薄膜トランジスタは、前記第１の制御スイッチ線の制御によりオンし、前記表示装置が３Ｄ表示モードにある場合に、前記第２のモード変換薄膜トランジスタは、前記第２の制御スイッチ線の制御によりオンする請求項５に記載の画素構造。
  7. 対応する表示装置に設けられ、原色のサブ画素及び白色のサブ画素を含む画素構造において、さらに、
    前記原色のサブ画素及び前記白色のサブ画素に接続される第１の薄膜トランジスタと、
    前記第１の薄膜トランジスタにより、データ信号を前記原色のサブ画素及び前記白色のサブ画素に伝送する表示データ線と、
    走査信号を前記第１の薄膜トランジスタに伝送する表示走査線と、
    前記白色のサブ画素に接続される第２の薄膜トランジスタと、
    前記第２の薄膜トランジスタにより、共通信号を前記白色のサブ画素に伝送する共通線と、
    表示モード信号を前記第２の薄膜トランジスタに伝送するモード走査線と、
    を含み、
    前記表示装置が２Ｄ表示モードにある場合に、前記白色のサブ画素は、前記表示モード信号の制御により明状態を表示し、前記表示装置が３Ｄ表示モードにある場合に、前記白色のサブ画素は、前記表示モード信号の制御により暗状態を表示し、
    前記画素構造は、さらに、前記表示モード信号を生成する表示モード変換モジュールを含み、
    前記表示モード変換モジュールは、第１のモード変換薄膜トランジスタ及び第２のモード変換薄膜トランジスタを含み、
    前記第１のモード変換薄膜トランジスタの出力端は、前記モード走査線に接続され、前記第１のモード変換薄膜トランジスタの入力端は、第３の制御スイッチ線に接続され、前記第１のモード変換薄膜トランジスタの制御端は、第１の制御スイッチ線に接続され、
    前記第２のモード変換薄膜トランジスタの出力端は、前記モード走査線に接続され、前記第２のモード変換薄膜トランジスタの入力端は、後の表示走査線に接続され、前記第２のモード変換薄膜トランジスタの制御端は、第２の制御スイッチ線に接続され、
    同一フレームの画像において、前記後の表示走査線のオンタイミングは、対応する前記白色のサブ画素に対応する前記表示走査線のオンタイミングより遅い画素構造。
  8. 前記表示装置が２Ｄ表示モードにある場合に、前記第１のモード変換薄膜トランジスタは、前記第１の制御スイッチ線の制御によりオンし、前記表示装置が３Ｄ表示モードにある場合に、前記第２のモード変換薄膜トランジスタは、前記第２の制御スイッチ線の制御によりオンし、前記第３の制御スイッチ線がオフ信号を前記モード走査線により前記第２の薄膜トランジスタに送信することにより、前記第２の薄膜トランジスタは常にオフする請求項７に記載の画素構造。
  9. 前記白色のサブ画素と、隣接する前記原色のサブ画素とは、前記表示走査線を共用する請求項５又は７に記載の画素構造。
  10. 前記白色のサブ画素と、隣接する前記原色のサブ画素とは、異なる前記表示走査線を使用する請求項５又は７に記載の画素構造。
  11. 前記白色のサブ画素は前記画素構造の側端に設けられる請求項５又は７に記載の画素構造。
  12. 前記白色のサブ画素は前記画素構造の中部に設けられる請求項５又は７に記載の画素構造。
  13. バックライトと画素構造を含む表示装置であって、前記画素構造は、
    原色のサブ画素と、
    白色のサブ画素と、
    前記原色のサブ画素及び前記白色のサブ画素に接続される第１の薄膜トランジスタと、
    前記第１の薄膜トランジスタによりデータ信号を前記原色のサブ画素及び前記白色のサブ画素に伝送する表示データ線と、
    走査信号を前記第１の薄膜トランジスタに伝送する表示走査線と、
    前記白色のサブ画素に接続される第２の薄膜トランジスタと、
    前記第２の薄膜トランジスタにより共通信号を前記白色のサブ画素に伝送する共通線、及び
    表示モード信号を前記第２の薄膜トランジスタに伝送するモード走査線と、
    を含み、
    前記表示装置が２Ｄ表示モードにある場合に、前記白色のサブ画素は、前記表示モード信号の制御により明状態を表示し、前記表示装置が３Ｄ表示モードにある場合に、前記白色のサブ画素は、前記表示モード信号の制御により暗状態を表示し、
    前記画素構造は、さらに、前記表示モード信号を生成する表示モード変換モジュールを含み、
    前記表示モード変換モジュールは、第１のモード変換薄膜トランジスタ及び第２のモード変換薄膜トランジスタを含み、
    前記第１のモード変換薄膜トランジスタの出力端は、前記モード走査線に接続され、前記第１のモード変換薄膜トランジスタの入力端は、前の表示走査線に接続され、前記第１のモード変換薄膜トランジスタの制御端は第１の制御スイッチ線に接続され、
    前記第２のモード変換薄膜トランジスタの出力端は、前記モード走査線に接続され、前記第２のモード変換薄膜トランジスタの入力端は、後の表示走査線に接続され、前記第２のモード変換薄膜トランジスタの制御端は、第２の制御スイッチ線に接続され、
    同一フレームの画像において、前記前の表示走査線のオンタイミングは、対応する前記白色のサブ画素に対応する前記表示走査線のオンタイミングより早く、前記後の表示走査線のオンタイミングは、対応する前記白色のサブ画素に対応する前記表示走査線のオンタイミングより遅い表示装置。
  14. 前記表示装置が２Ｄ表示モードにある場合に、前記第１のモード変換薄膜トランジスタは、前記第１の制御スイッチ線の制御によりオンし、前記表示装置が３Ｄ表示モードにある場合に、前記第２のモード変換薄膜トランジスタは、前記第２の制御スイッチ線の制御によりオンする請求項１３に記載の表示装置。
  15. バックライトと画素構造を含む表示装置であって、前記画素構造は、
    原色のサブ画素と、
    白色のサブ画素と、
    前記原色のサブ画素及び前記白色のサブ画素に接続される第１の薄膜トランジスタと、
    前記第１の薄膜トランジスタによりデータ信号を前記原色のサブ画素及び前記白色のサブ画素に伝送する表示データ線と、
    走査信号を前記第１の薄膜トランジスタに伝送する表示走査線と、
    前記白色のサブ画素に接続される第２の薄膜トランジスタと、
    前記第２の薄膜トランジスタにより共通信号を前記白色のサブ画素に伝送する共通線、及び
    表示モード信号を前記第２の薄膜トランジスタに伝送するモード走査線と、
    を含み、
    前記表示装置が２Ｄ表示モードにある場合に、前記白色のサブ画素は、前記表示モード信号の制御により明状態を表示し、前記表示装置が３Ｄ表示モードにある場合に、前記白色のサブ画素は、前記表示モード信号の制御により暗状態を表示し、
    前記画素構造は、さらに前記表示モード信号を生成する表示モード変換モジュールを含み、
    前記表示モード変換モジュールは、第１のモード変換薄膜トランジスタ及び第２のモード変換薄膜トランジスタを含み、
    前記第１のモード変換薄膜トランジスタの出力端は、前記モード走査線に接続され、前記第１のモード変換薄膜トランジスタの入力端は、第３の制御スイッチ線に接続され、前記第１のモード変換薄膜トランジスタの制御端は、第１の制御スイッチ線に接続され、
    前記第２のモード変換薄膜トランジスタの出力端は、前記モード走査線に接続され、前記第２のモード変換薄膜トランジスタの入力端は、後の表示走査線に接続され、前記第２のモード変換薄膜トランジスタの制御端は、第２の制御スイッチ線に接続され、
    同一フレームの画像において、前記後の表示走査線のオンタイミングは、対応する前記白色のサブ画素に対応する前記表示走査線のオンタイミングより遅い表示装置。
  16. 前記表示装置が２Ｄ表示モードにある場合に、前記第１のモード変換薄膜トランジスタは、前記第１の制御スイッチ線の制御によりオンし、前記表示装置が３Ｄ表示モードにある場合に、前記第２のモード変換薄膜トランジスタは、前記第２の制御スイッチ線の制御によりオンし、前記第３の制御スイッチ線がオフ信号を前記モード走査線により前記第２の薄膜トランジスタに送信することにより、前記第２の薄膜トランジスタは常にオフする請求項１５に記載の表示装置。
  17. 前記白色のサブ画素と、隣接する前記原色のサブ画素とは、前記表示走査線を共用し、又は、前記白色のサブ画素と、隣接する前記原色のサブ画素とは、異なる前記表示走査線を使用し、
    前記白色のサブ画素は、前記画素構造の側端に設けられ、又は前記白色のサブ画素は、前記画素構造の中部に設けられる請求項１３又は１５に記載の表示装置。
JP2017512015A 2014-09-03 2014-09-12 画素構造及び表示装置 Active JP6406775B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
CN201410445715.8A CN104238216B (zh) 2014-09-03 2014-09-03 像素结构及显示装置
CN201410445715.8 2014-09-03
PCT/CN2014/086406 WO2016033823A1 (zh) 2014-09-03 2014-09-12 像素结构及显示装置

Publications (2)

Publication Number Publication Date
JP2017526014A JP2017526014A (ja) 2017-09-07
JP6406775B2 true JP6406775B2 (ja) 2018-10-17

Family

ID=52226604

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2017512015A Active JP6406775B2 (ja) 2014-09-03 2014-09-12 画素構造及び表示装置

Country Status (7)

Country Link
JP (1) JP6406775B2 (ja)
KR (1) KR101956732B1 (ja)
CN (1) CN104238216B (ja)
DE (1) DE112014006926T5 (ja)
EA (1) EA032451B1 (ja)
GB (1) GB2546032B (ja)
WO (1) WO2016033823A1 (ja)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105093656B (zh) * 2015-08-28 2019-04-23 厦门天马微电子有限公司 一种液晶显示面板及其驱动方法、液晶显示装置
CN107238988A (zh) * 2017-07-24 2017-10-10 武汉华星光电技术有限公司 阵列基板、显示面板和显示装置
CN107505783A (zh) * 2017-09-14 2017-12-22 深圳市华星光电技术有限公司 液晶面板、显示器及显示方法
CN111063293B (zh) * 2020-01-02 2022-10-14 厦门天马微电子有限公司 显示面板、其驱动方法及显示装置

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8519908B2 (en) * 2010-03-17 2013-08-27 Lg Display Co., Ltd. Image display device
US9165490B2 (en) * 2010-08-06 2015-10-20 Vp Assets Limited 3D/2D multi-primary color image device and method for controlling the same
KR101829455B1 (ko) * 2011-04-20 2018-03-29 엘지디스플레이 주식회사 영상표시장치 및 그의 구동방법
KR20120122049A (ko) * 2011-04-28 2012-11-07 엘지디스플레이 주식회사 입체영상 표시장치와 그 구동방법
WO2012176102A1 (en) * 2011-06-22 2012-12-27 Koninklijke Philips Electronics N.V. Autostereoscopic display device
CN202141871U (zh) * 2011-07-13 2012-02-08 京东方科技集团股份有限公司 一种显示面板及显示装置
KR101868145B1 (ko) * 2011-10-06 2018-06-18 엘지디스플레이 주식회사 입체 영상 표시장치
US9171520B2 (en) * 2011-11-21 2015-10-27 Boe Technology Group Co., Ltd. Array substrate, method for controlling the same and display panel including the array substrate
CN102866549B (zh) * 2012-09-19 2016-01-06 深圳市华星光电技术有限公司 一种阵列基板及液晶显示面板
CN103855183A (zh) * 2012-11-30 2014-06-11 友达光电股份有限公司 二维三维切换的有机发光显示器
CN103048836B (zh) * 2012-12-10 2015-07-15 京东方科技集团股份有限公司 Tft阵列基板、液晶屏、其驱动方法及3d显示系统
CN102998830B (zh) * 2012-12-12 2015-01-07 京东方科技集团股份有限公司 一种液晶显示面板的驱动方法以及液晶显示器
CN103913868A (zh) * 2014-04-08 2014-07-09 深圳市华星光电技术有限公司 一种液晶显示器及成像控制的方法

Also Published As

Publication number Publication date
GB2546032A (en) 2017-07-05
KR101956732B1 (ko) 2019-03-12
EA032451B1 (ru) 2019-05-31
KR20170046789A (ko) 2017-05-02
CN104238216B (zh) 2017-04-19
DE112014006926T5 (de) 2017-05-11
JP2017526014A (ja) 2017-09-07
GB2546032B (en) 2020-08-05
EA201790514A1 (ru) 2017-08-31
GB201705143D0 (en) 2017-05-17
CN104238216A (zh) 2014-12-24
WO2016033823A1 (zh) 2016-03-10

Similar Documents

Publication Publication Date Title
KR102349500B1 (ko) 액정표시장치
US9934736B2 (en) Liquid crystal display and method for driving the same
US9164310B2 (en) Liquid crystal display device and driving method thereof
US10923052B2 (en) Liquid crystal display device
TWI635471B (zh) 顯示裝置與子畫素轉換方法
US10140937B2 (en) Display panel, liquid crystal display and driving method therefor
WO2016188257A1 (zh) 阵列基板、显示面板和显示装置
US11475857B2 (en) Array substrate and display device
WO2017202117A1 (zh) 像素结构、阵列基板、显示装置和显示装置的驱动方法
WO2016169194A1 (zh) 一种显示面板、驱动方法及显示装置
KR102020354B1 (ko) 액정 표시 장치
WO2020020141A1 (zh) 像素结构及其驱动方法、显示面板和显示装置
TWI421848B (zh) 液晶面板
WO2016169293A1 (en) Array substrate, display panel and display apparatus containing the same, and method for driving the same
US20140125647A1 (en) Liquid crystal display device and method of driving the same
KR100674976B1 (ko) 공유 회로를 이용하는 평판 표시 장치의 게이트 라인 구동장치 및 방법
JP2007219469A (ja) マルチプレクサ、ディスプレイパネル及び電子装置
WO2020107578A1 (zh) 显示面板的驱动方法
US20140111411A1 (en) Liquid crystal display and liquid crystal display panel
US9472143B2 (en) Pixel structure and driving method thereof, display panel and display device
JP6406775B2 (ja) 画素構造及び表示装置
JP2013122588A (ja) 液晶駆動装置及びその駆動方法
WO2017020409A1 (zh) 一种液晶显示器
WO2019052041A1 (zh) 显示装置的驱动方法及显示装置
WO2020233490A1 (zh) 显示面板和显示装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20170425

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20180131

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20180206

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20180426

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20180912

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20180914

R150 Certificate of patent or registration of utility model

Ref document number: 6406775

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250