JP6401588B2 - Current measuring device, base sequence analyzing device, measuring chip - Google Patents

Current measuring device, base sequence analyzing device, measuring chip Download PDF

Info

Publication number
JP6401588B2
JP6401588B2 JP2014242021A JP2014242021A JP6401588B2 JP 6401588 B2 JP6401588 B2 JP 6401588B2 JP 2014242021 A JP2014242021 A JP 2014242021A JP 2014242021 A JP2014242021 A JP 2014242021A JP 6401588 B2 JP6401588 B2 JP 6401588B2
Authority
JP
Japan
Prior art keywords
amplifier
contact pad
current
amplifier circuit
stage
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2014242021A
Other languages
Japanese (ja)
Other versions
JP2016102748A (en
Inventor
泰秀 倉持
泰秀 倉持
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Advantest Corp
Original Assignee
Advantest Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Advantest Corp filed Critical Advantest Corp
Priority to JP2014242021A priority Critical patent/JP6401588B2/en
Publication of JP2016102748A publication Critical patent/JP2016102748A/en
Application granted granted Critical
Publication of JP6401588B2 publication Critical patent/JP6401588B2/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Investigating Or Analyzing Materials By The Use Of Electric Means (AREA)
  • Amplifiers (AREA)
  • Measurement Of Current Or Voltage (AREA)

Description

本発明は、電流測定装置に関する。   The present invention relates to a current measuring device.

DNA(デオキシリボ核酸)やRNA(リボ核酸)などの塩基配列を解析するために、塩基配列解析装置(シーケンサ)が用いられる。次世代(第4世代)のシーケンサとしてさまざまな手法が研究機関や企業により模索されており、その中のひとつとして、ゲーティングナノポアシーケンス技術が注目を集めている。   In order to analyze a base sequence such as DNA (deoxyribonucleic acid) or RNA (ribonucleic acid), a base sequence analyzer (sequencer) is used. Various methods are being sought by research institutions and companies as next-generation (fourth generation) sequencers, and gating nanopore sequencing technology is attracting attention as one of them.

ゲーティングナノポアシーケンス技術では、ナノメートルオーダーの1対の電極(ナノ電極)の間をDNAやRNAが通過するときに電極間に流れるトンネル電流が、塩基の種類(A,G,T,C)に応じて変化することを利用して、塩基配列を決定する。この手法によれば、非常に安価でかつ小型な装置により、塩基配列の解析が可能となることが期待されている。なお本明細書において、ナノ電極とは、それよりも大きなサブマイクロ電極やマイクロ電極を包含するものとして用いる。   In gating nanopore sequencing technology, when DNA or RNA passes between a pair of nanometer-order electrodes (nanoelectrodes), the tunnel current that flows between the electrodes is the type of base (A, G, T, C) The base sequence is determined by utilizing the change depending on. According to this method, it is expected that the base sequence can be analyzed with a very inexpensive and small device. In this specification, the nanoelectrode is used as including a sub-microelectrode or microelectrode larger than that.

またゲーティングナノポアシーケンス技術と同様にトンネル電流を利用する手法として、MCBJ法(Mechanically Controllable Break Junction)が開発されている。MCBJ法では、金属線を破断することによりナノ電極を形成する。   Similarly to the gating nanopore sequencing technology, the MCBJ method (Mechanically Controllable Break Junction) has been developed as a method using a tunnel current. In the MCBJ method, a nanoelectrode is formed by breaking a metal wire.

これらのシーケンサにおいて重要な要素技術のひとつに、ナノ電極間に流れるトンネル電流を十分な精度で測定可能な電流測定器が挙げられる。すなわちトンネル電流のオーダーは数十pAであり、塩基の種類を判定するためには、数pSのオーダーのコンダクタンスの差を検出しなければならない。   One of the important elemental technologies in these sequencers is a current measuring device that can measure the tunnel current flowing between nanoelectrodes with sufficient accuracy. That is, the order of the tunnel current is several tens of pA, and in order to determine the type of base, a difference in conductance of the order of several pS must be detected.

特開2003−240747号公報JP 2003-240747 A 特開2009−133762号公報JP 2009-133762 A 特開2013−257334号公報JP 2013-257334 A

本発明者等は、微弱電流測定器として、トランスインピーダンスアンプを利用することを検討した。図1は、トランスインピーダンスアンプ800を備える電流測定装置900の回路図である。トランスインピーダンスアンプ800は、オペアンプ802と、オペアンプ802の反転入力(−)と出力の間に設けられた抵抗Rと、を備える。オペアンプ802の非反転入力端子(+)には所定電位VREF(たとえば接地電圧)が入力される。キャパシタCは、回路の安定性のために、抵抗Rと並列に接続される。 The present inventors examined using a transimpedance amplifier as a weak current measuring device. FIG. 1 is a circuit diagram of a current measuring device 900 including a transimpedance amplifier 800. The transimpedance amplifier 800 includes an operational amplifier 802, the inverting input of the operational amplifier 802 - comprising a resistor R F provided between the output, a (). A predetermined potential V REF (for example, ground voltage) is input to the non-inverting input terminal (+) of the operational amplifier 802. Capacitor C F is connected in parallel with resistor R F for circuit stability.

DUT(被試験デバイス)810は、DNAやRNA(以下、DNAと総称する)などのサンプルと、サンプルを収容するチップを含む。チップには、サンプルから分離されたDNA分子が通過するナノ流路およびナノピラー、電極対などが形成される。ケーブル820は、DUT810とトランスインピーダンスアンプ800の間を接続する。   A DUT (device under test) 810 includes a sample such as DNA or RNA (hereinafter collectively referred to as DNA) and a chip that accommodates the sample. The chip is formed with nanochannels and nanopillars through which DNA molecules separated from the sample pass, electrode pairs, and the like. A cable 820 connects between the DUT 810 and the transimpedance amplifier 800.

図2は、図1の電流測定装置900の等価回路図である。DUT810は、トンネル電流IDUTを発生する電流源812と、寄生並列抵抗RDUT、寄生並列キャパシタCDUTとしてモデリングされる。 FIG. 2 is an equivalent circuit diagram of the current measuring apparatus 900 of FIG. The DUT 810 is modeled as a current source 812 that generates a tunnel current I DUT , a parasitic parallel resistance R DUT , and a parasitic parallel capacitor C DUT .

ケーブル820は、DUT810の一端814とオペアンプ802の反転入力端子を接続する第1ライン822と、DUT810の他端816とオペアンプ802の非反転入力端子を接続する第2ライン824と、を含む。CCABは、2つのライン822、824の間の寄生容量である。同軸ケーブルの場合、10cmあたりで10pFの寄生容量が発生する。 Cable 820 includes a first line 822 that connects one end 814 of DUT 810 and the inverting input terminal of operational amplifier 802, and a second line 824 that connects the other end 816 of DUT 810 and the non-inverting input terminal of operational amplifier 802. C CAB is a parasitic capacitance between the two lines 822 and 824. In the case of a coaxial cable, a parasitic capacitance of 10 pF is generated per 10 cm.

トランスインピーダンスアンプ800の入力段には、様々な寄生容量が存在する。CPROは、ESD用の保護素子、たとえばダイオードやESDサプレッサなどの寄生容量である。オペアンプに802は、理想アンプ804と、さまざまな寄生容量で表される。CMN、CMPは、コモン入力容量であり、CDは差動入力容量である。なお、図2に示される抵抗値や容量値は例示にすぎない。 Various parasitic capacitances exist in the input stage of the transimpedance amplifier 800. C PRO is a parasitic capacitance such as a protection element for ESD, for example, a diode or an ESD suppressor. The operational amplifier 802 is represented by an ideal amplifier 804 and various parasitic capacitances. CMN and CMP are common input capacitors, and CD is a differential input capacitor. Note that the resistance values and capacitance values shown in FIG. 2 are merely examples.

このトランスインピーダンスアンプ800の直流トランスインピーダンスは、以下の式で与えられる。
20×Log10(R) (dB) …(1)
たとえばR=1GΩとすると、トランスインピーダンスは180dBとなる。
The DC transimpedance of the transimpedance amplifier 800 is given by the following equation.
20 × Log 10 (R F ) (dB) (1)
For example, when R F = 1 GΩ, the transimpedance is 180 dB.

DNAシーケンサは、数十億もの膨大な数の塩基対の種類を特定する必要がある。第4世代では1塩基1ms程度の測定時間が要求されるところ、1回の測定ではノイズの影響で塩基を特定することは難しい。そこで、1msの間に複数回、トンネル電流を測定し、その結果得られるヒストグラムにもとづいて塩基を特定するなど、統計的手法が用いられる。たとえば1msの間に100回、トンネル電流を測定するためには、サンプリングレートとして100kspsが要求され、この場合にトランスインピーダンスアンプに要求される帯域は、マージンを考慮すると数百kHz〜数MHzとなる。   A DNA sequencer needs to identify a huge number of types of billions of base pairs. In the fourth generation, a measurement time of about 1 ms per base is required, but it is difficult to specify a base due to the influence of noise in one measurement. Therefore, statistical methods are used such as measuring the tunnel current a plurality of times in 1 ms and specifying the base based on the resulting histogram. For example, in order to measure the tunnel current 100 times in 1 ms, a sampling rate of 100 ksps is required. In this case, the band required for the transimpedance amplifier is several hundred kHz to several MHz in consideration of the margin. .

ここで図2のトランスインピーダンスアンプ800の周波数特性について検討する。カットオフ周波数f2は、式(2)で与えられる。
f2=1/{2πR×(C+C/AOL)} …(2)
ただし、C=CDUT+CCAB+CPRO+CDあり、AOLは、オペアンプのオープンループゲインである。式(2)からカットオフ周波数f2を高めるためには、Cを小さく、Cを小さく、AOLを高利得、広帯域にするアプローチが取り得ることがわかる。Cを入力シャント容量と称する。オープンループゲインAOLが十分に大きく、入力シャント容量Cが小さい場合、式(2)は式(3)で近似できる。
f2≒1/{2πR×C} …(3)
たとえばR=1GΩ、C=10fFとすると、式(3)からf2=15.9kHzとなる。
Here, the frequency characteristics of the transimpedance amplifier 800 of FIG. 2 will be examined. The cut-off frequency f2 is given by equation (2).
f2 = 1 / {2πR F × (C F + C S / A OL )} (2)
However, C S = C DUT + C CAB + C PRO + CD, and A OL is an open loop gain of the operational amplifier. It can be seen from equation (2) that in order to increase the cutoff frequency f2, an approach can be taken in which C F is decreased, C S is decreased, and A OL is increased in gain and bandwidth. The C S is referred to as an input shunt capacitance. Open-loop gain A OL is sufficiently large, if the input shunt capacitance C S is small, equation (2) can be approximated by equation (3).
f2≈1 / {2πR F × C F } (3)
For example R F = 1 G.OMEGA, when the C F = 10 fF, comprising the formula (3) and f2 = 15.9kHz.

一方でトンネル電流は微弱であるため、測定系のノイズも問題となる。図3は、トランスインピーダンスアンプのノイズ特性を示す図である。微小電流を検出するためには、Rとして数十MΩから数TΩのオーダーが必要となり、したがって低周波領域においては抵抗Rによる熱雑音が支配的となる。
NOISE=√(4×k×T×R) [V/√Hz]
Tは温度、kはボルツマン定数である。この式は単位周波数当たりの電圧雑音密度を表す。
=1GΩ、T=27℃の場合、VNOISE=4.1μV/√Hz(V/rtHzとも記す)となる。
On the other hand, since the tunnel current is weak, noise in the measurement system also becomes a problem. FIG. 3 is a diagram illustrating noise characteristics of the transimpedance amplifier. In order to detect a minute current, the order of several tens of MΩ to several TΩ is required as R F , and therefore thermal noise due to the resistance R F is dominant in the low frequency region.
V NOISE = √ (4 × k × T × R F ) [V / √Hz]
T is temperature and k is Boltzmann constant. This equation represents the voltage noise density per unit frequency.
In the case of R F = 1 GΩ and T = 27 ° C., V NOISE = 4.1 μV / √Hz (also referred to as V / rtHz).

熱雑音に関しては、上述のカットオフ周波数f2を境界として帯域制限がかかるため、カットオフ周波数f2を超える高周波領域では、Rの熱雑音よりも、トランスインピーダンスアンプ800のノイズが支配的となる。高周波領域では、アンプのノイズゲインが、(C+C+CM+CD)/C倍となるため、ノイズを低減するためには、C,CM,CDを小さく、Cを大きくしなければならない。しかしながらCを大きくすることは、カットオフ周波数f2の低下を意味し、広帯域化の要請に反するため、Cは系の安定性が確保される範囲において極力小さく設計する必要がある。このように図1のトランスインピーダンスアンプでは、広帯域(カットオフ周波数)と低ノイズがトレードオフの関係にありそれらを両立することは困難である。 With respect to thermal noise, since band limitation is applied to the cut-off frequency f2 of the above as a boundary, in the high frequency region above the cutoff frequency f2, than the thermal noise of the R F, the noise of the transimpedance amplifier 800 is dominant. In the high frequency region, the noise gain of the amplifier is (C F + C S + CM + CD) / C F times, so in order to reduce noise, C S , CM, CD must be reduced and C F must be increased. . However, increasing C F means lowering the cut-off frequency f 2, which is contrary to the demand for wider bandwidth, and therefore it is necessary to design C F as small as possible within the range in which the stability of the system is ensured. As described above, in the transimpedance amplifier of FIG. 1, there is a trade-off relationship between a wide band (cutoff frequency) and low noise, and it is difficult to achieve both.

特にトランスインピーダンスアンプは、オペアンプの入力インピーダンスが非常に高いことから、電界ノイズに敏感である。ノイズを低減するために、信号ラインをシールドで覆い、シールドの電位を制御する技術がある。ところが、高速化が要求されるトランスインピーダンスアンプに、シールドを追加すると、信号ラインの寄生容量が増加し、またシールドを駆動するアンプの容量が付加されることとなるため、帯域が狭くなり速度が低下する。   In particular, the transimpedance amplifier is sensitive to electric field noise because the input impedance of the operational amplifier is very high. In order to reduce noise, there is a technique of covering a signal line with a shield and controlling the potential of the shield. However, if a shield is added to a transimpedance amplifier that requires high speed, the parasitic capacitance of the signal line increases and the capacitance of the amplifier that drives the shield is added. descend.

本発明は係る課題に鑑みてなされたものであり、そのある態様の例示的な目的のひとつは、ノイズを低減した電流測定装置の提供にある。   SUMMARY OF THE INVENTION The present invention has been made in view of the above problems, and one of exemplary purposes of an aspect thereof is to provide a current measuring device with reduced noise.

本発明のある態様は、電流測定装置に関する。電流測定装置は、測定対象の電流信号が発生する電流発生部と、電流信号を電圧信号に変換するトランスインピーダンスアンプと、を備える。トランスインピーダンスアンプは、反転型の増幅回路と、増幅回路の反転入力端子と出力端子の間に設けられる帰還抵抗と、を含む。増幅回路は、電流発生部と同一の半導体チップに集積化される。
この態様によれば、電流発生部から増幅回路の反転入力端子に至る信号ラインを半導体基板上の配線で形成でき、その長さを短くして入力ラインの対接地容量を小さくできる。これによりトランスインピーダンスアンプのノイズゲインを低下させることができ、低ノイズな電流測定装置を提供できる。またトランスインピーダンスアンプは、入力インピーダンスが非常に高いため電界ノイズに敏感であるところ、干渉経路である信号ラインを短くできるため、電界ノイズの影響も低減することができる。また増幅回路を集積化することで、高抵抗なアンプ入力端が外部に露出しないことにより、電界ノイズ等の影響を低減できる。
One embodiment of the present invention relates to a current measurement device. The current measuring device includes a current generating unit that generates a current signal to be measured, and a transimpedance amplifier that converts the current signal into a voltage signal. The transimpedance amplifier includes an inverting amplifier circuit and a feedback resistor provided between the inverting input terminal and the output terminal of the amplifier circuit. The amplifier circuit is integrated on the same semiconductor chip as the current generator.
According to this aspect, the signal line extending from the current generation unit to the inverting input terminal of the amplifier circuit can be formed by the wiring on the semiconductor substrate, and the length thereof can be shortened to reduce the grounding capacitance of the input line. Thereby, the noise gain of the transimpedance amplifier can be reduced, and a low noise current measuring device can be provided. The transimpedance amplifier is very sensitive to electric field noise because of its very high input impedance, and can shorten the signal line that is an interference path, thereby reducing the influence of electric field noise. Further, by integrating the amplifier circuit, the influence of electric field noise or the like can be reduced because the high resistance amplifier input end is not exposed to the outside.

ある態様の電流測定装置は、半導体チップに形成され、増幅回路の反転入力端子と接続される第1コンタクト用パッドと、半導体チップに形成され、増幅回路の出力端子と接続される第2コンタクト用パッドと、第1、第2コンタクト用パッドと接触する第1、第2プローブを有するヘッドユニットと、をさらに備えてもよい。帰還抵抗は、ヘッドユニットに内蔵され、第1、第2プローブの間に接続されてもよい。
この態様では、帰還抵抗を半導体チップに集積化せずに、ヘッドユニットにチップ部品やSiP部品、抵抗モジュールを利用して帰還抵抗を構成することで、帰還抵抗の抵抗値はプロセスデザインルール等の制約を受けないため、大きくできる。ここで電流測定装置の利得(トランスインピーダンス)は、帰還抵抗に比例する一方、抵抗が発生する熱雑音は、VNOISE=√(4×k×T×R) [V/√Hz]で与えられ、帰還抵抗の平方根に比例するため、帰還抵抗の抵抗値が大きいほど、S/N比を高めることができる。また、帰還抵抗を半導体チップに集積化すると抵抗値がプロセスばらつきで変動し、トランスインピーダンス(利得)がばらつくという問題が生ずるが、この態様によれば、帰還抵抗をヘッドユニットに内蔵して使い回すことで、トランスインピーダンスのばらつきを抑制できる。
According to one aspect of the current measuring apparatus, a first contact pad formed on a semiconductor chip and connected to an inverting input terminal of an amplifier circuit, and a second contact formed on the semiconductor chip and connected to an output terminal of the amplifier circuit. You may further provide a head unit which has a pad and the 1st, 2nd probe which contacts the 1st, 2nd contact pad. The feedback resistor may be built in the head unit and connected between the first and second probes.
In this aspect, the feedback resistor is not integrated into the semiconductor chip, but the feedback resistor is configured by using a chip component, a SiP component, or a resistor module in the head unit. Because it is not restricted, it can be enlarged. Here, while the gain (transimpedance) of the current measuring device is proportional to the feedback resistance, the thermal noise generated by the resistance is given by V NOISE = √ (4 × k × T × R F ) [V / √Hz] Since it is proportional to the square root of the feedback resistance, the S / N ratio can be increased as the resistance value of the feedback resistance increases. In addition, when the feedback resistor is integrated in the semiconductor chip, there arises a problem that the resistance value fluctuates due to process variations and the transimpedance (gain) varies. According to this aspect, the feedback resistor is incorporated in the head unit and used. Thus, variations in transimpedance can be suppressed.

ある態様の電流測定装置は、半導体チップ上に形成される第3コンタクト用パッドと、半導体チップ上に形成され、第3コンタクト用パッドと接続されるドライビングガードメタルと、半導体チップ上に形成され、ドライビングガードメタルに増幅回路の非反転入力端子の電圧を供給するガードアンプと、をさらに備えてもよい。ヘッドユニットは、第3コンタクト用パッドと接触する第3プローブと、第1プローブから帰還抵抗に至る配線の一部である芯線および第3プローブと接続されるシールドを有するケーブルと、をさらに有してもよい。
この態様によれば、ドライビングガード機能を用いることで、アンプ入力から帰還抵抗の間を保護することにより、電界シールドとなると同時に、浮遊容量を削減できる。
A current measuring device according to an aspect is formed on a semiconductor chip, a third contact pad formed on the semiconductor chip, a driving guard metal formed on the semiconductor chip and connected to the third contact pad, A guard amplifier that supplies the voltage of the non-inverting input terminal of the amplifier circuit to the driving guard metal may be further provided. The head unit further includes a third probe that comes into contact with the third contact pad, and a cable having a shield that is connected to the core wire and the third probe, which are part of the wiring from the first probe to the feedback resistor. May be.
According to this aspect, by using the driving guard function, the space between the feedback resistor and the amplifier input is protected, thereby providing an electric field shield and reducing stray capacitance.

本発明の別の態様も、電流測定装置に関する。電流測定装置は、測定対象の電流信号が発生する電流発生部と、電流信号を電圧信号に変換するトランスインピーダンスアンプと、を備える。トランスインピーダンスアンプは、反転型の増幅回路と、増幅回路の反転入力端子と出力端子の間に設けられる帰還抵抗と、を含む。増幅回路は、入力段と増幅段を含む。増幅回路の入力段を含む一部が、電流発生部と同一の半導体チップに集積化される。   Another aspect of the present invention also relates to a current measuring device. The current measuring device includes a current generating unit that generates a current signal to be measured, and a transimpedance amplifier that converts the current signal into a voltage signal. The transimpedance amplifier includes an inverting amplifier circuit and a feedback resistor provided between the inverting input terminal and the output terminal of the amplifier circuit. The amplifier circuit includes an input stage and an amplifier stage. A part including the input stage of the amplifier circuit is integrated on the same semiconductor chip as the current generator.

この態様によれば、電流発生部から増幅回路の反転入力端子に至る信号ラインを半導体基板上の配線で形成でき、その長さを短くして入力ラインの対接地容量を小さくできる。これによりトランスインピーダンスアンプのノイズゲインを低下させることができ、低ノイズな電流測定装置を提供できる。またトランスインピーダンスアンプは、入力インピーダンスが非常に高いため電界ノイズに敏感であるところ、干渉経路である信号ラインを短くできるため、電界ノイズの影響も低減することができる。また増幅回路を集積化することで、高抵抗なアンプ入力端が外部に露出しないことにより、電界ノイズ等の影響を低減できる。   According to this aspect, the signal line extending from the current generation unit to the inverting input terminal of the amplifier circuit can be formed by the wiring on the semiconductor substrate, and the length thereof can be shortened to reduce the grounding capacitance of the input line. Thereby, the noise gain of the transimpedance amplifier can be reduced, and a low noise current measuring device can be provided. The transimpedance amplifier is very sensitive to electric field noise because of its very high input impedance, and can shorten the signal line that is an interference path, thereby reducing the influence of electric field noise. Further, by integrating the amplifier circuit, the influence of electric field noise or the like can be reduced because the high resistance amplifier input end is not exposed to the outside.

ある態様の電流測定装置は、半導体チップに形成され、増幅回路の反転入力端子と接続される第1コンタクト用パッドと、半導体チップに形成され、入力段の出力端子と接続される第2コンタクト用パッドと、第1、第2コンタクト用パッドと接触する第1、第2プローブを有するヘッドユニットと、をさらに備えてもよい。帰還抵抗および増幅段はヘッドユニットに内蔵され、増幅段の入力端子は、第2プローブと接続され、帰還抵抗は、第1プローブと増幅段の出力端子の間に接続されてもよい。   According to one aspect of the current measuring apparatus, a first contact pad formed on a semiconductor chip and connected to an inverting input terminal of an amplifier circuit, and a second contact formed on the semiconductor chip and connected to an output terminal of an input stage You may further provide a head unit which has a pad and the 1st, 2nd probe which contacts the 1st, 2nd contact pad. The feedback resistor and the amplification stage may be built in the head unit, the input terminal of the amplification stage may be connected to the second probe, and the feedback resistor may be connected between the first probe and the output terminal of the amplification stage.

本発明の別の態様は、塩基配列解析装置に関する。塩基配列解析装置は、上述のいずれかの電流測定装置を備える。   Another embodiment of the present invention relates to a base sequence analyzer. The base sequence analyzer includes any one of the above-described current measuring devices.

本発明の別の態様は、測定用チップに関する。測定用チップは、第1電極および第2電極を含み、第1電極と第2電極の間に試料が通過可能に構成される電極対と、その反転入力端子が第1電極と接続される反転型の増幅回路と、増幅回路の反転入力端子と接続される第1コンタクト用パッドと、増幅回路の出力端子と接続される第2コンタクト用パッドと、を備え、ひとつの半導体基板に一体集積化される。測定用チップは、使用において、第1コンタクト用パッドと第2コンタクト用パッドの間に、帰還抵抗が接続されることにより、トランスインピーダンスアンプが構成可能となっている。   Another aspect of the present invention relates to a measurement chip. The measuring chip includes a first electrode and a second electrode, an electrode pair configured to allow a sample to pass between the first electrode and the second electrode, and an inverting input terminal connected to the first electrode. Type amplifier circuit, a first contact pad connected to the inverting input terminal of the amplifier circuit, and a second contact pad connected to the output terminal of the amplifier circuit, integrated on one semiconductor substrate Is done. In use, the measurement chip can be configured as a transimpedance amplifier by connecting a feedback resistor between the first contact pad and the second contact pad.

本発明の別の態様は、測定用チップに関する。測定用チップは、第1電極および第2電極を含み、第1電極と第2電極の間に試料が通過可能に構成される電極対と、反転型の増幅回路の一部であって、その入力端子が第1電極と接続される入力段と、入力段の入力端子と接続される第1コンタクト用パッドと、入力段の出力端子と接続される第2コンタクト用パッドと、を備え、ひとつの半導体基板に一体集積化される。使用において、第1コンタクト用パッドと第2コンタクト用パッドの間に、帰還抵抗および増幅回路の増幅段が接続されることにより、トランスインピーダンスアンプが構成可能となっている。   Another aspect of the present invention relates to a measurement chip. The measuring chip includes a first electrode and a second electrode, an electrode pair configured to allow a sample to pass between the first electrode and the second electrode, and a part of an inverting amplifier circuit, An input stage having an input terminal connected to the first electrode, a first contact pad connected to the input terminal of the input stage, and a second contact pad connected to the output terminal of the input stage. Integrated on the semiconductor substrate. In use, a transimpedance amplifier can be configured by connecting a feedback resistor and an amplification stage of an amplifier circuit between the first contact pad and the second contact pad.

なお、以上の構成要素の任意の組み合わせや本発明の構成要素や表現を、方法、装置などの間で相互に置換したものもまた、本発明の態様として有効である。   Note that any combination of the above-described constituent elements and the constituent elements and expressions of the present invention replaced with each other between methods and apparatuses are also effective as an aspect of the present invention.

本発明のある態様によれば、ノイズを低減した電流測定装置を提供できる。   According to an aspect of the present invention, a current measuring device with reduced noise can be provided.

トランスインピーダンスアンプを備える電流測定装置の回路図である。It is a circuit diagram of a current measuring device including a transimpedance amplifier. 図1の電流測定装置の等価回路図である。FIG. 2 is an equivalent circuit diagram of the current measuring device of FIG. 1. トランスインピーダンスアンプのノイズ特性を示す図である。It is a figure which shows the noise characteristic of a transimpedance amplifier. 第1の実施の形態に係る電流測定装置を示す図である。It is a figure which shows the electric current measurement apparatus which concerns on 1st Embodiment. 図5(a)は、第2の実施の形態に係る電流測定装置を示す図であり、図5(b)は、増幅回路の別の構成例を示す回路図である。FIG. 5A is a diagram showing a current measuring apparatus according to the second embodiment, and FIG. 5B is a circuit diagram showing another configuration example of the amplifier circuit. 第1変形例に係る電流測定装置を示す図である。It is a figure which shows the electric current measurement apparatus which concerns on a 1st modification. 第2変形例に係る電流測定装置を示す図である。It is a figure which shows the electric current measurement apparatus which concerns on a 2nd modification. 第3変形例に係る電流測定装置を示す図である。It is a figure which shows the electric current measuring apparatus which concerns on a 3rd modification. 電流測定装置を備える塩基配列解析装置のブロック図である。It is a block diagram of a base sequence analyzer provided with a current measuring device.

以下、本発明を好適な実施の形態をもとに図面を参照しながら説明する。各図面に示される同一または同等の構成要素、部材、処理には、同一の符号を付するものとし、適宜重複した説明は省略する。また、実施の形態は、発明を限定するものではなく例示であって、実施の形態に記述されるすべての特徴やその組み合わせは、必ずしも発明の本質的なものであるとは限らない。   The present invention will be described below based on preferred embodiments with reference to the drawings. The same or equivalent components, members, and processes shown in the drawings are denoted by the same reference numerals, and repeated descriptions are omitted as appropriate. The embodiments do not limit the invention but are exemplifications, and all features and combinations thereof described in the embodiments are not necessarily essential to the invention.

本明細書において、「部材Aが、部材Bと接続された状態」とは、部材Aと部材Bが物理的に直接的に接続される場合のほか、部材Aと部材Bが、電気的な接続状態に影響を及ぼさない他の部材を介して間接的に接続される場合も含む。
同様に、「部材Cが、部材Aと部材Bの間に設けられた状態」とは、部材Aと部材C、あるいは部材Bと部材Cが直接的に接続される場合のほか、電気的な接続状態に影響を及ぼさない他の部材を介して間接的に接続される場合も含む。
In this specification, “the state in which the member A is connected to the member B” means that the member A and the member B are electrically connected in addition to the case where the member A and the member B are physically directly connected. It includes the case of being indirectly connected through another member that does not affect the connection state.
Similarly, “the state in which the member C is provided between the member A and the member B” refers to the case where the member A and the member C or the member B and the member C are directly connected, as well as an electrical condition. It includes the case of being indirectly connected through another member that does not affect the connection state.

(第1の実施の形態)
図4は、第1の実施の形態に係る電流測定装置100を示す図である。電流測定装置100は、トンネル電流やイオン電流などの微弱な電流信号IDUTを検出し、電圧信号VOUTに変換する。
(First embodiment)
FIG. 4 is a diagram illustrating the current measuring apparatus 100 according to the first embodiment. The current measuring apparatus 100 detects a weak current signal I DUT such as a tunnel current or an ion current, and converts it into a voltage signal VOUT .

電流測定装置100は、電流発生部110、トランスインピーダンスアンプ120を備える。電流発生部110には、測定対象の電流信号IDUTが発生する。トランスインピーダンスアンプ120は、電流信号IDUTを、電圧信号VOUTに変換する。 The current measuring device 100 includes a current generator 110 and a transimpedance amplifier 120. The current generator 110 generates a current signal I DUT to be measured. The transimpedance amplifier 120 converts the current signal I DUT into a voltage signal VOUT .

トランスインピーダンスアンプ120は、反転型の増幅回路122、帰還抵抗R、帰還キャパシタCを含む。帰還抵抗Rは、増幅回路122の反転入力端子(−)と出力端子の間に設けられる。帰還キャパシタCは、帰還抵抗Rと並列に接続される。 The transimpedance amplifier 120 includes an inverting amplifier circuit 122, a feedback resistor R F , and a feedback capacitor C F. The feedback resistor RF is provided between the inverting input terminal (−) and the output terminal of the amplifier circuit 122. The feedback capacitor C F is connected in parallel with the feedback resistor R F.

本実施の形態において、電流発生部110およびトランスインピーダンスアンプ120の構成部品は、測定用チップ102とヘッドユニット104に分けて実装されている。   In the present embodiment, the components of the current generator 110 and the transimpedance amplifier 120 are separately mounted on the measurement chip 102 and the head unit 104.

増幅回路122は、電流発生部110と同一の半導体チップ(測定用チップ)102に集積化される。測定用チップ102には、第1コンタクト用パッドPd1および第2コンタクト用パッドPd2が形成される。第1コンタクト用パッドPd1は、増幅回路122の反転入力端子と電気的に接続され、第2コンタクト用パッドPd2は、増幅回路122の出力端子と電気的に接続される。複数の測定用チップ102は、搬送装置106によって順次、ヘッドユニット104の直下に運び込まれ、測定後に運び出される。   The amplifier circuit 122 is integrated on the same semiconductor chip (measurement chip) 102 as the current generator 110. On the measurement chip 102, a first contact pad Pd1 and a second contact pad Pd2 are formed. The first contact pad Pd1 is electrically connected to the inverting input terminal of the amplifier circuit 122, and the second contact pad Pd2 is electrically connected to the output terminal of the amplifier circuit 122. The plurality of measuring chips 102 are sequentially carried directly under the head unit 104 by the transport device 106 and are carried out after the measurement.

ヘッドユニット104は、第1プローブPb1、Pb2を備える。第1プローブPb1、第2プローブPb2はそれぞれ、第1コンタクト用パッドPd1、第2コンタクト用パッドPd2と接触可能な箇所に配置されている。ヘッドユニット104は昇降装置108によって昇降可能となっている。   The head unit 104 includes first probes Pb1 and Pb2. The first probe Pb1 and the second probe Pb2 are arranged at locations where they can contact the first contact pad Pd1 and the second contact pad Pd2, respectively. The head unit 104 can be moved up and down by a lifting device 108.

トランスインピーダンスアンプ120の帰還抵抗Rは、ヘッドユニット104に内蔵され、第1プローブPb1と第2プローブPb2の間に電気的に接続される。帰還キャパシタCも、第1プローブPb1と第2プローブPb2の間に電気的に接続される。 Feedback resistor R F of the transimpedance amplifier 120 is built in the head unit 104, it is electrically connected between the first probe Pb1 of the second probe Pb2. The feedback capacitor CF is also electrically connected between the first probe Pb1 and the second probe Pb2.

測定用チップ102には、コンタクト用パッドPd2’および出力バッファ124がさらに設けられる。出力バッファ124は、増幅回路122の出力を受ける。コンタクト用パッドPd2’は、出力バッファ124の出力端子と電気的に接続される。ヘッドユニット104は、プローブPb2’および測定部126、電源回路128、信号発生器130、校正器132をさらに備える。   The measurement chip 102 is further provided with a contact pad Pd 2 ′ and an output buffer 124. The output buffer 124 receives the output of the amplifier circuit 122. The contact pad Pd <b> 2 ′ is electrically connected to the output terminal of the output buffer 124. The head unit 104 further includes a probe Pb 2 ′ and a measurement unit 126, a power supply circuit 128, a signal generator 130, and a calibrator 132.

プローブPb2’は、コンタクト用パッドPd2’と接触可能な箇所に配置される。測定部126は、第2プローブPb2およびプローブPb2’の電圧を測定可能に構成される。測定部126はたとえばデジタイザ(A/Dコンバータ)などを含む。電源回路128は、ヘッドユニット104内の回路素子や測定用チップ102内の回路素子に供給すべき電源電圧等を生成する。信号発生器130は、測定やキャリブレーションに使用されるさまざまな信号を発生する。校正器132は、測定用チップ102の測定に先立って、測定用チップ102の増幅回路122のDCオフセットなどのキャリブレーションを行なう。   The probe Pb2 'is disposed at a location where it can come into contact with the contact pad Pd2'. The measurement unit 126 is configured to be able to measure the voltages of the second probe Pb2 and the probe Pb2 '. Measuring unit 126 includes, for example, a digitizer (A / D converter). The power supply circuit 128 generates a power supply voltage to be supplied to the circuit elements in the head unit 104 and the circuit elements in the measurement chip 102. The signal generator 130 generates various signals used for measurement and calibration. The calibrator 132 performs calibration such as DC offset of the amplifier circuit 122 of the measurement chip 102 prior to measurement of the measurement chip 102.

なお増幅回路122の出力インピーダンスが十分小さい場合、出力バッファ124は省略してもよく、この場合、コンタクト用パッドPd2’、プローブPb2’は省略してもよい。また電源回路128、信号発生器130、校正器132は、ヘッドユニット104の外部に設けられてもよい。   If the output impedance of the amplifier circuit 122 is sufficiently small, the output buffer 124 may be omitted. In this case, the contact pad Pd2 'and the probe Pb2' may be omitted. The power supply circuit 128, the signal generator 130, and the calibrator 132 may be provided outside the head unit 104.

以上が電流測定装置100の構成である。
この電流測定装置100によれば、増幅回路122を測定用チップ102に集積化したことにより、電流発生部110から増幅回路122の反転入力端子に至る信号ライン112を測定用チップ102(半導体基板)上の配線で形成できる。これにより信号ライン112の長さを短くして信号ライン112の対接地容量(図2のC)を小さくできる。また信号ライン112が短くなることから、保護素子(ESD素子)を省略してもよく、この場合にはさらに対接地容量Cを小さくできる。その結果、(C+C+CM+CD)/Cに応じたトランスインピーダンスアンプのノイズゲインを低下させることができ、低ノイズな電流測定装置を提供できる。
The above is the configuration of the current measuring apparatus 100.
According to the current measuring apparatus 100, since the amplifier circuit 122 is integrated on the measurement chip 102, the signal line 112 extending from the current generator 110 to the inverting input terminal of the amplifier circuit 122 is connected to the measurement chip 102 (semiconductor substrate). It can be formed with the upper wiring. Thereby, the length of the signal line 112 can be shortened, and the grounding capacity (C S in FIG. 2) of the signal line 112 can be reduced. Also since the signal line 112 becomes short, may be omitted protection element (ESD element), it can be reduced further capacitance to ground C S in this case. As a result, the noise gain of the transimpedance amplifier corresponding to (C F + C S + CM + CD) / C F can be reduced, and a low noise current measuring device can be provided.

またトランスインピーダンスアンプ120は、入力インピーダンスが非常に高いため電界ノイズに敏感であるところ、干渉経路である信号ライン112を短くできるため、電界ノイズの影響も低減することができる。また増幅回路122をSiP部品やDiP部品などを用いた場合、高抵抗なアンプ入力端が外部に露出することとなるが、増幅回路122を集積化することで、高抵抗なアンプ入力端が外部に露出しないことにより、電界ノイズ等の影響を低減できる。   Further, the transimpedance amplifier 120 is sensitive to electric field noise because of its very high input impedance, and can shorten the signal line 112 that is an interference path, thereby reducing the influence of electric field noise. When the amplifier circuit 122 uses SiP parts, DiP parts, or the like, the high resistance amplifier input terminal is exposed to the outside. However, by integrating the amplifier circuit 122, the high resistance amplifier input terminal is externally connected. By not exposing to the effect, the influence of electric field noise and the like can be reduced.

さらに図4の電流測定装置100では、帰還抵抗Rを半導体チップ(測定用チップ)102に集積化せずに、ヘッドユニット104にチップ部品やSiP部品、抵抗モジュールを利用して帰還抵抗Rを構成することとした。半導体基板上の抵抗素子は、数MΩ程度が現実的な上限であり、数百MΩ〜数GΩの抵抗は膨大なチップサイズを要求する。本実施の形態では、帰還抵抗Rを外付け部品とすることで、測定用チップ102のチップサイズの増加を抑制つつも数百MΩ〜数GΩのオーダーとすることができる。 In addition current measurement device 100 of FIG. 4, the feedback resistor R F a without integrated on a semiconductor chip (measurement chip) 102, chip components and SiP parts in the head unit 104, a feedback resistor using a resistor module R F It was decided to constitute. The practical upper limit of the resistance element on the semiconductor substrate is about several MΩ, and a resistance of several hundred MΩ to several GΩ requires a huge chip size. In this embodiment, the feedback resistor R F With external components, an increase in the chip size of the measurement chip 102 may also be on the order of a few hundred MΩ~ number GΩ while suppressing.

ここで電流測定装置の利得(トランスインピーダンス)は、帰還抵抗Rに比例する一方、抵抗が発生する熱雑音は、VNOISE=√(4×k×T×R)[V/√Hz]で与えられ、帰還抵抗の平方根に比例するため、帰還抵抗の抵抗値が大きいほど、S/N比を高めることができる。 Here, the gain (transimpedance) of the current measuring device is proportional to the feedback resistor R F , while the thermal noise generated by the resistor is V NOISE = √ (4 × k × T × R F ) [V / √Hz] Since it is proportional to the square root of the feedback resistance, the S / N ratio can be increased as the resistance value of the feedback resistance increases.

また、帰還抵抗Rを半導体チップに集積化すると、抵抗値がプロセスばらつきで変動し、トランスインピーダンス(利得)がばらつくという問題が生ずるが、帰還抵抗Rをヘッドユニット104に内蔵して繰り返し使用することで、トランスインピーダンスのばらつきを抑制できる。これにより半導体チップごとのキャリブレーションが不要となる。 Moreover, when integrating the feedback resistor R F in the semiconductor chip, the resistance value varies with process variations, but a problem that the transimpedance (Gain) varies occurs repeatedly the built-in feedback resistor R F in the head unit 104 using By doing so, variation in transimpedance can be suppressed. This eliminates the need for calibration for each semiconductor chip.

トランスインピーダンスアンプの帯域について検討する。この電流測定装置100では入力容量Cが小さくなることで、トランスインピーダンスアンプの帯域(カットオフ周波数)は上述の式(3)で与えられ、帰還抵抗Rと帰還キャパシタCのみの関数となる。したがって、帰還抵抗Rに加えて帰還キャパシタCをヘッドユニット104に設けたことで、カットオフ周波数f2のばらつきを抑え、複数の測定用チップ102を同じ帯域で測定することができる。 Consider the band of the transimpedance amplifier. By this current measuring device 100, the input capacitance C S is small, the bandwidth (cutoff frequency) of the transimpedance amplifier is given by the above equation (3), the function of the feedback resistor R F feedback capacitor C F only Become. Therefore, by providing the feedback capacitor C F in the head unit 104 in addition to the feedback resistor R F , variation in the cut-off frequency f2 can be suppressed, and a plurality of measurement chips 102 can be measured in the same band.

増幅回路122を構成するオペアンプで大きくばらつくパラメータとして、オープンループゲインが挙げられる。ここでカットオフ周波数f2のオープンループゲインに対する感度は式(3)で与えられるが、これは対接地容量Cが小さいことにより、十分に小さくできる。 An open loop gain can be cited as a parameter that greatly varies among the operational amplifiers constituting the amplifier circuit 122. Here, the sensitivity of the cut-off frequency f2 to the open loop gain is given by Equation (3), which can be made sufficiently small because the grounding capacitance CS is small.

オペアンプのDCオフセットについては、以下の方法によりキャリブレーション可能である。測定対象である電流発生部110の出力インピーダンスが、帰還抵抗Rより高いものとする。この場合、帰還抵抗Rをコンタクトさせ、電流発生部110が電流を発生しない状態とし、トランスインピーダンスアンプの出力電圧を測定部126によって測定することで、オペアンプ(増幅回路122)のDCオフセットを測定できる。こうして測定されたDCオフセットを保持しておき、電流信号IDUTを測定するときには、測定値からDCオフセットを減算(加算)することで、DCオフセットの影響を除くことができる。 The DC offset of the operational amplifier can be calibrated by the following method. Output impedance of the current generator 110 to be measured is assumed higher than the feedback resistor R F. In this case, the feedback resistor RF is contacted so that the current generator 110 does not generate a current, and the output voltage of the transimpedance amplifier is measured by the measuring unit 126, thereby measuring the DC offset of the operational amplifier (amplifier circuit 122). it can. When the DC offset thus measured is held and the current signal I DUT is measured, the influence of the DC offset can be eliminated by subtracting (adding) the DC offset from the measured value.

このように、製造バラツキによりオペアンプの特性が変動したとしても、実施の形態に係る電流測定装置100によれば、その変動の影響は無視しうるか、あるいは容易に対処することができ、したがってオペアンプへの性能要求は高くないと言える。オペアンプをCMOS(Complementary Metal Oxide Semiconductor)プロセスで構成する場合、CMOSはゲート入力抵抗が高いため,低リークな増幅器を構成できるという利点もある。   Thus, even if the operational amplifier characteristics fluctuate due to manufacturing variations, the current measuring apparatus 100 according to the embodiment can ignore the influence of the fluctuations or can easily cope with it, and thus the operational amplifier can be dealt with. It can be said that the performance requirement is not high. When the operational amplifier is configured by a complementary metal oxide semiconductor (CMOS) process, since the CMOS has a high gate input resistance, there is an advantage that a low-leakage amplifier can be configured.

また、測定用チップ102のみを可搬型としたことで、自動連続高感度測定が可能になる。   In addition, since only the measurement chip 102 is portable, automatic continuous high sensitivity measurement is possible.

(第2の実施の形態)
図5(a)は、第2の実施の形態に係る電流測定装置100aを示す図である。電流測定装置100aは、図4の電流測定装置100に加えて、ガードアンプ134、ESD保護素子136、ドライビングガードメタル138、同軸配線(ケーブル)140をさらに備える。
(Second Embodiment)
FIG. 5A shows a current measuring apparatus 100a according to the second embodiment. The current measuring device 100a further includes a guard amplifier 134, an ESD protection element 136, a driving guard metal 138, and a coaxial wiring (cable) 140 in addition to the current measuring device 100 of FIG.

ドライビングガードメタル138は、信号ライン112の近傍に配置される。たとえば信号ライン112と第1コンタクト用パッドPd1を結ぶフィードバックライン113を挟み込むように、2本のドライビングガードメタル138a、138bを形成してもよい。   The driving guard metal 138 is disposed in the vicinity of the signal line 112. For example, the two driving guard metals 138a and 138b may be formed so as to sandwich the feedback line 113 connecting the signal line 112 and the first contact pad Pd1.

ドライビングガードメタル138a/bは、第3コンタクト用パッドPd3a/bと接続される。ヘッドユニット104は、第3コンタクト用パッドPd3a/bと対応する位置に設けられた第3プローブPb3a/bを備える。第3プローブPb3a/bは、同軸配線140のシールド144と接続される。第1プローブPb1は、同軸配線140の芯線142と接続される。同軸配線140のシールド144は、帰還キャパシタCおよび帰還抵抗Rの少なくとも一部を覆う。 The driving guard metal 138a / b is connected to the third contact pad Pd3a / b. The head unit 104 includes a third probe Pb3a / b provided at a position corresponding to the third contact pad Pd3a / b. The third probe Pb3a / b is connected to the shield 144 of the coaxial wiring 140. The first probe Pb1 is connected to the core wire 142 of the coaxial wiring 140. The shield 144 of the coaxial wiring 140 covers at least a part of the feedback capacitor C F and the feedback resistor R F.

ガードアンプ134は、増幅回路122の非反転入力端子(+)の電圧VREFを受け、ドライビングガードメタル138に印加する。基準電圧VREFは、基準電圧源123により生成された電圧であってもよいし、接地電圧であってもよい。 The guard amplifier 134 receives the voltage V REF at the non-inverting input terminal (+) of the amplifier circuit 122 and applies it to the driving guard metal 138. The reference voltage V REF may be a voltage generated by the reference voltage source 123 or a ground voltage.

ESD保護素子136は、信号ライン112とドライビングガードメタル138の間に設けられ、たとえばダイオードで構成される。   The ESD protection element 136 is provided between the signal line 112 and the driving guard metal 138, and is formed of, for example, a diode.

以上が電流測定装置100aの構成である。
電流測定装置100aによれば、ドライビングガード機能を用いることで、アンプ入力から帰還抵抗の間を保護することにより、電界シールドとなると同時に、浮遊容量を削減できる。ESD保護素子136もドライビングガード内に配置することで、ESD保護素子136の寄生容量も低減される。浮遊容量をCSTRAYとした場合、実効的な容量は、CSTRAY/AOLに低減される。
The above is the configuration of the current measuring device 100a.
According to the current measuring device 100a, by using the driving guard function, the space between the feedback resistance and the amplifier input is protected, thereby providing an electric field shield and reducing stray capacitance. By arranging the ESD protection element 136 in the driving guard, the parasitic capacitance of the ESD protection element 136 is also reduced. When the stray capacitance is C STRAY , the effective capacitance is reduced to C STRAY / A OL .

図5(b)は、増幅回路122の別の構成例を示す回路図である。増幅回路122は、単一のオペアンプで構成してもよいが、非反転アンプ150と反転アンプ152の組み合わせで構成される。非反転アンプ150は、たとえばオペアンプ154、抵抗R1、R2を含む。反転アンプ152は、非反転アンプ150の出力を反転増幅する。オペアンプ154の非反転入力端子は、増幅回路122の反転入力端子に対応し、オペアンプ154の反転入力端子は、増幅回路122の反転入力端子に対応する。   FIG. 5B is a circuit diagram illustrating another configuration example of the amplifier circuit 122. The amplifier circuit 122 may be composed of a single operational amplifier, but is composed of a combination of a non-inverting amplifier 150 and an inverting amplifier 152. Non-inverting amplifier 150 includes, for example, an operational amplifier 154 and resistors R1 and R2. The inverting amplifier 152 inverts and amplifies the output of the non-inverting amplifier 150. The non-inverting input terminal of the operational amplifier 154 corresponds to the inverting input terminal of the amplifier circuit 122, and the inverting input terminal of the operational amplifier 154 corresponds to the inverting input terminal of the amplifier circuit 122.

この変形例によれば以下の効果を得ることができる。
増幅回路122は、非反転アンプ150と反転アンプ152の2段構成となっている。図2では、オペアンプ802の差動入力容量CDが、ケーブル容量CCAB等と並列に接続されて入力シャント容量Cの一部となり、トランスインピーダンスアンプ800のカットオフ周波数f2を低下させる要因となっている。これに対して、図5(b)の構成では、オペアンプ154の差動入力容量は、図2のケーブル容量CCAB等とは並列に存在せず、したがってトランスインピーダンスアンプのカットオフ周波数f2が、オペアンプ154の差動入力容量によって低下するのを防止できる。
According to this modification, the following effects can be obtained.
The amplifier circuit 122 has a two-stage configuration of a non-inverting amplifier 150 and an inverting amplifier 152. In Figure 2, the differential input capacitance CD of the operational amplifier 802 is connected in parallel with the cable capacitance C CAB like to become a part of the input shunt capacitance C S, a factor to lower the cut-off frequency f2 of the transimpedance amplifier 800 ing. On the other hand, in the configuration of FIG. 5B, the differential input capacitance of the operational amplifier 154 does not exist in parallel with the cable capacitance CCAB or the like of FIG. 2, and therefore the cutoff frequency f2 of the transimpedance amplifier is A drop due to the differential input capacitance of the operational amplifier 154 can be prevented.

以上、本発明について、実施の形態をもとに説明した。この実施の形態は例示であり、それらの各構成要素や各処理プロセスの組み合わせにいろいろな変形例が可能なこと、またそうした変形例も本発明の範囲にあることは当業者に理解されるところである。以下、こうした変形例について説明する。   The present invention has been described based on the embodiments. This embodiment is an exemplification, and it will be understood by those skilled in the art that various modifications can be made to combinations of the respective constituent elements and processing processes, and such modifications are within the scope of the present invention. is there. Hereinafter, such modifications will be described.

(第1変形例)
実施の形態では、測定用チップ102を搬送装置106によって搬送し、測定用チップ102を1個ずつ測定したが、本発明はそれには限定されない。図6は、第1変形例に係る電流測定装置100bを示す図である。この変形例では、電流測定装置100bは、ウェハ上のダイシング前のウェハ160上の複数の測定用チップ102の一部あるいは全部を同時に測定する。
(First modification)
In the embodiment, the measurement chip 102 is transported by the transport device 106 and the measurement chips 102 are measured one by one. However, the present invention is not limited to this. FIG. 6 is a diagram showing a current measuring device 100b according to the first modification. In this modification, the current measuring apparatus 100b measures part or all of the plurality of measuring chips 102 on the wafer 160 before dicing on the wafer at the same time.

プローブカード162には、上述のヘッドユニット104が、複数個、ウェハ160上の複数の測定用チップ102と対応するように並べられている。ウェハ160は、図示しないハンドラによりヘッドユニット104の直下まで搬送される。そしてウェハ160とプローブカード162が近接し、各ヘッドユニット104のプローブPbとそれと対応する測定用チップ102のコンタクト用パッドPdが接触することにより、複数の測定用チップ102を一括測定することができ、あるいは測定用チップ102上の増幅回路122の良否・不良品を一括で判定することができる。   On the probe card 162, a plurality of the above-described head units 104 are arranged so as to correspond to the plurality of measurement chips 102 on the wafer 160. The wafer 160 is transferred to a position directly below the head unit 104 by a handler (not shown). The wafer 160 and the probe card 162 are close to each other, and the probe Pb of each head unit 104 and the corresponding contact pad Pd of the measurement chip 102 come into contact with each other, whereby a plurality of measurement chips 102 can be collectively measured. Alternatively, the quality of the amplifier circuit 122 on the measuring chip 102 can be determined collectively.

なおプローブカード162は、ウェハ160のすべての測定用チップ102を同時に測定する必要はなく、8個、16個など、複数の測定用チップ102を同時に測定できればよい。   The probe card 162 does not need to measure all the measurement chips 102 on the wafer 160 at the same time, and it is sufficient that a plurality of measurement chips 102 such as eight or sixteen can be measured simultaneously.

(第2変形例)
図7は、第2変形例に係る電流測定装置100cを示す図である。電流測定装置100cは、マニュアルハンドリング可能なケース型の測定装置である。治具170は、上部蓋部分であるプローブユニット172と、下部ベース部分であるマウンタ174を備える。マウンタ174には、ひとつあるいは複数のソケット176が設けられ、各ソケット176には測定用チップ102が装着可能となっている。プローブユニット172には、ひとつあるいは複数のヘッドユニット104が設けられる。
(Second modification)
FIG. 7 is a diagram showing a current measuring device 100c according to the second modification. The current measuring device 100c is a case-type measuring device that can be handled manually. The jig 170 includes a probe unit 172 that is an upper lid portion and a mounter 174 that is a lower base portion. The mounter 174 is provided with one or a plurality of sockets 176, and the measuring chip 102 can be attached to each socket 176. One or a plurality of head units 104 are provided in the probe unit 172.

ユーザは、手動で測定用チップ102をソケット176に置いた後に、プローブユニット172をマウンタ174に覆い被せ、ヘッドユニット104と測定用チップ102の対応するパッドとプローブを接触させる。   The user manually places the measurement chip 102 on the socket 176 and then covers the probe unit 172 on the mounter 174 to bring the head unit 104 and the corresponding pad of the measurement chip 102 into contact with the probe.

(第3変形例)
実施の形態では、増幅回路122全体が測定用チップ102に集積化される場合を説明したが、本発明はそれに限定されない。図8(a)〜(d)は、第3変形例に係る電流測定装置を示す図である。図8(a)に示すように、増幅回路122は、入力段122aと増幅段122bを含み、入力段122aを含む一部が測定用チップ102に集積化され、増幅段122bは、ヘッドユニット104に内蔵される。図8(b)〜(c)には、入力段122aの具体例が示される。図8(b)はソースフォロア回路であり、図8(c)はバッファ(ボルテージフォロア)であり、図8(d)は非反転増幅器である。
(Third Modification)
In the embodiment, the case where the entire amplifier circuit 122 is integrated in the measurement chip 102 has been described, but the present invention is not limited thereto. FIGS. 8A to 8D are diagrams showing a current measuring device according to a third modification. As shown in FIG. 8A, the amplifier circuit 122 includes an input stage 122a and an amplifier stage 122b. A part including the input stage 122a is integrated in the measurement chip 102, and the amplifier stage 122b is connected to the head unit 104. Built in. FIGS. 8B to 8C show specific examples of the input stage 122a. FIG. 8B shows a source follower circuit, FIG. 8C shows a buffer (voltage follower), and FIG. 8D shows a non-inverting amplifier.

図8(a)に戻る。増幅回路122の入力段122aの入力端子、つまり増幅回路122の反転入力端子は、電流発生部110(図9の第1電極310a)と接続される。第1コンタクト用パッドPd1は、入力段122aの入力端子と接続される。第2コンタクト用パッドPd2は、入力段122aの出力端子と接続される。   Returning to FIG. The input terminal of the input stage 122a of the amplifier circuit 122, that is, the inverting input terminal of the amplifier circuit 122 is connected to the current generator 110 (first electrode 310a in FIG. 9). The first contact pad Pd1 is connected to the input terminal of the input stage 122a. The second contact pad Pd2 is connected to the output terminal of the input stage 122a.

第1プローブPb1、第2プローブPb2は、第1コンタクト用パッドPd1、第2コンタクト用パッドPd2それぞれと接触可能に配置される。増幅段122bの入力端子は第2プローブPb2と接続される。帰還抵抗Rは、増幅段pb2122bの出力端子と第1プローブPb1の間に設けられる。 The first probe Pb1 and the second probe Pb2 are disposed so as to be in contact with the first contact pad Pd1 and the second contact pad Pd2. The input terminal of the amplification stage 122b is connected to the second probe Pb2. Feedback resistor R F is provided between the output terminal of the amplifier stage pb2122b and first probe Pb1.

つまり使用において、第1コンタクト用パッドPd1と第2コンタクト用パッドPd2の間に、帰還抵抗Rおよび増幅回路122の増幅段122bが接続されることにより、トランスインピーダンスアンプ110が構成可能となっている。 That is, in use, between a first contact pad Pd1 of the second contact pad Pd2, by amplifying stage 122b of the feedback resistor R F and the amplifier circuit 122 is connected, by the transimpedance amplifier 110 is enabled configuration Yes.

この変形例によっても、実施の形態と同様の効果を得ることができる。   Also by this modification, the same effect as the embodiment can be obtained.

(第4変形例)
実施の形態では、ヘッドユニット104にデジタイザ(A/Dコンバータ)を搭載する場合を説明したが、測定用チップ102に、デジタイザを集積化してもよい。この場合、測定用チップ102に、デジタルデータを伝送するためのインタフェース回路と、デジタルデータを出力するためのコンタクト用パッドをさらに形成する。ヘッドユニット104側には、プローブと、プローブを介したデジタルデータを受信するインタフェース回路と、を設ければよい。
(Fourth modification)
In the embodiment, the case where the digitizer (A / D converter) is mounted on the head unit 104 has been described. However, the digitizer may be integrated on the measurement chip 102. In this case, an interface circuit for transmitting digital data and a contact pad for outputting digital data are further formed on the measurement chip 102. A probe and an interface circuit that receives digital data via the probe may be provided on the head unit 104 side.

(第5変形例)
実施の形態では、第1コンタクト用パッドPd1と信号ライン112を直接接続したが、回路保護のために、第1コンタクト用パッドPd1と信号ライン112の間に、抵抗を形成してもよい。同様に、第2コンタクト用パッドPd2と増幅回路122の出力の間に、抵抗を形成してもよい。
(5th modification)
In the embodiment, the first contact pad Pd1 and the signal line 112 are directly connected. However, a resistor may be formed between the first contact pad Pd1 and the signal line 112 for circuit protection. Similarly, a resistor may be formed between the second contact pad Pd 2 and the output of the amplifier circuit 122.

(用途)
最後に、電流測定装置100の用途について説明する。実施の形態に係る電流測定装置100は、塩基配列解析装置(DNAシーケンサあるいはRNAシーケンサ)300に用いることができる。図9は、電流測定装置100を備える塩基配列解析装置300のブロック図である。ナノポアチップ302は、上述の測定用チップ102に対応する。なお図9のチップは模式図であり、各部材のサイズは実際のそれとは異なることに留意されたい。
(Use)
Finally, the use of the current measuring device 100 will be described. The current measurement device 100 according to the embodiment can be used for a base sequence analysis device (DNA sequencer or RNA sequencer) 300. FIG. 9 is a block diagram of a base sequence analyzing apparatus 300 including the current measuring apparatus 100. The nanopore chip 302 corresponds to the measurement chip 102 described above. Note that the chip in FIG. 9 is a schematic diagram, and the size of each member is different from the actual size.

ナノポアチップ302は、シリコンなどの半導体チップであり、その上にはナノ流路304、ナノピラー306、電極対310、ナノポア312、増幅回路122、第1コンタクト用パッドPd1〜第3コンタクト用パッドPd3が集積化される。そのほか、測定用チップ102には、電気泳動用電極(不図示)と、電気泳動用電極に電圧を供給するためのコンタクト用パッド、電源回路128が生成した電源電圧を供給するためのコンタクト用パッドなども形成される。   The nanopore chip 302 is a semiconductor chip such as silicon, on which a nanochannel 304, a nanopillar 306, an electrode pair 310, a nanopore 312, an amplifier circuit 122, a first contact pad Pd1 to a third contact pad Pd3 are provided. Integrated. In addition, the measurement chip 102 includes an electrophoresis electrode (not shown), a contact pad for supplying a voltage to the electrophoresis electrode, and a contact pad for supplying a power supply voltage generated by the power supply circuit 128. Etc. are also formed.

ナノ流路304をDNAサンプルが通過することにより、1分子のDNAが分離、抽出される。このDNA分子がナノピラー306を通過すると、DNA分子が直線化される。   As the DNA sample passes through the nanochannel 304, one molecule of DNA is separated and extracted. When the DNA molecule passes through the nanopillar 306, the DNA molecule is linearized.

ヘッドユニット104には、駆動アンプ180が設けられる。駆動アンプ180は、電気泳動用電極対に印加する電圧を制御し、電気泳動用電極対の間に発生する電界を制御する。この電界は、DNA分子に印加され、DNA分子がナノポア312に形成された電極対310の間を通過する。   The head unit 104 is provided with a drive amplifier 180. The drive amplifier 180 controls a voltage applied to the electrode pair for electrophoresis and controls an electric field generated between the electrode pair for electrophoresis. This electric field is applied to the DNA molecule, and the DNA molecule passes between the electrode pair 310 formed in the nanopore 312.

電極対310は、第1電極310a、第2電極310bを有する。電極対310は増幅回路122の反転入力端子および第1コンタクト用パッドPd1と接続される。電極対310の間には、そのとき通過するDNA分子の塩基の種類に応じたトンネル電流IDUTが流れる。電流測定装置100は、このトンネル電流(電流信号)IDUTを検出し、電圧信号VOUTに変換する。つまり塩基配列解析装置300においては、電極対310およびナノポア312が、図4の電流発生部110に相当するものと理解される。 The electrode pair 310 includes a first electrode 310a and a second electrode 310b. The electrode pair 310 is connected to the inverting input terminal of the amplifier circuit 122 and the first contact pad Pd1. Between the electrode pair 310, a tunnel current I DUT corresponding to the type of base of the DNA molecule passing at that time flows. The current measuring apparatus 100 detects the tunnel current (current signal) I DUT and converts it into a voltage signal VOUT . That is, in the base sequence analyzer 300, it is understood that the electrode pair 310 and the nanopore 312 correspond to the current generator 110 in FIG.

電圧信号VOUTは、測定部(A/Dコンバータ)126によってデジタル値に変換される。デジタル値はデータ処理装置314に入力される。データ処理装置314は、メモリやプロセッサを含むコンピュータであり、信号処理によりDNA分子の塩基配列を特定する。 The voltage signal VOUT is converted into a digital value by the measurement unit (A / D converter) 126. The digital value is input to the data processing device 314. The data processing device 314 is a computer including a memory and a processor, and specifies a base sequence of a DNA molecule by signal processing.

抵抗Rによる電流換算の抵抗熱雑音は、INOISE=√(4×k×T/R)となる。R=1MΩ、27℃の環境下で129fA/√Hzとなり、トランスインピーダンスが100kHzの帯域を有する場合、40.7pARMSのノイズが発生することとなる。したがって高精度測定のためには、多数サンプリングを行い、統計的処理が必要となるであろう。この観点において、実施の形態に係る電流測定装置100は、低ノイズ特性および高速性を有するため、1塩基当たりのサンプリング回数を増やして精度を高め、あるいは単位時間当たりに解析する塩基の個数を増やすことができる。あるいは電流測定装置100のノイズを低減できるため、1塩基当たりのサンプリング回数を減らすことができる。 The resistance thermal noise in terms of current by the resistor R F is I NOISE = √ (4 × k × T / R F ). When R F = 1MΩ and 129 fA / √Hz in an environment of 27 ° C. and the transimpedance has a band of 100 kHz, noise of 40.7 pA RMS is generated. Therefore, for high-precision measurement, a large number of samplings and statistical processing will be required. From this point of view, the current measuring apparatus 100 according to the embodiment has low noise characteristics and high speed, so that the accuracy is increased by increasing the number of samplings per base, or the number of bases to be analyzed per unit time is increased. be able to. Or since the noise of the current measuring device 100 can be reduced, the number of samplings per base can be reduced.

図9では、ゲーティングナノポア方式のシーケンサを説明したが、電流測定装置100はMCBJ方式のシーケンサにも利用可能である。この場合、ナノポアチップ302に代えて、MCBJチップが使用される。MCBJチップには、ナノポア312に代えて、金線などの電極材料と、電極材料を破断するための破断機構などが集積化される。   Although the gating nanopore type sequencer has been described with reference to FIG. 9, the current measuring device 100 can also be used for an MCBJ type sequencer. In this case, instead of the nanopore chip 302, an MCBJ chip is used. Instead of the nanopore 312, the MCBJ chip is integrated with an electrode material such as a gold wire and a breaking mechanism for breaking the electrode material.

実施の形態にもとづき本発明を説明したが、実施の形態は、本発明の原理、応用を示しているにすぎず、実施の形態には、請求の範囲に規定された本発明の思想を逸脱しない範囲において、多くの変形例や配置の変更が認められる。   Although the present invention has been described based on the embodiments, the embodiments merely show the principle and application of the present invention, and the embodiments depart from the idea of the present invention defined in the claims. Many modifications and changes in the arrangement are allowed within the range not to be performed.

100…電流測定装置、102…測定用チップ、104…ヘッドユニット、106…搬送装置、108…昇降装置、110…電流発生部、112…信号ライン、120…トランスインピーダンスアンプ、122…増幅回路、124…出力バッファ、126…測定部、128…電源回路、130…信号発生器、132…校正器、134…ガードアンプ、136…ESD保護素子、138…ドライビングガードメタル、140…同軸配線、142…芯線、144…シールド、R…帰還抵抗、C…帰還キャパシタ、150…非反転アンプ、152…反転アンプ、154…オペアンプ、Pd1…第1コンタクト用パッド、Pd2…第2コンタクト用パッド、Pd3…第3コンタクト用パッド、Pb1…第1プローブ、Pb2…第2プローブ、Pb3…第3プローブ、112…信号ライン、160…ウェハ、162…プローブカード、170…治具、172…プローブユニット、174…マウンタ、176…ソケット、180…駆動アンプ、300…塩基配列解析装置、302…ナノポアチップ、304…ナノ流路、306…ナノピラー、310…電極対、310a…第1電極、310b…第2電極、312…ナノポア。 DESCRIPTION OF SYMBOLS 100 ... Current measuring device, 102 ... Measuring chip, 104 ... Head unit, 106 ... Conveying device, 108 ... Lifting device, 110 ... Current generating part, 112 ... Signal line, 120 ... Transimpedance amplifier, 122 ... Amplifying circuit, 124 DESCRIPTION OF SYMBOLS ... Output buffer 126 ... Measurement part 128 ... Power supply circuit 130 ... Signal generator 132 ... Calibrator 134 ... Guard amplifier 136 ... ESD protection element 138 ... Driving guard metal 140 ... Coaxial wiring 142 ... Core wire , 144 ... shield, R F ... feedback resistor, C F ... feedback capacitor, 150 ... non-inverting amplifier, 152 ... inverting amplifier, 154 ... op, Pd1 ... first contact pad, Pd2 ... second contact pad, Pd3 ... Third contact pad, Pb1... First probe, Pb2... Second probe, P b3 ... third probe, 112 ... signal line, 160 ... wafer, 162 ... probe card, 170 ... jig, 172 ... probe unit, 174 ... mounter, 176 ... socket, 180 ... drive amplifier, 300 ... base sequence analyzer, 302 ... Nanopore chip, 304 ... Nanochannel, 306 ... Nanopillar, 310 ... Electrode pair, 310a ... First electrode, 310b ... Second electrode, 312 ... Nanopore.

Claims (3)

測定対象の電流信号が発生する電流発生部と、
前記電流信号を電圧信号に変換するトランスインピーダンスアンプと、
を備え、
前記トランスインピーダンスアンプは、
反転型の増幅回路と、
前記増幅回路の反転入力端子と出力端子の間に設けられる帰還抵抗と、
を含み、
前記増幅回路は、入力段と増幅段を含み、
前記増幅回路の前記入力段を含む一部が、前記電流発生部と同一の半導体チップに集積化され、
前記半導体チップに形成され、前記増幅回路の前記反転入力端子と接続される第1コンタクト用パッドと、
前記半導体チップに形成され、前記入力段の出力端子と接続される第2コンタクト用パッドと、
前記第1、第2コンタクト用パッドと接触する第1、第2プローブを有するヘッドユニットと、
をさらに備え、
前記帰還抵抗および前記増幅段は前記ヘッドユニットに内蔵され、
前記増幅段の入力端子は、前記第2プローブと接続され、
前記帰還抵抗は、前記第1プローブと前記増幅段の出力端子の間に接続されることを特徴とする電流測定装置。
A current generator for generating a current signal to be measured; and
A transimpedance amplifier that converts the current signal into a voltage signal;
With
The transimpedance amplifier is
An inverting amplifier circuit;
A feedback resistor provided between an inverting input terminal and an output terminal of the amplifier circuit;
Including
The amplifier circuit includes an input stage and an amplifier stage,
A part including the input stage of the amplifier circuit is integrated on the same semiconductor chip as the current generator,
A first contact pad formed on the semiconductor chip and connected to the inverting input terminal of the amplifier circuit;
A second contact pad formed on the semiconductor chip and connected to the output terminal of the input stage;
A head unit having first and second probes in contact with the first and second contact pads;
Further comprising
The feedback resistor and the amplification stage are built in the head unit,
An input terminal of the amplification stage is connected to the second probe;
The feedback resistor, characterized current measurement device that is connected between the output terminal of the amplifier stage and the first probe.
請求項に記載の電流測定装置を備えることを特徴とする塩基配列解析装置。 A base sequence analyzing apparatus comprising the current measuring apparatus according to claim 1 . 第1電極および第2電極を含み、前記第1電極と前記第2電極の間に試料が通過可能に構成される電極対と、
反転型の増幅回路の一部であって、その入力端子が前記第1電極と接続される入力段と、
前記入力段の入力端子と接続される第1コンタクト用パッドと、
前記入力段の出力端子と接続される第2コンタクト用パッドと、
を備え、ひとつの半導体基板に一体集積化され、
使用において、前記第1コンタクト用パッドと前記第2コンタクト用パッドの間に、帰還抵抗および前記増幅回路の増幅段が接続されることにより、トランスインピーダンスアンプが構成可能となっていることを特徴とする測定用チップ。
An electrode pair including a first electrode and a second electrode, and configured to allow a sample to pass between the first electrode and the second electrode;
An input stage that is part of an inverting amplifier circuit, the input terminal of which is connected to the first electrode;
A first contact pad connected to an input terminal of the input stage;
A second contact pad connected to the output terminal of the input stage;
Integrated into a single semiconductor substrate,
In use, a transimpedance amplifier can be configured by connecting a feedback resistor and an amplification stage of the amplifier circuit between the first contact pad and the second contact pad. Measuring chip to be used.
JP2014242021A 2014-11-28 2014-11-28 Current measuring device, base sequence analyzing device, measuring chip Active JP6401588B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2014242021A JP6401588B2 (en) 2014-11-28 2014-11-28 Current measuring device, base sequence analyzing device, measuring chip

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2014242021A JP6401588B2 (en) 2014-11-28 2014-11-28 Current measuring device, base sequence analyzing device, measuring chip

Publications (2)

Publication Number Publication Date
JP2016102748A JP2016102748A (en) 2016-06-02
JP6401588B2 true JP6401588B2 (en) 2018-10-10

Family

ID=56089335

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2014242021A Active JP6401588B2 (en) 2014-11-28 2014-11-28 Current measuring device, base sequence analyzing device, measuring chip

Country Status (1)

Country Link
JP (1) JP6401588B2 (en)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11079407B2 (en) * 2017-07-10 2021-08-03 Tektronix, Inc. Probe attenuator for reduced input capacitance
JP7111545B2 (en) * 2018-07-26 2022-08-02 株式会社アドバンテスト Measuring device and particle measurement system
JP7082015B2 (en) * 2018-09-10 2022-06-07 株式会社アドバンテスト Measuring device
JP7405595B2 (en) * 2019-12-17 2023-12-26 日清紡マイクロデバイス株式会社 input protection circuit

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3693106A (en) * 1970-11-02 1972-09-19 Ernest L Long Stable power amplifier circuit
JP3551642B2 (en) * 1996-08-22 2004-08-11 富士通株式会社 Amplifier circuit
JP3478955B2 (en) * 1997-09-29 2003-12-15 日本電子株式会社 Pseudo-current prevention device in tunnel current detection device
JP2003050192A (en) * 2001-08-06 2003-02-21 Mitsubishi Electric Corp Scanning-type probe microscope
JP2011226886A (en) * 2010-04-19 2011-11-10 Miyama Electric Co Ltd Current detection resistor module
WO2012116161A1 (en) * 2011-02-23 2012-08-30 The Trustees Of Columbia University In The City Of New York Systems and methods for single-molecule detection using nanopores
CN103502804B (en) * 2011-03-04 2015-07-22 加利福尼亚大学董事会 Nanopore device for reversible ion and molecule sensing or migration
WO2012164679A1 (en) * 2011-05-31 2012-12-06 株式会社日立製作所 Biomolecule information analysis device
JP5726658B2 (en) * 2011-07-14 2015-06-03 日置電機株式会社 Measuring apparatus and measuring method
KR101559096B1 (en) * 2011-07-20 2015-10-08 더 리전트 오브 더 유니버시티 오브 캘리포니아 Compensated patch-clamp amplifier for nanopore polynucleotide sequencing and other applications
WO2013109970A1 (en) * 2012-01-20 2013-07-25 Genia Technologies, Inc. Nanopore based molecular detection and sequencing
WO2014066909A1 (en) * 2012-10-28 2014-05-01 The Regents Of The University Of California High density nanopore polynucleotide sequencer
US9759711B2 (en) * 2013-02-05 2017-09-12 Genia Technologies, Inc. Nanopore arrays
JP2014190891A (en) * 2013-03-28 2014-10-06 Hitachi High-Technologies Corp Voltage applying system of nanopore type analyzer

Also Published As

Publication number Publication date
JP2016102748A (en) 2016-06-02

Similar Documents

Publication Publication Date Title
US9869702B2 (en) Current measurement circuit
US6856129B2 (en) Current probe device having an integrated amplifier
JP6401588B2 (en) Current measuring device, base sequence analyzing device, measuring chip
Wilson Sensor technology handbook
JP6877131B2 (en) Current detection circuit
US20140154790A1 (en) Biomolecule information analysis device
US20220082608A1 (en) Direct current measurement of 1/f transistor noise
US10228362B2 (en) Measurement apparatus
US20240142399A1 (en) Low noise amplifiers with shields for nanopore applications
Dudina et al. Monolithic CMOS sensor platform featuring an array of 9’216 carbon-nanotube-sensor elements and low-noise, wide-bandwidth and wide-dynamic-range readout circuitry
JP2014044102A (en) Four-terminal resistance measuring device, inspection device, four-terminal resistance measuring method and inspection method
Carminati et al. Design and characterization of a current sensing platform for silicon-based nanopores with integrated tunneling nanoelectrodes
CN108181567A (en) A kind of Hall effect tester
CN106959330A (en) Integrated ion sensor and method
US10436822B2 (en) Measurement apparatus
JP6646705B2 (en) measuring device
US20230333049A1 (en) Amplifiers for biological sensing applications
US10175267B2 (en) Current measurement circuit for measuring current consumption of circuit system
JP6345094B2 (en) measuring device
US9435825B2 (en) Multi-channel probe plate for semiconductor package test systems
TW201621333A (en) Tester for device, method of operating switching circuit, and method of testing device
JP2007187604A (en) Inspection device
CN103109167A (en) Pin-compatible infrared light detector having improved thermal stability
Yeole Logarithmic Amplifiers for Small Current Measurements: A Comprehensive Study for Nanoelectronics
Buffa et al. Driving and Readout Electronics: A Discrete Components Solution

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20170331

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20180126

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20180206

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20180406

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20180904

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20180907

R150 Certificate of patent or registration of utility model

Ref document number: 6401588

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250