JP3551642B2 - Amplifier circuit - Google Patents
Amplifier circuit Download PDFInfo
- Publication number
- JP3551642B2 JP3551642B2 JP22081996A JP22081996A JP3551642B2 JP 3551642 B2 JP3551642 B2 JP 3551642B2 JP 22081996 A JP22081996 A JP 22081996A JP 22081996 A JP22081996 A JP 22081996A JP 3551642 B2 JP3551642 B2 JP 3551642B2
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- signal
- amplifier
- value
- output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Amplifiers (AREA)
- Tone Control, Compression And Expansion, Limiting Amplitude (AREA)
Description
【0001】
【発明の属する技術分野】
本発明は増幅回路に関し、更に詳しくはバースト信号を含む入力信号のピーク値とボトム値とを検出保持し、これらの中間の閾値を生成する自動閾値設定回路と、この閾値を中心に前記入力信号を線形領域で増幅し、出力振幅を一定に保つ振幅制限増幅回路とを備える増幅回路に関する。
【0002】
有線(電気,光)や無線による通信システムではバースト性を有する信号の送/受信が行われる。係るシステムの受信側では受信信号の振幅が瞬時に変化するため、これに追従して瞬時に利得補償を行い、出力振幅を一定に保つことが、後段の安定なクロック抽出、符号判別に不可欠である。
【0003】
【従来の技術】
図22は従来技術を説明する図である。
図22(A)は従来の増幅回路の回路図で、図において、10はバースト信号を含む入力信号Vi のピーク値Vp とボトム値Vb とを検出・保持すると共に、これらの中間の閾値Vthを生成する自動閾値設定回路(ATC)、20はこの閾値Vthを中心に入力信号Vi を線形領域で増幅し、出力振幅を一定に保つ振幅制限増幅回路20(増幅器A21)である。
【0004】
ATC10は、入力信号Vi のピーク値Vp を検出するピーク検出回路(PD)11と、入力信号Vi のボトム値Vb を検出するボトム検出回路(BD)12と、これらの中間の閾値信号Vthを生成する抵抗分圧回路13とを備える。
ピーク検出回路11において、例えば無信号時(非バースト受信時)の入力信号レベルVi ≒1.5Vとすると、該Vi がオペアンプA11の反転入力(−)に入力する。一方、容量C11は抵抗値の比較的大きい抵抗R11により電源−V(又はGND)側に放電されおり、その電圧Vp は次第に低下する。オペアンプA11はこのVp とVi とを比較しており、Vp <Vi になるとLOWレベルを出力し、これによりPMOSFET T11がONする。PMOSFET T11がONすると、容量C11はPMOSFET T11を介して急速に充電され、こうして無信号時のピーク検出値Vp =Vi ≒1.5Vに保持される。
【0005】
ボトム検出回路12において、無信号時の入力信号レベルVi ≒1.5VはオペアンプA12の反転入力(−)に入力している。一方、容量C12は抵抗値の比較的大きい抵抗R12により電源VDD側から充電されおり、その電圧Vb は次第に上昇する。オペアンプA12はこのVb とVi とを比較しており、Vb >Vi になるとHIGHレベルを出力し、これによりNMOSFET T12がONする。NMOSFET T12がONすると、容量C12はNMOSFET T12を介して急速に放電され、こうして無信号時のボトム検出値Vb =Vi ≒1.5Vに保持される。
【0006】
次に、入力信号が有ると、例えばVi ≒0.5Vに低下する。この場合に、ピーク検出回路11においては、Vp >Vi によりオペアンプA11はHIGHレベルを出力し、これによりPMOSFET T11はOFFしている。従って、ピーク検出値Vp ≒1.5Vに保持される。一方、ボトム検出回路12においては、Vb >Vi によりオペアンプA12はHIGHレベルを出力し、これによりNMOSFET T12がONする。NMOSFET T12がONすると、容量C12はVi ≒0.5V(入力信号の振幅)のレベルまで急速に放電され、こうして入力信号のボトム値Vb =Vi ≒0.5Vが検出・保持される。
【0007】
抵抗分圧回路13は、抵抗値の比較的大きい抵抗R13,R14(R13=R14)の直列回路からなっており、Vp とVb の中間{(Vp +Vb )/2}の閾値信号Vthを生成し、これが増幅器A21の非反転入力(+)に入力される。
従って、増幅器A21においては、入力信号Vi の振幅が瞬時に変化しても、これ追従して閾値信号Vthが変化し、これにより利得補償が瞬時に行われるので、出力信号Vo の振幅が一定に保たれる。
【0008】
図22(B)にその動作タイミングチャートを示す。
この種の増幅回路では、各構成回路が設計通りに動作している場合は、図示の如く入力信号Vi の振幅の1/2に閾値信号Vthが自動設定され、増幅器A21の出力には所望のパルス幅の出力信号Vo が得られる。
【0009】
【発明が解決しようとする課題】
しかし、現実には製造プロセスのバラツキや、温度、電源電圧の変動等が存在し、これにより増幅器A21や、オペアンプA11,A12等には様々な入力オフセットが生じ得る。
例えばオペアンプA11,A12等に入力オフセットが生じると、結果としてピーク検出値Vp 及び又はボトム検出値Vb に検出誤差が生じ、その閾値Vthは所望の中間値から大幅にずれてしまう。
【0010】
図22(B)において、例えば無信号時における閾値VthがVth´の側にずれると、増幅器A21の入力にオフセット電圧VOFS が形成される。その結果、増幅器A21の出力信号Vo は無信号時でも所望のDCレベル(例えば0V)とはならない。しかも、この状態で入力信号Vi に雑音等が載ると、これが増幅されて出力されてしまう等、後段の処理回路に様々な悪影響を与える。
【0011】
また、受信信号の入力により入力信号Vi がLOWレベルになっても、閾値信号Vth´は、入力信号Vi の振幅の中央には無いため、結果として出力信号Vo のパルス幅が太ってしまう。パルス幅が太ると、後段の処理回路ではクロックタイミングの正確な抽出が困難となり、またデータ信号のアイパターンも劣化することから、符号誤りを起こし易いという問題がある。特に、無信号期間も含めて受信データが小振幅のシステムの場合は、利得を増すことにより雑音の影響が顕著に現れるため、符号誤りを起こし易くなる。以上の事は、無信号時における閾値VthがVth´と反対側にずれた場合も同様に考えられる。
【0012】
また、仮にピーク検出値Vp 及びボトム検出値Vb に検出誤差がなくても、増幅器A21そのものが入力オフセット±VOFS を有する場合がある。この場合も、上記同様にして後段の処理回路に悪影響を与える。
更にまた、一般に電源やグランドからの雑音の影響は、受信データの大小に関わらず現れるため、特に受信データが小振幅の場合は、プリアンプ等の雑音の影響と重畳されて、この増幅回路に効いてくる。この場合に、従来のようにシステム的な雑音対策がなされず、例えばATC10がグランド雑音の影響を受け易く、かつ増幅器A21が電源変動や電源雑音の影響を受け易い回路構成であると、雑音の影響がもろに効いてきて後段の処理回路に悪影響を与える。
【0013】
更にまた、この種の光通信システムでは、システム上の反射光等が、本来無信号であるべきバースト信号の間の区間で受信される場合がある。この場合も、反射光や雑音の影響により、何らかの出力信号VO が出力され、後段の処理回路に様々な悪影響を与える。
本発明の目的は、製造プロセスのバラツキ、温度、電源電圧の変動、更には雑音等の存在にも係わらず、常に所望の特性で安定に動作する増幅回路を提供することにある。
【0031】
【課題を解決するための手段】
上記の課題は例えば図1又は図15の構成により解決される。即ち、本発明(1)の増幅回路は、バースト信号を含む入力信号Vi のピーク値とボトム値とを検出保持し、これらの中間の閾値Vthを生成する自動閾値設定回路10と、この閾値Vthを中心に前記入力信号Vi を基準となるDCレベルを保持した状態の線形領域で増幅し、出力振幅を一定に保つ振幅制限増幅回路20とを備える増幅回路において、自動閾値設定回路10の検出ピーク値Vp 又は検出ボトム値Vb と所定の基準レベルとを比較する比較回路51と、前記検出ピーク値又は検出ボトム値が所定の基準レベルを超えていないときの前記振幅制限増幅回路20の出力信号を所定の信号レベルでマスクするクランプ回路T55とを備えるものである。
【0032】
ところで、一般にこの種の増幅回路では、無信号時の検出ピーク値Vp ,検出ボトム値Vb は無信号時の入力信号Vi のレベルに復帰して(又はリセットされて)いる。従って、閾値信号Vth≒Vi により、振幅制限増幅回路20は無信号時の入力信号Vi に対して所定の利得を有する。係る状態では、入力信号が無いにも係わらず、入力の雑音や不要な反射光信号等が増幅されるために、振幅制限増幅回路20の出力にパルス信号が出力され、後段の回路に悪影響を及ぼす。
【0033】
本発明(1)によれば、例えば比較回路CMP51は検出ボトム値Vb と所定の基準レベルVC とを比較するので、入力の無信号時にはVi ≒Vb >VC の関係となり、これによりクランプ回路T55は振幅制限増幅回路20の出力を所定の信号レベル(GND又は無信号時の出力レベル)でマスク(クランプ)する。従って、後段の回路に悪影響を及ぼさない。また、受信バースト信号が入力した時は、速やかにVb <VC となるので、出力信号のクランプ状態も速やかに開放される。従って、以後は適正なデータパルス信号が出力される。
【0034】
好ましくは、本発明(2)においては、上記本発明(1)において、例えば図17に示す如く、所定の基準レベルVC は、振幅制限増幅回路20の増幅トランジスタT21と同一特性を有するレプリカトランジスタT51で構成した定電流源回路と、該定電流源回路の定電流I1 (必要ならI1 をカレントミラーしたI2 )に基づき駆動される抵抗R52とにより生成される。
【0035】
本発明(2)によれば、レプリカトランジスタT51は増幅トランジスタT21と同一特性(利得,しきい値電圧VTH,温度特性等)を有するので、製造プロセスのバラツキ、温度や電源の変動等によらず、増幅トランジスタT21の特性に対応した基準レベルVC を自動生成できる。
なお、入力信号Vi が正論理の場合は上記検出ボトム値Vb に代えて検出ピーク値Vp が使用される。
【0036】
また本発明(3)の増幅回路は、上記前提となる増幅回路において、例えば図16に示す如く、自動閾値設定回路10の検出ピーク値Vp 又は検出ボトム値Vb と、検出ボトム値Vb 又は検出ピーク値Vp をレベルシフトした値VC とを比較する比較回路CMP51と、前記検出ピーク値又は検出ボトム値が前記検出ボトム値又は検出ピーク値をレベルシフトした値を超えていないときの前記振幅制限増幅回路の出力を所定の信号レベルでマスクするクランプ回路T55とを備えるものである。
【0037】
本発明(3)は、入力信号Vi の振幅(Vp −Vb )を検出しており、別途に独立した基準レベルVC を生成する必要が無いので、回路構成が簡単であると共に、調整の必要もなく、出力信号Vo のクランプ必要有無の判定を安定に行える。
好ましくは、本発明(4)においては、上記本発明(3)において、例えば図18に示す如く、レベルシフト量は、振幅制限増幅回路20の増幅トランジスタ21と同一特性を有するレプリカトランジスタT51で構成した定電流源回路と、該定電流源回路の定電流I1 (必要ならカラントミラーされたI2 )に基づき駆動される抵抗54とにより生成される。
【0038】
また好ましくは、本発明(5)においては、上記本発明(1)〜(3)又は(4)において、例えば図19に示す如く、自動閾値設定回路10の検出ピーク値Vp 及び検出ボトム値Vb はリセット信号RSTの入力によりその時点の入力信号Vi の信号レベルに初期化される。
従って、バースト受信後、自動閾値設定回路10を速やかにリセットすることで、バースト受信直後より後段の回路に雑音パルスが出力されるのを有効に防止できる。
【0039】
また好ましくは、本発明(6)においては、上記本発明(1)〜(4)又は(5)において、例えば図20に示す如く、無信号時の振幅制限増幅回路20の出力Vo ´に基づき、該出力Vo ´の信号レベルが所定となるように振幅制限増幅回路に帰還を掛けるオフセット補償回路30を備える。
従って、クランプ機能と、オフセット補償機能とにより、増幅回路の動作信頼性は格段に向上する。
【0041】
【発明の実施の形態】
以下、添付図面に従って本発明に好適なる複数の実施の形態を詳細に説明する。なお、全図を通して同一符号は同一又は相当部分を示すものとする。
図2は実施の形態による増幅回路を説明する図(1)で、増幅器A21(即ち、振幅制限増幅回路20)の信号入力側にオフセット補償のための帰還を掛ける場合示している。
【0042】
図において、10はバースト信号を含む入力信号Vi のピーク値Vp とボトム値Vb とを検出・保持すると共に、これらの中間の閾値Vthを生成する自動閾値設定回路(ATC)、20はこの閾値Vthを中心に入力信号Vi を線形領域で増幅し、出力振幅を一定に保つ振幅制限増幅回路20(以下、増幅器A21とも言う)、30は振幅制限増幅回路20の入力オフセットを補償するためのオフセット補償回路である。
【0043】
なお、ATC10と、振幅制限増幅回路20とについては図22の従来のものと同様で良い。但し、ATC10については、以下の各実施の形態を通して、ピーク,ボトム検出値Vp ,Vb の強制リセット機能無しのものと、強制リセット機能有りのものとが考えられる。
図2は基本的には強制リセット機能無しの回路構成を示している。強制リセット機能有りの場合は、例えば図示の抵抗R11,R12に代えて、外部のリセット信号RSTによりON/OFFするようなスイッチ回路(不図示)を設ける。更には、容量C11,C12と分圧抵抗R13,R14との間に夫々高入力インピーダンスのソースフォロワ回路(不図示)を介在させても良い。この場合の容量C11,C12は、バースト信号受信時におけるリセット信号RST=0の間は、スイッチ回路OFFにより、夫々のピーク検出値Vp 、ボトム検出値Vb を安定に保持するが、バースト信号非受信時(無信号時)にリセット信号RST=1になると、スイッチ回路ONにより、その時点の無入力信号Vi の値に高速にリセットされる。
【0044】
オフセット補償回路30は、所定の基準電圧Vref を生成する定電圧源回路と、基準電圧Vref と増幅器A21の出力信号Vo とを比較する比較回路CMP31と、比較回路CMP31の出力信号Ve を所定の時定数で蓄積、保持するローパスフィルタ回路(抵抗R31,容量C31)と、緩衝増幅器B31とを備え、緩衝増幅器B31の出力の帰還信号Vf を抵抗R22を介して増幅器A21の反転入力(−)に供給している。帰還量は、抵抗R21と抵抗R22との比で決定される。
【0045】
以下、増幅回路のオフセット補償動作を説明する。
入力の無信号時において、十分な時間が経過(又は適当なタイミングにリセット信号RST=1が入力)すると、増幅器A21の入力にオフセットが存在しない場合は、Vi ´=Vthとなり、出力信号Vo の振幅は0Vとなる。この時の出力信号Vo のDCレベルをVo とすると、基準電圧Vref は、Vref =Vo に選ばれる。更に、この場合のCMP31の出力Ve =Ve0とすると、これを蓄積・保持した帰還信号Vf =Vi (無信号時)となるように設定されており、よって増幅器A21に負帰還は掛からない。
【0046】
また、増幅器A21の入力にVi ´<Vthのオフセットが存在する場合は、増幅器A21の出力では入力無信号にも係わらずVo >Vref の関係となり、CMP31の出力Ve はHIGHレベルになる。これにより抵抗R31を介して容量C31が充電され、帰還信号Vf は時定数τ=C31×R31で上昇する。これにより入力信号Vi ´のDCバイアスが押し上げられ、最終的にはVi ´=Vth、即ち、Vo =Vref の動作状態に落ちつく。
【0047】
また、増幅器A21の入力にVi ´>Vthのオフセットが存在する場合は、増幅器A21の出力では入力無信号にも係わらずVo <Vref の関係となり、CMP31の出力Ve はLOWレベルになる。これにより抵抗R31を介して容量C31が放電され、帰還信号Vf は時定数τ=C31×R31で下降する。これにより入力信号Vi ´のDCバイアスが引き下げげられ、最終的にはVi ´=Vth、即ち、Vo =Vref の動作状態に落ちつく。
【0048】
このように、上記何れの場合も、入力の無信号時における出力信号Vo のDCレベルは所望のVref となる。
次に入力信号Vi が入力すると、これに追従してATC10が生成した閾値信号Vthのレベルは、上記オフセット補償により、入力信号Vi ´の信号振幅の丁度中間にある。その結果、増幅器A21は、この閾値Vthを中心にして入力信号Vi ´を線形領域で増幅し、所定振幅の出力信号Vo を出力する。従って、出力信号Vo のDCレベル及び出力のパルス幅変動が有効に抑制され、符号誤りを起こし難い。
【0049】
なお、このようなオフセット補償はシステムの立ち上げ時に安定状態に達すればよく、かつ他に帰還回路も存在しないので、帰還ループの時定数τの選択には自由度があり、増幅回路が不安定になることを十分に回避できる。
図3は実施の形態による増幅回路を説明する図(2)で、上記図2の増幅器A21が平衡型の出力信号Vo ,/Vo (但し、記号/は反転を示す)を出力する場合を示している。
【0050】
入力の無信号時において、増幅器A21の入力にオフセットが存在しない場合は、Vi ´=Vthとなり、増幅器A21の出力ではVo =/Vo となる。この場合は帰還信号Vf =Vi ´となり、増幅器A21に負帰還は掛からない。
また、増幅器A21の入力にVi ´<Vthのオフセットが存在する場合は、増幅器A21の出力ではVo >/Vo となり、オフセット補償回路30の帰還信号Vf は上昇する。その結果、入力信号Vi ´のDCバイアスが押し上げられ、最終的にはVi ´=Vthのバイアス状態に落ちつく。
【0051】
また、増幅器A21の入力にVi ´>Vthのオフセットが存在する場合は、増幅器A21の出力ではVo </Vo となり、オフセット補償回路30の帰還信号Vf は下降する。その結果、入力信号Vi ´のDCバイアスが引き下げられ、最終的にはVi ´=Vthのバイアス状態に落ちつく。
この例では、CMP31は平衡型の出力信号Vo ,/Vo を比較するので、上記図2の場合に比べて入力オフセットの検出感度が高い。また、所定の基準電圧Vref を生成する必要が無いので、回路を無調整に構成できる。
【0052】
図4は実施の形態による増幅回路を説明する図(3)で、増幅器A21の閾値入力側にオフセット補償の帰還を掛ける場合を場合を示している。
入力の無信号時において、増幅器A21の入力にオフセットが存在しない場合は、Vi =Vthとなり、増幅器A21の出力ではVo =Vref となる。この場合は帰還信号Vf =Vi となり、増幅器A21に負帰還は掛からない。
【0053】
また、増幅器A21の入力にVi <Vthのオフセットが存在する場合は、増幅器A21の出力ではVo >Vref となり、オフセット補償回路30の帰還信号Vf は下降する。その結果、閾値信号VthのDCバイアスが引き下げられ、最終的にはVi =Vthのバイアス状態に落ちつく。
また、増幅器A21の入力にVi >Vthのオフセットが存在する場合は、増幅器A21の出力ではVo <Vref となり、オフセット補償回路30の帰還信号Vf は上昇する。その結果、閾値信号VthのDCバイアスが押し上げられ、最終的にはVi =Vthのバイアス状態に落ちつく。
【0054】
この例では、オフセット補償回路30の帰還信号Vf を増幅器A21の閾値入力側に帰還するので、上記図2又は図3に示したように、入力信号Vi のラインに補償量調整のための抵抗R21を介在させる必要が無い。従って、入力信号Vi の利得低下が生じない。
図5は実施の形態による増幅回路を説明する図(4)で、上記図4の増幅器A21が平衡型の出力信号Vo ,/Vo を出力する場合を示している。
【0055】
入力の無信号時において、増幅器A21の入力にオフセットが存在しない場合は、Vi =Vthとなり、増幅器A21の出力ではVo =/Vo となる。この場合は帰還信号Vf =Vi となり、増幅器A21に負帰還は掛からない。
また、増幅器A21の入力にVi <Vthのオフセットが存在する場合は、増幅器A21の出力ではVo >/Vo となり、オフセット補償回路30の帰還信号Vf は下降する。その結果、閾値信号VthのDCバイアスが引き下げられ、最終的にはVi =Vthのバイアス状態に落ちつく。
【0056】
また、増幅器A21の入力にVi >Vthのオフセットが存在する場合は、増幅器A21の出力ではVo </Vo となり、オフセット補償回路30の帰還信号Vf は上昇する。その結果、閾値信号VthのDCバイアスが押し上げられ、最終的にはVi =Vthのバイアス状態に落ちつく。
この例では、回路を無調整に構成できると共に、入力オフセットの検出感度が高い。
【0057】
図6は実施の形態による増幅回路を説明する図(5)で、オフセット補償回路の比較回路CMP31が平衡型の出力信号Ve ,/Ve を出力する場合を示している。
入力の無信号時において、増幅器A21の入力にオフセットが存在しない場合は、Vi ´=Vthとなり、増幅器A21の出力ではVo =Vref となる。この場合は、帰還信号Vf =/Vf =Vi ´となり、増幅器A21に負帰還は掛からない。
【0058】
また、増幅器A21の入力にVi ´<Vthのオフセットが存在する場合は、増幅器A21の出力ではVo >Vref となり、オフセット補償回路30の帰還信号Vf は上昇し、かつ帰還信号/Vf は下降する。その結果、入力信号Vi ´のDCバイアスが押し上げられ、かつ閾値信号VthのDCバイアスは引き下げられる。こうして、最終的にはVi ´=Vthのバイアス状態に落ちつく。
【0059】
また、増幅器A21の入力にVi ´>Vthのオフセットが存在する場合は、増幅器A21の出力ではVo <Vref となり、オフセット補償回路30の帰還信号Vf は下降し、かつ帰還信号/Vf は上昇する。その結果、入力信号Vi ´のDCバイアスが引き下げられ、かつ閾値信号VthのDCバイアスが押し上げられる。こうして、最終的にはVi ´=Vthのバイアス状態に落ちつく。
【0060】
この例では、入力信号Vi ´及び閾値信号Vthに夫々負帰還を掛けるので、各帰還信号Vf ,/Vf のダイナミックレンジを小さく出来ると共に、帰還制御の応答が速い。
図7は実施の形態による増幅回路を説明する図(6)で、上記図6の増幅器A21が平衡型の出力信号Vo ,/Vo を出力する場合を示している。
【0061】
入力の無信号時において、増幅器A21の入力にオフセットが存在しない場合は、Vi ´=Vthとなり、増幅器A21の出力ではVo =/Vo となる。この場合は、帰還信号Vf =/Vf =Vi ´となり、増幅器A21に負帰還は掛からない。
また、増幅器A21の入力にVi ´<Vthのオフセットが存在する場合は、増幅器A21の出力ではVo >/Vo となり、オフセット補償回路30の帰還信号Vf は上昇し、かつ帰還信号/Vf は下降する。その結果、入力信号Vi ´のDCバイアスが押し上げられ、かつ閾値信号VthのDCバイアスは引き下げられる。こうして、最終的にはVi ´=Vthのバイアス状態に落ちつく。
【0062】
また、増幅器A21の入力にVi ´>Vthのオフセットが存在する場合は、増幅器A21の出力ではVo </Vo となり、オフセット補償回路30の帰還信号Vf は下降し、かつ帰還信号/Vf は上昇する。その結果、入力信号Vi ´のDCバイアスが引き下げられ、かつ閾値信号VthのDCバイアスが押し上げられる。こうして、最終的にはVi ´=Vthのバイアス状態に落ちつく。
【0063】
この例では、CMP31は平衡型の出力信号Vo ,/Vo を比較するので、上記図6の場合に比べて入力オフセットの検出感度が高い。また、回路を無調整に構成できる。
図8は実施の形態による増幅回路を説明する図(7)で、オフセット補償用の帰還電流If ,/If を振幅制限増幅回路20(増幅器A21)の出力段に帰還する場合を示している。
【0064】
増幅器A21において、NMOSFET T21,T22は差動対を成しており、共通のソース側には定電流源CCSが、また各ドレイン側には夫々負荷抵抗R21,R22(但し、R21=R22)が接続している。係る構成で、NMOSFET T21のゲートには入力信号Vi を加え、かつNMOSFET T22のゲートには閾値信号Vthを加える。
【0065】
また、この例の緩衝増幅器B33の出力段は例えばPMOSFET 等による可変定電流源(不図示)となっており、入力の帰還信号Vf ,/Vf に応じた各定電流If ,/If をNMOSFET T21,T22の各ドレイン側に流し込む。
入力の無信号時において、増幅器A21の入力にオフセットが存在しない場合は、Vi =Vthとなり、増幅器A21の出力ではVo =/Vo =Vref となる。この場合は、帰還信号Vf =/Vf となり、よって帰還電流If =/If となる。従って、増幅器A21の出力段に負帰還は掛からない。
【0066】
また、増幅器A21の入力にVi <Vthのオフセットが存在する場合は、増幅器A21の出力ではVo >/Vo となり、またオフセット補償回路30の入力ではVo >Vref となる。これにより帰還信号Vf は上昇し、かつ帰還信号/Vf は下降する。また、これにより帰還電流If は減少し、かつ帰還電流/If は増大する。その結果、出力信号Vo の動作点電圧が引き下げられ、かつ出力信号/Vo の動作点電圧は押し上げられる。こうして、最終的にはVo =/Vo =Vref の動作点電圧の状態に落ちつく。
【0067】
また、増幅器A21の入力にVi >Vthのオフセットが存在する場合は、増幅器A21の出力ではVo </Vo となり、またオフセット補償回路30の入力ではVo <Vref となる。これにより帰還信号Vf は下降し、かつ帰還信号/Vf は上昇する。また、これにより帰還電流If は増大し、かつ帰還電流/If は減少する。その結果、出力信号Vo の動作点電圧が押し上げげられ、かつ出力信号/Vo の動作点電圧は引き下げられる。こうして、最終的にはVo =/Vo =Vref の動作点電圧の状態に落ちつく。
【0068】
この例では、帰還電流If ,/If の各ダイナミックレンジを大きく取れるので、雑音等による影響を十分に抑制した、高精度の負帰還制御を行える。
なお、緩衝増幅器B33の出力段をNMOSFET 等による可変定電流源となし、入力の帰還信号Vf ,/Vf に応じた各定電流If ,/If を抵抗R21,R22から吸い込むように構成しても良い。
【0069】
また、上記の帰還電流If ,/If による負帰還制御に代えて、帰還電圧Vf ,/Vf による負帰還制御を増幅器A21の出力段に掛けるように構成しても良い。
図9は実施の形態による増幅回路を説明する図(8)で、上記図8の増幅器A21が平衡型の出力信号Vo ,/Vo を出力する場合を示している。
【0070】
入力の無信号時において、増幅器A21の入力にオフセットが存在しない場合は、Vi =Vthとなり、増幅器A21の出力ではVo =/Vo となる。この場合は帰還電流If =/If となり、増幅器A21に負帰還は掛からない。
また、増幅器A21の入力にVi <Vthのオフセットが存在する場合は、増幅器A21の出力ではVo >/Vo となり、これによりオフセット補償回路30の帰還電流If は減少し、かつ帰還電流/If は増大する。その結果、出力信号Vo の動作点電圧は引き下げられ、かつ出力信号/Vo の動作点電圧は押し上げられる。こうして、最終的にはVo =/Vo の動作点電圧の状態に落ちつく。
【0071】
また、増幅器A21の入力にVi >Vthのオフセットが存在する場合は、増幅器A21の出力ではVo </Vo となり、これによりオフセット補償回路30の帰還電流If は増大し、かつ帰還電流/If は減少する。その結果、出力信号Vo の動作点電圧が押し上げられ、かつ出力信号/Vo の動作点電圧は引き下げられる。こうして、最終的にはVo =/Vo の動作点電圧の状態に落ちつく。
【0072】
この例では、CMP31は平衡型の出力信号Vo ,/Vo を比較するので、上記図8の場合に比べて入力オフセットの検出感度が高い。また、回路を無調整に構成できる。
図10は実施の形態による増幅回路を説明する図(9)で、上記のオフセット補償制御の有/無を外部制御できる場合を示している。
【0073】
オフセット補償回路30において、例えば比較器CMP31の出力と抵抗R31との間にスイッチ回路SW31を直列に挿入する。このスイッチ回路SW31は、バースト信号の非受信時におけるリセット信号RST=1によりONし、上記のオフセット補償を行う。このバースト信号の非受信時においては、出力信号V0 の平均レベルに影響を与えるようなデータ信号の入力が無いので、無信号時の直流レベルVo に基づくオフセット補償制御を正確かつ安定に行える。
【0074】
一方、バースト信号の受信時には、リセット信号RST=0によりスイッチ回路SW31をOFFし、帰還ループを切断する。従って、この区間のオフセット補償信号Vf は更新されない。即ち、出力信号V0 の平均レベルに影響を与えるようなデータ信号の入力による影響を受けない。またこの区間では、事前に生成されたオフセット補償信号Vf が維持されるので、増幅器A21はオフセット無しの状態下で安定に動作する。
【0075】
図11は実施の形態による増幅回路を説明する図(10)で、グランド雑音並びに電源変動や電源雑音の影響を受け難い増幅回路の構成を示している。
ATC10において、オペアンプA11,A12をグランド基準(出力段が共通のグランド雑音の影響を直接的に受ける回路構成)で構成すると共に、容量C11,C12の各基準側を夫々共通のGND側に接続する。また増幅器A21も、図示の如くグランド基準で構成すると共に、出力信号Vo をPMOSFET T21のドレイン側(即ち、共通のGNDに接続された負荷抵抗R21の反対側)より取り出す。
【0076】
また、オフセット補償回路30を備える場合は、オフセット補償回路30においても、CMP31,緩衝増幅器B31,Vref 等を夫々グランド基準で構成すると共に、容量C31の基準側を共通のGNDに接続する。
係る回路構成では、各回路は元々電源変動や電源雑音の影響を受け難い。一方、今、もし無信号時の共通のグランドGNDに負の雑音が載ったとすると、入力信号Vi (Vi ´)及び閾値信号Vthは夫々グランド雑音の影響を直接に受ける。差動対をなす増幅器A21は、入力Vi ´,Vthの同相成分を増幅しないことにより、その出力信号V0 の振幅は0Vであるが、入力Vi ´,Vthの低下によりPMOSFET T21,T22の各ドレイン電流が僅かに増すと、出力信号V0 のレベルが僅かに上昇する。しかし、負荷抵抗R21のグランドレベルも負の雑音により僅かに低下するので、結果として出力信号V0 のレベル変動は抑制される。即ち、グランド雑音の影響は同相で相殺される。共通のグランドGNDに正の雑音が載った場合も同様である。従って、グランド雑音並びに電源変動や電源雑音の影響を受け難い増幅回路を提供できる。
【0077】
図12は実施の形態による増幅回路を説明する図(11)で、グランド雑音並びに電源変動や電源雑音の影響を受け難い他の増幅回路の構成を示している。
ATC10において、オペアンプA11,A12を電源基準(出力段が共通の電源変動や電源雑音の影響を直接的に受ける回路構成)で構成すると共に、容量C11,C12の各基準側を夫々共通の電源VDD側に接続する。また増幅器A21も、図示の如く電源基準で構成すると共に、出力信号Vo をNMOSFET T21のドレイン側(即ち、共通の電源VDDに接続された負荷抵抗R21の反対側)より取り出す。
【0078】
また、オフセット補償回路30を備える場合は、オフセット補償回路30においても、CMP31,緩衝増幅器B31,Vref 等を夫々電源基準で構成すると共に、容量C31の基準側を共通の電源VDDに接続する。
係る回路構成では、各回路は元々グランド雑音の影響を受け難い。一方、共通の電源変動や電源雑音による影響は、上記と同様にして同相で相殺される。従って、グランド雑音並びに電源変動や電源雑音の影響を受け難い増幅回路を提供できる。
【0079】
図13は実施の形態による増幅回路を説明する図(12)で、実施の形態による増幅回路を光電変換回路をなすトランスインピーダンス形のプリアンプに接続した場合を示している。
フォトダイオードPDに光信号が入力し、光電流Iinが流れると、プリアンプPAの出力信号△Vout =Iin×RF となる。しかし、光電流Iinが流れない時(無信号時)におけるプリアンプPAの出力DCレベルが、増幅回路(ATC10,増幅器A21等)の入力のダイナミックレンジと必ずしも一致しているとは限らない。そこで、本実施の形態では、プリアンプPAの出力と増幅回路の入力とをカップリングコンデンサCC により接続すると共に、バイアス回路40を設けて、増幅回路10,20の入力に適当なDCバイアスVB を加えている。このバイアス電圧VB は、所定の固定電圧VE と抵抗R41,R42の抵抗比とで決定される。
【0080】
更に、バイアス回路40において、好ましくは、オペアンプA41,固定電圧VE をグランド基準で構成すると共に、帰還用抵抗R41,R42の回路を共通のグランドGNDに接続する。またATC10においても、オペアンプA11,A12を夫々グランド基準で構成すると共に、容量C11,C12の基準側を共通のグランドGNDに接続する。更にまた、増幅器A21も図11に示した如くグランド基準で構成すると共に、その出力信号Vo をPMOSFET T21のドレインより取り出す。更にまた、好ましくは、オフセット補償回路30において、CMP31,緩衝増幅器B31,固定電圧生成回路Vref をグランド基準で構成すると共に、容量C31の基準側を共通のグランドGNDに接続する。
【0081】
係る回路構成では、バイアス電圧VB ,閾値信号Vth及び出力信号Vo 、更には帰還信号Vf は、元々電源変動や電源雑音の影響を受け難い。一方、グランド雑音の影響は同相で相殺される。
なお、入力信号Vi がバースト信号の場合は、入力信号の直流レベルが変動することがあり得るが、この変動が回路の最小受信電力の信号振幅の数パーセント程度以内の場合は、出力波形に与える影響は少ない。そこで、この条件を満足するようにカップリングコンデンサCC の容量値を選択する。
【0082】
このように、本実施の形態によれば、増幅器A21とATC10の入力ダイナミックレンジに対して最適な動作が可能となると共に、電源変動や電源雑音の影響とグランド雑音の影響とが増幅器A21の出力に現れないため、符号誤りを起こし難い。
図14は実施の形態による増幅回路を説明する図(13)で、上記図13の回路を電源基準で構成した場合を示している。
【0083】
バイアス回路40において、オペアンプA41,固定電圧VE を電源基準で構成すると共に、帰還用抵抗R41,R42の回路を共通の電源VDD側に接続する。またATC10においても、オペアンプA11,A12を電源基準で構成すると共に、容量C11,C12の基準側を共通の電源VDDに接続する。更にまた、増幅器A21も図12に示した如く電源基準で構成すると共に、その出力信号Vo をNMOSFET T21のドレインより取り出す。更にまた、好ましくは、オフセット補償回路30において、CMP31,緩衝増幅器B31,固定電圧生成回路Vref を電源基準で構成すると共に、容量C31の基準側を共通の電源VDDに接続する。
【0084】
係る回路構成では、バイアス電圧VB ,閾値信号Vth及び出力信号Vo 、更には帰還信号Vf は、元々グランド雑音の影響を受け難い。一方、電源変動や電源雑音の影響は同相で相殺される。
図15は実施の形態による増幅回路を説明する図(14)で、入力の無信号時における増幅器A21の出力信号Vo をクランプする場合を示している。
【0085】
なお、図15(a)に増幅回路の動作タイミングチャートを示す。
クランプ回路50において、比較器CMP51は、ATC10のボトム検出値Vb と自己の所定の定電圧VC とを比較している。このボトム検出値Vb は、上記図2に示した如く、バースト信号の非受信区間においては抵抗R12により充電され、略Vi ≒Vb の状態に戻っている。但し、無入力信号時の入力信号Vi には、図15(a)に示す如く、所定レベル以下の反射光等による光信号や雑音信号等が重畳しているので、そのボトム検出値Vb は入力信号Vi のDCレベルよりもその分だけ低い。
【0086】
上記所定の定電圧VC は、この雑音信号等を考慮したボトム検出値Vb の最小値よりも僅かに低く設定されている。その結果、入力の無信号時においては、Vb >VC の関係となり、CMP51の出力はHIGHレベルになる。これによりNMOSFET T55がONし、増幅器A21の出力信号Vo ´をGNDレベル(又は、無信号時のVo ´の所望の電源レベル)にクランプする。従って、バースト信号の非受信区間における緩衝増幅器B21の出力VO のDCレベルは一定に保たれ、かつ入力の雑音等による影響も十分に抑制される。
【0087】
次に、バースト信号の受信区間となり、入力信号Vi が入力すると、ボトム検出値Vb は該信号Vi のボトム値まで急速に放電され、その値を保持する。その結果、バースト信号の受信区間においては、最初のデータ信号から速やかにVb <VC の関係となり、CMP51の出力はLOWレベルになる。これによりNMOSFET T55はOFFし、増幅器A21の出力信号Vo ´をクランプ状態から開放する。これにより、緩衝増幅器B21の出力にはデータ信号の適正な信号パルスVo が得られる。
【0088】
図16は実施の形態による増幅回路を説明する図(15)で、上記図15におけるクランプ回路50の他の例を示している。
クランプ回路50において、比較器CMP51は、ATC10のピーク検出値Vp と、ATC10のボトム検出値Vb を自己の定電流源CCSの定電流と抵抗R51とによりレベルシフトした信号VC とを比較している。
【0089】
ピーク検出値Vp は、上記図2に示した如く、バースト信号の非受信区間においては抵抗R11により放電され、略Vi ≒Vp の状態に戻っている。但し、無入力信号時の入力信号Vi には所定レベル以下の反射光等による光信号や雑音信号が重畳しているので、そのピーク検出値Vp は入力信号Vi のDCレベルよりもその分だけ高い。一方、ボトム検出値Vb は、上記と同様にして入力信号Vi のDCレベルよりも雑音等の成分による分だけ低い。
【0090】
上記レベルシフトされた信号VC は、この状態で、VC >Vp の関係となるように設定されている。その結果、入力の無信号時においては、VC >Vp の関係によりCMP51の出力はHIGHレベルになる。これによりNMOSFET T55がONし、増幅器A21の出力信号Vo ´をGNDレベル(又は、無信号時のVo ´の所望の電源レベル)にクランプする。従って、バースト信号の非受信区間における緩衝増幅器B21の出力VO のDCレベルは一定に保たれ、かつ入力の雑音等による影響も十分に抑制される。
【0091】
次に、バースト信号の受信区間となり、入力信号Vi が入力すると、そのピーク検出値Vp については大きな変化は無いが、ボトム検出値Vb の方は該信号Vi のボトム値まで急速に放電され、その値を保持する。その結果、バースト信号の受信区間においては、最初のデータ信号から速やかにVC <Vp の関係となり、CMP51の出力はLOWレベルになる。これによりNMOSFET T55はOFFし、増幅器A21の出力信号Vo ´をクランプ状態から開放する。これにより、緩衝増幅器B21の出力にはデータ信号の適正な信号パルスVo が得られる。
【0092】
図17は実施の形態による増幅回路を説明する図(16)で、上記図15におけるクランプ回路50の他の例を示している。
クランプ回路50において、増幅器A21のNMOSFET T21と同様の特性(利得,しきい値電圧VTH,温度特性等)を有するNMOSFET T51を設け、該NMOSFET T51を抵抗R51を介して自己バイアスする。更に、NMOSFET T52を図示の如く接続し、NMOSFET T51に流れる定電流I1 をNMOSFET T52にカレントミラーする。この場合に、NMOSFET T52に流れる電流I2 には、例えばI2 =2I1 の関係が有り、これは、例えばNMOSFET T51,T52のチャネル幅W1 ,W2 をW1 :W2 =1:2に選ぶことで得られる。この定電流I2 を可変抵抗R52より引き込み、所定の電圧VC を生成する。
【0093】
係る構成では、製造プロセスのバラツキ等の要因でNMOSFET T21の利得やしきい値電圧VTH等が変化しても、特性同一によりNMOSFET T51の利得やしきい値電圧VTH等も同様に変化する。従って、NMOSFET T21の特性に応じた基準電圧VC を自動生成でき、調整の負担が大幅に緩和される。これは、特性の温度変動に対しても同様のことが成り立つ。
【0094】
なお、この回路のクランプ制御については図15の場合と同様に考えられる。図18は実施の形態による増幅回路を説明する図(17)で、上記図17におけるクランプ回路50の変形例を示している。
クランプ回路50において、増幅器A21のNMOSFET T21と同様の特性を有するNMOSFET T51を設け、該NMOSFET T51を抵抗R51を介して自己バイアスする。更に、NMOSFET T52,PMOSFET T53,T54を図示の如く接続し、NMOSFET T51に流れる定電流I1 をPMOSFET T54にカレントミラーする。この場合に、PMOSFET T54に流れる電流I2 は、例えばI2 =2I1 の関係に有る。この定電流I2 を抵抗R54に流し込み、ボトム検出信号Vb をレベルシフトする。
【0095】
その結果、入力の無信号時においては、VC >Vp の関係により比較器CMP51の出力はHIGHレベルになる。これによりNMOSFET T55がONし、増幅器A21の出力信号Vo ´をGNDレベル等にクランプする。
次に、入力信号Vi が入力すると、ボトム検出値Vb は信号Vi のボトム値まで急速に放電され、その値を保持する。その結果、バースト信号の受信区間においては、速やかにVC <Vp の関係となり、CMP51の出力はLOWレベルになる。これによりNMOSFET T55はOFFし、増幅器A21の出力信号Vo ´をクランプ状態から開放する。
【0096】
図19は実施の形態による増幅回路を説明する図(18)で、上記図15における自動閾値生成回路10の変形例を示している。
なお、図19(a)に増幅回路の動作タイミングチャートを示す。
自動閾値生成回路10において、ここではピーク,ボトム検出回路11,12にはリセット信号RSTが入力しており、バースト信号の受信終了直後のピーク,ボトム検出値Vp ,Vb は外部のリセット信号RSTにより速やかにリセットされる。従って、緩衝増幅器B21の出力VO のDCレベルはバースト信号の受信終了直後から一定に保たれ、かつ入力の雑音等による影響も速やかに抑制される。
【0097】
図20は実施の形態による増幅回路を説明する図(19)で、上記図19の構成にオフセット補償回路を接続した場合を示している。
この場合に、好ましくは、増幅器A21及びATC10をグランド基準の回路構成とすることで電源変動や電源雑音の影響を受けにくい。またグランド雑音の影響は増幅器A21,ATC10に同相で働くのでグランド雑音も除去される。また、オフセット補償回路30を設けたことにより、増幅器A21の入力のオフセットが補償され、出力信号Vo のパルス幅変動が抑制される。更に、クランプ回路50を設けたことにより、バースト信号の非受信時における増幅器A21の出力Vo をクランプするので、入力の所定以下の反射光信号や雑音による影響が緩衝増幅器B21の出力に現れない。従って、符号誤りを起こし難い。
【0098】
なお、これらのATC10,増幅器A21,オフセット補償回路30及びクランプ回路50は上記各実施の形態によるものを任意に組み合わせて良いことは明らかである。
図21は実施の形態による増幅回路を説明する図(20)で、上記各実施の形態による増幅回路を複数段縦列接続した場合を示している。
【0099】
上記各実施の形態による増幅回路を基本アンプ1001 〜100n となし、これらを縦列接続することで、入力信号Vi を広いダイナミックレンジで増幅できると共に、回路全体として高い利得が得られる。逆に、各増幅段の利得を小さく出来るので、オフセット補償の残差分を小さくできる。一方、このオフセット補償の残差分は、全段を通して、各段における残差分は所定以上には成り得ないので、最終的に高利得かつ低オフセットの増幅回路を安定かつ容易に提供できる。
【0100】
また、製造プロセスのバラツキ等に起因する閾値電圧や直流利得のバラツキ等を許容することが可能になる。
更には、、各増幅器A21及び各ATC10等をグランド基準で構成することで電源変動や電源雑音の影響を受けにくい。またグランド雑音の影響は各増幅器A21,ATC10に同相で働くのでグランド雑音も除去される。なお、各構成を電源基準で構成しても良い。
【0101】
また、各オフセット補償回路30は、各増幅器A21の入力のオフセットを夫々に補償するので各出力段のパルス幅変動が抑制される。また、各クランプ回路50は、バースト信号の非受信時における各増幅器A21の出力Vo をクランプするので、入力の所定以下の反射光や雑音による影響が各緩衝増幅器B21の出力に現れない。従って、符号誤りを起こし難い。
【0102】
なお、上記各実施の形態では入力信号が負論理の場合を述べたが、入力信号が正論理の場合でも同様に構成できる。
また、上記各実施の形態では光通信への適用例を述べたが、本発明は電気や無線による信号の増幅回路にも適用できる。
また、上記各実施の形態ではMOSFETを使用した場合を述べたが、本発明は接合型FETや接合型トランジスタで実現しても良い。
【0103】
また、上記本発明に好適なる複数実施の形態を述べたが、本発明思想を逸脱しない範囲内で、各回路の構成、制御、及びこれらの組合せの様々な変更が行えることは言うまでも無い。
【0104】
【発明の効果】
以上述べた如く本発明によれば、製造プロセスのバラツキ、温度、電源電圧の変動、更には雑音等の存在にも係わらず、常に所望の特性で安定に動作する増幅回路を提供でき、光通信等の信頼性向上に寄与する所が大きい。
【図面の簡単な説明】
【図1】図1は本発明の原理を説明する図である。
【図2】図2は実施の形態による増幅回路を説明する図(1)である。
【図3】図3は実施の形態による増幅回路を説明する図(2)である。
【図4】図4は実施の形態による増幅回路を説明する図(3)である。
【図5】図5は実施の形態による増幅回路を説明する図(4)である。
【図6】図6は実施の形態による増幅回路を説明する図(5)である。
【図7】図7は実施の形態による増幅回路を説明する図(6)である。
【図8】図8は実施の形態による増幅回路を説明する図(7)である。
【図9】図9は実施の形態による増幅回路を説明する図(8)である。
【図10】図10は実施の形態による増幅回路を説明する図(9)である。
【図11】図11は実施の形態による増幅回路を説明する図(10)である。
【図12】図12は実施の形態による増幅回路を説明する図(11)である。
【図13】図13は実施の形態による増幅回路を説明する図(12)である。
【図14】図14は実施の形態による増幅回路を説明する図(13)である。
【図15】図15は実施の形態による増幅回路を説明する図(14)である。
【図16】図16は実施の形態による増幅回路を説明する図(15)である。
【図17】図17は実施の形態による増幅回路を説明する図(16)である。
【図18】図18は実施の形態による増幅回路を説明する図(17)である。
【図19】図19は実施の形態による増幅回路を説明する図(18)である。
【図20】図20は実施の形態による増幅回路を説明する図(19)である。
【図21】図21は実施の形態による増幅回路を説明する図(20)である。
【図22】図22は従来技術を説明する図である。
【符号の説明】
10 自動閾値設定回路
20 振幅制限増幅回路
30 オフセット補償回路
40 バイアス回路
50 クランプ回路[0001]
TECHNICAL FIELD OF THE INVENTION
The present invention relates to an amplifier circuit, and more particularly, to an automatic threshold value setting circuit that detects and holds a peak value and a bottom value of an input signal including a burst signal and generates an intermediate threshold value between the peak value and the bottom value. And an amplitude limiting amplifier circuit that amplifies the output in a linear region and keeps the output amplitude constant.
[0002]
In a wired (electric, optical) or wireless communication system, transmission / reception of a signal having a burst property is performed. On the receiving side of such a system, since the amplitude of the received signal changes instantaneously, gain compensation is performed instantaneously following this, and keeping the output amplitude constant is essential for stable clock extraction and code discrimination at the subsequent stage. is there.
[0003]
[Prior art]
FIG. 22 is a diagram illustrating a conventional technique.
FIG. 22A is a circuit diagram of a conventional amplifier circuit. In the figure,
[0004]
The ATC 10 receives the input signal V i Peak value V p And a peak detection circuit (PD) 11 for detecting the i Bottom value V b Detection circuit (BD) 12 for detecting the threshold voltage V th And a resistance voltage dividing
In the
[0005]
In the
[0006]
Next, when there is an input signal, for example, V i It drops to 0.5V. In this case, in the
[0007]
The resistor voltage dividing
Therefore, in the amplifier A21, the input signal V i Of the threshold signal V th Is changed, and gain compensation is performed instantaneously, so that the output signal V o Is kept constant.
[0008]
FIG. 22B shows an operation timing chart thereof.
In this type of amplifier circuit, when each component circuit operates as designed, the input signal V i The threshold signal V to half the amplitude of th Is automatically set, and the output of the amplifier A21 has an output signal V having a desired pulse width. o Is obtained.
[0009]
[Problems to be solved by the invention]
However, in reality, there are variations in the manufacturing process, fluctuations in temperature, power supply voltage, and the like, which can cause various input offsets in the amplifier A21 and the operational amplifiers A11 and A12.
For example, if an input offset occurs in the operational amplifiers A11, A12, etc., the peak detection value V p And / or bottom detection value V b Causes a detection error, and the threshold V th Greatly deviates from a desired intermediate value.
[0010]
In FIG. 22B, for example, the threshold V when there is no signal th Is V th ′, The offset voltage V is applied to the input of the amplifier A21. OFS Is formed. As a result, the output signal V of the amplifier A21 o Does not reach the desired DC level (for example, 0 V) even when there is no signal. Moreover, in this state, the input signal V i If noise or the like appears on the processing circuit, it has various adverse effects on the subsequent processing circuit, such as amplification and output.
[0011]
Also, the input signal V i Becomes low level, the threshold signal V th ′ Is the input signal V i Is not at the center of the amplitude of the output signal V o Pulse width becomes thicker. If the pulse width is large, it is difficult to accurately extract the clock timing in the processing circuit at the subsequent stage, and the eye pattern of the data signal is also deteriorated. In particular, in the case of a system in which the received data includes a small amplitude including the non-signal period, the effect of noise appears remarkably by increasing the gain, so that a code error easily occurs. The above is because the threshold V when there is no signal is th Is V th Similarly, the case where it is shifted to the side opposite to 'is considered.
[0012]
Also, if the peak detection value V p And bottom detection value V b Amplifier A21 itself has an input offset ± V OFS In some cases. Also in this case, the processing circuit in the subsequent stage is adversely affected in the same manner as described above.
Furthermore, since the influence of noise from the power supply and the ground generally appears regardless of the magnitude of the received data, especially when the received data has a small amplitude, it is superimposed on the influence of the noise of the preamplifier and the like, and is effective for this amplifier circuit. Come. In this case, if a noise countermeasure against system noise is not taken as in the related art. For example, if the ATC 10 is susceptible to the influence of the ground noise and the amplifier A21 has a circuit configuration susceptible to the fluctuation of the power supply or the power supply noise, the noise is reduced. The influence is exerted on the processing circuit in the subsequent stage.
[0013]
Furthermore, in this type of optical communication system, reflected light on the system or the like may be received in a section between burst signals that should be absent. In this case as well, due to the influence of reflected light and noise, some output signal V O Is output, which has various adverse effects on the subsequent processing circuit.
SUMMARY OF THE INVENTION An object of the present invention is to provide an amplifier circuit that always operates stably with desired characteristics irrespective of variations in the manufacturing process, fluctuations in temperature and power supply voltage, and the presence of noise and the like.
[0031]
[Means for Solving the Problems]
The above problem is solved by, for example, the configuration of FIG. 1 or FIG. That is, the amplifier circuit of the present invention (1) detects and holds the peak value and the bottom value of the input signal Vi including the burst signal and generates an intermediate threshold value Vth between them, and the threshold value Vth And the input signal Vi In the state where the reference DC level is held A comparison circuit for comparing a detected peak value Vp or a detected bottom value Vb of the automatic threshold
[0032]
By the way, generally, in this type of amplifier circuit, the detection peak value V p , Detection bottom value V b Is the input signal V when there is no signal i Level has been returned (or reset). Therefore, the threshold signal V th ≒ V i As a result, the amplitude limiting
[0033]
According to the present invention (1), for example, the comparison circuit CMP51 compares the detected bottom value Vb with a predetermined reference level VC. Therefore, when there is no input signal, the relationship of Vi ≒ Vb> VC is satisfied. The output of the amplitude limiting
[0034]
Preferably, the present invention ( 2 In the present invention, 1 ), For example, as shown in FIG. C Is a constant current source circuit composed of a replica transistor T51 having the same characteristics as the amplification transistor T21 of the amplitude limiting
[0035]
The present invention ( 2 ), The replica transistor T51 has the same characteristics (gain, threshold voltage V) as the amplification transistor T21. TH , Temperature characteristics, etc.), the reference level V corresponding to the characteristics of the amplifying transistor T21 regardless of variations in the manufacturing process, changes in temperature, power supply, etc. C Can be automatically generated.
Note that the input signal V i Is positive logic, the detected bottom value V b Instead of the detected peak value V p Is used.
[0036]
In the amplifier circuit according to the present invention (3), as shown in FIG. 16, for example, the detection peak value Vp or the detection bottom value Vb and the detection bottom value Vb or the detection peak value of the automatic threshold
[0037]
The present invention ( 3 ) Is the input signal V i Amplitude (V p -V b ) Is detected, and a separately independent reference level V C Need not be generated, the circuit configuration is simple, no adjustment is required, and the output signal V o Can be stably determined whether or not the clamp is necessary.
Preferably, the present invention ( 4 In the present invention, 3 18), for example, as shown in FIG. 18, the level shift amount is controlled by a constant current source circuit composed of a replica transistor T51 having the same characteristics as the amplification transistor 21 of the amplitude limiting
[0038]
Also preferably, the present invention ( 5 In the present invention, 1 ) ~ ( 3 ) Or ( 4 In FIG. 19, for example, as shown in FIG. p And the detected bottom value V b Is the input signal V at that time by the input of the reset signal RST. i Is initialized to the signal level of
Therefore, by immediately resetting the automatic threshold
[0039]
Also preferably, the present invention ( 6 In the present invention, 1 ) ~ ( 4 ) Or ( 5 In FIG. 20, for example, as shown in FIG. o ′, The output V o And an offset compensating
Therefore, the operation reliability of the amplifier circuit is remarkably improved by the clamp function and the offset compensation function.
[0041]
BEST MODE FOR CARRYING OUT THE INVENTION
Hereinafter, a plurality of embodiments suitable for the present invention will be described in detail with reference to the accompanying drawings. Note that the same reference numerals indicate the same or corresponding parts throughout the drawings.
FIG. 2 is a diagram (1) illustrating the amplifier circuit according to the embodiment, and shows a case where feedback for offset compensation is applied to the signal input side of the amplifier A21 (that is, the amplitude limiting amplifier circuit 20).
[0042]
In the figure,
[0043]
It should be noted that the
FIG. 2 basically shows a circuit configuration without a forced reset function. If a forced reset function is provided, for example, a switch circuit (not shown) that is turned on / off by an external reset signal RST is provided instead of the resistors R11 and R12 shown in the figure. Further, a source follower circuit (not shown) having a high input impedance may be interposed between the capacitors C11 and C12 and the voltage dividing resistors R13 and R14. In this case, the capacitances C11 and C12 are respectively set to the respective peak detection values V by the switch circuit OFF while the reset signal RST = 0 when the burst signal is received. p , Bottom detection value V b Is held stably, but when the reset signal RST = 1 when the burst signal is not received (no signal), the switch circuit ON turns on the non-input signal V at that time. i Is quickly reset to the value of
[0044]
The offset
[0045]
Hereinafter, the offset compensation operation of the amplifier circuit will be described.
When a sufficient time elapses (or a reset signal RST = 1 is input at an appropriate timing) when there is no input signal, if there is no offset at the input of the amplifier A21, V i '= V th And the output signal V o Is 0V. The output signal V at this time o DC level of V o Then, the reference voltage V ref Is V ref = V o Is chosen. Further, the output V of the
[0046]
Also, V is applied to the input of the amplifier A21. i ´ <V th Is present at the output of the amplifier A21 despite the absence of an input signal. o > V ref And the output V of the
[0047]
Also, V is applied to the input of the amplifier A21. i ´> V th Is present at the output of the amplifier A21 despite the absence of an input signal. o <V ref And the output V of the
[0048]
Thus, in any of the above cases, the output signal V when there is no input signal is output. o DC level is the desired V ref It becomes.
Next, the input signal V i Is input, the threshold signal V generated by the
[0049]
Note that such offset compensation only needs to reach a stable state when the system starts up, and there is no other feedback circuit. Can be sufficiently avoided.
FIG. 3 is a diagram (2) for explaining the amplifier circuit according to the embodiment. The amplifier A21 shown in FIG. o , / V o (However, the symbol / indicates inversion) is shown.
[0050]
When there is no offset at the input of the amplifier A21 when there is no signal at the input, V i '= V th And the output of the amplifier A21 is V o = / V o It becomes. In this case, the feedback signal V f = V i 'And no negative feedback is applied to the amplifier A21.
Also, V is applied to the input of the amplifier A21. i ´ <V th Is present at the output of amplifier A21, o > / V o And the feedback signal V of the offset
[0051]
Also, V is applied to the input of the amplifier A21. i ´> V th Is present at the output of amplifier A21, o </ V o And the feedback signal V of the offset
In this example, the
[0052]
FIG. 4 is a diagram (3) illustrating the amplifier circuit according to the embodiment, and shows a case where feedback of offset compensation is applied to the threshold input side of the amplifier A21.
When there is no offset at the input of the amplifier A21 when there is no signal at the input, V i = V th And the output of the amplifier A21 is V o = V ref It becomes. In this case, the feedback signal V f = V i And no negative feedback is applied to the amplifier A21.
[0053]
Also, V is applied to the input of the amplifier A21. i <V th Is present at the output of amplifier A21, o > V ref And the feedback signal V of the offset
Also, V is applied to the input of the amplifier A21. i > V th Is present at the output of amplifier A21, o <V ref And the feedback signal V of the offset
[0054]
In this example, the feedback signal V of the offset
FIG. 5 is a diagram (4) for explaining the amplifier circuit according to the embodiment. The amplifier A21 shown in FIG. o , / V o Is output.
[0055]
When there is no offset at the input of the amplifier A21 when there is no signal at the input, V i = V th And the output of the amplifier A21 is V o = / V o It becomes. In this case, the feedback signal V f = V i And no negative feedback is applied to the amplifier A21.
Also, V is applied to the input of the amplifier A21. i <V th Is present at the output of amplifier A21, o > / V o And the feedback signal V of the offset
[0056]
Also, V is applied to the input of the amplifier A21. i > V th Is present at the output of amplifier A21, o </ V o And the feedback signal V of the offset
In this example, the circuit can be configured without adjustment, and the input offset detection sensitivity is high.
[0057]
FIG. 6 is a diagram (5) illustrating the amplifier circuit according to the embodiment. The comparator CMP31 of the offset compensating circuit outputs the balanced output signal V. e , / V e Is output.
When there is no offset at the input of the amplifier A21 when there is no signal at the input, V i '= V th And the output of the amplifier A21 is V o = V ref It becomes. In this case, the feedback signal V f = / V f = V i 'And no negative feedback is applied to the amplifier A21.
[0058]
Also, V is applied to the input of the amplifier A21. i ´ <V th Is present at the output of amplifier A21, o > V ref And the feedback signal V of the offset
[0059]
Also, V is applied to the input of the amplifier A21. i ´> V th Is present at the output of amplifier A21, o <V ref And the feedback signal V of the offset
[0060]
In this example, the input signal V i 'And the threshold signal V th Are negatively fed back to each other, so that each feedback signal V f , / V f And the response of the feedback control is fast.
FIG. 7 is a diagram (6) for explaining the amplifier circuit according to the embodiment. The amplifier A21 shown in FIG. o , / V o Is output.
[0061]
When there is no offset at the input of the amplifier A21 when there is no signal at the input, V i '= V th And the output of the amplifier A21 is V o = / V o It becomes. In this case, the feedback signal V f = / V f = V i 'And no negative feedback is applied to the amplifier A21.
Also, V is applied to the input of the amplifier A21. i ´ <V th Is present at the output of amplifier A21, o > / V o And the feedback signal V of the offset
[0062]
Also, V is applied to the input of the amplifier A21. i ´> V th Is present at the output of amplifier A21, o </ V o And the feedback signal V of the offset
[0063]
In this example, the
FIG. 8 is a diagram (7) illustrating the amplifier circuit according to the embodiment. f , / I f Is fed back to the output stage of the amplitude limiting amplifier circuit 20 (amplifier A21).
[0064]
In the amplifier A21, the NMOSFETs T21 and T22 form a differential pair, a constant current source CCS is provided on a common source side, and load resistors R21 and R22 (where R21 = R22) are provided on each drain side. Connected. With such a configuration, the input signal V is applied to the gate of the NMOSFET T21. i And a threshold signal V is applied to the gate of the NMOSFET T22. th Add.
[0065]
The output stage of the buffer amplifier B33 in this example is a variable constant current source (not shown) such as a PMOSFET, and the input feedback signal V f , / V f Each constant current I according to f , / I f Into the drains of the NMOSFETs T21 and T22.
When there is no offset at the input of the amplifier A21 when there is no signal at the input, V i = V th And the output of the amplifier A21 is V o = / V o = V ref It becomes. In this case, the feedback signal V f = / V f And therefore the feedback current I f = / I f It becomes. Therefore, no negative feedback is applied to the output stage of the amplifier A21.
[0066]
Also, V is applied to the input of the amplifier A21. i <V th Is present at the output of amplifier A21, o > / V o And V is applied to the input of the offset compensation circuit 30. o > V ref It becomes. As a result, the feedback signal V f Rises and the feedback signal / V f Descends. This also allows the feedback current I f Decreases and the feedback current / I f Increases. As a result, the output signal V o Operating point voltage is lowered, and the output signal / V o Operating point voltage is boosted. Thus, finally V o = / V o = V ref Settles at the operating point voltage.
[0067]
Also, V is applied to the input of the amplifier A21. i > V th Is present at the output of amplifier A21, o </ V o And V is applied to the input of the offset
[0068]
In this example, the feedback current I f , / I f , Each dynamic range can be made large, so that highly accurate negative feedback control in which the influence of noise or the like is sufficiently suppressed can be performed.
The output stage of the buffer amplifier B33 is a variable constant current source such as an NMOSFET, and the input feedback signal V f , / V f Each constant current I according to f , / I f From the resistors R21 and R22.
[0069]
Further, the feedback current I f , / I f Instead of the negative feedback control by the feedback voltage V f , / V f May be applied to the output stage of the amplifier A21.
FIG. 9 is a diagram (8) for explaining the amplifier circuit according to the embodiment. The amplifier A21 shown in FIG. o , / V o Is output.
[0070]
When there is no offset at the input of the amplifier A21 when there is no signal at the input, V i = V th And the output of the amplifier A21 is V o = / V o It becomes. In this case, the feedback current I f = / I f And no negative feedback is applied to the amplifier A21.
Also, V is applied to the input of the amplifier A21. i <V th Is present at the output of amplifier A21, o > / V o And the feedback current I of the offset
[0071]
Also, V is applied to the input of the amplifier A21. i > V th Is present at the output of amplifier A21, o </ V o And the feedback current I of the offset
[0072]
In this example, the
FIG. 10 is a diagram (9) illustrating the amplifier circuit according to the embodiment, and shows a case where the presence / absence of the offset compensation control can be externally controlled.
[0073]
In the offset
[0074]
On the other hand, when the burst signal is received, the switch circuit SW31 is turned off by the reset signal RST = 0, and the feedback loop is cut. Therefore, the offset compensation signal V in this section f Is not updated. That is, the output signal V 0 Is not affected by the input of the data signal which affects the average level of the data signal. In this section, the offset compensation signal V generated in advance is used. f Is maintained, the amplifier A21 operates stably without offset.
[0075]
FIG. 11 is a diagram (10) illustrating the amplifier circuit according to the embodiment, and shows a configuration of the amplifier circuit that is hardly affected by ground noise, power supply fluctuation, and power supply noise.
In the
[0076]
When the offset compensating
In such a circuit configuration, each circuit is originally hardly affected by power supply fluctuation and power supply noise. On the other hand, if negative noise is present on the common ground GND when there is no signal, the input signal V i (V i ') And the threshold signal V th Are directly affected by ground noise. The amplifier A21 forming a differential pair has an input V i ', V th Is not amplified, the output signal V 0 Is 0 V, but the input V i ', V th When the drain currents of the PMOSFETs T21 and T22 slightly increase due to the decrease in the output signal V, 0 Level rises slightly. However, the ground level of the load resistor R21 also slightly decreases due to the negative noise. 0 Is suppressed. That is, the influence of the ground noise is canceled in phase. The same applies to the case where a positive noise is placed on the common ground GND. Therefore, it is possible to provide an amplifier circuit that is hardly affected by the ground noise, the power supply fluctuation, and the power supply noise.
[0077]
FIG. 12 is a diagram (11) illustrating the amplifier circuit according to the embodiment, and shows the configuration of another amplifier circuit that is hardly affected by ground noise, power supply fluctuation, and power supply noise.
In the
[0078]
When the offset compensating
In such a circuit configuration, each circuit is originally hardly affected by the ground noise. On the other hand, the effects of common power supply fluctuation and power supply noise are canceled out in phase in the same manner as described above. Therefore, it is possible to provide an amplifier circuit that is hardly affected by the ground noise, the power supply fluctuation, and the power supply noise.
[0079]
FIG. 13 is a diagram (12) illustrating the amplifier circuit according to the embodiment, and shows a case where the amplifier circuit according to the embodiment is connected to a transimpedance preamplifier forming a photoelectric conversion circuit.
An optical signal is input to the photodiode PD, and the photocurrent I in Flows, the output signal △ V of the preamplifier PA out = I in × R F It becomes. However, the photocurrent I in Does not necessarily flow (when there is no signal), the output DC level of the preamplifier PA does not always match the dynamic range of the input of the amplifier circuit (ATC10, amplifier A21, etc.). Therefore, in the present embodiment, the output of the preamplifier PA and the input of the amplifier circuit are connected by a coupling capacitor C. C , And a
[0080]
Further, in the
[0081]
In such a circuit configuration, the bias voltage V B , Threshold signal V th And output signal V o And the feedback signal V f Is originally less susceptible to power supply fluctuations and power supply noise. On the other hand, the influence of the ground noise is canceled out in phase.
Note that the input signal V i Is a burst signal, the DC level of the input signal may fluctuate. However, if this fluctuation is within several percent of the signal amplitude of the minimum received power of the circuit, the effect on the output waveform is small. Therefore, the coupling capacitor C is required to satisfy this condition. C Select the capacitance value of
[0082]
As described above, according to the present embodiment, the optimum operation can be performed with respect to the input dynamic range of the amplifier A21 and the
FIG. 14 is a diagram (13) illustrating the amplifier circuit according to the embodiment, and shows a case where the circuit of FIG. 13 is configured on the basis of a power supply.
[0083]
In the
[0084]
In such a circuit configuration, the bias voltage V B , Threshold signal V th And output signal V o And the feedback signal V f Is inherently less susceptible to ground noise. On the other hand, the effects of power supply fluctuation and power supply noise are canceled out in phase.
FIG. 15 is a diagram (14) for explaining the amplifier circuit according to the embodiment. o Is shown.
[0085]
FIG. 15A shows an operation timing chart of the amplifier circuit.
In the
[0086]
The predetermined constant voltage V C Is the bottom detection value V in consideration of the noise signal and the like. b Is set slightly lower than the minimum value of. As a result, when there is no input signal, V b > V C And the output of the
[0087]
Next, the reception period of the burst signal is started, and the input signal V i Is input, the bottom detection value V b Is the signal V i Is rapidly discharged to the bottom value of and maintained at that value. As a result, in the burst signal reception section, V b <V C And the output of the
[0088]
FIG. 16 is a diagram (15) illustrating the amplifier circuit according to the embodiment, and shows another example of the
In the
[0089]
Peak detection value V p Is discharged by the resistor R11 in the non-reception period of the burst signal as shown in FIG. i ≒ V p Has returned to the state. However, the input signal V when there is no input signal i Is superimposed with an optical signal or a noise signal due to reflected light or the like having a predetermined level or less. p Is the input signal V i Higher than the DC level. On the other hand, the bottom detection value V b Is the same as the input signal V i Is lower than that of the DC level by a component such as noise.
[0090]
The level-shifted signal V C In this state, V C > V p It is set so that it may become the relationship of. As a result, when there is no input signal, V C > V p , The output of the
[0091]
Next, the reception period of the burst signal is started, and the input signal V i Is input, the peak detection value V p Does not change much, but the bottom detection value V b Is the signal V i Is rapidly discharged to the bottom value of and maintained at that value. As a result, in the burst signal reception section, V C <V p And the output of the
[0092]
FIG. 17 is a diagram (16) illustrating the amplifier circuit according to the embodiment, and shows another example of the
In the
[0093]
In such a configuration, the gain of the NMOSFET T21 and the threshold voltage V TH And the like, the gain and threshold voltage V of the NMOSFET T51 are the same due to the same characteristics. TH Etc. change similarly. Therefore, the reference voltage V according to the characteristics of the NMOSFET T21 C Can be automatically generated, and the burden of adjustment is greatly reduced. This holds true for temperature fluctuations in characteristics.
[0094]
The clamp control of this circuit can be considered in the same manner as in the case of FIG. FIG. 18 is a diagram (17) illustrating the amplifier circuit according to the embodiment, and shows a modification of the
In the
[0095]
As a result, when there is no input signal, V C > V p , The output of the comparator CMP51 becomes HIGH. This turns on the NMOSFET T55 and clamps the output signal Vo 'of the amplifier A21 to the GND level or the like.
Next, the input signal V i Is input, the bottom detection value V b Is the signal V i Is rapidly discharged to the bottom value of and maintained at that value. As a result, in the burst signal reception section, V C <V p And the output of the
[0096]
FIG. 19 is a diagram (18) illustrating the amplifier circuit according to the embodiment, and shows a modification of the automatic threshold
FIG. 19A shows an operation timing chart of the amplifier circuit.
In the automatic
[0097]
FIG. 20 is a diagram (19) illustrating the amplifier circuit according to the embodiment, and shows a case where an offset compensation circuit is connected to the configuration of FIG.
In this case, it is preferable that the amplifier A21 and the
[0098]
It is apparent that the
FIG. 21 is a diagram (20) illustrating the amplifier circuit according to the embodiment, and illustrates a case where the amplifier circuits according to the above embodiments are connected in cascade in a plurality of stages.
[0099]
The amplifying circuit according to each of the above embodiments is replaced with a
[0100]
In addition, it is possible to tolerate variations in the threshold voltage and DC gain due to variations in the manufacturing process and the like.
Further, by configuring each of the amplifiers A21 and each of the
[0101]
Further, since each offset compensating
[0102]
In each of the above embodiments, the case where the input signal is negative logic has been described, but the same configuration can be applied even when the input signal is positive logic.
In the above embodiments, examples of application to optical communication have been described, but the present invention can also be applied to an electric or wireless signal amplification circuit.
In each of the above embodiments, the case where the MOSFET is used has been described. However, the present invention may be realized by a junction FET or a junction transistor.
[0103]
Although the preferred embodiments of the present invention have been described, it goes without saying that various changes in the configuration, control, and combination of these circuits can be made without departing from the spirit of the present invention. .
[0104]
【The invention's effect】
As described above, according to the present invention, it is possible to provide an amplifier circuit that always operates stably with desired characteristics irrespective of manufacturing process variations, temperature and power supply voltage fluctuations, and the presence of noise. It greatly contributes to the improvement of reliability.
[Brief description of the drawings]
FIG. 1 is a diagram illustrating the principle of the present invention.
FIG. 2 is a diagram (1) illustrating an amplifier circuit according to an embodiment;
FIG. 3 is a diagram (2) illustrating the amplifier circuit according to the embodiment;
FIG. 4 is a diagram (3) illustrating the amplifier circuit according to the embodiment.
FIG. 5 is a diagram (4) illustrating the amplifier circuit according to the embodiment;
FIG. 6 is a diagram (5) illustrating the amplifier circuit according to the embodiment;
FIG. 7 is a diagram (6) illustrating the amplifier circuit according to the embodiment;
FIG. 8 is a diagram (7) illustrating the amplifier circuit according to the embodiment;
FIG. 9 is a diagram (8) illustrating the amplifier circuit according to the embodiment.
FIG. 10 is a diagram (9) illustrating the amplifier circuit according to the embodiment;
FIG. 11 is a diagram (10) for explaining the amplifier circuit according to the embodiment;
FIG. 12 is a diagram (11) illustrating the amplifier circuit according to the embodiment;
FIG. 13 is a diagram (12) illustrating the amplifier circuit according to the embodiment.
FIG. 14 is a diagram (13) illustrating the amplifier circuit according to the embodiment.
FIG. 15 is a diagram (14) illustrating the amplifier circuit according to the embodiment.
FIG. 16 is a diagram (15) illustrating the amplifier circuit according to the embodiment;
FIG. 17 is a diagram (16) illustrating the amplifier circuit according to the embodiment.
FIG. 18 is a diagram (17) illustrating the amplifier circuit according to the embodiment.
FIG. 19 is a diagram (18) illustrating the amplifier circuit according to the embodiment.
FIG. 20 is a diagram (19) explaining the amplifier circuit according to the embodiment;
FIG. 21 is a diagram (20) illustrating the amplifier circuit according to the embodiment;
FIG. 22 is a diagram for explaining a conventional technique.
[Explanation of symbols]
10 Automatic threshold setting circuit
20 Amplitude limiting amplifier circuit
30 Offset compensation circuit
40 bias circuit
50 Clamp circuit
Claims (6)
自動閾値設定回路の検出ピーク値又は検出ボトム値と所定の基準レベルとを比較する比較回路と、
前記検出ピーク値又は検出ボトム値が所定の基準レベルを超えていないときの前記振幅制限増幅回路の出力信号を所定の信号レベルでマスクするクランプ回路とを備えることを特徴とする増幅回路。An automatic threshold setting circuit that detects and holds a peak value and a bottom value of an input signal including a burst signal and generates an intermediate threshold value between them, and a state where a DC level that is a reference of the input signal is held around the threshold value Amplifying circuit in the linear region of, and an amplitude limiting amplifier circuit that keeps the output amplitude constant,
A comparison circuit that compares the detected peak value or detected bottom value of the automatic threshold setting circuit with a predetermined reference level,
An amplifier circuit, comprising: a clamp circuit that masks an output signal of the amplitude limiting amplifier circuit at a predetermined signal level when the detected peak value or the detected bottom value does not exceed a predetermined reference level.
自動閾値設定回路の検出ピーク値又は検出ボトム値と、検出ボトム値又は検出ピーク値をレベルシフトした値とを比較する比較回路と、
前記検出ピーク値又は検出ボトム値が前記検出ボトム値又は検出ピーク値をレベルシフトした値を超えていないときの前記振幅制限増幅回路の出力信号を所定の信号レベルでマスクするクランプ回路とを備えることを特徴とする増幅回路。An automatic threshold setting circuit that detects and holds a peak value and a bottom value of an input signal including a burst signal and generates an intermediate threshold value between them, and a state where a DC level that is a reference of the input signal is held around the threshold value Amplifying circuit in the linear region of, and an amplitude limiting amplifier circuit that keeps the output amplitude constant,
A comparison circuit that compares a detected peak value or a detected bottom value of the automatic threshold value setting circuit with a value obtained by level-shifting the detected bottom value or the detected peak value;
A clamp circuit that masks an output signal of the amplitude limiting amplifier circuit at a predetermined signal level when the detected peak value or detected bottom value does not exceed a value obtained by level-shifting the detected bottom value or detected peak value. An amplifier circuit characterized by the above-mentioned.
ように振幅制限増幅回路に帰還を掛けるオフセット補償回路を備えることを特徴とする請求項1乃至5のいずれか1つに記載の増幅回路。6. The apparatus according to claim 1, further comprising: an offset compensating circuit for applying a feedback to the amplitude limiting amplifier circuit based on an output of the amplitude limiting amplifier circuit so that a signal level of the output becomes predetermined. Amplifier circuit.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP22081996A JP3551642B2 (en) | 1996-08-22 | 1996-08-22 | Amplifier circuit |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP22081996A JP3551642B2 (en) | 1996-08-22 | 1996-08-22 | Amplifier circuit |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH1065473A JPH1065473A (en) | 1998-03-06 |
JP3551642B2 true JP3551642B2 (en) | 2004-08-11 |
Family
ID=16757059
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP22081996A Expired - Fee Related JP3551642B2 (en) | 1996-08-22 | 1996-08-22 | Amplifier circuit |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3551642B2 (en) |
Families Citing this family (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4518443B2 (en) * | 1998-09-21 | 2010-08-04 | 富士通セミコンダクター株式会社 | Optical communication device |
JP4590708B2 (en) * | 2000-09-26 | 2010-12-01 | 富士通株式会社 | Optical receiver circuit |
KR100400224B1 (en) * | 2001-06-27 | 2003-10-01 | 삼성전자주식회사 | Burst mode receiving apparatus having function for compensating offset and data recovery method thereof |
JP4569701B2 (en) * | 2002-11-08 | 2010-10-27 | 株式会社デンソー | Gas concentration detector |
JP2004205488A (en) * | 2002-11-08 | 2004-07-22 | Denso Corp | Device for detecting concentration of gas |
JP5433615B2 (en) * | 2011-03-24 | 2014-03-05 | 彰 福島 | Push-pull amplifier for sound |
JP5803591B2 (en) * | 2011-11-14 | 2015-11-04 | 凸版印刷株式会社 | Operational amplifier compensation circuit |
JP6401588B2 (en) * | 2014-11-28 | 2018-10-10 | 株式会社アドバンテスト | Current measuring device, base sequence analyzing device, measuring chip |
CN111327282B (en) * | 2018-12-17 | 2024-02-20 | 深圳市中兴微电子技术有限公司 | Control circuit, transimpedance amplifying circuit and control method |
CN113517866B (en) * | 2021-07-07 | 2024-02-13 | 广州市迪士普音响科技有限公司 | Operational amplifier and feedback type amplitude limiting circuit thereof |
-
1996
- 1996-08-22 JP JP22081996A patent/JP3551642B2/en not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JPH1065473A (en) | 1998-03-06 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7282994B2 (en) | Active load with adjustable common-mode level | |
TW200822534A (en) | Peak detector and fixed gain amplifier circuit for automatic gain control and variable gain amplifier circuit and method thereof | |
US9178474B2 (en) | Feedback amplifier | |
JP3551642B2 (en) | Amplifier circuit | |
JP2022059802A (en) | Transimpedance amplifier circuit | |
US20060164127A1 (en) | High speed peak amplitude comparator | |
US10901009B2 (en) | Power detector for radiofrequency power amplifier circuits | |
JP2003168933A (en) | Photoreceiving circuit | |
US7221229B2 (en) | Receiver circuit having an optical reception device | |
JP2001177355A (en) | Offset control circuit and optical receiver using the same, and optical communication system | |
US7466196B2 (en) | Detector for automatic gain control | |
JP2009239330A (en) | Amplitude limit amplifier circuit | |
US6445246B1 (en) | Signal compensator circuit and demodulator circuit | |
JP2007159020A (en) | Current/voltage-converting circuit | |
CN110036578B (en) | Respective DC and AC current splitting in an optical receiver | |
KR100802518B1 (en) | Transimpedance pre-amplifier with function of gain control | |
US7046092B2 (en) | Amplifier circuit having signal detection function | |
JPH0282804A (en) | Preamplifier for optical reception | |
US20230305246A1 (en) | Opto-electronic assemblies | |
US20040240892A1 (en) | Method and apparatus for detecting interruption of an input signal | |
JP2009032376A (en) | Front monitor circuit | |
WO2020225892A1 (en) | Transimpedance amplifier | |
JP2001127566A (en) | Peak detection circuit and amplitude detection circuit using the same | |
JP2021175047A (en) | Amplifier circuit | |
JPH1127216A (en) | Input existence detection circuit |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040209 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20040406 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20040419 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080514 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090514 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090514 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100514 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100514 Year of fee payment: 6 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313115 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100514 Year of fee payment: 6 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100514 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110514 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130514 Year of fee payment: 9 |
|
LAPS | Cancellation because of no payment of annual fees |