JP6399969B2 - Printed board - Google Patents
Printed board Download PDFInfo
- Publication number
- JP6399969B2 JP6399969B2 JP2015104214A JP2015104214A JP6399969B2 JP 6399969 B2 JP6399969 B2 JP 6399969B2 JP 2015104214 A JP2015104214 A JP 2015104214A JP 2015104214 A JP2015104214 A JP 2015104214A JP 6399969 B2 JP6399969 B2 JP 6399969B2
- Authority
- JP
- Japan
- Prior art keywords
- ground wiring
- printed circuit
- frame ground
- circuit board
- region
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 230000008878 coupling Effects 0.000 claims description 20
- 238000010168 coupling process Methods 0.000 claims description 20
- 238000005859 coupling reaction Methods 0.000 claims description 20
- 239000012212 insulator Substances 0.000 claims description 4
- 239000000758 substrate Substances 0.000 claims description 3
- 239000003990 capacitor Substances 0.000 claims description 2
- 239000004020 conductor Substances 0.000 description 16
- 230000001902 propagating effect Effects 0.000 description 9
- 230000007257 malfunction Effects 0.000 description 8
- 230000004907 flux Effects 0.000 description 4
- 230000000052 comparative effect Effects 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 230000005611 electricity Effects 0.000 description 2
- 230000003068 static effect Effects 0.000 description 2
- 230000003247 decreasing effect Effects 0.000 description 1
- 230000001939 inductive effect Effects 0.000 description 1
- 230000000644 propagated effect Effects 0.000 description 1
Landscapes
- Structure Of Printed Boards (AREA)
- Production Of Multi-Layered Print Wiring Board (AREA)
Description
本発明は、電子機器に搭載されるプリント基板に関し、特にプリント基板に伝搬する外来電磁ノイズを低減するための構造に関する。 The present invention relates to a printed circuit board mounted on an electronic device, and more particularly to a structure for reducing external electromagnetic noise propagating to the printed circuit board.
近年の電子機器の小型化、高密度実装化に伴い、電子機器に搭載されるプリント基板上の配線及びＩＣ部品等の回路部品の間隔が狭くなっている。このため、コネクタ、スイッチ等の外部インターフェースが実装されたプリント基板では、外部インターフェースから侵入した静電気等の外来電磁ノイズがプリント基板へ伝搬し易くなっている。電磁ノイズは、プリント基板上の回路部品の誤動作を誘発するため、電磁ノイズの伝搬を抑制するプリント基板の構造が求められる。 With recent miniaturization and high-density mounting of electronic devices, the distance between circuit components such as wiring on a printed circuit board and IC components mounted on the electronic device has become narrower. For this reason, in a printed circuit board on which an external interface such as a connector or a switch is mounted, external electromagnetic noise such as static electricity entering from the external interface is easily propagated to the printed circuit board. Since electromagnetic noise induces malfunction of circuit components on the printed circuit board, a printed circuit board structure that suppresses propagation of electromagnetic noise is required.
プリント基板への電磁ノイズの伝搬を抑制する先行技術として、例えば特許文献１には、外部インターフェースを搭載する領域に設けられたフレームグラウンド配線と、回路部品を搭載する領域に設けられた信号グラウンド配線とを分離するスリットを設け、このスリット部に沿って延在する導電体を配置することが記載されている。 As a prior art for suppressing the propagation of electromagnetic noise to a printed circuit board, for example, Patent Document 1 discloses a frame ground wiring provided in a region where an external interface is mounted and a signal ground wiring provided in a region where a circuit component is mounted. And a conductor extending along the slit portion is disposed.
また、特許文献２には、絶縁層を介して配置された一対のフラット導体を備えたフラット回路体において、一対のフラット導体は共にフラット回路体の面に沿ってウェーブ状に蛇行しており、且つ、互いが交差する２点間に、一方のフラット導体と他方のフラット導体で囲まれる領域を形成することが記載されている。 Further, in Patent Document 2, in a flat circuit body including a pair of flat conductors arranged via an insulating layer, both the pair of flat conductors meander in a wave shape along the surface of the flat circuit body, In addition, it is described that a region surrounded by one flat conductor and the other flat conductor is formed between two points intersecting each other.
特許文献１に提示されたプリント基板では、フレームグラウンド配線に搭載された外部インターフェースに、数ｋＨｚ以上の高周波成分を含む外来電磁ノイズ、例えば静電気ノイズが印加された場合、電磁ノイズの大部分はフレームグラウンド配線を伝搬し、アースや機器の筐体等の安定した電位に伝搬する。しかしながら、電磁ノイズの一部は、信号配線やＩＣ部品等の回路部品が実装された領域に空間結合し、プリント基板上の回路部品の誤動作を誘発するという問題点があった。 In the printed circuit board presented in Patent Document 1, when external electromagnetic noise including a high frequency component of several kHz or more, for example, electrostatic noise, is applied to an external interface mounted on a frame ground wiring, most of the electromagnetic noise is a frame. It propagates through the ground wiring and propagates to a stable potential such as the ground or the equipment casing. However, a part of the electromagnetic noise is spatially coupled to an area where circuit parts such as signal wiring and IC parts are mounted, and there is a problem in that malfunction of the circuit parts on the printed circuit board is induced.
また、特許文献２に提示されたフラット回路体では、二つのフラット導体に逆方向の電流が流れた場合、隣接する二つの領域でそれぞれのフラット導体の面と交差する方向において逆向きの磁束が発生し、それらが互いに打ち消し合うため、外部に磁束を形成しない。しかしながら、二つのフラット導体に同方向に電流が流れた場合には、外部に磁束が形成され、磁束の一部は信号配線やＩＣ部品等の回路部品が実装された領域に空間結合し、プリント基板上の回路部品の誤動作を誘発するという問題点があった。 Further, in the flat circuit body presented in Patent Document 2, when currents in the opposite directions flow through the two flat conductors, the opposite magnetic fluxes in the directions intersecting the planes of the respective flat conductors in the two adjacent regions. Generated and they cancel each other, so no magnetic flux is formed outside. However, when current flows in the same direction through two flat conductors, magnetic flux is formed outside, and part of the magnetic flux is spatially coupled to the area where circuit components such as signal wiring and IC components are mounted, and printed There was a problem of inducing malfunction of circuit components on the board.
本発明は、上記のような課題を解決するためになされたものであり、プリント基板に伝搬する外来電磁ノイズを低減し、プリント基板上の回路部品の誤動作を抑制することを目的とする。 The present invention has been made to solve the above-described problems, and it is an object of the present invention to reduce external electromagnetic noise propagating to a printed circuit board and suppress malfunction of circuit components on the printed circuit board.
本発明に係るプリント基板は、外部インターフェースが搭載される第一領域と、信号配線によって外部インターフェースと接続された回路部品が搭載される第二領域を有するプリント基板であって、第一領域には、絶縁体を介して配置された第一のフレームグラウンド配線と第二のフレームグラウンド配線が、基板面と直交する方向から見て互いに対称に蛇行し所定間隔で重なるように設けられ、第一のフレームグラウンド配線は、一方の端部が外部インターフェースと直接接続されると共に他方の端部がアースと直接接続され、第二のフレームグラウンド配線は、少なくとも１個の容量結合を含み、一方の端部が外部インターフェースと接続されると共に他方の端部がアースと接続されるものである。 A printed circuit board according to the present invention is a printed circuit board having a first region in which an external interface is mounted and a second region in which circuit components connected to the external interface by signal wiring are mounted. The first frame ground wiring and the second frame ground wiring arranged via the insulator are provided so as to meander symmetrically with each other when viewed from the direction orthogonal to the substrate surface and overlap each other at a predetermined interval. The frame ground wiring has one end directly connected to the external interface and the other end directly connected to the ground, and the second frame ground wiring includes at least one capacitive coupling, Is connected to the external interface and the other end is connected to the ground.
本発明に係るプリント基板によれば、第一領域の外部インターフェースに外来電磁ノイズが印加されると、第一のフレームグラウンド配線を伝搬する電磁ノイズと第二のフレームグラウンド配線を伝搬する電磁ノイズに位相差が生じ、さらに第一のフレームグラウンド配線と第二のフレームグラウンド配線が互いに重なり合うように蛇行していることにより、第一のフレームグラウンド配線を伝搬する電磁ノイズと第二のフレームグラウンド配線を伝搬する電磁ノイズにおいて生じた位相差分が打ち消されるため、第二領域への電磁ノイズの空間結合が低減され、回路部品の誤動作を抑制することが可能である。 According to the printed circuit board according to the present invention, when external electromagnetic noise is applied to the external interface of the first region, the electromagnetic noise propagating through the first frame ground wiring and the electromagnetic noise propagating through the second frame ground wiring are reduced. A phase difference occurs, and furthermore, the first frame ground wiring and the second frame ground wiring meander so as to overlap each other, so that the electromagnetic noise propagating through the first frame ground wiring and the second frame ground wiring are reduced. Since the phase difference generated in the propagating electromagnetic noise is canceled out, the spatial coupling of the electromagnetic noise to the second region is reduced, and malfunction of the circuit component can be suppressed.
実施の形態１．
以下に、本発明の実施の形態１に係るプリント基板について、図面に基づいて説明する。図１及び図２は、本実施の形態１に係るプリント基板の構成を概略的に示す斜視図及び上面図である。なお、各図において、同一または相当部分には、同一符号を付している。
Embodiment 1 FIG.
Below, the printed circuit board concerning Embodiment 1 of this invention is demonstrated based on drawing. 1 and 2 are a perspective view and a top view schematically showing the configuration of the printed circuit board according to the first embodiment. In the drawings, the same or corresponding parts are denoted by the same reference numerals.
本実施の形態１に係るプリント基板１は、図１に示すように、第一の導体層７と第二の導体層８を積層した多層プリント基板である。なお、本実施の形態１では、積層は二層であるが、これ以上であっても良い。第一の導体層７と第二の導体層８の間には、誘電体層等を有しているが、図１では省略している。 A printed circuit board 1 according to the first embodiment is a multilayer printed circuit board in which a first conductor layer 7 and a second conductor layer 8 are laminated as shown in FIG. In the first embodiment, the number of layers is two, but it may be more. A dielectric layer or the like is provided between the first conductor layer 7 and the second conductor layer 8, but is omitted in FIG.
プリント基板１は、図２に示すように、第一領域１０、スリット部１１、及び第二領域１２を含んで構成される。第一領域１０には、例えばコネクタ、スイッチ等の外部インターフェース２が搭載され、第一のフレームグラウンド配線３と第二のフレームグラウンド配線４が絶縁体（図示省略）を介して設けられている。 As illustrated in FIG. 2, the printed circuit board 1 includes a first region 10, a slit portion 11, and a second region 12. In the first area 10, for example, an external interface 2 such as a connector or a switch is mounted, and a first frame ground wiring 3 and a second frame ground wiring 4 are provided via an insulator (not shown).
第一のフレームグラウンド配線３と第二のフレームグラウンド配線４は、プリント基板１の基板面と直交する方向から見て互いに対称に蛇行しており、所定間隔で重なるように設けられている。本実施の形態１では、図２に示すように、第一のフレームグラウンド配線３と第二のフレームグラウンド配線４が重なる所定間隔は一定である。 The first frame ground wiring 3 and the second frame ground wiring 4 meander symmetrically when viewed from the direction orthogonal to the substrate surface of the printed circuit board 1 and are provided so as to overlap at a predetermined interval. In the first embodiment, as shown in FIG. 2, the predetermined interval at which the first frame ground wiring 3 and the second frame ground wiring 4 overlap is constant.
図１及び図２に示す例では、第一のフレームグラウンド配線３と第二のフレームグラウンド配線４は、いずれも直角に方向転換しながら逆方向に蛇行している。これにより、蛇行の幅と同じ長さ分だけ両者が重なり合っている。ただし、第一のフレームグラウンド配線３と第二のフレームグラウンド配線４のパターン形状はこれに限定されるものではなく、各々の一部が重なり合っていれば良い。 In the example shown in FIGS. 1 and 2, the first frame ground wiring 3 and the second frame ground wiring 4 meander in the opposite direction while changing the direction at right angles. As a result, they overlap each other by the same length as the width of the meander. However, the pattern shapes of the first frame ground wiring 3 and the second frame ground wiring 4 are not limited to this, and it is only necessary that the respective parts overlap each other.
第一のフレームグラウンド配線３は、一方の端部が外部インターフェース２と電気的に直接接続されると共に、他方の端部がアース９と電気的に直接接続される。また、第二のフレームグラウンド配線４は、少なくとも１個の容量結合、例えばチップコンデンサを含み、一方の端部が外部インターフェース２と電気的に接続されると共に他方の端部がアース９と電気的に接続される。すなわち、第二のフレームグラウンド配線４は、外部インターフェース２及びアース９と交流的に接続されている。 One end of the first frame ground wiring 3 is electrically connected directly to the external interface 2, and the other end is electrically connected directly to the ground 9. The second frame ground wiring 4 includes at least one capacitive coupling, for example, a chip capacitor, one end of which is electrically connected to the external interface 2 and the other end is electrically connected to the ground 9. Connected to. That is, the second frame ground wiring 4 is connected to the external interface 2 and the ground 9 in an alternating manner.
本実施の形態１では、第二のフレームグラウンド配線４は２個の容量結合５、６を含み、一方の端部が容量結合５を介して外部インターフェース２と電気的に接続され、他方の端部が容量結合６を介してアース９と電気的に接続されている。なお、第一のフレームグラウンド配線３及び第二のフレームグラウンド配線４は、いずれもアース９に接続されているが、電位が安定した機器筐体等に接続しても良い。 In the first embodiment, the second frame ground wiring 4 includes two capacitive couplings 5 and 6, one end of which is electrically connected to the external interface 2 via the capacitive coupling 5, and the other end. The portion is electrically connected to the ground 9 through the capacitive coupling 6. The first frame ground wiring 3 and the second frame ground wiring 4 are both connected to the ground 9, but may be connected to a device housing or the like having a stable potential.
第二領域１２の第一の導体層７と第二の導体層８には、信号配線、電源配線、及び信号グラウンド配線等が形成され、ＩＣ部品等の回路部品が実装される（いずれも図示省略）。第一領域１０と第二領域１２の間には、スリット部１１が設けられている。第一領域１０に設けられた第一のフレームグラウンド配線３及び第二のフレームグラウンド配線４と、第二領域１２に設けられた信号グランド配線とは、スリット部１１により分離されている。 The first conductor layer 7 and the second conductor layer 8 in the second region 12 are formed with signal wiring, power supply wiring, signal ground wiring, and the like, and circuit components such as IC components are mounted (both shown). (Omitted). A slit portion 11 is provided between the first region 10 and the second region 12. The first frame ground wiring 3 and the second frame ground wiring 4 provided in the first region 10 and the signal ground wiring provided in the second region 12 are separated by the slit portion 11.
図３は、本実施の形態１に係るプリント基板１の一部を示す断面図である。第一領域１０において、第一のフレームグラウンド配線３と第二のフレームグラウンド配線４は、絶縁体を介して上下方向に配列されている。 FIG. 3 is a cross-sectional view showing a part of the printed circuit board 1 according to the first embodiment. In the first region 10, the first frame ground wiring 3 and the second frame ground wiring 4 are arranged in the vertical direction via an insulator.
本実施の形態１に係るプリント基板１において、外部インターフェース２から侵入する外来電磁ノイズの伝搬を抑制する作用について説明する。外部インターフェース２に数ｋＨｚ以上の高周波成分を含む電磁ノイズ、例えば静電気ノイズが印加されると、電磁ノイズの一部は、第一のフレームグラウンド配線３を介してアース９へ伝搬する。また、電磁ノイズの一部は、容量結合５を介して第二のフレームグラウンド配線４へ伝搬し、さらに容量結合６を介してアース９へ伝搬する。 In the printed circuit board 1 according to the first embodiment, the action of suppressing the propagation of external electromagnetic noise entering from the external interface 2 will be described. When electromagnetic noise including a high frequency component of several kHz or more, for example, electrostatic noise, is applied to the external interface 2, part of the electromagnetic noise propagates to the ground 9 through the first frame ground wiring 3. A part of the electromagnetic noise propagates to the second frame ground wiring 4 through the capacitive coupling 5 and further propagates to the ground 9 through the capacitive coupling 6.
この時、２つの容量結合５、６により、第一のフレームグラウンド配線３に流れる電磁ノイズと第二のフレームグラウンド配線４に流れる電磁ノイズに位相差が生じる。さらに、第一のフレームグラウンド配線３と第二のフレームグラウンド配線４は互いの一部が重なり合うように蛇行していることにより、第一のフレームグラウンド配線３を伝搬する電磁ノイズと第二のフレームグラウンド配線４を伝搬する電磁ノイズにおいて生じた位相差分が打ち消され、第二領域１２の信号グランド配線あるいは電源配線への電磁ノイズの空間結合を低減することができる。 At this time, the two capacitive couplings 5 and 6 cause a phase difference between the electromagnetic noise flowing in the first frame ground wiring 3 and the electromagnetic noise flowing in the second frame ground wiring 4. Further, the first frame ground wiring 3 and the second frame ground wiring 4 meander so that a part of the first frame ground wiring 3 and the second frame ground wiring 4 overlap each other. The phase difference generated in the electromagnetic noise propagating through the ground wiring 4 is canceled, and the spatial coupling of the electromagnetic noise to the signal ground wiring or power supply wiring in the second region 12 can be reduced.
実施の形態１に係るプリント基板１と従来のプリント基板のノイズ伝搬量を比較した解析結果を図４に示す。図４において、縦軸は第二領域１２へのノイズ伝搬量、横軸は電磁ノイズの周波数（対数）を示し、比較例として従来のプリント基板のノイズ伝搬量（図中、白丸で示す）を基準としている。なお、図４の解析に比較例として用いた従来のプリント基板を図５に示す。従来のプリント基板１００は、第一領域にフレームグラウンド配線１３のみを設けた構成とする。 FIG. 4 shows an analysis result comparing the noise propagation amounts of the printed circuit board 1 according to the first embodiment and the conventional printed circuit board. In FIG. 4, the vertical axis represents the amount of noise propagation to the second region 12, the horizontal axis represents the frequency (logarithm) of electromagnetic noise, and the noise propagation amount of a conventional printed circuit board (indicated by white circles in the figure) as a comparative example. The standard. A conventional printed circuit board used as a comparative example in the analysis of FIG. 4 is shown in FIG. The conventional printed circuit board 100 has a configuration in which only the frame ground wiring 13 is provided in the first region.
図４のグラフから、本実施の形態１に係るプリント基板１は、従来のプリント基板１００と比較して、第二領域１２へのノイズ伝搬量が一部周波数を除いて低いことが明らかである。静電気等の外来電磁ノイズは周波数が低いほどノイズ量が大きく、第二領域１２に実装された回路部品の誤動作を引き起こし易い。これに対し、本実施の形態１に係るプリント基板１は、特にノイズ量が大きい低周波数の電磁ノイズに対して伝搬量を抑制する効果が得られている。 From the graph of FIG. 4, it is clear that the printed circuit board 1 according to the first embodiment has a lower noise propagation amount to the second region 12 than the conventional printed circuit board 100 except for some frequencies. . The external electromagnetic noise such as static electricity has a larger amount of noise as the frequency is lower, and is likely to cause malfunction of the circuit components mounted in the second region 12. On the other hand, the printed circuit board 1 according to the first embodiment has an effect of suppressing the propagation amount with respect to low-frequency electromagnetic noise having a particularly large noise amount.
以上のように、本実施の形態１に係るプリント基板１によれば、第一領域１０の外部インターフェース２に外来電磁ノイズが印加されると、第一のフレームグラウンド配線３を流れる電磁ノイズと第二のフレームグラウンド配線４を流れる電磁ノイズに位相差が生じ、さらに、第一のフレームグラウンド配線３と第二のフレームグラウンド配線４が互いに重なり合うように蛇行していることにより生じた位相差分が打ち消されるため、第二領域１２への電磁ノイズの空間結合が低減され、回路部品の誤動作を抑制することが可能である。 As described above, according to the printed circuit board 1 according to the first embodiment, when external electromagnetic noise is applied to the external interface 2 in the first region 10, the electromagnetic noise flowing through the first frame ground wiring 3 and the first A phase difference occurs in the electromagnetic noise flowing through the second frame ground wiring 4, and the phase difference generated by meandering the first frame ground wiring 3 and the second frame ground wiring 4 so as to overlap each other is canceled out. Therefore, the spatial coupling of electromagnetic noise to the second region 12 is reduced, and malfunction of circuit components can be suppressed.
実施の形態２．
図６〜図９は、本発明の実施の形態２に係るプリント基板を示す上面図である。本実施の形態２に係るプリント基板１Ａ、１Ｂ、１Ｃは、上記実施の形態１に係るプリント基板１を一部変更したものであり、基本的な構成は上記実施の形態１と同様であるので説明を省略し、変更点のみ説明する。
Embodiment 2. FIG.
6 to 9 are top views showing printed circuit boards according to Embodiment 2 of the present invention. Printed boards 1A, 1B, and 1C according to the second embodiment are obtained by partially changing the printed board 1 according to the first embodiment, and the basic configuration is the same as that of the first embodiment. The explanation is omitted and only the changes are explained.
図６に示すプリント基板１Ａは、第二のフレームグラウンド配線４に３つ目の容量結合１４が配置され、合計３個の容量結合５、６、１４を有している。一方、図７に示すプリント基板１Ｂは、第二のフレームグラウンド配線４に１個の容量結合５のみを配置している。このように容量結合の数を増減することにより、第二領域１２へ伝搬する外来電磁ノイズの周波数や伝搬量を細かく調整することができる。 A printed circuit board 1 </ b> A shown in FIG. 6 has a third capacitive coupling 14 disposed on the second frame ground wiring 4, and has a total of three capacitive couplings 5, 6, and 14. On the other hand, in the printed circuit board 1 </ b> B shown in FIG. 7, only one capacitive coupling 5 is arranged on the second frame ground wiring 4. Thus, by increasing or decreasing the number of capacitive couplings, it is possible to finely adjust the frequency and propagation amount of external electromagnetic noise propagating to the second region 12.
また、図８に示すプリント基板１Ｃは、第一のフレームグラウンド配線３ａ及び第二のフレームグラウンド配線４ａの蛇行の間隔が一定ではない。このため、第一のフレームグラウンド配線３ａと第二のフレームグラウンド配線４ａが重なる所定間隔が一定でない。このように蛇行の間隔を変化させることにより、第二領域１２へのノイズ伝搬量が増える周波数領域のノイズ伝搬量を抑制することができる。 Further, in the printed circuit board 1C shown in FIG. 8, the meandering interval between the first frame ground wiring 3a and the second frame ground wiring 4a is not constant. For this reason, the predetermined interval at which the first frame ground wiring 3a and the second frame ground wiring 4a overlap is not constant. By changing the meandering interval in this way, the amount of noise propagation in the frequency region where the amount of noise propagation to the second region 12 increases can be suppressed.
本実施の形態２によれば、上記実施の形態１と同様の効果に加え、第二領域１２へ伝搬する外来電磁ノイズの周波数や伝搬量を調整することが可能である。従って、第二領域１２に実装されている回路部品に応じて、該回路部品が誤動作を起こし易い周波数の電磁ノイズを特に抑制することができる。なお、本発明は、その発明の範囲内において、各実施の形態を自由に組み合わせたり、各実施の形態を適宜、変形、省略したりすることが可能である。 According to the second embodiment, in addition to the same effects as in the first embodiment, it is possible to adjust the frequency and propagation amount of external electromagnetic noise propagating to the second region 12. Therefore, according to the circuit components mounted in the second region 12, it is possible to particularly suppress electromagnetic noise having a frequency at which the circuit components are liable to malfunction. It should be noted that the present invention can be freely combined with each other within the scope of the invention, and each embodiment can be appropriately modified or omitted.
本発明は、電子機器に搭載されるプリント基板として利用することができる。 The present invention can be used as a printed circuit board mounted on an electronic device.
１、１Ａ、１Ｂ、１Ｃ、１００ プリント基板、２ 外部インターフェース、
３、３ａ 第一のフレームグラウンド配線、４、４ａ 第二のフレームグラウンド配線、５、６、１４ 容量結合、７ 第一の導体層、８ 第二の導体層、９ アース、
１０ 第一領域、１１ スリット部、１２ 第二領域、１３ フレームグラウンド配線
1, 1A, 1B, 1C, 100 Printed circuit board, 2 External interface,
3, 3a First frame ground wiring, 4, 4a Second frame ground wiring, 5, 6, 14 capacitive coupling, 7 First conductor layer, 8 Second conductor layer, 9 Ground,
10 1st area | region, 11 Slit part, 12 2nd area | region, 13 Frame ground wiring
Claims (5)
前記第一領域には、絶縁体を介して配置された第一のフレームグラウンド配線と第二のフレームグラウンド配線が、基板面と直交する方向から見て互いに対称に蛇行し所定間隔で重なるように設けられ、
前記第一のフレームグラウンド配線は、一方の端部が前記外部インターフェースと直接接続されると共に他方の端部がアースと直接接続され、
前記第二のフレームグラウンド配線は、少なくとも１個の容量結合を含み、一方の端部が前記外部インターフェースと接続されると共に他方の端部がアースと接続されることを特徴とするプリント基板。 A printed circuit board having a first region in which an external interface is mounted and a second region in which circuit components connected to the external interface by signal wiring are mounted,
In the first region, the first frame ground wiring and the second frame ground wiring arranged via an insulator meander symmetrically with each other when viewed from a direction orthogonal to the substrate surface and overlap each other at a predetermined interval. Provided,
In the first frame ground wiring, one end is directly connected to the external interface and the other end is directly connected to the ground.
The printed circuit board, wherein the second frame ground wiring includes at least one capacitive coupling, and has one end connected to the external interface and the other end connected to the ground.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2015104214A JP6399969B2 (en) | 2015-05-22 | 2015-05-22 | Printed board |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2015104214A JP6399969B2 (en) | 2015-05-22 | 2015-05-22 | Printed board |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2016219639A JP2016219639A (en) | 2016-12-22 |
| JP6399969B2 true JP6399969B2 (en) | 2018-10-03 |
Family
ID=57581433
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2015104214A Active JP6399969B2 (en) | 2015-05-22 | 2015-05-22 | Printed board |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP6399969B2 (en) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP3809517A1 (en) * | 2019-10-17 | 2021-04-21 | ALCAN Systems GmbH | Transmission line for radio frequency signals |
Family Cites Families (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3047572B2 (en) * | 1991-10-25 | 2000-05-29 | 住友電装株式会社 | Flat circuit |
| JPH10145013A (en) * | 1996-11-08 | 1998-05-29 | Denso Corp | Printed wiring board |
| JP3528484B2 (en) * | 1996-12-27 | 2004-05-17 | モレックス インコーポレーテッド | Pseudo twisted pair flat flexible cable |
| JP2005109261A (en) * | 2003-09-30 | 2005-04-21 | Toshiba Corp | Printed wiring board |
| JP4562504B2 (en) * | 2004-12-01 | 2010-10-13 | 株式会社リコー | Printed wiring board |
| JP5409312B2 (en) * | 2009-01-30 | 2014-02-05 | キヤノン株式会社 | Multilayer printed circuit board |
| JP2013012528A (en) * | 2011-06-28 | 2013-01-17 | Mitsubishi Electric Corp | Printed board |
| JP5868285B2 (en) * | 2012-08-09 | 2016-02-24 | 三菱電機株式会社 | Printed board |
-
2015
- 2015-05-22 JP JP2015104214A patent/JP6399969B2/en active Active
Also Published As
| Publication number | Publication date |
|---|---|
| JP2016219639A (en) | 2016-12-22 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP6422395B2 (en) | Circuit board | |
| JP5409312B2 (en) | Multilayer printed circuit board | |
| US9326370B2 (en) | Printed circuit board | |
| JP5868285B2 (en) | Printed board | |
| JP5063529B2 (en) | Printed circuit board | |
| US10721821B2 (en) | Printed circuit board | |
| JP6125274B2 (en) | Electronic circuits and electronic equipment | |
| US9431991B2 (en) | Common mode filter | |
| JP6504960B2 (en) | Printed board | |
| WO2012039120A2 (en) | Printed circuit board | |
| JP2013012528A (en) | Printed board | |
| JP6399969B2 (en) | Printed board | |
| JP2020053491A (en) | Electronic controller | |
| JP2020043172A (en) | Electronic equipment | |
| JP6612008B1 (en) | Electronics | |
| JP6425632B2 (en) | Printed board | |
| JP4967164B2 (en) | Multilayer printed wiring board and electronic device using the same | |
| JP6565938B2 (en) | Structure and wiring board | |
| JP2007150212A (en) | Circuit board | |
| JP6479288B1 (en) | Printed board | |
| JP5542231B1 (en) | Multilayer circuit board | |
| JP7007057B2 (en) | Printed wiring boards, printed circuit boards and electronic devices | |
| JP2004297384A (en) | Substrate for mounting vibrator and oscillator | |
| JP6282944B2 (en) | WIRING BOARD AND HIGH FREQUENCY DEVICE USING THE SAME | |
| JP5599351B2 (en) | Board device for connector mounting |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20171020 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20180627 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20180807 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20180904 |
|
| R151 | Written notification of patent or utility model registration |
Ref document number: 6399969 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R151 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |