JP6392556B2 - アクセスリクエスト発行装置、アクセスリクエスト発行システム、アクセスリクエスト発行方法、及び、アクセスリクエスト発行プログラム - Google Patents
アクセスリクエスト発行装置、アクセスリクエスト発行システム、アクセスリクエスト発行方法、及び、アクセスリクエスト発行プログラム Download PDFInfo
- Publication number
- JP6392556B2 JP6392556B2 JP2014119935A JP2014119935A JP6392556B2 JP 6392556 B2 JP6392556 B2 JP 6392556B2 JP 2014119935 A JP2014119935 A JP 2014119935A JP 2014119935 A JP2014119935 A JP 2014119935A JP 6392556 B2 JP6392556 B2 JP 6392556B2
- Authority
- JP
- Japan
- Prior art keywords
- access instruction
- instruction
- pseudo
- access
- information processing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Landscapes
- Bus Control (AREA)
- Multi Processors (AREA)
Description
図1は、第1の実施形態に係るアクセスリクエスト発行システム1の構成を概念的に示すブロック図である。本実施形態に係るアクセスリクエスト発行システム1は、3個のノード10乃至30を有する。尚、アクセスリクエスト発行システム1が有するノードは3個に限定されるわけではなく、複数個であればよい。ノード10乃至30は、サーバ装置等の情報処理装置であり、同様の機能を有し、同様の構成要素を備えている。図示の便宜上、ノード20及び30の内部構成の表記は省略する。ノード10乃至30は、互いに通信可能に接続されている。
1421が示す値が''1''でない(すなわち''0''である)場合(ステップS107でNo)、処理はステップS112へ進む。疑似アクセス命令優先フラグ1480が示す値が''1''である場合(ステップS108でYes)、処理はステップS112へ進む。疑似アクセス命令優先フラグ1480が示す値が''1''でない(すなわち''0''である)場合(ステップS108でNo)、処理はステップS109へ進む。
図7は、第2の実施形態のアクセスリクエスト発行装置40の構成を概念的に示すブロック図である。
上述した各実施形態において図1、及び、図7に示した各部は、専用のHW(HawdWare)(電子回路)によって実現することができる。また、少なくとも、格納部13及び41、及び、実行部14及び42は、ソフトウェアプログラムの機能(処理)単位(ソフトウェアモジュール)と捉えることができる。但し、これらの図面に示した各部の区分けは、説明の便宜上の構成であり、実装に際しては、様々な構成が想定され得る。この場合のハードウェア環境の一例を、図8を参照して説明する。
10乃至30 ノード
11 グローバルスイッチ
12 アクセスリクエスト発行部
13 格納部
130 疑似アクセス命令テーブル
131 アクセス先フラグ
132 疑似アクセス命令種別
133 疑似アクセス命令データ
134 期待値チェック有効フラグ
135 期待値エラーフラグ
14 実行部
140 リクエストデコード部
141 リプライデコード部
142 制御レジスタ
1420 制御レジスタエントリ
1421 通常アクセス命令有効フラグ
1422 アクセス先フラグ
1423 命令処理中フラグ
1424 疑似アクセス命令有効フラグ
1425 疑似アクセス命令エントリ
1426 疑似アクセス命令識別フラグ
143 受信バッファ
144 調停部
145 リプライ発行部
146 調停部
147 リクエスト発行部
148 疑似アクセス命令優先判定部
1480 疑似アクセス命令優先フラグ
1481 疑似アクセス命令優先期間タイマー
1482 優先期間閾値
1483 通常アクセス命令優先期間タイマー
1484 優先期間閾値
150乃至151 プロセッサ
160乃至161 メモリ
170乃至171 IO制御部
180乃至181 IOカード
190 ディレクトリ
40 アクセスリクエスト発行装置
41 格納部
410 疑似アクセス命令情報
42 実行部
50 第1の情報処理装置
60 第2の情報処理装置
900 情報処理装置
901 CPU
902 ROM
903 RAM
904 ハードディスク
905 通信インタフェース
906 バス
907 記憶媒体
908 リーダライタ
909 入出力インタフェース
Claims (9)
- 通信可能に接続された複数の情報処理装置のうちの、第一の情報処理装置から第二の情報処理装置に対するアクセス命令であって、前記第一の情報処理装置が実際には発行していない前記アクセス命令を、疑似アクセス命令として、外部から入力された前記疑似アクセス命令に関する命令情報が格納されている格納手段と、
前記第一の情報処理装置が実際に発行した前記アクセス命令である通常アクセス命令が実行される際に、前記格納手段から前記命令情報を読み出して、前記疑似アクセス命令を実行する実行手段と、
を備え、
前記実行手段は、前記通常アクセス命令、及び、前記疑似アクセス命令の両方が存在する場合、前記通常アクセス命令を前記疑似アクセス命令に優先して実行する期間と、前記疑似アクセス命令を前記通常アクセス命令に優先して実行する期間とを切り替えて、前記通常アクセス命令及び前記疑似アクセス命令を実行する、
アクセスリクエスト発行装置。 - 前記格納手段は、前記実行手段が前記疑似アクセス命令を実行した際に、前記第二の情報処理装置から得られることが期待される値を表す期待値情報を格納し、
前記実行手段は、前記疑似アクセス命令を実行した際に前記第二の情報処理装置から得られた実行結果が表す値と、前記期待値情報が表す値とを比較する、
請求項1に記載のアクセスリクエスト発行装置。 - 前記実行手段は、前記通常アクセス命令を前記疑似アクセス命令に優先して実行する期間が開始してからの経過時間が第一の閾値に達したことを検出し、前記疑似アクセス命令を前記通常アクセス命令に優先して実行する期間が開始してからの経過時間が第二の閾値に達したことを検出する、
請求項2に記載のアクセスリクエスト発行装置。 - 前記実行手段は、前記通常アクセス命令に関する命令情報と、1以上の前記疑似アクセス命令に関する命令情報の何れかと、を関連付ける情報を記憶し、前記通常アクセス命令に関連付けられた前記疑似アクセス命令を実行する、
請求項1乃至3のいずれかに記載のアクセスリクエスト発行装置。 - 前記実行手段は、複数の前記疑似アクセス命令が実行待ちである場合に、複数の前記疑似アクセス命令のうちのいずれかを先に実行するかを、所定の基準に基づいて調停する、
請求項1乃至4のいずれかに記載のアクセスリクエスト発行装置。 - 請求項1乃至5のいずれかに記載のアクセスリクエスト発行装置と、前記第一及び第二の情報処理装置を有する、アクセスリクエスト発行システム。
- 前記アクセスリクエスト発行装置は、前記第一の情報処理装置が備える、前記第二の情報処理装置と送受信する情報に関する入出力を処理するインタフェース部に包含される、
請求項6に記載のアクセスリクエスト発行システム。 - 情報処理装置によって、
通信可能に接続された複数の情報処理装置のうちの、第一の情報処理装置から第二の情報処理装置に対するアクセス命令であって、前記第一の情報処理装置が実際には発行していない前記アクセス命令を、疑似アクセス命令として、外部から入力された前記疑似アクセス命令に関する命令情報を格納手段に格納しておき、
前記第一の情報処理装置が実際に発行した前記アクセス命令である通常アクセス命令が実行される際に、前記格納手段から前記命令情報を読み出して、前記疑似アクセス命令を実行し、
前記通常アクセス命令、及び、前記疑似アクセス命令の両方が存在する場合、前記通常アクセス命令を前記疑似アクセス命令に優先して実行する期間と、前記疑似アクセス命令を前記通常アクセス命令に優先して実行する期間とを切り替えて、前記通常アクセス命令及び前記疑似アクセス命令を実行する、
アクセスリクエスト発行方法。 - 通信可能に接続された複数の情報処理装置のうちの、第一の情報処理装置から第二の情報処理装置に対するアクセス命令であって、前記第一の情報処理装置が実際には発行していない前記アクセス命令を、疑似アクセス命令として、外部から入力された前記疑似アクセス命令に関する命令情報を格納手段に格納する処理と、
前記第一の情報処理装置が実際に発行した前記アクセス命令である通常アクセス命令が実行される際に、前記格納手段から前記命令情報を読み出して、前記疑似アクセス命令を実行する実行処理と、
をコンピュータに実行させ、
前記実行処理は、前記通常アクセス命令、及び、前記疑似アクセス命令の両方が存在する場合、前記通常アクセス命令を前記疑似アクセス命令に優先して実行する期間と、前記疑似アクセス命令を前記通常アクセス命令に優先して実行する期間とを切り替えて、前記通常アクセス命令及び前記疑似アクセス命令を実行する、
アクセスリクエスト発行プログラム。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2014119935A JP6392556B2 (ja) | 2014-06-10 | 2014-06-10 | アクセスリクエスト発行装置、アクセスリクエスト発行システム、アクセスリクエスト発行方法、及び、アクセスリクエスト発行プログラム |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2014119935A JP6392556B2 (ja) | 2014-06-10 | 2014-06-10 | アクセスリクエスト発行装置、アクセスリクエスト発行システム、アクセスリクエスト発行方法、及び、アクセスリクエスト発行プログラム |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2015232841A JP2015232841A (ja) | 2015-12-24 |
JP6392556B2 true JP6392556B2 (ja) | 2018-09-19 |
Family
ID=54934229
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2014119935A Active JP6392556B2 (ja) | 2014-06-10 | 2014-06-10 | アクセスリクエスト発行装置、アクセスリクエスト発行システム、アクセスリクエスト発行方法、及び、アクセスリクエスト発行プログラム |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP6392556B2 (ja) |
Family Cites Families (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2721430B2 (ja) * | 1990-11-20 | 1998-03-04 | 株式会社日立製作所 | リクエスト競合生成方式 |
JP2000010873A (ja) * | 1998-04-20 | 2000-01-14 | Mitsubishi Electric Corp | メモリテスト装置及びメモリテスト方法 |
JP2003070026A (ja) * | 2001-08-29 | 2003-03-07 | Ando Electric Co Ltd | 動画配信サーバ試験用アクセス発生装置及び動画配信サーバ試験方法 |
US20060179380A1 (en) * | 2005-01-14 | 2006-08-10 | Ivo Tousek | On-chip electronic hardware debug support units having execution halting capabilities |
JP2007104239A (ja) * | 2005-10-04 | 2007-04-19 | Nec Engineering Ltd | 集中負荷疑似呼発生装置 |
JP2008243012A (ja) * | 2007-03-28 | 2008-10-09 | Kyocera Mita Corp | 電子機器 |
-
2014
- 2014-06-10 JP JP2014119935A patent/JP6392556B2/ja active Active
Also Published As
Publication number | Publication date |
---|---|
JP2015232841A (ja) | 2015-12-24 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US9824004B2 (en) | Methods and apparatuses for requesting ready status information from a memory | |
US20120166685A1 (en) | Selectively enabling a host transfer interrupt | |
JP5498505B2 (ja) | データバースト間の競合の解決 | |
US20060059489A1 (en) | Parallel processing system, interconnection network, node and network control method, and program therefor | |
US9721104B2 (en) | CPU-based measured boot | |
US10198365B2 (en) | Information processing system, method and medium | |
US9170963B2 (en) | Apparatus and method for generating interrupt signal that supports multi-processor | |
CN110235106B (zh) | 完成侧客户端节流 | |
US20110246667A1 (en) | Processing unit, chip, computing device and method for accelerating data transmission | |
US9086803B2 (en) | Changing correspondence among control devices and memories based on memory access frequencies | |
CN110235105B (zh) | 用于在受信任客户端组件中的服务器处理之后的客户端侧节流的系统和方法 | |
US20160057068A1 (en) | System and method for transmitting data embedded into control information | |
JP2001333137A (ja) | 自主動作通信制御装置及び自主動作通信制御方法 | |
US8909873B2 (en) | Traffic control method and apparatus of multiprocessor system | |
KR20170117326A (ko) | 랜덤 액세스 메모리를 포함하는 하나 이상의 처리 유닛을 위한 직접 메모리 액세스 제어 장치 | |
JP6392556B2 (ja) | アクセスリクエスト発行装置、アクセスリクエスト発行システム、アクセスリクエスト発行方法、及び、アクセスリクエスト発行プログラム | |
US20140052879A1 (en) | Processor, information processing apparatus, and interrupt control method | |
WO2021106608A1 (ja) | 情報処理装置 | |
US10635157B2 (en) | Information processing apparatus, method and non-transitory computer-readable storage medium | |
US8713205B2 (en) | Data transfer device and data transfer method | |
CN112445587A (zh) | 一种任务处理的方法以及任务处理装置 | |
JP2010146117A (ja) | 情報処理装置、情報処理方法および情報処理プログラム | |
JP2015014962A (ja) | 演算装置、演算方法、及びプログラム | |
JP6940283B2 (ja) | Dma転送制御装置、dma転送制御方法、及び、dma転送制御プログラム | |
JP6364827B2 (ja) | 情報処理装置、及び、そのリソースアクセス方法、並びに、リソースアクセスプログラム |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20170515 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20180427 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20180605 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20180717 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20180731 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20180823 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6392556 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |