JP6390451B2 - Battery block discharge control device - Google Patents
Battery block discharge control device Download PDFInfo
- Publication number
- JP6390451B2 JP6390451B2 JP2015013246A JP2015013246A JP6390451B2 JP 6390451 B2 JP6390451 B2 JP 6390451B2 JP 2015013246 A JP2015013246 A JP 2015013246A JP 2015013246 A JP2015013246 A JP 2015013246A JP 6390451 B2 JP6390451 B2 JP 6390451B2
- Authority
- JP
- Japan
- Prior art keywords
- power supply
- discharge
- circuit
- battery block
- signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000007599 discharging Methods 0.000 claims description 8
- 230000007274 generation of a signal involved in cell-cell signaling Effects 0.000 claims description 5
- 238000006243 chemical reaction Methods 0.000 claims description 3
- 238000001514 detection method Methods 0.000 description 30
- 238000012544 monitoring process Methods 0.000 description 7
- 230000005540 biological transmission Effects 0.000 description 4
- 238000004891 communication Methods 0.000 description 4
- 238000010586 diagram Methods 0.000 description 3
- 239000003990 capacitor Substances 0.000 description 2
- 238000005259 measurement Methods 0.000 description 2
- 238000007796 conventional method Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012545 processing Methods 0.000 description 1
Images
Landscapes
- Charge And Discharge Circuits For Batteries Or The Like (AREA)
Description
本発明は、電池ブロックを構成する複数の電池セルを放電させる放電制御装置に関する。 The present invention relates to a discharge control device that discharges a plurality of battery cells constituting a battery block.
例えば電気自動車の走行駆動用電源等に使用されるバッテリは、複数の二次電池セルを直列に接続して電池ブロックを構成し、その電池ブロックを複数直列に接続して所望の電源電圧が得られるように構成されている。そして、各電池ブロックには、それぞれ端子電圧を監視して制御するための監視回路(例えばICとして構成される)が接続されており、各端子電圧が等しくなるように制御している。これらの監視回路の動作用電源は、それぞれが接続されている電池ブロックの電源より電源回路が生成したものが供給される。 For example, a battery used for a power source for driving electric vehicles or the like is configured by connecting a plurality of secondary battery cells in series to form a battery block, and connecting the plurality of battery blocks in series to obtain a desired power supply voltage. It is configured to be. Each battery block is connected to a monitoring circuit (for example, configured as an IC) for monitoring and controlling the terminal voltage, and the terminal voltages are controlled to be equal. The power supply for operation of these monitoring circuits is supplied by the power supply circuit generated from the power supply of the battery block to which the monitoring circuit is connected.
しかし、各監視回路を構成しているトランジスタや抵抗等の素子にはばらつきがあるため、各電池ブロックの監視や制御を同様に行っていても実際の消費電流には差が生じる。したがって、各監視回路間の消費電流の差が各電池ブロック間の端子電圧をばらつかせる要因の1つとなっている。 However, since elements such as transistors and resistors constituting each monitoring circuit vary, even if monitoring and control of each battery block is performed in the same manner, a difference occurs in actual current consumption. Therefore, the difference in current consumption between the monitoring circuits is one of the factors that cause the terminal voltage between the battery blocks to vary.
このような問題を解決する従来技術の1つに特許文献1がある。特許文献1では、各電池ブロック2に接続される検出回路4に対して並列にバランス電流調整回路13を接続し、バランス電流調整回路13が自身に供給されるバランス電流を検出回路4に供給される電流の変化に応じて変化させ、双方の電流を含む電池ブロック2の負荷電流を均一化する。そして、前記負荷電流を各電池ブロック2で均一化するように、各バランス電流調整回路13の間でバランス電流を調整している。
しかしながら、特許文献1の構成では、バランス電流を調整するために、電流検出抵抗12や、差動アンプ14,増幅回路16や出力トランジスタ17などで構成されるバランス電流調整回路13を別途付加している。したがって、多くの回路素子が必要となり、構成が大型化すると共にコストアップを招来する。
However, in the configuration of
本発明は上記事情に鑑みてなされたものであり、その目的は、別途付加する回路素子を極力増やすことなく、各電池ブロックの端子電圧が等しくなるように調整できる電池ブロックの放電制御装置を提供することにある。 The present invention has been made in view of the above circumstances, and an object of the present invention is to provide a discharge control device for a battery block that can be adjusted so that the terminal voltages of each battery block become equal without increasing the number of separately added circuit elements as much as possible. There is to do.
請求項1記載の電池ブロックの放電制御装置によれば、スイッチング電源回路は、電池ブロックより入力される電源に基づいて負荷に供給する負荷用電源を生成する。信号生成手段は、スイッチング電源回路が負荷用電源を生成するために使用しているPWM信号のデューティに基づいて、複数の放電手段により行われる電池ブロックの放電状態を制御する制御信号を生成する。このように構成すれば、スイッチング電源回路の内部制御信号であるPWM信号を用いることで、各電池ブロックの放電状態を制御できる。したがって、多くの回路素子を追加せずとも、各電池ブロックの端子電圧が等しくなるように調整できる。 According to the battery block discharge control apparatus of the first aspect, the switching power supply circuit generates the load power supply to be supplied to the load based on the power supply input from the battery block. The signal generating means generates a control signal for controlling the discharge state of the battery block performed by the plurality of discharging means, based on the duty of the PWM signal used by the switching power supply circuit to generate the load power supply. If comprised in this way, the discharge state of each battery block is controllable by using the PWM signal which is an internal control signal of a switching power supply circuit. Therefore, the terminal voltage of each battery block can be adjusted to be equal without adding many circuit elements.
請求項4記載の電池ブロックの放電制御装置によれば、スイッチング電源回路は、チャージポンプ回路を有して構成され、複数の電池セルを直列に接続してなる電池ブロックより入力される電源に基づいて負荷に供給する負荷用電源を生成する。電源放電手段は、スイッチング電源回路の出力部に接続されて負荷用電源を放電させる。そして、放電時間制御手段は、チャージポンプ回路を構成する各降圧段部の降圧電圧が入力され、各降圧電圧の差に応じて電源放電手段により負荷用電源を放電させる時間を制御する。このように構成すれば、スイッチング電源回路がチャージポンプ回路を有して構成される場合も、各降圧電圧の差に応じて負荷用電源を放電させることで、各電池ブロックの端子電圧が等しくなるように調整できる。
According to the discharge control device for a battery block according to
(第1実施形態)
図1に示すように、組電池1は、n個の電池ブロック2(1)〜2(n)を直列に接続して構成されており、電池ブロック2は、m個の電池セル3を直列に接続して構成されている。各電池ブロック2(1)〜2(n)には、それぞれに対応してIC(放電制御装置)4(1)〜4(n)が接続されている。IC4は、電圧検出回路5,スイッチング電源回路6,負荷7及び消費電流制御回路8(信号生成手段)等を備えている。スイッチング電源回路6は、電池ブロック2の両端子(+B,−B)に接続されており、電池ブロック2の端子電圧を降圧して生成した動作用電源を負荷7に供給する。
(First embodiment)
As shown in FIG. 1, the assembled
図2に示すように、例えば負荷7が定電流回路7a及び7bを備えているとする。定電流回路7aにおいて、NPNトランジスタTr1のベース・エミッタ間に接続されている抵抗素子R1に流れる電流を電流(1)とし、定電流回路7bにおいて、電池ブロック2の両端に、グランド側のNPNトランジスタTr2と直列に接続されている抵抗素子R2に流れる電流を電流(2)とする。これらの電流(1),(2)は、それぞれ図3(a),(b)に示すように、抵抗素子R1,R2の抵抗値や、温度,電源電圧に応じて変化する。これが、電池ブロック2の端子電圧がばらつく要因となる。
As shown in FIG. 2, it is assumed that the
図4に示すように、電圧検出回路5は、各電池セル3の両端子に抵抗素子11,12を介して接続されており、抵抗素子11,12の間にはコンデンサ13が電圧検出回路5の外部で接続されている。また、抵抗素子11,12の間には、ツェナーダイオード14及びPチャネルMOSFET15(放電手段)が電圧検出回路5の内部で接続されている。また、最上段の電池セル3(1)の正側端子と、最下段の電池セル3(m)の負側端子との間には、抵抗素子16及びNチャネルMOSFET17(放電手段)の直列回路が接続されている。
As shown in FIG. 4, the
各電池セル3の正側,負側端子は、それぞれ抵抗素子11,12を介して電圧検出回路5の内部にある検出制御回路18(放電手段)に接続されている。検出制御回路18はマルチプレクサ(図示せず)を内蔵しており、各電池セル3の端子電圧を切替えて入力し検出するが、その際に図5に示すように、FET15をオンして電池セル3を放電させ、FET15をオフした際に電池セル3の端子電圧が復帰するか否かにより、断線検出及びリーク電流検出を行う。FET17は、電池ブロック2の両端について、上記と同様に端子電圧及び断線の検出を行うためにオンオフ制御される。また、検出制御回路18は、後述するように消費電流値制御回路8より入力される放電時間信号(制御信号)に応じて、FET15又は17オンする時間を制御する。
The positive and negative terminals of each
断線検出においては、(1)FET17をオンすると共に、(2)奇数番目の電池セル3に対応するFET15オンオフして全ての電池セル3の電圧を測定し、(3)続いて偶数番目の電池セル3に対応するFET15オンオフして全ての電池セル3の電圧を測定する。その結果、電池セル3(2)〜3(m−1)については、(2),(3)の電圧測定値に変化があれば「断線有り」となる。電池セル3(1),3(m)については、対応するFET15を個別にオンオフし、電圧測定が−VF(ツェナーダイオード14の順方向電圧)になった場合に「断線有り」となる(詳細については、例えば特開2014−48087号公報,WO2012/164761号公報を参照。)。
In disconnection detection, (1) the FET 17 is turned on, (2) the FET 15 corresponding to the odd-numbered
再び図1を参照する。消費電流値制御回路8には、スイッチング電源回路6がスイッチング制御に使用しているPWM信号のデューティが入力されている。そして、消費電流値制御回路8は、前記デューティ値に応じて上述の放電時間信号を決定し、検出制御回路18に出力する。
Refer to FIG. 1 again. The consumption current
図6に示すように、電圧検出回路5は、電池セル3及び電池ブロック2の「均等化」,断線検出及びリーク電流を行う「故障検出」,負荷7に対して検出結果等の送信を行う「通信」の各動作フェーズを繰り返し実行する。上記の放電時間は、断線検出実行時間に相当する。
As shown in FIG. 6, the
図7に示すように、消費電流値制御回路8は、例えばDA(Duty/Analog)変換部8a(変換手段),AD変換部8b(変換手段)及びマップ8c(放電時間マップ)により構成される。DA変換部8aは、例えば積分器で構成され、入力されるPWM信号のデューティに応じた電圧信号を生成する。AD変換部8bは前記電圧信号をA/D変換し、マップ8cは、A/D変換データに応じて設定されている放電時間信号が記憶されており、入力されるデータに応じて放電時間信号を決定し、出力する。
As shown in FIG. 7, the consumption current
尚、電圧検出回路5は、入力される放電時間信号に応じて放電時間を決定するだけでなく、例えば図8に示すように、その時点の電池ブロック2の端子電圧を参照することで放電時間を調整しても良い。すなわち、電池ブロック2の端子電圧が(標準値より)高く且つ負荷7の消費電流が小さい場合は放電電流を多く流すが、負荷7の消費電流が大きい場合は放電電流を余り多く流さないように調整する。また、電池ブロック2の端子電圧が低く且つ負荷7の消費電流が小さい場合は、前記と同様に放電電流を余り多く流さないようにし、負荷7の消費電流が大きい場合は放電電流を殆ど流さないように調整する。
The
以上のように本実施形態によれば、スイッチング電源回路6は、電池ブロック2より入力される電源に基づいて負荷7に供給する負荷用電源を生成する。消費電流値制御回路8は、スイッチング電源回路6が負荷用電源を生成するために使用しているPWM信号のデューティに基づいて、FET15及び17により行われる電池ブロック2の放電状態を制御する放電時間信号を生成する。
As described above, according to the present embodiment, the switching
この場合、消費電流値制御回路8を、DA変換部8a,AD変換部8b及びマップ8cにより構成し、マップ8cより前記デジタル値に対応した放電時間を読み出して、放電時間信号を生成する。このように構成すれば、スイッチング電源回路6の内部制御信号であるPWM信号を用いることで、各電池ブロック2の放電状態を制御できる。したがって、多くの回路素子を追加せずとも、各電池ブロック2の端子電圧が等しくなるように調整できる。また、電圧検出回路5が、その時点の電池ブロック2の端子電圧に応じて放電時間を調整することで、各電池ブロック2の端子電圧をより高い精度で調整できる。
In this case, the consumption current
(第2実施形態)
以下、第1実施形態と同一部分には同一符号を付して説明を省略し、異なる部分について説明する。図9に示すように、第2実施形態の消費電流値制御回路21(信号生成手段)は、積分器22(電圧信号生成手段),コンパレータ23(1)〜23(n)及びロジック回路24で構成されている。
(Second Embodiment)
Hereinafter, the same parts as those in the first embodiment are denoted by the same reference numerals, description thereof will be omitted, and different parts will be described. As shown in FIG. 9, the consumption current value control circuit 21 (signal generation means) of the second embodiment includes an integrator 22 (voltage signal generation means), comparators 23 (1) to 23 (n), and a
積分器22は、第1実施形態のDA変換部8aと同様にPWM信号を電圧信号に変換し、コンパレータ23(1)〜23(n)の非反転入力端子に出力する。コンパレータ23(1)〜23(n)の反転入力端子には、それぞれ異なる参照電圧Vref1〜Vrefnが与えられている。コンパレータ23(1)〜23(n)の出力端子は、ロジック回路24の各入力端子にそれぞれ接続されている。各参照電圧は(Vref1<Vref2<…<Vrefn)となるように設定されている。また、ロジック回路24には、タイミング信号が入力されている。このタイミング信号は、電圧検出回路5が断線検出を行うためFET15のオンを開始するタイミングで出力される。
The
次に、第3実施形態の作用について説明する。コンパレータ23(1)〜23(n)は、積分器22より入力される電圧信号とそれぞれの参照電圧Vref1〜Vrefnとを比較して信号IN1〜INn(比較結果信号)を生成し、ロジック回路24に出力する。ロジック回路24は、信号IN1〜INnのうち何れの信号までがハイレベルを示しているかに応じて、放電時間信号を決定する。
Next, the operation of the third embodiment will be described. The comparators 23 (1) to 23 (n) compare the voltage signal input from the
例えば、全ての信号IN1〜INnがローレベルであれば放電時間を(tD+t)としておき、信号IN1のみがハイレベルであれば放電時間を(tD+2t)に、信号INnまで全てがハイレベルであれば放電時間を{tD+(n+1)t}に設定する。そして、ロジック回路24は、図10に示すように、タイミング信号が入力されると、それをトリガとして放電時間信号を電圧検出回路5に出力する。
For example, if all the signals IN1 to INn are at a low level, the discharge time is set to (t D + t). If only the signal IN1 is at a high level, the discharge time is set to (t D + 2t), and all the signals to the signal INn are high. If it is level, the discharge time is set to {t D + (n + 1) t}. Then, as shown in FIG. 10, when the timing signal is input, the
以上のように第2実施形態によれば、消費電流値制御回路21を、積分器22,コンパレータ23(1)〜23(n)及びロジック回路24で構成した。この場合も、第1,第2実施形態と同様の効果が得られる。
As described above, according to the second embodiment, the consumption current
(第3実施形態)
図11に示すように、第3実施形態のIC31(放電制御装置)は、消費電流値制御回路32(情報送信手段,放電時間制御手段)と、電池ブロック2の両端に接続される放電回路33(放電手段)と、通信回路34(情報送信手段)とを備えている。消費電流値制御回路32は、通信回路34により、バス35を介して外部のマイクロコンピュータ(マイコン)36(制御回路)と通信を行う。また、消費電流値制御回路32は放電回路33に対して、後述するように放電量制御信号を出力する。
(Third embodiment)
As shown in FIG. 11, the IC 31 (discharge control device) of the third embodiment includes a consumption current value control circuit 32 (information transmission means, discharge time control means) and a
図12に示すように、放電回路33のPチャネルMOSFET36a及び36bは、電池ブロック2の端子+B側に接続されてカレントミラー回路を構成している。FET36aのドレインと端子−Bとの間には、NチャネルMOSFET37及び抵抗素子38の直列回路が接続されている。オペアンプ39の反転入力端子はFET37のソースに接続され、出力端子はFET37のゲートに接続されている。
As shown in FIG. 12, the P-
オペアンプ39の非反転入力端子には、消費電流値制御回路32より放電量制御信号(V)が入力される。抵抗素子38の抵抗値をR,カレントミラー回路のミラー比を1:nとすると、FET36bのドレインより流出する電流Iは(=n×V/R)となる。前記ドレインは、抵抗素子RDを介して電池ブロック2の端子−Bに接続されている。また、消費電流値制御回路32は、第1実施形態の消費電流値制御回路8におけるマップ8cをCPUに置き換えたもので、ソフトウェアによる処理を実行する。
A discharge amount control signal (V) is input from the consumption current
次に、第3実施形態の作用について説明する。図13に示すように、負荷7によって消費される電流が変化したことに伴い電池ブロック2の電圧が変化する。これにより、スイッチング電源回路6のPWMデューティが変化する(S1)。消費電流値制御回路32は、前記デューティ値をA/D変換部8bを介して取得すると(S2)、そのデータを通信回路33を介してマイコン36に送信する。
Next, the operation of the third embodiment will be described. As shown in FIG. 13, the voltage of the
マイコン36は、受信したデューティ値から電池ブロック2の消費電流を算出する(S3)。そして、算出した消費電流が、各IC31間でばらついているか否かを判断する(S4)。ばらつきがあれば(YES)、各IC31の消費電流量が同一になるように放電調整量を算出し(S5)、各IC31に送信する。すると、各各IC31の消費電流値制御回路32は、マイコン36より送信された放電調整量に応じて放電量制御信号を放電回路33に出力し、放電量を調整する(S6)。
The
以上のように第3実施形態によれば、送信回路34には、スイッチング電源回路6のPWMデューティが消費電流量を示す情報として消費電流値制御回路32を介して入力され、当該情報をマイコン36に送信する。マイコン36は、各電池ブロック2の消費電流値制御回路32と通信することで得られた前記情報から、各スイッチング電源回路6による消費電流量が等しくなるように個別に設定した放電時間の制御信号を送信する。すると、消費電流値制御回路32は、前記制御信号に基づいて、放電回路33により電池ブロック2を放電させる。このように構成すれば、各電池ブロック2の消費電流量を示す情報がマイコン36に集約され、マイコン36より送信された制御信号に基づいて、各電池ブロック2の端子電圧が等しくなるように調整される。
As described above, according to the third embodiment, the PWM duty of the switching
(第4実施形態)
図14に示すように、第4実施形態のIC41(放電制御装置)は、降圧型のチャージポンプ回路で構成されるスイッチング電源回路42を備えている。また、IC41は、第1実施形態の構成に替わる電圧検出回路43及び消費電流制御回路44(放電時間制御手段)を備えており、スイッチング電源回路42の出力側には、放電回路45(電源放電手段)が配置されている。
(Fourth embodiment)
As shown in FIG. 14, the IC 41 (discharge control device) of the fourth embodiment includes a switching
スイッチング電源回路42はn段構成であり、各降圧段部46は、スイッチ回路47及びダイオード48の直列回路と、ダイオード48のカソードと端子−Bとの間に接続されるコンデンサ49とで構成されている。各降圧段部46のスイッチ回路47は、センス部50(放電時間制御手段)より与えられるPWM信号によりオンオフ制御される。また、センス部50には、各降圧段部46の出力電圧が入力されている。放電回路45による放電の制御は、消費電流制御回路44により行われる。
The switching
次に、第4実施形態の作用について説明する。センス部50は、各降圧段部46のスイッチ回路47に同じデューティのPWM信号を出力することで、各降圧段部46によりそれぞれ一定の割合で電圧を低下させる。その場合、各降圧段部46の出力電圧の低下量を参照することで電池ブロック2の電圧を算出し、消費電流制御回路44に出力する。すると、消費電流制御回路44は、前記電圧の大きさに応じて、放電回路45によりスイッチング電源回路42が出力する電力を放電させる。
Next, the operation of the fourth embodiment will be described. The
以上のように第4実施形態によれば、スイッチング電源回路42は、チャージポンプ回路を有して構成され、電池ブロック2より入力される電源に基づいて負荷7に供給する負荷用電源を生成する。放電回路45は、スイッチング電源回路42の出力部に接続されて負荷用電源を放電させる。そして、センス部50には、チャージポンプ回路を構成する各降圧段部46の降圧電圧が入力され、各降圧電圧の差に応じて放電回路45により負荷用電源を放電させる時間を制御する。このように構成すれば、スイッチング電源回路42がチャージポンプ回路を有して構成される場合も、各降圧電圧の差に応じて負荷用電源を放電させて、各電池ブロック2の端子電圧が等しくなるように調整できる。
As described above, according to the fourth embodiment, the switching
(第5実施形態)
図15に示すように、第5実施形態の電圧検出回路51は、FET16に対して並列に、もう1つのPチャネルMOSFET52(放電手段)が接続されている。検出制御回路53は、FET16,52の何れか一方をオンするか、双方を同時にオンするかによって放電量を調整する。この場合、FET52はFET16と同じサイズでも、異なるサイズでも良い。また、例えばFET52のソース側に抵抗素子を挿入してオン時の抵抗値を調整しても良い。
(Fifth embodiment)
As shown in FIG. 15, in the
本発明は上記した、又は図面に記載した実施形態にのみ限定されるものではなく、以下のような変形又は拡張が可能である。
放電手段として、バイポーラトランジスタを用いても良い。
The present invention is not limited to the embodiments described above or shown in the drawings, and the following modifications or expansions are possible.
A bipolar transistor may be used as the discharging means.
図面中、1は組電池、2は電池ブロック、3は電池セル、4はIC(放電制御装置)、6はスイッチング電源回路、7は負荷、8は消費電流制御回路(信号生成手段)、15はPチャネルMOSFET(放電手段)、18は検出制御回路(放電手段)を示す。 In the drawings, 1 is an assembled battery, 2 is a battery block, 3 is a battery cell, 4 is an IC (discharge control device), 6 is a switching power supply circuit, 7 is a load, 8 is a current consumption control circuit (signal generation means), 15 Denotes a P-channel MOSFET (discharge means), and 18 denotes a detection control circuit (discharge means).
Claims (4)
前記電池ブロックより入力される電源に基づいて、負荷(7)に供給する負荷用電源を生成するスイッチング電源回路(6)と、
このスイッチング電源回路が前記負荷用電源を生成するために使用しているPWM信号が入力され、前記PWM信号のデューティに基づいて前記複数の放電手段によって行われる放電状態を制御する制御信号を生成する信号生成手段(8,21)とを備えたことを特徴とする電池ブロックの放電制御装置。 A plurality of discharging means (15, 17, 52) for discharging the battery block (2) formed by connecting a plurality of battery cells (3) in series;
A switching power supply circuit (6) for generating a power supply for a load to be supplied to the load (7) based on a power supply input from the battery block;
A PWM signal used by the switching power supply circuit to generate the load power supply is input, and a control signal for controlling a discharge state performed by the plurality of discharge means is generated based on a duty of the PWM signal. A battery block discharge control device comprising signal generation means (8, 21).
前記PWM信号のデューティをデジタル値に変換する変換手段(8a,8b)と、
前記デジタル値に対応した放電時間が記憶されている放電時間マップ(8c)とを備え、
前記放電時間マップより前記デジタル値に対応した放電時間を読み出して、前記制御信号を生成することを特徴とする請求項1記載の電池ブロックの放電制御装置。 The signal generating means (8)
Conversion means (8a, 8b) for converting the duty of the PWM signal into a digital value;
A discharge time map (8c) in which a discharge time corresponding to the digital value is stored;
The discharge control device for a battery block according to claim 1, wherein the control signal is generated by reading a discharge time corresponding to the digital value from the discharge time map.
前記PWM信号のデューティに応じた電圧信号を生成する電圧信号生成手段(22)と、
前記電圧信号を、それぞれ異なる閾値電圧と比較する複数のコンパレータ(23)と、
これら複数のコンパレータの比較結果信号が入力され、各比較結果信号の値に応じて前記制御信号を生成するロジック回路(24)とを備えることを特徴とする請求項1記載の電池ブロックの放電制御装置。 The signal generating means (21)
Voltage signal generating means (22) for generating a voltage signal according to the duty of the PWM signal;
A plurality of comparators (23) for comparing the voltage signals with different threshold voltages;
The battery block discharge control according to claim 1, further comprising: a logic circuit (24) that receives the comparison result signals of the plurality of comparators and generates the control signal according to the value of each comparison result signal. apparatus.
このスイッチング電源回路の出力部に接続され、前記負荷用電源を放電させる電源放電手段(45)と、
前記チャージポンプ回路を構成する各降圧段部の降圧電圧が入力され、各降圧電圧の差に応じて、前記電源放電手段により前記負荷用電源を放電させる時間を制御する放電時間制御手段(44)とを備えたことを特徴とする電池ブロックの放電制御装置。 A switching power supply circuit (42) configured to generate a load power supply to be supplied to a load based on a power supply input from a battery block formed by connecting a plurality of battery cells in series with a charge pump circuit;
A power discharge means (45) connected to the output of the switching power supply circuit for discharging the load power supply;
A discharge time control means (44) for receiving a step-down voltage of each step-down stage constituting the charge pump circuit and controlling a time for discharging the power supply for load by the power supply discharge means in accordance with a difference between the step-down voltages. A discharge control device for a battery block, comprising:
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2015013246A JP6390451B2 (en) | 2015-01-27 | 2015-01-27 | Battery block discharge control device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2015013246A JP6390451B2 (en) | 2015-01-27 | 2015-01-27 | Battery block discharge control device |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2016140170A JP2016140170A (en) | 2016-08-04 |
JP6390451B2 true JP6390451B2 (en) | 2018-09-19 |
Family
ID=56560537
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2015013246A Active JP6390451B2 (en) | 2015-01-27 | 2015-01-27 | Battery block discharge control device |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP6390451B2 (en) |
Family Cites Families (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2013236492A (en) * | 2012-05-09 | 2013-11-21 | Panasonic Corp | Battery module and battery management system |
-
2015
- 2015-01-27 JP JP2015013246A patent/JP6390451B2/en active Active
Also Published As
Publication number | Publication date |
---|---|
JP2016140170A (en) | 2016-08-04 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7731417B2 (en) | Temperature detection circuit | |
US7436163B2 (en) | DC-DC converter | |
KR101511160B1 (en) | Charge pump circuit and voltage converting apparatus using the same | |
EP2144355B1 (en) | Voltage converter | |
JP5814892B2 (en) | Current detection circuit and current control device using the same | |
US20070211502A1 (en) | Voltage step-up circuit and electric appliance therewith | |
US7576526B2 (en) | Overcurrent detection circuit | |
KR20070111331A (en) | Mode transition control method and circuit for a charge pump | |
WO2015001883A1 (en) | Drive device for insulated-gate semiconductor element, and power conversion device | |
US9847719B2 (en) | Power supplier for generating a supply voltage, power supply system, and voltage adjustment method | |
IT201800008221A1 (en) | ELECTRONIC CONVERTER, INTEGRATED CIRCUIT AND OPERATING PROCEDURE OF A CORRESPONDING ELECTRONIC CONVERTER | |
US9748842B1 (en) | Sense circuit for voltage converter | |
KR102350085B1 (en) | Battery management system | |
JP5823098B2 (en) | Cell balance system | |
JP2018045583A (en) | Signal processing device | |
JP2012112810A (en) | Voltage measuring device | |
TWI397034B (en) | Current regulator for improving the efficiency of led display system and method thereof | |
JP6390451B2 (en) | Battery block discharge control device | |
JP5666694B2 (en) | Load current detection circuit | |
JP2010268387A (en) | Reference voltage generation circuit, a/d converter and d/a converter | |
US20210226537A1 (en) | Voltage regulator circuit and method | |
JP2023069532A (en) | Semiconductor device | |
CN112649712A (en) | Semiconductor device with a plurality of semiconductor chips | |
CN112311230A (en) | Integrated circuit device | |
CN107437937B (en) | Work period generating device and work period generating method |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20170530 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20180330 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20180417 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20180516 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20180724 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20180806 |
|
R151 | Written notification of patent or utility model registration |
Ref document number: 6390451 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R151 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |